KR20110071424A - 무선 주파수 신호를 수신하여 기저 대역 신호로 변환하는 수신 시스템, 디지털 다운 컨버터, 그리고 디지털 다운 컨버팅 방법 - Google Patents

Abstract

본 발명은 무선 주파수(radio frequency) 신호를 수신하여 기저 대역 신호로 변환하는 수신 시스템에 관한 것이다. 본 발명의 수신 시스템은 수신된 무선 주파수 신호를 디지털화하는 아날로그-디지털 변환기, 그리고 디지털화된 신호를 기저 대역 신호로 변환하는 디지털 다운 컨버터로 구성된다. 디지털 다운 컨버터는 디지털화된 신호 및 디지털화된 신호의 반송파들 중 선택된 반송파 주파수에 대응하는 디지털 정현파를 곱하는 곱셈기, 곱셈기의 출력을 저역 통과 필터링하는 제 1 저역 통과 필터, 제 1 저역 통과 필터의 출력을 다운샘플링하는 제 1 데시메이터, 제 1 데시메이터의 출력을 저역 통과 필터링하는 제 2 저역 통과 필터, 그리고 제 2 저역 통과 필터의 출력을 다운샘플링하는 제 2 데시메이터로 구성된다.

Description

무선 주파수 신호를 수신하여 기저 대역 신호로 변환하는 수신 시스템{RECEIVING SYSTEM RECEVING RADIO FREQUENCY SIGNAL TO CONVERT INTO BASEBAND SIGNAL}

본 발명은 무선 주파수 신호를 수신하여 기저 대역 신호로 변환하는 수신 시스템에 관한 것이다.

본 발명은 방송통신위원회의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호 : 2008-S-005-02, 과제명 : HFC 망에서의 IP기반 초고속 멀티미디어 전송기술 개발].

무선 주파수(RF, radio frequency) 신호는 약 3KHz 내지 300GHz 대역에 대응하는 주파수를 갖는 신호를 나타낸다. 무선 주파수 신호는 휴대전화망, 초고속 인터넷망, 디지털 케이블 방송망 등과 같은 통신 망에서 정보를 전달하기 위하여 사용된다.

무선 주파수 신호가 수신되면, 수신된 신호는 RF 튜너로 제공된다. RF 튜너에서, 수신된 신호는 기저 대역 신호로 변환된다. 이후에, 변환된 기저 대역 신호가 디지털화 및 복조된다. 그런데, 무선 주파수 수신 시스템에서, RF 튜너는 시스 템 복잡도를 상승시키는 주요 원인이다. 따라서, RF 튜너의 수를 감소시키는 방법, 그리고 감소된 수의 RF 튜너를 갖는 수신 시스템이 요구되고 있다.

본 발명의 목적은, 감소된 복잡도를 갖는 무선 주파수 신호의 수신 시스템을 제공하는 데에 있다.

무선 주파수(radio frequency) 신호를 수신하여 기저 대역 신호로 변환하는 본 발명의 실시 예에 따른 수신 시스템은, 상기 수신된 무선 주파수 신호를 디지털화하는 아날로그-디지털 변환기; 그리고 상기 디지털화된 신호를 기저 대역 신호로 변환하는 디지털 다운 컨버터를 포함하고, 상기 디지털 다운 컨버터는 상기 디지털화된 신호 및 상기 디지털화된 신호의 반송파들 중 선택된 반송파 주파수에 대응하는 디지털 정현파를 곱하는 곱셈기; 상기 곱셈기의 출력을 저역 통과 필터링하는 제 1 저역 통과 필터; 상기 제 1 저역 통과 필터의 출력을 다운샘플링하는 제 1 데시메이터; 상기 제 1 데시메이터의 출력을 저역 통과 필터링하는 제 2 저역 통과 필터; 그리고 상기 제 2 저역 통과 필터의 출력을 다운샘플링하는 제 2 데시메이터를 포함한다.

본 발명에 의하면, 무선 주파수 신호가 디지털화된 후에 기저 대역 신호로 변환된다. 따라서, RF 튜너에 의한 복잡도가 감소된 수신 시스템이 제공된다.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명 의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조 번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조 번호들을 이용하여 인용될 것이다.

도 1은 본 발명의 실시 예에 따른 케이블 시스템(10)을 보여주는 블록도이다. 도 1을 참조하면, 케이블 시스템(10)은 케이블 망(100), 제 1 내지 제 3 수상기들(200a~200c), 그리고 방송부(300)를 포함한다.

케이블 망(100)은 케이블에 기반하여 형성되는 망이다. 케이블 망(100)은 케이블 망(100)에 연결되는 구성 요소들 사이에 채널을 제공한다.

제 1 내지 제 3 수상기들(200a~200c)은 케이블 망(100)에 각각 연결된다. 제 1 내지 제 3 수상기들(200a~200c)은 케이블 망(100)을 통해 방송되는 콘텐츠를 수신하고, 수신된 방송 콘텐츠를 출력하도록 구성된다.

방송부(300)는 케이블 망(100)에 연결된다. 방송부(300)는 방송 콘텐츠를 케이블 망(100)을 통해 방송한다. 방송되는 콘텐츠는 제 1 내지 제 3 수상기들(200a~200c)에 전달된다.

예시적으로, 방송부(300) 및 제 1 내지 제 3 수상기들(200a~200c)은 양방향 통신을 수행할 것이다. 예를 들면, 방송부(300)로부터 제 1 내지 제 3 수상기들(200a~200c)로 전달되는 신호는 하향 링크 신호일 것이다. 예를 들면, 하향 링크 신호는 방송 신호를 포함할 것이다. 예를 들면, 제 1 내지 제 3 수상기들(200a~200c)로부터 방송부(300)로 전달되는 신호는 상향 링크 신호일 것이 다. 예를 들면, 상향 링크 신호는 채널 가입 신호 및 채널 선택 신호 등을 포함할 것이다.

도 2는 도 1의 케이블 망(100)에 의해 제공되는 채널의 주파수 특성을 보여주는 다이어그램이다. 도 2에서, 가로 축은 주파수를 나타내며, 단위는 MHz 이다. 세로 축은 신호의 크기를 나타낸다.

도 2를 참조하면, 케이블 망(100)에 의해 제공되는 채널의 총 대역폭은 5MHz 내지 65MHz에 대응하는 것으로 도시되어 있다. 케이블 망(100)에 의해 제공되는 채널의 총 대역폭은 케이블 망(100)의 특성, 데이터 전송 규약 등에 따라 변화될 수 있으며, 구체적인 수치로 한정되지 않는다.

케이블 망(100)은 총 대역폭 내에서 복수의 채널들을 제공할 것이다. 예시적으로, 총 대역폭 내에 제 1 내지 제 4 채널들(CH1~CH4)이 도시되어 있다. 그러나, 케이블 망(100)은 제 1 내지 제 4 채널들(CH1~CH4)을 제공하는 것으로 한정되지 않는다.

도 2에서, 제 1 내지 제 4 채널들(CH1~CH4)의 대역폭은 동일한 것으로 도시되어 있다. 그러나, 케이블 망(100)은 상이한 대역폭들을 갖는 채널들을 제공할 수 있다. 예를 들면, 케이블 망(100)에 의해 제공되는 채널의 대역폭은 5.12MHz, 2.56MHz, 1.28MHz, 0.64MHz, 0.32MHz, 그리고 0.16MHz 중 하나일 수 있다. 예시적으로, 상술된 대역폭들 각각은 채널의 심볼률을 나타낼 것이다.

예시적으로, 채널의 대역폭은 심볼률 및 roll-off 팩터(factor)의 합일 수 있다. 예를 들면, roll-off 팩터는 채널간 간섭을 방지하기 위한 보호 대역으로 동 작할 것이다. 예를 들면, roll-off 팩터는 심볼률에 대한 비율로 정의될 것이다. 예시적으로, roll-off 팩터가 0.25인 경우, 채널의 대역폭은 6.4MHz, 3.2MHz, 1.6MHz, 0.8MHz, 0.4MHz, 그리고 0.2MHz 중 하나일 수 있다. 이하에서, 채널의 대역폭은 심볼률 또는 roll-off 팩터가 고려된 대역폭 중 하나를 나타낼 것이다.

도 3은 도 1의 케이블 시스템(10)에서 사용되는 수신 시스템(400)을 보여주는 블록도이다. 예를 들면, 수신 시스템(400)은 방송부(300)의 수신 시스템일 수 있으며, 또는 제 1 내지 제 3 수상기들(200a~200c) 각각의 수신 시스템일 수 있다. 간결한 설명을 위하여, 도 3의 수신 시스템(400)은 상향 신호의 수신 시스템인 것으로 가정한다. 즉, 수신 시스템(400)은 방송부(300)의 수신 시스템인 것으로 가정한다.

도 3을 참조하면, 수신 시스템(400)은 증폭기(410), AD(Analog to Digital) 변환기(420), 제 1 내지 제 m 디지털 다운컨버터들(500_1~500_m), 제 1 내지 제 m 매치필터들(430_1~430_m), 제 1 내지 제 m 동조 및 복조기들(440_1~440_m), 그리고 제 1 내지 제 m 채널 디코더들(450_1~450_m)을 포함한다.

증폭기(410)는 케이블 망(100)으로부터 무선 주파수(RF) 신호를 수신한다. 증폭기(410)는 수신된 무선 주파수(RF) 신호를 증폭한다. 증폭된 무선 주파수(RF) 신호는 AD 변환기(420)로 전달된다.

AD 변환기(420)는 증폭기(410)로부터 수신되는 무선 주파수(RF) 신호를 디지털화한다. 예를 들면, AD 변환기(420)는 미리 설정된 샘플링 비율(sampling rate)에 기반하여, 수신되는 무선 주파수(RF) 신호를 샘플링한다. AD 변환기(420)의 출 력 신호를 샘플 신호(s[n])라 부르기로 한다. 예시적으로, AD 변환기(420)는 양자화(quantization)를 추가적으로 수행할 수 있다. 이때, 샘플 신호(s[n])는 무선 주파수(RF) 신호가 샘플링 및 양자화 된 신호일 것이다.

도 2에서, 케이블 망(100)에 의해 지원되는 총 대역폭은 5MHz 내지 65MHz 에 대응하는 것으로 가정하였다. AD 변환기(420)의 샘플링 비율(Fs)이 130MHz 이상이면, 엘리어싱(aliasing)이 방지될 것이다. 예시적으로, AD 변환기의 샘플링 비율(Fs)은 163.84MHz인 것으로 가정한다.

제 1 내지 제 m 디지털 다운컨버터들(500_1~500_m)은 AD 변환기(420)의 출력(s[n])을 수신한다. 예시적으로, 제 1 내지 제 m 디지털 다운컨버터들(500_1~500_m)은 케이블 망(100)에 의해 지원되는 채널들에 각각 대응할 것이다. 예를 들면, 케이블 망(100)에서 제 1 내지 제 4 채널들(CH1~CH4)이 제공될 때, 제 1 내지 제 4 디지털 다운컨버터들(500_1~500_4)이 수신 시스템(400)에 제공될 것이다.

예시적으로, 제 1 디지털 다운컨버터(500_1)는, 수신되는 샘플 신호(s[n])의 제 1 채널(CH1)에 대응하는 신호 성분을 포함하는 신호를 추출한다. 예시적으로, 제 1 디지털 다운컨버터(500_1)는 제 1 채널(CH1)에 대응하는 신호 성분을 포함하는 신호를 기저 대역 신호로서 추출한다. 예시적으로, 제 1 디지털 다운컨버터(500_1)는 샘플 신호(s[n])를 다운샘플링하여 정보량을 감소시키는 동작을 추가적으로 수행할 것이다. 즉, 제 1 디지털 다운 컨버터(500_1)는 제 1 채널(CH1)에 대응하며, 샘플 신호(s[n]) 보다 감소된 정보량을 갖는 기저 대역 신 호를 출력할 것이다. 예시적으로, 제 1 디지털 다운컨버터(500_1)의 출력 신호는 제 1 채널(CH1) 성분 이외의 인접 채널 성분을 포함할 수 있다.

마찬가지로, 제 i 디지털 다운컨버터(500_i)는, 제 i 채널(CHi)에 대응하며, 샘플 신호(s[n]) 보다 감소된 정보량을 갖는 기저 대역 신호를 출력할 것이다. 예시적으로, 제 i 디지털 다운컨버터(500_i)의 출력 신호는 제 i 채널(CHi) 성분 이외의 인접 채널 성분을 포함할 수 있다.

제 1 내지 제 m 매치 필터들(430_1~430_m)은 제 1 내지 제 m 디지털 다운컨버터들(500_1~500_m)의 출력들을 각각 수신한다. 제 1 내지 제 m 매치 필터들(430_1~430_m) 각각은 대응하는 채널에 매칭되지 않는 채널 성분들을 수신 신호로부터 필터링할 것이다. 예를 들면, 제 i 매치 필터(430_i)는 수신 신호로부터 제 i 채널(CHi) 이외의 채널 성분들을 제거할 것이다. 또한, 제 1 내지 제 m 매치 필터들(430_1~430_m) 각각은 수신되는 신호의 잡음을 억제하여 출력할 것이다. 예를 들면, 제 1 내지 제 m 매치 필터들(430_1~430_m)은 SRRC (square root raised cosine) 필터들일 것이다.

제 1 내지 제 m 동기 및 복조기들(440_1~440_m)은 제 1 내지 제 m 매치 필터들(430_1~430_m)의 출력들을 각각 수신한다. 제 1 내지 제 m 동기 및 복조기들(440_1~440_m) 각각은 수신되는 신호의 동기(synchronization) 및 복조(demodulation)를 수행한다.

제 1 내지 제 m 채널 디코더들(450_1~450_m)은 제 1 내지 제 m 동기 및 복조기들(440_1~440_m)의 출력들을 각각 수신한다. 제 1 내지 제 m 채널 디코더들(450_1~450_m) 각각은 수신되는 신호를 채널 디코딩할 것이다.

상술한 바와 같이, 케이블 망(100)으로부터 수신되는 무선 주파수(RF) 신호는 디지털화되고, 제 1 내지 제 m 디지털 다운컨버터들(500_1~500_m)에 의해 기저 대역 신호로 변환된다. 수신 시스템(400)에서 RF 튜너가 요구되지 않으므로, 수신 시스템(400)의 시스템 복잡도가 감소된다.

예시적으로, 증폭기(410), AD 변환기(420), 제 1 내지 제 m 매치 필터들(430_1~430_m), 제 1 내지 제 m 동기 및 복조기들(440_1~440_m), 그리고 제 1 내지 제 m 채널 디코더들(450_1~450_m)은 이 분야에 통상적인 기술을 가진 자들에게 알려진 구성 요소들일 것이다.

도 4는 도 3의 제 1 내지 제 m 디지털 다운컨버터들(500_1~500_m) 중 하나를 보여주는 블록도이다. 도 4를 참조하면, 디지털 다운컨버터(500_k)는 수치 제어 발진기(510, NCO, Numerically Controlled Oscillator), 위상 변환기(520), 제 1 및 제 2 곱셈기들(530, 540), 제 1 및 제 2 스위치들(550, 560), 직교 위상 신호처리기(570), 그리고 동위상 신호처리기(580)를 포함한다.

예시적으로, 디지털 다운컨버터(500_k)는 제 4 채널(CH4)에 대응하는 것으로 가정한다. 제 4 채널(CH4)의 반송파 주파수는 40.96MHz인 것으로 가정한다. 그러나, 디지털 다운컨버터(500_k)에 대응하는 채널 및 반송파 주파수는 한정되지 않는다.

수치 제어 발진기(510)는 미리 설정된 주파수를 갖는 정현파(예를 들면, 디지털 정현파)를 생성하도록 구성된다. 예를 들면, 수치 제어 발진기(510)는 수신되 는 샘플 신호(s[n])의 반송파(carrier wave)의 주파수에 대응하는 정현파(예를 들면, 디지털 정현파)를 생성할 것이다. 예시적으로, 제 4 채널(CH4)의 반송파 주파수가 40.96MHz이므로, 수치 제어 발진기(510)는 40.96MHz의 주파수를 갖는 정현파(예를 들면, 디지털 정현파)를 생성할 것이다. 생성된 정현파(예를 들면, 디지털 정현파)는 제 2 곱셈기(540) 및 위상 변환기(520)에 전달된다.

위상 변환기(520)는 수치 제어 발진기(510)로부터 정현파(예를 들면, 디지털 정현파)를 수신한다. 위상 변환기(520)는 수신된 정현파(예를 들면, 디지털 정현파)의 위상을 변환한다. 예를 들면, 위상 변환기(520)는 수신된 정현파(예를 들면, 디지털 정현파)의 위상을 90도 변환한다. 예를 들면, 위상 변환기(520)는 수신된 정현파(예를 들면, 디지털 정현파)의 위상을 90도 지연한다. 위상 변환된 정현파(예를 들면, 디지털 정현파)는 제 1 곱셈기(530)로 전달된다.

제 1 곱셈기(530)는 샘플 신호(s[n]) 및 위상 변환된 정현파(예를 들면, 디지털 정현파)를 곱한다. 제 2 곱셈기(540)는 샘플 신호(s[n]) 및 정현파(예를 들면, 디지털 정현파)를 곱한다. 즉, 제 1 곱셈기(530)는 샘플 신호(s[n])의 제 4 채널(CH4) 성분이 기저 대역에 대응하도록 샘플 신호(s[n])를 변환하며, 변환된 신호의 직교 위상(quadrature phase) 성분을 출력한다. 제 1 곱셈기(530)의 출력은 직교 위상 천이 신호(Q1[n])라 부르기로 한다.

제 2 곱셈기(540)는 샘플 신호(s[n])의 제 4 채널(CH4) 성분이 기저 대역에 대응하도록 샘플 신호(s[n])를 변환하며, 변환된 신호의 동위상(in-phase) 성분을 출력한다. 제 2 곱셈기(540)의 출력은 동위상 천이 신호(I1[n])라 부르기로 한다. 직교 위상 천이 신호(Q1[n]) 및 동위상 천이 신호(I1[n])는 각각 제 1 및 제 2 스위치들(550, 560)로 전달된다.

제 1 및 제 2 스위치들(550, 560) 각각은 제 4 채널(CH4)의 대역폭(bandwidth)에 따라 신호 전달 경로를 스위칭한다. 제 1 및 제 2 스위치들(550, 560)의 스위칭 동작은 직교 위상 신호처리기(570) 및 동위상 신호처리기(580)를 참조하여 더 상세하게 설명된다.

직교 위상 신호처리기(570)는 제 1 스위치(550)를 통해 직교 위상 천이 신호(Q1[n])를 수신한다. 직교 위상 신호처리기(570)는 제 1 내지 제 3 저역 통과 필터들(571~573), 그리고 제 1 내지 제 3 데시메이터들(574~576)을 포함한다.

제 1 저역 통과 필터(571)는 Fs/8에 대응하는 통과 대역을 가지며, 제 1 데시메이터(574)는 1/8 다운샘플링을 수행한다. 제 2 저역 통과 필터(572)는 Fs/16에 대응하는 통과 대역을 가지며, 제 2 데시메이터(575)는 1/16 다운샘플링을 수행한다. 제 3 저역 통과 필터(573)는 Fs/32에 대응하는 통과 대역을 가지며, 제 3 데시메이터(576)는 1/32 다운샘플링을 수행한다.

직교 위상 신호처리기(570)는 수신되는 신호(Q1[n])로부터 불필요한 정보들을 제거한다. 예를 들면, 직교 위상 신호처리기(570)는 다운샘플링을 수행한다.

제 4 채널(CH4)의 대역폭은 5.12MHz, 2.56MHz, 1.28MHz, 0.64MHz, 0.32MHz, 그리고 0.16MHz 중 하나일 수 있다. 그런데, 직교 위상 천이 신호(Q1[n])의 샘플링 비율(Fs)은 163.84MHz로 설정되어 있다. 제 4 채널(CH4)의 대역폭과 비교할 때, 샘플링 비율(Fs)이 매우 높다.

제 4 채널(CH4)의 대역폭에 따라 적절한 샘플링 비율(Fs)을 조절함으로써, 제 4 채널(CH4) 정보를 유지하면서 샘플링 비율(Fs)을 감소시키는 것이 가능하다. 샘플링 비율(Fs)이 감소되면, 디지털 신호 처리 회로의 데이터 연산량이 감소될 수 있다. 즉, 제 4 채널(CH4) 정보를 유지하면서, 데이터 연산량이 감소될 수 있다.

예시적으로, 제 4 채널(CH4)에서, 심볼 당 4 샘플로 샘플링 비율(Fs)이 조절되는 것으로 가정한다. 그러나, 샘플링 비율(Fs)은 심볼 당 4 샘플로 조절되는 것으로 한정되지 않는다.

제 4 채널(CH4)의 대역폭이 5.12MHz일 때 샘플링 비율(Fs)이 심볼 당 4 샘플로 조절되면, 조절된 샘플링 비율(Fs')은 5.12 * 4 MHz, 즉 20.48MHz에 대응한다. 즉, 샘플링 비율(Fs)이 163.84MHz 로부터 1/8인 20.48MHz로 조절된다. 이때, 원 신호(예를 들면, 직교 위상 천이 신호(Q1[n]))의 주파수 성분들 중 20.48MHz 보다 높은 성분들로 인해 엘리어싱(alising)이 발생될 수 있다. 따라서, 다운샘플링이 수행되기 전에, 20.48MHz과 같거나 그보다 낮은 통과 대역을 갖는 저역 통과 필터링이 수행된다.

제 4 채널(CH4)의 대역폭이 5.12MHz에 대응할 때, 제 1 스위치(550)는 제 1 저역 통과 필터(571)를 선택한다. 제 1 저역 통과 필터(571)는 Fs/8, 즉 20.48MHz 의 통과 대역을 갖는 저역 통과 필터링을 수행한다. 제 1 저역 통과 필터(571)의 출력(Q2[n])는 제 1 데시메이터(574)로 전달된다. 제 1 데시메이터(574)는 수신되는 신호를 1/8 다운샘플링한다. 즉, 제 1 데시메이터(574)는 심볼 당 4 샘플에 대응하는 20.48MHz의 샘플링 비율을 갖는 신호(Q5[n])를 출력한다.

제 1 데시메이터(564)의 출력 신호(Q5[n])의 대역폭은 20.48MHz 이다. 제 4 채널(CH4)의 대역폭은 5.12MHz 이다. 따라서, 출력 신호(Q5[n])는 제 4 채널(CH4)의 성분 및 인접한 다른 채널의 성분을 포함할 수 있다. 출력 신호(Q5[n])는 매치 필터(430_k)로 전달된다. 인접한 다른 채널의 성분은 매치 필터(430_k)에 의해 제거될 것이다.

제 4 채널(CH4)의 대역폭이 2.56MHz에 대응할 때, 제 1 스위치(550)는 제 2 저역 통과 필터(572)를 선택한다. 제 2 저역 통과 필터(572)는 Fs/16, 즉 10.24MHz의 통과 대역을 갖는 저역 통과 필터링을 수행한다. 제 2 저역 통과 필터(572)의 출력(Q3[n])는 제 2 데시메이터(575)로 전달된다. 제 2 데시메이터(575)는 수신되는 신호를 1/16 다운샘플링한다. 즉, 제 2 데시메이터(575)는 심볼 당 4 샘플에 대응하는 10.24MHz의 샘플링 비율을 갖는 신호(Q6[n])를 출력한다.

제 2 데시메이터(565)의 출력 신호(Q6[n])의 대역폭은 10.24MHz 이다. 제 4 채널(CH4)의 대역폭은 2.56MHz 이다. 따라서, 출력 신호(Q6[n])는 제 4 채널(CH4)의 성분 및 인접한 다른 채널의 성분을 포함할 수 있다. 출력 신호(Q6[n])는 매치 필터(430_k)로 전달된다. 인접한 다른 채널의 성분은 매치 필터(430_k)에 의해 제거될 것이다.

제 4 채널(CH4)의 대역폭이 1.28MHz에 대응할 때, 제 1 스위치(550)는 제 3 저역 통과 필터(573)를 선택한다. 제 3 저역 통과 필터(573)는 Fs/32, 즉 5.12MHz의 통과 대역을 갖는 저역 통과 필터링을 수행한다. 제 3 저역 통과 필터(573)의 출력(Q4[n])는 제 3 데시메이터(576)로 전달된다. 제 3 데시메이터(576)는 수신되 는 신호를 1/32 다운샘플링한다. 즉, 제 3 데시메이터(576)는 심볼 당 4 샘플에 대응하는 5.12MHz의 샘플링 비율을 갖는 신호(Q7[n])를 출력한다.

제 6 데시메이터(566)의 출력 신호(Q7[n])의 대역폭은 5.12MHz 이다. 제 4 채널(CH4)의 대역폭은 1.28MHz 이다. 따라서, 출력 신호(Q7[n])는 제 4 채널(CH4)의 성분 및 인접한 다른 채널의 성분을 포함할 수 있다. 출력 신호(Q7[n])는 매치 필터(430_k)로 전달된다. 인접한 다른 채널의 성분은 매치 필터(430_k)에 의해 제거될 것이다.

예시적으로, 직교 위상 신호처리기(570)의 출력들(Q5[n], Q6[n], Q7[n])은 스위치 회로(미도시)에 전달될 것이다. 스위치 회로는 제 1 스위치(500)에 의해 선택된 신호 경로와 동일한 신호 경로를 선택하도록 구성될 것이다. 그리고, 선택된 신호 경로로부터의 출력이 매치 필터(430_k)로 전달될 것이다.

동위상 신호처리기(580)는 동위상 천이 신호(I1[n])를 입력받는 것을 제외하면 직교 위상 신호처리기(570)와 동일하게 구성된다. 동위상 신호처리기(580)의 제 1 저역 통과 필터(581) 및 제 1 데시메이터(584)는 직교 위상 신호처리기(570)의 제 1 저역 통과 필터 및 제 1 데시메이터(574)에 대응한다. 동위상 신호처리기(580)의 제 2 저역 통과 필터(582) 및 제 2 데시메이터(585)는 직교 위상 신호처리기(570)의 제 2 저역 통과 필터(572) 및 제 2 데시메이터(575)에 대응한다. 그리고, 동위상 신호처리기(580)의 제 3 저역 통과 필터(583) 및 제 3 데시메이터(586)는 직교 위상 신호처리기(570)의 제 3 저역 통과 필터(573) 및 제 3 데시메이터(576)에 대응한다. 따라서, 동위상 신호처리기(580)의 상세한 설명은 생략 된다.

상술한 바와 같이, 디지털 다운컨버터(500_k)는 샘플 신호(s[n])의 채널 성분들 중 선택된 채널 성분을 기저 대역 신호로 변환한다. 그리고, 각 기저 대역 신호는 샘플 신호(s[n]) 보다 낮은 샘플링 비율을 갖도록 조절된다. 따라서, 감소되는 샘플링 비율에 대응하는 만큼, 디지털 처리 회로의 연산량이 감소될 수 있다.

도 4에서, 직교 위상 신호처리기(570) 및 동위상 신호처리기(580)는 각각 3개의 대역폭에 대응하는 저역 통과 필터들 및 데시메이터들을 갖는 것으로 도시되어 있다. 그러나, 대응하는 채널(예를 들면, CH4)이 가질 수 있는 대역폭에 따라, 직교 위상 다운컨버너(570) 및 동위상 신호처리기(580)의 저역 통과 필터 및 데시메이터의 수는 조절될 수 있다.

예시적으로, 대응하는 채널(예를 들면, CH4)에 0.64MHz의 대역폭이 추가적으로 지원될 때, 직교 위상 신호처리기(570) 및 동위상 신호처리기(580) 각각은 Fs/64에 대응하는 대역폭을 갖는 저역 통과 필터와 1/64 다운샘플링을 수행하는 데시메이터를 더 포함할 것이다. 대응하는 채널(예를 들면, CH4)에 0.32MHz의 대역폭이 추가적으로 지원될 때, 직교 위상 신호처리기(570) 및 동위상 신호처리기(580) 각각은 Fs/128에 대응하는 대역폭을 갖는 저역 통과 필터와 1/128 다운샘플링을 수행하는 데시메이터를 더 포함할 것이다. 대응하는 채널(예를 들면, CH4)에 0.16MHz의 대역폭이 추가적으로 지원될 때, 직교 위상 신호처리기(570) 및 동위상 신호처리기(580) 각각은 Fs/256에 대응하는 대역폭을 갖는 저역 통과 필터와 1/256 다운샘플링을 수행하는 데시메이터를 더 포함할 것이다.

도 5는 본 발명의 제 2 실시 예에 따른 직교 위상 신호처리기(670)를 보여주는 블록도이다. 도 5를 참조하면, 직교 위상 신호처리기(670)는 제 1 필터부(671), 제 1 데시메이터부(673), 제 2 필터부(675), 그리고 제 2 데시메이터부(677)를 포함한다.

예시적으로, 0.64MHz, 0.32MHz, 그리고 0.16MHz의 대역폭들에 대응하는 직교 위상 신호처리기(670)가 도시되어 있다. 예를 들면, 제 1a 저역 통과 필터(F1a), 제 1a 데시메이터(D1a), 제 1b 저역 통과필터(F1b), 그리고 제 1b 데시메이터(D1b)로 구성되는 신호 경로는 0.64MHz의 대역폭에 대응할 것이다. 제 2a 저역 통과 필터(F2a), 제2a 데시메이터(D2a), 제 2b 저역 통과 필터(F2b), 그리고 제 2b 데시메이터(D2b)로 구성되는 신호 경로는 0.32MHz의 대역폭에 대응할 것이다. 제 3a 저역 통과 필터(F3a), 제3a 데시메이커(D3a), 제 3b 저역 통과 필터(F3b), 그리고 제 3b 데시메이터(D3b)로 구성되는 신호 경로는 0.16MHz의 대역폭에 대응할 것이다.

예시적으로, 직교 위상 신호처리기(670)에 수신되는 신호는 심볼 당 4 샘플들을 갖도록 변환될 것이다.

제 4 채널(CH4)의 대역폭이 0.16MHz에 대응할 경우, 심볼 당 4 샘플들을 갖도록 조절된 샘플링 비율은 0.64MHz일 것이다. 즉, 1/256 다운샘플링이 수행될 것이다. 엘리어싱(alising)을 방지하기 위하여, 1/256 다운샘플링이 수행되기 전에 Fs/256, 즉 0.64MHz 저역 필터링이 수행될 것이다. 0.64MHz 저역 필터링은 매우 높은 필터 탭 수를 요구한다. 예시적으로, 0.64MHz 저역 통과 필터는 10362 개의 탭들을 가질 것이다.

높은 탭 수로 인해 필터의 복잡도가 증가하는 것을 방지하기 위하여, 다단계 필터링 및 다운샘플링 방법 및 장치가 제공된다. 예시적으로, 도 5에서, 입력 신호에 두 번의 데시메이션이 수행되는 것으로 도시되어 있다. 입력 신호의 샘플링 비율을 Fs, 그리고 첫 번째 데시메이션이 수행된 신호의 샘플링 비율을 Fs' 라 부르기로 한다.

제 3a 데시메이터(D3a)에 의하여, 입력 신호는 1/16 다운샘플링된다. 다운샘플링된 신호의 샘플링 비율은 Fs'(예를 들면, Fs/16) 이다. 다운샘플링 이전에 제 3a 저역 통과 필터(F3a)에 의하여 Fs/16 저역 통과 필터링이 수행되므로, 엘리어싱(alising)은 방지된다.

이후에, 제 3b 데시메이터(D3b)에 의하여 1/16 다운샘플링이 수행된다. 다운샘플링 이전에 제 3b 저역 통과 필터(F3b)에 의하여 Fs'/16 저역 통과 필터링이 수행되므로, 엘리어싱(alising)은 방지된다.

제 3a 데시메이터(D3a) 및 제 3b 데시메이터(D3b)의 다운샘플링이 조합되면, 제 3a 데시메이터(D3a) 및 제 3b 데시메이터(D3b)에 의해 1/256 다운샘플링이 수행되는 것으로 이해될 수 있다. 1/256 다운샘플링으로 인한 엘리어싱(alising)은 Fs/16의 통과 대역을 갖는 제 3a 저역 통과 필터(F3a) 및 Fs'/16의 통과 대역을 갖는 제 3b 저역 통과 필터(F3b)에 의해 방지된다.

Fs/16의 통과 대역을 갖는 제 3a 저역 통과 필터(F3a) 및 Fs'/16의 통과 대역을 갖는 제 3b 저역 통과 필터(F3b)는 648 탭으로 구현될 수 있다. 즉, 제 3a 및 제 3b 저역 통과 필터들(F3a, F3b)의 탭들의 수의 합은 1296 이다. Fs/256, 즉 0.64MHz의 대역폭을 갖는 저역 통과 필터의 탭 수 10362와 비교하면, 제 3a 및 제 3b 저역 통과 필터들(F3a, F3b)의 탭들의 수의 합이 훨씬 더 작다. 따라서, 저역 통과 필터들의 총 복잡도가 많이 감소한다.

상술한 바와 같이, 본 발명에 의하면, 저역 통과 필터링 및 다운샘플링이 단계적으로 수행된다. 따라서, 저역 통과 필터들의 복잡도가 감소한다.

마찬가지로, 제 4 채널(CH4)의 대역폭이 0.32MHz에 대응할 때, Fs/8의 대역폭을 갖는 제 2a 저역 통과 필터(F2a), 1/8 다운샘플링을 수행하는 제 2a 데시메이터(D1a), Fs'/16의 대역폭을 갖는 제 2b 저역 통과 필터(F2b), 그리고 1/16 다운샘플링을 수행하는 제 2b 데시메이터(D2b)가 선택된다. 제 2a 및 제 2b 데시메이터(D2a, D2b)에 의해 총 1/128의 다운샘플링이 수행되며, 제 2a 데시메이터(D2a) 및 제 2b 저역 통과 필터(F2b)에 의해 Fs/128, 즉 1.28MHz의 대역폭을 갖는 다운샘플링이 수행된다. 따라서, 심볼 당 4 샘플들을 가지며 엘리어싱(alising)의 영향을 받지 않은 신호가 출력된다.

제 4 채널(CH4)의 대역폭이 0.64MHz에 대응할 때, Fs/8의 대역폭을 갖는 제 1a 저역 통과 필터(F1a), 1/8 다운샘플링을 수행하는 제 1a 데시메이터(D1a), Fs'/8의 대역폭을 갖는 제 1b 저역 통과 필터(F1b), 그리고 1/8 다운샘플링을 수행하는 제 1b 데시메이터(D1b)가 선택된다. 제 1a 및 제 1b 데시메이터(D1a, D1b)에 의해 총 1/64의 다운샘플링이 수행되며, 제 1a 데시메이터(D1a) 및 제 1b 저역 통과 필터(F1b)에 의해 Fs/64, 즉 2.56MHz의 대역폭을 갖는 다운샘플링이 수행된다. 따라서, 심볼 당 4 샘플들을 가지며 엘리어싱(alising)의 영향을 받지 않은 신호가 출력된다.

예시적으로, 직교 위상 신호처리기(670)의 출력들은 스위치 회로(미도시)에 전달될 것이다. 스위치 회로는 제 1 스위치(500)에 의해 선택된 신호 경로와 동일한 신호 경로를 선택하도록 구성될 것이다. 그리고, 선택된 신호 경로로부터의 출력이 매치 필터(430_k)로 전달될 것이다.

도 4를 참조하여 설명된 바와 같이, 직교 위상 신호처리기(570) 및 동위상 신호처리기(580)는 동일하게 구성된다. 따라서, 직교 위상 예시적으로, 직교 위상 신호처리기(670)에 동위상 천이 신호(I1[n])가 입력될 때, 직교 위상 신호처리기(670)는 동위상 신호처리기로 동작할 것이다.

도 6은 본 발명의 제 3 실시 예에 따른 직교 위상 신호처리기(770)를 보여주는 블록도이다. 도 6을 참조하면, 직교 위상 신호처리기(770)는 제 1 저역 통과 필터(771), 제 1 스위치(772), 제 1 내지 제 3 데시메이터들(774~776)을 포함하는 데시메이터부(773), 제 2 스위치(777), 제 2 저역 통과 필터(778), 그리고 제 4 데시메이터(779)를 포함한다.

제 1 저역 통과 필터(771)는 Fs/8, 즉 20.48MHz에 대응하는 통과 대역을 갖는다. 제 1 저역 통과 필터(771)에서 Fs/8 저역 필터링이 수행되므로, 제 1 저역 통과 필터(771) 후단에서 1/8 이하의 다운샘플링이 수행되어도 엘리어싱(alising)은 발생되지 않을 것이다.

제 1 스위치(772)는 제 4 채널(CH4)의 대역폭에 따라, 제 1 내지 제 3 데시메이터들(774~776) 중 하나를 선택한다. 예시적으로, 제 제 4 채널(CH4)의 출력의 대역폭이 5.12MHz, 2.56MHz, 그리고 1.28MHz일 때, 제 1 스위치(772)는 제 1 내지 제 3 데시메이터들(774~776)을 각각 선택할 것이다.

제 1 데시메이터(774)는 필터링된 신호(S1[n])를 1/2 다운샘플링한다. 대운샘플링된 신호(S2[n])는 제 2 스위치(777)로 전달된다. 제 2 데시메이터(775)는 필터링된 신호(S1[n])를 1/4 다운샘플링한다. 다운샘플링된 신호(S3[n])는 제 2 스위치(777)로 전달된다. 제 3 데시메이터(776)는 필터링된 신호(S1[n])를 1/8 다운샘플링한다. 다운샘플링된 신호(S4[n])는 제 2 스위치(777)로 전달된다.

제 2 스위치(777)는 제 1 내지 제 3 데시메이터들(774~776)의 출력들(S2[n]~S4[n]) 중 하나를 선택한다. 예를 들면, 제 2 스위치(777)는 제 1 스위치(772)가 선택한 데시메이터를 선택할 것이다. 선택된 신호(S5[n])는 제 2 저역 통과 필터(778)로 전달된다.

제 2 저역 통과 필터(778)는 선택된 신호(S5[n])를 Fs'/4의 통과 대역으로 필터링한다. 따라서, 제 2 저역 통과 필터(778) 후단에서 1/4 이하의 다운샘플링이 수행되어도, 엘리어싱(alising)은 발생되지 않는다.

제 1 데시메이터(774)의 다운샘플링율 1/2를 고려하면, 제 2 저역 통과 필터(778)는 필터링된 신호(S1[n])를 Fs/8, 즉 20.48MHz로 필터링하는 것으로 이해될 수 있다. 제 2 데시메이터(774)의 다운샘플링율 1/4를 고려하면, 제 2 저역 통과 필터(778)는 필터링된 신호(S1[n])를 Fs/16, 즉 10.24MHz로 필터링하는 것으로 이해될 수 있다. 제 3 데시메이터(774)의 다운샘플링율 1/8을 고려하면, 제 2 저역 통과 필터(778)는 필터링된 신호(S1[n])를 Fs/32, 즉 5.12MHz로 필터링하는 것으로 이해될 수 있다. 즉, 데시메이터부(773)의 데시메이션율을 가변함으로써, 제 2 저역 통과 필터(778)의 통과 대역이 가변되는 것과 같은 효과가 획득될 수 있다. 따라서, 직교 위상 신호처리기(770)에 복수의 필터들이 요구되지 않는다. 또한, 대응하는 채널(예를 들면, CH4)의 대역폭이 가변되어도, 필터들의 탭들(또는 탭들의 수)이 유지될 수 있다.

제 4 데시메이터(779)는 필터링된 신호(S6[n])를 1/4 다운샘플링한다. 다운샘플링된 신호는 심볼 당 4 샘플을 갖는다. 다운샘플링된 신호(S7[n])는 매치 필터(430_k)로 전달된다.

도 7은 도 6의 직교 위상 신호처리기(700)의 동작 특성을 보여주는 테이블이다. 도 6 및 도 7을 참조하면, 대응하는 채널(예를 들면, CH4)의 심볼율이 5.12MHz일 때, 채널의 대역폭은 6.4MHz로 설정된다. 채널의 심볼율이 5.12MHz일 때, 제 1 및 제 2 스위치들(772, 777)은 제 1 데시메이터(774)를 선택한다.

예시적으로, 채널의 대역폭은 심볼율에 보호 대역(roll-off factor)이 추가된 대역폭이다. 제 1 저역 통과 필터(771)는 Fs/8 필터링을 수행한다. 제 1 데시메이터(774)는 1/2 다운샘플링을 수행한다. 제 2 저역 통과 필터(778)는 Fs'/4 필터링을 수행한다. 제 1 데시메이터(774)의 다운샘플링율 1/2이 반영되면, 제 2 저역 통과 필터(778)는 Fs/8 필터링을 수행하는 것으로 이해된다. 제 4 데시메이터(779)는 1/4 데시메이션을 수행한다.

제 1 저역 통과 필터(771)에 의해 Fs/8, 즉 20.48MHz 필터링이 수행되고, 제 2 저역 통과 필터(778)에 의해 Fs/8, 즉 20.48MHz 필터링이 수행된다. 즉, 제 1 데 시메이터(774)가 선택된 때에, 20.48MHz의 대역폭을 갖는 저역 통과 필터링이 수행된다.

제 1 데시메이터(774)에 의해 1/2 다운샘플링이 수행되고, 제 4 데시메이터(779)에 의해 1/4 데시메이션이 수행된다. 즉, 제 1 데시메이터(774)가 선택된 때에, 직교 위상 신호처리기(770)는 Fs/8, 즉 20.48MHz의 샘플링 비율을 갖는 신호를 출력한다. 1/8 다운샘플링이 수행되기 전에 Fs/8 저역 통과 필터링이 수행되므로, 출력 신호는 엘리어싱(alising)의 영향을 받지 않으며, 심볼 당 4 샘플들을 갖는다.

대응하는 채널(예를 들면, CH4)의 심볼율이 2.56MHz일 때, 채널의 대역폭은 3.2MHz로 설정된다. 채널의 심볼율이 2.56MHz일 때, 제 1 및 제 2 스위치들(772, 777)은 제 2 데시메이터(775)를 선택한다.

제 1 저역 통과 필터(771)는 Fs/8 필터링을 수행한다. 제 2 데시메이터(775)는 1/4 다운샘플링을 수행한다. 제 2 저역 통과 필터(778)는 Fs'/4 필터링을 수행한다. 제 2 데시메이터(775)의 다운샘플링율 1/4이 반영되면, 제 2 저역 통과 필터(778)는 Fs/16 필터링을 수행하는 것으로 이해된다. 제 4 데시메이터(779)는 1/4 데시메이션을 수행한다.

제 1 저역 통과 필터(771)에 의해 Fs/8, 즉 20.48MHz 필터링이 수행되고, 제 2 저역 통과 필터(778)에 의해 Fs/16, 즉 10.24MHz 필터링이 수행된다. 즉, 제 1 데시메이터(774)가 선택된 때에, 10.24MHz의 대역폭을 갖는 저역 통과 필터링이 수행된다.

제 1 데시메이터(774)에 의해 1/4 다운샘플링이 수행되고, 제 4 데시메이터(779)에 의해 1/4 데시메이션이 수행된다. 즉, 제 1 데시메이터(774)가 선택된 때에, 직교 위상 신호처리기(770)는 Fs/16, 즉 10.24MHz의 샘플링 비율을 갖는 신호를 출력한다. 1/16 다운샘플링이 수행되기 전에 Fs/16 저역 통과 필터링이 수행되므로, 출력 신호는 엘리어싱(alising)의 영향을 받지 않으며, 심볼 당 4 샘플들을 갖는다.

대응하는 채널(예를 들면, CH4)의 심볼율이 1.28MHz일 때, 채널의 대역폭은 1.6MHz로 설정된다. 채널의 심볼율이 1.28MHz일 때, 제 1 및 제 2 스위치들(772, 777)은 제 3 데시메이터(776)를 선택한다.

제 1 저역 통과 필터(771)는 Fs/8 필터링을 수행한다. 제 3 데시메이터(776)는 1/8 다운샘플링을 수행한다. 제 2 저역 통과 필터(778)는 Fs'/4 필터링을 수행한다. 제 3 데시메이터(775)의 다운샘플링율 1/8이 반영되면, 제 2 저역 통과 필터(778)는 Fs/32 필터링을 수행하는 것으로 이해된다. 제 4 데시메이터(779)는 1/4 데시메이션을 수행한다.

제 1 저역 통과 필터(771)에 의해 Fs/8, 즉 20.48MHz 필터링이 수행되고, 제 2 저역 통과 필터(778)에 의해 Fs/32, 즉 5.12MHz 필터링이 수행된다. 즉, 제 1 데시메이터(774)가 선택된 때에, 5.12MHz의 대역폭을 갖는 저역 통과 필터링이 수행된다.

제 1 데시메이터(774)에 의해 1/8 다운샘플링이 수행되고, 제 4 데시메이터(779)에 의해 1/4 데시메이션이 수행된다. 즉, 제 1 데시메이터(774)가 선택된 때에, 직교 위상 신호처리기(770)는 Fs/32, 즉 5.12MHz의 샘플링 비율을 갖는 신호를 출력한다. 1/32 다운샘플링이 수행되기 전에 Fs/32 저역 통과 필터링이 수행되므로, 출력 신호는 엘리어싱(alising)의 영향을 받지 않으며 심볼 당 4 샘플들을 갖는다.

상술한 바와 같이, 본 발명에 의하면, 무선 주파수(RF) 신호가 디지털화 된다. 디지털화된 신호의 채널 성분들 중 목표 채널 성분이 기저 대역 신호로 변환된다. 목표 채널 성분 외의 다른 주파수 성분들이 필터링된다. 그리고, 감소된 정보량에 대응하는 만큼, 샘플링 율이 조절된다. 따라서, 낮은 복잡도를 갖는 다양한 형태의 디지턱 다운컨버터가 제공된다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도 1은 본 발명의 실시 예에 따른 케이블 시스템을 보여주는 블록도이다.

도 2는 도 1의 케이블 망에 의해 제공되는 채널의 주파수 특성을 보여주는 다이어그램이다.

도 3은 도 1의 케이블 시스템에서 사용되는 수신 시스템을 보여주는 블록도이다.

도 4는 도 3의 제 1 내지 제 m 디지털 다운컨버터들 중 하나를 보여주는 블록도이다.

도 5는 본 발명의 제 2 실시 예에 따른 직교 위상 신호처리기를 보여주는 블록도이다.

도 6은 본 발명의 제 3 실시 예에 따른 직교 위상 신호처리기를 보여주는 블록도이다.

도 7은 도 6의 직교 위상 신호처리기의 동작 특성을 보여주는 테이블이다.

Claims (1)

1. 무선 주파수(radio frequency) 신호를 수신하여 기저 대역 신호로 변환하는 수신 시스템에 있어서:

   상기 수신된 무선 주파수 신호를 디지털화하는 아날로그-디지털 변환기; 그리고

   상기 디지털화된 신호를 기저 대역 신호로 변환하는 디지털 다운 컨버터를 포함하고,

   상기 디지털 다운 컨버터는

   상기 디지털화된 신호 및 상기 디지털화된 신호의 반송파들 중 선택된 반송파 주파수에 대응하는 디지털 정현파를 곱하는 곱셈기;

   상기 곱셈기의 출력을 저역 통과 필터링하는 제 1 저역 통과 필터;

   상기 제 1 저역 통과 필터의 출력을 다운샘플링하는 제 1 데시메이터;

   상기 제 1 데시메이터의 출력을 저역 통과 필터링하는 제 2 저역 통과 필터; 그리고

   상기 제 2 저역 통과 필터의 출력을 다운샘플링하는 제 2 데시메이터를 포함하는 수신 시스템.

Images