KR20110071355A - Semiconductor device and method for forming using the same - Google Patents

Semiconductor device and method for forming using the same Download PDF

Info

Publication number
KR20110071355A
KR20110071355A KR1020090127903A KR20090127903A KR20110071355A KR 20110071355 A KR20110071355 A KR 20110071355A KR 1020090127903 A KR1020090127903 A KR 1020090127903A KR 20090127903 A KR20090127903 A KR 20090127903A KR 20110071355 A KR20110071355 A KR 20110071355A
Authority
KR
South Korea
Prior art keywords
storage node
forming
hexagonal
pattern
support layer
Prior art date
Application number
KR1020090127903A
Other languages
Korean (ko)
Inventor
우재용
권호엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090127903A priority Critical patent/KR20110071355A/en
Publication of KR20110071355A publication Critical patent/KR20110071355A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A semiconductor device and a method for forming using the same are provided to efficiently reduce a stress applied to a storage node in dip out by including a storage node having a hexagonal array and a hexagonal support membrane pattern for supporting the storage node. CONSTITUTION: In a semiconductor device and a method for forming using the same, a storage node(110) having a hexagonal array is formed on a semiconductor substrate(100). A hexagonal support membrane pattern(120) is formed on the storage node. The storage node is overlapped with the hexagonal support membrane pattern by at least 120 degrees. The storage node comprises TiN. The hexagonal support membrane pattern comprises a nitride film.

Description

반도체 소자 및 그의 형성 방법{Semiconductor device and method for forming using the same}Semiconductor device and method for forming using the same

본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 보다 자세하게는 높은 종횡비를 갖는 저장전극의 쓰러짐을 방지하는 지지대가 구비된 반도체 소자 및 그의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for forming the same, and more particularly, to a semiconductor device and a method for forming the same, provided with a support for preventing collapse of a storage electrode having a high aspect ratio.

반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 그 용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor is a structure in which a dielectric film is interposed between the storage node and the plate node, and its capacity is proportional to the surface area of the electrode and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.

따라서, 고용량의 캐패시터를 얻기 위해 유전율이 큰 유전막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 캐패시터의 높이를 증가시켜 전극의 표면적을 넓히는 방식으로 진행되고 있다. Therefore, it is required to use a dielectric film having a high dielectric constant, to enlarge the surface area of the electrode, or to reduce the distance between the electrodes in order to obtain a high capacity capacitor. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitations, and studies for forming a high-capacitance capacitor use a dielectric film having a high dielectric constant or increase the height of the capacitor to increase the surface area of the electrode. It is going to expand.

여기서, 전극의 표면적을 증가시키기 위한 방법으로는 캐패시터의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 있는데, 이 중에서도 실린더 형태의 캐패시터는 스토리지 노드의 양면을 모두 활용할 수 있는 구조를 갖기 때문에 오목 형태의 캐패시터에 비해 상대적으로 매우 넓은 전극 면적을 가지며, 고집적 소자에 적용하기에 유리하다. Here, the method of increasing the surface area of the electrode is a method of forming a capacitor in a three-dimensional structure of the concave (cylinder) or cylinder (Cylinder) form, among which the capacitor of the cylindrical form both sides of the storage node Because of the structure that can be utilized has a relatively large electrode area compared to the concave-type capacitor, it is advantageous to be applied to the highly integrated device.

한편, 실린더형 캐패시터를 형성하기 위해서는 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 모두 제거하는 딥-아웃(Dip-Out) 공정을 수행한다. 하지만, 반도체 소자의 고집적화 추세에 부합하여 셀 사이즈가 감소함에 따라, 스토리지 노드의 종횡비가 증가하였을 뿐 아니라 스토리지 노드 사이의 공간이 협소해졌기 때문에, 딥-아웃 공정시 스토리지 노드가 기울어지는 리닝 현상이 발생된다. 이에, 스토리지 노드들을 고정시키는 지지막 패턴을 형성하는 방법이 제안된 바 있다. Meanwhile, in order to form a cylindrical capacitor, a dip-out process of removing all of the mold insulating layers serving as a forming frame of the storage node is performed. However, as the cell size decreases in line with the trend toward higher integration of semiconductor devices, not only has the aspect ratio of the storage nodes increased but also the space between the storage nodes has become narrow, so that the storage phenomenon in which the storage node is inclined during the deep-out process is inclined. Is generated. Thus, a method of forming a support layer pattern for fixing the storage nodes has been proposed.

이하에서는, 종래 기술에 따른 실린더형 캐패시터를 갖는 반도체 소자의 제조방법을 간략하게 설명하도록 한다.Hereinafter, a manufacturing method of a semiconductor device having a cylindrical capacitor according to the prior art will be briefly described.

반도체 기판 상부에 층간 절연막을 형성한 후, 상기 층간 절연막 내에 스토리지 노드 콘택 플러그를 형성한다. 층간 절연막 상에 스토리지 노드의 형성틀로서 작용할 절연막을 형성한 다음, 절연막 상에 스토리지 노드 지지용 질화막을 형성한다. 스토리지 노드 지지용 질화막과 절연막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성한다. After forming an interlayer insulating film on the semiconductor substrate, a storage node contact plug is formed in the interlayer insulating film. An insulating film is formed on the interlayer insulating film to serve as a forming frame for the storage node, and then a nitride film for supporting the storage node is formed on the insulating film. The nitride layer and the insulating layer for supporting the storage node are etched to form holes for the storage node exposing the storage node contact plug.

스토리지 노드 지지용 홀의 표면 상에 형성된 스토리지 노드를 형성한 다음, 스토리지 노드 지지용 질화막 및 몰드 절연막을 패터닝하여 스토리지 노드들을 고 정하는 지지막 패턴을 형성한다. 그리고 나서, 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 제거하는 딥-아웃 공정을 수행한다. 여기서, 지지막 패턴은 상기 스토리지 노드가 기울어지지 않도록 고정시키는 역할을 한다. 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 실린더형 캐패시터를 형성한다. After forming the storage node formed on the surface of the storage node support hole, the nitride film and the mold insulating film for supporting the storage node are patterned to form a support layer pattern for fixing the storage nodes. Then, a dip-out process is performed to remove the mold insulating film serving as a forming frame of the storage node. Here, the support layer pattern serves to fix the storage node so as not to tilt. The dielectric layer and the plate node are sequentially formed on the storage node to form a cylindrical capacitor.

그러나, 딥-아웃 공정시 및 후속 유전막의 형성시 발생되는 스트레스가 지지막 패턴에 인가되며, 이 때문에, 지지막 패턴과 스토리지 노드 사이에 크랙이 발생된다. 그 결과, 누설 캐패시턴스가 유발되어 소자의 동작 특성이 저하된다.However, stress generated during the dip-out process and subsequent formation of the dielectric film is applied to the support film pattern, which causes cracks between the support film pattern and the storage node. As a result, leakage capacitance is caused to deteriorate the operating characteristics of the device.

특히, 지지막 패턴의 단면이 삼각형 모양이거나, 평행사변형으로 배열되는 경우 모서리부분에 구비되는 스토리지 노드는 지지막 패턴에 정확하게 지지되지 않아서 여전히 쓰러짐 또는 크랙이 유발되는 문제가 발생하는 한계가 있다.In particular, when the cross-section of the support layer pattern is triangular or arranged in a parallelogram, the storage node provided at the corner portion is not supported by the support layer pattern accurately, and thus there is a problem that a fall or crack is caused.

본 발명은 높은 종횡비를 갖는 스토리지 노드의 쓰러짐을 방지하기 위하여 지지막 패턴을 적용하는데 특히, 단면의 형태가 삼각형인 지지막 패턴을 형성하는 경우에는 모서리 부분에 구비되는 스토리지 노드가 정확하게 지지되지 않아 쓰러짐과 크랙을 유발하는 문제를 해결하고자 한다.The present invention applies a support layer pattern in order to prevent the collapse of the storage node having a high aspect ratio, in particular, when forming a support layer pattern having a triangular cross-section, the storage node provided at the corners is not supported correctly and collapses. To solve the problem of causing excessive cracks.

본 발명의 반도체 소자는 반도체 기판 상에 육각형의 배열(hexagonal array)을 갖는 스토리지 노드 및 상기 스토리지 노드를 지지하는 육각형의 지지막 패턴을 포함하는 것을 특징으로 한다.The semiconductor device of the present invention is characterized in that it comprises a storage node having a hexagonal array (hexagonal array) on the semiconductor substrate and a hexagonal support layer pattern for supporting the storage node.

이때, 상기 스토리지 노드는 상기 육각형의 지지막 패턴에 의해 적어도 120도 오버랩되도록 하는 것을 특징으로 한다.In this case, the storage node is overlapped by at least 120 degrees by the hexagonal support layer pattern.

그리고, 상기 스토리지 노드는 TiN을 포함하는 것을 특징으로 한다.The storage node may include TiN.

그리고, 상기 지지막 패턴은 질화막을 포함하는 것을 특징으로 한다.The support layer pattern may include a nitride layer.

본 발명의 반도체 소자의 형성 방법은 반도체 기판 상에 육각형의 배열을 갖는 스토리지 노드를 형성하는 단계 및 상기 스토리지 노드 상부에 육각형의 지지막 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of forming a semiconductor device of the present invention includes forming a storage node having a hexagonal arrangement on a semiconductor substrate and forming a hexagonal support layer pattern on the storage node.

이때, 상기 스토리지 노드를 형성하는 단계는 상기 반도체 기판 상부에 희생산화막을 형성하는 단계와 상기 희생산화막을 패터닝하여 상기 스토리지 노드 예정영역을 형성하는 단계와 전체 상부에 상기 스토리지 노드층을 형성하는 단계 및 상 기 희생산화막이 노출되도록 상기 스토리지 노드에 평탄화 식각 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.The forming of the storage node may include forming a sacrificial oxide layer on the semiconductor substrate, patterning the sacrificial oxide layer to form the storage node predetermined region, and forming the storage node layer on the entire upper portion; And performing a planar etching process on the storage node so that the sacrificial oxide film is exposed.

이때, 상기 육각형의 지지막 패턴을 형성하는 단계는 상기 스토리지 노드가 상기 육각형의 지지막 패턴에 의해 적어도 120도 오버랩되도록 형성하는 것을 특징으로 한다.In this case, the forming of the hexagonal support layer pattern may be formed such that the storage node overlaps at least 120 degrees by the hexagonal support layer pattern.

본 발명은 딥 아웃시 스토리지 노드에 가해지는 스트레스를 효율적으로 감소시키면서 종횡비가 높은 스토리지 노드의 쓰러짐을 방지하여 반도체 소자의 특성을 향상시킬 수 있다.The present invention can improve the characteristics of the semiconductor device by preventing the storage node having a high aspect ratio from falling down while efficiently reducing stress applied to the storage node during deep out.

이하에서는 본 발명의 실시예에 따라 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings in accordance with an embodiment of the present invention will be described in detail.

도 1은 본 발명에 따른 반도체 소자를 나타낸 평면도이다. 1 is a plan view showing a semiconductor device according to the present invention.

도 1에 도시된 바와 같이, 본 발명의 반도체 소자는 하부구조물(미도시)이 구비된 반도체 기판(100) 상부에 구비된 스토리지 노드(110) 및 스토리지 노드(110)를 지지하는 지지막 패턴(120)을 포함한다. As illustrated in FIG. 1, the semiconductor device of the present invention may include a storage layer 110 and a support layer pattern supporting the storage node 110 provided on the semiconductor substrate 100 having a lower structure (not shown). 120).

여기서, 스토리지 노드(110)는 육각형의 배열(hexagonal array)을 갖는 것이 바람직하다. 이때, 스토리지 노드(110)가 육각형의 배열을 갖는 것은 한정된 반도체 기판(100) 내에 동일크기의 스토리지 노드를 배열할 경우에 직사각형으로 배열되는 경우보다 스토리지 노드와 이웃하는 스토리지 노드 사이의 스페이스를 더 줄 일 수 있게 되므로 스토리지 노드 식각 공정을 더 안정적으로 수행할 수 있기 때문이다. Here, the storage node 110 preferably has a hexagonal array. In this case, the hexagonal arrangement of the storage node 110 reduces the space between the storage node and the neighboring storage node than when the storage node of the same size is arranged in a rectangle when the storage nodes of the same size are arranged in the limited semiconductor substrate 100. This makes it possible to perform the storage node etching process more stably.

그리고, 지지막 패턴(120)은 육각형 형태를 갖는 것이 바람직하다. 이때, 지지막 패턴(120)이 육각형 형태를 갖는 것은 딥 아웃 공정 시 스토리지 노드를 지지할 때 종래와 같은 삼각형 또는 평행 사변형의 지지막 패턴의 경우보다 스토리지 노드를 안정하게 지지할 수 있기 때문이다. 즉, 종래와 같은 삼각형 또는 평행 사변형의 지지막 패턴에 의해 지지되는 스토리지 노드 중 삼각형 또는 평행사변형의 지지막 패턴의 모서리가 예각을 갖는 모서리들에 의해 지지되는 스토리지 노드는 지지막 패턴에 의해 정확하게 지지되지 않게되어 쓰러짐 또는 크랙을 유발하지만, 본원발명의 육각형 형태의 지지막 패턴(120)은 육각형 어레이를 갖는 스토리지 노드를 지지할 때 도 1에 도시된 바와 같이, 지지막 패턴(120)에 의해 적어도 120도 오버랩되도록 하여 쓰러짐 또는 크랙을 방지할 수 있는 것이다. 또한, 육각형 지지막 패턴(120)의 모서리는 이웃하는 육각형 지지막 패턴들(120)의 모서리와 삼각형 구조로 이격되므로 지지막 패턴을 패터닝할때 용이하다.In addition, the support layer pattern 120 preferably has a hexagonal shape. In this case, the support layer pattern 120 has a hexagonal shape because the support layer pattern may be stably supported when supporting the storage node during the dip-out process than in the case of the support layer pattern having a triangular or parallelogram. That is, among the storage nodes supported by the conventional triangular or parallelogram support membrane patterns, the storage nodes supported by the corners of the triangular or parallelogram support membrane patterns having an acute angle are accurately supported by the support membrane pattern. However, the hexagonal support membrane pattern 120 of the present invention may be at least by the support membrane pattern 120, as shown in FIG. 1, when supporting a storage node having a hexagonal array. It can be overlapped by 120 degrees to prevent falls or cracks. In addition, since the corners of the hexagonal support layer pattern 120 are spaced apart from the corners of the adjacent hexagonal support layer patterns 120 in a triangular structure, it is easy to pattern the support layer pattern.

따라서, 본 발명의 육각형 지지막 패턴은 육각형 어레이를 갖는 스토리지 노드에서 스토리지 노드의 쓰러짐 및 크랙을 용이하게 방지할 수 있어 반도체 소자의 특성을 향상시킬 수 있다.Accordingly, the hexagonal support layer pattern of the present invention can easily prevent the storage node from falling and cracking in the storage node having the hexagonal array, thereby improving the characteristics of the semiconductor device.

참고로, 상술한 육각형 지지막 패턴을 구비하는 반도체 소자의 형성 방법은 다음과 같다.For reference, a method of forming a semiconductor device having the hexagonal support film pattern described above is as follows.

반도체 기판 상부에 스토리지 노드 콘택을 포함하는 층간절연막을 형성한 후 그 상부에 식각정지막, 희생산화막 및 하드마스크층을 형성한다. 여기서, 희생산화막은 스토리지 노드의 높이를 결정하므로 스토리지 노드 높이에 맞는 두께로 형성하는 것이 바람직하다. 다음에, 하드마스크층 상부에 감광막 패턴을 형성하고 그 감광막 패턴을 식각마스크로 하드마스크층을 식각하여 하드마스크 패턴을 형성한다. 하드마스크 패턴을 식각마스크로 저장전극 콘택이 노출될 때까지 희생산화막 및 식각정지막을 순차적으로 식각한다. 다음에, 감광막 패턴 및 하드마스크 패턴은 제거한다. An interlayer insulating layer including a storage node contact is formed on the semiconductor substrate, and an etch stop layer, a sacrificial oxide layer, and a hard mask layer are formed thereon. In this case, the sacrificial oxide film determines the height of the storage node, and thus, the sacrificial oxide film is preferably formed to have a thickness corresponding to the height of the storage node. Next, a photoresist pattern is formed on the hard mask layer, and the hard mask layer is etched using the photoresist pattern as an etch mask to form a hard mask pattern. The sacrificial oxide layer and the etch stop layer are sequentially etched until the storage electrode contact is exposed using the hard mask pattern as an etch mask. Next, the photosensitive film pattern and the hard mask pattern are removed.

그 다음 스토리지 노드 콘택, 희생산화막의 전체 상부에 도전물질을 형성하고 희생산화막이 노출되도록 도전물질에 평탄화 식각 공정을 수행한 후, 지지막을 형성한다. 이때, 도전물질은 TiN인 것이 바람직하고 지지막은 질화막인 것이 바람직하다. 이어서, 지지막을 패터닝하여 지지막 패턴을 형성하고, 희생산화막에 대하여 딥 아웃을 수행하여 스토리지 노드를 완성한다.Next, a conductive material is formed over the entire storage node contact and the sacrificial oxide layer, and a planarization etching process is performed on the conductive material to expose the sacrificial oxide layer, and then a support layer is formed. In this case, the conductive material is preferably TiN and the support film is preferably a nitride film. Subsequently, the support layer is patterned to form a support layer pattern, and a dip out is performed on the sacrificial oxide layer to complete the storage node.

상술한 바와 같이, 본 발명의 반도체 소자는 스토리지가 육각형의 어레이를 갖는 경우 육각형 지지막 패턴에 의해 후속 딥 아웃 공정에도 브릿지되거나 크랙을 유발하지 않아 반도체 소자의 불량을 감소시켜 특성을 향상시킬 수 있다.As described above, when the storage device has a hexagonal array, the semiconductor device of the present invention may improve the characteristics by reducing the defect of the semiconductor device because the hexagonal support layer pattern does not bridge or cause cracks in subsequent dip-out processes. .

도 1은 본 발명에 따른 반도체 소자를 나타낸 평면도.1 is a plan view showing a semiconductor device according to the present invention.

Claims (7)

반도체 기판 상에 육각형의 배열(hexagonal array)을 갖는 스토리지 노드; 및A storage node having a hexagonal array on the semiconductor substrate; And 상기 스토리지 노드를 지지하는 육각형의 지지막 패턴을 포함하는 것을 특징으로 하는 반도체 소자.And a hexagonal support layer pattern for supporting the storage node. 청구항 1에 있어서,The method according to claim 1, 상기 스토리지 노드는 상기 육각형의 지지막 패턴에 의해 적어도 120도 오버랩되도록 하는 것을 특징으로 하는 반도체 소자.And the storage node overlaps at least 120 degrees by the hexagonal support layer pattern. 청구항 1에 있어서,The method according to claim 1, 상기 스토리지 노드는 TiN을 포함하는 것을 특징으로 하는 반도체 소자.The storage node comprises TiN. 청구항 1에 있어서,The method according to claim 1, 상기 지지막 패턴은 질화막을 포함하는 것을 특징으로 하는 반도체 소자.The support film pattern is a semiconductor device characterized in that it comprises a nitride film. 반도체 기판 상에 육각형의 배열을 갖는 스토리지 노드를 형성하는 단계; 및Forming a storage node having an hexagonal arrangement on the semiconductor substrate; And 상기 스토리지 노드 상부에 육각형의 지지막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And forming a hexagonal support layer pattern on the storage node. 청구항 5에 있어서,The method according to claim 5, 상기 스토리지 노드를 형성하는 단계는Forming the storage node 상기 반도체 기판 상부에 희생산화막을 형성하는 단계;Forming a sacrificial oxide film on the semiconductor substrate; 상기 희생산화막을 패터닝하여 상기 스토리지 노드 예정영역을 형성하는 단계;Patterning the sacrificial oxide layer to form the storage node predetermined region; 전체 상부에 상기 스토리지 노드층을 형성하는 단계; 및Forming the storage node layer over the whole; And 상기 희생산화막이 노출되도록 상기 스토리지 노드에 평탄화 식각 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And performing a planar etching process on the storage node to expose the sacrificial oxide layer. 청구항 5에 있어서,The method according to claim 5, 상기 육각형의 지지막 패턴을 형성하는 단계는Forming the hexagonal support film pattern is 상기 스토리지 노드가 상기 육각형의 지지막 패턴에 의해 적어도 120도 오버랩되도록 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.And the storage node is formed to overlap at least 120 degrees by the hexagonal support layer pattern.
KR1020090127903A 2009-12-21 2009-12-21 Semiconductor device and method for forming using the same KR20110071355A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127903A KR20110071355A (en) 2009-12-21 2009-12-21 Semiconductor device and method for forming using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127903A KR20110071355A (en) 2009-12-21 2009-12-21 Semiconductor device and method for forming using the same

Publications (1)

Publication Number Publication Date
KR20110071355A true KR20110071355A (en) 2011-06-29

Family

ID=44402491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127903A KR20110071355A (en) 2009-12-21 2009-12-21 Semiconductor device and method for forming using the same

Country Status (1)

Country Link
KR (1) KR20110071355A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129213A (en) * 2017-05-25 2018-12-05 삼성전자주식회사 Method for fabricating phase shift mask and semiconductor device
US20220189962A1 (en) * 2020-12-11 2022-06-16 Samsung Electronics Co., Ltd. Semiconductor memory device and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129213A (en) * 2017-05-25 2018-12-05 삼성전자주식회사 Method for fabricating phase shift mask and semiconductor device
US11327395B2 (en) 2017-05-25 2022-05-10 Samsung Electronics Co., Ltd. Semiconductor device
US20220189962A1 (en) * 2020-12-11 2022-06-16 Samsung Electronics Co., Ltd. Semiconductor memory device and method for fabricating the same
US11882688B2 (en) * 2020-12-11 2024-01-23 Samsung Electronics Co., Ltd. Semiconductor memory device and method for fabricating the same

Similar Documents

Publication Publication Date Title
TWI440140B (en) Capacitor structure and fabrication method thereof
US9184166B2 (en) Manufacturing method of capacitor structure and semiconductor device using the same
KR20130063072A (en) Method of forming a pattern structure and method of forming a capacitor
KR101524510B1 (en) Capacitor and method of manufacturing the same
KR102449613B1 (en) Capacitor
KR20100086795A (en) Semiconductor device and method of manufacturing the same
KR100955941B1 (en) Semiconductor device and method for manufacturing the same
KR100960933B1 (en) Semiconductor device and method of manufacturing the same
KR101051159B1 (en) Method for forming semiconductor device
KR20110071355A (en) Semiconductor device and method for forming using the same
KR100955940B1 (en) Semiconductor device and method for manufacturing the same
US7846809B2 (en) Method for forming capacitor of semiconductor device
KR20090032880A (en) Method for manufacturing semiconductor device
KR20100051344A (en) Semiconductor device and method for forming using the same
KR101067859B1 (en) Method for Manufacturing Capacitor of Semiconductor Device
KR100940272B1 (en) Method of fabricating capacitor in semiconductor memory device
KR20080085557A (en) Method for manufacturing semiconductor device
KR20070071615A (en) Method for manufacturing semiconductor device
KR100949864B1 (en) Semicoductor device and method of manufacturing the same
KR19990003904A (en) Charge storage electrode of semiconductor device and forming method thereof
KR20100002674A (en) Method for manufacturing semiconductor device
KR20100035958A (en) Method for forming semiconductor devices
KR100924207B1 (en) Method for manufacturing semiconductor device
KR20090001005A (en) Semiconductor device and the method for manufacturing of semiconductor device
KR20090123201A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid