KR20110067448A - Display device and manufacturing method of the same - Google Patents

Display device and manufacturing method of the same Download PDF

Info

Publication number
KR20110067448A
KR20110067448A KR1020090124052A KR20090124052A KR20110067448A KR 20110067448 A KR20110067448 A KR 20110067448A KR 1020090124052 A KR1020090124052 A KR 1020090124052A KR 20090124052 A KR20090124052 A KR 20090124052A KR 20110067448 A KR20110067448 A KR 20110067448A
Authority
KR
South Korea
Prior art keywords
display area
electrode
layer
display device
signal lines
Prior art date
Application number
KR1020090124052A
Other languages
Korean (ko)
Other versions
KR101633116B1 (en
Inventor
박동식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090124052A priority Critical patent/KR101633116B1/en
Publication of KR20110067448A publication Critical patent/KR20110067448A/en
Application granted granted Critical
Publication of KR101633116B1 publication Critical patent/KR101633116B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: A display device and a manufacturing method of the same are provided to implement a display device having no bezel by folding a non-display area functioned as a bezel downward. CONSTITUTION: In a display device and a manufacturing method of the same, a flexible printed circuit board comprises a display area(200) and a non-display area(230). A thin film transistor and an organic light-emitting diode are formed in the front side of a display area. The thin film transistor comprises a semiconductor layer, a gate electrode, a source electrode, and a drain electrode. A driving part applies a driving signal to a display area. A plurality of signal lines(270) transfers the driving signal to the display area.

Description

표시장치 및 그 제조방법{Display Device And Manufacturing Method Of The Same}Display device and manufacturing method of the same

본 발명은 플렉서블한 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a flexible display device and a method of manufacturing the same.

평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광소자(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.Flat panel displays (FPDs) are becoming more important with the development of multimedia. In response to this, a variety of liquid crystal displays (LCDs), plasma display panels (PDPs), field emission displays (FEDs), organic light emitting devices (Organic Light Emitting Devices), etc. Flat panel displays have been put into practical use.

특히, 유기전계발광소자는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고 자체 발광이다. 또한, 시야각에 문제가 없어서 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.In particular, the organic light emitting device has a high response time with a response speed of 1 ms or less, low power consumption, and self-luminous light. In addition, there is no problem in viewing angle, which is advantageous as a moving image display medium regardless of the size of the device. In addition, low-temperature manufacturing is possible, and the manufacturing process is simple based on the existing semiconductor process technology has attracted attention as a next-generation flat panel display device in the future.

이러한 표시장치들은 유리 기판 상에 표시소자들을 형성하고 있지만, 최근에는 기존의 유연성이 없는 유리기판 대신에 플라스틱 또는 금속 호일과 같이 유연성 있는 재료를 사용하여 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있게 제조된 플렉서블한 표시장치가 차세대 표시장치로 떠오르고 있다.These display devices form display elements on a glass substrate, but recently, a flexible material such as plastic or metal foil is used instead of a conventional glass substrate to maintain display performance even when bent like paper. Flexible display devices are emerging as next generation display devices.

그러나, 유연성이 없는 표시장치나 유연성이 있는 표시장치들은 화상이 표시되는 표시영역과 화상이 표시되지 않는 비표시영역이 구비되어 있으며, 특히 비표시영역은 베젤로 작용하여 표시장치의 크기가 커지는 문제점이 있다.However, inflexible display devices or flexible display devices include a display area where an image is displayed and a non-display area where an image is not displayed. In particular, the non-display area acts as a bezel, thereby increasing the size of the display device. There is this.

따라서, 본 발명은 플렉서블하면서도 베젤이 존재하지 않는 표시장치 및 그 제조방법을 제공한다.Accordingly, the present invention provides a display device that is flexible and does not have a bezel, and a method of manufacturing the same.

상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 표시장치는 표시영역 및 비표시영역을 포함하는 플렉서블기판, 상기 표시영역의 전면에 형성된 박막 트랜지스터 및 유기발광다이오드 및 상기 비표시영역에 위치하며, 상기 박막 트랜지스터와 연결된 복수의 신호라인들을 포함하며, 상기 비표시영역은 상기 표시영역의 배면으로 폴딩된 것일 수 있다.In order to achieve the above object, a display device according to an embodiment of the present invention is a flexible substrate including a display area and a non-display area, a thin film transistor and an organic light emitting diode formed on the front surface of the display area and the non-display area. The display device may include a plurality of signal lines connected to the thin film transistor, and the non-display area may be folded to a rear surface of the display area.

상기 비표시영역은 상기 표시영역의 적어도 일 가장자리일 수 있다.The non-display area may be at least one edge of the display area.

상기 복수의 신호라인들은 각각 병렬 구조로 이루어질 수 있다.The plurality of signal lines may each have a parallel structure.

상기 병렬 구조로 이루어진 복수의 신호라인들에 대해 교차하도록 상기 비표시영역이 폴딩된 것일 수 있다.The non-display area may be folded to intersect a plurality of signal lines having the parallel structure.

상기 박막 트랜지스터는, 상기 플렉서블기판 상에 위치하는 반도체층, 상기 반도체층 상에 위치하는 제 1 절연막, 상기 제 1 절연막 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 제 2 절연막 및 상기 제 2 절연막 상에 위치하며, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함할 수 있다.The thin film transistor may include a semiconductor layer on the flexible substrate, a first insulating layer on the semiconductor layer, a gate electrode on the first insulating layer, a second insulating layer on the gate electrode, and the first insulating layer. 2 may be disposed on the insulating layer, and may include a source electrode and a drain electrode connected to the semiconductor layer.

상기 유기발광다이오드는, 상기 박막 트랜지스터 상에 위치하는 제 3 절연 막, 상기 제 3 절연막 상에 위치하며, 상기 드레인 전극과 연결된 제 1 전극, 상기 제 1 전극 상에 위치하며, 상기 제 1 전극을 노출시키는 제 4 절연막, 상기 노출된 제 1 전극 상에 위치하는 유기막층 및 상기 유기막층 상에 위치하는 제 2 전극을 포함할 수 있다.The organic light emitting diode may include a third insulating layer on the thin film transistor, a first electrode on the third insulating layer, a first electrode connected to the drain electrode, and a first electrode on the first electrode. The display device may include a fourth insulating layer to expose the organic layer, an organic layer disposed on the exposed first electrode, and a second electrode disposed on the organic layer.

상기 비표시영역은, 상기 플렉서블기판 상에 위치하는 복수의 신호라인들 및 상기 복수의 신호라인들 상에 위치하는 상기 제 3 절연막을 포함하며, 상기 제 3 절연막은 유기물로 이루어질 수 있다.The non-display area may include a plurality of signal lines on the flexible substrate and the third insulating layer on the plurality of signal lines, and the third insulating layer may be formed of an organic material.

또한, 본 발명의 일 실시 예에 따른 표시장치의 제조방법은 표시영역 및 비표시영역을 포함하는 플렉서블기판을 제공하는 단계, 상기 표시영역의 전면에 박막 트랜지스터 및 유기발광다이오드을 형성하고 상기 비표시영역에 상기 박막 트랜지스터와 연결되도록 복수의 신호라인들을 형성하는 단계 및 상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계를 포함할 수 있다.Further, a method of manufacturing a display device according to an exemplary embodiment of the present invention provides a flexible substrate including a display area and a non-display area, forming a thin film transistor and an organic light emitting diode on the front of the display area, and forming the non-display area. And forming a plurality of signal lines so as to be connected to the thin film transistor, and folding the non-display area under the display area.

상기 복수의 신호라인들은 각각 병렬 구조로 형성할 수 있다.The plurality of signal lines may each be formed in a parallel structure.

상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계는, 상기 병렬 구조로 형성된 복수의 신호라인들에 대해 수직 교차하도록 상기 비표시영역을 폴딩할 수 있다.The folding of the non-display area on the rear surface of the display area may fold the non-display area so as to vertically cross a plurality of signal lines formed in the parallel structure.

본 발명의 표시장치 및 그 제조방법은 화상이 표시되지 않아 베젤로 작용하는 비표시영역을 표시영역의 하부로 폴딩함으로써, 베젤이 존재하지 않는 표시장치 를 제공할 수 있는 이점이 있다.The display device of the present invention and a method of manufacturing the same have an advantage of providing a display device without a bezel by folding a non-display area that functions as a bezel because an image is not displayed, below the display area.

이하, 첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 표시장치의 평면도이고, 도 2는 도 1의 I-I'에 따른 표시장치의 단면도이다.1 is a plan view of a display device according to an exemplary embodiment, and FIG. 2 is a cross-sectional view of the display device according to II ′ of FIG. 1.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시장치는 플렉서블기판(100) 상에 다수 개의 서브픽셀을 포함하는 표시영역(200), 상기 표시영역(200) 이외의 영역인 비표시영역(230), 상기 비표시영역(230)에 위치하며 상기 표시영역(200)에 구동 신호를 인가하는 구동부(250) 및 상기 구동부(250)의 신호를 상기 표시영역(200)으로 전달하는 복수의 신호라인들(270)을 포함할 수 있다.Referring to FIG. 1, a display device according to an exemplary embodiment may include a display area 200 including a plurality of subpixels on a flexible substrate 100 and a non-display area that is an area other than the display area 200. 230, a plurality of drivers positioned in the non-display area 230 and transmitting a signal from the driver 250 to the display area 200 and a signal from the driver 250 to the display area 200. Signal lines 270 may be included.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 표시장치의 표시영역(200)은 다수 개의 서브픽셀을 포함하는 소자로 이루어질 수 있는데, 본 실시예에서는 발광층이 유기물로 이루어진 유기전계발광소자를 예로 설명한다.Referring to FIG. 2, the display area 200 of the display device according to the exemplary embodiment of the present invention may be formed of a device including a plurality of subpixels. An example will be described.

플렉서블기판(100) 상에 비정질 또는 다결정 실리콘일 수 있는 반도체층(110)이 위치한다. 반도체층(110) 상에 게이트 절연막인 제 1 절연막(115)이 위치하고, 제 1 절연막(115) 상에 반도체층(110)의 일정 영역과 대응되는 게이트 전극(120)이 위치한다. 그리고, 비표시영역(230)에는 게이트 전극(120)과 동일한 물질로 이루어진 신호라인(270)이 위치할 수 있다. The semiconductor layer 110, which may be amorphous or polycrystalline silicon, is positioned on the flexible substrate 100. The first insulating film 115, which is a gate insulating film, is disposed on the semiconductor layer 110, and the gate electrode 120 corresponding to a predetermined region of the semiconductor layer 110 is positioned on the first insulating film 115. In the non-display area 230, a signal line 270 made of the same material as the gate electrode 120 may be positioned.

게이트 전극(120)을 포함하는 제 1 기판(100) 상에 층간 절연막인 제 2 절연막(125)이 위치하고, 제 2 절연막(125) 상에 위치하며 제 1 및 제 2 절연막(115, 125)을 관통하는 콘택홀들(130a, 130b)을 통해 반도체층(110)의 일정 영역과 전기적으로 연결된 소오스 전극(135a) 및 드레인 전극(135b)이 위치한다. The second insulating film 125, which is an interlayer insulating film, is positioned on the first substrate 100 including the gate electrode 120, and is positioned on the second insulating film 125, and the first and second insulating films 115 and 125 are disposed. The source electrode 135a and the drain electrode 135b are electrically connected to a predetermined region of the semiconductor layer 110 through the contact holes 130a and 130b penetrating.

따라서, 반도체층(110), 제 1 절연막(115), 게이트 전극(120), 제 2 절연막(125), 소오스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막 트랜지스터를 구성한다.Therefore, a thin film transistor including the semiconductor layer 110, the first insulating film 115, the gate electrode 120, the second insulating film 125, the source electrode 135a, and the drain electrode 135b is configured.

그리고, 박막 트랜지스터를 포함하는 플렉서블기판(100) 상에 평탄화막인 제 3 절연막(140)이 위치한다. 제 3 절연막(140)은 비표시영역(230)의 신호라인(270) 상에도 위치한다. 그리고, 제 3 절연막(140) 상에 소오스 전극(135a) 또는 드레인 전극(135b)과 전기적으로 연결된 제 1 전극(150)이 위치한다. The third insulating layer 140, which is a planarization layer, is positioned on the flexible substrate 100 including the thin film transistor. The third insulating layer 140 is also disposed on the signal line 270 of the non-display area 230. The first electrode 150 is electrically connected to the source electrode 135a or the drain electrode 135b on the third insulating layer 140.

제 1 전극(150) 상에는 화소정의막인 제 4 절연막(155)이 위치하며, 제 4 절연막(155)은 제 1 전극(150)의 일부 영역을 노출시키는 개구부(160)를 구비한다. 그리고, 제 4 절연막(155)은 비표시영역(230)의 신호라인(270) 상에 위치하는 제 3 절연막(140) 상에 위치할 수 있다.The fourth insulating layer 155, which is a pixel defining layer, is positioned on the first electrode 150, and the fourth insulating layer 155 includes an opening 160 exposing a portion of the first electrode 150. The fourth insulating layer 155 may be disposed on the third insulating layer 140 positioned on the signal line 270 of the non-display area 230.

그리고, 제 4 절연막(155) 및 개구부(160) 상에 발광층(170)이 위치하고, 발광층(170) 상에 제 2 전극(175)이 위치하여 제 1 전극(150), 발광층(170) 및 제 2 전극(175)을 포함하는 유기발광다이오드를 구성한다.In addition, the emission layer 170 is positioned on the fourth insulating layer 155 and the opening 160, and the second electrode 175 is positioned on the emission layer 170, thereby forming the first electrode 150, the emission layer 170, and the first emission layer 170. The organic light emitting diode including the two electrodes 175 is configured.

도 3은 본 발명의 일 실시 예에 따른 표시장치를 도시한 사시도이고, 도 4는 도 3의 A 영역을 확대한 확대도이고, 도 5는 본 발명의 일 실시 예에 따른 표시장 치의 다양한 형상을 도시한 사시도이다.3 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention, FIG. 4 is an enlarged view illustrating an area A of FIG. It is a perspective view showing.

도 3을 참조하면, 전술한 구조를 갖는 본 발명의 표시장치는 표시영역(200)의 배면으로 비표시영역(230)이 폴딩될 수 있다. 본 실시 예의 표시장치는 플렉서블기판 상에 표시영역(200)과 비표시영역(230)이 구비됨으로써, 표시장치를 유연하게 변형시킬 수 있다. 따라서, 본 실시 예에서는 구동부(250)가 구비된 비표시영역(230)을 표시영역(200)의 배면으로 폴딩할 수 있다.Referring to FIG. 3, in the display device having the above-described structure, the non-display area 230 may be folded to the rear surface of the display area 200. In the display device according to the present exemplary embodiment, the display area 200 and the non-display area 230 are provided on the flexible substrate, thereby flexibly deforming the display device. Therefore, in the present exemplary embodiment, the non-display area 230 including the driver 250 may be folded onto the back surface of the display area 200.

이러한 비표시영역(230)은 화상이 표시되지 않는 영역으로 추후 프레임이나 케이스 등으로 가려지는 베젤로 작용될 수 있다. 이로 인해 화상이 표시되는 표시영역에 비해 표시장치의 크기가 훨씬 크게 형성되게 된다.The non-display area 230 is an area where no image is displayed and may serve as a bezel that is later covered by a frame or a case. As a result, the size of the display device is much larger than that of the display area in which an image is displayed.

따라서, 본 발명에서는 베젤로 작용할 수 있는 비표시영역(230)을 표시영역(200)의 하부로 폴딩하여 비표시영역(230)으로 인한 베젤이 발생하는 것을 방지할 수 있다.Accordingly, in the present invention, the non-display area 230, which may serve as a bezel, may be folded below the display area 200 to prevent the bezel from being generated due to the non-display area 230.

보다 자세하게, 도 4를 참조하면, 표시영역(200)은 복수의 서브픽셀로 이루어지며, 서브픽셀은 구동신호를 인가하는 스캔 라인(120a), 데이터 신호를 인가하는 데이터 라인(135c)이 상기 스캔 라인(120a)에 수직하게 배열되고, 상기 데이터 라인(135c)과 평행하게 배열되어 전원 신호를 인가하는 전원 라인(135d)이 위치할 수 있다.In detail, referring to FIG. 4, the display area 200 includes a plurality of subpixels, the scan line 120a for applying a driving signal and the data line 135c for applying a data signal. A power line 135d arranged perpendicular to the line 120a and arranged in parallel with the data line 135c to apply a power signal may be located.

상기 스캔 라인(120a)과 데이터 라인(135c)이 수직으로 교차되는 영역 상에는 스위칭 소자인 스위칭 박막 트랜지스터(S-TFT)가 위치한다. 그리고, 스위칭 박막 트랜지스터(S-TFT)와 전원 라인(135d)에 연결된 커패시터(Cst)가 위치하고, 상 기 커패시터(Cst)와 전원 라인(135d)에 연결된 구동 소자인 구동 박막 트랜지스터(D-TFT)가 위치한다. 그리고, 상기 구동 박막 트랜지스터(D-TFT)와 전기적으로 연결된 제 1 전극(175)이 위치한다.A switching thin film transistor S-TFT, which is a switching element, is positioned on an area where the scan line 120a and the data line 135c vertically cross each other. In addition, the switching thin film transistor S-TFT and the capacitor Cst connected to the power line 135d are positioned, and the driving thin film transistor D-TFT is a driving element connected to the capacitor Cst and the power line 135d. Is located. The first electrode 175 is electrically connected to the driving thin film transistor D-TFT.

비표시영역(230)에는 스위칭 박막 트랜지스터(S-TFT)의 스캔 라인(120a)에 연결된 복수의 신호라인(270)이 위치할 수 있다. 신호라인(270)은 표시영역(200)으로부터 단일 라인으로 인출되나, 비표시영역(230)에 도달하면 병렬 구조로 형성될 수 있다. In the non-display area 230, a plurality of signal lines 270 connected to the scan line 120a of the switching thin film transistor S-TFT may be positioned. The signal line 270 is drawn out from the display area 200 as a single line, but may have a parallel structure when the signal line 270 reaches the non-display area 230.

특히, 본 실시 예에서는 비표시영역(230)에 위치한 병렬 구조의 신호라인(270)과 교차하도록 비표시영역(230)을 폴딩할 수 있다. 따라서, 신호라인(270)을 병렬 구조로 형성함으로써, 추후 비표시영역(230)의 폴딩 시, 신호라인(270)이 단선되어도 병렬 구조에 의해 신호가 인가될 수 있는 이점이 있다.In particular, in the present exemplary embodiment, the non-display area 230 may be folded to intersect with the parallel signal lines 270 positioned in the non-display area 230. Therefore, since the signal lines 270 are formed in a parallel structure, a signal may be applied by the parallel structure even when the signal line 270 is disconnected when the non-display area 230 is folded later.

한편, 도 5를 참조하면, 전술한 본 발명의 표시장치는 표시영역의 일측에 위치한 비표시영역을 폴딩하는 것을 개시하였지만, 도 5의 (a)에 도시된 바와 같이, 표시영역(200)의 양측에 위치한 비표시영역(230)을 폴딩할 수 있고, 도 5의 (b)에 도시된 바와 같이, 표시영역(200)의 네측에 위치한 비표시영역(230)을 모두 폴딩할 수 있다. 특히, 비표시영역(230)의 폴딩 시, 폴딩된 비표시영역(230) 간에 중첩되지 않도록 신호라인들이 형성되지 않은 비표시영역(230)의 외곽 부분을 일부 제거할 수도 있다.Meanwhile, referring to FIG. 5, the above-described display device of the present invention discloses folding a non-display area located on one side of the display area. However, as shown in FIG. The non-display area 230 located at both sides may be folded, and as shown in FIG. 5B, all of the non-display area 230 located at four sides of the display area 200 may be folded. In particular, when the non-display area 230 is folded, a portion of the outer portion of the non-display area 230 in which the signal lines are not formed may be removed so as not to overlap the folded non-display area 230.

이하, 전술한 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 설명하면 하기와 같다.Hereinafter, a manufacturing method of a display device according to an exemplary embodiment of the present invention described above will be described.

도 6a 내지 도 6d는 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 공정별로 나타낸 도면이다.6A through 6D are views illustrating a method of manufacturing a display device according to an exemplary embodiment, by process.

도 6a를 참조하면, 표시영역(500) 및 비표시영역(530)을 포함하는 플렉서블기판(400)을 제공한다. 플렉서블기판(400)의 표시영역(500)에 비정질 실리콘층 또는 비정질 실리콘층을 결정화한 다결정 실리콘층을 형성하고, 이를 패터닝하여 반도체층(410)을 형성한다. 상기 반도체층(410)은 불순물을 포함함으로써 소오스 영역 및 드레인 영역이 형성될 수 있으며, 상기 소오스 영역 및 드레인 영역 이외의 채널 영역을 포함할 수 있다.Referring to FIG. 6A, a flexible substrate 400 including a display area 500 and a non-display area 530 is provided. An amorphous silicon layer or a polycrystalline silicon layer in which an amorphous silicon layer is crystallized is formed in the display area 500 of the flexible substrate 400, and the semiconductor layer 410 is formed by patterning the amorphous silicon layer. The semiconductor layer 410 may include a source region and a drain region by including impurities, and may include a channel region other than the source region and the drain region.

이어, 표시영역(500)의 반도체층(410) 상에 게이트 절연막인 제 1 절연막(415)을 형성하고, 비표시영역(530)에는 제 1 절연막(415)을 형성하지 않는다. 상기 제 1 절연막(415)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중충일 수 있다. 다음, 제 1 절연막(415) 상에 상기 반도체층(410)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널 영역과 대응되는 위치에 게이트 전극(420a)을 형성한다. 표시영역(500)에 게이트 전극(420a)이 형성됨과 동시에 비표시영역(530)에 복수의 신호라인들(420b)을 형성한다.Subsequently, the first insulating film 415, which is a gate insulating film, is formed on the semiconductor layer 410 of the display area 500, and the first insulating film 415 is not formed in the non-display area 530. The first insulating layer 415 may be a silicon oxide layer (SiOx), a silicon nitride layer (SiNx), or multiple layers thereof. Next, a gate electrode 420a is formed on the first insulating layer 415 at a position corresponding to a predetermined region of the semiconductor layer 410, that is, a channel region when impurities are injected. A gate electrode 420a is formed in the display area 500 and a plurality of signal lines 420b are formed in the non-display area 530.

이때, 신호라인(420b)은 단일 라인으로부터 복수의 갈래로 분리되는 병렬 구조로 형성될 수 있다. 따라서, 추후 비표시영역(530)의 폴딩 시, 신호라인(420b)이 단선되어도 병렬 구조로 인해 신호가 끊어지지 않도록 하는 역할을 할 수 있다.In this case, the signal line 420b may be formed in a parallel structure separated into a plurality of branches from a single line. Therefore, when the non-display area 530 is later folded, the signal may be disconnected due to the parallel structure even when the signal line 420b is disconnected.

또한, 게이트 전극(420a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트 전극(420a)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(420a)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. In addition, the gate electrode 420a is formed of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be made of any one or an alloy thereof selected from. In addition, the gate electrode 420a is formed of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a multilayer formed of any one or an alloy thereof. For example, the gate electrode 420a may be a double layer of molybdenum / aluminum-neodymium or molybdenum / aluminum.

다음, 도 6b를 참조하면, 표시영역(500)에 형성된 게이트 전극(420a) 상에 층간 절연막인 제 2 절연막(425)을 형성하고, 비표시영역(530)에는 제 2 절연막(425)을 형성하지 않는다. 제 2 절연막(425)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. Next, referring to FIG. 6B, a second insulating film 425, which is an interlayer insulating film, is formed on the gate electrode 420a formed in the display area 500, and a second insulating film 425 is formed in the non-display area 530. I never do that. The second insulating layer 425 may be a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof.

여기서, 비표시영역(530)에 형성된 신호라인(420b)에는 제 1 절연막(415)과 제 2 절연막(425)이 위치하지 않을 수 있다. 이는 추후 비표시영역(530)을 폴딩할 때, 무기막으로 이루어진 제 1 절연막(415) 또는 제 2 절연막(425)이 물리적인 폴딩 공정 시 손상되어 신호라인(420b)이 외부로 노출되거나 손상되는 것을 방지하기 위함이다.The first insulating layer 415 and the second insulating layer 425 may not be disposed in the signal line 420b formed in the non-display area 530. This is because when the non-display area 530 is later folded, the first insulating film 415 or the second insulating film 425 made of an inorganic film is damaged during the physical folding process so that the signal line 420b is exposed or damaged to the outside. To prevent this.

이어, 제 2 절연막(425) 및 제 1 절연막(415)의 일부 영역을 식각하여, 반도체층(410)의 일부를 노출시키는 콘택홀(430a, 430b)을 형성한다. 다음, 콘택홀(430a, 430b)이 형성된 플렉서블기판(400) 상에 금속 물질을 적층시키고, 이를 패터닝하여 소스 전극(435a) 및 드레인 전극(435b)을 형성한다.Subsequently, partial regions of the second insulating layer 425 and the first insulating layer 415 are etched to form contact holes 430a and 430b exposing a part of the semiconductor layer 410. Next, a metal material is stacked on the flexible substrate 400 on which the contact holes 430a and 430b are formed and patterned to form a source electrode 435a and a drain electrode 435b.

소스 전극(435a) 및 드레인 전극(435b)은 제 2 절연막(425) 및 제 1 절연막(415)을 관통하는 콘택홀(430a, 430b)을 통하여 반도체층(410)과 전기적으로 연 결될 수 있다. 또한, 소스 전극(435a) 및 드레인 전극(435b)은 단일층 또는 다중층으로 이루어질 수 있으며, 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 그리고, 소스 전극(435a) 및 드레인 전극(435b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. The source electrode 435a and the drain electrode 435b may be electrically connected to the semiconductor layer 410 through the contact holes 430a and 430b passing through the second insulating film 425 and the first insulating film 415. In addition, the source electrode 435a and the drain electrode 435b may be formed of a single layer or multiple layers, and in the case of a single layer, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), and titanium ( Ti), nickel (Ni), neodymium (Nd) and copper (Cu) may be made of any one or an alloy thereof selected from the group consisting of. In the case where the source electrode 435a and the drain electrode 435b are multiple layers, a double layer of molybdenum / aluminum-neodymium, a triple layer of titanium / aluminum / titanium, molybdenum / aluminum / molybdenum or molybdenum / aluminum-neodymium / molybdenum Can be done.

따라서, 반도체층(410), 게이트 전극(420a), 소스 전극(435a) 및 드레인 전극(435b)을 포함하는 박막 트랜지스터가 제조된다.Accordingly, a thin film transistor including the semiconductor layer 410, the gate electrode 420a, the source electrode 435a, and the drain electrode 435b is manufactured.

이어, 도 6c를 참조하면, 표시영역(500)에 형성된 소스 전극(435a) 및 드레인 전극(435b)과 비표시영역(530)에 형성된 신호라인(420b) 상에 제 3 절연막(440)을 형성한다. 제 3 절연막(440)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)과 같은 방법으로 형성될 수 있다. 이와는 달리, 제 3 절연막(440)은 패시베이션막일 수 있으며, 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 또는 이들의 다중층일 수 있다.6C, a third insulating layer 440 is formed on the source electrode 435a and the drain electrode 435b formed in the display area 500 and the signal line 420b formed in the non-display area 530. do. The third insulating layer 440 may be a planarization layer for alleviating the step difference of the lower structure, and organic materials such as polyimide, benzocyclobutene series resin, acrylate, and the like in liquid form. It may be formed by a method such as spin coating which is coated and then cured. Alternatively, the third insulating layer 440 may be a passivation layer, and may be a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), or a multilayer thereof.

이어, 상기 보호막(440)을 식각하여 드레인 전극(435b)을 노출시키는 비어홀(445)을 형성한다.Subsequently, the passivation layer 440 is etched to form a via hole 445 exposing the drain electrode 435b.

다음, 비어홀(445)이 형성된 플렉서블기판(400) 상에 투명도전물질을 적층하 고 이를 패터닝하여, 비어홀(445)을 통해 드레인 전극(435b)과 연결된 제 1 전극(450)을 형성한다. 제 1 전극(450)은 애노드일 수 있으며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명한 물질로 형성될 수 있다.Next, the transparent conductive material is stacked on the flexible substrate 400 having the via hole 445 and patterned to form a first electrode 450 connected to the drain electrode 435b through the via hole 445. The first electrode 450 may be an anode, and may be formed of a transparent material such as indium tin oxide (ITO), indium zinc oxide (IZO), or zinc oxide (ZnO).

그리고, 제 1 전극(450)을 포함하는 플렉서블기판(400) 상에 제 4 절연막(455)을 형성한다. 제 4 절연막(455)은 제 1 전극(450)의 일부를 개구시키는 개구부(460)가 형성되어 화소영역을 정의하는 화소정의막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물 등을 액상 형태로 코팅한 다음 경화시키는 스핀 코팅(spin coating)과 같은 방법으로 형성될 수 있다.In addition, a fourth insulating layer 455 is formed on the flexible substrate 400 including the first electrode 450. The fourth insulating layer 455 may be a pixel definition layer defining a pixel region by forming an opening 460 that opens a portion of the first electrode 450. The fourth insulating layer 455 may be a polyimide or a benzocyclobutene series resin. It may be formed by a method such as spin coating (coating resin), an organic material such as acrylate (acrylate) and the like in a liquid form and then curing.

다음, 제 4 절연막(455)에 의해 노출된 제 1 전극(450) 상에 유기막층(470)을 형성한다. 유기막층(470)은 적어도 R, G 및 B를 발광하는 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층을 더 포함할 수 있다.Next, an organic layer 470 is formed on the first electrode 450 exposed by the fourth insulating layer 455. The organic layer 470 may include a light emitting layer for emitting at least R, G, and B, and may further include a hole injection layer, a hole transport layer, an electron transport layer, or an electron injection layer.

그리고, 유기막층(470)이 형성된 플렉서블기판(400) 상에 알루미늄(Al), 은(Ag), 마그네슘(Mg) 또는 이들의 합금을 증착하여 제 2 전극(475)을 형성한다. 따라서, 제 1 전극(450), 유기막층(470) 및 제 2 전극(475)을 포함하는 유기발광다이오드가 제조된다.The second electrode 475 is formed by depositing aluminum (Al), silver (Ag), magnesium (Mg), or an alloy thereof on the flexible substrate 400 on which the organic layer 470 is formed. Thus, an organic light emitting diode including the first electrode 450, the organic layer 470, and the second electrode 475 is manufactured.

다음, 도 6d를 참조하면, 전술한 공정을 통해 표시영역(500) 및 비표시영역(530)이 형성된 표시장치에서 비표시영역(530)을 표시영역(500)의 배면으로 폴딩한다. 이때, 전술한 도 6a에서 본 바와 같이, 병렬 구조로 이루어진 신호라 인(420b)에 대해 교차하도록 비표시영역(530)을 폴딩할 수 있다. Next, referring to FIG. 6D, in the display device in which the display area 500 and the non-display area 530 are formed, the non-display area 530 is folded to the rear surface of the display area 500 through the above-described process. In this case, as shown in FIG. 6A, the non-display area 530 may be folded to cross the signal line 420b having the parallel structure.

따라서, 비표시영역(530)이 표시영역(500)의 배면에 위치하여, 베젤이 없는 표시장치를 제조할 수 있다.Accordingly, the non-display area 530 is positioned on the rear surface of the display area 500, thereby manufacturing a display device without a bezel.

도 7은 본 발명의 일 실시 예에 따른 표시장치를 이용한 멀티비전을 나타낸 도면이다.7 is a diagram illustrating multi-vision using a display device according to an exemplary embodiment.

도 7을 참조하면, 본 발명의 일 실시 예에 따른 표시장치는 다수 개의 표시장치가 배열된 멀티비전에 사용될 수 있다. 종래 멀티비전의 경우, 베젤 영역이 존재하는 표시장치들이 다수 배열되어 각 표시장치마다 그 경계가 분명히 나타나는 반면에, 본 발명의 일 실시 예에 따른 표시장치의 경우, 베젤 영역이 존재하지 않기 때문에 멀티비전에서 각 표시장치마다 그 경계가 나타나지 않고 하나의 표시장치인 것으로 인식될 수 있는 이점이 있다.Referring to FIG. 7, a display device according to an exemplary embodiment may be used in a multivision in which a plurality of display devices are arranged. In the conventional multivision, a plurality of display devices having a bezel area are arranged so that a boundary thereof is clearly shown for each display device, whereas in the display device according to an exemplary embodiment of the present invention, since the bezel area does not exist, In the vision, each display device has an advantage that the boundary does not appear and can be recognized as one display device.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is shown by the claims below, rather than the above detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1은 본 발명의 일 실시 예에 따른 표시장치의 평면도.1 is a plan view of a display device according to an exemplary embodiment.

도 2는 도 1의 I-I'에 따른 표시장치의 단면도.FIG. 2 is a cross-sectional view of the display device taken along line II ′ of FIG. 1.

도 3은 본 발명의 일 실시 예에 따른 표시장치를 도시한 사시도.3 is a perspective view illustrating a display device according to an exemplary embodiment of the present invention.

도 4는 도 3의 A 영역을 확대한 확대도.FIG. 4 is an enlarged view illustrating region A of FIG. 3.

도 5는 본 발명의 일 실시 예에 따른 표시장치의 다양한 형상을 도시한 사시도.5 is a perspective view illustrating various shapes of a display device according to an exemplary embodiment.

도 6a 내지 도 6d는 본 발명의 일 실시 예에 따른 표시장치의 제조방법을 공정별로 나타낸 도면.6A through 6D illustrate a method of manufacturing a display device according to an exemplary embodiment of the present disclosure.

도 7은 본 발명의 일 실시 예에 따른 표시장치를 이용한 멀티비전을 나타낸 도면.FIG. 7 illustrates a multi-vision using a display device according to an exemplary embodiment. FIG.

Claims (10)

표시영역 및 비표시영역을 포함하는 플렉서블기판;A flexible substrate including a display area and a non-display area; 상기 표시영역의 전면에 형성된 박막 트랜지스터 및 유기발광다이오드; 및A thin film transistor and an organic light emitting diode formed on an entire surface of the display area; And 상기 비표시영역에 위치하며, 상기 박막 트랜지스터와 연결된 복수의 신호라인들을 포함하며,Located in the non-display area, includes a plurality of signal lines connected to the thin film transistor, 상기 비표시영역은 상기 표시영역의 배면으로 폴딩된 표시장치.And the non-display area is folded to a rear surface of the display area. 제 1항에 있어서,The method of claim 1, 상기 비표시영역은 상기 표시영역의 적어도 일 가장자리인 표시장치.And the non-display area is at least one edge of the display area. 제 1항에 있어서,The method of claim 1, 상기 복수의 신호라인들은 각각 병렬 구조로 이루어진 표시장치.And a plurality of signal lines each having a parallel structure. 제 3항에 있어서,The method of claim 3, 상기 병렬 구조로 이루어진 복수의 신호라인들에 대해 교차하도록 상기 비표시영역이 폴딩된 표시장치.And the non-display area is folded to cross a plurality of signal lines having the parallel structure. 제 1항에 있어서,The method of claim 1, 상기 박막 트랜지스터는,The thin film transistor, 상기 플렉서블기판 상에 위치하는 반도체층;A semiconductor layer on the flexible substrate; 상기 반도체층 상에 위치하는 제 1 절연막;A first insulating film on the semiconductor layer; 상기 제 1 절연막 상에 위치하는 게이트 전극;A gate electrode on the first insulating layer; 상기 게이트 전극 상에 위치하는 제 2 절연막; 및 A second insulating film on the gate electrode; And 상기 제 2 절연막 상에 위치하며, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함하는 표시장치.And a source electrode and a drain electrode on the second insulating layer and connected to the semiconductor layer. 제 5항에 있어서,The method of claim 5, 상기 유기발광다이오드는,The organic light emitting diode, 상기 박막 트랜지스터 상에 위치하는 제 3 절연막;A third insulating film disposed on the thin film transistor; 상기 제 3 절연막 상에 위치하며, 상기 드레인 전극과 연결된 제 1 전극;A first electrode on the third insulating layer and connected to the drain electrode; 상기 제 1 전극 상에 위치하며, 상기 제 1 전극을 노출시키는 제 4 절연막;A fourth insulating layer on the first electrode and exposing the first electrode; 상기 노출된 제 1 전극 상에 위치하는 유기막층; 및An organic layer disposed on the exposed first electrode; And 상기 유기막층 상에 위치하는 제 2 전극을 포함하는 표시장치.And a second electrode on the organic layer. 제 6항에 있어서,The method of claim 6, 상기 비표시영역은,The non-display area, 상기 플렉서블기판 상에 위치하는 복수의 신호라인들; 및A plurality of signal lines positioned on the flexible substrate; And 상기 복수의 신호라인들 상에 위치하는 상기 제 3 절연막을 포함하며,The third insulating layer disposed on the plurality of signal lines, 상기 제 3 절연막은 유기물로 이루어진 표시장치.The third insulating layer is an organic material. 표시영역 및 비표시영역을 포함하는 플렉서블기판을 제공하는 단계;Providing a flexible substrate including a display area and a non-display area; 상기 표시영역의 전면에 박막 트랜지스터 및 유기발광다이오드을 형성하고 상기 비표시영역에 상기 박막 트랜지스터와 연결되도록 복수의 신호라인들을 형성하는 단계; 및Forming a thin film transistor and an organic light emitting diode on an entire surface of the display area and forming a plurality of signal lines in the non-display area to be connected to the thin film transistor; And 상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계를 포함하는 표시장치의 제조방법.And folding the non-display area on the back side of the display area. 제 8항에 있어서,The method of claim 8, 상기 복수의 신호라인들은 각각 병렬 구조로 형성하는 표시장치의 제조방법.And a plurality of signal lines each having a parallel structure. 제 9항에 있어서,The method of claim 9, 상기 표시영역의 배면으로 상기 비표시영역을 폴딩하는 단계는,Folding the non-display area on the back of the display area, 상기 병렬 구조로 형성된 복수의 신호라인들에 대해 수직 교차하도록 상기 비표시영역을 폴딩하는 표시장치의 제조방법.And folding the non-display area so as to vertically cross a plurality of signal lines formed in the parallel structure.
KR1020090124052A 2009-12-14 2009-12-14 Display Device And Manufacturing Method Of The Same KR101633116B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090124052A KR101633116B1 (en) 2009-12-14 2009-12-14 Display Device And Manufacturing Method Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124052A KR101633116B1 (en) 2009-12-14 2009-12-14 Display Device And Manufacturing Method Of The Same

Publications (2)

Publication Number Publication Date
KR20110067448A true KR20110067448A (en) 2011-06-22
KR101633116B1 KR101633116B1 (en) 2016-06-24

Family

ID=44399891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124052A KR101633116B1 (en) 2009-12-14 2009-12-14 Display Device And Manufacturing Method Of The Same

Country Status (1)

Country Link
KR (1) KR101633116B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104711A1 (en) * 2012-12-28 2014-07-03 LG Display Co.,Ltd. Flexible display device and method of manufacturing the same
KR20140118222A (en) * 2013-03-28 2014-10-08 엘지디스플레이 주식회사 Flexible display device and method of fabrication the same
KR20150006706A (en) * 2013-07-09 2015-01-19 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating thereof
KR20150079206A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Flexible display device and manufacturing method thereof
US9837034B2 (en) 2015-07-27 2017-12-05 Samsung Display Co., Ltd. Display device including control wire
KR20170136484A (en) * 2017-12-01 2017-12-11 엘지디스플레이 주식회사 Flexible display device
KR20180025513A (en) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 Organic Light Emitting Display
KR20190077299A (en) * 2012-07-12 2019-07-03 유니버셜 디스플레이 코포레이션 Means to provide electrical connections to borderless flexible display
KR20200121766A (en) * 2013-12-03 2020-10-26 엘지디스플레이 주식회사 Curved Display Device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242148A (en) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd Front plate for display device, and display device
KR20060109145A (en) * 2005-04-15 2006-10-19 주식회사 대우일렉트로닉스 A connecting structure of organic electro display panel and flexible pcb
KR20080004232A (en) * 2006-07-05 2008-01-09 삼성에스디아이 주식회사 Method of manufacturing thin film transistor substrate, and method of manufacturing organic light emitting display apparatus by use of the same
KR20080091432A (en) * 2005-11-14 2008-10-13 이리나 키르유스체브 Display module and tiled display manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005242148A (en) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd Front plate for display device, and display device
KR20060109145A (en) * 2005-04-15 2006-10-19 주식회사 대우일렉트로닉스 A connecting structure of organic electro display panel and flexible pcb
KR20080091432A (en) * 2005-11-14 2008-10-13 이리나 키르유스체브 Display module and tiled display manufacturing method
KR20080004232A (en) * 2006-07-05 2008-01-09 삼성에스디아이 주식회사 Method of manufacturing thin film transistor substrate, and method of manufacturing organic light emitting display apparatus by use of the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190077299A (en) * 2012-07-12 2019-07-03 유니버셜 디스플레이 코포레이션 Means to provide electrical connections to borderless flexible display
WO2014104711A1 (en) * 2012-12-28 2014-07-03 LG Display Co.,Ltd. Flexible display device and method of manufacturing the same
US9214640B2 (en) 2012-12-28 2015-12-15 Lg Display Co., Ltd. Flexible display device having flexible display substrate with bending area between display area and peripheral circuit area
US9530831B2 (en) 2012-12-28 2016-12-27 Lg Display Co., Ltd. Flexible display device having flexible display substrate curved around support substrate
US10732674B2 (en) 2012-12-28 2020-08-04 Lg Display Co., Ltd. Flexible display device having flexible display substrate curved around support substrate
KR20140118222A (en) * 2013-03-28 2014-10-08 엘지디스플레이 주식회사 Flexible display device and method of fabrication the same
KR20150006706A (en) * 2013-07-09 2015-01-19 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating thereof
KR20200121766A (en) * 2013-12-03 2020-10-26 엘지디스플레이 주식회사 Curved Display Device
KR20150079206A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Flexible display device and manufacturing method thereof
US10679567B2 (en) 2013-12-31 2020-06-09 Lg Display Co., Ltd. Display device
US10692442B2 (en) 2013-12-31 2020-06-23 Lg Display Co., Ltd. Flexible display device and method for fabricating the same
US11282450B2 (en) 2013-12-31 2022-03-22 Lg Display Co., Ltd. Display device
US9837034B2 (en) 2015-07-27 2017-12-05 Samsung Display Co., Ltd. Display device including control wire
KR20180025513A (en) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 Organic Light Emitting Display
KR20170136484A (en) * 2017-12-01 2017-12-11 엘지디스플레이 주식회사 Flexible display device

Also Published As

Publication number Publication date
KR101633116B1 (en) 2016-06-24

Similar Documents

Publication Publication Date Title
KR101267529B1 (en) Method of fabricating flexible organic electro luminescent device
KR101633116B1 (en) Display Device And Manufacturing Method Of The Same
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
US10566402B2 (en) Organic light-emitting diode display and method of manufacturing the same
EP3297027B1 (en) Oled pixel unit, transparent display apparatus and manufacturing method, and display device
US9039477B2 (en) Method of manufacturing an organic light emitting display
US20150270513A1 (en) Organic light emitting display device and method for manufacturing the same
US20120162053A1 (en) Organic light emitting diode display device and fabrication method thereof
US20170194416A1 (en) Array substrate, method for manufacturing the same and display device
KR101622645B1 (en) Method of Manufacturing of the Organic Light Emitting Display Device
US20210134910A1 (en) Display panel, display apparatus, and method of fabricating the display panel
KR102004843B1 (en) Organic light emitting display device and manufacturing method of the same
US20220254865A1 (en) Display substrate, manufacturing method thereof and display device
KR102033615B1 (en) Organic light emitting display device and method for manufacturing of the same
KR101476433B1 (en) Organic Light Emitting Display Device And Method For Manufacturing Of The Same
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
KR20080062308A (en) Organic electroluminescence display device and method for fabricating the same
KR102554738B1 (en) Organic light emitting diode device and favricating method thereof
KR20150042985A (en) Organic electro luminescent device and method of fabricating the same
KR101604163B1 (en) Display device and method for manufacturing of the same
US20210202658A1 (en) Display device
KR102047856B1 (en) Bottom emission type organic light emitting display device and manufacturing method of the same
KR20150002119A (en) Organic electro luminescent device and method of fabricating the same
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
KR20080102664A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4