KR20110061152A

KR20110061152A - Display device and driving method thereof

Info

Publication number: KR20110061152A
Application number: KR1020090117708A
Authority: KR
Inventors: 김상수
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-12-01
Filing date: 2009-12-01
Publication date: 2011-06-09

Abstract

PURPOSE: A display device and a driving method thereof are provided to prevent image deterioration due to the leakage of the charge voltage of a sub pixel by removing an impedance state. CONSTITUTION: In a display device and a driving method thereof, a data driving unit supplies a data signal to a display panel. A channel amplifier(61) amplifies the voltage of the data signal. At least one output bump(63) outputs the data signal. A comparison unit(65) compares the voltage of the data signal with a target voltage. A source output controller(67) controls the connection between the channel amplifier and the output pump by a time-division method according to a comparison result of the comparison unit.

Description

Display device and driving method thereof

본 발명은 표시장치 및 이의 구동방법에 관한 것이다.The present invention relates to a display device and a driving method thereof.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.With the development of information technology, the market for a display device, which is a connection medium between a user and information, is growing. Accordingly, the use of display devices such as organic light emitting display (OLED), liquid crystal display (LCD), plasma display panel (PDP), and the like is increasing.

이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰과 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.Such a display device is used for various purposes in a computer field such as a notebook (note book) or an industrial field such as a mobile phone in a home appliance field such as a television (TV) or a video.

앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀을 구동하는 구동부에 의해 구동된다. 구동부에는 타이밍구동부, 게이트구동부 및 데이터구동부 등이 포함된다.Some of the aforementioned display devices, for example, a liquid crystal display or an organic light emitting display device, are driven by a driver that drives a plurality of sub pixels arranged in a matrix. The driver includes a timing driver, a gate driver, a data driver, and the like.

한편, 데이터구동부는 감마전압 생성부로부터 생성된 n개의 전압을 1개의 버퍼로 시분할하여 표시패널에 공급한다. 데이터구동부는 버퍼의 수가 n일 때, 시분할 기준 1/n 동작할 수 있게 되므로 IC의 크기를 축소하면서 전력소모를 저감할 수 있게 된다. 그런데, 종래 데이터구동부는 증폭부에서 출력되는 감마전압의 출력이 미리 정해진 시퀀스에 따라 이루어져 목표 전압이 출력되는 시간 이후 1 수평주기(1 H) 구간에 미도달할 경우 하이 임피던스(High-Impedance) 상태가 된다. 이로 인해, 데이터구동부를 통해 출력되는 데이터신호의 경우 특정 구간에서 전위가 낮아지는 누설(leakage)이나 계조 간의 전압 단차가 발생한다. 따라서, 종래 표시장치는 데이터신호를 출력할 때 특정 구간에서의 하이 임피던스에 기인하는 픽셀 충전 전압 누설에 따른 표시품질 저하 문제가 있어 이의 개선이 요구된다.On the other hand, the data driver time-divides the n voltages generated from the gamma voltage generator into one buffer and supplies them to the display panel. When the number of buffers is n, the data driver can operate 1 / n on a time division basis, thereby reducing power consumption while reducing the size of the IC. However, the conventional data driver has a high-impedance state when the gamma voltage output from the amplifier is output according to a predetermined sequence and does not reach one horizontal period (1 H) after the target voltage is output. do. As a result, in the case of the data signal output through the data driver, a leakage or a voltage step between gray levels, in which a potential is lowered in a specific section, is generated. Therefore, the conventional display device has a problem of deterioration of display quality due to leakage of pixel charge voltage due to high impedance in a specific section when outputting a data signal.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 시분할 방식으로 데이터신호 출력시 특정 구간에서 전위가 낮아지는 누설이나 계조 간의 전압 단차가 발생하는 문제를 개선하고 특정 구간에서 하이 임피던스에 의한 서브 픽셀의 충전 전압 누설에 따른 표시품질 저하를 방지할 수 있는 표시장치 및 이의 구동방법을 제공하는 것이다. 또한, 본 발명은 시분할 방식으로 구동하는 데이터구동부의 증폭부수의 저감, 크기 축소 및 소비전력을 저감할 수 있는 표시장치 및 이의 구동방법을 제공하는 것이다.The present invention for solving the problems of the above-described background technology, the problem that the voltage difference between the gradation or the leakage of the potential is lowered in a specific section when the data signal output in a time-division manner to improve the problem and the sub-pixel due to the high impedance in a certain section The present invention provides a display device and a driving method thereof capable of preventing display quality degradation due to leakage of a charging voltage. In addition, the present invention provides a display device and a driving method thereof capable of reducing the number of amplification units, size reduction, and power consumption of a data driver driven in a time division manner.

상술한 과제 해결 수단으로 본 발명은, 표시패널; 및 표시패널에 데이터신호를 공급하며, 데이터신호의 전압값이 목표전압값에 일치할 때까지 데이터신호의 전압값을 전이시키고 데이터신호의 전압값이 목표전압값에 일치하면 전이를 생략하고 현 상태를 유지하는 데이터구동부를 포함하는 표시장치를 제공한다.The present invention as a problem solving means described above, the display panel; And supplies a data signal to the display panel, and shifts the voltage value of the data signal until the voltage value of the data signal matches the target voltage value. If the voltage value of the data signal matches the target voltage value, the transition is omitted and the current state is omitted. It provides a display device including a data driver for holding.

데이터구동부는, 데이터신호의 전압값이 목표전압값에 일치하면 다음 수평 주기구간이 시작될 때까지 현 상태를 유지할 수 있다.If the voltage value of the data signal coincides with the target voltage value, the data driver may maintain the current state until the next horizontal period is started.

데이터구동부는, 데이터신호의 전압값이 목표전압값에 도달할 때까지 제N구간의 전이를 수행할 수 있다.The data driver may perform the transition of the N-th section until the voltage value of the data signal reaches the target voltage value.

데이터구동부는, 하이 임피던스 상태가 생략된 채널증폭부를 포함할 수 있 다.The data driver may include a channel amplifier in which the high impedance state is omitted.

데이터구동부는, 데이터신호의 전압값을 증폭하며 제N개의 증폭부를 포함하는 채널증폭부와, 데이터신호를 출력하는 적어도 하나의 출력범프부와, 데이터신호의 전압값과 목표전압값을 비교하는 비교부와, 비교부의 비교 결과에 따라 데이터신호의 전압값이 목표전압값에 도달하도록 채널증폭부와 출력범프부 간의 접속 관계를 시분할 제어하는 소스출력제어부를 포함할 수 있다.The data driving unit compares a voltage amplifier of the data signal and a channel amplifier including an N-th amplification unit, at least one output bump unit for outputting a data signal, and a voltage value of the data signal and a target voltage value. And a source output control unit for time-divisionally controlling the connection relationship between the channel amplifier and the output bump unit so that the voltage value of the data signal reaches the target voltage value according to the comparison result.

비교부는, 채널증폭부로부터 출력되는 데이터신호의 전압값을 되먹임 받을 수 있다.The comparator may receive the voltage value of the data signal output from the channel amplifier.

표시패널은, 액정표시패널 또는 유기전계발광표시패널일 수 있다.The display panel may be a liquid crystal display panel or an organic light emitting display panel.

또한 다른 측면에서 본 발명은, 데이터신호의 전압값과 목표전압값이 일치하는지 여부를 비교하는 단계; 목표전압값에 대한 데이터신호의 전압값의 일치 여부에 따라 전압값 전이와 전압값 유지 중 하나를 판단하는 단계; 및 데이터신호의 전압값이 목표전압값에 일치하면 데이터신호를 출력하는 단계를 포함하는 표시장치의 구동방법을 제공한다.In another aspect, the present invention includes the steps of comparing whether the voltage value of the data signal and the target voltage value; Determining one of voltage value transition and voltage value maintenance according to whether or not the voltage value of the data signal corresponds to the target voltage value; And outputting a data signal when the voltage value of the data signal coincides with the target voltage value.

판단단계에서는, 데이터신호의 전압값이 목표전압값에 일치하면 다음 수평 주기구간이 시작될 때까지 현 상태를 유지할 수 있다.In the determining step, if the voltage value of the data signal coincides with the target voltage value, the current state can be maintained until the next horizontal period section starts.

비교단계에서는, 데이터신호의 전압값이 목표전압값에 도달할 때까지 제N구간의 전이를 수행할 수 있다.In the comparing step, the transition to the Nth section may be performed until the voltage value of the data signal reaches the target voltage value.

본 발명은, 시분할 방식으로 데이터신호 출력시 특정 구간에서 전위가 낮아지는 누설이나 계조 간의 전압 단차가 발생하는 문제를 개선하고 특정 구간에서 하이 임피던스에 의한 서브 픽셀의 충전 전압 누설에 따른 표시품질 저하를 방지할 수 있는 표시장치 및 이의 구동방법을 제공하는 효과가 있다. 또한, 본 발명은 시분할 방식으로 데이터신호 출력시 사용되는 하이 임프던스 상태를 생략하여 증폭부수의 저감, 데이터구동부의 크기 축소 및 소비전력을 저감할 수 있는 표시장치 및 이의 구동방법을 제공하는 효과가 있다.The present invention improves the problem of a voltage drop between a gray level and a potential drop in a specific section when outputting a data signal in a time division manner, and reduces display quality due to leakage of charge voltage of a subpixel due to a high impedance in a specific section. It is effective to provide a display device and a driving method thereof that can be prevented. In addition, the present invention has the effect of providing a display device and a driving method thereof capable of reducing the number of amplification, size reduction of the data driver and power consumption by omitting the high impedance state used when outputting data signals in a time division manner. have.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, the specific content for the practice of the present invention will be described.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도 이고, 도 2는 게이트구동부의 블록도 이며, 도 3은 데이터구동부의 블록도 이고, 도 4는 액정표시패널의 서브 픽셀 회로 구성 예시도 이며, 도 5는 유기전계발광표시패널의 서브 픽셀 회로 구성 예시도 이다.1 is a block diagram of a display device according to an exemplary embodiment of the present invention, FIG. 2 is a block diagram of a gate driver, FIG. 3 is a block diagram of a data driver, and FIG. 4 is an exemplary configuration of a subpixel circuit of a liquid crystal display panel. FIG. 5 is a diagram illustrating a subpixel circuit configuration of an organic light emitting display panel.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시장치는, 타이밍구동부(TCN), 게이트구동부(SDRV), 데이터구동부(DDRV) 및 표시패널(PNL)을 포함한다.As shown in FIG. 1, a display device according to an exemplary embodiment of the present invention includes a timing driver TCN, a gate driver SDRV, a data driver DVB, and a display panel PNL.

타이밍구동부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신 호(DDATA)를 공급받는다. 타이밍구동부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 게이트구동부(SDRV)의 동작 타이밍을 제어한다. 타이밍구동부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍구동부(TCN)에서 생성되는 제어신호들에는 게이트구동부(SDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함될 수 있다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 시프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다. 한편, 데이터구동부(DDRV)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.The timing driver TCN receives a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal Data Enable, DE, a clock signal CLK, and a data signal DDATA from an external source. The timing driver TCN uses the timing signals such as the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the data enable signal Data Enable, and the clock signal CLK, and the gate of the data driver DDRN and the gate. The operation timing of the driver SDRV is controlled. Since the timing driver TCN may determine the frame period by counting the data enable signal DE of one horizontal period, the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync supplied from the outside may be omitted. The control signals generated by the timing driver TCN include a gate timing control signal GDC for controlling the operation timing of the gate driver SDRV and a data timing control signal DDC for controlling the operation timing of the data driver DDR. ) May be included. The gate timing control signal GDC includes a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal (Gate Output Enable, GOE), and the like. The gate start pulse GSP is supplied to a gate drive integrated circuit (IC) where the first gate signal is generated. The gate shift clock GSC is a clock signal commonly input to the gate drive ICs and is a clock signal for shifting the gate start pulse GSP. The gate output enable signal GOE controls the output of the gate drive ICs. The data timing control signal DDC includes a source start pulse (Source, Start Pulse, SSP), a source sampling clock (SSC), a source output enable signal (Source Output Enable, SOE), and the like. The source start pulse SSP controls the data sampling start time of the data driver DDRV. The source sampling clock SSC is a clock signal that controls the sampling operation of data in the data driver DDRV based on the rising or falling edge. The source output enable signal SOE controls the output of the data driver DDRV. Meanwhile, the source start pulse SSP supplied to the data driver DVV may be omitted according to the data transmission method.

게이트구동부(SDRV)는 타이밍구동부(TCN)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 표시패널(PNL)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호를 순차적으로 생성한다. 게이트구동부(SDRV)에는 게이트라인들(SL1~SLm)을 통해 생성된 게이트신호를 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 도 2에 도시된 바와 같이, 스캔구동부(SDRV)는 게이트 드라이브 IC들로 구성된다. 게이트 드라이브 IC들은 각각 쉬프트레지스터(61), 레벨쉬프터(63), 쉬프트레지스터(61)와 레벨쉬프터(63) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(62) 및 게이트 출력 인에이블신호(GOE)를 반전시키기 위한 인버터(64) 등을 포함한다. 쉬프트레지스터(61)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(62)은 각각 쉬프트레지스터(61)의 출력신호와 게이트 출력 인에이블신호(GOE)의 반전신호를 논리곱하여 출력을 발생한다. 인버터(64)는 게이트 출력 인에이블신호(GOE)를 반전시켜 AND 게이트들(62)에 공급한다. 레벨쉬프터(63)는 AND 게이트(62)의 출력전압 스윙폭을 표시패널(PNL)에 포함된 트랜지스터들이 동작 가능한 스캔전압의 스윙폭으로 쉬프트시킨다. 레벨쉬프터(63)로부터 출력되는 스캔신호는 스캔라인들(SL1~SLm)에 순차적으로 공급된다.The gate driver SDRV is a swing width of the gate driving voltage at which the transistors of the subpixels SP included in the display panel PNL can operate in response to the gate timing control signal GDC supplied from the timing driver TCN. The gate signal is sequentially generated while shifting the signal level. The gate driver SDRV supplies the gate signals generated through the gate lines SL1 to SLm to the subpixels SP included in the display panel PNL. As shown in FIG. 2, the scan driver SDRV includes gate drive ICs. The gate drive ICs each include a shift register 61, a level shifter 63, and a plurality of AND gates (hereinafter referred to as "AND gates") 62 connected between the shift register 61 and the level shifter 63. And an inverter 64 for inverting the gate output enable signal GOE and the like. The shift register 61 sequentially shifts the gate start pulse GSP according to the gate shift clock GSC using a plurality of D-flip flops connected in a cascade manner. The AND gates 62 generate an output by ANDing the output signal of the shift register 61 and the inverted signal of the gate output enable signal GOE, respectively. The inverter 64 inverts the gate output enable signal GOE and supplies it to the AND gates 62. The level shifter 63 shifts the output voltage swing width of the AND gate 62 to the swing width of the scan voltage at which the transistors included in the display panel PNL can operate. The scan signal output from the level shifter 63 is sequentially supplied to the scan lines SL1 to SLm.

데이터구동부(DDRV)는 타이밍구동부(TCN)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍구동부(TCN)로부터 공급되는 디지털 형태의 데이터신호(DDATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 병렬 데이터 체계의 데이터로 변환할 때, 디지털 형태의 데이터신호(DDATA)를 감마 기준전압으로 변환하여 아날로그 형태의 데이터신호(ADATA)로 변환한다. 데이터구동부(DDRV)는 데이터라인들(DL1~DLn)을 통해 변환된 데이터신호(ADATA)를 표시패널(PNL)에 포함된 서브 픽셀들(SP)에 공급한다. 도 3에 도시된 바와 같이, 데이터구동부(DDRV)는 소스 드라이브 IC들로 구성된다. 소스 드라이브 IC들은 각각 쉬프트 레지스터(51), 데이터 레지스터(52), 제1래치(53), 제2래치(54), 감마부(55) 및 소스라인구동부(60) 등을 포함한다. 쉬프트레지스터(51)는 타이밍구동부(TCN)로부터 공급된 소스 샘플링 클럭(SSC)을 쉬프트시킨다. 쉬프트레지스터(51)는 이웃하는 다음 단의 소스 드라이브 IC의 쉬프트레지스터에 캐리신호(CAR)를 전달한다. 데이터레지스터(52)는 타이밍구동부(TCN)로부터 공급된 디지털 형태의 데이터신호(DDATA)를 일시 저장하고 이를 제1래치(53)에 공급한다. 제1래치(53)는 쉬프트레지스터(51)로부터 순차적으로 공급되는 클럭에 따라 직렬로 입력되는 디지털 형태의 데이터신호(DDATA)를 샘플링하여 래치한 다음 래치한 데이터들을 동시에 출력한다. 제2래치(54)는 제1래치(53)로부터 공급되는 데이터들을 래치한 다음 소스 출력 인에이블신호(SOE)에 응답하여 다른 소스 드라이브 IC들의 제2래치와 동기 하여 래치한 데이터들을 동시에 출력한다. 감마부(55)는 계조 전압에 따른 감마전압(G1~Gn)을 생성하여 소스라인구동부(60)에 출력한다. 소스라인구동 부(60)는 디지털 형태의 데이터신호(DDATA)와 감마전압(G1~Gn)을 매핑하여 아날로그 형태의 데이터신호(ADATA)로 변환하고 이를 증폭한다. 소스라인구동부(60)에 의해 증폭된 아날로그 형태의 데이터신호(ADATA)는 소스 출력 인에이블신호(SOE)에 의해 데이터라인들(DL1~DLn)에 공급된다.The data driver DDRV samples and latches the digital data signal DDATA supplied from the timing driver TCN in response to the data timing control signal DDC supplied from the timing driver TCN, thereby providing data of a parallel data system. Convert to The data driver DVV converts the digital data signal DDATA into a gamma reference voltage and converts it into an analog data signal ADATA. The data driver DDRV supplies the data signal ADATA converted through the data lines DL1 to DLn to the subpixels SP included in the display panel PNL. As shown in FIG. 3, the data driver DDRV includes source drive ICs. The source drive ICs include a shift register 51, a data register 52, a first latch 53, a second latch 54, a gamma part 55, a source line driver 60, and the like. The shift register 51 shifts the source sampling clock SSC supplied from the timing driver TCN. The shift register 51 transfers a carry signal CAR to a shift register of a source driver IC of a neighboring next stage. The data register 52 temporarily stores the digital data signal DDATA supplied from the timing driver TCN and supplies it to the first latch 53. The first latch 53 samples and latches a digital data signal DDATA that is serially input according to a clock sequentially supplied from the shift register 51, and then simultaneously outputs the latched data. The second latch 54 latches data supplied from the first latch 53 and then simultaneously outputs the latched data in synchronization with the second latch of the other source drive ICs in response to the source output enable signal SOE. . The gamma unit 55 generates gamma voltages G1 to Gn according to the gray scale voltage and outputs the generated gamma voltages G1 to Gn to the source line driver 60. The source line driver 60 converts the digital data signal DDATA and the gamma voltages G1 to Gn into analog data signals ADATA and amplifies them. The analog data signal ADATA amplified by the source line driver 60 is supplied to the data lines DL1 to DLn by the source output enable signal SOE.

표시패널(PNL)은 매트릭스형태로 배치된 서브 픽셀(SP)을 포함한다. 표시패널(PNL)은 액정표시패널 또는 유기전계발광표시패널로 구성될 수 있다. 표시패널(PNL)이 액정표시패널로 구성된 경우 서브 픽셀(SP)은 다음의 도 4와 같은 회로 구성을 가질 수 있다. 스위칭 트랜지스터(TFT)는 게이트신호가 공급되는 게이트라인(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터라인(DL1)에 일단이 연결되며 제1노드(n1)에 타단이 연결된다. 액정셀(Clc)의 일측에 위치하는 화소전극(1)은 스위칭 트랜지스터(TFT)의 타단에 연결된 제1노드(n1)에 일단이 연결되며 액정셀(Clc)의 타측에 위치하는 공통전극(2)은 공통전압배선(Vcom)에 연결된다. 스토리지커패시터(Cst)는 제1노드(n1)에 일단이 연결되며 공통전압배선(Vcom)에 타단이 연결된다. 이와 같은 서브 픽셀(SP) 구조를 갖는 액정표시패널은 게이트라인(SL1)을 통해 공급되는 게이트신호와 데이터라인(DL1)을 통해 공급되는 데이터신호에 따라 각 서브 픽셀에 포함된 액정층의 변화에 따른 광의 투과로 화상을 표시할 수 있다.The display panel PNL includes subpixels SP arranged in a matrix. The display panel PNL may be configured as a liquid crystal display panel or an organic light emitting display panel. When the display panel PNL is configured as a liquid crystal display panel, the subpixel SP may have a circuit configuration as shown in FIG. 4. The switching transistor TFT has a gate connected to the gate line SL1 to which the gate signal is supplied, one end thereof to the data line DL1 to which the data signal is supplied, and the other end thereof to the first node n1. The pixel electrode 1 positioned on one side of the liquid crystal cell Clc is connected to the first node n1 connected to the other end of the switching transistor TFT, and the common electrode 2 positioned on the other side of the liquid crystal cell Clc. ) Is connected to the common voltage wiring (Vcom). One end of the storage capacitor Cst is connected to the first node n1 and the other end thereof is connected to the common voltage wiring Vcom. The liquid crystal display panel having the sub pixel SP structure may be configured to change the liquid crystal layer included in each sub pixel according to the gate signal supplied through the gate line SL1 and the data signal supplied through the data line DL1. The image can be displayed by the transmission of the light.

이와 달리, 표시패널(PNL)이 유기전계발광표시패널로 구성된 경우 서브 픽셀은 다음의 도 5와 같은 회로 구성을 가질 수 있다. 스위칭 트랜지스터(T1)는 게이트신호가 공급되는 게이트라인(SL1)에 게이트가 연결되고 데이터신호가 공급되는 데이터라인(DL1)에 일단이 연결되며 제1노드(n1)에 타단이 연결된다. 구동 트랜지스터(T2)는 제1노드(n1)에 게이트가 연결되고 고 전위의 구동 전원(Vdd)이 공급되는 제1전원 배선(VDD)에 연결된 제2노드(n2)에 일단이 연결되며 제3노드(n3)에 타단이 연결된다. 스토리지커패시터(Cst)는 제1노드(n1)에 일단이 연결되고 제2노드(n2)에 타단이 연결된다. 유기 발광다이오드(D)는 구동 트랜지스터(T2)의 타단에 연결된 제3노드(n3)에 애노드가 연결되고 저 전위의 구동 전원(Vss)이 공급되는 제2전원 배선(VSS)에 캐소드가 연결된다. 이와 같은 서브 픽셀(SP) 구조를 갖는 유기전계발광표시패널은 게이트라인(SL1)을 통해 공급되는 게이트신호와, 데이터라인(DL1)을 통해 공급되는 데이터신호에 따라 각 서브 픽셀에 포함된 발광층이 발광을 함으로써 화상을 표시할 수 있다.In contrast, when the display panel PNL is configured of an organic light emitting display panel, the subpixels may have a circuit configuration as shown in FIG. 5. The switching transistor T1 has a gate connected to the gate line SL1 supplied with the gate signal, one end connected to the data line DL1 supplied with the data signal, and the other end connected to the first node n1. The driving transistor T2 has a gate connected to the first node n1 and one end of the driving transistor T2 connected to the second node n2 connected to the first power line VDD supplied with the driving power supply Vdd having a high potential. The other end is connected to the node n3. One end of the storage capacitor Cst is connected to the first node n1 and the other end thereof is connected to the second node n2. In the organic light emitting diode D, an anode is connected to the third node n3 connected to the other end of the driving transistor T2, and a cathode is connected to the second power line VSS to which the driving power Vss of low potential is supplied. . The organic light emitting display panel having the sub pixel SP structure includes a light emitting layer included in each sub pixel according to a gate signal supplied through the gate line SL1 and a data signal supplied through the data line DL1. By emitting light, an image can be displayed.

이하, 본 발명의 일 실시예에 따른 표시장치에 대해 더욱 자세히 설명한다.Hereinafter, a display device according to an exemplary embodiment of the present invention will be described in more detail.

도 6은 데이터구동부의 소스라인구동부의 개략적인 블록도 이고, 도 7은 소스라인구동부의 출력 파형 예시도 이다.6 is a schematic block diagram of a source line driver of a data driver, and FIG. 7 is an exemplary view of an output waveform of the source line driver.

도 6에 도시된 바와 같이, 소스라인구동부(60)는 채널증폭부(61), 출력범프부(63), 비교부(65) 및 소스출력제어부(67)를 포함한다. 소스라인구동부(60)는 채널증폭부(61)로부터 출력되는 데이터신호의 전압값(DV)이 목표전압값(TV)에 일치할 때까지 데이터신호의 전압값(DV)을 전이시키고 데이터신호의 전압값(DV)이 목표전압값(TV)에 일치하면 전이를 생략하고 현 상태를 유지한다.As shown in FIG. 6, the source line driver 60 includes a channel amplifier 61, an output bump 63, a comparator 65 and a source output controller 67. The source line driver 60 transfers the voltage value DV of the data signal until the voltage value DV of the data signal output from the channel amplifier 61 matches the target voltage value TV. If the voltage value DV matches the target voltage value TV, the transition is skipped and the current state is maintained.

채널증폭부(61)는 제N개의 증폭부(V_amp1~Vampn)를 포함하며 감마부로부터 공급된 계조 전압에 따른 감마전압(G1~Gn)을 기초로 데이터신호를 증폭한다. 채널증폭부(61)에 포함된 제N개의 증폭부(V_amp1~Vampn)에는 하이 임피던스 상태(High Impedance Status)를 유지하는 하이 임피던스 단자가 생략된 구조를 갖는다.The channel amplifier 61 includes N-th amplifiers V_amp1 to Vampn and amplifies the data signal based on the gamma voltages G1 to Gn according to the gray voltage supplied from the gamma unit. The N-th amplifiers V_amp1 to Vampn included in the channel amplifier 61 have a structure in which a high impedance terminal for maintaining a high impedance state is omitted.

출력범프부(63)는 채널증폭부(61)에 포함된 제N개의 증폭부(V_amp1~Vampn) 중 하나와 접속되어 증폭된 데이터신호의 전압값(DV)을 출력한다.The output bump unit 63 is connected to one of the N-th amplifying units V_amp1 to Vampn included in the channel amplifier 61 to output the voltage value DV of the amplified data signal.

비교부(65)는 채널증폭부(61)로부터 출력되는 데이터신호의 전압값(DV)을 되먹임 받고 데이터신호의 전압값(DV)과 목표전압값(TV)을 비교한다.The comparator 65 feedbacks the voltage value DV of the data signal output from the channel amplifier 61 and compares the voltage value DV and the target voltage value TV of the data signal.

소스출력제어부(67)는 비교부(65)의 비교 결과에 따라 데이터신호의 전압값(DV)이 목표전압값(TV)에 도달하도록 채널증폭부(61)와 출력범프부(63) 간의 접속 관계를 시분할 제어한다. 채널증폭부(61)와 출력범프부(63) 간의 접속 관계는 채널증폭부(61)로부터 출력되는 데이터신호의 전압값(DV)이 목표전압값(TV)에 도달할 때까지 비교부(65)와 소스출력제어부(67)의 연동에 의해 제어된다. 소스출력제어부(67)는 데이터신호의 전압값(DV)이 목표전압값(TV)에 도달할 때까지 제N구간의 전이를 수행할 수 있다. 이때, 소스출력제어부(67)는 채널증폭부(61)와 출력범프부(63) 사이에 위치하는 스위치(SW)를 이용하여 제1방향(L1) 또는 제2방향(L2)으로 전이 동작을 수행할 수 있으나 이에 한정되지 않는다. 한편, 이와 같이 전이 동작을 수행하다가 데이터신호의 전압값(DV)이 목표전압값(TV)에 도달하면, 소스출력제어부(67)는 전이 동작을 멈추고 현 상태의 전압값이 유지되도록 스위치(SW)의 스위칭 동작을 정지시킨다. 여기서, 소스출력제어부(67)는 데이터신호의 전압값(DV)이 목표전압값(TV)에 일치하면 다음 수평 주기구간이 시작될 때까지 현 상태를 유지할 수 있다.The source output controller 67 is connected between the channel amplifier 61 and the output bump 63 so that the voltage value DV of the data signal reaches the target voltage value TV according to the comparison result of the comparator 65. Time-sharing control of the relationship. The connection relation between the channel amplifier 61 and the output bump 63 is compared until the voltage value DV of the data signal output from the channel amplifier 61 reaches the target voltage value TV. ) And the source output control unit 67 are controlled. The source output controller 67 may perform the transition to the N-th section until the voltage value DV of the data signal reaches the target voltage value TV. In this case, the source output control unit 67 performs a transition operation in the first direction L1 or the second direction L2 by using a switch SW positioned between the channel amplifier 61 and the output bump unit 63. It may be performed but is not limited thereto. In the meantime, when the voltage value DV of the data signal reaches the target voltage value TV while performing the transition operation as described above, the source output controller 67 stops the transition operation and maintains the voltage value of the switch SW. ) Stops the switching operation. Here, if the voltage value DV of the data signal coincides with the target voltage value TV, the source output controller 67 may maintain the current state until the next horizontal period section starts.

도 6 및 도 7을 참조하면, 소스라인구동부(60)는 데이터신호의 전압값(DV)이6 and 7, the source line driver 60 has a voltage value DV of the data signal.

전이 과정을 거치며 "DV3"에서 목표전압값(TV)인 "DV2"에 도달하면 이에 대응되는 전압값이 출력되도록 1수평 주기구간(1H)의 끝까지 현 상태를 유지하게 된다. 따라서, 게이트신호(V_gate)가 턴 오프(Off)되는 구간까지 데이터신호(ADATA)의 전압값(DV)이 서브 픽셀에 인가됨에 따라 특정 구간에서 전위가 낮아지는 누설(leakage)이나 계조 간의 전압 단차가 발생하는 문제를 개선할 수 있게 된다. 또한, 소스라인구동부(60)는 하이 임피던스 단자가 생략되므로, 데이터신호(ADATA)의 전압값(DV)이 출력될 때 특정 구간에서 하이 임피던스에 의한 서브 픽셀의 충전 전압 누설에 따른 표시품질 저하 문제를 개선할 수 있게 된다.After the transition process, if the target voltage value TV reaches the DV2 in the DV3, the current state is maintained until the end of the 1 horizontal period 1H so as to output the corresponding voltage value. Therefore, as the voltage value DV of the data signal ADATA is applied to the sub-pixel until the gate signal V_gate is turned off, the voltage step between leakage or gradation in which the potential becomes low in a specific section. It will be possible to improve the problem that occurs. In addition, since the high impedance terminal is omitted in the source line driver 60, when the voltage value DV of the data signal ADATA is output, display quality deterioration due to leakage of the charge voltage of the subpixel due to high impedance in a specific section. It will be possible to improve.

이하, 본 발명의 일 실시예에 따른 표시장치의 구동방법에 대해 설명한다.Hereinafter, a driving method of a display device according to an exemplary embodiment of the present invention will be described.

도 8은 본 발명의 일 실시예에 따른 표시장치의 구동방법을 설명하기 위한 흐름도이다.8 is a flowchart illustrating a method of driving a display device according to an exemplary embodiment of the present invention.

도 8에 도시된 바와 같이, 통상 외부로부터 공급된 디지털 형태의 데이터신호는 그래픽 메모리에 저장되고(S11), 그래픽 메모리에 저장된 디지털 형태의 데이터신호는 아날로그 형태의 데이터신호로 변환되고(S13), 변환된 아날로그 형태의 데이터신호는 데이터구동부에 공급된다.(S15) 이하, 본 발명의 일 실시예에 따른 표시장치의 구동방법은 다음과 같이 비교단계(S19), 판단단계(S21, S23) 및 출력단계(25)를 거쳐 데이터신호의 전압값의 일치 여부에 따라 전압값 전이와 전압값 유 지 중 하나를 실시한다.As shown in FIG. 8, a digital data signal normally supplied from the outside is stored in the graphic memory (S11), and the digital data signal stored in the graphic memory is converted into an analog data signal (S13), The converted analog data signal is supplied to the data driver. (S15) Hereinafter, the driving method of the display device according to the exemplary embodiment of the present invention is as compared (S19), determination (S21, S23) and Through the output step 25, one of the voltage value transition and the voltage value maintenance is performed depending on whether the voltage values of the data signals coincide.

도 6 및 도 8에 도시된 바와 같이, 목표전압값(TV)과 데이터신호의 전압값(DV)을 일치시키도록 전압을 구간(1구간~N구간)별로 전이시킨다.(S17) 데이터신호의 전압값(DV)은 소스출력제어부(67)의 스위치(SW)의 동작에 의해 구간(1구간~N구간)별로 전이될 수 있다. 데이터신호의 전압값(DV)과 목표전압값(TV)이 일치하는지 여부를 비교한다.(S19) 데이터신호의 전압값(DV)은 채널증폭부(61)에 포함된 제N개의 증폭부(V_amp1~Vampn)에 의해 증폭될 수 있다. 데이터신호의 전압값(DV)과 목표전압값(TV)의 일치 여부는 데이터구동부(DDRV)에 포함된 비교부(65)에 의해 수행될 수 있다. 비교부(65)는 비교 결과를 소스출력제어부(67)에 공급할 수 있다.As shown in FIGS. 6 and 8, the voltage is shifted for each section (1 section to N section) to match the target voltage value TV and the voltage value DV of the data signal. The voltage value DV may be shifted for each section (1 section to N section) by the operation of the switch SW of the source output control unit 67. The voltage value DV of the data signal and the target voltage value TV are compared with each other (S19). The voltage value DV of the data signal is compared with the N-th amplifiers included in the channel amplifier 61. V_amp1 to Vampn). Whether the voltage value DV and the target voltage value TV of the data signal match may be performed by the comparator 65 included in the data driver DVV. The comparison unit 65 may supply the comparison result to the source output control unit 67.

목표전압값(TV)에 대한 데이터신호의 전압값(DV)의 일치 여부에 따라 출력 전압값 전이와 출력 전압값 유지 중 하나를 판단한다.(S19) 데이터신호의 전압값(DV)이 목표전압값(TV)에 미일치(No)하면 전압값을 다음 단계 또는 이전 단계로 전이되도록 제N구간의 전이가 수행된다.(S21) 이와 달리, 데이터신호의 전압값(DV)이 목표전압값(TV)에 일치(Yes)하면 현재의 전압값을 유지하게 된다.(S23) 목표전압값(TV)에 대한 데이터신호의 전압값(DV)의 일치 여부에 따른 전압값 전이와 전압값 유지는 데이터구동부(DDRV)에 포함된 소스출력제어부(67)에 의해 수행될 수 있다. 소스출력제어부(67)는 채널증폭부(61)와 출력범프부(63) 사이에 위치하는 스위치(SW)를 제어하여 전압값 전이 동작과 전압값 유지 동작을 수행할 수 있다. 여기서, 출력범프부(63)를 통해 출력되는 데이터신호가 다음 수평 주기구간이 시작될 때까지 현 상태의 전압값을 유지하게 되면 전압에 단차가 발생하는 문제가 방지된 다.According to whether or not the voltage value DV of the data signal matches the target voltage value TV, one of the output voltage value transition and the output voltage value maintenance is determined. (S19) The voltage value DV of the data signal is the target voltage. If the value TV does not match (No), transition of the Nth section is performed so that the voltage value is transferred to the next step or the previous step. (S21) In contrast, the voltage value DV of the data signal is set to the target voltage value (S). (Yes), the current voltage value is maintained. (S23) The voltage value transition and the voltage value retention depending on whether or not the voltage value DV of the data signal with respect to the target voltage value TV is consistent. It may be performed by the source output control unit 67 included in the driving unit (DDRV). The source output controller 67 may control the switch SW positioned between the channel amplifier 61 and the output bump 63 to perform a voltage value transition operation and a voltage value maintenance operation. Here, if the data signal output through the output bump unit 63 maintains the voltage value in the current state until the next horizontal period starts, the problem that the step is generated in the voltage is prevented.

데이터신호의 전압값(DV)이 목표전압값(TV)에 일치(Yes)하면 데이터구동부(DDRV)는 목표전압값(TV)에 대응되는 전압값(DV)으로 설정된 데이터신호를 출력한다.(S25) 데이터신호의 전압값(DV)이 목표전압값(TV)에 일치하면 채널증폭부(61)에 의해 증폭된 데이터신호의 전압값(DV)은 출력범프부(63)를 통해 다음 수평 주기구간이 시작될 때까지 현재의 데이터신호의 전압값(DV)으로 유지되며 출력된다. 출력범프부(63)를 통해 출력된 데이터신호는 표시패널에 포함된 서브 픽셀의 화소 전압으로 공급된다.If the voltage value DV of the data signal matches the target voltage value TV (Yes), the data driver DVV outputs the data signal set to the voltage value DV corresponding to the target voltage value TV. S25) If the voltage value DV of the data signal coincides with the target voltage value TV, the voltage value DV of the data signal amplified by the channel amplifier 61 is passed through the output bump part 63 to the next horizontal period. Until the start of the section, the voltage value DV of the current data signal is maintained and output. The data signal output through the output bump part 63 is supplied to the pixel voltage of the subpixel included in the display panel.

이상 본 발명은 시분할 방식으로 데이터신호 출력시 특정 구간에서 전위가 낮아지는 누설이나 계조 간의 전압 단차가 발생하는 문제를 개선하고 특정 구간에서 하이 임피던스에 의한 서브 픽셀의 충전 전압 누설에 따른 표시품질 저하를 방지할 수 있는 표시장치 및 이의 구동방법을 제공하는 효과가 있다. 또한, 본 발명은 시분할 방식으로 데이터신호 출력시 사용되는 하이 임피던스 상태를 생략하여 증폭부수의 저감, 데이터구동부의 크기 축소 및 소비전력을 저감할 수 있는 표시장치 및 이의 구동방법을 제공하는 효과가 있다.As described above, the present invention improves the problem of a voltage drop between a gray level and a potential drop in a specific section when outputting a data signal in a time division manner, and reduces display quality due to leakage of charge voltage of a subpixel due to high impedance in a specific section. It is effective to provide a display device and a driving method thereof that can be prevented. In addition, the present invention has the effect of providing a display device and a driving method thereof capable of reducing the number of amplification, the size of the data driver and the power consumption by omitting the high impedance state used when outputting the data signal in a time division manner. .

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에 서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is shown by the claims below, rather than the above detailed description. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도.1 is a block diagram of a display device according to an exemplary embodiment of the present invention.

도 2는 게이트구동부의 블록도.2 is a block diagram of a gate driver.

도 3은 데이터구동부의 블록도.3 is a block diagram of a data driver;

도 4는 액정표시패널의 서브 픽셀 회로 구성 예시도.4 is a diagram illustrating a subpixel circuit configuration of a liquid crystal display panel.

도 5는 유기전계발광표시패널의 서브 픽셀 회로 구성 예시도.5 is a diagram illustrating a subpixel circuit configuration of an organic light emitting display panel.

도 6은 데이터구동부의 소스라인구동부의 개략적인 블록도.6 is a schematic block diagram of a source line driver of a data driver;

도 7은 소스라인구동부의 출력 파형 예시도.7 illustrates an output waveform of a source line driver.

도 8은 본 발명의 일 실시예에 따른 표시장치의 구동방법을 설명하기 위한 흐름도.8 is a flowchart illustrating a method of driving a display device according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

TCN: 타이밍구동부 SDRV: 게이트구동부TCN: timing driver SDRV: gate driver

DDRV: 데이터구동부 PNL: 표시패널DDRV: Data driver PNL: Display panel

60: 소스라인구동부 61: 채널증폭부60: source line driver 61: channel amplifier

63: 출력범프부 65: 비교부63: output bump unit 65: comparison unit

67: 소스출력제어부67: source output control unit

Claims

Display panel; And

The data signal is supplied to the display panel, and the voltage value of the data signal is shifted until the voltage value of the data signal coincides with the target voltage value. When the voltage value of the data signal coincides with the target voltage value, transition is performed. A display device including a data driver for omitting and maintaining a current state.

The method of claim 1,

The data driver,

And when the voltage value of the data signal coincides with the target voltage value, the display device maintains the current state until the next horizontal period starts.

The method of claim 1,

The data driver,

And a transition to the N-th section until the voltage value of the data signal reaches the target voltage value.

The method of claim 1,

The data driver,

A display device including a channel amplifier with a high impedance state omitted.

The method of claim 1,

The data driver,

A channel amplifier configured to amplify the voltage value of the data signal and include an N-th amplifier;

At least one output bump unit for outputting the data signal;

A comparator for comparing the voltage value of the data signal with the target voltage value;

And a source output control unit for time-divisionally controlling the connection relationship between the channel amplifier and the output bump unit so that the voltage value of the data signal reaches the target voltage value according to the comparison result of the comparison unit.

The method of claim 5,

Wherein,

And a feedback voltage value of the data signal output from the channel amplifier.

The method of claim 1,

The display panel,

A display device comprising a liquid crystal display panel or an organic light emitting display panel.

Comparing the voltage value of the data signal with the target voltage value;

Determining one of a voltage value transition and a voltage value maintenance depending on whether the voltage value of the data signal coincides with the target voltage value; And

And outputting the data signal when the voltage value of the data signal matches the target voltage value.

The method of claim 8,

In the determination step,

And when the voltage value of the data signal coincides with the target voltage value, the current state is maintained until the next horizontal period starts.

The method of claim 8,

In the comparison step,