KR20110041570A - 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치 및 시스템 - Google Patents

온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치 및 시스템 Download PDF

Info

Publication number
KR20110041570A
KR20110041570A KR1020117005552A KR20117005552A KR20110041570A KR 20110041570 A KR20110041570 A KR 20110041570A KR 1020117005552 A KR1020117005552 A KR 1020117005552A KR 20117005552 A KR20117005552 A KR 20117005552A KR 20110041570 A KR20110041570 A KR 20110041570A
Authority
KR
South Korea
Prior art keywords
zones
power
temperature
present
memory
Prior art date
Application number
KR1020117005552A
Other languages
English (en)
Other versions
KR101306452B1 (ko
Inventor
라팰루스 주니어 로다테
제임스 2세 허르너딩
이쉬맬 산토스
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20110041570A publication Critical patent/KR20110041570A/ko
Application granted granted Critical
Publication of KR101306452B1 publication Critical patent/KR101306452B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법 및 시스템에 대한 것이다. 시스템은 하나 이상의 다이를 포함하는 시스템 내 하나 이상의 구역 및 하나 이상의 구역 간의 온도 관계를 기술하는 온도 관계 계수를 포함할 수 있다. 일 실시예에서, 방법은 하나 이상의 구역에 대한 활성화를 측정하는 단계, 시스템 및 부분에 대한 활성화 구성을 판정하기 위해 온도 관계를 사용하는 단계를 포함할 수 있다. 일 실시예에서, 활성화 구성이 하나 이상의 구역에 적용될 수 있다. 다른 실시예도 기술되어 있다.

Description

온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치 및 시스템{METHOD, APPARATUS AND SYSTEM FOR THERMAL MANAGEMENT USING POWER DENSITY FEEDBACK}
본 발명의 실시예 일부는 일반적으로 컴퓨터 시스템에 관한 것이고, 보다 구체적으로 실시예 일부는 온도 관리(thermal management) 시스템에 관한 것이다.
컴퓨터 시스템 내의 마이크로프로세스 및 기타 구성 요소의 크기가 작아지고 처리 속도가 빨라짐에 따라, 장치의 과열 및 오류를 방지하기 위한 온도 관리가 중요해지고 있다.
일부 시스템에서, 과열된 프로세서 등과 같은 장치가 탐지되면, 프로세서의 동작 속도 등을 감소시키는 것과 같은 방법으로 시스템 또는 장치의 활성 레벨이 조정될 수 있다. 하지만, 온도 관리에 대한 이러한 접근법은 장치 그 자체에 대한 온도만을 고려한 것이고, 시스템 내의 전력 밀도 또는, 열적인 결합(thermal coupling)에 대하여는 고려하지 못한 것이다.
본 발명의 일 실시예는 첨부되는 예시적인 도면을 참조한다. 비록 본 발명이 실시예와 관계되어 기술되지만, 본 발명은 이러한 실시예에 한정되지 않는 것으로 이해되어야 한다. 오히려, 본 발명은 특허 청구 범위에 의해 정의되는 발명의 사상 및 범위 내에 포함될 수 있는 변형, 수정, 균등 사항에 미친다. 더욱이, 후술하는 본 발명의 상세한 설명에, 본 발명의 완전한 이해를 위해 다양한 상세 사항들이 제공된다. 하지만, 본 발명은 이러한 상세 사항들 없이 실행될 수 있다. 다른 예에서, 공지된 방법, 절차, 구성 요소 및 회로는 본 발명의 태양을 불필요하게 흐릴 우려가 있기 때문에 자세히 기술하지 않았다.
본 발명의 "일 실시예" 또는 "일부 실시예"에 대해 명세서를 참조한다는 것은 실시예와 연관되어 기술된 특별한 특징, 구성 및 특성이 본 발명의 적어도 일부 실시예에 포함된다는 것을 의미한다. 그러므로, 본 명세서에 걸쳐 다양하게 사용되는 "일 실시예에서" 또는 "일 실시예에 따르면"이라는 구절은 반드시 서로 동일한 실시예를 가리키는 것은 아니다.
일 실시예에 따르면, 방법은 컴퓨팅 시스템 내에서 실행될 수 있다. 도 6에 관하여 기술되는 시스템은 도 1 내지 5과 함께 기술되는 동작을 수행하는데 사용될 수 있으며, 이는 본 명세서를 바탕으로 당업자가 쉽게 이해할 수 있을 것이다.
본 발명의 일 실시예에 따른 온도 계산은 열적으로 인접한 구역들이 고려되기 때문에 보다 정확한 온도 예측을 제공할 수 있다.
본 발명의 다양한 실시예의 장점은, 첨부된 도면을 참조하여 후술하는 명세서 및 청구 범위를 이해함으로써 명백해질 것이다.
도 1 및 2는 시스템의 일 실시예에 따라 온도 관리를 위해 전력 밀도 피드백을 사용하는 프로세스의 흐름도.
도 3은 본 발명의 일 실시예에 따른 밀도 인자 변화(density factor change) 및 온도 관계 계수의 계산에 관한 일 예시를 설명한 도면.
도 4는 본 발명의 일 실시예에 따른 온도 관계 테이블의 예시를 나타내는 도면.
도 5는 본 발명의 일 실시예에 따른 전력 분배 레지스터(power distribution register)의 예시를 나타내는 도면.
도 6은 본 발명의 일 실시예에 따라 컴퓨터 시스템을 도식화한 도면.
도 1 및 2는 본 시스템의 실시예 일부에 따른 온도 관리를 위해 전력 밀도 피드백을 사용하는 프로세스의 흐름도이다. 일 실시예에서, 도 1의 방법 및 프로세스는 단계(100)에서 시작하여, 하나 이상의 다이(die)를 포함할 수 있는 시스템의 하나 이상의 구역에서 활성(activity)을 측정할 수 있는 단계(102)로 진행될 수 있다. 일 실시예에서, 하나 이상의 구역은 시스템 전체의 부분으로서, 마이크로 프로세서, 메모리 제어기 허브, 입/출력 제어기 허브, 메모리, 코어, 칩셋, 그래픽 메모리 제어기 허브 또는 기타 구성 요소를 포함할 수 있다. 더욱이, 일 실시예에서, 본 발명의 일례에서 활용되는 하나 이상의 다이가 있을 수 있다.
도 2에 나타난 바와 같이, 일 실시예에서 활성의 측정은 다이(die) 상의 하나 이상의 구역에서 전력 밀도의 변화를 측정하는 단계(202) 및/또는 시스템의 하나 이상의 구역에서 온도 변화를 측정하는 단계(204)를 포함할 수 있다. 일 실시예에서, 시스템은 하나 이상의 다이를 포함할 수 있다. 더 나아가, 일 실시예에서, 활성을 측정하는 단계는 하나 이상의 구역에서 전류 변화 또는 전압 변화를 측정하는 단계를 포함할 수 있다.
프로세스는 하나 이상의 구역에 대한 온도 관계 계수(thermal relationship coefficient; TRC)를 생성할 수 있는 단계(104)로 진행할 수 있으며, 여기서 TRC는 적어도 측정된 활성화에 기초할 수 있다. TRC의 예시는 도 3과 본 명세서에 기술되어 있다. 일 실시예에서, TRC는 하나 이상의 전력 상태, 전압 차이, 전력 차이 및/또는 전류 차이에 기초할 수 있다. 일 실시예에서, 하나 이상의 전력 상태는 적어도 하나 이상의 활성 상태 또는 슬립(sleep) 상태를 포함할 수 있다.
프로세스는 하나 이상의 TRC에 기초하여 온도 관계 테이블(thermal relationship table; TRT)을 생성할 수 있는 단계(106)로 진행할 수 있다. TRT의 예시는 도 4와 본 명세서에 기술되어 있다. 일 실시예에서, TRT는 하나 이상의 구역 사이의 하나 이상의 관계를 제공할 수 있으며, 하나 이상의 관계는 하나 이상의 구역에서 온도 분포(thermal distrubution)를 예측하는데 사용될 수 있다. 더욱이, 하나 이상의 관계는 하나 이상의 구역에서 주어진 온도 변화를 달성하는데 필요한 전력 변화의 양 또는 레벨의 계산을 허용토록 하는 정보를 포함할 수 있다.
프로세스는 하나 이상의 구역에 대한 하나 이상의 상태 지시자(status indicator)를 추적할 수 있는 전력 분배 레지스터(power distribution register; PDR)를 생성할 수 있는 단계(108)로 진행할 수 있다. PDR의 예시는 도 5와 본 명세서에 기술되어 있다. 일 실시예에서, 하나 이상의 상태 지시자는 하나 이상의 구역에 대해 활성화 또는 비활성화 되었는지, 또는 다른 전력 상태 혹은 활성화 레벨에 있는지에 관한 정보를 포함할 수 있다.
프로세스는 PDR로부터 활성화 구성(activity configuration)을 판정할 수 있는 단계(110)로 진행할 수 있으며, 여기서 활성화 구성은 하나 이상의 구역에서 활성화에 적합한 작업 부하 조건(workload condition)을 적어도 포함할 수 있다. 일 실시예에서, 활성화 구성은 하나 이상의 TRC에 의해 측정되고 TRT에 저장되는 구성에 맞출 수 있다. 일 실시예에서, 작업 부하 조건은 하나 이상의 다이를 포함할 수 있는 시스템의 하나 이상의 구역에서 구성 요소의 전력 또는 활성화 레벨의 변화를 포함할 수 있다.
프로세스는 활성화 구성을 기초로 TRT를 적용할 수 있는 단계(112)로 진행할 수 있다. 일 실시예에서, 단계(112)의 프로세스는 하나 이상의 구역에서 열 발산(heat dissipation)을 증가시키는 단계 또는 하나 이상의 구역에서 활성화를 감소시키는 단계를 포함할 수 있다.
일 실시예에서, 프로세스는 TRT 또는 PDR을 메모리 위치에 저장시킬 수 있는 단계(114)로 진행될 수 있다. 일 실시예에서, 메모리 위치는 시스템 메모리, 캐시 메모리, 디스크 드라이브 또는 메인 메모리일 수 있다.
도 3은 본 발명의 일 실시예에 따른 밀도 인자 변화 및 TRC 계산의 예시(300)를 나타낸다. 일 실시예에서의 예들은 전력 밀도의 변화가 구성 요소의 온도 양상에 대해 어떠한 영향을 주는지 설명할 수 있다. 일 실시예에서, 302 및 306의 회로는 본 발명의 실시예 일부에 따라, 전력을 소비할 수 있는 두 활성 구역을 포함하는 시스템 또는 다이(304), 그리고 전력을 소비할 수 있는 하나의 활성 구역을 포함하는 시스템 또는 다이(308)를 나타낸다. 실시예 일부에서는, 비활성 구역이 여전히 전력을 소비하는 경우에도, 활성 구역이 비활성 구역에 비해 더 많은 전력을 소비할 수 있다.
일 실시예에서, 시스템 또는 다이(304 및 308)에서 사용되는 전체 전력은 동일할 수 있다. 302 및 306에서의 계산은, 전력 분산에서의 변화가 구성 요소의 접합-열 파이프 저항(junction-heat pipe resistance)에 미치는 영향과, 접합 환경 저항(junction-ambient resistance)에 미치는 전체적인 영향을 설명할 수 있다. 이러한 변화에는 각각의 행동 계획(scenario) 또는 활성화 구성에 특유한 TRC을 결정하는 것이 요구될 수 있다. 그러한 것으로서, 실시예 일부에서의 예들(302 및 306)에서 Theta(j-amb)[θj- amb]로 나타낸 바와 같이 TRC가 각 구성에 대해 계산될 수 있다. 각 예시에서의 TRC의 상이한 결과는 적어도 전력 밀도의 차이에 기인한다.
본 명세서에 기술된 바와 같이, TRC로 수식화하는 온도 관계를 수립하는 능력은 하나 이상의 구성요소 또는 열 발생 구역이 열로 인해 상호 영향을 줄 만큼 근접하게 존재하는 경우 유용할 수 있다. 실시예 일부에서, 구역 간 온도 관계를 인지하는 것은 온도에 관련된 문제를 해결하거나 보조하는데 시스템이 보다 적합한 작업 부하 조건을 적용하도록 하고, 어떤 지역이 다른 지역의 온도에 영향을 미치는지를 판정하도록 할 수 있다.
TRT 내의 각 TRC에 대해, 본 명세서에 기술된 시스템(600)과 같은 시스템은 도 1 및 2와 관련하여 실시예 일부에서 기술한 바와 같이, 무엇보다도 어떠한 구역이 온도 관리되어야 하는지 결정하기 위해, TRT 내에 정보를 사용하는 온도 관리 수단을 가지고 있을 수 있다. 일 실시예에서, 온도 관리 방법(thermal management policy)은 ACPI 상세 사항(ACPI Specification; 개정 3.0, 2004년 9월 2일 공개됨)에 따르는 진보된 구성 및 전력 인터페이스(Advanced Configuration and Power Interface; ACPI)의 구현을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따르는 온도 관계 테이블의 예(400)를 나타낸다. 예들(402, 404 및 406)은 TRT 구조를 기술하거나, 본 발명의 일 실시예에 따라 적어도 구성요소의 온도를 예측하는데 TRT 내의 TRC를 어떻게 사용할 수 있는지 기술할 수 있다. 테이블 내 계수의 단위는 ℃/W이나, 본 발명의 당업자는 본 명세서에서 기술된 사항을 바탕으로 이 단위에 제한되는 것이 아니라는 것을 이해할 것이다. 예(402)는 다이의 두 구역인 CPU 및 GMCH의 포맷을 나타내며, 후술하는 방법과 같이 판독될 수 있다.
CPU-CPU = CPU 전력에서 매 Watt 변화에 대한 CPU의 온도 변화
GMCH-CPU = GMCH 전력에서 매 Watt 변화에 대한 CPU의 온도 변화
GMCH-GMCH = GMCH 전력에서 매 Watt 변화에 대한 GMCH의 온도 변화
CPU-GMCH = CPU 전력에서 매 Watt 변화에 대한 GMCH의 온도 변화
예(402)는, 실시예 일부에서 CPU 및 GMCH 또는 기타 구역 사이의 관계를 기술하는데 사용될 수 있는 두가지 서로 다른 테이블이 잠재적으로 있을 수 있는 것을 나타낼 수 있다. 실시예 일부에서는 다이 상에서 전력이 어떻게 분배되는지에 따라, CPU-CPU TRT 계수가 변화될 수 있다. 계수에서의 이러한 변화는 본 발명의 실시예의 프로세스에 의해 수행되는 온도 예측에 영향을 미칠 수 있다. 402, 404 및 406에 각각 대응하는 408, 410 및 412에 나타난 예시에 관하여, 예들은 CPU 상의 20W 전력 및 GMCH 상의 10W 전력을 보고하는 시스템을 갖는다. 410 및 412로 나타나는 바와 같이, 해당되는 TRC 및 결과로서 생기는 온도 계산은, 열적으로 인접한 구역들이 고려되기 때문에 보다 정확한 온도 예측을 제공할 수 있다.
도 5는 본 발명의 일 실시예에 따른 전력 분배 레지스터(500)의 예시를 도시하고 있다. 예시(504)에는, 특정 다이, 시스템 또는 구성 요소에 어떻게 전력이 분배 되는지를 평가(assess)하는데 사용될 수 있는 여러 접근법 중 하나에 대하여 기술한다. 일 실시예에서, PDR은 본 발명의 일 실시예에 따라, 다이 상의 구역의 상태 또는 그들이 활성화 되었는지 여부에 대해 나타내도록 할당된 비트들을 포함할 수 있다. 예시(504)는 네개의 구역을 갖는 시스템 또는 다이를 나타낸다. 네개의 구역을 갖는 일 실시예에서, PDR은 레지스터 내에 네 개의 비트로 구현될 수 있다. 일 실시예에서, 각 비트는 특정 구역에 할당될 수 있고, "0"은 구역이 비활성이고/이거나 하나 이상의 활용 레이트(utilization rate)를 갖지 않음을 나타낼 수 있다. 일 실시예에서, 값"1"은 하나 이상의 활용 레이트를 갖는 활성 구역을 나타낼 수 있다. 본 발명의 일 실시예에서는 PDR이 본 명세서에서 기술된 시스템(600)과 같은 시스템에 의해 폴링(poll)될 수 있다. 그러한 것으로서, 일 실시예에서, PDR로부터의 값 및/또는 전체 구성 요소의 전력 판독(overall component power reading)은 적절한 작업 부하 조건을 제공하는 적절할 TRT를 적용하기 위해 충분한 정보를 제공할 수 있다.
도 6은 본 발명의 일 실시예에 따른 컴퓨터 시스템의 도시화된 도면이다. 컴퓨터 시스템(600)은 프레임(또는 컴퓨팅 장치; 602) 및 (예컨대, 컴퓨팅 장치(602)에 전기적 전원을 제공하기 위한) 전력 아답터(power adapter)(604)를 포함할 수 있다. 컴퓨팅 장치(602)는 랩톱(또는 노트북) 컴퓨터, PDA(개인 단말 장치), 데스크톱 컴퓨팅 장치(예컨대, 워크스테이션 또는 데스크톱 컴퓨터), 랙 탑재(Rack-mounted) 컴퓨팅 장치 등의 임의의 적절한 컴퓨팅 장치일 수 있다.
전기적 전원(electrical power)은 (예컨대 컴퓨팅 장치 전력 공급기(606)를 통해) 하나 이상의 배터리 팩, 교류(AC) 전원 코드(예컨대, 전력 아답터(604) 등의 아답터 및/또는 변압기를 통해), 자동 전력 공급기, 비행기의 전력 공급기(airplane power supplies) 등 중 적어도 하나로부터 컴퓨팅 장치(602)의 다양한 구성 요소에 제공될 수 있다. 일 실시예에서, 전력 아답터(604)는 전력 공급원 출력(예컨대 110V에서 240V의 교류 출력 전압)을 7V에서 12.6V의 범위를 갖는 직류 전압으로 변환할 수 있다. 이에 따라, 전력 아답터(604)는 AC/DC 아답터일 수 있다.
컴퓨팅 장치(602)는 버스(610)에 연결되는 하나 이상의 중앙 처리 장치(CPU; 608)를 포함할 수 있다. 일 실시예에서, CPU(608)는 캘리포니아주 산타클라라의 인텔사로부터 제공되는 펜티엄® II 프로세서 계열, 펜티엄® III 프로세서, 펜티엄® IV 프로세서를 포함하는 펜티엄® 계열의 프로세서에 속하는 하나 이상의 프로세서일 수 있다. 대안적으로 예컨대 인텔사의 이타니움®, XEONTM, 셀레론® 프로세서 등의 다른 CPU가 사용될 수 있다. 또한, 다른 제조사로부터의 하나 이상의 프로세서가 사용될 수 있다. 더욱이, 프로세서는 싱글 또는 멀티 코어 설계로 되어있을 수 있다.
칩셋(612)은 버스(610)에 연결될 수 있다. 칩셋(612)은 메모리 제어 허브(MCH; 614)를 포함할 수 있다. MCH(614)는 메인 시스템 메모리(618)에 연결되는 메모리 제어기(616)를 포함할 수 있다. 메인 시스템 메모리(618)는 CPU(608)에 의해, 또는 시스템(600) 내에 포함된 임의의 다른 장치에 의해 실행되는 일련의 명령어 및 데이터를 저장한다. 일 실시예에서, 메인 시스템 메모리(618)는 RAM(random access memory)을 포함한다. 하지만, 메인 시스템 메모리(618)는 DRAM(dynamic RAM), SDRAM(synchronous DRAM) 등의 다른 메모리 타입을 사용하여 구현될 수 있다. 멀티 CPU 및/또는 멀티 시스템 메모리 등과 같은 추가적인 장치 또한, 버스(610)에 연결될 수 있다.
또한, MCH(614)는 그래픽 가속기(622)에 연결되는 그래픽 인터페이스(620)를 포함할 수 있다. 일 실시예에서, 그래픽 인터페이스(620)는 가속 그래픽 단자(AGP)를 통해 그래픽 가속기(622)에 연결된다. 일 실시예에서, (평판 패널 디스플레이 등과 같은) 디스플레이(640)는, 예컨대 비디오 메모리 또는, 시스템 메모리 등과 같은 저장 장치에 저장된 이미지의 디지털 표현을 디스플레이에 의해 해석되고 디스플레이되는 디스플레이 신호로 변환(translate)하는 신호 변환기를 통해 그래픽 인터페이스(620)에 연결될 수 있다. 디스플레이 장치에 의해 생성된 디스플레이(640) 신호는 디스플레이에 의해 해석되고 디스플레이 상에 디스플레이되기 전에 다양한 제어 장치를 통해 전송될 수 있다.
허브 인터페이스(624)는 MCH(614)를 입/출력 제어 허브(ICH; 626)로 연결한다. ICH(626)는 컴퓨터 시스템(600)과 연결된 입/출력(I/O) 장치로의 인터페이스를 제공한다. ICH(626)는 PCI 버스(pericheral component interconnect bus)에 연결될 수 있다. 따라서, ICH(626)는 PCI 버스(630)로의 인터페이스를 제공하는 PCI 브릿지(628)를 포함한다. PCI 브릿지(628)는 CPU(608) 및 주변 장치 사이의 데이터 패스를 제공한다. 추가적으로, 예컨대 캘리포니아 주 산타클라라에 위치한 인텔 사가 제공하는 PCI 익스프레스TM 구조 등과 같은 I/O 상호연결 토폴로지의 다른 형식이 활용될 수 있다.
PCI 버스(630)는 오디오 장치(632)와 하나 이상의 디스크 드라이브(634)에 연결될 수 있다. 기타 장치가 PCI 버스(630)에 연결될 수 있다. 나아가, CPU(608) 및 MCH(614)가 단일 칩을 형성하기 위해 결합될 수 있다. 더욱이, 다른 실시예에서, 그래픽 가속기(622)가 MCH(614) 내에 포함될 수 있다. 다른 실시예에서, MCH(614) 및 ICH(626)는 그래픽 인터페이스(620)와 함께 단일 구성 요소로 통합될 수 있다.
추가적인 다양한 실시예에서, ICH(626)에 연결되는 기타 주변 장치는 IDE(integrated drive electronics) 또는 SCSI(small computer system interface) 하드 드라이브, USB (universal serial bus) 단자, 키보드, 마우스, 병렬 단자, 직렬 단자, 플로피 디스크 드라이브, 디지털 출력 지원(예컨대, 디지털 비디오 인터페이스(DVI)) 등을 포함할 수 있다. 그러므로, 컴퓨팅 장치(602)는 휘발성 및/또는 비휘발성 메모리를 포함할 수 있다.
시스템(600)과 도 1 내지 5를 통해 기술된 실시예로부터 명백히 나타난 바와 같이, 본 발명의 일부 실시예는 시스템(600)에서 구현될 수 있다. 시스템(600)은 다이 상에 하나 이상의 구역을 포함할 수 있으며, 하나 이상의 구역 각각은 다이의 다른 구역과 온도 관계를 가질 수 있다. 당업자가 알 수 있는 바와 같이, 하나 이상의 구역은 프레임(602) 내, 칩셋(612), MCH(614), ICH(626), 그래픽 가속기(622) 또는, 시스템(600)의 다른 구성 요소와 함께 동일한 다이 또는 칩에 구현될 수 있는 기타 구성 요소 상에 있을 수 있다. 또한, 시스템(600)은, 도 3을 통해 본 명세서의 다른 부분에서 기술한 온도 관계 계수(TRC)를 포함할 수 있는데, TRC는 다이의 하나 이상의 구역 사이의 온도 관계를 기술할 수 있다. 일 실시예에서, 당업자가 본 명세서를 참조로 자명하게 알 수 있는 바와 같이, 하나 이상의 TRC는 메인 메모리(618) 또는 시스템(600)의 다른 구성 요소 내의 여타의 메모리 또는 저장 장치 내에 구현될 수 있다.
일 실시예에서, 온도 관계 테이블(TRT)은 TRC로부터 생성될 수 있다. 일 실시예에 기술된 바와 같이, 적어도 TRT는 하나 이상의 구역 각각에 대한 TRC 각각 비교를 포함할 수 있다. 일 실시예에서, 전력 분배 레지스터(PDR)는 또한 구역이 활성화인지 비활성화인지 또는, 다른 상태인지에 대한 정보를 포함하는 하나 이상의 상태 지시자를 추적하기 위해 생성될 수 있다. 또한 일 실시예에서, PDR은 하나 이상의 구역에서 활성화를 추적함으로써 시스템에 대한 온도를 제어할 수 있다.
시스템(600)은 도 3 내지 5에 도시된 바와 같은 TRC, TRT 및/또는 PDR을 활용하여, 하나 이상의 구역 중 어느 것이 온도 관리를 요구하는지 판정할 수 있다. 일 실시예에서, 온도 관리는 구역, 다이 또는 시스템의 전력 상태를 변경하는데 관계될 수 있다. 일 실시예에서, 온도 관리는 다이 또는 시스템의 하나 이상의 구역에 냉각 작용을 향상시키는 것을 포함할 수 있다. 그러한 것으로서, 당업자라면 본 명세서를 적어도 일부는 참조하여 알 수 있는 바와 같이, 본 발명의 실시예는 다이 상의 하나 이상의 구역에 구현될 수 있으며, 하나 이상의 구역은 마이크로프로세서(608) 또는 다중 프로세서 환경, 하나 이상의 코어, MCH(614) 또는 그것의 하위-구성요소(616 또는 612), ICH(626) 또는 그것의 하위 구성요소(628), 메인 메모리(618), 칩셋(612), 그래픽 메모리 제어기 허브(GMCH; 620 또는 622) 또는 다른 구성요소를 포함할 수 있다.
일 실시예에서 당업자가 본 명세서의 적어도 일부를 참조하여 알 수 있는 바와 같이, 프레임 또는 컴퓨팅 장치(602)는 하나 이상의 다이를 포함할 수 있다. 본 발명의 실시예는 하나 이상의 다이를 구비한 시스템 내에서 구현될 수 있으며, 이에 따라 하나 이상의 구역은 하나 이상의 다이일 수 있고, "다이 상에" 라는 표현은 "하나 이상의 다이 상에"라는 의미를 포함한다.
본 발명의 실시예는 당업자가 본 발명을 실시하기에 충분한 정도로 상세히 기술되었다. 본 발명의 사상을 벗어나지 않고 다른 실시예가 활용될 수 있으며, 구조적, 논리적, 지적인 변경이 행해질 수 있다. 또한, 본 발명의 다양한 실시예가 서로 다름에도 불구하고 반드시 서로 배타적인 관계에 있는 것은 아니다. 예컨대, 일 실시예의 특정 특징, 구조 또는 특성은 다른 실시예 내에 포함될 수 있다. 당업자는 전술한 명세서로부터 본 발명의 실시예 기술이 다양한 형태로 구현될 수 있음을 이해할 수 있을 것이다.
그러므로, 본 발명의 실시예가 특정 예시와 함께 기술되어 있더라도, 본 발명의 실시예의 진정한 범위는 제한되어 해석되어서는 아니되며, 당업자는 본 명세서를 기초로 다양한 변형례가 있음을 쉽게 알 수 있을 것이다.

Claims (1)

  1. 하나 이상의 다이를 포함하고,
    각각의 다이는 복수의 구역을 가지며, 동일 다이 상에서 상기 복수의 구역 각각은 하나 이상의 구역과 온도 관계(thermal relationship)를 가지는 온도 관리를 위한 시스템.
KR1020117005552A 2006-06-23 2007-06-13 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치 및 시스템 KR101306452B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/474,023 2006-06-23
US11/474,023 US20080011467A1 (en) 2006-06-23 2006-06-23 Method, apparatus and system for thermal management using power density feedback
PCT/US2007/071103 WO2007149752A1 (en) 2006-06-23 2007-06-13 Method, apparatus and system for thermal management using power density feedback

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031180A Division KR20090029732A (ko) 2006-06-23 2007-06-13 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치및 시스템

Publications (2)

Publication Number Publication Date
KR20110041570A true KR20110041570A (ko) 2011-04-21
KR101306452B1 KR101306452B1 (ko) 2013-09-09

Family

ID=38833759

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087031180A KR20090029732A (ko) 2006-06-23 2007-06-13 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치및 시스템
KR1020117005552A KR101306452B1 (ko) 2006-06-23 2007-06-13 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087031180A KR20090029732A (ko) 2006-06-23 2007-06-13 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치및 시스템

Country Status (7)

Country Link
US (1) US20080011467A1 (ko)
JP (1) JP4825301B2 (ko)
KR (2) KR20090029732A (ko)
CN (1) CN101479685A (ko)
DE (1) DE112007001433B4 (ko)
TW (1) TWI340315B (ko)
WO (1) WO2007149752A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105143A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Priority based intelligent platform passive thermal management
US9152473B2 (en) 2012-12-29 2015-10-06 Intel Corporation Table driven multiple passive trip platform passive thermal management

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8375349B2 (en) * 2009-09-02 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for constant power density scaling
KR101942027B1 (ko) * 2012-03-28 2019-04-11 삼성전자 주식회사 디바이스의 온도 예측 방법
US20140245028A1 (en) * 2013-02-22 2014-08-28 Qualcomm Incorporated System and method for temperature driven selection of voltage modes in a portable computing device
US20160153922A1 (en) * 2014-11-27 2016-06-02 Mediatek Inc. System and method for adaptive thermal analysis
US10606338B2 (en) 2017-12-29 2020-03-31 Intel Corporation Energy-aware power sharing control
CN113568457B (zh) * 2021-06-09 2022-05-03 安徽翔弘仪器科技有限公司 一种基于传感技术的动态温度智能保护系统

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424767A (en) * 1993-03-02 1995-06-13 Tektronix, Inc. Apparatus and method for heating ink to a uniform temperature in a multiple-orifice phase-change ink-jet print head
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5502838A (en) * 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US7167993B1 (en) * 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US5752011A (en) * 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
US5675297A (en) * 1996-04-29 1997-10-07 Delco Electronics Corporation Integrated pulse-width modulation circuit with thermal shutdown circuit
US6006168A (en) * 1997-12-12 1999-12-21 Digital Equipment Corporation Thermal model for central processing unit
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6535798B1 (en) * 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
US6789037B2 (en) * 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US7174194B2 (en) * 2000-10-24 2007-02-06 Texas Instruments Incorporated Temperature field controlled scheduling for processing systems
US20020087903A1 (en) * 2000-12-29 2002-07-04 James Hermerding Mechanism for managing power generated in a computer system
US6829713B2 (en) * 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US6889332B2 (en) * 2001-12-11 2005-05-03 Advanced Micro Devices, Inc. Variable maximum die temperature based on performance state
US6823240B2 (en) * 2001-12-12 2004-11-23 Intel Corporation Operating system coordinated thermal management
US6702457B1 (en) * 2001-12-20 2004-03-09 National Semiconductor Corporation Method and apparatus for a thermal wake-up circuit
US7082542B2 (en) * 2001-12-21 2006-07-25 Intel Corporation Power management using processor throttling emulation
US6847911B2 (en) * 2002-08-02 2005-01-25 Infineon Technologies Ag Method and apparatus for temperature throttling the access frequency of an integrated circuit
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
JP2004085384A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 温度センサ回路、半導体集積回路及びその調整方法
US7275012B2 (en) * 2002-12-30 2007-09-25 Intel Corporation Automated method and apparatus for processor thermal validation
JP3892828B2 (ja) * 2003-06-13 2007-03-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、設定温度補正方法、プログラム、及び記録媒体
JP4392590B2 (ja) * 2003-10-31 2010-01-06 ソニー株式会社 温度制御装置及びその方法、携帯端末装置並びに温度制御プログラム
JP3781758B2 (ja) * 2004-06-04 2006-05-31 株式会社ソニー・コンピュータエンタテインメント プロセッサ、プロセッサシステム、温度推定装置、情報処理装置および温度推定方法
US7467059B2 (en) * 2004-06-28 2008-12-16 Intel Corporation Extended thermal management
JP4262647B2 (ja) * 2004-07-30 2009-05-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理装置、制御方法、プログラム、及び記録媒体
US7596464B2 (en) * 2004-09-29 2009-09-29 Intel Corporation Determining the thermal influence of components within a system and usage of a matrix for power and thermal management
US7878016B2 (en) * 2004-12-30 2011-02-01 Intel Corporation Device and method for on-die temperature measurement
US7180380B2 (en) * 2005-04-20 2007-02-20 Advanced Micro Devices, Inc. Zoned thermal monitoring
US7535020B2 (en) * 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
US7698089B2 (en) * 2005-11-29 2010-04-13 International Business Machines Corporation Generation of software thermal profiles executed on a set of processors using processor activity
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105143A1 (en) * 2012-12-28 2014-07-03 Intel Corporation Priority based intelligent platform passive thermal management
GB2523607B (en) * 2012-12-28 2020-12-02 Intel Corp Priority based intelligent platform passive thermal management
US9152473B2 (en) 2012-12-29 2015-10-06 Intel Corporation Table driven multiple passive trip platform passive thermal management

Also Published As

Publication number Publication date
KR101306452B1 (ko) 2013-09-09
JP2009535722A (ja) 2009-10-01
WO2007149752A1 (en) 2007-12-27
CN101479685A (zh) 2009-07-08
DE112007001433T5 (de) 2009-04-30
TW200819959A (en) 2008-05-01
TWI340315B (en) 2011-04-11
US20080011467A1 (en) 2008-01-17
JP4825301B2 (ja) 2011-11-30
DE112007001433B4 (de) 2016-07-21
KR20090029732A (ko) 2009-03-23

Similar Documents

Publication Publication Date Title
KR101306452B1 (ko) 온도 관리를 위해 전력 밀도 피드백을 사용하는 방법, 장치 및 시스템
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
US10394293B2 (en) Method for preventing over-heating of a device within a data processing system
US8880922B2 (en) Computer and power management system for computer
US8150561B2 (en) Heat dissipation system for computers
US7263457B2 (en) System and method for operating components of an integrated circuit at independent frequencies and/or voltages
KR101468368B1 (ko) 연산 시스템에서 전류 및 전력의 관리
US10108240B2 (en) Power excursion warning system
EP2766788B1 (en) System and method for determining thermal management policy from leakage current measurement
US9778726B2 (en) Deterministic current based frequency optimization of processor chip
US9335803B2 (en) Calculating a dynamically changeable maximum operating voltage value for a processor based on a different polynomial equation using a set of coefficient values and a number of current active cores
US8949635B2 (en) Integrated circuit performance improvement across a range of operating conditions and physical constraints
US20110302626A1 (en) Latency based platform coordination
EP0858634A4 (en) APPARATUS AND METHOD FOR REDUCING ENERGY CONSUMPTION BY VOLTAGE AND FREQUENCY SCALING
WO2008148719A1 (en) System for unified management of power, performance, and thermals in computer systems
KR20150113569A (ko) 전자 장치의 저전력 시스템을 위한 전력 제어 방법 및 장치
JP2016513322A (ja) アイドル状態の間の電源ユニットによる電力消費の制御
US20090271649A1 (en) Voltage regulator phase shedding
US20210181823A1 (en) Proactive control of electronic device cooling

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 6