KR20110035987A - 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법 - Google Patents

스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법 Download PDF

Info

Publication number
KR20110035987A
KR20110035987A KR1020100095370A KR20100095370A KR20110035987A KR 20110035987 A KR20110035987 A KR 20110035987A KR 1020100095370 A KR1020100095370 A KR 1020100095370A KR 20100095370 A KR20100095370 A KR 20100095370A KR 20110035987 A KR20110035987 A KR 20110035987A
Authority
KR
South Korea
Prior art keywords
base wafer
wafer
slurry
polishing
psi
Prior art date
Application number
KR1020100095370A
Other languages
English (en)
Other versions
KR101232813B1 (ko
Inventor
김형식
이정희
다니엘 헤르난데즈 2세 카스틸로
제임스 매튜 헨리
Original Assignee
듀퐁 에어 프로덕츠 나노머티어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/888,872 external-priority patent/US20110237079A1/en
Application filed by 듀퐁 에어 프로덕츠 나노머티어리얼즈 엘엘씨 filed Critical 듀퐁 에어 프로덕츠 나노머티어리얼즈 엘엘씨
Publication of KR20110035987A publication Critical patent/KR20110035987A/ko
Application granted granted Critical
Publication of KR101232813B1 publication Critical patent/KR101232813B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Abstract

전자 장치와 같은 스택 장치(stacked device)의 제작을 위한 관통-베이스 웨이퍼 비아를 형성시키기 위한 효과적인 방법이 기술되어 있다. 베이스 웨이퍼는 실리콘 웨이퍼일 수 있으며, 이러한 경우에 본 방법은 TSV(through-silicon via) 기술에 관한 것이다. 본 방법은 적절한 조건하에서 실리콘의 높은 제거율을 제공한다.

Description

스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법 {METHOD FOR EXPOSING THROUGH-BASE WAFER VIAS FOR FABRICATION OF STACKED DEVICES}
관련 출원의 상호참조
본 출원은 2009년 9월 30일에 출원된 미국가특허출원번호 제61/247,104호 및 제61/247,149호를 우선권으로 주장한다.
발명의 분야
본 발명은 관통-베이스 웨이퍼 기술(through-base wafer technology)의 분야로서, 상세하게 웨이퍼가 스택 장치, 예를 들어 스택 집적회로 칩에 조립되기 전에 웨이퍼에 끼워 넣어지는 사전형성된 비아를 노출시키기 위해 베이스 웨이퍼의 후면을 박막화시키는 것에 관한 것이다. 관통-베이스 웨이퍼 기술의 특정 예는 베이스 웨이퍼(들)가 실리콘 웨이퍼인 경우로서, 이러한 경우에 상기 기술은 관통-실리콘 비아(through-silicon via; TSV) 기술이라 칭하여 진다.
본 발명은 사용가능한 노출된 금속 비아, 뿐만 아니라 베이스 웨이퍼 재료(예를 들어, 실리콘)의 제거를 위한 높은 제거율을 제공하기 위해 화학 기계적 평탄화(chemical mechanical planarization; CMP)를 이용하는 관통-베이스 웨이퍼 기술을 수행하기 위한 개선된 방법에 관한 것이다. 본 방법은 비교적 긴 길이의 노출된 금속 비아(들), 뿐만 아니라 적절한 조건 하에서의 실리콘의 높은 제거율을 제공한다.
집적회로 (IC)와 같은, 집적회로 칩으로서 공지된 실리콘 계열 반도체 장치는 통상적으로 유전층, 금속 라인 회로, 메모리를 형성하는 트랜지스터 스위치 및 연산 특징부(computational feature), 뿐만 아니라 캐패시터 및 완전한 운영 전기적 프로세싱 또는 메모리 장치를 구성하는 추가적인 집적회로 전기 장치를 포함한다. 알루미늄 또는 알루미늄 합금 또는 구리로부터 통상적으로 형성되는 다중수준 회로 트레이스(multilevel circuit trace)는 유전층 기판 상에 패턴화된다. CMP에 의해 연마될 수 있는 여러 형태의 층들, 예를 들어, 실리콘 니트라이드; 탄소-도핑된 옥사이드를 포함하는, 실리콘 옥사이드 및 낮은-k 필름과 같은 층간 유전체(ILD); 활성 장치를 연결하기 위해 사용되는 금속층, 예를 들어 텅스텐, 구리, 알루미늄, 등; 배리어층 물질, 예를 들어 티탄, 티탄 니트라이드, 탄탈, 탄탈 니트라이드, 귀금속 등이 존재한다.
반도체 웨이퍼 제작은 통상적으로 실리콘 웨이퍼의 표면 상에 수 백개의 개별적인 작업을 포함하며, 이는 가능한한 긴 시간에 걸쳐 수행된다. 반도체 기판의 평탄화를 위한 화학 기계적 평탄화 (chemical mechanical polishing, CMP)는 당업자에게 널리 공지되어 있고 수많은 특허 및 공개된 문헌에 기술되어 있다. 통상적인 CMP 공정에서, 기판(예를 들어, 웨이퍼)은 플래튼에 결합된 회전하는 연마 패드와 접촉하게 배치된다. CMP 슬러리, 통상적으로 연마제 및 화학적으로 반응성인 혼합물은 기판의 CMP 가공 동안에 패드에, 패드를 통해, 또는 패드에 인접하게 공급된다. CMP 공정 동안에, 패드(플래튼에 고정됨) 및 기판은 회전되며, 그 동안 웨이퍼 캐리어 시스템 또는 연마 해드는 기판에 대해 압력(하향력)을 가한다. 슬러리는, 하향력 및 기판에 대한 패드의 회전 운동의 효과로 인하여 평탄화될 기판 필름과 화학적으로 및 기계적으로 상호작용함으로써 평탄화 (연마) 공정을 달성한다. 연마는, 기판 상의 요망되는 필름이 통상의 물체로 제거되어 기판이 효과적으로 평탄화될 때까지, 이러한 방식으로 계속 이루어진다. 통상적으로, 금속 CMP 슬러리는 산화 수성 매질 중에 현탁되는, 실리카 또는 알루미늄과 같은 연마제 물질을 함유한다.
3D 집적화는 여러 기술들을 이용하여 잠재적으로 제조되는 집적회로 칩의 직접적인 스택킹(stacking) 및 인터커넥트를 통해 시스템 형성 인자(system form factor)를 단일 시스템으로 감소시키는데 유망하다. 이러한 인터커넥트(interconnect)는 금속 (예를 들어, 구리) 네일(nail) 형태의 작고 깊은 관통-웨이퍼 비아로 구성된다. 비아는 일반적으로 다른 일반적으로 수평 수준의 회로를 전기적으로 연결하고 본 발명의 경우에, 다른 집적회로 칩 상에 전기 회로를 전기적으로 연결시키는 일반적으로 수직(웨이퍼의 후면에 대해)의 전기 커넥터(connector)이다. 3D 스택을 달성하기 위한 실행 기술(enabling technology) 중 하나는 반도체 회로(집적회로)가 배치된 베이스 웨이퍼의 박막화이다. 유리하게, 박막화 기술은 웨이퍼의 후면이 박막화된 후에 웨이퍼의 후면으로부터 연장하는 비교적 길고 강한 비아를 초래한다.
이러한 광범위한 제조 공정 동안에 쉽게 발생할 수 있는 웨이퍼 파괴 및 손상을 최소화하기 위하여, 베이스 웨이퍼는 통상적으로 300 마이크론 내지 800 마이크론 두께를 갖는다. 웨이퍼의 전면 상에 집적회로를 형성시키기 위해 당해 분야에 공지된 증착/패턴화/제거 연마 공정의 마지막 부근 또는 마지막에, 웨이퍼를 통해 연장하는 사전형성된 비아를 갖는 웨이퍼의 베이스는 박막화되며, 이에 의해 비아를 노출시킨다. 베이스 웨이퍼는, 베이스 웨이퍼 재료(실리콘 웨이퍼 가공의 경우에 실리콘)를 웨이퍼의 후면으로부터 제거함으로써 박막화된다. 이는 집적회로(들)을 포함하는 웨이퍼 전면을 캐리어 웨이퍼에 접착시킨 후에, 연삭하고, 이후에 웨이퍼의 후면을 CMP하여 약 10 내지 50 마이크론의 두께를 달성함을 포함할 수 있지만, 웨이퍼는 캐리어에 임시적으로 접착된다. 이러한 박막화는 적어도 부분적으로(예를 들어, 완전하게) 베이스 웨이퍼를 통해 연장하는 전도성 비아를 노출시키거나 추가로 노출시킨다. 노출된 비아의 전기적으로 연결될 수 있는 전도성 부분은, 비아가 웨이퍼에서 비-균일성을 보충해야 하고 또한 잠재적으로 접착층을 보충해야 하기 때문에, 전통적인 비아 기술과 비교하여 매우 길어야 한다.
연삭 단계는 CMP 공정이, 특히 실리콘의 경우에 과거로부터 속도에 있어 매우 제한적이기 때문에 필수적으로 고려되었다. 그러나, 웨이퍼 박리 및 파괴, 뿐만 아니라 연삭 휠(grinding wheel)의 파괴는 실리콘 웨이퍼의 후면의 연삭과 함께 적절하지 않은 흔한 문제이다. 이는, 웨이퍼가 다수의 정교한 제작 및 품질 조절 단계들의 최종 산물로서, 이에 따라 이러한 웨이퍼의 불량이 상당한 경제적인 손실을 나타내기 때문에 특히 문제시된다. 또한, 연삭 휠의 파괴는 상당한 라인 다운 시간(line down time)을 초래할 뿐만 아니라 추가적인 경제적 손실을 초래한다.
베이스 웨이퍼 재료 (예를 들어, 실리콘 웨이퍼의 경우에 실리콘)를 충분히 높은 속도로 연마하여 연삭 단계가 제거되거나 줄어들게 할 수 있는 CMP 공정이 요구된다. 심지어 후면 재료가 연삭 단계에서 연삭되는 공정에서, 높은 제거율 CMP의 사용은 제조업자가 웨이퍼의 후면으로부터 연삭되어야 하는 보다 적은 재료를 특정하게 할 수 있다. 상술된 CMP의 사용과는 대조적으로, 본 발명은 하기에서 보다 충분히 기술되는 바와 같이, 별도의 필름 또는 금속화 보다, 실리콘 웨이퍼의 후면으로부터 실리콘과 같은 벌크 재료를 제거하는데 CMP를 사용한다.
본 발명의 분야에서 종래 기술은 US 2009/0156006 및 US2010/0081279를 포함한다.
본 발명은 연마된 웨이퍼의 후면으로부터 연장하는 비교적 긴 비아를 제공하는 관통-베이스 웨이퍼 기술(예를 들어, 실리콘 웨이퍼 또는 칩에 적용되는 경우에 관통 실리콘 비아(TSV) 기술)을 달성하기 위한 개선된 방법에 관한 것으로서, 상기 비아가 높은 제거율과 함께 CMP 가공 후에 실리콘 테일링(silicon tailing)을 감소시키고 이의 수준을 낮추는 방법에 관한 것이다.
본 발명의 일 구체예는 적어도 2개의 스택 집적회로 칩을 포함하고 이들 중 적어도 하나가 베이스 웨이퍼로부터 유래한 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서,
a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면이 그 위에 배치된 집적회로를 포함하며 베이스 웨이퍼가 전도성 금속을 포함하고 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 적어도 부분적으로 연장하는 적어도 하나의 전도성 비아를 포함하는 단계;
b) 베이스 웨이퍼의 후면을 연마 패드 및 CMP 슬러리와 접촉시키는 단계; 및
c) 적어도 하나의 전도성 비아가 노출되거나 추가로 노출될 때까지, 베이스 웨이퍼의 후면을 연마하는 단계로서, 연마 동안 적어도 4 psi의 다운-포스가 가해지는 단계를 포함하는 방법이다. 이러한 구체예에서, 유기 아미노 화합물이 요구되지 않는다.
두개 이상의 스택 집적회로 칩 또는 스택 장치를 포함하는 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 상술된 방법에서 사용되는 슬러리는 베이스 웨이퍼 재료, 예를 들어 실리콘 또는 실리카의 높은 제거율을 제공한다.
일 구체예에서, 슬러리는
1) 액체 담체;
2) C2-C6 유기 디아민, 예를 들어 0.2 중량% 내지 6 중량%, 바람직하게 1 중량% 내지 4 중량%, 예를 들어 2 중량% 내지 4 중량%, 또는 2 중량% 내지 4 중량%, 예를 들어 0.33 중량% 내지 3.61 중량%의 C2-C6 유기 디아민;
3) 연마제, 예를 들어 고순도 실리카, 예를 들어 2 중량% 내지 10 중량% 실리카, 보다 통상적으로 3 중량% 내지 6 중량% 실리카;
4) 적어도 하나의 금속 킬레이트제를 포함한다.
일 구체예에서, 제 1 CMP 슬러리를 이용하는 방법은 베이스 웨이퍼의 후면을 6 psi의 다운-포스에서 분당 적어도 10,000 옹스트롱의 속도로 연마할 것이다. 일 구체예에서, 제 1 CMP 슬러리를 이용하는 방법은 제 1 베이스 웨이퍼를 6 psi의 다운-포스에서 분당 12,000 옹스트롱의 속도로 연마할 것이다. 일 구체예에서, 제 1 CMP 슬러리를 이용하는 방법은 제 1 베이스 웨이퍼를 6 psi의 다운-포스에서 분당 적어도 16,000 옹스트롱의 속도로 연마할 것이다. 통상적으로 많은 양의 베이스 층 재료가 제거되어야 하기 때문에, 높은 베이스 웨이퍼 제거율은 본 발명의 유용성에 필수적이다.
일 구체예에서, 본 발명은 적어도 2개의 집적회로 칩을 포함하고 이들 중 적어도 하나가 베이스 웨이퍼로부터 유래하는 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서,
a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면이 그 위에 배치된 집적회로를 포함하며 베이스 웨이퍼가 전도성 금속을 포함하고 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 적어도 부분적으로 연장하는 적어도 하나의 전도성 비아를 포함하는 단계;
b) 베이스 웨이퍼의 후면을 연마 패드 및 CMP 슬러리와 접촉시키는 단계; 및
c) 적어도 하나의 전도성 비아가 노출되거나 추가로 노출될 때까지, 베이스 웨이퍼의 후면을 연마하는 단계로서, 연마 동안 적어도 4 psi의 다운-포스가 가해지는 단계를 포함한다.
일 구체예에서, 본 발명은 적어도 2개의 집적회로 칩을 포함하고 이들 중 적어도 하나가 베이스 웨이퍼로부터 유래하는 어셈블리를 조립하기 위한 방법으로서,
a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면이 그 위에 배치된 집적회로를 포함하며 베이스 웨이퍼가 전도성 금속을 포함하고 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 적어도 부분적으로 연장하는 적어도 하나의 전도성 비아를 포함하는 단계;
b) 직접회로를 가지는 베이스 웨이퍼의 전면을 캐리어에 부착시키는 단계;
c) 베이스 웨이퍼의 후면을 연마 패드 및 제 1 CMP 슬러리와 접촉시키는 단계로서, 상기 제 1 CMP 슬러리가 1) 액체 담체, 2) C2-C6 유기 디아민, 3) 연마제, 및 4) 적어도 하나의 금속 킬레이트제를 포함하는 단계; 및
d) 적어도 하나의 전도성 비아가 노출되거나 추가로 노출될 때까지, 베이스 웨이퍼의 후면을 연마하는 단계로서, 제 1 베이스 웨이퍼가 제 1 CMP 슬러리를 이용하여 6 psi 또는 그 미만의 다운-포스에서 분당 적어도 10,000 옹스트롱의 속도로 연마되는 단계를 포함한다.
도 1은 1.5 psi 다운포스, 120 rpm 플래튼 속도, 112 rpm 해드 속도에서 형성된 비아를 도시한 것으로서, 비아는 베이스 위로 5.7 내지 6.3 마이크론 연장하며, 실리카 테일링은 베이스 위로 4 내지 4.3 마이크론 연장한다(비교 실시예).
도 2는 6 psi 다운포스, 35 rpm 플래튼 속도, 27 rpm 해드 속도에서 형성된 비아를 도시한 것으로서, 비아는 베이스 위로 6.3 마이크론 연장하며, 실리카 테일링은 베이스 위로 3.3 내지 3.5 마이크론 연장한다(본 발명).
도 3은 6 psi 다운포스, 120 rpm 플래튼 속도, 112 rpm 해드 속도에서 형성된 비아를 도시한 것으로서, 비아는 베이스 위로 6 마이크론 연장하며, 실리카 테일링은 비아의 상단까지 연장하며, 비아 불량(via failure)이 관찰되었다(비교 실시예).
도 4는 DP574 슬러리, Suba 600 패드 (경질), 6.4 psi (450 그램/cm3) 다운포스, 플래튼 속도 및 해드 속도 각각 ~80 rpm, 150 ml/분 슬러리 유속을 이용하여 형성된 비아를 도시한 것이다(본 발명).
도 5는 SRS3 슬러리 (~3.6% 에틸렌 디아민), 폴리텍스 패드(politex pad) (~61 쇼어 A), 6.4 psi (450 그램/cm3) 다운포스, 해드/플래튼 속도 각각 ~20 rpm, 200ml/분 슬러리 유속을 이용하여 형성된 비아를 도시한 것이다(본 발명).
본 발명에서 이용되는 CMP법은 CMP 툴(tool)을 이용한 관통-베이스 웨이퍼 가공 동안 베이스 웨이퍼(예를 들어, 실리콘 웨이퍼)의 후면의 화학 기계적 평탄화를 포함한다.
통상적인 CMP 방법을 이용하는 것에 대한 문제점은 웨이퍼의 후면의 연마 동안 형성된 비아가 예를 들어 웨이퍼의 후면 위로 4 내지 8 마이크론 연장할 수 있다는 것이다. 연마 패드는 금속 비아에 대해 강력한 기계적 작용을 가하며, 그 동안 비아 자체는 패드가 슬러리 중의 연마제를 통해서 비아 부근의 실리카 상에 임의의 효과적인 연마 작용에 영향을 미치게 하는 것을 방지한다. 그 결과는 비아 쪽으로 연장하고 전기 전도성을 차단하고 비아의 바람직하지 않은 기계적 성질을 형성시키는 상당한 두께의 실리카이다. 바람직하게, 본 발명의 방법에 의해 형성된 비아는 적어도 1.5 마이크론, 바람직하게 적어도 2 마이크론의, 테일링의 상단을 넘어서 연장하는 금속, 통상적으로 테일링의 상단을 넘어서 연장하는 구리 금속을 갖는다. 물론, 일부 비아들은 다른 것들 보다 길다. 본 발명의 일부 구체예에서, 테일(tail)은 웨이퍼의 후면으로부터 측정하여, 비아의 75% 미만으로 연장한다. 10 마이크론의 돌출부를 갖는 비아가 존재하고 5 마이크론이 이용가능한 커버(cover)인 경우에, 실리콘 테일은 5 마이크론 높이이다.
테일링은 웨이퍼의 연마된 후면으로부터 연장하고 노출된 금속 비아에 인접한 잔류 실리콘이다. 연장하는 금속 비아는, CMP 동안 비아에 인접한 실리카 재료가 비아에 인접하지 않은 실리콘과 동일한 속도로 제거되는 것으로부터 보호된다. 연장하는 금속 비아는 연마 패드가 연마 패드가 실리카와 접촉하는 것을 방지하고, CMP 슬러리가 실리카 테일을 능동적으로 접촉하고 연마하는 것을 방지한다. 금속 비아를 노출시키기 위한 CMP 가공 동안 비교적 낮은 수준의 실리콘 테일링을 달성하는 것은 실리콘과 금속 둘 모두를 함유하는 기판이 존재하는 경우에, 비교적 보다 긴 노출된 금속 비아(예를 들어, 구리 비아)를 제공한다. CMP 가공 후에 이러한 노출된 금속 구역이 짧아지기 보다 길어진다는 것은 대부분의 관통 베이스 웨이퍼 비아(예를 들어, TSV) 공정 및 스택 장치를 생산하기 위한 후속 공정에서 유리하다.
그러나, 제작시에 실리카 테일의 절대 높이만이 문제가 되는 것은 아니다. 본원에 기술된 슬러리를 사용하여, 제조업자는 모퉁이(corner)에서 실리콘 곡선의 모양을 변경시킬 수 있다. 바람직하게, 실리카 테일은 비아의 중간 지점에서 종결되지만, 비록 보다 높은 경우에도, 완만한 기울기를 갖는 것 보다 비아의 측면 쪽으로 매우 급격한 기울기를 갖는 것이 보다 양호하다. 일부 비아는 예를 들어 60 마이크론 두께로 매우 두꺼우며, 이에 따라 비아 높이에 대한 테일 두께의 비율은 보다 덜 중요하다. 20 마이크론 또는 그 미만의 두께를 갖는 비아의 경우에, 비아 높이에 대한 테일 두께의 비율이 더욱 중요하다. 바람직하게, 테일은 웨이퍼의 후면에 대해 평행한 평면 상에서 연장하는, 비아의 바깥 원주의 두께를 가지며, 즉 이러한 두께는 웨이퍼의 베이스에서 비아의 상단까지의 절반 높이에서 측정할 때 비아 자체의 직경의 1/3 미만이다.
개선된 방법은 1) 본원에 기술된 강한 화학적 활성 슬러리, 2) 본원에 기술된 비교적 높은 다운포스, 바람직하게 4 psi 내지 10 psi, 예를 들어, 5 psi 내지 8 psi, 가장 바람직하게 약 6 psi 내지 약 7 psi, 3) 플래튼 속도 및 해드 속도 각각이 독립적으로 18 rpm 내지 60 rpm, 더욱 바람직하게 약 20 rpm 내지 40 rpm, 또는 대안적으로 30 rpm 내지 60 rpm, 예를 들어 약 27 rpm 내지약 35 rpm인 본원에 기술된 낮은 플래튼 및 해드 회전 속도, 및 4) 비교적 연질인, 바람직하게 45 쇼어 A 내지 약 85 쇼어 A, 바람직하게 45 쇼어 A 내지 약 70 쇼어 A, 예를 들어 55 쇼어 A 내지 66 쇼어 A의 경도 값을 갖는 연마 패드 사용의 조건하에서 웨이퍼의 후면 CMP 가공을 수행함을 수반한다. 또한, 8 부피% 내지 20 부피%, 예를 들어 10 부피% 내지 16 부피%의 연마 패드 압축률을 갖는 것이 유익하다.
베이스 웨이퍼 제거율, 예를 들어 실리카 제거율은 6 psi의 다운-포스에서 분당 10,000 옹스트롱 보다 크며, 통상적으로 6 psi의 다운-포스에서 분당 적어도 12,000 옹스트롱의 속도이며, 바람직한 구체예에서, 제 1 베이스 웨이퍼를 6 psi의 다운-포스에서 분당 적어도 16,000 옹스트롱의 속도로 연마할 것이다. 높은 베이스 웨이퍼 제거율은, 많은 양의 베이스 층 재료가 통상적으로 제거되기 때문에, 본 발명의 유용성에서 필수적이다. 일반적으로, 구리와 대조적으로, 슬러리 대 베이스 웨이퍼 재료의 선택성은 20:1 보다 크며, 예를 들어 50:1 보다 크다.
적합한 액체 담체는 물, 및 물과 물에 용해되거나 분산가능한 유기 화합물(들)의 혼합물을 포함하지만, 이에 제한되지 않는다. 하기에서 설명되는 바와 같이, 다양한 유기 용매는 액체 담체로서 단독으로 또는 물과 함께 사용될 수 있다.
C2-C6 유기 디아민은 탄소, 질소 및 수소 원자를 함유하고 2개 내지 6개의 탄소 원자를 가지는 임의의 유기 디아민일 수 있다. 일 구체예에서, 유기 디아민은 인접한 탄소 원자 상에 두개의 아미노기를 갖는 유기 디아민, 예를 들어 에틸렌 디아민 또는 1,2-디아미노프로판이다. 바람직한 구체예에서, 디아민은 에틸렌 디아민을 포함하거나, 이로 필수적으로 구성되거나, 이로 구성된다.
적어도 하나의 금속 킬레이트제는 본 발명의 방법에 따라 CMP 가공 동안 이용되는 CMP 슬러리 조성물 중에 존재한다. 슬러리 조성물에 첨가될 수 있는 적합한 킬레이트제는 에틸렌디아민테트라아세트산 (EDTA), N-히드록시에틸에틸렌디아민트리아세트산, 니트릴로트리아세트산, 디에틸렌트리아민펜트아세트산, 에탄올디글리시네이트, 글리신, 트리신, 시트르산, 2,3-부탄디온 디옥심 (디메틸글리옥심), 구아니딘 카르보네이트, 및 이들의 혼합물을 포함하지만, 이에 제한되지 않는다.
유리하게, 슬러리는 적어도 하나의 비-폴리머 질소 함유 화합물 (아민, 히드록시드, 등)을 추가로 포함할 것이다. 슬러리 조성물에 첨가될 수 있는 적합한 비-폴리머 질소 함유 화합물은 예를 들어 암모늄 히드록시드, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디에틸렌글리콜아민, N-히드록실에틸피페라진, 및 이들의 혼합물을 포함한다. 이러한 비-폴리머 질소 함유 화합물은 슬러리 조성물에 약 0 중량% 내지 약 4 중량%의 농도로 존재할 수 있고, 존재하는 경우, 대개 슬러리 전체 중량의 약 0.01 중량% 내지 약 3 중량%의 수준으로 존재한다. 바람직한 비-폴리머 질소 함유 화합물은 알칸올아민, 바람직하게 모노에탄올아민이다. 바람직한 양은 0.5% 내지 2.5%이다.
상술된 CMP 공정은 연삭(grinding) 단계로 먼저 진행될 수 있다. 연삭 단계 후에, 본 발명의 방법에 따라 진행되는 경우에, 베이스 웨이퍼/캐리어의 후면이 통상적으로 연마 패드 상에서 아래쪽을 향하도록 배치되며, 이는 CMP 연마기의 회전가능한 플래튼에 고정되게 부착된다. 이러한 방식으로, 연마되고 평탄화될 베이스 웨이퍼의 후면은 연마 패드와 접촉되게 배치된다. 웨이퍼 캐리어 시스템 또는 연마 해드는, 플래튼 및 기판이 회전하는 동안에, 베이스 웨이퍼/캐리어를 적소에 유지시키고 CMP 가공 동안에 베이스 웨이퍼/캐리어의 후면에 대해 하향 압력(downward pressure)을 가하기 위하여 사용된다. 연마 조성물(제 1 CMP 슬러리)은 베이스 웨이퍼(예를 들어, 실리콘 웨이퍼)의 후면으로부터 재료의 제거를 달성하기 위해 CMP 가공 동안 패드 상에, 패드를 통과하게 또는 패드와 웨이퍼 사이로 (대개 연속적으로) 적용된다. 본 발명에 따르면, 제 1 CMP 슬러리를 이용하는 방법은 제 1 베이스 웨이퍼를 7 psi 또는 그 미만의 다운-포스에서 분당 적어도 5,000 옹스트롱의 속도로 연마할 것이다. CMP 슬러리는 바람직하게 베이스 웨이퍼 재료(예를 들어, 실리콘 웨이퍼의 경우에 실리콘)를 금속 비아 보다 높은 속도로 연마하거나 평탄화하는데 선택적이다. 일반적으로, 슬러리 대 구리와 대조되는 실리카의 선택성은 20:1 보다 크다.
슬러리의 pH는 유리하게 9 보다 크고, 통상적으로 10 보다 크다. 다른 구체예에서, pH는 10.01 내지 10.49이다. 일 구체예에서, pH는 10.5 내지 11.5이다. 다른 구체예에서, pH는 11.6 내지 13이다. 다른 구체예에서, pH는 11.6 내지 13이다. 바람직한 pH는 11 내지 12이며, 가장 바람직하게 11.4 내지 12이다.
연마용 조성물의 안정성을 개선시키거나, 사용의 안전성을 개선시키거나 다양한 규제의 요건을 충족시키기 위해 pH-조절제를 사용한다. 본 발명의 연마용 조성물의 pH를 낮추기 위해 사용된 pH-조절제로서, 염산, 질산, 황산, 클로로아세트산, 타르타르산, 숙신산, 시트르산, 말산, 말론산, 다양한 지방산, 다양한 폴리카르복실산이 사용될 수 있다. 한편으로는, pH를 상승시킬 목적으로 사용된 pH-조절제로서, 수산화 칼륨, 수산화 나트륨, 암모니아, 수산화 테트라메틸암모늄, 수산화 암모늄, 피페라진, 폴리에틸렌이민 등이 사용될 수 있다.
플래튼(platen) 및 해드 속도뿐 아니라 다운포스(downforce)가 중요한 인자이다. 도면은 연마에 사용된 상이한 세 압력 및 플래튼/해드 속도 방식의 결과를 도시한다. 도 1은 1.5 psi 다운포스, 120 rpm 플래튼 속도, 112 rpm 해드 속도에서 형성된 비아(via)의 프로필을 도시하고, 비아는 베이스 위로 5.7 내지 6.3 마이크론 연장되며, 실리카 테일링(tailing)은 베이스 위로 4 내지 4.3 마이크론 연장된다 (단일 마이크론씩 증가하는 Y-축; 40 마이크론씩 증가하는 X-축). 도 2는 6 psi 다운포스, 35 rpm 플래튼 속도, 27 rpm 해드 속도에서 형성된 비아의 프로필을 도시하고, 비아는 베이스 위로 6.3 마이크론 연장되며, 실리카 테일링은 베이스 위로 3.3 내지 3.5 마이크론 연장된다 (단일 마이크론씩 증가하는 Y-축; 40 마이크론씩 증가하는 X-축). 도 3은 6 psi 다운포스, 120 rpm 플래튼 속도, 112 rpm 해드 속도에서 형성된 비아의 프로필을 도시하고, 비아는 베이스 위로 6 마이크론 연장되며, 실리카 테일링은 비아의 상부까지 연장되어 비아 불량이 관찰되었다 (2 마이크론씩 증가하는 Y-축; 60 마이크론씩 증가하는 X-축).
Si 테일 연장 및 비아 돌출 기하학에 대한 연마용 패드의 현저한 효과가 또한 존재한다. 도 4의 웨이퍼는 DP574 슬러리를 이용하여 수바(Suba) 600 패드 (경질), 6.4 psi (450 그램/cm3) 다운포스, 각각 독립적으로 ~80 rpm인 플래튼 및 해드 속도, 및 150 ml/분의 슬러리 유속으로 연마되었다 (8.5 마이크론씩 증가하는 Y-축; 25.6 마이크론씩 증가하는 X-축; 24 마이크론씩 증가하는 Z-축).
단일 돌출 비아를 지니는 영역에 형성된 비아는 비아의 상당한 부분에 대해 비아 자체보다 더 두꺼운 굵은 실리카 테일링을 지녔다. 다수의 비아가 존재하는 영역에서, 테일은 비아 높이의 거의 90%까지 연장되었다.
90 쇼어 A를 초과하는 경도를 지니는 수바 패드는 추천되지 않는다. 58 쇼어 D 경도를 갖는 IC1000 패드도 추천되지 않는다. 경도가 60 내지 65 쇼어 D인 IC1000 계열 패드도 추천되지 않는다. 그러나, 경도가 50 내지 66 쇼어 A인 패드는 강력하게 추천된다. 중간 연성(softness)을 지니는 패드, 예컨대 NP2800, 90 쇼어 A 또는 45 쇼어 D가 중간적인 결과를 제공하였고, 즉 테일링이 비아 높이의 반을 초과하여 연장된다. 경도가 78 쇼어 A인 수보(Subo) 패드가 허용될 수 있다. 폴리텍스 (61 쇼어 A) 및 포레텍스 (68 쇼어 A)가 바람직하다. 추가로, 선택된 연마용 패드에 대해, 예컨대 8 내지 20부피%의 높은 압축률이 권장된다.
폴리텍스 패드 (연질, 60 내지 65 쇼어 A), 6.4 psi (450 그램/cm3) 다운포스, 각각 대략 20 rpm의 플래튼/해드 속도, 200 ml/분의 슬러리 유속을 이용하여 DP574 슬러리로 연마된 웨이퍼는, 테일링이 높이와 두께 둘 모두에서 현저하게 감소된 잘 규정된 비아를 제공하였고, 여기서 노출된 사용가능한 금속 비아는 웨이퍼의 후면으로부터 측정시 비아의 상부 지점의 약 1/2 지점에 존재하였다. 심지어 조밀하게 패킹된 비아 부근에서도 유사한 결과가 수득되었다.
DP574 슬러리는 대략 하기와 같은 조성을 지닌다:
Figure pat00001
*시톤(Syton) HT-50 SiO2는 듀퐁 에어 프로덕츠 나노머티리얼스, 엘엘씨 (Tempe, Arizona)로부터 입수할 수 있는 이산화규소 연마제이다.
도 4는 DP574 슬러리, 수바 600 패드 (경질), 6.4 psi (450 그램/cm3) 다운포스, 각각 ~80 rpm의 플래튼 및 해드 속도, 150 ml/분의 슬러리 유속을 이용하여 형성된 비아를 도시한다. 테일링은 매우 두껍고 비아의 3분의 1 미만이 노출된 금속이다.
이것을 도 5에 도시된 비아와 비교해 볼 수 있으며, 여기서 SRS3 슬러리, C2-C6 알킬렌 디아민, 예컨대 (~3.6% 에틸렌 디아민), 폴리텍스 패드 (~60 쇼어 A), 6.4 psi (450 그램/cm3) 다운포스, 각각 ~20 rpm의 플래튼 및 해드 속도, 200 ml/분의 유속을 이용하여 형성된 비아는 매우 얇은 테일을 지니고 비아의 거의 3분의 2가 노출된 금속이다.
SSR3 슬러리는 하기와 같은 조성을 지닌다:
Figure pat00002
*시톤 HT-50 SiO2는 듀퐁 에어 프로덕츠 나노머티리얼스, 엘엘씨 (Tempe, Arizona)로부터 입수할 수 있는 이산화규소 연마제이다.
본 발명의 CMP 방법은 CMP 툴의 비교적 높은 다운포스로 수행된다. 구체예에서, 다운포스는 4 psi 이상이다. 다른 구체예에서, 다운포스는 각각 적어도 5 psi 및 6 psi이다. 다른 구체예에서, 다운포스는 4-50 psi, 4-20 psi, 6-16 psi 및 8-12 psi의 범위이다. 높은 다운포스 및 높은 속도를 포함시키는 것은 아마도 돌출을 손상시킨다. 만약 다운포스를 낮추면, 덜 손상되나 보다 두껍게 연장된 테일을 얻게 된다. 높은 다운포스를 이용한 낮은 속도는 가장 작은 실리콘 테일을 지니는 이용가능한 구리의 최선의 수율을 제공한다.
일 구체예에서, 본 발명의 CMP 방법은 30 rpm 내지 100 rpm, 예를 들어 30 rpm 내지 80 rpm, 보다 바람직하게는 18 rpm 내지 60 rpm (해드 속도는 유사한 세트의 범위내에 있어야 한다) 범위의 플래튼 속도와 같이, CMP 툴의 비교적 낮은 플래튼 속도로 수행된다.
일 구체예에서, CMP 방법은 IC1010 패드와 같이 비교적 경질인 패드보다 폴리텍스 패드와 같이 비교적 연질인 패드를 이용하여 수행된다.
일 구체예에서, 베이스 웨이퍼는 실리콘 웨이퍼이다.
본 발명의 베이스 웨이퍼는 전면 및 후면 둘 모두를 구비하며, 전면은 그 위에 배치된 집적회로를 지닌다. 베이스 웨이퍼는 전도성 금속을 포함하는 하나 이상의 전도성 비아를 포함하며, 하나 이상의 전도성 비아는 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 적어도 부분적으로 연장된다. 바람직하게는, 웨이퍼 상에서 반복되는 집적회로 칩 각각에 대해 하나 이상의 비아가 존재할 것이다. 하나 이상의 전도성 비아의 전도성 금속은 일반적으로 주위 온도에서 고체인 임의의 전도성 금속일 수 있다. 주위 조건의 온도 및 압력 하에서 고체가 아닌 (예를 들어, 액체) 수은 및 다양한 합금과 같은 전도성 금속은 본 발명에서의 전도성 비아를 위해 가능한 물질에서 제외된다. 전도성 금속의 예로는 구리, 텅스텐 및 알루미늄이 있다. 구체예에서, 전도성 금속은 구리이다. 다른 구체예에서, 전도성 금속은 구리 및 텅스텐으로 구성된 군으로부터 선택된다.
본 발명의 방법에서, (제 1) 베이스 웨이퍼의 전면이 캐리어(carrier)에 고정된다. 캐리어는 후속하는 CMP 공정 (이하 기술됨) 동안 베이스 웨이퍼에 대해 적합한 지지체로 작용할 수 있는 임의의 물질일 수 있다. 적합한 캐리어 물질에는 이들로 제한되는 것은 아니나 강철, 유리 및 다양한 중합체, 예컨대 폴리에틸렌, 폴리프로필렌, 및 폴리(비닐 클로라이드)가 포함된다.
본 발명의 방법의 구체예에서, 그 위에 집적회로를 지니는 베이스 웨이퍼의 전면을 캐리어에 고정시키는 것은 당업계에 공지된 임의의 방식으로 수행될 수 있다. 일 예로, 베이스 웨이퍼의 전면을 캐리어에 임시로 결합시키기 위해 적합한 접착제를 사용하면서, 베이스 웨이퍼의 후면에 대해 CMP 공정 및/또는 연삭(grinding)을 수행하는 방법이 있다. 베이스 웨이퍼를 캐리어에 고정시키면 샌드위치 구조의 베이스 웨이퍼/캐리어가 얻어지며, 이 때 베이스 웨이퍼의 후면이 외부 표면이 된다.
제 1 베이스 웨이퍼의 후면으로부터 상당량의 물질을 제거하기 위한 연삭 단계는 베이스 웨이퍼의 후면을 평면화시키기 위해 CMP 공정 전에 베이스 웨이퍼/캐리어 상에서 수행되거나 수행되지 않을 수 있다. 당업계에 공지된 임의의 연삭 공정을 이용할 수 있다. 구체예에서, 베이스 웨이퍼의 후면에는, 이 베이스 웨이퍼의 후면을 화학 기계적으로 연마시키기 전에는 연삭 단계가 실시되지 않는다. 또 다른 구체예에서, 베이스 웨이퍼의 후면을 화학 기계적으로 연마시키기 전에 이 베이스 웨이퍼의 후면에 분삭 단계가 실시된다.
다음으로, 본 발명의 방법에 따라 분삭 단계가 수행될 경우 그 단계 이후에, 베이스 웨이퍼/캐리어의 후면을, 그 베이스 웨이퍼의 후면이 연마용 패드 상에서 통상적으로 아래를 향하도록 배치시키며, 이는 CMP 연마장치의 회전가능한 플래튼에 단단하게 부착된다. 이러한 방식으로, 연마되고 평면화되는 베이스 웨이퍼의 후면이 연마용 패드와 접촉하게 배치된다. 웨이퍼 캐리어 시스템 또는 연마용 해드를 이용하여 베이스 웨이퍼/캐리어를 적소에 유지시키고 CMP 공정 동안, 플래튼 및 기판이 회전하는 동안, 베이스 웨이퍼/캐리어의 후면에 대해 하향 압력을 적용시킨다. 연마용 조성물 (제 1 CMP 슬러리)은 베이스 웨이퍼 (예를 들어, 실리콘 웨이퍼)의 후면으로부터 물질을 제거하기 위해, CMP 공정 동안 패드 상에, 패드를 통해 또는 패드와 웨이퍼 사이에 적용된다 (대개는 연속적으로). CMP 슬러리는 금속 비아보다 높은 속도로 베이스 웨이퍼 물질 (예컨대, 실리콘 웨이퍼의 경우에 실리콘)을 연마하거나 평면화하도록 선택적인 것이 바람직하다.
제 1 베이스 웨이퍼의 후면을 박막화하고 평면화하기 위한 상기 개시된 CMP 공정 이후에, 캐리어는 대개 제거될 것이고, 생성된 더욱 박막화된 베이스 웨이퍼는 적층된 집적회로 칩을 어셈블링하기 위해 관통-베이스 웨이퍼 비아를 노출시키는데 사용될 것이다. 베이스 웨이퍼 상에 본 발명의 평면화 및 박막화를 수행한 이후, 웨이퍼를 절단하거나 주사위상으로 썰어(diced) 베이스 웨이퍼의 표면 위에서 여러 번 반복되는 분리된 집적회로 칩을 각각 분리하였다. 각각의 집적회로 칩은, 별개의 집적회로 칩이 다른 유사한 집적회로 칩 또는 완전히 상이한 베이스 웨이퍼 및 웨이퍼 공정으로부터의 전기 회로를 지니는 칩에 상호 연결되도록 하는 비아를 전형적으로 포함할 것이다. 이것은 하나 이상의 베이스 웨이퍼로부터 제작된 둘 이상의 집적회로 칩의 3-D 스택을 형성한다.
상기 설명한 대로, 본 발명은 둘 이상의 집적회로 칩을 포함하고 이들 중 하나 이상이, 집적회로 칩을 어셈블링할 때, 적층된 장치인 베이스 웨이퍼로부터 비롯되는 어셈블리를 구성하기 위한 베이스 웨이퍼를 제조하는 방법이다. 상기 방법의 중요한 측면은 높은 제거율로 베이스 웨이퍼 물질 (예컨대, 실리콘)을 제거하면서 베이스 웨이퍼(들) 후면의 평면화를 수행하기 위해 화학 기계적 평면화 (CMP)의 이용을 수반하는 것이다. 상기 방법은 1) 액체 담체; 2) C2-C6 유기 디아민; 3) 연마제; 및 4) 하나 이상의 금속 킬레이트제를 포함하는 제 1 CMP 슬러리의 이용을 포함한다.
본 발명의 방법에 사용된 조성물에 존재하는 액체 담체는 CMP 슬러리에 사용하기에 적합한 특성을 갖는, 주위 온도에서의 임의의 액체일 수 있다. 적합한 액체 담체는 연마제(들)과는 별개로 성분의 대부분 또는 전부를 용해시키며 연마제(들)의 비교적 안정한 분산액을 제공하는 것들이다. 적합한 액체 담체에는 이들로 제한되는 것은 아니나, 물과, 물 및 물에 용해되거나 분산가능한 유기 화합물(들)의 혼합물이 포함된다. 이하에서 설명하겠지만, 다양한 유기 용매가 액체 담체로서 단독으로 또는 물과 함께 사용될 수 있다.
C2-C6 유기 디아민은 탄소, 질소 및 수소 원자를 포함하고 2 내지 6개의 탄소 원자를 지니는 임의의 유기 디아민일 수 있다. 구체예에서, 유기 디아민은 인접한 탄소 원자들 상에 2개의 아미노기를 지니는 것, 예를 들어 에틸렌 디아민 또는 1,2-디아미노프로판이다. 바람직한 구체예에서, 디아민은 에틸렌 디아민이다.
하나 이상의 금속 킬레이트제가 본 발명의 방법에 따른 CMP 공정 동안에 사용된 CMP 슬러리 조성물에 존재한다. 슬러리 조성물에 첨가될 수 있는 적합한 킬레이트제에는 이들로 제한되는 것은 아니나, 에틸렌디아민테트라아세트산, N-히드록시에틸에틸렌디아민트리아세트산, 니트릴로트리아세트산, 디에틸렌트리아민펜트아세트산, 에탄올디글리시네이트, 글리신, 트리신, 시트르산, 2,3-부탄디온 디옥심(디메틸글리옥심), 구아니딘 카르보네이트, 및 이들의 혼합물이 포함된다.
킬레이트제는 슬러리의 전체 중량에 대해 약 0.03 내지 약 10중량%의 농도로 슬러리 조성물에 존재할 수 있다. 구체예에서, 킬레이트제는 슬러리의 전체 중량에 대해 약 0.1 내지 약 5중량%의 농도로 존재한다. 또 다른 구체예에서, 킬레이트제는 슬러리의 전체 중량에 대해 약 0.5 내지 약 4중량%의 농도로 존재한다. 또 다른 구체예에서, 킬레이트제는 약 0.04 내지 약 0.1중량%의 농도로 존재한다.
표준 (미변형된) 연마제 및 표면-변형된 연마제 둘 모두가 적용가능한 경우 본 발명에서 사용될 수 있다. 적합한 미변형된 연마제에는 이들로 제한되는 것은 아니나 실리카, 알루미나, 티타니아, 지르코니아, 게르마니아(germania), 세리아(ceria) 및 함께-형성된 이들의 생성물, 및 이들의 혼합물이 포함된다. 무기 또는 유기금속 화합물을 이용한 미변형된 연마제 (예를 들어, 실리카)의 처리로 얻어진 표면-변형된 연마제가 또한 본 발명에 사용될 수 있다. 변형에 적합한 무기 화합물에는 붕산, 소듐 알루미네이트, 및 칼륨 알루미네이트가 포함된다. 변형에 적합한 유기금속 화합물에는 알루미늄 아세테이트, 알루미늄 포르메이트, 및 알루미늄 프로피오네이트가 포함된다. 적합한 연마제에는 이들로 제한되는 것은 아니나, 콜로이드 생성물, 건식 생성물(fumed product), 및 이들의 혼합물이 포함된다. 표면-변형된 연마제의 일부 구체적인 예에는, 붕산을 이용하여 실리카를 개질시켜 얻은 붕소 표면-변형된 실리카 및 소듐 알루미네이트나 칼륨 알루미네이트를 이용하여 실리카를 개질시켜 얻은 알루미네이트 표면-변형된 실리카가 있다.
실리카 및 표면-변형된 실리카가 본 발명에 사용된 바람직한 연마제 물질이다. 상기 실리카는 예를 들어, 콜로이드 실리카, 건식 실리카 및 다른 실리카 분산액일 수 있다; 그러나, 바람직한 실리카는 콜로이드 실리카 또는 표면-변형된 콜로이드 실리카이다.
대부분의 구체예에서, 연마제는 슬러리의 전체 중량에 대해 약 0.001 내지 약 30중량%의 농도로 슬러리 내에 존재한다. 일 구체예에서, 연마제는 슬러리의 전체 중량에 대해 약 0.5 내지 약 20중량%의 농도로 존재한다. 또 다른 구체예에서, 연마제는 슬러리의 전체 중량에 대해 약 1 내지 약 10중량%의 농도로 존재하며, 여전히 또 다른 구체예에서 연마제는 약 1 내지 약 5중량%의 농도로 존재한다.
CMP 슬러리 조성물에 첨가될 수 있는 다른 화학물질에는 예를 들어, 추가의 산화제, 수혼화성 용매, 계면활성제, pH 조정제, 산, 부식 억제제, 불소 함유 화합물, 킬레이트제, 비-고분자 질소 함유 화합물, 및 염이 포함된다.
슬러리 조성물에 첨가될 수 있는 적합한 수혼화성 용매에는 예를 들어 에틸 아세테이트, 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올, 글리세롤, 에틸렌 글리콜, 프로필렌 글리콜, 및 이들의 혼합물이 포함된다. 상기 수혼화성 용매는 슬러리 조성물 중에, 일 구체예에서는 약 0 내지 약 4중량%의 농도로, 또 다른 구체예에서는 약 0.1 내지 약 2중량%의 농도로, 여전히 또 다른 구체예에서는 약 0.5 내지 약 1중량%의 농도로 존재한다; 이들 중량% 값은 각각 슬러리의 전체 중량을 기준으로 한 것이다. 바람직한 유형의 수혼화성 용매는 이소프로판올, 부탄올 및 글리세롤이다.
슬러리 조성물에 첨가될 수 있는 적합한 계면활성제 화합물에는 예를 들어, 당업자에게 공지된 다수의 비이온성, 음이온성, 양이온성 또는 양쪽성 계면활성제 중 임의의 것이 포함된다. 계면활성제 화합물은 일 구체예에서는 약 0 내지 약 1중량%의 농도로, 또 다른 구체예에서는 약 0.0005 내지 약 1중량%의 농도로, 여전히 또 다른 구체예에서는 약 0.001 내지 약 0.5중량%의 농도로 슬러리 조성물 중에 존재할 수 있다; 이들 중량% 값은 각각 슬러리의 전체 중량을 기준으로 한 것이다. 바람직한 유형의 계면활성제는 비이온성, 음이온성 계면활성제, 또는 이들의 혼합물이며, 가장 바람직하게는 슬러리의 전체 중량에 대해 약 10 내지 약 1000 ppm의 농도로 존재한다. 비이온성 계면활성제가 바람직하다.
pH 조절제는 연마 조성물의 안정성을 개선시키기 위해, 사용시 안전도를 개선시키기 위해, 또는 다양한 규제의 요건을 충족하기 위해 사용된다. 본 발명의 연마 조성물의 pH를 저하시키는데 사용되는 pH 조절제로, 염산, 질산, 황산, 클로로아세트산, 타르타르산, 숙신산, 시트르산, 말산, 말론산, 다양한 지방산, 다양한 폴리카르복실산이 사용될 수 있다. 한편, pH를 상승시키기 위해 사용되는 pH 조절제로는, 수산화칼륨, 수산화나트륨, 암모니아, 테트라메틸암모늄 히드록사이드, 수산화암모늄, 피페라진, 폴리에틸렌이민 등이 사용될 수 있다. 일 구체예에서, 적합한 염기성 슬러리의 pH는 예를 들어 약 7 내지 약 11이다. 다른 구체예에서, 적합한 슬러리의 pH는 약 8 내지 약 10이다. 다른 구체예에서, pH는 10.01 내지 10.49이다. 일 구체예에서, pH는 10.5 내지 11.5이다. 다른 구체예에서, pH는 11.1 내지 13이다.
슬러리 조성물에 첨가될 수 있는(상기 언급된 pH 조절용 산 대신에 또는 이에 추가하여) 다른 적합한 산 화합물에는 이들로 제한되는 것은 아니나 포름산, 아세트산, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 락트산, 염산, 질산, 인산, 황산, 불화수소산, 말산, 타르타르산, 글루콘산, 시트르산, 프탈산, 피로카테콜산, 피로갈롤 카르복실산, 갈산, 탄닌산, 및 이들의 혼합물이 포함된다. 이러한 산 화합물은 슬러리의 전체 중량에 대해 약 0 내지 약 5중량%의 농도로 슬러리 조성물 중에 존재할 수 있다.
슬러리 조성물에 첨가될 수 있는 적합한 부식 억제제에는 예를 들어, 1,2,4-트리아졸, 벤조트리아졸, 6-톨릴트리아졸, 톨릴트리아졸 유도체, 1-(2,3-디카르복시프로필)벤조트리아졸, 및 분지된-알킬페놀 치환된 벤조트리아졸 화합물이 포함된다. 몇몇의 유용한 상업적인 부식 억제제에는 마포(Mafo) 13MOD1, 이코놀(Iconol) TDA-9 및 이코놀 TDA-6(이들은 모두 뉴저지 플로르햄 파크에 소재한 바스프 코포레이션(Basf Corp.)으로부터 입수가능함), 및 다에텍(Daetec) MI-110(캘리포니아 카마르밀로에 소재한 다에텍 엘.엘.씨로부터 입수가능함)가 포함된다. 일 구체예에서, 부식 억제제는 페놀 화합물이며, 다른 구체예에서 페놀 화합물은 0.001(10ppm) 내지 5중량%의 수준에서 존재하는 카테콜이다. 부식 억제제는 일 구체예에서는 약 0 내지 약 4000ppm의 농도로, 다른 구체예에서는 약 10 내지 약 4000 ppm의 농도로, 다른 구체예에서는 약 50 내지 약 2000ppm의 농도로, 그리고 더욱 다른 구체예에서는 약 50 내지 약 500 ppm의 농도로 슬러리 중에 존재할 수 있으며, 이들 모두의 농도는 슬러리의 전체 중량을 기준으로 한 것이다. 일 구체예에서, 부식 억제제는 0.0005 (5ppm) 내지 0.1중량%(1000ppm)의 수준으로 존재한다.
첨가되는 경우 카르복실산이 또한 슬러리 조성물에 부식 억제 특성을 부여할 수 있다.
필요에 따라 CMP 동안 유전체 및/또는 베이스 웨이퍼에 대한 특정 금속의 제거에 대한 선택성을 추가로 증가시키기 위해서, 불소 함유 화합물이 슬러리 조성물에 첨가될 수 있다. 적합한 불소 함유 화합물에는 예를 들어, 불화수소, 과불소산, 알칼리 금속 플루오라이드 염, 알칼리 토금속 플루오라이드 염, 암모늄 플루오라이드, 테트라메틸암모늄 플루오라이드, 암모늄 비플루오라이드, 에틸렌디암모늄 디플루오라이드, 디에틸렌트리암모늄 트리플루오라이드, 및 이들의 혼합물이 포함된다. 불소 함유 화합물은 일 구체예에서는 약 0 내지 약 5중량%의 농도로, 다른 구체예에서는 바람직하게는 약 0.65 내지 약 5중량%의 농도로, 더욱 다른 구체예에서는 약 0.5 내지 약 2중량%의 농도로 슬러리 조성물 중에 존재할 수 있으며, 이들 모두의 농도는 슬러리의 전체 중량을 기준으로 한 것이다. 적합한 불소 함유 화합물은 암모늄 플루오라이드이다.
슬러리 조성물에 첨가될 수 있는 적합한 비-중합성 질소 함유 화합물(아민, 수산화물 등)에는 예를 들어 수산화암모늄, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 디에틸렌글리콜아민, N-히드록실에틸피페라진, 및 이들의 혼합물이 포함된다. 이러한 비-중합성 질소 함유 화합물은 약 0 내지 약 4중량%의 농도로 슬러리 조성물 중에 존재할 수 있고, 존재하는 경우 일반적으로는 슬러리의 전체 중량에 대해 약 0.01 내지 약 3중량%의 수준에서 존재한다. 바람직한 비-중합성 질소 함유 화합물은 모노에탄올아민이다.
슬러리 조성물에 첨가될 수 있는 또 다른 화학물질은, 특히 pH가 약 6 내지 9의 근방인 경우에, 생물학적 제제, 예컨대 살균제, 살생물제 및 살곰팡이제이다. 적합한 살생물제에는 이들로 제한되는 것은 아니나 1,2-벤즈이소티아졸린-3-온; 2-(히드록시메틸)아미노에탄올; 1,3-디히드록시메틸-5,5-디메틸히단토인; 1-히드록시메틸-5,5-디메틸히단토인; 3-요오도-2-프로피닐-부틸카르바메이트; 글루타르알데히드; 1,2-디브로모-2,4-디시아노부탄; 5-클로로-2-메틸-4-이소티아졸린-3-온; 2-메틸-4-이소티아졸린-3-온; 및 이들의 혼합물이 포함된다. 바람직한 살생물제는 이소티아졸린 및 벤즈이소티아졸린이다. 존재하는 경우, 살생물제는 슬러리의 전체 중량에 대해 일반적으로 약 0.001 내지 약 0.1중량%의 농도로 존재한다.
본 발명에 사용된 CMP 방법은 베이스 웨이퍼 관통 공정 동안 베이스 웨이퍼(예를 들어, 실리콘 웨이퍼) 후면의 화학 기계적 평면화를 위해 상기 언급된(상기 개시된) 조성물의 사용을 필요로 한다. 일 구체예에서, 베이스 웨이퍼는 실리콘 웨이퍼이다.
일 구체예에서, 본 발명은 적어도 2개의 집적회로 칩을 포함하며 이들 중 적어도 하나가 베이스 웨이퍼로부터 유래된 것인 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서, 상기 방법은
a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면은 그 위에 배치된 집적회로를 포함하고, 베이스 웨이퍼는 전도성 금속을 포함하며, 베이스 웨이퍼를 통해 적어도 부분적으로 베이스 웨이퍼의 전면으로부터 연장되는 하나 이상의 전도성 비아를 포함하는 단계;
b) 그 위에 집적회로를 갖는 베이스 웨이퍼의 전면을 캐리어에 부착시키는 단계;
c) 베이스 웨이퍼의 후면을 연마 패드 및 제 1 CMP 슬러리와 접촉시키는 단계로서, 상기 제 1 CMP 슬러리는
1) 액체 담체;
2) C2-C6 유기 디아민;
3) 연마제; 및
4) 하나 이상의 금속 킬레이트제를 포함하는 단계; 및
d) 하나 이상의 전도성 비아가 노출되거나 추가로 노출될 때까지 베이스 웨이퍼의 후면을 연마하는 단계로서, 제 1 베이스 웨이퍼가 제 1 CMP 슬러리를 사용하여 6 psi에서 또는 그 미만의 다운-포스에서 분당 10,000 옹스트롱 이상의 속도로 연마되는 단계를 포함한다.
또 다른 구체예에서, 본 발명은 적어도 2개의 집적회로 칩을 포함하며 이들 중 적어도 하나가 베이스 웨이퍼로부터 유래된 것인 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서, 상기 방법은
a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면은 그 위에 배치된 집적회로를 포함하고, 베이스 웨이퍼는 전도성 금속을 포함하며, 베이스 웨이퍼를 통해 적어도 부분적으로 베이스 웨이퍼의 전면으로부터 연장되는 하나 이상의 전도성 비아를 포함하는 단계;
b) 베이스 웨이퍼의 후면을 연마 패드 및 제 1 CMP 슬러리와 접촉시키는 단계로서, 상기 제 1 CMP 슬러리는
1) 액체 담체;
2) C2-C6 유기 디아민;
3) 연마제; 및
4) 하나 이상의 금속 킬레이트제를 포함하는 단계; 및
c) 하나 이상의 전도성 비아가 노출되거나 추가로 노출될 때까지 베이스 웨이퍼의 후면을 연마하는 단계로서, 제 1 베이스 웨이퍼가 제 1 CMP 슬러리를 사용하여 6 psi에서 또는 그 미만의 다운-포스에서 분당 10,000 옹스트롱 이상의 속도로 연마되는 단계를 포함한다.
본 발명은 추가로 하기 실시예에 의해 입증된다.
실시예
기호 및 정의:
1. CMP는 화학적 기계적 평탄화 = 화학적 기계적 연마이다.
2. Å은 길이의 단위인 옹스트롱이다.
3. Å/min은 연마 속도(분당 옹스트롱)이다.
4. psi는 제곱 인치당 파운드(pounds per square inch)이다.
5. BP는 배압(psi)이다.
6. PS는 연마기의 플래튼 회전 속도(rpm(분당 회전수))이다.
7. SF는 슬러리 유속(ml/min)이다.
8. CS는 캐리어 속도이다.
9. DF는 다운 포스(psi)이다.
10. min은 분이다.
11. ml는 밀리리터이다.
12. mV는 밀리볼트이다.
13. NA는 입수불가능한 데이터를 의미한다.
14. rpm은 분당 회전수이다.
15. 플래튼은 연마가 수행되는 회전 테이블이다.
16. 해드는 웨이퍼를 지지하고 연마를 위해 플래튼과 접촉하여 이동시키는 회전 마운팅이다.
17. ~는 대략이다.
성분들의 모든 농도는 다르게 명시되지 않는 한 wt.%이다.
실시예 1
하기 조성을 갖는 사용 지점 슬러리를 제조하였다:
1) 콜로이드 실리카 4.1140wt.%
2) EDTA 0.1130wt.%
3) 모노에탄올아민 1.9229wt.%
4) 에틸렌 디아민 3.6150wt.%
5) 탈이온수 잔여량
(a) 상기 슬러리의 pH는 약 11.6였다. 실리콘 함유 웨이퍼의 후면을 연마하기 위해 상기 기술된 바와 같이 일반적인 방법을 이용하여 슬러리를 사용하였다. 롬 앤 하스 폴리텍스 패드(Rohm and Haas Politex pad) 상에서 6psi 다운 포스, 120rpm 플래튼 속도, 112rpm 해드 속도, 및 200ml/min 슬러리 유속의 연마 조건으로, 21,593 옹스트롱/분의 상대적으로 높은 속도로 실리콘 함유 웨이퍼로부터 실리콘을 제거하였다.
(b) 실리콘 함유 웨이퍼의 후면을 구리 비아로 연마하기 위해, 상기 기술된 바와 같이 일반적인 방법을 이용하여 슬러리를 사용하였다. 6psi 다운 포스, 35rpm 플래튼 속도, 및 27rpm 해드 속도의 연마 조건에서, 구리 비아 돌출부의 길이는 대략 6.5 마이크론이 되었다. 실리콘 테일이 존재하였으며, 노출된 비아를 따라서 대략 3 내지 3.5 마이크론까지 올라갔다. 이러한 정도의 실리콘 테일링으로, 이용가능한 노출된 구리 비아의 길이는 약 3 내지 3.5 마이크론이 남았다. 이러한 높은 다운 포스의 경우에는 실시예 2의 낮은 다운 포스의 경우보다 우수한 결과가 얻어졌다.
실시예 2
실시예 1에서와 동일한 슬러리를 사용하였다. 실리콘 함유 웨이퍼의 후면을 구리 비아로 연마하기 위해, 상기 기술된 바와 같이 일반적인 방법을 이용하여 슬러리를 사용하였다. 1.5psi 다운 포스, 120rpm 플래튼 속도, 및 112rpm 해드 속도의 연마 조건에서, 구리 비아 돌출부의 길이는 대략 6.5 마이크론이 되었다. 실리콘 테일이 존재하였으며, 노출된 비아를 따라서 대략 4 마이크론까지 올라갔다. 이러한 정도의 실리콘 테일링으로, 이용가능한 노출된 구리 비아의 길이는 약 2 내지 2.5 마이크론이 남았다. 이러한 낮은 다운 포스의 경우에는 실시예 1의 낮은 다운 포스의 경우보다 불량한 결과가 얻어졌다.
실시예 3
하기 조성을 갖는 사용 지점 슬러리를 구성하였다:
1) 콜로이드 실리카 4.1140wt.%
2) EDTA 0.0103wt.%
3) 모노에탄올아민 0.1748wt.%
4) 에틸렌 디아민 0.3286wt.%
5) 탈이온수 잔여량
유사 슬러리가 DP574로서 공지되어 있다. 이 슬러리의 pH는 약 11.2였다. 실리콘 함유 웨이퍼의 후면을 구리 비아로 연마하기 위해, 상기 기술된 바와 같이 일반적인 방법을 이용하여 슬러리를 사용하였다. 롬 앤 하스 폴리텍스 패드 상에서 6psi 다운 포스, 120rpm 플래튼 속도, 112rpm 해드 속도, 및 200ml/min 슬러리 유속의 연마 조건으로, 14,839 옹스트롱/분의 상대적으로 낮은 속도로 실리콘 함유 웨이퍼로부터 실리콘을 제거하였다.
실시예 4
상기의 실시예에서의 실험과 유사하거나 동일한 슬러리를 사용하여 다수의 연마 실험을 수행하였으며, 기계적 파라미터의 효과를 조사하였다.
1.5psi 다운포스, 120rpm 플래튼 속도, 112rpm 해드 속도에서 비아 형성되었으며, 비아가 베이스 상에서 5.7 내지 6.3마이크론 연장되었으며, 실리카 테일링이 베이스 상에서 4 내지 4.3마이크론 연장되는 도 1을 참조하라.
6psi 다운포스, 35rpm 플래튼 속도, 27rpm 해드 속도에서 비아가 형성되었으며, 이러한 비아는 베이스 상에서 6마이크론 연장되었으며, 실리카 테일링이 베이스 위로 3.3 내지 3.5마이크론 연장되는 도 2를 참조하라.
6psi 다운포스, 120rpm 플래튼 속도, 112rpm 해드 속도에서 비아가 형성되었으며, 이러한 비아는 베이스 위로 6마이크론 연장되었으며, 실리카 테일링이 비아의 상부로 연장되는 도 3을 참조하라. 이 실시예에서, 적당히 높은 다운포스 및 높은 플래튼/해드 속도를 사용함으로써, 비아 불량이 관찰되었다.
DP574 슬러리, Suba 600 패드(강성), 6.4psi(450g/cm3) 다운포스, 플래튼 및 해드 속도, 각각 ~80 rpm, 150ml/min 슬러리 유속을 사용하여 형성된 비아를 도시한 도 4를 참조하라.
SRS3 슬러리(~3.6% 에틸렌 디아민), 폴리텍스 패드(~61 쇼어 A), 6.4psi (450g/cm3) 다운포스, 해드/플래튼 속도 각각 ~20rpm, 200ml/min 슬러리 유속을 사용하여 형성된 비아를 도시한 도 5를 참조하라.
상기 도면에 도시된 비아 프로파일 및 실시예는, 비아 위로 대략 절반 미만으로 연장되는 좁은 테일링으로 형성된 긴 비아는 비아를 손상시키지 않고 실리카를 제거하기 위해 연성의 압축가능한 패드 및 침입성 CMP 슬러리 화학물질을 사용하여 낮은 플래튼 및 해드 속도로만 얻어질 수 있음을 보여준다. 형성된 비아는 길이가 5 마이크론 내지 약 100마이크론일 수 있으나, 일반적으로 웨이퍼의 후면에 의해 형성된 면으로부터 수직으로 연장되는 길이가 6 마이크론 내지 약 30 마이크론이다. 제조된 후, 웨이퍼는 다른 웨이퍼와 결합하여 두개 또는 그 초과의 스택된 웨이퍼를 포함하는 스택 장치를 형성할 수 있다.
실시예는 본 발명을 예시하는 것이지, 제한하는 것은 아니다.

Claims (17)

  1. 2개 이상의 스택 집적회로 칩을 포함하고 이들 중 하나 이상이 베이스 웨이퍼로부터 유래한 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서,
    a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면이 그 위에 배치된 집적회로를 포함하고 회전가능한 연마 해드(polishing head)에 결합되며, 베이스 웨이퍼가 전도성 금속을 포함하고 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 부분적으로 또는 전체적으로 연장하는 하나 이상의 전도성 비아(conductive via)를 포함하는 단계;
    b) 베이스 웨이퍼의 후면을 연마 패드 및 CMP 슬러리와 접촉시키는 단계로서, 상기 연마 패드가 회전가능하며, 해드 및 패드의 회전이 웨이퍼와 연마 패드 사이에서 슬러리의 연마 작용을 초래하는 단계;
    c) 웨이퍼의 후면으로부터 연장하는 하나 이상의 전도성 비아가 노출되거나 추가로 노출될 때까지 베이스 웨이퍼의 후면을 연마하는 단계로서, 연마 동안 4 psi 이상의 다운-포스(down-force)가 가해지며, 연마 패드가 45 쇼어 A 내지 약 85 쇼어 A의 경도를 가지며, 플래튼(platen) 및 해드 속도가 각각 독립적으로 18 rpm 내지 60 rpm이며, 슬러리가 액체 담체, 0.2 중량% 및 6 중량%의 C2-C6 유기 디아민, 연마제, 및 하나 이상의 금속 킬레이트제를 포함하는 단계를 포함하는 방법.
  2. 제 1항에 있어서, 슬러리가 액체 담체, 0.2 중량% 내지 6 중량%의 C2-C6 유기 디아민, 2 중량% 내지 10 중량% 실리카, 및 하나 이상의 금속 킬레이트제를 포함하는 방법.
  3. 제 1항에 있어서, 슬러리가 하나 이상의 비-폴리머 질소 함유 화합물을 0.01 중량% 내지 약 4 중량%의 양으로 추가로 포함하는 방법.
  4. 제 3항에 있어서, 비-폴리머 질소 함유 화합물이 알칸올아민인 방법.
  5. 제 1항에 있어서, 슬러리가 1 중량% 내지 4 중량%의 C2-C6 유기 디아민을 포함하는 방법.
  6. 제 1항에 있어서, 연마 패드 경도 값이 45 쇼어 A 내지 약 70 쇼어 A이며, 연마 패드 압축률이 8 부피% 내지 20 부피%인 방법.
  7. 제 1항에 있어서, 다운포스가 6 psi 내지 10 psi이며, 웨이퍼 재료 제거율이 6 psi의 다운-포스에서 분당 12,000 옹스트롱을 초과하는 방법.
  8. 제 1항에 있어서, 하나 이상의 전도성 비아가 웨이퍼의 후면에 의해 형성된 평면으로부터 수직으로 6 마이크론 내지 약 30 마이크론 연장하는 방법.
  9. 두개 이상의 집적회로 칩을 포함하며 이들 중 하나 이상이 베이스 웨이퍼로부터 유래하는 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서,
    a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면이 그 위에 배치된 집적회로를 포함하며 베이스 웨이프가 전도성 금속을 포함하고 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 부분적으로 또는 전체적으로 연장하는 하나 이상의 전도성 비아를 포함하는 단계;
    b) 집적회로를 가지는 베이스 웨이퍼의 전면을 캐리어에 부착시키는 단계;
    c) 베이스 웨이퍼의 후면을 연마 패드 및 제 1 CMP 슬러리와 접촉시키는 단계로서, 상기 제 1 CMP 슬러리가 1) 액체 담체, 2) C2-C6 유기 디아민, 3) 연마제, 및 4) 하나 이상의 금속 킬레이트제를 포함하는 단계; 및
    d) 하나 이상의 전도성 비아가 노출되거나 추가로 노출될 때까지, 베이스 웨이퍼의 후면을 연마하는 단계로서, 제 1 베이스 웨이퍼가 제 1 CMP 슬러리를 이용하여 6 psi 다운-포스에서 분당 10,000 옹스트롱 이상의 속도로 연마되는 단계를 포함하는 방법.
  10. 제 9항에 있어서, 제 1 베이스 웨이퍼가 실리콘 웨이퍼이며, 전도성 금속이 구리 및 텅스텐으로 이루어진 군으로부터 선택되는 방법.
  11. 제 10항에 있어서, C2-C6 유기 디아민이 에틸렌 디아민인 방법.
  12. 제 10항에 있어서, C2-C6 유기 디아민이 1 중량% 이상의 수준으로 존재하는 방법.
  13. 제 10항에 있어서, 금속 킬레이트제가 에틸렌 디아민 테트라아세트산인 방법.
  14. 제 12항에 있어서, 슬러리가 알칸올아민을 추가로 포함하며, 슬러리 pH가 11 내지 12이며, 제 1 베이스 웨이퍼가 슬러리를 이용하여 6 psi 또는 그 미만의 다운-포스에서 분당 16,000 옹스트롱 이상의 속도로 연마되는 방법.
  15. 2개 이상의 집적회로 칩을 포함하고 이들 중 하나 이상이 베이스 웨이퍼로부터 유래되는 어셈블리를 조립하기 위한 베이스 웨이퍼를 제조하는 방법으로서,
    a) 전면 및 후면을 갖는 제 1 베이스 웨이퍼를 제공하는 단계로서, 전면이 그 위에 배치된 집적회로를 포함하며, 베이스 웨이퍼가 전도성 금속을 포함하고 베이스 웨이퍼의 전면으로부터 베이스 웨이퍼를 통해 부분적으로 또는 전체적으로 연장하는 하나 이상의 전도성 비아를 포함하는 단계;
    b) 베이스 웨이퍼의 후면을 연마 패드 및 CMP 슬러리와 접촉시키는 단계; 및
    c) 하나 이상의 전도성 비아가 노출되거나 추가로 노출될 때까지, 베이스 웨이퍼의 후면을 연마하는 단계로서, 연마 동안 4 psi 이상의 다운-포스가 가해지며, 연마 패드가 45 쇼어 A 내지 약 85 쇼어 A의 경도를 가지며, 플래튼 및 해드 속도가 각각 독립적으로 18 rpm 내지 60 rpm인 단계를 포함하는 방법.
  16. 제 15항에 있어서, 제 1 베이스 웨이퍼가 실리콘 웨이퍼이며, 전도성 금속이 구리 및 텅스텐으로 이루어진 군으로부터 선택되는 방법.
  17. 제 15항에 있어서, 연마 패드 경도 값이 45 쇼어 A 내지 약 70 쇼어 A이며, 연마 패드 압축률이 8% 내지 20%인 방법.
KR1020100095370A 2009-09-30 2010-09-30 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법 KR101232813B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US24710409P 2009-09-30 2009-09-30
US24714909P 2009-09-30 2009-09-30
US61/247,149 2009-09-30
US61/247,104 2009-09-30
US12/888,872 US20110237079A1 (en) 2009-09-30 2010-09-23 Method for exposing through-base wafer vias for fabrication of stacked devices
US12/888,872 2010-09-23

Publications (2)

Publication Number Publication Date
KR20110035987A true KR20110035987A (ko) 2011-04-06
KR101232813B1 KR101232813B1 (ko) 2013-02-13

Family

ID=44044122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095370A KR101232813B1 (ko) 2009-09-30 2010-09-30 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법

Country Status (1)

Country Link
KR (1) KR101232813B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257427B1 (ko) * 1996-05-31 2000-05-15 아사무라 타카싯 반도체기판표면을연마하여평탄한표면형상을형성하기위한반도체기판연마방법
KR19980068782A (ko) * 1997-02-24 1998-10-26 김광호 화학기계적 연마 장치
US8062096B2 (en) * 2005-06-30 2011-11-22 Cabot Microelectronics Corporation Use of CMP for aluminum mirror and solar cell fabrication

Also Published As

Publication number Publication date
KR101232813B1 (ko) 2013-02-13

Similar Documents

Publication Publication Date Title
US9305806B2 (en) Chemical mechanical polishing slurry compositions and method using the same for copper and through-silicon via applications
KR101100951B1 (ko) 스택 장치의 제작에서 베이스 웨이퍼 관통 비아를 형성시키는 방법
TWI452099B (zh) 含金屬基材的化學機械平坦化的方法及組合物
TWI387642B (zh) 化學機械研磨用水系分散體及化學機械研磨方法，暨用以調製化學機械研磨用水系分散體之套組
JP4510374B2 (ja) 金属ｃｍｐのための研磨組成物
JP5516604B2 (ja) Ｃｍｐ用研磨液及びこれを用いた研磨方法
US20050194563A1 (en) Bicine/tricine containing composition and method for chemical-mechanical planarization
TWI506128B (zh) 研磨用組成物及研磨方法
KR101053712B1 (ko) 텅스텐-함유 기판의 화학 기계적 평탄화를 위한 콤비네이션, 방법 및 조성물
US20100279507A1 (en) Method for chemical mechanical polishing a substrate
JP2005175437A (ja) Ｐｖｎｏを有する化学的機械的平坦化組成物および関連使用方法
JP2005167204A (ja) アスパラギン酸／トリルトリアゾールを用いる化学的機械的平坦化のための調整可能な組成物および方法
JP5927806B2 (ja) 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法
KR20090009285A (ko) 반도체 물질의 ｃｍｐ를 위한 조성물 및 방법
KR101186955B1 (ko) 적층 디바이스를 제작하기 위해 베이스 웨이퍼 관통 비아를 형성하는 방법
WO2016038995A1 (ja) 研磨用組成物
JP5907333B2 (ja) 化学機械研磨用水系分散体およびそれを用いた化学機械研磨方法
JP6021584B2 (ja) 調整可能な研磨配合物を用いて研磨する方法
KR101232813B1 (ko) 스택 장치의 제작을 위한 관통-베이스 웨이퍼 비아를 노출시키는 방법
US20110237079A1 (en) Method for exposing through-base wafer vias for fabrication of stacked devices
JP5344136B2 (ja) 化学機械研磨用水系分散体、および該分散体の調製方法、ならびに半導体装置の化学機械研磨方法
TW202219235A (zh) 研磨組成物及其使用方法
TW201133712A (en) Method for exposing through-base wafer vias for fabrication of stacked devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 7