KR20110035145A - In-plane switching mode liquid crystal display device - Google Patents

In-plane switching mode liquid crystal display device Download PDF

Info

Publication number
KR20110035145A
KR20110035145A KR1020090092728A KR20090092728A KR20110035145A KR 20110035145 A KR20110035145 A KR 20110035145A KR 1020090092728 A KR1020090092728 A KR 1020090092728A KR 20090092728 A KR20090092728 A KR 20090092728A KR 20110035145 A KR20110035145 A KR 20110035145A
Authority
KR
South Korea
Prior art keywords
connection pattern
substrate
layer
liquid crystal
pixel
Prior art date
Application number
KR1020090092728A
Other languages
Korean (ko)
Other versions
KR101601059B1 (en
Inventor
정보영
박성일
김병구
김수호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090092728A priority Critical patent/KR101601059B1/en
Publication of KR20110035145A publication Critical patent/KR20110035145A/en
Application granted granted Critical
Publication of KR101601059B1 publication Critical patent/KR101601059B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

PURPOSE: An in-plane switching mode LCD(Liquid Crystal Display) device is provided to eliminate static electricity efficiently by forming additional elements on a color filter substrate. CONSTITUTION: An in-plane switching mode LCD(Liquid Crystal Display) device comprises: a gate wire and a data wire which cross each other in a display region of a first substrate(210) to define a pixel region(p), wherein the first substrate includes the display region where plural pixels regions are defined and a non-display region adjacent to the display region; a TFT(Thin Film Transistor)(Tr) which is connected to the gate and data wires and placed in each pixel region; a first connection pattern which is placed in the non-display region of the first substrate; a protection layer which covers the TFT and the first connection pattern has first and second contact holes; a pixel electrode which is placed on the protection layer and connected to the TFT; a common electrode which is placed on the protection layer and is alternatively arranged with the pixel electrode; a second connection pattern which is placed on the protection layer and is connected to one side of the first connection pattern through the first contact hole; an FPCB(Flexible Printed Circuit Board) which is placed on the protection layer and is connected to the other side of the first connection pattern through the second contact hole; a transparent conductive layer which is placed on a second plane of a second substrate(260); a conductive dot which contacts transparent conductive layer and the second connection pattern; and a liquid crystal layer(270) which is placed between the first and second substrates.

Description

횡전계 방식 액정표시장치 {In-plane switching mode liquid crystal display device}Transverse electric field type liquid crystal display device {In-plane switching mode liquid crystal display device}

본 발명은 횡전계 방식 액정표시장치에 관한 것으로, 특히 정전기에 의한 손상을 효과적으로 방지할 수 있는 횡전계 방식 액정표시장치에 관한 것이다.The present invention relates to a transverse electric field type liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device capable of effectively preventing damage caused by static electricity.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.Generally, the driving principle of a liquid crystal display device utilizes the optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display device (AM-LCD: abbreviated as an active matrix LCD, abbreviated as a liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display includes a color filter substrate on which a common electrode is formed, an array substrate on which pixel electrodes are formed, and a liquid crystal interposed between the two substrates. In such a liquid crystal display, the common electrode and the pixel electrode are caused by an electric field applied up and down. It is excellent in the characteristics, such as transmittance | permeability and aperture ratio, by the method of driving a liquid crystal.

그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. However, the liquid crystal drive due to the electric field applied up and down has a disadvantage that the viewing angle characteristics are not excellent.

따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다. Accordingly, a transverse field type liquid crystal display device having excellent viewing angle characteristics has been proposed to overcome the above disadvantages.

이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.Hereinafter, a general transverse electric field type liquid crystal display device will be described in detail with reference to FIG. 1.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.1 is a cross-sectional view of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다. As shown, the upper substrate 9, which is a color filter substrate, and the lower substrate 10, which is an array substrate, are spaced apart from each other, and the liquid crystal layer 11 is interposed between the upper and lower substrates 9, 10. It is.

상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.The common electrode 17 and the pixel electrode 30 are formed on the lower substrate 10 on the same plane. In this case, the liquid crystal layer 11 is formed by the common electrode 17 and the pixel electrode 30. It is operated by the horizontal electric field (L).

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.2A and 2B are cross-sectional views illustrating operations of ON and OFF states of a general transverse electric field type liquid crystal display device, respectively.

우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다. First, referring to FIG. 2A, which illustrates an arrangement of liquid crystals in an on state where a voltage is applied, a phase change of a liquid crystal 11a at a position corresponding to the common electrode 17 and the pixel electrode 30 is performed. Although the liquid crystal 11b positioned in the section between the common electrode 17 and the pixel electrode 30 is formed by the horizontal electric field L formed by applying a voltage between the common electrode 17 and the pixel electrode 30, It is arranged in the same direction as the horizontal electric field (L). That is, in the transverse electric field type liquid crystal display device, since the liquid crystal moves by the horizontal electric field, the viewing angle is widened.

다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프(off)상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.Next, referring to FIG. 2B, since no voltage is applied to the liquid crystal display, a horizontal electric field is not formed between the common electrode and the pixel electrode, so that the arrangement state of the liquid crystal layer 11 does not change.

위와 같이 횡전계 방식 액정표시장치는 넓은 시야각의 장점을 갖는다. 그러나, 상기 공통전극과 화소전극이 모두 하부기판에 형성되기 때문에 발생하는 문제가 있다. 즉, 횡전계 방식 액정표시장치가 구동되는 동안 상부기판인 컬러필터 기판에 정전기가 발생하는 경우, 이를 외부로 방출할 수 있는 구성이 존재하지 않는다.As described above, the transverse electric field type liquid crystal display device has an advantage of a wide viewing angle. However, there is a problem that occurs because both the common electrode and the pixel electrode are formed on the lower substrate. That is, when static electricity is generated on the color filter substrate which is the upper substrate while the transverse electric field type liquid crystal display device is being driven, there is no configuration capable of emitting it to the outside.

즉, 하부기판에는 화소전극, 공통전극 등 금속물질로 이루어지는 구성 요소가 존재하기 때문에 이를 통해 정전기를 외부로 방출할 수 있으나, 횡전계 방식 액정표시장치의 경우 상부기판인 컬러필터 기판에는 컬러필터층 등 비금속물질로 이루어지는 구성 요소만이 존재하기 때문에, 정전기에 의한 손상이 발생하고 있다.That is, since the lower substrate includes components made of metal materials such as pixel electrodes and common electrodes, static electricity may be emitted to the outside through the lower substrate. Since only components made of non-metallic materials exist, damage by static electricity occurs.

본 발명은 위와 같이 횡전계 방식 액정표시장치의 상부기판인 컬러필터 기판에서의 정전기에 의한 손상을 방지하고자 한다.The present invention is to prevent the damage caused by static electricity in the color filter substrate that is the upper substrate of the transverse electric field type liquid crystal display device as described above.

즉, 컬러필터 기판에 별도의 구성 요소를 형성하고, 이를 통해 정전기를 효과적으로 제거하고자 한다.That is, to form a separate component on the color filter substrate, through this to effectively remove the static electricity.

위와 같은 과제의 해결을 위해, 본 발명은 다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와; 상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과; 상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과; 상기 보호층 상에 위치하며, 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결된 제 2 연결패턴과; 상기 보호층 상에 위치하며, 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결되고, 그라운드에 접지된 FPCB와; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도전 도트와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 횡전계 방식 액정표시장치을 제공한다.In order to solve the above problems, the present invention defines a pixel area by crossing each other in the display area of the first substrate including a display area in which a plurality of pixel areas are defined and a non-display area around the display area. Gate wiring and data wiring; A thin film transistor connected to the gate line and the data line and positioned in each pixel area; A first connection pattern on the first substrate of the non-display area; A protective layer covering the thin film transistor and the first connection pattern and having first and second contact holes respectively exposing one side and the other side of the first connection pattern; A pixel electrode on the passivation layer of the pixel region and connected to the thin film transistor; A common electrode on the passivation layer of the pixel region, the common electrode alternately arranged with the pixel electrode; A second connection pattern on the protective layer and connected to one side of the first connection pattern through the first contact hole; An FPCB disposed on the protective layer and connected to the other side of the first connection pattern through the second contact hole and grounded to ground; A transparent conductor layer positioned on the second side of the second substrate having a first side facing the first substrate and a second side opposite the first side; Conductive dots on one side of which are in contact with the transparent conductor layer and the other side of which is in contact with the second connection pattern; Provided is a transverse electric field type liquid crystal display device including a liquid crystal layer interposed between the first and second substrates.

다른 관점에서, 본 발명은 다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와; 상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과; 상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과; 상기 보호층 상에 위치하며, 일측이 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결되고 타측이 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결된 제 2 연결패턴과; 상기 보호층 상에 위치하며, 상기 제 2 연결패턴의 타측과 연결되며 그라운드에 접지된 FPCB와; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도 전 도트와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 횡전계 방식 액정표시장치을 제공한다.In another aspect, the present invention provides a display area in which a plurality of pixel areas are defined, and gate wiring and data defining the pixel areas by crossing each other in the display area of a first substrate including a non-display area around the display area. Wiring; A thin film transistor connected to the gate line and the data line and positioned in each pixel area; A first connection pattern on the first substrate of the non-display area; A protective layer covering the thin film transistor and the first connection pattern and having first and second contact holes respectively exposing one side and the other side of the first connection pattern; A pixel electrode on the passivation layer of the pixel region and connected to the thin film transistor; A common electrode on the passivation layer of the pixel region, the common electrode alternately arranged with the pixel electrode; A second connection pattern positioned on the protective layer and having one side connected to one side of the first connection pattern through the first contact hole and the other side connected to the other side of the first connection pattern through the second contact hole; ; An FPCB positioned on the protective layer and connected to the other side of the second connection pattern and grounded to ground; A transparent conductor layer positioned on the second side of the second substrate having a first side facing the first substrate and a second side opposite the first side; Conductive dots having one side in contact with the transparent conductor layer and the other side in contact with the second connection pattern; Provided is a transverse electric field type liquid crystal display device including a liquid crystal layer interposed between the first and second substrates.

상기 제 1 연결패턴은 상기 제 2 연결패턴보다 작은 저항을 갖는 물질로 이루어지는 것이 특징이다.The first connection pattern may be formed of a material having a smaller resistance than the second connection pattern.

상기 제 1 연결패턴은 상기 게이트 배선 또는 상기 데이터 배선과 동일층에 동일물질로 이루어지며, 상기 제 2 연결패턴은 상기 공통전극과 동일층에 동일물질로 이루어지는 것이 특징이다.The first connection pattern may be made of the same material as the gate line or the data line, and the second connection pattern may be made of the same material as the common electrode.

상기 제 1 연결패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나로 이루어지고, 상기 제 2 연결패턴은 ITO 또는 IZO로 이루어지는 것이 특징이다.The first connection pattern is made of any one of aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), copper (Cu), copper alloy, the second connection pattern is made of ITO or IZO.

상기 도전 도트는 은으로 이루어지는 것이 특징이다.The conductive dot is made of silver.

상기 제 2 기판의 제 2 면에 위치하며 상기 박막트랜지스터에 대응하는 블랙매트릭스와; 상기 제 2 기판의 제 2 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터를 포함하는 것이 특징이다.A black matrix on the second surface of the second substrate and corresponding to the thin film transistor; And a color filter positioned on a second surface of the second substrate and corresponding to each pixel area.

본 발명은 횡전계 방식 액정표시장치의 컬러필터 기판 외부에 투명 도전층을 형성하고 하부 기판의 연결패턴에 연결되도록 하여, 컬러필터 기판에 발생한 정전기를 제거함으로써, 정전기에 의한 손상을 방지한다.The present invention forms a transparent conductive layer outside the color filter substrate of the transverse electric field type liquid crystal display device and is connected to the connection pattern of the lower substrate, thereby eliminating static electricity generated in the color filter substrate, thereby preventing damage caused by static electricity.

또한, 하부 기판의 제 2 연결패턴을 저저항 금속 물질로 이루어지는 제 1 연 결패턴과 연결시킴으로써, 정전기에 의한 제 2 연결패턴의 손상을 방지하여 효과적인 정전기의 제거가 가능하다.In addition, by connecting the second connection pattern of the lower substrate with the first connection pattern made of a low-resistance metal material, it is possible to prevent the damage of the second connection pattern by static electricity to effectively remove the static electricity.

또한, 하부 기판의 제 2 연결패턴과 저저항 금속 물질로 이루어지는 제 1 연결패턴의 투 웨이 패스(two-way path)를 이용하여 정전기를 제거함으로써, 정전기의 제거가 보다 용이해진다.In addition, the static electricity is removed by using a two-way path of the second connection pattern of the lower substrate and the first connection pattern made of the low resistance metal material, thereby making it easier to remove the static electricity.

또한, 상기한 바와 같은 투 웨이 패스 구조의 제 1 및 제 2 연결패턴에 의해, 이중 어느 하나가 손상되더라도 정전기의 제거가 가능한 구조적 장점을 갖는다.In addition, by the first and second connection patterns of the two-way pass structure as described above, even if one of them is damaged, there is a structural advantage that can remove the static electricity.

이하, 도면을 참조하여 본 발명에 대해 자세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.3 is a schematic cross-sectional view of a portion of a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

도시한 바와 같이, 횡전계 방식 액정표시장치(100)는 마주보는 제 1 및 제 2 기판(110, 160)과, 상기 제 1 및 제 2 기판(110, 160) 사이에 개재되어 있는 액정층(170)과, 상기 제 1 및 제 2 기판(110, 160) 사이 가장자리에 위치하여 상기 액정층(170)의 누설을 방지하기 위한 씰패턴(182)을 포함하여 이루어진다.As illustrated, the transverse electric field type liquid crystal display device 100 includes a liquid crystal layer interposed between the first and second substrates 110 and 160 facing each other and the first and second substrates 110 and 160. 170 and a seal pattern 182 positioned at an edge between the first and second substrates 110 and 160 to prevent leakage of the liquid crystal layer 170.

상기 제 1 기판(110)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NA)으로 구분되어 있다. The first substrate 110 is divided into a display area DA in which a plurality of pixel areas P are defined, and a non-display area NA around the display area DA.

먼저 상기 표시영역(DA)을 살펴보면, 상기 제 1 기판(110)에는 게이트 전 극(112)과, 상기 게이트 전극(112)을 덮는 게이트 절연막(120)과, 상기 게이트 절연막(120) 상에서 상기 게이트 전극(112)과 대응되며 액티브층(122) 및 오믹콘택층(124)으로 이루어지는 반도체층(126)과, 상기 반도체층(126) 상에서 서로 이격하여 위치하는 소스 전극(132) 및 드레인 전극(134)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(120)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(122)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(124)은 불순물 비정질 실리콘으로 이루어진다.First, referring to the display area DA, the first substrate 110 may include a gate electrode 112, a gate insulating layer 120 covering the gate electrode 112, and the gate on the gate insulating layer 120. The semiconductor layer 126 corresponding to the electrode 112 and formed of the active layer 122 and the ohmic contact layer 124, and the source electrode 132 and the drain electrode 134 spaced apart from each other on the semiconductor layer 126. A thin film transistor Tr is formed. The gate insulating layer 120 is made of an inorganic insulating material such as silicon oxide or silicon nitride. The active layer 122 is made of pure amorphous silicon, and the ohmic contact layer 124 is made of impurity amorphous silicon.

또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(112)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(132)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.In addition, a gate line (not shown) and a data line (not shown) connected to the thin film transistor Tr are formed. The gate line is connected to the gate electrode 112 of the thin film transistor Tr, and the data line is connected to the source electrode 132 of the thin film transistor Tr. In addition, the gate line and the data line cross each other to define the pixel region P. FIG. That is, the gate line and the data line cross each other to define the pixel area P, and the thin film transistor Tr connected to the gate line and the data line is formed in the pixel area P.

상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(134)을 노출시키는 드레인 콘택홀(142)을 포함하는 보호층(140)이 형성되어 있다. 상기 보호층(140)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.A passivation layer 140 including a drain contact hole 142 exposing the drain electrode 134 of the thin film transistor Tr is formed on the thin film transistor Tr. The protective layer 140 is made of an organic insulating material such as benzocyclobutene (BCB) or photo acryl or an inorganic insulating material such as silicon nitride or silicon oxide.

상기 보호층(140) 상에는 서로 교대로 배열되는 화소전극(152)과 공통전극(154)이 위치하고 있다. 상기 화소전극(152)은 상기 드레인 콘택홀(142)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(134)과 연결되어 있으며, 상기 공통전극(154)과 수평 전계를 형성하여 상기 액정층(170)을 구동시킨다. The pixel electrode 152 and the common electrode 154 are alternately arranged on the passivation layer 140. The pixel electrode 152 is connected to the drain electrode 134 of the thin film transistor Tr through the drain contact hole 142, and forms a horizontal electric field with the common electrode 154 to form the liquid crystal layer 170. ).

한편, 상기 비표시영역(NA)을 살펴보면, 상기 제 1 기판(110) 상에 상기 게이트 절연막(120)과 상기 보호층(140)이 적층되어 있고, 상기 보호층(140) 상부에 연결패턴(156)이 형성되어 있다. 또한, 상기 연결패턴(156)의 일측에는 FPCB(flexible printed circuit board)(186)가 연결되어 있다.Meanwhile, referring to the non-display area NA, the gate insulating layer 120 and the protective layer 140 are stacked on the first substrate 110, and a connection pattern (above the protective layer 140 is formed). 156 is formed. In addition, a flexible printed circuit board (FPCB) 186 is connected to one side of the connection pattern 156.

상기한 구성이 형성되어 있는 제 1 기판(110)은 어레이 기판으로 지칭될 수도 있다.The first substrate 110 having the above-described configuration may be referred to as an array substrate.

상기 제 1 기판(110)과 마주하는 상기 제 2 기판(160)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(162)와 상기 블랙매트릭스(162) 상에 위치하는 컬러필터층(164)이 형성되어 있다. 상기 블랙매트릭스(162)와 상기 컬러필터층(164)은 상기 제 1 기판(110)과 마주하도록 상기 제 2 기판(160)의 내측면에 위치하고 있다. 상기 블랙매트릭스(162)는 블랙 레진(resin)으로 이루어진다.The second substrate 160 facing the first substrate 110 has a black matrix 162 for blocking light in response to the thin film transistor Tr and a color filter layer on the black matrix 162. 164 is formed. The black matrix 162 and the color filter layer 164 are positioned on the inner side of the second substrate 160 to face the first substrate 110. The black matrix 162 is made of black resin.

또한, 상기 제 2 기판(160)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(166)이 형성되어 있다. 상기 투명 도전체층(166)은 상기 제 2 기판(160)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(160)은 컬러필터 기판이라 지칭될 수도 있다.In addition, a transparent conductor layer 166 made of a transparent conductive material is formed on an outer surface of the second substrate 160. The transparent conductor layer 166 is configured to emit and remove static electricity generated in the second substrate 160 to the outside. The second substrate 160 having the above-described configuration may be referred to as a color filter substrate.

횡전계 방식 액정표시장치(100)에서는 화소전극(152)과 공통전극(154)이 모두 하부기판인 제 1 기판(110) 상에 형성되며 상부기판인 제 2 기판(160)에 형성되 는 블랙매트릭스(162)와 컬러필터층(164)은 모두 절연물질로 이루어지기 때문에, 제 2 기판(160)에 정전기가 발생하는 경우 이를 제거할 수 없게 된다. 따라서, 본 발명에서는 제 2 기판(160) 외측면에 도전성 물질을 이용하여 상기 투명 도전체층(166)을 형성함으로써, 정전기의 통로 역할을 한다. 또한, 횡전계 방식 액정표시장치(100)는 제 2 기판(160)으로 빛이 통과하여 영상을 구현하므로, 상기 투명 도전체층(160)이 투명한 물질로 이루어져야 한다.In the transverse electric field type liquid crystal display device 100, both the pixel electrode 152 and the common electrode 154 are formed on the first substrate 110, which is the lower substrate, and are formed on the second substrate 160, which is the upper substrate. Since both the 162 and the color filter layer 164 are made of an insulating material, the static electricity generated in the second substrate 160 cannot be removed. Therefore, in the present invention, the transparent conductor layer 166 is formed on the outer surface of the second substrate 160 by using a conductive material, thereby serving as a path for static electricity. In addition, since the transverse electric field type liquid crystal display device 100 implements an image by passing light through the second substrate 160, the transparent conductor layer 160 should be made of a transparent material.

상기 제 2 기판(160) 외측면의 상기 투명 도전체층(166)과 상기 제 1 기판(110)에 형성되어 있는 상기 연결패턴(156)을 연결하는 도전 도트(conductive dot)(184)가 형성되어 있다. 상기 도전 도트(184)는 은(Ag)으로 이루어질 수 있다.Conductive dots 184 are formed to connect the transparent conductor layer 166 on the outer surface of the second substrate 160 and the connection pattern 156 formed on the first substrate 110. have. The conductive dot 184 may be made of silver (Ag).

위와 같은 구성에 의하면, 상기 제 2 기판(160) 상에 발생한 정전기는 상기 투명 도전체층(166), 상기 도전 도트(184), 상기 연결패턴(156)을 통해 상기 FPCB(186)로 전달되며, 상기 FPCB(186)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.According to the above configuration, the static electricity generated on the second substrate 160 is transferred to the FPCB 186 through the transparent conductor layer 166, the conductive dot 184, and the connection pattern 156. Since the FPCB 186 is configured to be grounded to ground, static electricity is released as a result.

여기서, 상기 연결패턴(156)은 상기 공통전극(154) 또는 화소전극(152)과 동일하게 투명 도전성 물질인 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)로 이루어지는데, 상기 연결패턴(156)이 외부로 노출되기 때문에 손상에 의해 연결이 끊어지는 문제가 발생한다. 또한, ITO 또는 IZO와 같은 물질은 비교적 저항이 크기 때문에, 정전기에 의해 전기적 손상이 발생하게 된다. 이러한 경우, 제 2 기판(160)에 발생하는 정전기가 제거될 수 없기 때문에, 제 2 기판(160)에 정전기에 의한 손상이 발생하고 있다.The connection pattern 156 may be formed of indium-tin-oxide (ITO) or indium-zinc-oxide, which is a transparent conductive material, similarly to the common electrode 154 or the pixel electrode 152. -zinc-oxide, IZO), the connection pattern 156 is exposed to the outside causes a problem that the connection is broken by damage. In addition, because materials such as ITO or IZO have a relatively high resistance, electrical damage is caused by static electricity. In this case, since static electricity generated in the second substrate 160 cannot be removed, damage caused by static electricity occurs in the second substrate 160.

도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도로, 상기한 제 1 실시예에서의 문제점을 극복하기 위한 것이다.FIG. 4 is a schematic cross-sectional view of a portion of a transverse electric field type liquid crystal display device according to a second embodiment of the present invention to overcome the problems in the first embodiment.

도시한 바와 같이, 횡전계 방식 액정표시장치(200)는 마주보는 제 1 및 제 2 기판(210, 260)과, 상기 제 1 및 제 2 기판(210, 260) 사이에 개재되어 있는 액정층(270)과, 상기 제 1 및 제 2 기판(210, 260) 사이 가장자리에 위치하여 상기 액정층(270)의 누설을 방지하기 위한 씰패턴(282)을 포함하여 이루어진다.As illustrated, the transverse electric field type liquid crystal display device 200 includes a liquid crystal layer interposed between the first and second substrates 210 and 260 facing each other and the first and second substrates 210 and 260. 270 and a seal pattern 282 positioned at an edge between the first and second substrates 210 and 260 to prevent leakage of the liquid crystal layer 270.

상기 제 1 기판(210)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NA)으로 구분되어 있다. The first substrate 210 is divided into a display area DA in which a plurality of pixel areas P are defined, and a non-display area NA around the display area DA.

먼저 상기 표시영역(DA)을 살펴보면, 상기 제 1 기판(210)에는 게이트 전극(212)과, 상기 게이트 전극(212)을 덮는 게이트 절연막(220)과, 상기 게이트 절연막(220) 상에서 상기 게이트 전극(212)과 대응되며 액티브층(222) 및 오믹콘택층(224)으로 이루어지는 반도체층(226)과, 상기 반도체층(226) 상에서 서로 이격하여 위치하는 소스 전극(232) 및 드레인 전극(234)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(220)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(222)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(224)은 불순물 비정질 실리콘으로 이루어진다.First, referring to the display area DA, the first substrate 210 may include a gate electrode 212, a gate insulating film 220 covering the gate electrode 212, and the gate electrode on the gate insulating film 220. The semiconductor layer 226 corresponding to the 212 and formed of the active layer 222 and the ohmic contact layer 224, and the source electrode 232 and the drain electrode 234 spaced apart from each other on the semiconductor layer 226. A thin film transistor Tr is formed. The gate insulating layer 220 is made of an inorganic insulating material such as silicon oxide or silicon nitride. The active layer 222 is made of pure amorphous silicon, and the ohmic contact layer 224 is made of impurity amorphous silicon.

또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게 이트 전극(212)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(232)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.In addition, a gate line (not shown) and a data line (not shown) connected to the thin film transistor Tr are formed. The gate line is connected to the gate electrode 212 of the thin film transistor Tr, and the data line is connected to the source electrode 232 of the thin film transistor Tr. In addition, the gate line and the data line cross each other to define the pixel region P. FIG. That is, the gate line and the data line cross each other to define the pixel area P, and the thin film transistor Tr connected to the gate line and the data line is formed in the pixel area P.

상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(234)을 노출시키는 드레인 콘택홀(242)을 포함하는 보호층(240)이 형성되어 있다. 상기 보호층(240)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.A passivation layer 240 including a drain contact hole 242 exposing the drain electrode 234 of the thin film transistor Tr is formed on the thin film transistor Tr. The protective layer 240 is made of an organic insulating material such as benzocyclobutene (BCB) or photo acryl, or an inorganic insulating material such as silicon nitride or silicon oxide.

상기 보호층(240) 상에는 서로 교대로 배열되는 화소전극(252)과 공통전극(254)이 위치하고 있다. 상기 화소전극(252)은 상기 드레인 콘택홀(242)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(234)과 연결되어 있으며, 상기 공통전극(254)과 수평 전계를 형성하여 상기 액정층(270)을 구동시킨다. The pixel electrode 252 and the common electrode 254 are alternately arranged on the passivation layer 240. The pixel electrode 252 is connected to the drain electrode 234 of the thin film transistor Tr through the drain contact hole 242, and forms a horizontal electric field with the common electrode 254 to form the liquid crystal layer 270. ).

한편, 상기 비표시영역(NA)을 살펴보면, 상기 제 1 기판(210) 상에 제 1 연결패턴(214)이 위치하고, 게이트 절연막(220)과 보호층(240)이 상기 제 1 연결패턴(214) 상에 순차 적층되어 있다. 이때, 상기 게이트 절연막(220)과 상기 보호층(240)에는 상기 제 1 연결패턴(214)의 양 측을 노출시키는 제 1 및 제 2 콘택홀(244, 246)이 형성되어 있다. 또한, 상기 보호층(240) 상에는 제 2 연결패턴(256)이 상기 제 1 콘택홀(244)을 통해 상기 제 1 연결패턴(214)의 일측과 접촉하여 연결되고 있으며, FPCB(286)가 상기 제 2 콘택홀(246)을 통해 상기 제 1 연결 패턴(214)의 타측과 접촉하여 연결되어 있다. 즉, 상기 제 2 연결패턴(256)과 상기 FPCB(286)는 상기 제 1 연결패턴(214)을 통해 서로 전기적으로 연결되어 있다.Meanwhile, referring to the non-display area NA, a first connection pattern 214 is disposed on the first substrate 210, and a gate insulating layer 220 and a protective layer 240 are formed on the first connection pattern 214. ) Are sequentially stacked. In this case, first and second contact holes 244 and 246 exposing both sides of the first connection pattern 214 are formed in the gate insulating layer 220 and the protective layer 240. In addition, the second connection pattern 256 is connected to one side of the first connection pattern 214 through the first contact hole 244 on the protective layer 240, and the FPCB 286 is connected to the protective layer 240. The second contact hole 246 is in contact with the other side of the first connection pattern 214 is connected. That is, the second connection pattern 256 and the FPCB 286 are electrically connected to each other through the first connection pattern 214.

상기 제 1 연결패턴(214)은 저저항 금속물질로 이루어지며, 상기 게이트 전극(212)과 동일층에 동일물질로 이루어진다. 이와 달리, 상기 제 1 연결패턴(214)은 상기 게이트 절연막(220) 상에 상기 소스 및 드레인 전극(232, 234)과 동일층에 동일물질로 이루어질 수 있다. 예를 들어, 상기 저저항 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 상기 제 2 연결패턴(256)은 상기 보호층(240) 상에 위치하며, 상기 화소전극(252) 및 상기 공통전극(254)과 동일층에 동일물질로 이루어진다. 즉, 상기 제 2 연결패턴(256)은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진다. 이때, 상기 제 2 연결패턴(256)을 이루는 물질의 저항은 상기 제 1 연결패턴(214)을 이루는 물질의 저항보다 크다.The first connection pattern 214 is made of a low resistance metal material, and is made of the same material on the same layer as the gate electrode 212. Alternatively, the first connection pattern 214 may be formed of the same material on the gate insulating layer 220 and the same layer as the source and drain electrodes 232 and 234. For example, the low resistance metal material is any one of aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), copper (Cu), and copper alloy. The second connection pattern 256 is positioned on the passivation layer 240 and is formed of the same material as the pixel electrode 252 and the common electrode 254. That is, the second connection pattern 256 is made of a transparent conductive material such as ITO or IZO. In this case, the resistance of the material constituting the second connection pattern 256 is greater than the resistance of the material constituting the first connection pattern 214.

상기한 구성이 형성되어 있는 제 1 기판(210)은 어레이 기판으로 지칭될 수도 있다.The first substrate 210 having the above-described configuration may be referred to as an array substrate.

상기 제 1 기판(210)과 마주하는 상기 제 2 기판(260)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(262)와 상기 블랙매트릭스(262) 상에 위치하는 컬러필터층(264)이 형성되어 있다. 상기 블랙매트릭스(262)와 상기 컬러필터층(264)은 상기 제 1 기판(210)과 마주하도록 상기 제 2 기판(260)의 내측면에 위치하고 있다. 상기 블랙매트릭스(262)는 블랙 레진(resin)으로 이루어진다.On the second substrate 260 facing the first substrate 210, a black matrix 262 for blocking light in response to the thin film transistor Tr and a color filter layer disposed on the black matrix 262. 264 is formed. The black matrix 262 and the color filter layer 264 are positioned on the inner side of the second substrate 260 to face the first substrate 210. The black matrix 262 is made of black resin.

또한, 상기 제 2 기판(260)의 외측면에는 투명 도전성 물질로 이루어지는 투명 도전체층(266)이 형성되어 있다. 상기 투명 도전체층(266)은 상기 제 2 기판(260)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(260)은 컬러필터 기판이라 지칭될 수도 있다.In addition, a transparent conductor layer 266 made of a transparent conductive material is formed on an outer surface of the second substrate 260. The transparent conductor layer 266 is configured to emit and remove static electricity generated in the second substrate 260 to the outside. The second substrate 260 having the above-described configuration may be referred to as a color filter substrate.

또한, 상기 제 2 기판(260) 외측면의 상기 투명 도전체층(266)과 상기 제 1 기판(210)에 형성되어 있는 상기 제 2 연결패턴(256)을 연결하는 도전 도트(conductive dot)(284)가 형성되어 있다. 상기 도전 도트(284)는 은(Ag)으로 이루어질 수 있다.In addition, a conductive dot 284 connecting the transparent conductor layer 266 on the outer surface of the second substrate 260 and the second connection pattern 256 formed on the first substrate 210. ) Is formed. The conductive dot 284 may be made of silver (Ag).

위와 같은 구성에 의하면, 상기 제 2 기판(260) 상에 발생한 정전기는 상기 투명 도전체층(266), 상기 도전 도트(284), 상기 제 2 연결패턴(256) 및 제 1 연결패턴(214)을 통해 상기 FPCB(286)로 전달되며, 상기 FPCB(286)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다.According to the above configuration, the static electricity generated on the second substrate 260 may cause the transparent conductor layer 266, the conductive dot 284, the second connection pattern 256, and the first connection pattern 214 to be discharged. It is delivered to the FPCB 286 via the FPCB 286, which is configured to ground to ground, resulting in the discharge of static electricity.

또한, ITO 등의 투명 도전성 물질로 이루어지는 상기 제 2 연결패턴(256)은 저저항 금속 물질로 이루어지는 상기 제 1 연결패턴(214)과 연결되기 때문에, 전기적 저항이 줄어들어 정전기에 의한 전기적 손상을 방지할 수 있다. 또한, 상기 제 1 연결패턴(214)은 상기 게이트 절연막(220) 및 상기 보호층(240)에 의해 덮여 있기 때문에, 제 1 실시예에서 상기 연결패턴(156)이 노출되어 발생하는 손상 또한 방지된다.In addition, since the second connection pattern 256 made of a transparent conductive material such as ITO is connected to the first connection pattern 214 made of a low resistance metal material, electrical resistance is reduced to prevent electrical damage by static electricity. Can be. In addition, since the first connection pattern 214 is covered by the gate insulating layer 220 and the protective layer 240, damage caused by exposing the connection pattern 156 in the first embodiment is also prevented. .

도 5는 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.5 is a schematic cross-sectional view of a part of a transverse electric field type liquid crystal display device according to a third exemplary embodiment of the present invention.

도시한 바와 같이, 횡전계 방식 액정표시장치(300)는 마주보는 제 1 및 제 2 기판(310, 360)과, 상기 제 1 및 제 2 기판(310, 360) 사이에 개재되어 있는 액정층(370)과, 상기 제 1 및 제 2 기판(310, 360) 사이 가장자리에 위치하여 상기 액정층(370)의 누설을 방지하기 위한 씰패턴(382)을 포함하여 이루어진다.As illustrated, the transverse electric field type liquid crystal display device 300 includes a liquid crystal layer interposed between the first and second substrates 310 and 360 facing each other and the first and second substrates 310 and 360. 370 and a seal pattern 382 positioned at an edge between the first and second substrates 310 and 360 to prevent leakage of the liquid crystal layer 370.

상기 제 1 기판(310)은 다수의 화소영역(P)이 정의되어 있는 표시영역(DA)과 상기 표시영역(DA) 주변의 비표시영역(NA)으로 구분되어 있다. The first substrate 310 is divided into a display area DA in which a plurality of pixel areas P are defined, and a non-display area NA around the display area DA.

먼저 상기 표시영역(DA)을 살펴보면, 상기 제 1 기판(310)에는 게이트 전극(312)과, 상기 게이트 전극(312)을 덮는 게이트 절연막(320)과, 상기 게이트 절연막(320) 상에서 상기 게이트 전극(312)과 대응되며 액티브층(322) 및 오믹콘택층(324)으로 이루어지는 반도체층(326)과, 상기 반도체층(326) 상에서 서로 이격하여 위치하는 소스 전극(332) 및 드레인 전극(334)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 상기 게이트 절연막(320)은 산화실리콘 또는 질화실리콘과 같은 무기절연물질로 이루어진다. 상기 액티브층(322)은 순수 비정질 실리콘으로 이루어지고, 상기 오믹콘택층(324)은 불순물 비정질 실리콘으로 이루어진다.First, referring to the display area DA, the first substrate 310 includes a gate electrode 312, a gate insulating layer 320 covering the gate electrode 312, and the gate electrode on the gate insulating layer 320. The semiconductor layer 326 corresponding to the 312 and formed of the active layer 322 and the ohmic contact layer 324, and the source electrode 332 and the drain electrode 334 spaced apart from each other on the semiconductor layer 326. A thin film transistor Tr is formed. The gate insulating layer 320 is made of an inorganic insulating material such as silicon oxide or silicon nitride. The active layer 322 is made of pure amorphous silicon, and the ohmic contact layer 324 is made of impurity amorphous silicon.

또한, 상기 박막트랜지스터(Tr)와 연결되는 게이트 배선(미도시) 및 데이터 배선(미도시)이 형성되어 있다. 상기 게이트 배선은 상기 박막트랜지스터(Tr)의 게이트 전극(312)과 연결되며, 상기 데이터 배선은 상기 박막트랜지스터(Tr)의 소스 전극(332)과 연결되어 있다. 또한, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하고 있다. 즉, 상기 게이트 배선 및 데이터 배선은 서로 교차하여 화소영역(P)을 정의하며, 상기 화소영역(P)에는 상기 게이트 배선 및 데이터 배선과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다.In addition, a gate line (not shown) and a data line (not shown) connected to the thin film transistor Tr are formed. The gate line is connected to the gate electrode 312 of the thin film transistor Tr, and the data line is connected to the source electrode 332 of the thin film transistor Tr. In addition, the gate line and the data line cross each other to define the pixel region P. FIG. That is, the gate line and the data line cross each other to define the pixel area P, and the thin film transistor Tr connected to the gate line and the data line is formed in the pixel area P.

상기 박막트랜지스터(Tr) 상에는 상기 박막트랜지스터(Tr)의 드레인 전극(334)을 노출시키는 드레인 콘택홀(342)을 포함하는 보호층(340)이 형성되어 있다. 상기 보호층(340)은 벤조사이클로부텐(BCB), 포토아크릴(photo acryl)와 같은 유기절연물질 또는 질화실리콘, 산화실리콘과 같은 무기절연물질로 이루어진다.A passivation layer 340 including a drain contact hole 342 exposing the drain electrode 334 of the thin film transistor Tr is formed on the thin film transistor Tr. The protective layer 340 is made of an organic insulating material such as benzocyclobutene (BCB) or photo acryl, or an inorganic insulating material such as silicon nitride or silicon oxide.

상기 보호층(340) 상에는 서로 교대로 배열되는 화소전극(352)과 공통전극(354)이 위치하고 있다. 상기 화소전극(352)은 상기 드레인 콘택홀(342)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(334)과 연결되어 있으며, 상기 공통전극(354)과 수평 전계를 형성하여 상기 액정층(370)을 구동시킨다.The pixel electrode 352 and the common electrode 354 are alternately arranged on the passivation layer 340. The pixel electrode 352 is connected to the drain electrode 334 of the thin film transistor Tr through the drain contact hole 342 and forms a horizontal electric field with the common electrode 354 to form the liquid crystal layer 370. ).

한편, 상기 비표시영역(NA)을 살펴보면, 상기 제 1 기판(310) 상에 제 1 연결패턴(314)이 위치하고, 게이트 절연막(320)과 보호층(340)이 상기 제 1 연결패턴(314) 상에 순차 적층되어 있다. 이때, 상기 게이트 절연막(320)과 상기 보호층(340)에는 상기 제 1 연결패턴(314)의 양 측을 노출시키는 제 1 및 제 2 콘택홀(344, 346)이 형성되어 있다. 또한, 상기 보호층(340) 상에는 제 2 연결패턴(356)이 형성되어 있다. 상기 제 2 연결패턴(356)의 일끝은 상기 제 1 콘택홀(344)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되고, 상기 제 2 연결패턴(356)의 타끝은 상기 제 2 콘택홀(346)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되어 있다. 또한, FPCB(486)가 상기 제 2 연결패턴(356)과 접촉하여 연결되어 있다. Meanwhile, referring to the non-display area NA, a first connection pattern 314 is positioned on the first substrate 310, and a gate insulating layer 320 and a protective layer 340 are formed on the first connection pattern 314. ) Are sequentially stacked. In this case, first and second contact holes 344 and 346 exposing both sides of the first connection pattern 314 are formed in the gate insulating layer 320 and the protective layer 340. In addition, a second connection pattern 356 is formed on the protective layer 340. One end of the second connection pattern 356 is connected in contact with the first connection pattern 314 through the first contact hole 344, and the other end of the second connection pattern 356 is connected to the second contact. The first connection pattern 314 is contacted and connected through the hole 346. In addition, the FPCB 486 is connected to and in contact with the second connection pattern 356.

상기 제 1 연결패턴(314)은 저저항 금속물질로 이루어지며, 상기 게이트 전극(312)과 동일층에 동일물질로 이루어진다. 이와 달리, 상기 제 1 연결패턴(314)은 상기 게이트 절연막(320) 상에 상기 소스 및 드레인 전극(332, 334)과 동일층에 동일물질로 이루어질 수 있다. 예를 들어, 상기 저저항 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 상기 제 2 연결패턴(356)은 상기 보호층(340) 상에 위치하며, 상기 화소전극(352) 및 상기 공통전극(354)과 동일층에 동일물질로 이루어진다. 즉, 상기 제 2 연결패턴(356)은 ITO 또는 IZO와 같은 투명 도전성 물질로 이루어진다. 이때, 상기 제 2 연결패턴(356)을 이루는 물질의 저항은 상기 제 1 연결패턴(314)을 이루는 물질의 저항보다 크다.The first connection pattern 314 is made of a low resistance metal material, and is made of the same material as the gate electrode 312. In contrast, the first connection pattern 314 may be formed of the same material on the gate insulating layer 320 and on the same layer as the source and drain electrodes 332 and 334. For example, the low resistance metal material is any one of aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), copper (Cu), and copper alloy. The second connection pattern 356 is disposed on the passivation layer 340 and is formed of the same material as the pixel electrode 352 and the common electrode 354. That is, the second connection pattern 356 is made of a transparent conductive material such as ITO or IZO. In this case, the resistance of the material constituting the second connection pattern 356 is greater than the resistance of the material constituting the first connection pattern 314.

상기한 구성이 형성되어 있는 제 1 기판(310)은 어레이 기판으로 지칭될 수도 있다.The first substrate 310 having the above-described configuration may be referred to as an array substrate.

상기 제 1 기판(310)과 마주하는 상기 제 2 기판(360)에는 상기 박막트랜지스터(Tr)에 대응하여 빛을 차단하기 위한 블랙매트릭스(362)와 상기 블랙매트릭스(362) 상에 위치하는 컬러필터층(364)이 형성되어 있다. 상기 블랙매트릭스(362)와 상기 컬러필터층(364)은 상기 제 1 기판(310)과 마주하도록 상기 제 2 기판(360)의 내측면에 위치하고 있다. 상기 블랙매트릭스(262)는 블랙 레진(resin)으로 이루어진다.On the second substrate 360 facing the first substrate 310, a black matrix 362 for blocking light in response to the thin film transistor Tr and a color filter layer disposed on the black matrix 362. 364 is formed. The black matrix 362 and the color filter layer 364 are positioned on the inner side of the second substrate 360 to face the first substrate 310. The black matrix 262 is made of black resin.

또한, 상기 제 2 기판(360)의 외측면에는 투명 도전성 물질로 이루어지는 투 명 도전체층(366)이 형성되어 있다. 상기 투명 도전체층(366)은 상기 제 2 기판(360)에 발생하는 정전기를 외부로 방출하여 제거하기 위한 구성이다. 상기한 구성이 형성되어 있는 제 2 기판(360)은 컬러필터 기판이라 지칭될 수도 있다.In addition, a transparent conductor layer 366 made of a transparent conductive material is formed on an outer surface of the second substrate 360. The transparent conductor layer 366 is configured to emit and remove static electricity generated in the second substrate 360 to the outside. The second substrate 360 having the above-described configuration may be referred to as a color filter substrate.

또한, 상기 제 2 기판(360) 외측면의 상기 투명 도전체층(366)과 상기 제 1 기판(310)에 형성되어 있는 상기 제 2 연결패턴(356)을 연결하는 도전 도트(conductive dot)(384)가 형성되어 있다. 상기 도전 도트(384)는 은(Ag)으로 이루어질 수 있다.In addition, a conductive dot 384 connecting the transparent conductor layer 366 on the outer surface of the second substrate 360 and the second connection pattern 356 formed on the first substrate 310. ) Is formed. The conductive dot 384 may be made of silver (Ag).

위와 같은 구성에 의하면, 상기 제 2 기판(360) 상에 발생한 정전기는 상기 투명 도전체층(366), 상기 도전 도트(384), 상기 제 2 연결패턴(356) 및 제 1 연결패턴(314)을 통해 상기 FPCB(386)로 전달되며, 상기 FPCB(386)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다. 상기 도전 도트(384)는 상기 FPCB(386)과 상기 제 1 연결패턴(314) 및 상기 제 2 연결패턴(356)에 의해 병렬로 연결되기 때문에, 상기 제 1 및 제 2 연결패턴(314, 356) 중 어느 하나가 손상되더라도 전기적 연결을 유지할 수 있는 장점이 있다. According to the above configuration, the static electricity generated on the second substrate 360 may cause the transparent conductor layer 366, the conductive dot 384, the second connection pattern 356, and the first connection pattern 314 to be discharged. The FPCB 386 is delivered to the FPCB 386, and the FPCB 386 is configured to be grounded to ground, resulting in the discharge of static electricity. The conductive dots 384 are connected in parallel by the FPCB 386, the first connection patterns 314, and the second connection patterns 356, and thus, the first and second connection patterns 314 and 356. ), Even if any one of them is damaged, there is an advantage to maintain the electrical connection.

또한, ITO 등의 투명 도전성 물질로 이루어지는 상기 제 2 연결패턴(356)은 저저항 금속 물질로 이루어지는 상기 제 1 연결패턴(314)과 연결되기 때문에, 전기적 저항이 줄어들어 정전기에 의한 전기적 손상을 방지할 수 있다. 또한, 상기 제 1 연결패턴(314)은 상기 게이트 절연막(320) 및 상기 보호층(340)에 의해 덮여 있기 때문에, 제 1 실시예에서 상기 연결패턴(156)이 노출되어 발생하는 손상 또한 방지된다.In addition, since the second connection pattern 356 made of a transparent conductive material such as ITO is connected to the first connection pattern 314 made of a low resistance metal material, electrical resistance is reduced to prevent electrical damage by static electricity. Can be. In addition, since the first connection pattern 314 is covered by the gate insulating layer 320 and the protective layer 340, damage caused by exposing the connection pattern 156 in the first embodiment is also prevented. .

도 6은 본 발명의 횡전계 방식 액정표시장치용 어레이기판의 일부에 대한 개략적인 평면도이다.6 is a schematic plan view of a part of an array substrate for a transverse electric field type liquid crystal display device of the present invention.

도시한 바와 같이, 다수의 화소영역(P)을 포하하는 표시영역(DA)과 비표시영역(NA)가 정의된 상기 제 1 기판(310) 상에는 서로 교차하여 상기 화소영역(P)을 정의하는 게이트 배선(316) 및 데이터 배선(336)이 형성되어 있다. 또한, 각 화소영역(P)에는 상기 게이트 배선(316) 및 데이터 배선(336)과 연결된 상기 박막트랜지스터(Tr)가 형성되어 있다. 상기 박막트랜지스터(Tr)는 상기 게이트 배선(316)과 연결된 상기 게이트 전극(312)과, 상기 게이트 전극(312)을 덮는 상기 게이트 절연막(도 5의 320)과, 상기 게이트 절연막(320) 상에서 상기 게이트 전극(312)과 대응되며 액티브층(도 5의 322) 및 오믹콘택층(도 5의 324)으로 이루어지는 상기 반도체층(도 5의 326)과, 상기 반도체층(326) 상에서 서로 이격하여 위치하는 소스 전극(332) 및 드레인 전극(334)으로 구성된다. 상기 소스 전극(332)은 상기 데이터 배선(336)과 연결되어 있다.As illustrated, the pixel area P is defined by crossing each other on the first substrate 310 in which the display area DA and the non-display area NA including the plurality of pixel areas P are defined. The gate wiring 316 and the data wiring 336 are formed. In addition, the thin film transistor Tr connected to the gate line 316 and the data line 336 is formed in each pixel area P. FIG. The thin film transistor Tr may include the gate electrode 312 connected to the gate line 316, the gate insulating layer 320 of FIG. 5 covering the gate electrode 312, and the gate insulating layer 320. The semiconductor layer 326 of FIG. 5 and the semiconductor layer 326 that correspond to the gate electrode 312 and include an active layer 322 of FIG. 5 and an ohmic contact layer 324 of FIG. And a source electrode 332 and a drain electrode 334. The source electrode 332 is connected to the data line 336.

또한, 상기 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(334)과 연결된 화소전극(352)이 위치하고 있으며, 상기 화소전극(352)과 교대로 배열되는 공통전극(354)이 위치하고 있다. 도 6에서, 화소전극(352)이 드레인 전극(334)으로부터 직접 연결되는 것으로 도시되고 있으나, 도 5에 도시된 바와 같이 화소전극(352)은 보호층(340) 상에 형성되어 있는 드레인 콘택홀(342)을 통해 드레인 전극(334)와 연결되고 있다.In addition, a pixel electrode 352 connected to the drain electrode 334 of the thin film transistor Tr is positioned in each pixel region P, and a common electrode 354 alternately arranged with the pixel electrode 352 is disposed. It is located. In FIG. 6, the pixel electrode 352 is illustrated as being directly connected to the drain electrode 334. However, as shown in FIG. 5, the pixel electrode 352 is formed on the protective layer 340. It is connected to the drain electrode 334 through 342.

한편, 상기 비표시영역(NA)에는 전술한 바와 같이 횡전계 방식 액정표시장치의 상부기판인 제 2 기판의 외측면에 형성된 투명 도전체층과 연결되어 정전기를 외부로 방출하기 위한 정전기 방출 패드부(390)와, 상기 게이트 배선(316)에 전압을 인가하기 위한 게이트 패드부(392) 및 상기 데이터 배선(336)에 전압을 인가하기 위한 데이터 패드부(394)가 위치하고 있다.On the other hand, the non-display area NA is connected to the transparent conductor layer formed on the outer surface of the second substrate, which is the upper substrate of the transverse electric field type liquid crystal display device, as described above, to discharge static electricity to the outside ( 390, a gate pad portion 392 for applying a voltage to the gate line 316, and a data pad portion 394 for applying a voltage to the data line 336.

도시하지 않았지만, 상기 게이트 패드부(392) 및 상기 데이터 패드부(394)에는 FPCB가 연결되어 외부로부터 전압이 인가된다.Although not shown, an FPCB is connected to the gate pad portion 392 and the data pad portion 394 so that a voltage is applied from the outside.

그리고, 상기 정전기 방출 패드부(390)는 도 3 내지 도 5에 도시된 본 발명의 제 1 내지 제 3 실시예에서 설명된 구조를 갖는다.In addition, the electrostatic discharge pad portion 390 has the structure described in the first to third embodiments of the present invention shown in FIGS.

도 5를 참조하면, 상기 제 1 기판(310) 상에 제 1 연결패턴(314)이 위치하고, 게이트 절연막(320)과 보호층(340)이 상기 제 1 연결패턴(314) 상에 순차 적층되어 있다. 이때, 상기 게이트 절연막(320)과 상기 보호층(340)에는 상기 제 1 연결패턴(314)의 양 측을 노출시키는 제 1 및 제 2 콘택홀(344, 346)이 형성되어 있다. 또한, 상기 보호층(340) 상에는 제 2 연결패턴(356)이 형성되어 있다. 상기 제 2 연결패턴(356)의 일끝은 상기 제 1 콘택홀(344)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되고, 상기 제 2 연결패턴(356)의 타끝은 상기 제 2 콘택홀(346)을 통해 상기 제 1 연결패턴(314)과 접촉하여 연결되어 있다. 또한, FPCB(486)가 상기 제 2 연결패턴(356)과 접촉하여 연결되어 있다. Referring to FIG. 5, a first connection pattern 314 is positioned on the first substrate 310, and a gate insulating layer 320 and a protective layer 340 are sequentially stacked on the first connection pattern 314. have. In this case, first and second contact holes 344 and 346 exposing both sides of the first connection pattern 314 are formed in the gate insulating layer 320 and the protective layer 340. In addition, a second connection pattern 356 is formed on the protective layer 340. One end of the second connection pattern 356 is connected in contact with the first connection pattern 314 through the first contact hole 344, and the other end of the second connection pattern 356 is connected to the second contact. The first connection pattern 314 is contacted and connected through the hole 346. In addition, the FPCB 486 is connected to and in contact with the second connection pattern 356.

상기 제 1 연결패턴(314)은 저저항 금속물질로 이루어지며, 상기 게이트 전극(312)과 동일층에 동일물질로 이루어진다. 예를 들어, 상기 저저항 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나이다. 이와 달리, 상기 제 1 연결패턴(314)은 상기 게이트 절연막(320) 상에 상기 소스 및 드레인 전극(332, 334)과 동일층에 동일물질로 이루어질 수 있다. 상기 제 2 연결패턴(356)은 상기 보호층(340) 상에 위치하며, 상기 화소전극(352) 및 상기 공통전극(354)과 동일층에 동일물질로 이루어진다.The first connection pattern 314 is made of a low resistance metal material, and is made of the same material as the gate electrode 312. For example, the low resistance metal material is any one of aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), copper (Cu), and copper alloy. In contrast, the first connection pattern 314 may be formed of the same material on the gate insulating layer 320 and on the same layer as the source and drain electrodes 332 and 334. The second connection pattern 356 is disposed on the passivation layer 340 and is formed of the same material as the pixel electrode 352 and the common electrode 354.

상기 제 1 기판(310)과 마주보는 상기 제 2 기판(360) 외측면의 상기 투명 도전체층(366)과 상기 제 1 기판(310)에 형성되어 있는 상기 제 2 연결패턴(356)을 연결하는 도전 도트(conductive dot)(384)가 형성되어 있다. Connecting the transparent conductor layer 366 on the outer surface of the second substrate 360 facing the first substrate 310 and the second connection pattern 356 formed on the first substrate 310. Conductive dots 384 are formed.

위와 같은 구성에 의하면, 상기 제 2 기판(360) 상에 발생한 정전기는 상기 투명 도전체층(366), 상기 도전 도트(384), 상기 제 2 연결패턴(356) 및 제 1 연결패턴(314)을 통해 상기 FPCB(386)로 전달되며, 상기 FPCB(386)는 그라운드에 접지되도록 구성되기 때문에, 결과적으로 정전기가 방출되게 된다. According to the above configuration, the static electricity generated on the second substrate 360 may cause the transparent conductor layer 366, the conductive dot 384, the second connection pattern 356, and the first connection pattern 314 to be discharged. The FPCB 386 is delivered to the FPCB 386, and the FPCB 386 is configured to be grounded to ground, resulting in the discharge of static electricity.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art various modifications and changes of the present invention without departing from the spirit and scope of the present invention described in the claims below I can understand that you can.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.1 is a cross-sectional view of a general transverse electric field type liquid crystal display device.

도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(ON), 오프(OFF) 상태의 동작을 각각 도시한 단면도이다.2A and 2B are cross-sectional views illustrating operations of ON and OFF states of a general transverse electric field type liquid crystal display device, respectively.

도 3은 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.3 is a schematic cross-sectional view of a portion of a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

도 4는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.4 is a schematic cross-sectional view of a portion of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 5는 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 일부에 대한 개략적인 단면도이다.5 is a schematic cross-sectional view of a part of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 횡전계 방식 액정표시장치용 어레이기판의 일부에 대한 개략적인 평면도이다.6 is a schematic plan view of a part of an array substrate for a transverse electric field type liquid crystal display device of the present invention.

Claims (7)

다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과;A gate line and a data line intersecting each other in the display area of the first substrate including a display area in which a plurality of pixel areas are defined and a non-display area around the display area; 상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와;A thin film transistor connected to the gate line and the data line and positioned in each pixel area; 상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과;A first connection pattern on the first substrate of the non-display area; 상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과;A protective layer covering the thin film transistor and the first connection pattern and having first and second contact holes respectively exposing one side and the other side of the first connection pattern; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과;A pixel electrode on the passivation layer of the pixel region and connected to the thin film transistor; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과;A common electrode on the passivation layer of the pixel region, the common electrode alternately arranged with the pixel electrode; 상기 보호층 상에 위치하며, 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결된 제 2 연결패턴과;A second connection pattern on the protective layer and connected to one side of the first connection pattern through the first contact hole; 상기 보호층 상에 위치하며, 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결되고, 그라운드에 접지된 FPCB와;An FPCB disposed on the protective layer and connected to the other side of the first connection pattern through the second contact hole and grounded to ground; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과;A transparent conductor layer positioned on the second side of the second substrate having a first side facing the first substrate and a second side opposite the first side; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도전 도트와;Conductive dots on one side of which are in contact with the transparent conductor layer and the other side of which is in contact with the second connection pattern; 상기 제 1 및 제 2 기판 사이에 개재된 액정층Liquid crystal layer interposed between the first and second substrate 을 포함하는 횡전계 방식 액정표시장치.Transverse electric field type liquid crystal display device comprising a. 다수의 화소영역이 정의된 표시영역과, 상기 표시영역 주변의 비표시영역을 포함하는 제 1 기판의 상기 표시영역에서 서로 교차하여 상기 화소영역을 정의하는 게이트 배선 및 데이터 배선과;A gate line and a data line defining the pixel area by crossing each other in the display area of the first substrate including a display area in which a plurality of pixel areas are defined and a non-display area around the display area; 상기 게이트 배선 및 상기 데이터 배선에 연결되며, 상기 각 화소영역에 위치하는 박막트랜지스터와;A thin film transistor connected to the gate line and the data line and positioned in each pixel area; 상기 비표시영역의 상기 제 1 기판 상에 위치하는 제 1 연결패턴과;A first connection pattern on the first substrate of the non-display area; 상기 박막트랜지스터 및 상기 제 1 연결패턴을 덮으며, 상기 제 1 연결패턴의 일측 및 타측을 각각 노출시키는 제 1 및 제 2 콘택홀을 갖는 보호층과;A protective layer covering the thin film transistor and the first connection pattern and having first and second contact holes respectively exposing one side and the other side of the first connection pattern; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 박막트랜지스터와 연결된 화소전극과;A pixel electrode on the passivation layer of the pixel region and connected to the thin film transistor; 상기 화소영역의 상기 보호층 상에 위치하며, 상기 화소전극과 교대로 배열되는 공통전극과;A common electrode on the passivation layer of the pixel region, the common electrode alternately arranged with the pixel electrode; 상기 보호층 상에 위치하며, 일측이 상기 제 1 콘택홀을 통해 상기 제 1 연결패턴의 일측과 연결되고 타측이 상기 제 2 콘택홀을 통해 상기 제 1 연결패턴의 타측과 연결된 제 2 연결패턴과;A second connection pattern positioned on the protective layer and having one side connected to one side of the first connection pattern through the first contact hole and the other side connected to the other side of the first connection pattern through the second contact hole; ; 상기 보호층 상에 위치하며, 상기 제 2 연결패턴의 타측과 연결되며 그라운드에 접지된 FPCB와;An FPCB positioned on the protective layer and connected to the other side of the second connection pattern and grounded to ground; 상기 제 1 기판과 마주보는 제 1 면과 상기 제 1 면과 반대면인 제 2 면을갖는 제 2 기판의 상기 제 2 면에 위치하는 투명 도전체층과;A transparent conductor layer positioned on the second side of the second substrate having a first side facing the first substrate and a second side opposite the first side; 일측이 상기 투명 도전체층과 접촉하고, 타측이 상기 제 2 연결패턴과 접촉하는 도전 도트와;Conductive dots on one side of which are in contact with the transparent conductor layer and the other side of which is in contact with the second connection pattern; 상기 제 1 및 제 2 기판 사이에 개재된 액정층Liquid crystal layer interposed between the first and second substrate 을 포함하는 횡전계 방식 액정표시장치.Transverse electric field type liquid crystal display device comprising a. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 1 연결패턴은 상기 제 2 연결패턴보다 작은 저항을 갖는 물질로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.And wherein the first connection pattern is formed of a material having a resistance smaller than that of the second connection pattern. 제 3항에 있어서,The method of claim 3, wherein 상기 제 1 연결패턴은 상기 게이트 배선 또는 상기 데이터 배선과 동일층에 동일물질로 이루어지며, 상기 제 2 연결패턴은 상기 공통전극과 동일층에 동일물질로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.And wherein the first connection pattern is made of the same material on the same layer as the gate line or the data line, and the second connection pattern is made of the same material on the same layer as the common electrode. 제 3항에 있어서,The method of claim 3, wherein 상기 제 1 연결패턴은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 어느 하나로 이루어지고, 상기 제 2 연결패턴은 ITO 또는 IZO로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.The first connection pattern is made of any one of aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), copper (Cu), copper alloy, the second connection pattern is characterized in that made of ITO or IZO Electric field type liquid crystal display device. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 도전 도트는 은으로 이루어지는 것이 특징인 횡전계 방식 액정표시장치.And the conductive dots are made of silver. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 제 2 기판의 제 2 면에 위치하며 상기 박막트랜지스터에 대응하는 블랙매트릭스와;A black matrix on the second surface of the second substrate and corresponding to the thin film transistor; 상기 제 2 기판의 제 2 면에 위치하며 상기 각 화소영역에 대응하는 컬러필터를 포함하는 것이 특징인 횡전계 방식 액정표시장치.And a color filter disposed on a second surface of the second substrate and corresponding to each pixel area.
KR1020090092728A 2009-09-29 2009-09-29 In-plane switching mode liquid crystal display device KR101601059B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092728A KR101601059B1 (en) 2009-09-29 2009-09-29 In-plane switching mode liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092728A KR101601059B1 (en) 2009-09-29 2009-09-29 In-plane switching mode liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20110035145A true KR20110035145A (en) 2011-04-06
KR101601059B1 KR101601059B1 (en) 2016-03-09

Family

ID=44043523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092728A KR101601059B1 (en) 2009-09-29 2009-09-29 In-plane switching mode liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101601059B1 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130073664A (en) * 2011-12-23 2013-07-03 엘지디스플레이 주식회사 Display device
KR20140096635A (en) * 2013-01-28 2014-08-06 엘지디스플레이 주식회사 In-cell Touch Type Liquid Crystal Display and Method of fabricating the same
KR101432891B1 (en) * 2012-08-30 2014-08-21 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR20140117925A (en) * 2013-03-27 2014-10-08 엘지디스플레이 주식회사 Liquid crystal display device having minimized bezzel
US9041874B2 (en) 2012-03-19 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having shielding conductor
US9075279B2 (en) 2013-03-25 2015-07-07 Samsung Display Co., Ltd. Display device
KR20160010826A (en) * 2014-07-18 2016-01-28 삼성디스플레이 주식회사 Display device
CN105629603A (en) * 2016-03-16 2016-06-01 昆山龙腾光电有限公司 Display device and preparing method thereof
KR20160085948A (en) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 Liquid crystal display
GB2571596A (en) * 2017-08-30 2019-09-04 Lg Display Co Ltd Display device
WO2020019468A1 (en) * 2018-07-24 2020-01-30 武汉华星光电技术有限公司 Tft array substrate, manufacturing method therefor, and flexible liquid crystal display panel
WO2024172260A1 (en) * 2023-02-16 2024-08-22 삼성전자주식회사 Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014194A (en) * 1996-08-08 1998-05-25 김광호 Flat-panel liquid crystal display device for electrostatic discharge and method of manufacturing the same
KR20070077349A (en) * 2006-01-23 2007-07-26 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for fabricating thereof
KR20080003114A (en) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 Static electricity prevention for lcd
KR20080051259A (en) * 2006-12-05 2008-06-11 엘지디스플레이 주식회사 Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014194A (en) * 1996-08-08 1998-05-25 김광호 Flat-panel liquid crystal display device for electrostatic discharge and method of manufacturing the same
KR20070077349A (en) * 2006-01-23 2007-07-26 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for fabricating thereof
KR20080003114A (en) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 Static electricity prevention for lcd
KR20080051259A (en) * 2006-12-05 2008-06-11 엘지디스플레이 주식회사 Liquid crystal display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130073664A (en) * 2011-12-23 2013-07-03 엘지디스플레이 주식회사 Display device
US9041874B2 (en) 2012-03-19 2015-05-26 Samsung Display Co., Ltd. Liquid crystal display having shielding conductor
US9575374B2 (en) 2012-08-30 2017-02-21 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR101432891B1 (en) * 2012-08-30 2014-08-21 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR20140096635A (en) * 2013-01-28 2014-08-06 엘지디스플레이 주식회사 In-cell Touch Type Liquid Crystal Display and Method of fabricating the same
US9075279B2 (en) 2013-03-25 2015-07-07 Samsung Display Co., Ltd. Display device
KR20140117925A (en) * 2013-03-27 2014-10-08 엘지디스플레이 주식회사 Liquid crystal display device having minimized bezzel
KR20160010826A (en) * 2014-07-18 2016-01-28 삼성디스플레이 주식회사 Display device
KR20160085948A (en) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 Liquid crystal display
CN105629603A (en) * 2016-03-16 2016-06-01 昆山龙腾光电有限公司 Display device and preparing method thereof
GB2571596A (en) * 2017-08-30 2019-09-04 Lg Display Co Ltd Display device
US10571764B2 (en) 2017-08-30 2020-02-25 Lg Display Co., Ltd. Display device
GB2571596B (en) * 2017-08-30 2020-11-25 Lg Display Co Ltd Display device
WO2020019468A1 (en) * 2018-07-24 2020-01-30 武汉华星光电技术有限公司 Tft array substrate, manufacturing method therefor, and flexible liquid crystal display panel
WO2024172260A1 (en) * 2023-02-16 2024-08-22 삼성전자주식회사 Display apparatus

Also Published As

Publication number Publication date
KR101601059B1 (en) 2016-03-09

Similar Documents

Publication Publication Date Title
KR101601059B1 (en) In-plane switching mode liquid crystal display device
US11437463B2 (en) Display device
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
KR102059785B1 (en) Narrow bezel type array substrate for liquid crystal display device
KR101771562B1 (en) Liquid crystal display and method for manufacturing the same
KR102007833B1 (en) Array substrate for fringe field switching mode liquid crystal display device
KR100620322B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
KR101791578B1 (en) Liquid crystal display
KR101623188B1 (en) Liquid crystal display device and Method of fabricating the same
JP5940163B2 (en) Semiconductor device and display device
KR20150026033A (en) Liquid crystal display device and method of fabricating the same
CN104102057B (en) Thin film transistor array panel and method of manufacturing the same
KR20110037307A (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR20080020168A (en) Array substrate and display panel having the same
US20100171896A1 (en) Liquid crystal display device and electronic apparatus
KR20110054727A (en) Array substrate for liquid crystal display device and liquid crystal display device including the same
US10503035B2 (en) Display device
KR101046923B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR20130018057A (en) Array substrate for in-plane switching mode liquid crystal display device
KR101904979B1 (en) Narrow bezel type liquid crystal display device
KR20120015162A (en) Liquid crystal display device and method for fabricating the same
KR20120116715A (en) Array substrate for in-plane switching mode liquid crystal display device
KR20110105893A (en) Array substrate for double rate drive type liquid crystal display device
KR101374111B1 (en) Electrostatic Discharging Circuit of Thin Film Transistor and Method for Fabricating the Same
JP4867807B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5