KR20110033433A - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR20110033433A
KR20110033433A KR1020090090929A KR20090090929A KR20110033433A KR 20110033433 A KR20110033433 A KR 20110033433A KR 1020090090929 A KR1020090090929 A KR 1020090090929A KR 20090090929 A KR20090090929 A KR 20090090929A KR 20110033433 A KR20110033433 A KR 20110033433A
Authority
KR
South Korea
Prior art keywords
pixel
common
line
electrode
liquid crystal
Prior art date
Application number
KR1020090090929A
Other languages
English (en)
Inventor
오재영
이재균
신동수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090090929A priority Critical patent/KR20110033433A/ko
Publication of KR20110033433A publication Critical patent/KR20110033433A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 기판상에 교차배열되어 화소영역을 정의하는 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되는 박막 트랜지스터; 상기 화소영역의 가장자리 중 상기 게이트라인과 상기 데이터라인에 인접한 세개의 변에 적어도 하나의 요철을 포함하는 제1 보상패턴을 포함하도록 형성되는 공통라인; 및 상기 박막 트랜지스터의 드레인 전극과 연결되고, 상기 화소영역의 가장자리 중 상기 게이트라인과 상기 데이터라인에 인접한 세개의 변에 상기 공통라인의 적어도 일부와 중첩되고 적어도 하나의 요철을 포함하는 제2 보상패턴을 포함하도록 형성되는 제1 화소전극; 을 포함하는 액정표시소자를 제공한다.
액정표시소자, 정전용량, 공정오차

Description

액정표시소자{Liquid Crystal Display Device}
본 발명은 액정표시소자에 관한 것으로, 소자특성의 균일성을 높여서 화질을 개선시킬 수 있는 액정표시소자에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시소자(Liquid Crystal Display), 플라즈마표시패널(Plasma Display Panel), 전계발광표시장치(Electro Luminescent Dispaly), 진공형광표시장치(Vacuum Fluorescent Display) 등 여러가지 평판표시장치가 연구되고 있으며, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중, 액정표시소자가 화질이 우수하고, 경량, 박형, 저소비 전력의 장점으로 인하여, 이동형 화상 표시장치로 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 데스크탑 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이, 액정표시소자가 일반적인 화면표시장치로서 다양한 부분에 적용되기 위해서는, 경량, 박형, 저소비전력의 특징을 유지하면서도, 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려있다고 할 수 있다.
액정표시소자는 액정의 성질과 패턴의 구조에 따른 다양한 모드가 있다. 구체적으로, 액정표시소자의 모드로는 액정 방향자가 90도 꼬여지도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 방식(Twisted Nematic Mode)과, 한 기판상에 두 개의 전극을 형성하여 액정 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode) 등이 있다.
그 중, 횡전계방식 액정표시소자는 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판으로 구성되는 것이 일반적이다. 이때, 컬러 필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와 블랙 매트릭스 상에 색상을 구현하기 위한 적색(Red), 녹색(Green), 청색(Blue) 등의 컬러 필터층이 형성된다.
도 1은 종래기술에 따른 횡전계방식 액정표시소자를 나타내는 평면도이다.
도 1에 도시된 바와 같이, 종래기술에 따른 횡전계방식 액정표시소자는, 수직으로 교차배열되어 화소영역을 정의하는 게이트라인(10)과 데이터라인(20), 게이트라인(10)과 데이터라인(20)의 교차영역에 형성되는 박막 트랜지스터(30), 화소영역의 가장자리 중 게이트라인(10)과 데이터라인(20)에 인접한 2개의 변에 배치되는 공통라인(40), 제1 컨택홀(31)을 통해 박막 트랜지스터(30)의 드레인 전극과 연결되고 공통라인(40)의 적어도 일부와 중첩되도록 화소영역의 가장자리 중 게이트라인(10)과 데이터라인(20)에 인접한 3개의 변에 배치되는 제1 화소전극(50), 제1 화소전극(50)으로부터 분기되고 일정한 간격으로 돌출되어 화소영역에 배치되는 복수 의 제2 화소전극(51), 제2 컨택홀(41)을 통해 공통라인(40)과 연결되고 화소영역의 가장자리 중 제1 화소전극(50)이 형성되지 않은 변에 데이터라인(20) 방향으로 배치되는 제1 공통전극(60) 및 제1 공통전극(60)으로부터 분기되고 일정한 간격으로 돌출되어 상기 복수의 제2 화소전극(51)과 교번되도록 화소영역에 배치되는 복수의 제2 공통전극(61)으로 구성된다.
여기서, 복수의 제2 화소전극(51)의 분기방향은 게이트라인(10)과 평행하지 않고, 소정각도로 경사져있다. 특히, 화소영역의 상측에 배치된 복수의 제2 화소전극(51)은 게이트라인(10)(도 1에서, 상측으로 도시됨)을 향하여 분기되고, 화소영역의 하측에 배치된 복수의 제2 화소전극(51)은 화소영역의 상측에 배치된 복수의 제2 화소전극(51)의 분기방향과 대칭되는 방향(도 1에서, 하측으로 도시됨)으로 분기된다. 또한, 복수의 제2 공통전극(61) 각각은 인접한 제2 화소전극(51)과 평행되도록 분기된다.
한편, 화소영역에 180도 회전된 'ㄷ'형태로 형성되는 제1 화소전극(50)과 제1 화소전극(50)으로부터 분기되는 복수의 제2 화소전극(51)(이하, 제1 화소전극(50)과 복수의 제2 화소전극(51)을 통칭하여 '화소전극(50, 51)'이라 함)은 화소영역에 'ㄱ' 형태로 형성되는 공통라인(40)의 적어도 일부와 중첩되도록 형성된다. 보다 상세하게는, 화소전극(50, 51)과 공통라인(40)은 그 사이에 적층된 절연층(미도시)에 의해 절연된 상태로, 서로 적어도 일부가 중첩되며, 공통라인(40)과 화소전극(50, 51)의 중첩영역에서 정전용량(Storage Capacitance)이 발생된다.
일반적으로, 인접한 제2 화소전극(51)과 제2 공통전극(61) 사이에 형성된 전 압차에 의해 전계가 형성되고, 이와 같은 전계에 의하여 광 투과율을 조절하도록 액정층이 구동된다. 그리고, 공통라인(40)과 화소전극(50, 51)에 의해 형성되는 정전용량은 다음 신호가 인가되기 전까지 액정층이 계속 구동될 수 있도록 액정층에 충전된 전압을 유지시킨다. 이에 따라, 정전용량이 크게 형성될수록, 액정층에 충전된 전압이 유지되는 기간이 길어지므로, 액정표시소자가 보다 안정적으로 구동될 수 있다. 그러나, 정전용량을 증가시키기 위한 방안으로, 공통라인(40) 또는 화소전극(50, 51)의 폭을 넓게 설계하는 경우, 화소에서 빛이 통과되어 나올 수 있는 면적의 비율인 개구율이 낮아지게 된다.
또한, 화소전극(50, 51)을 형성하기 위한 패터닝 공정에서, 패턴이 잘못 정렬되는 공정오차에 의해 정전용량이 변동하게 된다. 즉, 패턴이 상/하/좌/우측으로 밀리면, 화소전극(50, 51)이 설계와는 다른 위치에 배치됨에 따라, 공통라인(40)과 화소전극(50, 51)이 중첩되는 영역의 면적이 달라지게 된다. 특히, 공통라인(40)과 화소전극(50, 51)이 중첩되는 영역의 면적이 넓을수록, 공정오차에 의한 정전용량의 변동율이 커지게 된다. 이와 같이, 공정오차에 의한 정전용량의 변동율이 높아지면, 화소간의 특성이 균일하지 않으므로, 휘도저하, 화면의 깜박임(flicker) 발생, 밝기의 불균일, 색재현율의 균일성 저하 등과 같은 현상이 발생하여 화질이 저하될 수 있다.
이에 따라, 본 발명은 개구율의 감소를 최소화하면서도 정전용량을 증가시킬 수 있고, 공정오차에 의한 정전용량의 변동율을 감소시켜 화질을 개선시킨 액정표시소자를 제공하는 데에 그 목적이 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 기판상에 교차배열되어 화소영역을 정의하는 게이트라인과 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되는 박막 트랜지스터; 상기 화소영역의 가장자리 중 상기 게이트라인과 상기 데이터라인에 인접한 세개의 변에 적어도 하나의 요철을 포함하는 제1 보상패턴을 포함하도록 형성되는 공통라인; 및 상기 박막 트랜지스터의 드레인 전극과 연결되고, 상기 화소영역의 가장자리 중 상기 게이트라인과 상기 데이터라인에 인접한 세개의 변에 상기 공통라인의 적어도 일부와 중첩되고 적어도 하나의 요철을 포함하는 제2 보상패턴을 포함하도록 형성되는 제1 화소전극을 포함하는 액정표시소자를 제공한다.
이상과 같은 본 발명에 따르면, 공통라인과 제1 화소전극을 화소영역에 유사한 형태로 배치하여, 공통라인과 제1 화소전극의 중첩영역이 넓어지므로, 정전용량이 종래기술에 비해 크게 형성될 수 있다. 그리고, 공통라인과 제1 화소전극에 각각의 보상패턴을 포함시킴으로써, 공정오차에 의한 제1 화소전극의 위치변동이 보 상될 수 있도록 하여, 공정오차에 의한 정전용량의 변동율을 감소시킬 수 있으므로, 화소 특성의 균일도가 높아져서 액정표시소자의 화질이 개선될 수 있다.
이하, 첨부된 도면을 참고하여, 본 발명의 제1 실시예 및 제2 실시예에 따른 액정표시소자를 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 액정표시소자의 평면도이다.
본 발명의 제1 실시예에 따른 액정표시소자(100)는, 도 2에 도시된 바와 같이, 기판(미도시) 상에 수직으로 교차배열되어 화소영역을 정의하는 게이트라인(110)과 데이터라인(120), 게이트라인(110)과 데이터라인(120)이 교차되는 영역에 형성되는 박막 트랜지스터(Thin Film Transistor, 130), 화소영역의 가장자리 중 게이트라인(110)과 데이터라인(120)에 인접한 세 개의 변에 배치되는 공통라인(140), 제1 컨택홀(131)을 통해 박막 트랜지스터(130)의 드레인 전극과 연결되고 공통라인(140)의 적어도 일부와 중첩되도록 화소영역의 가장자리 중 게이트라인(110)과 데이터라인(120)에 인접한 세 개의 변에 배치되는 제1 화소전극(150), 제1 화소전극(150) 중 데이터라인(120)에 인접한 일부로부터 분기되고 일정한 간격으로 돌출되어 화소영역에 배치되는 복수의 제2 화소전극(151), 제2 컨택홀(141)을 통해 공통라인(140)과 연결되고 화소영역의 가장자리 중 제1 화소전극(150)이 형성되지 않은 변에 배치되는 제1 공통전극(160) 및 제1 공통전극(160)으로부터 분기되고 일정한 간격으로 돌출되어 상기 복수의 제2 화소전극(151)과 교번되도록 화소영역에 배치되는 복수의 제2 공통전극(161)을 포함하는 구성으로 이루어진다. 여기 서, 공통라인(140)과 제1 화소전극(150)은 그 사이에 적층된 절연층(미도시)에 의해 서로 절연되어, 화소영역에 180도 회전된 'ㄷ'형태로 각각 형성된다.
복수의 제2 화소전극(151)의 분기방향은 게이트라인(110)과 평행하지 않고, 소정 각도로 경사져 있다. 특히, 화소영역의 상측에 배치된 복수의 제2 화소전극(151)은 게이트라인(110)을 향하여 분기되고, 화소영역의 하측에 배치된 복수의 제2 화소전극(151)은 화소영역의 상측에 배치되는 복수의 제2 화소전극(151)과 대칭되도록 분기된다. 즉, 도 2에 도시된 바와 같이, 화소영역의 상측에 배치된 복수의 제2 화소전극(151)은 화소영역의 상측에 위치한 게이트라인(110)을 향하여 소정 각도로 경사져서 분기되고, 화소영역의 하측에 배치된 복수의 제2 화소전극(151)은 게이트라인(110)이 위치하지 않은 화소영역의 하측을 향하여 소정 각도로 경사져서 분기된다.
복수의 제2 공통전극(161)은 인접한 제2 화소전극(151)과 평행한 방향으로 분기된다. 즉, 화소영역의 상측에 위치한 복수의 제2 공통전극(161)과 화소영역의 하측에 위치한 복수의 제2 공통전극(161)은 서로 대칭된다.
한편, 제1 화소전극(150)과 복수의 제2 화소전극(151)(이하, 제1 화소전극(150)과 복수의 제2 화소전극(151)을 통칭하여 '화소전극(150, 151)'이라 함)은 절연층에 의해 공통라인(140)과 절연되어 있고, 공통라인(140)과 화소전극(150, 151)은 서로 적어도 일부가 중첩된다. 이와 같이 공통라인(140)과 화소전극(150, 151)이 중첩되는 영역에서 정전용량이 형성된다. 일반적으로, 인접한 제2 화소전극(151)과 제2 공통전극(161) 사이에 배치되는 액정층은 제2 화소전극(151)과 제2 공통전극(161) 사이에 형성된 전압차에 의한 전계를 통해 광 투과율을 조절하도록 구동된다. 이때, 공통라인(140)과 화소전극(150, 151)이 중첩되는 영역에서 형성되는 정전용량은 다음 신호가 인가되기 전까지 액정층이 계속 구동될 수 있도록 액정층에 충전된 전압을 유지시킨다.
제1 화소전극(150)과 복수의 제2 화소전극(151)은, 제1 공통전극(160)과 복수의 제2 공통전극(161)과 함께, 공통라인(140) 위에 증착된 절연층(미도시) 위에 ITO와 같은 투명전도체 또는 MoTi와 같은 금속 박막층을 증착한 다음, 정렬된 패턴으로 식각하는 패터닝 공정을 통해 형성된다. 이와 같은 패터닝 공정에서, 패턴이 설계와 다르게 상/하/좌/우로 밀려서 정렬되는 공정오차가 발생되면, 화소전극(150, 151)이 설계와 다른 위치에 배치된다. 이에 따라, 공통라인(140)과 화소전극(150, 151)이 중첩되는 영역인 정전용량의 면적이 변동하게 된다. 특히, 패턴이 좌/우측으로 밀려서 정렬되는 공정오차에 의한 정전용량의 변동율이, 패턴이 상/하측으로 밀려서 정렬되는 공정오차에 의한 정전용량의 변동율보다 높게 나타난다.
이하에서는, 제1 실시예에 따른 액정표시소자에 있어서, 패턴이 좌/우측으로 밀려서 정렬되는 공정오차에 의한 정전용량의 변동율에 대해 설명한다.
도 3a 내지 도 3c는 도 2에 도시된 액정표시소자의 정전용량을 나타낸 것으로, 도 3a는 패턴이 설계대로 정렬된 경우에서의 정전용량을 나타낸 것이고, 도 3b는 패턴이 설계보다 2um 좌측으로 밀린 경우에서의 정전용량을 나타낸 것이며, 도 3c는 패턴이 설계보다 2um 우측으로 밀린 경우에서의 정전용량을 나타낸 것이다.
아래의 표 1은 도 3a 내지 도 3c 각각의 정전용량의 면적을 측정한 측정값과 설계에 대한 오차율을 정리한 표이다.
설계 좌측 2.0um 이동 우측 2.0um 이동
면적 1934.6 um2 1840.7 um2 2100.4 um2
변동율 0% 4.85% 감소 8.57% 증가
패턴이 설계보다 좌측으로 2 um 밀린 경우(도 3b), 화소전극(150, 151)이 설계보다 데이터라인(120)으로부터 먼 거리에 배치됨에 따라, 정전용량은 설계에 따른 정전용량(도 3a)보다 작게 형성된다. 그러므로, 표 1에 나타낸 바와 같이, 패턴이 설계보다 좌측으로 2um 밀린 경우의 정전용량(도 3b)은 정전용량(도 3a)의 면적인 1934.6 um2보다 4.85% 감소된 1840.7 um2의 면적으로 형성된다.
그리고, 패턴이 설계보다 우측으로 2um2 밀린 경우(도 3c), 화소전극(150, 151)이 설계보다 데이터라인(120)과 인접하게 배치됨에 따라, 정전용량은 설계에 따른 정전용량(도 3a)보다 크게 형성된다. 그러므로, 표 1에 나타낸 바와 같이, 패턴이 설계보다 우측으로 2um2 밀린 경우의 정전용량(도 3c)은 설계에 따른 정전용량(도 3a)의 면적인 1934.6 um2보다 8.57% 증가된 2100.4 um2으로 형성된다.
다시 정리해보면, 제1 실시예에 따른 액정표시소자에 있어서, 패턴이 좌/우측으로 밀리는 공정오차에 의한 정전용량의 변동율은 4% 이상으로 나타나는 것을 확인할 수 있다.
이상과 같이, 제1 실시예에 따른 액정표시소자는, 화소영역에 180도 회전된 'ㄷ'형태로 형성되는 공통라인(140)과 제1 화소전극(150)에 의해 정전용량을 형성함으로써, 정전용량을 종래기술에 비해 크게 형성할 수 있다. 그러나, 제1 실시예에 따르면, 패턴이 오정렬되는 공정오차에 의한 정전용량의 변동율이 높아서, 화소 특성의 균일도가 낮아진다.
이에 따라, 본 발명의 제2 실시예에 따른 액정표시소자는, 공정오차에 의한 정전용량의 변동율을 감소시키기 위하여, 각각의 보상패턴을 포함하는 공통라인과 화소전극을 포함한다.
도 4는 본 발명의 제2 실시예에 따른 액정표시소자의 평면도이다.
제2 실시예에 따른 액정표시소자(101)는, 도 4에 도시된 바와 같이, 기판(미도시) 상에 수직으로 교차배열되어 화소영역을 정의하는 게이트라인(110)과 데이터라인(120), 게이트라인(110)과 데이터라인(120)이 교차되는 영역에 형성되는 박막 트랜지스터(130)와, 화소영역의 가장자리 중 게이트라인(110)과 데이터라인(120)에 인접한 세 개의 변에 배치되고 제1 보상패턴을 포함하는 공통라인(142)과, 제1 컨택홀(131)을 통해 박막 트랜지스터(130)의 드레인 전극과 연결되고, 공통라인(140)의 적어도 일부와 중첩되도록 화소영역의 가장자리 중 게이트라인(110)과 데이터라인(120)에 인접한 세 개의 변에 배치되고 제2 보상패턴을 포함하는 제1 화소전극(152)과, 제1 화소전극(152) 중 데이터라인(120) 방향으로 배치된 일부로부터 분기되고 일정한 간격으로 돌출되어 화소영역에 배치되는 복수의 제2 화소전극(151)과, 제2 컨택홀(141)을 통해 공통라인(142)과 연결되고 화소영역의 가장자리 중 제1 화소전극(152)이 형성되지 않은 변에 배치되는 제1 공통전극(160)과 제1 공통전극(160)으로부터 분기되고 일정한 간격으로 돌출되어 상기 복수의 제2 화소전극(151)과 각각 교번되도록 화소영역에 배치되는 복수의 제2 공통전극(161)을 포함하는 구성으로 이루어진다. 제2 실시예에 따른 액정표시소자의 게이트배선(110), 데이터배선(120), 박막 트랜지스터(130), 제1 컨택홀(131), 제2 컨택홀(141), 복수의 제2 화소전극(151), 제1 공통전극(160), 복수의 제2 공통전극(161)은, 도 2에 도시된 제1 실시예에 따른 액정표시소자에서와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
제2 실시예에 따르면, 공통라인(142)와 제1 화소전극(152)는 화소영역에 180도 회전된 'ㄷ'형태로 형성되고, 제1 보상패턴과 제2 보상패턴을 각각 포함한다. 제1 보상패턴은 적어도 하나의 요철을 포함하는 형태로서, 공통라인(142) 중 게이트라인(110)과 데이터라인(120)의 교차영역과 대향되는 영역(도 4에서의 오른쪽 하단에 해당됨)에 형성된다. 그리고, 제2 보상패턴은, 제1 보상패턴과 마찬가지로, 적어도 하나의 요철을 포함하는 형태로서, 제1 화소전극(152) 중 게이트라인(110)과 데이터라인(120)의 교차영역과 대향되는 영역(도 4에서의 오른쪽 하단에 해당됨)에 형성된다. 도 4에서, 제1 보상패턴과 제2 보상패턴 각각은 복수의 요철을 포함하는 형태로 도시되었으나, 이는 단지 예시일 뿐이며, 제1 보상패턴과 제2 보상패턴 각각의 형태는 공통라인(142)와 제1 화소전극(152)의 형태, 배치되는 위치 또는 공통라인(142)과 제1 화소전극(152)이 중첩되는 영역에 따라 결정될 수 있다.
특히, 제1 보상패턴은 제2 보상패턴보다 화소영역의 안쪽에 배치된다. 이것은, 공통라인(142)이 제1 화소전극(152)보다 화소영역의 바깥쪽에 배치되어 있으므로, 패턴이 오정렬되는 공정오차에 의하여 제1 화소전극(152)의 위치가 변경됨에 따라 정전용량이 변동하는 것이 보상될 수 있도록 하기 위함이다.
이하에서는, 제2 실시예에 따른 액정표시소자에 있어서, 패턴이 오정렬되는 공정오차에 따른 정전용량의 변동이 제1 보상패턴 및 제2 보상패턴에 의해 보상되는 것에 대해 설명한다.
도 5a 내지 도 5c는 도 4에 도시된 액정표시소자의 정전용량을 나타낸 것으로, 도 5a는 패턴이 설계대로 정렬된 경우에서의 정전용량을 나타낸 것이고, 도 5b는 패턴이 설계보다 2um 좌측으로 밀린 경우에서의 정전용량을 나타낸 것이며, 도 5c는 패턴이 설계보다 2um 우측으로 밀린 경우에서의 정전용량을 나타낸 것이다.
아래의 표 2는 도 5a 내지 도 5c 각각의 정전용량의 면적을 측정한 측정값과 설계에 대한 변동율을 정리한 표이다.
설계 좌측 2.0um 이동 우측 2.0um 이동
면적 1742.81 um2 1696.18 um2 1761.14 um2
변동율 0% 2.67% 감소 1.05% 증가
도 5a와 도 5b를 살펴보면, 패턴이 설계보다 좌측으로 2um 밀린 경우(도 5b)에 정전용량(공통라인(142)과 화소전극(152, 151)이 중첩되는 영역) 중 데이터라인(120)과 인접한 영역은 설계(도 5a)보다 작게 형성되지만, 정전용량 중 제1 보상패턴과 제2 보상패턴이 중첩되는 영역은 설계(도 5a)보다 크게 형성되어 있다. 이것은, 공통라인(142)보다 화소영역의 안쪽에 배치되는 화소전극(152,151)이 공정오차에 의해 설계보다 화소영역의 안쪽에 배치됨에 따라, 전체적인 정전용량은 설계보다 감소하게 된다. 그러나, 제1 보상패턴과 제1 보상패턴보다 화소영역의 바깥쪽에 배치되는 제2 보상패턴이 중첩되는 영역은 설계보다 크게 형성되기 때문에, 전체적인 정전용량의 감소가 보상될 수 있다. 즉, 표 2에 나타낸 바와 같이, 설계에 따른 정전용량(도 3a)이 1742.81 um2으로 가정할 때, 패턴이 설계보다 좌측으로 2um 밀린 경우의 정전용량(도 5b)은 1696.18 um2으로 형성되어, 정전용량의 변동율은 2.67%가 되며, 이는 제1 실시예에서의 정전용량의 변동율인 4.85%보다 작다.
또한, 도 5a와 도 5c를 살펴보면, 패턴이 설계보다 우측으로 2um 밀린 경우(도 5c)에 정전용량 중 데이터라인(120)에 인접한 영역은 설계(도 5a)보다 크게 형성되지만, 정전용량 중 제1 보상패턴과 제2 보상패턴이 중첩되는 영역은 설계(도 5a)보다 작게 형성되어 있다. 이는 공통라인(142)보다 화소영역의 안쪽에 배치되는 화소전극(152,151)이 공정오차에 의해 설계보다 화소영역의 바깥쪽에 배치되어 공통라인(142)와 화소전극(152, 151)의 중첩영역이 넓어지게 되므로, 전체적인 정전용량은 설계보다 증가하게 된다. 그러나, 제1 보상패턴과 제1 보상패턴보다 화소영역의 바깥쪽에 배치되는 제2 보상패턴이 중첩되는 영역은 설계보다 작게 형성되기 때문에, 전체적인 정전용량의 증가가 보상될 수 있다. 즉, 표 2에 나타낸 바와 같이, 설계에 따른 정전용량(도 3a)이 1742.81 um2으로 가정할 때, 패턴이 설계보다 우측으로 2um 밀린 경우의 정전용량(도 5c)은 1761.14 um2으로 형성되어, 정전용량의 변동율은 1.05%가 되며, 이는 제1 실시예에서의 정전용량의 변동율인 8.57%보다 작다.
이상과 같이, 본 발명의 제2 실시예에 따른 액정표시소자는 공통라인(142)과 제1 화소전극(152)을 화소영역에 180도 회전된 'ㄷ'형태로 형성하여 종래기술에 비해 정전용량을 증가시킬 수 있다. 또한, 제1 보상패턴을 포함하는 공통라인(142)과 제2 보상패턴을 포함하는 제1 화소전극(152)으로 정전용량을 형성함에 따라, 공정오차에 의한 정전용량의 변동율이 3% 미만이 될 수 있다. 이에따라 화소간의 특성이 균일해지므로, 휘도저하, 화면의 깜박임, 색재현율의 균일성 저하 등이 방지되어, 화질이 개선될 수 있다.
도 1은 종래기술에 따른 횡전계방식 액정표시소자의 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 액정표시소자의 평면도이다.
도 3a 내지 도 3c는 도 2에 도시된 액정표시소자의 정전용량을 나타낸 것이다.
도 4는 본 발명의 제2 실시예에 따른 액정표시소자의 평면도이다.
도 5a 내지 도 5c는 도 4에 도시된 액정표시소자의 정전용량을 나타낸 것이다.

Claims (7)

  1. 기판상에 교차배열되어 화소영역을 정의하는 게이트라인과 데이터라인;
    상기 게이트라인과 데이터라인의 교차영역에 형성되는 박막 트랜지스터;
    상기 화소영역의 가장자리 중 상기 게이트라인과 상기 데이터라인에 인접한 세개의 변에 적어도 하나의 요철을 포함하는 제1 보상패턴을 포함하도록 형성되는 공통라인; 및
    상기 박막 트랜지스터의 드레인 전극과 연결되고, 상기 화소영역의 가장자리 중 상기 게이트라인과 상기 데이터라인에 인접한 세개의 변에 상기 공통라인의 적어도 일부와 중첩되고 적어도 하나의 요철을 포함하는 제2 보상패턴을 포함하도록 형성되는 제1 화소전극;
    을 포함하는 액정표시소자.
  2. 제1항에 있어서,
    상기 공통라인과 상기 제1 화소전극 사이에 적층되는 절연층을 더 포함하고,
    상기 공통라인과 상기 제1 화소전극이 중첩되는 영역에 정전용량이 형성되는 액정표시소자.
  3. 제2항에 있어서,
    상기 공통라인과 상기 제1 화소전극은 상기 화소영역에 180도 회전된 'ㄷ' 형태로 형성되는 액정표시소자.
  4. 제2항에 있어서,
    상기 제1 화소전극은 상기 공통라인보다 상기 화소영역의 안쪽에 배치되는 액정표시소자.
  5. 제4항에 있어서,
    상기 제2 보상패턴은 상기 제1 보상패턴보다 바깥쪽에 배치되는 액정표시소자.
  6. 제2항에 있어서,
    상기 제1 화소전극 중 데이터라인 방향으로 배치된 일부로부터 분기되어 서로 일정한 간격으로 돌출되어 상기 화소영역에 배치되는 복수의 제2 화소전극;
    상기 공통라인과 연결되고, 상기 화소영역의 가장자리 중 상기 제1 화소전극이 형성되지 않은 변에 배치되는 제1 공통전극 및
    상기 제1 공통전극으로부터 분기되어 서로 일정한 간격으로 돌출되고 상기 복수의 제2 화소전극과 교번되도록 상기 화소영역에 배치되는 복수의 제2 공통전극을 더 포함하는 액정표시소자.
  7. 제6항에 있어서,
    상기 제1 화소전극, 상기 복수의 제2 화소전극, 상기 제1 공통전극 및 상기 복수의 제2 공통전극은 투명전도체 또는 금속 박막층로 형성되는 액정표시소자.
KR1020090090929A 2009-09-25 2009-09-25 액정표시소자 KR20110033433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090929A KR20110033433A (ko) 2009-09-25 2009-09-25 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090929A KR20110033433A (ko) 2009-09-25 2009-09-25 액정표시소자

Publications (1)

Publication Number Publication Date
KR20110033433A true KR20110033433A (ko) 2011-03-31

Family

ID=43937837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090929A KR20110033433A (ko) 2009-09-25 2009-09-25 액정표시소자

Country Status (1)

Country Link
KR (1) KR20110033433A (ko)

Similar Documents

Publication Publication Date Title
CN108196406B (zh) 阵列基板及制造方法、显示面板及操作方法、电子装置
US9678395B1 (en) Array substrate and curved liquid crystal display panel
US7259812B2 (en) In plane switching mode liquid crystal display device having 4-pixel structure
US8648786B2 (en) Liquid crystal display device
US9606392B2 (en) Display panel and liquid crystal display including the same
KR20120134245A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102605983B1 (ko) 디스플레이 장치
KR20100062563A (ko) 액정표시장치
KR20120012741A (ko) 액정표시장치
KR20060107872A (ko) 횡전계형 액정 표시 장치
US10620487B2 (en) Pixel structure, array substrate, display device and method for manufacturing the same
KR20050107900A (ko) 대조비가 향상된 횡전계모드 액정표시소자
TWI631402B (zh) 陣列基板與顯示面板
CN106802518B (zh) 液晶显示装置
US20210215964A1 (en) Display substrate and display device
CN105319784A (zh) 显示面板
US20200185417A1 (en) Display panel
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
KR101849567B1 (ko) 액정표시장치
US20240074257A1 (en) Display panel and electronic device
KR100989165B1 (ko) 횡전계 방식 액정표시장치 및 제조 방법
KR20110033433A (ko) 액정표시소자
CN108780254A (zh) 显示基板、液晶显示面板及其制造方法、液晶显示设备
KR101356618B1 (ko) 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치
KR20080107057A (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination