KR20110032655A - 후면전극형 태양전지의 제조방법 - Google Patents

후면전극형 태양전지의 제조방법 Download PDF

Info

Publication number
KR20110032655A
KR20110032655A KR1020090090258A KR20090090258A KR20110032655A KR 20110032655 A KR20110032655 A KR 20110032655A KR 1020090090258 A KR1020090090258 A KR 1020090090258A KR 20090090258 A KR20090090258 A KR 20090090258A KR 20110032655 A KR20110032655 A KR 20110032655A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor region
solar cell
manufacturing
Prior art date
Application number
KR1020090090258A
Other languages
English (en)
Other versions
KR101597532B1 (ko
Inventor
이성은
심구환
박창서
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090090258A priority Critical patent/KR101597532B1/ko
Publication of KR20110032655A publication Critical patent/KR20110032655A/ko
Application granted granted Critical
Publication of KR101597532B1 publication Critical patent/KR101597532B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/542—Dye sensitized solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 후면전극형 태양전지의 제조방법에 관한 것으로서, 저렴한 제조비용으로 공정단계가 절감된 제조방법을 제공한다.
보다 더 구체적으로 본 발명은 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역이 형성된 제1 도전형 실리콘 기판의 후면에, 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출하는 적어도 하나 이상의 개구부가 포함된 후면 패시베이션(passivation)층을 형성하는 단계; 상기 후면 패시베이션층 상에, 상기 개구부를 통해 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역에 접촉하는 시드층(seed layer)을 형성하는 단계; 상기 개구부상에 형성된 시드층 위에 제1 전극 페이스트(paste) 및 제 2전극 페이스트를 도포하고 건조하는 단계; 열처리를 통하여 상기 시드층을 이루는 금속원소와 Si의 혼합층 형성과 더불어 제 1전극층 및 제 2전극층을 동시에 형성하는 단계; 및 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계; 를 포함하는 후면전극형 태양전지의 제조방법을 제공한다.
후면전극형, 어닐링, 소결공정, 시드층

Description

후면전극형 태양전지의 제조방법 {The Manufacturing Method of Back Contact Solar Cells}
본 발명은 후면전극형 태양전지의 제조방법에 관한 것으로서, 소정의 수소(H₂) 가스 분위기하에서 제1전극 및 제2전극의 어닐링(annealing) 공정 및 소결(sintering) 공정을 동시에 진행하여 보다 저비용으로 공정단계가 절감된 태양전지의 제조방법에 관한 것이다.
최근 치솟는 유가 상승과 지구환경문제와 화석에너지의 고갈, 원자력발전의 폐기물처리 및 신규발전소 건설에 따른 위치선정 등의 문제로 인하여 신·재생에너지에 대한 관심이 고조되고 있으며, 그 중에서도 무공해 에너지원인 태양전지에 대한 연구개발이 활발하게 진행되어 지고 있다.
태양전지란 광기전력 효과(Photovoltaic Effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치로서, 그 구성 물질에 따라서 실리콘 태양전지, 박막 태양전지, 염료감응 태양전지 및 유기고분자 태양전지 등으로 구분된다. 이러한 태 양전지는 독립적으로는 전자시계, 라디오, 무인등대, 인공위성, 로켓 등의 주전력원으로 이용되고, 상용교류전원의 계통과 연계되어 보조전력원으로도 이용되며, 최근 대체 에너지에 대한 필요성이 증가하면서 태양전지에 대한 관심이 높아지고 있다.
일반적인 방식의 태양전지는 빛이 입사되는 전면에 전극이 형성되기 때문에 빛이 흡수되는 면적이 줄어드는 전극의 빛 가림(shading) 손실과 좁은 전극 폭에 의한 높은 전기 저항 등의 문제점을 가지고 있었고, 이와 같은 문제점을 개선하기 위해서 후면전극형 태양전지(back contact solar cell)구조가 제안되었다.
후면전극형 태양전지는 태양광이 입사되지 않은 후면에 p+와 n+ 영역과 전극이 모두 형성되는 것인데, 이러한 방식의 태양전지는 전면 전극에 의한 빛 가림 손실을 완전히 제거할 수 있고, 또한 전극의 면적을 증가시킬 수 있어 태양전지의 광학적, 전기적 특성을 모두 향상시킬 수 있는 장점이 있다. 또한, 양 극성을 갖는 컨택들이 동일한 면 상에 위치하기 때문에 백 컨택 태양전지를 소정 회로 내부로 장착시키는 것이 용이하고, 그 비용 또한 절감할 수 있다는 장점이 있다.
이러한 백 컨택 실리콘 태양 전지를 만드는 방식에는, MWA(Metallization Wrap Around), MWT(Metallization Wrap Through), EWT(Emitter Wrap Through), 및 IBC(Interdigitated Back Contact) 구조 등을 이용하는 방식이 있다.
그러나, 이러한 방식들은 전극 형성에 있어서 복잡한 에칭 공정 등이 필수적이어서, 제조단계가 복잡하고 제조비용이 많이 드는 문제점이 있었다.
또한, 종래의 기술에 의한 후면전극형 태양전지는 시드층을 형성하고 별도의 열처리를 통해 금속원소-Si의 혼합층을 사전에 형성하고 난 후, 전극 페이스트를 프린팅하여 고온에서 소결(sintering)공정을 별도로 진행하여 형성하는 것이 일반적이었던바, 공정단계가 복잡하여 제조비용이 많이 들고 태양전지 소자의 Thermal Stress가 심한 문제점이 있었다.
따라서, 간소화된 공정만으로도 전극 형성이 가능하며, 태양전지의 효율을 향상시킬 수 있는 후면전극형 태양전지의 제조방법이 요구되고 있다.
본 발명은 후면전극형 태양전지의 제조방법에 있어서, 수소(H₂) 가스분위기하에서 어닐링공정 및 전극의 소결공정을 동시에 진행하고, 시드층의 부분적 제거시 후면전극을 마스크층으로 이용함으로써, 공정단계의 절감으로 보다 간편한 제조방법을 제공함과 더불어 제조비용을 절감하는데 그 목적이 있다.
또한 본 발명은 고온에서 별도의 소결공정을 진행하는 것을 배제하여 상대적으로 저온에서 어닐링 및 소결공정을 동시에 진행함으로써 Thermal Stress를 줄이고, Ni 시드층 형성시 수소가스분위기에서 후면전극이 보호막 역할을 수행하도록 하고 열처리를 수행함으로써 산화를 방지하는데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여 본 발명은 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역이 형성된 제1 도전형 실리콘 기판의 후면에, 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출하는 적어도 하나 이상의 개구부가 포함된 후면 패시베이션(passivation)층을 형성하는 단계; 상기 후면 패시베이션층 상에, 상기 개구부를 통해 상기 제1 도전형의 반도체 영역과 제2 도 전형의 반도체 영역에 접촉하는 시드층(seed layer)을 형성하는 단계; 상기 개구부상에 형성된 시드층 위에 제1 전극 페이스트(paste) 및 제 2전극 페이스트를 도포하고 건조하는 단계; 열처리를 통하여 상기 시드층을 이루는 금속원소와 Si의 혼합층 형성과 더불어 제 1전극층 및 제 2전극층을 동시에 형성하는 단계; 및 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계; 를 포함하는 후면전극형 태양전지의 제조방법을 제공한다.
본 발명에서 상기 후면 패시베이션층은,상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역 위에 SiO2, SiNx, SiC, 인트린식 비정질 실리콘 중 선택되는 어느 하나 이상의 물질층을 증착 또는 복합적으로 증착하는 단계, 상기 물질층 위에 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 상부에 위치하는 개구부를 가지는 마스크층을 형성하는 단계 및 상기 마스크층의 개구부를 통해 물질층을 제거하여 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출한 후, 상기 마스크층을 제거하는 단계를 수행함으로써 형성되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 마스크층의 개구부를 통한 물질층의 제거는, 에칭 조성물을 스크린 프린팅법 또는 다이렉트 프린팅법으로 도포하여 제거함으로써 수행되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 에칭 조성물은, HF, BOE(buffered oxide etchant) 및 인산(H3PO4) 중에서 선택되는 어느 하나 이상의 용액과 HF, H3PO4 중에서 선택되는 어 느 하나 이상의 용액의 혼합물로 이루어진 그룹 중에서 선택되는 어느 하나 이상의 물질인 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 시드층을 형성하는 단계는, 상기 후면 패시베이션층상에 시드층을 이루는 금속원소를 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역에 접촉하도록, 진공방법인 스퍼터링(Sputtering)법, 진공증착(Vacuum Evaporation)법 또는 전자빔(E-Beam) 증착법과 비진공방법인 스프레이(Spray) 코팅법, 잉크젯(Ink-jet) 코팅법 또는 무전해도금법중에서 선택된 어느 하나의 방법에 의하여 시드층을 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 시드층을 이루는 금속원소는 알루미늄(Al) 또는 니켈(Ni)인 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 혼합층은 알루미늄 실리콘 합금(Al-Si alloy) 또는 니켈 실리사이드 (NiSi)로 형성되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 제1 전극 페이스트 및 제 2전극 페이스트의 도포 및 건조 단계는, 상기 개구부상에 형성된 시드층 위에 전극 페이스트를 스크린 프린팅(screen printing)법으로 도포하고 건조하는 단계인 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 제1 전극층과 제2 전극층은 은(Ag) 또는 은 합금(Ag alloy)으로 이루어지는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포 함한다.
본 발명에서 제 1항에 있어서 상기 열처리 온도는 400 ℃ 내지 500 ℃ 인 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 열처리는 수소(H₂)가스 분위기에서 어닐링(annealing)하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서는 3 %내지 40%의 수소를 이용하여 상기 수소가스 분위기를 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 어닐링, 금속원소와 Si의 혼합층 형성 및 제1전극층과 제2전극층의 형성단계는 350 ℃ 내지 550 ℃의 온도에서 진행하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계는, 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 중에서 선택된 어느 하나의 방법으로 시드층을 제거하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에서 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계는, 상기 제 1전극층 또는 제 2전극층을 마스크층으로 이용하여 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 식각하여 제거하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법을 포함한다.
본 발명에 의하여, 소정의 수소(H₂) 어닐링 조건하에서 알루미늄 실리콘 합금(Al-Si alloy) 또는 니켈 실리사이드 (NiSi)등으로 구성될 수 있는 혼합층 형성 및 제 1전극 또는 제 2전극의 소결공정을 동시에 진행함으로써 공정단계가 절감되며 제조비용이 낮아지고, 또한 고온에서 별도로 전극의 소결공정을 거칠 필요가 없기 때문에 태양전지 소자의 Thermal Stress가 낮아지는 효과가 있다.
또한 본 발명에 의하여 시드층(seed layer)의 부분적 제거단계에서 제 1전극층 및 제 2전극층을 마스크층으로 이용함으로써 별도의 마스크층을 구비할 필요없이 시드층의 제거가 가능하므로 공정단계가 절감되며 제조비용이 낮아지는 효과가 있다.
또한 본 발명에 의하여 Ni 시드층(seed layer)의 형성시 수소가스 분위기에서 은(Ag)전극이 보호막 역할을 수행하는 하에서 열처리를 하기 때문에 니켈 옥사이드(NiOx) 발생을 방지하여 원하는 저항을 확보할 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원 칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 따른 후면전극형 태양전지의 구조를 나타낸 단면도이다.
먼저 제 1도전형 실리콘기판(101)의 비수광면에는 제1 도전형 실리콘기판(101)의 도핑 불순물과 반대되는 타입의 도전형을 가지는 제 2도전형 반도체 영역(103)과 동일한 타입의 도전형을 가지는 제 1도전형 반도체 영역(102)을 형성할 수 있다.
제 1도전형 반도체영역(102)은 제 1도전형 실리콘기판(101)에 도핑된 반도체 도펀트의 농도보다 더 고농도의 동일한 타입의 반도체 도펀트로 도핑되어 이루어지며, BSF(Back Space Field; 후면전계효과)층의 역할을 수행하고, 제 2도전형 반도체 영역(103)은 제 1도전형 실리콘기판(101)에 도핑된 반도체 도펀트와 반대되는 타입의 도펀트로 도핑된 에미터(Emitter)층의 역할을 수행한다고 할 수 있다.
즉, 본 발명에서 상기 제 1 도전형 실리콘 기판(101)이 p형 결정질 실리콘 기판이라면, 상기 제 2 도전형 반도체 영역(103)은 n+형 반도체 영역이고, 상기 제 1 도전형 반도체 영역(102)은 상기 제 1도전형 실리콘 기판(101)에 도핑된 p형 반도체 도펀트의 농도보다 더 고농도의 p형 반도체 도펀트로 도핑되어 이루어진 p+형 반도체 영역일 수 있다. 반대로 본 발명에서 상기 제 1 도전형 실리콘 기판(101)이 n형 결정질 실리콘 기판이라면, 상기 제 2 도전형 반도체 영역(103)은 p+형 반도체영역이고, 상기 제 1 도전형 반도체 영역(102)은 상기 반도체 기판에 도핑된 n형 반도체 도펀트의 농도보다 더 고농도의 n형 반도체 도펀트로 도핑되어 이루어진 n+형 반도체 영역일 수 있다.
상기 제 1도전형 반도체영역(102) 및 제 2도전형 반도체영역(103)은, 상기 제 1도전형 실리콘기판(101)에 열처리확산법(Thermal diffsuion), 스핀 온 도핑법(spin on doping), 직접 인쇄법(direct printing), 스크린 인쇄법(screen printing), 스프레이 도핑법(spray doping), 페이스트 도핑법 중에서 선택된 어느 하나의 방법에 의하여 형성될 수 있다.
상기 제 1도전형 반도체 영역(102) 및 제 2도전형 반도체 영역(103)상에는 적어도 하나 이상의 개구부를 가지는 후면 패시베이션층(104)이 형성된다.
후면 패시베이션층(104)은 제1 도전형의 반도체 영역(102)과 제2 도전형의 반도체 영역(103) 위에 SiO2, SiNx, SiON 중에서 선택되는 어느 하나의 물질층 또는 복합층을 증착한 후, 이러한 물질층 위에 상기 제1 도전형의 반도체 영역(102)과 제2 도전형의 반도체 영역(103)의 상부에 위치하는 개구부를 가지는 마스크층을 형성하고, 상기 마스크층의 개구부를 통해 물질층을 제거하여 상기 제1 도전형의 반도체 영역(102)과 제2 도전형의 반도체 영역(103)의 일부를 노출한 후, 상기 마스크층을 제거함으로써 형성될 수 있다.
상기 개구부를 가지는 후면패시베이션층(104)을 형성한 이후, 개구부를 통해 제 1도전형 반도체 영역(102) 또는 제 2도전형 반도체 영역(103)에 전기적으로 접촉하는 시드층(106)을 형성한다.
상기 개구부 영역에 형성된 시드층(106)상에 전극 페이스트를 도포하고 건조하며, 소정의 수소 어닐링 조건하에서 금속원소와 실리콘(Si)로 이루어지는 혼합층(105) 형성 및 전극(107)의 소결공정을 동시에 진행하여 제 1전극층과 제 2전극층을 형성하게 된다. 이러한 제 1전극층과 제 2전극층의 형성 및 혼합층(105)의 형성이 마무리되면, 상기 제 1전극층 및 제 2전극층이 형성되지 아니한 영역의 시드층(106)을 부분적으로 에칭등의 공정에 의해 제거함으로써 실리콘 기판의 하부면의 공정이 완료되게 된다.
본 발명은 제 1도전형 실리콘 기판(101)의 수광면에 반도체 불순물 도핑층(108)과 반사방지막(109)을 순차로 형성할 수 있다.
만일 제 1도전형 실리콘 기판(101)이 n형 실리콘 기판이라면, 수광면의 상부에 n형 불순물을 고농도로 도핑한 n+ 반도체 불순물 도핑층이 형성되고, 그 역의 경우에는 수광면의 상부에 p형 불순물을 고농도로 도핑한 p+ 반도체 불순물 도핑층이 형성되고, 그 위에 반사방지막(109)이 형성된다.
n형 반도체 불순물은 인(P), 비소(As), 안티모니(Sb)로 구성된 5족 원소 중에서 선택되는 어느 하나의 원소를 포함하는 화합물일 수 있다. n형 불순물 잉크를 주입하고 furnace에서 소성하는데 n형 실리콘 웨이퍼 기판의 수광면에서의 불순물 잉크의 농도를 고농도로 하면 n+ 반도체 불순물 도핑층(108)이 형성될 수 있다. 그 역의 경우도 가능하다.
상기 반사방지막(109)은 수광면으로 입사하는 태양광의 재반사를 방지하여 광 포획(light trapping)을 개선시키는데, Si3N4, TiO2, SiO2, MgO, ITO(INDIUM TIN OXIDE), SnO2, ZnO, Ta2O5, MgF2, CeO2, Cr2O3 및 ZnS 등을 사용하여 구성될 수 있다.
또한, 제 1도전형 실리콘 기판(101) 표면에 입사광의 반사율을 최소화하기 위해, 제 1도전형 실리콘 기판(101)의 수광면을 텍스쳐링(texturing)하여 요철을 형성하고 광포획율을 높여 고효율의 태양전지를 구현할 수 있다. 상기 요철형성을 위한 텍스쳐링(texturing)은 습식화학에칭법, 건식화학에칭법, 전기화학에칭법, 기계적에칭법 중 어느 하나의 방법일 수 있으며 이에 반드시 제한되는 것은 아니다.
도 1에는 도시되어 있지 않으나 상기 반도체 불순물 도핑층(108)과 반사방지막(109) 사이에는 실리콘 옥사이드(SiO2) 등과 같은 산화물층이 추가로 더 형성될 수 있다.
도 2는 본 발명의 일실시예에 따른 후면전극형 태양전지의 후면전극의 확대도이다.
제 1도전형 실리콘기판(201)의 하부에 제 1도전형 반도체영역(202)또는 제 2도전형 반도체영역이 형성되고, 그 하부에 혼합층(203)이 형성되는데, 이는 소정의 수소 어닐링 조건하에서 시드층(204)을 구성하는 금속원소가 실리콘(si)과 결합하여 형성되게 된다. 본 발명에서는 특히 알루미늄 실리콘 합금(Al-Si alloy)층 또는 니켈 실리사이드 (NiSi)층이 형성될 수 있다.
상기 혼합층(203) 하부에는 시드층(204)이 형성되고, 시드층의 하부에 후면전극(205)이 형성되게 된다.
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 후면전극형 태양전지의 제조방법의 공정순서를 나타낸 단면도이다.
도 3a는 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역이 형성된 제1 도전형의 실리콘 기판의 후면에 후면 패시베이션층을 형성하는 단계를 나타낸 단면도이다.
제 1도전형 반도체영역(302)과 제 2도전형 반도체영역(303)은 당해 분야에서 공지된 방법으로 형성되는 과정일 수 있다. 바람직하게는 반도체 기판의 후면에, 해당되는 반도체 불순물이 포함된 화합물, 즉 BBr3 혹은 POCl3와 같은 화합물을 기상(gas phase)으로 주입하여 증착하거나, 해당되는 반도체 불순물의 도펀트 소스가 포함된 페이스트(paste)를 반도체 기판의 후면의 영역에 패턴 프린팅하고 열처리하여 주입한다.
본 발명에서 상기 제 1도전형 실리콘 기판(301)에 제 1도전형 반도체영역(302) 및 제 2도전형 반도체 영역(303)을 형성하는 단계는, 상기 제 1도전형 실리콘기판(301)에 열처리확산법(Thermal diffsuion), 스핀 온 도핑법(spin on doping), 직접 인쇄법(direct printing), 스크린 인쇄법(screen printing), 스프레이 도핑법(spray doping), 페이스트 도핑법 중에서 선택된 어느 하나의 방법에 의 하여 수행될 수 있다.
상기 후면 패시베이션층(305)은 이러한 제1도전형 반도체 영역(302) 및 제 2도전형 반도체영역(303)의 상부에 형성하는데, SiO2, SiNx, SiC 등의 물질로 구성될 수 있다.
실리콘 반도체층의 면과 후면 전극이 최종적으로 컨택하기 위해서는, 에미터의 역할을 수행하는 제 2도전형 반도체 영역(303)과 BSF층의 역할을 수행하는 제 1도전형 반도체영역(302)의 일부가 외부에 노출되어야 하는데, 이들 반도체 영역의 상부에 형성된 상기 후면 패시베이션층(350)이 선택적으로 제거되어야 한다.
도 3b는 상기 후면 패시베이션층을 형성하는 물질층 위에 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 상부에 위치하는 개구부를 가지는 마스크층을 형성하는 단계를 나타내는 단면도이다.
상기 마스크층(305)은 포토레지스트를 이용한 노광(lithography)공정 또는 마스크용 페이스트를 스크린 프린팅하여 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다. 마스크층을 구성하는 물질은, 이후에 후면 패시베이션층의 일부를 제거하는 제거용액에 대한 내성이 있는 물질이면 족할 것이다.
상기 마스크층(305)은 후면 패시베이션층(304)을 선택적으로 제거하고 개구부(306)를 형성하여 제 1도전형 반도체영역(302) 및 제 2도전형 반도체영역(303)의 일부가 노출될 수 있도록 패터닝될 수 있다.
도 3c는 상기 마스크층의 개구부를 통해 물질층을 제거하여 상기 제1 도전형 의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출하는 공정단계를 나타내는 단면도이다.
즉, 제 1도전형 반도체영역(302)과 제 2도전형 반도체영역(303)의 일부를 노출하도록 패터닝된 마스크층(305)의 개구부(306)를 통하여 후면 패시베이션층(304)의 일부가 선택적으로 제거된 상태를 도시한 것이다.
여기서 후면 패시베이션층(304)을 제거하는 제거용액은 산 또는 산 혼합액일 수 있으며, 특히, HF, BOE(buffered oxide etchant), 인산(H3PO4) 및 상기 용액 중에서 선택되는 어느 하나 이상의 용액과 HF, H3PO4 중에서 선택되는 어느 하나 이상의 용액의 혼합물로 이루어진 그룹 중에서 선택되는 어느 하나 이상의 에칭 조성물일 수 있다. 물론 마스크층(305)은 상기 용액에 대해 내성이 있는 물질로 구성되어야 한다.
마스크층(305)의 개구부(306)를 통하여 이들 에칭용액을 스크린 프린팅법 또는 다이렉트 프린팅법으로 도포하면 도 3c와 같이 후면 패시베이션층(304)의 개구부(306)가 형성되며, 이는 후에 후면전극이 제 1도전형 반도체영역(302) 및 제 2도전형 반도체영역(303)과 각각 접촉하는 접촉점(contact point)이 된다. 물론 이러한 접촉점은 형태에 따라 홀(hole), 라인(line), 사각형태(square) 중에서 선택된 어느 하나로 구현이 가능하다.
도 3d는 상기 후면 패시베이션층상의 마스크층을 제거한 공정단계를 나타내는 단면도이다.
후면 패시베이션층(304)상의 마스크층(305)제거단계는, 마스크층(305)에 사용된 물질에 따라 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 중에서 선택된 어느 하나의 방법으로 제거하는 것이 가능하다.
도 3e는 상기 후면 패시베이션층 상에, 상기 개구부를 통해 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역에 접촉하는 시드층(seed layer)을 형성하는 단계를 나타내는 단면도이다.
본 발명에서 시드층(307)용 금속은 특별히 제한되지 않으나, 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 구리(Cu), 크롬(Cr) 등의 금속이 사용될 수 있다.
특히 본 발명에서는 시드층을 Al 또는 Ni로 구성하는 것이 바람직한데, 오믹 접촉(Ohmic Contact) 및 적외선에 대한 내부반사 측면에서 Al과 Ni이 우수한 특성을 나타낼 수 있기 때문이다.
시드층(307)용 Al 또는 Ni은 스퍼터(sputter) 또는 진공증착기(evaporator)등을 이용하거나 전자빔(E-Beam) 등의 진공방법과 스프레이(Spray) 코팅법, 잉크젯(Ink-jet) 코팅법 또는 무전해도금법 등과 같은 비진공방법중에서 선택된 어느 하나의 방법을 통해 증착하게 되며, 실리콘 반도체층인 제 1도전형 반도체 영역(302)과 제 2도전형 반도체영역(303)의 일부 노출면과 후면패시베이션층(304)의 일부면 위에 모두 증착될 수 있다.
이후 포밍가스(forming gas), 즉 수소(H₂)가스 분위기에서 350℃ 내지 550 ℃의 온도로 어닐링(annealing)하는 과정을 통하여 시드층(307)과 제 1도전형 반도체 영역(302) 및 제 2도전형 반도체영역(303)의 반도체층 계면에 알루미늄 실리콘 합금(Al-Si alloy) 또는 니켈 실리사이드 (NiSi)가 형성될 수 있다.
도 3f는 상기 개구부상에 형성된 시드층 위에 제1 전극 페이스트(paste) 및 제 2전극 페이스트를 도포하고 건조한 후, 제 1전극층 및 제 2전극층을 형성하는 단계를 나타내는 단면도이다.
제 1전극층(308) 및 제 2전극층(309)을 형성하기 위해서는, 먼저 개구부(306) 영역상에 증착된 시드층(307)위에 제 1전극 페이스트 및 제 2전극 페이스트를 스크린 프린팅(Screen printing)방식으로 도포하고 건조하는 단계를 거쳐야 한다. 이때, 금속 전극층을 스크린 프린팅(Screen printing)방식으로 패터닝하여 증착함으로써 원하는 높이만큼 전극 높이를 증가시킬 수 있어 활용의 폭이 넓어지고 전극의 전기저항 역시 줄일 수 있는 효과가 있게 된다.
본 발명에서는 제 1전극 페이스트 및 제 2전극 페이스트의 도포건조 후에 수소(H₂)가스 분위기에서 350℃ 내지 550℃의 온도로 어닐링(annealing)함과 동시에 제 1전극층(308) 및 제 2전극층(309)의 소결(sintering)공정을 동시에 수행하여 후면전극을 형성할 수 있는데, 이로 인해 기존의 복잡한 공정단계를 간소화하고 상기 350℃ 내지 550℃의 온도상의 열처리 이외에 별도의 열처리공정이 필요하지 않게 되어 태양전지 소자의 Thermal Stress를 감소시킬 수 있는 효과가 발생하게 된다.
또한, 일반적인 Ni 시드층 형성의 경우, 열처리과정에서 산화로 인해 니켈 옥사이드(NiOx)를 쉽게 형성하므로 원하는 저항을 확보하기 어려운 점이 있으나, 본 발명에서는 Ag 페이스트가 보호막 역할을 수행하고 포밍가스 분위기에서 열처리를 수행하기 때문에 NiOx발생을 방지할 수 있는 장점도 발생하게 된다.
제 1전극층(308) 및 제 2전극층(309)을 구성하는 금속은 은(Ag) 또는 은 합금(Ag alloy)이 바람직하지만 반드시 이에 한정되지 않으며 공지의 후면전극을 구성하는 금속과 그 합금이 사용될 수 있다.
도 3g는 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 부분적으로 제거하는 단계를 나타내는 단면도이다.
즉, 은(Ag) 또는 은 합금(Ag alloy)등의 금속으로 형성된 제 1전극층(308) 및 제 2전극층(309)이 형성된 영역의 시드층을 제외한 시드층(307)을 제거하여 후면전극형 태양전지의 전극공정을 완료한 상태를 나타낸 것이다. 즉 후면전극형 태양전지의 하부면은 제 1전극(308), 제2전극(309) 및 후면 패시베이션층(304)이 노출되게 된다.
상기 도 3g를 참조하면, 제 1도전형 실리콘기판(301)의 하부면에 형성된 제 1도전형 반도체 영역(302)과 제 2도전형 반도체영역(303)의 일부와 각각 컨택하는 시드층(307)을 통하여 제 1전극(308) 및 제 2전극(309)이 전기적으로 연결되어 있으므로 태양광에 의해 여기된 캐리어(carrier)들이 상기 제 1전극층(308) 및 제 2전극층(309)으로 용이하게 포집될 수 있게 된다.
상기 시드층의 부분적 제거단계는 제 1전극층(308) 및 제 2전극층(309)을 마 스크층으로 이용하여 시드층을 식각하여 제거할 수 있다. 따라서, 별로로 패터닝된 마스크층을 구비할 필요가 없으므로 공정단계가 간소화되고 공정비용절감의 효과도 가져올 수 있다.
또한, 상기 시드층의 부분적 제거단계는, 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 중에서 선택된 어느 하나의 방법으로 시드층을 제거하는 것도 가능하다. 상기 방법 중에서 마스크층을 필요로 하는 방법에 있어서는 제 1전극층(308) 및 제 2전극층(309)을 마스크층으로 이용하여 시드층을 제거할 수 있음은 물론이다.
도 10은 본 발명의 일실시예에 따른 후면전극형 태양전지의 제조방법의 순서도이다.
먼저 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역이 형성된 제1 도전형 실리콘 기판의 후면에 후면 패시베이션층을 형성하게 되는데,(s410) 상기 후면패시베이션층은 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출할 수 있도록 개구부를 형성하여야 한다.
상기 개구부를 가지는 후면 패시패이션층의 형성방법은 i)제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역 위에 SiO2, SiNx, SiON 중 선택되는 어느 하나의 물질층을 증착 또는 복합적으로 증착하는 단계, ii) 상기 물질층 위에 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 상부에 위치하는 개구부를 가 지는 마스크층을 형성하는 단계, iii) 상기 마스크층의 개구부를 통해 HF, BOE(buffered oxide etchant), 인산(H3PO4) 및 상기 용액 중에서 선택되는 어느 하나 이상의 용액과 HF, H3PO4 중에서 선택되는 어느 하나 이상의 용액의 혼합물로 이루어진 그룹 중에서 선택되는 어느 하나 이상의 에칭 조성물을 이용하여 물질층을 제거하여 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출하는 단계, iv) 상기 마스크층을 제거하는 단계를 거쳐 형성되게 된다.
상기 후면 패시베이션층을 형성한 후, 시드층을 형성하게 된다.(s420) 시드층은 후면 패시베이션층 상에 증착되게 되는데, 이때,개구부를 통해 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역에 접촉할 수 있도록 증착되어야 한다. 상기 시드층은 Al 또는 Ni로 형성할 수 있다.
상기 시드층 형성 후에, 상기 개구부상에 형성된 시드층 위에 제1 전극 페이스트(paste) 및 제 2전극 페이스트를 도포하고 건조하는 단계를 거치게 된다.(s430) 상기 전극 페이스트는 Ag 페이스트 또는 Ag 합금 페이스트를 사용할 수 있다.
이후, 수소(H₂)가스 분위기에서 어닐링(annealing)함과 동시에, 상기 시드층을 이루는 금속원소와 Si의 혼합층 형성과 더불어 제 1전극층 및 제 2전극층을 형성하는 단계를 거치게 된다.(s430)
포밍가스 분위기는 3 %내지 40%의 수소를 이용하여 형성할 수 있고, 350 ℃ 내지 550 ℃의 온도상에서 어닐링 및 소결공정을 동시에 진행할 수 있다. 이 과정 중에 제 1도전형 반도체 영역 및 제 2도전형 반도체영역과 시드층간의 계면에 알루미늄 실리콘 합금(Al-Si alloy) 또는 니켈 실리사이드 (NiSi)등으로 이루어질수 있는 혼합층이 형성되게 된다.
이후, 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 부분적으로 제거하는 단계를 거치게 되면,(s450) 후면전극형 태양전지의 제조공정이 완료하게 된다. 이때, 제 1전극층 및 제 2전극층을 마스크층으로 이용하여 식각이 가능하므로 제조공정이 간소화되고 제조비용이 절감되는 장점이 있다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
도 1은 본 발명의 일실시예에 따른 후면전극형 태양전지의 구조를 나타낸 단면도.
도 2는 본 발명의 일실시예에 따른 후면전극형 태양전지의 후면전극의 확대도.
도 3 내지 도 9는 본 발명의 일실시예에 따른 후면전극형 태양전지의 제조방법의 공정순서를 나타낸 단면도.
도 10은 본 발명의 일실시예에 따른 후면전극형 태양전지의 제조방법의 순서도.
{도면의 주요부호에 대한 설명}
101, 201, 301: 제 1도전형 실리콘 기판
102, 202, 302: 제 1도전형 반도체 영역
103, 303: 제 2도전형 반도체 영역
104, 304: 후면 패시베이션층
105, 203: 혼합층
106, 204, 307: 시드층
107, 205: 후면전극
108: 반도체 불순물 도핑층
109: 반사방지막
305: 마스크층
306: 개구부
308: 제 1전극
309: 제 2전극

Claims (15)

  1. 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역이 형성된 제1 도전형 실리콘 기판의 후면에, 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출하는 적어도 하나 이상의 개구부가 포함된 후면 패시베이션(passivation)층을 형성하는 단계;
    상기 후면 패시베이션층 상에, 상기 개구부를 통해 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역에 접촉하는 시드층(seed layer)을 형성하는 단계;
    상기 개구부상에 형성된 시드층 위에 제1 전극 페이스트(paste) 및 제 2전극 페이스트를 도포하고 건조하는 단계;
    열처리를 통하여 상기 시드층을 이루는 금속원소와 Si의 혼합층 형성과 더불어 제 1전극층 및 제 2전극층을 동시에 형성하는 단계; 및
    상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계;
    를 포함하는 후면전극형 태양전지의 제조방법.
  2. 제 1항에 있어서, 상기 후면 패시베이션층은,
    상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역 위에 SiO2, SiNx, SiC, 인트린식 비정질 실리콘 중 선택되는 어느 하나 이상의 물질층을 증착또는 복합적으로 증착하는 단계;
    상기 물질층 위에 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 상부에 위치하는 개구부를 가지는 마스크층을 형성하는 단계; 및
    상기 마스크층의 개구부를 통해 물질층을 제거하여 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역의 일부를 노출한 후, 상기 마스크층을 제거하는 단계;
    를 수행함으로써 형성되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  3. 제 2항에 있어서, 상기 마스크층의 개구부를 통한 물질층의 제거는,
    에칭 조성물을 스크린 프린팅(screen printing)법 또는 다이렉트 프린팅(direct printing)법으로 도포하여 제거함으로써 수행되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  4. 제 3항에 있어서, 상기 에칭 조성물은,
    HF, BOE(buffered oxide etchant) 및 인산(H3PO4) 중에서 선택되는 어느 하나 이상의 용액과 HF, H3PO4 중에서 선택되는 어느 하나 이상의 용액의 혼합물로 이루어진 그룹 중에서 선택되는 어느 하나 이상의 물질인 것을 특징으로 하는 후면전 극형 태양전지의 제조방법.
  5. 제 1항에 있어서, 상기 시드층을 형성하는 단계는,
    상기 후면 패시베이션층상에 시드층을 이루는 금속원소를 상기 제1 도전형의 반도체 영역과 제2 도전형의 반도체 영역에 접촉하도록, 진공방법인 스퍼터링(Sputtering)법, 진공증착(Vacuum Evaporation)법 또는 전자빔(E-Beam) 증착법과 비진공방법인 스프레이(Spray) 코팅법, 잉크젯(Ink-jet) 코팅법 또는 무전해도금법 중에서 선택된 어느 하나의 방법에 의하여 시드층을 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  6. 제 5항에 있어서,
    상기 시드층을 이루는 금속원소는 알루미늄(Al) 또는 니켈(Ni)인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  7. 제 1항에 있어서,
    상기 혼합층은 알루미늄 실리콘 합금(Al-Si alloy) 또는 니켈 실리사이드 (NiSi)로 형성되는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  8. 제 1항에 있어서,
    상기 제1 전극 페이스트 및 제 2전극 페이스트의 도포 및 건조 단계는, 상기 개구부상에 형성된 시드층 위에 전극 페이스트를 스크린 프린팅(screen printing)법으로 도포하고 건조하는 단계인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  9. 제 1항에 있어서,
    상기 제1 전극층과 제2 전극층은 은(Ag) 또는 은 합금(Ag alloy)으로 이루어지는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  10. 제 1항에 있어서,
    상기 열처리 온도는 400 ℃ 내지 500 ℃ 인 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  11. 제 1항에 있어서, 상기 열처리는,
    수소(H₂)가스 분위기에서 어닐링(annealing)하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  12. 제 11항에 있어서,
    3 %내지 40%의 수소를 이용하여 상기 수소가스 분위기를 형성하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  13. 제 11항에 있어서,
    상기 어닐링, 금속원소와 Si의 혼합층 형성 및 제1전극층과 제2전극층의 형성단계는 350 ℃ 내지 550 ℃의 온도에서 진행하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  14. 제 1항에 있어서,
    상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계는, 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 중에서 선택된 어느 하나의 방법으로 시드층을 제거하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
  15. 제 1항에 있어서,
    상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 제거하는 단계는, 상기 제 1전극층 또는 제 2전극층을 마스크층으로 이용하여 상기 제 1전극층 및 제 2전극층이 형성되지 않은 영역의 시드층을 식각하여 제거하는 것을 특징으로 하는 후면전극형 태양전지의 제조방법.
KR1020090090258A 2009-09-23 2009-09-23 후면전극형 태양전지의 제조방법 KR101597532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090258A KR101597532B1 (ko) 2009-09-23 2009-09-23 후면전극형 태양전지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090258A KR101597532B1 (ko) 2009-09-23 2009-09-23 후면전극형 태양전지의 제조방법

Publications (2)

Publication Number Publication Date
KR20110032655A true KR20110032655A (ko) 2011-03-30
KR101597532B1 KR101597532B1 (ko) 2016-02-25

Family

ID=43937369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090258A KR101597532B1 (ko) 2009-09-23 2009-09-23 후면전극형 태양전지의 제조방법

Country Status (1)

Country Link
KR (1) KR101597532B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640673B2 (en) 2013-06-05 2017-05-02 Lg Electronics Inc. Solar cell and manufacturing method thereof
KR20170121572A (ko) * 2016-04-25 2017-11-02 엘지전자 주식회사 태양 전지의 제조 방법 및 장치
CN112687763A (zh) * 2020-12-28 2021-04-20 天合光能股份有限公司 一种钝化接触晶体硅电池制备方法
CN114420796A (zh) * 2022-02-11 2022-04-29 安徽华晟新能源科技有限公司 一种电极的制备方法和太阳能电池的制备方法
CN114420795A (zh) * 2022-02-11 2022-04-29 安徽华晟新能源科技有限公司 一种电极的制备方法和太阳电池的制备方法
CN115064600A (zh) * 2022-05-06 2022-09-16 中国科学院宁波材料技术与工程研究所 一种TOPCon电池的电极结构及其制备方法和应用
WO2022199882A3 (en) * 2022-03-11 2022-11-03 Solarlab Aiko Europe Gmbh Conductive contact structure of solar cell, solar module, and power generation system
CN117976744A (zh) * 2024-03-21 2024-05-03 金阳(泉州)新能源科技有限公司 无单晶硅衬底的背接触电池及其制备方法和柔性电池组件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3971993A1 (en) * 2020-09-16 2022-03-23 Jbao Technology Ltd. Manufacturing method for back structure of double-sided p-type sollar cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370410B1 (ko) * 1996-01-09 2003-03-28 삼성전자 주식회사 후면 함몰전극형 태양전지의 제조방법
JP3652128B2 (ja) * 1998-07-29 2005-05-25 京セラ株式会社 太陽電池素子の製造方法
JP2006523025A (ja) * 2003-04-10 2006-10-05 サンパワー コーポレイション 太陽電池用金属コンタクト構造体及び製法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370410B1 (ko) * 1996-01-09 2003-03-28 삼성전자 주식회사 후면 함몰전극형 태양전지의 제조방법
JP3652128B2 (ja) * 1998-07-29 2005-05-25 京セラ株式会社 太陽電池素子の製造方法
JP2006523025A (ja) * 2003-04-10 2006-10-05 サンパワー コーポレイション 太陽電池用金属コンタクト構造体及び製法
JP2006324590A (ja) * 2005-05-20 2006-11-30 Sharp Corp 裏面電極型太陽電池とその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640673B2 (en) 2013-06-05 2017-05-02 Lg Electronics Inc. Solar cell and manufacturing method thereof
KR20170121572A (ko) * 2016-04-25 2017-11-02 엘지전자 주식회사 태양 전지의 제조 방법 및 장치
CN112687763A (zh) * 2020-12-28 2021-04-20 天合光能股份有限公司 一种钝化接触晶体硅电池制备方法
CN114420796A (zh) * 2022-02-11 2022-04-29 安徽华晟新能源科技有限公司 一种电极的制备方法和太阳能电池的制备方法
CN114420795A (zh) * 2022-02-11 2022-04-29 安徽华晟新能源科技有限公司 一种电极的制备方法和太阳电池的制备方法
WO2022199882A3 (en) * 2022-03-11 2022-11-03 Solarlab Aiko Europe Gmbh Conductive contact structure of solar cell, solar module, and power generation system
EP4243088A1 (en) * 2022-03-11 2023-09-13 Solarlab Aiko Europe GmbH Conductive contact structure of solar cell, solar module, and power generation system
US11929441B2 (en) 2022-03-11 2024-03-12 Solarlab Aiko Europe Gmbh Conductive contact structure of solar cell, solar module, and power generation system
CN115064600A (zh) * 2022-05-06 2022-09-16 中国科学院宁波材料技术与工程研究所 一种TOPCon电池的电极结构及其制备方法和应用
CN117976744A (zh) * 2024-03-21 2024-05-03 金阳(泉州)新能源科技有限公司 无单晶硅衬底的背接触电池及其制备方法和柔性电池组件

Also Published As

Publication number Publication date
KR101597532B1 (ko) 2016-02-25

Similar Documents

Publication Publication Date Title
KR101597532B1 (ko) 후면전극형 태양전지의 제조방법
KR101578356B1 (ko) 후면전극형 태양전지 및 그 제조방법
KR101627217B1 (ko) 태양전지 및 그 제조방법
KR101139456B1 (ko) 백 컨택 태양전지 및 그 제조방법
US9209342B2 (en) Methods of manufacturing light to current converter devices
KR101110825B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
US20100132792A1 (en) Solar cell and method of manufacturing the same
KR101498619B1 (ko) 태양전지의 전극 형성 방법 및 이를 이용한 태양전지
JP2010183080A (ja) 太陽電池及びその製造方法
JP2013526053A (ja) 太陽電池及びその製造方法
KR20090091456A (ko) 백 콘택 태양전지의 제조 방법
US20100147368A1 (en) Photovoltaic cell with shallow emitter
US20100319768A1 (en) Thin-film solar cell and process for its manufacture
KR20130092494A (ko) 태양 전지의 제조 방법 및 태양 전지
KR101057124B1 (ko) 태양 전지 및 그 제조 방법
CN112397596A (zh) 一种低成本的高效太阳能电池及其制备方法
CN111640826A (zh) 一种利用选择性接触导电的电池制备方法
KR101128838B1 (ko) 태양 전지 및 그 제조 방법
CN104157742A (zh) 太阳能电池及其制造方法
CN102468369B (zh) 在太阳能电池表面形成金属电极的方法
TWI496313B (zh) 藉由穿通方式之背接式太陽電池製造方法
KR102218417B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
JP5645734B2 (ja) 太陽電池素子
CN113437161A (zh) 太阳能电池片及其制备方法和光伏组件
KR101322628B1 (ko) 태양전지의 후면반사막 형성방법, 이를 포함하는후면전극부 형성방법 및 태양전지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 4