KR20110030763A

KR20110030763A - Pin array frame used for manufacture of probe card

Info

Publication number: KR20110030763A
Application number: KR1020090088348A
Authority: KR
Inventors: 이재하
Original assignee: 화인인스트루먼트 (주); 이재하
Priority date: 2009-09-18
Filing date: 2009-09-18
Publication date: 2011-03-24
Also published as: KR101066551B1

Abstract

PURPOSE: A pin array frame used for manufacturing a probe card is provided to shorten the overall process time of the probe card by inserting a plurality of probe pins into the probe pin insertion hole in batch after inserting the plurality of probe pins into the pin array frame temporarily. CONSTITUTION: A bottom frame(82) is formed in the wafer shape of silicon material or film material. The upper frame comprises two layers(84-1, 84-2) of different size. A plurality of insertion holes is formed on at least one of the lower frame and the upper frame. A plurality of insertion holes(84a) corresponding to the insertion holes is formed on the upper frame.

Description

Pin Array Frame Used for Manufacture of Probe Card

본 발명은 프로브 카드 제조 기술에 관한 것으로서, 구체적으로는 프로브 카드의 제조공정에서 프로브 핀들의 일괄 삽입을 위해 사용되는 핀 어레이 틀에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to probe card manufacturing technology, and more particularly, to a pin array mold used for batch insertion of probe pins in a manufacturing process of a probe card.

잘 알려진 바와 같이, 일련의 웨이퍼 제조(wafer fabrication) 공정이 완료되어 웨이퍼 안에 수많은 반도체 칩들이 형성된 후에는 웨이퍼를 개별 칩들로 분할하여 패키지 조립(package assembly) 공정이 진행되는데, 패키지 조립 공정 전에 웨이퍼 상태에서 마지막으로 이루어지는 공정이 전기적 검사(electrical die sorting; EDS) 공정이다. 이때, 검사 대상인 반도체 칩과 검사 장비를 연결하는 매개물로 사용되는 것이 프로브 카드(probe card)이다.As is well known, after a series of wafer fabrication processes have been completed and numerous semiconductor chips have been formed in the wafer, the wafer is divided into individual chips and a package assembly process is performed. The last step in the process is electrical die sorting (EDS). In this case, a probe card is used as a medium for connecting the semiconductor chip to be inspected and the test equipment.

반도체 칩의 표면에는 외부로 노출된 수많은 입출력 패드들이 형성되며, 프로브 카드는 이러한 패드들과 물리적으로 접촉하여 전기적 신호를 입출력할 수 있는 프로브 핀을 구비한다. 반도체 칩은 패드와 접촉하고 있는 프로브 핀을 통해 검사 장비로부터 소정의 신호를 입력받아 동작을 수행한 후, 그 처리 결과를 다시 프 로브 핀을 통해 검사 장비로 출력한다. 검사 장비는 이를 통해 반도체 칩의 전기적 특성을 검사하고 해당 칩의 불량 여부를 판별한다.A large number of input / output pads exposed to the outside are formed on the surface of the semiconductor chip, and the probe card includes probe pins for physically contacting the pads to input and output electrical signals. The semiconductor chip receives a predetermined signal from the inspection equipment through a probe pin in contact with the pad, performs an operation, and then outputs the processing result back to the inspection equipment through the probe pin. The inspection equipment inspects the electrical characteristics of the semiconductor chip and determines whether the corresponding chip is defective.

일반적으로 이러한 검사 공정은 신속하고 효율적인 검사를 위하여 반도체 칩의 여러 패드들에 여러 개의 프로브 핀들을 동시에 접촉하여 수행된다. 그런데 반도체 칩은 점차 소형화될 뿐만 아니라 그 패드의 수는 점점 많아지고 있으며, 그에 따라 패드 사이의 간격, 즉 피치도 갈수록 줄어들고 있다. 따라서 프로브 카드도 반도체 칩의 패드들에 대응하여 다수의 프로브 핀들을 미세 간격으로 배치하여 제조하여야 하는데, 인접한 프로브 핀들 간의 간격이 줄어들수록 전기적 물리적 간섭 없이 프로브 핀들을 형성하기란 매우 어렵다. 더욱이, 수많은 프로브 핀들을 정밀하게 정렬하고 고도의 평탄도를 가지도록 배치하는 것 역시 매우 중요하지만 실제로는 쉽지 않은 일이다. 또한, 공정이 간단하고 제조비용이 경제적인 프로브 카드의 제조방법이 요구되고 있으며, 웨이퍼와의 열팽창률 차이로 인한 프로브 핀 접촉 불량에 대한 해결방안도 꾸준히 모색되고 있다.In general, such an inspection process is performed by simultaneously contacting several probe pins to several pads of a semiconductor chip for quick and efficient inspection. However, not only is the semiconductor chip smaller, but the number of pads is increasing, and thus the spacing between the pads, that is, the pitch, is gradually decreasing. Therefore, a probe card should also be manufactured by arranging a plurality of probe pins at minute intervals corresponding to pads of a semiconductor chip. As the gap between adjacent probe pins decreases, it is very difficult to form probe pins without electrical and physical interference. Moreover, precisely aligning a large number of probe pins and arranging them to a high degree of flatness is also very important but not easy in practice. In addition, there is a demand for a method of manufacturing a probe card having a simple process and an economical manufacturing cost, and a solution for poor probe pin contact due to a difference in thermal expansion coefficient with a wafer has been steadily sought.

이에 본 발명자는 한국등록특허 제799166호(프로브 배열체의 제조방법), 한국등록특허 제821674호(프로브 어셈블리), 한국등록특허 제858027호(프로브 카드의 프로브 어셈블리 및 그 제조 방법), 한국특허출원 제2008-0028824호(프로브 카드의 프로브 어셈블리 및 그 제조 방법), 한국특허출원 제2008-0116261호(프로브 카드 및 그 제조 방법), 한국특허출원 제2009-0081217호(프로브 카드 및 그 제조 방법)의 특허발명들을 통해 지속적으로 프로브 카드에 대한 개선책을 제시하여 왔으며, 본 발명은 그 연장선상에서 창안된 것이다.Accordingly, the present inventors have registered Korean Patent No. 799166 (Method of Probe Arrangement), Korean Registered Patent No. 821674 (Probe Assembly), Korean Registered Patent No. 858027 (Probe Assembly of Probe Card and Manufacturing Method thereof), Korean Patent Application No. 2008-0028824 (Probe assembly of probe card and manufacturing method thereof), Korean Patent Application No. 2008-0116261 (Probe card and manufacturing method thereof), Korean Patent Application No. 2009-0081217 (Probe card and manufacturing method thereof) Through the invention of the invention has been continuously proposed to improve the probe card, the present invention is invented in the extension.

웨이퍼에는 일반적으로 수백 개의 반도체 칩이 한꺼번에 형성되고 각각의 반도체 칩마다 수십, 수백 개의 접촉 패드가 있으므로, 웨이퍼 전체를 일괄적으로 검사하려면 프로브 카드에 설치되는 프로브 핀의 개수는 수만 개에 이를 수도 있다. 종래에는 이와 같이 수많은 프로브 핀들을 프로브 카드의 제조공정 중에 일일이 삽입하는 수밖에 없었다. 따라서 프로브 핀 삽입공정이 매우 비효율적으로 이루어졌고, 이로 인해 프로브 카드의 전체 제조공정에 소요되는 시간 또한 매우 클 수밖에 없었다.Since hundreds of semiconductor chips are usually formed at the same time, and each semiconductor chip has dozens or hundreds of contact pads at once, the total number of probe pins installed on the probe card may be tens of thousands to inspect the entire wafer at once. . In the past, such a large number of probe pins had to be inserted one by one during the manufacturing process of the probe card. Therefore, the probe pin insertion process was made very inefficient, and thus the time required for the entire manufacturing process of the probe card was also very large.

본 발명은 이러한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 프로브 카드의 제조공정에서 프로브 핀들을 일괄 삽입할 수 있도록 함으로써 프로브 핀 삽입공정을 효율적으로 개선하고 프로브 카드의 전체 공정시간을 단축하기 위한 것이다.The present invention is to solve the problems of the prior art, an object of the present invention is to improve the probe pin insertion process by efficiently inserting the probe pins in the manufacturing process of the probe card and to improve the overall process time of the probe card It is to shorten.

이러한 목적을 달성하기 위하여, 본 발명은 프로브 카드 제조공정에서 다수의 프로브 핀들을 일괄 삽입하기 위해 사용되는 핀 어레이 틀을 제공한다.In order to achieve this object, the present invention provides a pin array mold used to collectively insert a plurality of probe pins in a probe card manufacturing process.

본 발명의 핀 어레이 틀은 하부 틀 및 상기 하부 틀 위에 위치하는 상부 틀을 포함하며, 상기 하부 틀과 상기 상부 틀 중 적어도 하나에는 상기 프로브 핀의 접촉팁을 각각 삽입할 수 있도록 다수의 삽입공들이 형성된다.The pin array frame of the present invention includes a lower frame and an upper frame positioned on the lower frame, and a plurality of insertion holes are inserted into at least one of the lower frame and the upper frame to respectively insert contact tips of the probe pins. Is formed.

본 발명의 핀 어레이 틀에 있어서, 상기 상부 틀에는 상기 접촉팁을 제외한 상기 프로브 핀의 나머지 부분 중 적어도 일부를 삽입하기 위한 다수의 삽입홈들이 상기 삽입공들에 대응하여 형성될 수 있다.In the pin array frame of the present invention, a plurality of insertion grooves for inserting at least a portion of the remaining portion of the probe pin except the contact tip may be formed in the upper frame corresponding to the insertion holes.

또한, 상기 하부 틀은 실리콘 소재의 웨이퍼 형태 또는 필름 소재로 형성될 수 있고, 상기 상부 틀은 포토레지스트 또는 드라이 필름 소재로 형성될 수 있다.In addition, the lower frame may be formed of a wafer material or a film material of silicon material, the upper frame may be formed of a photoresist or dry film material.

또한, 상기 삽입공은 상기 하부 틀에 형성되며 상기 하부 틀을 관통할 수 있으며, 상기 삽입공은 상기 하부 틀에 형성되며 상기 하부 틀을 관통하지 않고 일정 깊이로 형성될 수 있다.In addition, the insertion hole may be formed in the lower frame and penetrate the lower frame, and the insertion hole may be formed in the lower frame and formed to a predetermined depth without penetrating the lower frame.

또한, 상기 삽입공은 상기 하부 틀과 상기 상부 틀에 모두 형성되며, 상기 하부 틀에 형성된 삽입공은 상기 하부 틀을 관통하지 않고 일정 깊이로 형성될 수 있다.In addition, the insertion hole is formed in both the lower frame and the upper frame, the insertion hole formed in the lower frame may be formed to a predetermined depth without penetrating the lower frame.

본 발명의 핀 어레이 틀은 상기 하부 틀의 평탄도를 보강하기 위해 상기 하부 틀의 아래쪽에 형성된 기판을 더 포함할 수 있다.The pin array mold of the present invention may further include a substrate formed under the lower mold to reinforce the flatness of the lower mold.

또한, 상기 상부 틀은 두 개 이상의 층으로 이루어질 수 있고, 이 경우 상기 삽입공은 상기 상부 틀의 두 개 이상의 층에 서로 다른 크기로 형성될 수 있으며, 상기 삽입공은 상기 상부 틀의 두 개 이상의 층 중에서 상단으로 갈수록 크기가 커지는 계단식일 수 있다.In addition, the upper frame may be formed of two or more layers, in which case the insertion hole may be formed in different sizes in two or more layers of the upper frame, the insertion hole is two or more of the upper frame It may be a cascade that increases in size toward the top of the floor.

또한, 상기 삽입홈에 삽입되는 상기 프로브 핀의 나머지 부분은 상기 프로브 핀의 연결기둥과 수평빔 중 적어도 하나일 수 있다.In addition, the remaining portion of the probe pin inserted into the insertion groove may be at least one of the connection pillar and the horizontal beam of the probe pin.

또한, 상기 상부 틀은 두 개 이상의 층으로 이루어지며, 상기 삽입홈은 상기 두 개 이상의 층 중 적어도 일부에 형성될 수 있다.In addition, the upper frame is formed of two or more layers, the insertion groove may be formed in at least a portion of the two or more layers.

본 발명에 따르면, 프로브 카드의 제조 과정에서 다수의 프로브 핀들을 핀 어레이 틀에 임시로 삽입한 후 다시 프로브 카드의 프로브 핀 삽입 구멍에 일괄 삽입함으로써, 프로브 핀 삽입공정을 프로브 카드의 제조공정과 독립적으로 수행할 수 있고, 그에 따라 프로브 카드의 전체 공정시간을 단축할 수 있다. 특히, 프로브 카드를 주문제작하는 경우, 핀 어레이 틀에 프로브 핀들을 미리 삽입해 놓음으로써 납기를 대폭 단축할 수 있다.According to the present invention, the probe pin insertion process is independent of the probe card manufacturing process by temporarily inserting a plurality of probe pins into the pin array frame in the manufacturing process of the probe card and then collectively inserting the probe pins into the probe pin insertion holes of the probe card. It can be performed by, thereby reducing the overall process time of the probe card. In particular, when customizing the probe card, the delivery time can be greatly shortened by inserting the probe pins in advance in the pin array frame.

이하, 첨부 도면을 참조하여 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 다만, 실시예들을 설명함에 있어서 본 발명이 속하는 기술 분야에 잘 알려져 있거나 본 발명자의 기존 특허에 충분히 기재되어 있고 본 발명과 직접 관련이 없는 사항에 대해서는 본 발명의 핵심을 흐리지 않고 명확히 전달하기 위해 설명을 생략할 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, in describing the embodiments, matters that are well known in the technical field to which the present invention pertains or are sufficiently described in the existing patents of the present inventors and are not directly related to the present invention will be described in order not to obscure the core of the present invention. Can be omitted.

한편, 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 첨부 도면을 통틀어 동일하거나 대응하는 구성요소에는 동일한 참조번호를 부여한다.On the other hand, in the accompanying drawings, some components are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size. Like reference numerals refer to like or corresponding elements throughout the accompanying drawings.

본 발명에 따른 핀 어레이 틀(pin array frame)은 프로브 카드의 제조공정에서 다수의 프로브 핀들을 일괄 삽입할 수 있도록 하는 기구물이다. 본 발명의 핀 어레이 틀을 설명하기에 앞서, 먼저 본 발명의 이해를 돕기 위해 프로브 카드에 대 하여 참고로 설명한다.The pin array frame according to the present invention is a mechanism that allows a plurality of probe pins to be collectively inserted in the manufacturing process of a probe card. Prior to describing the pin array mold of the present invention, a description will first be made with reference to a probe card to aid in understanding of the present invention.

도 1은 본 발명이 적용되는 프로브 카드의 프로브 어셈블리 구조를 예시한 단면도이다. 도 1에 도시된 프로브 어셈블리는 본 발명자의 기존 특허 중 하나인 한국특허출원 제2008-0028824호(프로브 카드의 프로브 어셈블리 및 그 제조 방법)에 자세히 설명되어 있다.1 is a cross-sectional view illustrating a probe assembly structure of a probe card to which the present invention is applied. The probe assembly shown in FIG. 1 is described in detail in Korean Patent Application No. 2008-0028824 (Probe assembly of a probe card and a method of manufacturing the same) which is one of the existing patents of the present inventors.

도 1을 참조하면, 프로브 어셈블리(100)는 프로브 핀(10), 프로브 기판(20), 지지층(30), 전도성 접착제(40)로 구성된다. 특히, 프로브 핀(10)이 삽입되는 지지층(30)은 테스트 대상인 반도체 웨이퍼와 동일한 재료(일례로 실리콘)로 이루어지는 것이 특징이다. 따라서 프로브 어셈블리(100)는 웨이퍼와 동등한 열팽창률을 가질 수 있다.Referring to FIG. 1, the probe assembly 100 includes a probe pin 10, a probe substrate 20, a support layer 30, and a conductive adhesive 40. In particular, the support layer 30 into which the probe pin 10 is inserted is made of the same material (for example, silicon) as the semiconductor wafer under test. Thus, the probe assembly 100 may have a coefficient of thermal expansion equivalent to that of the wafer.

프로브 기판(20)은 내부에 회로배선(22)이 형성되고 표면에 패드(24)가 형성된 인쇄회로기판 또는 세라믹기판이다. 회로배선(22)은 패드(24)와 전기적으로 연결되며, 패드(24)는 프로브 기판(20)의 표면을 따라 수십 마이크론(㎛) 단위의 미세 간격으로 배치된다.The probe substrate 20 is a printed circuit board or ceramic substrate having a circuit wiring 22 formed therein and a pad 24 formed on a surface thereof. The circuit wiring 22 is electrically connected to the pad 24, and the pads 24 are disposed at minute intervals of several tens of microns (μm) along the surface of the probe substrate 20.

패드(24)가 있는 프로브 기판(20)의 표면에는 비전도성 접착제(50)를 통해 지지층(30)이 접합된다. 지지층(30)은 프로브 기판(20)의 패드(24)에 대응하는 위치마다 노출공(32)을 갖는다. 지지층(30)의 재료는 전술한 바와 같이 반도체 웨이퍼의 재료와 동일한 반도체 물질(일례로 실리콘)이다. 그러나 열팽창률의 차이로 인한 프로브 핀(10)의 접촉 불량을 우려하지 않아도 될 정도로 프로브 어셈블리(100)의 면적이 크지 않다면, 지지층(30)의 재료로는 세라믹, FR4(Flame Retardant 4), 폴리이미드(polyimide), 유기질, 포토레지스트(PR), 드라이 필름(dry film) 등의 다양한 물질들이 사용될 수 있다.The support layer 30 is bonded to the surface of the probe substrate 20 having the pads 24 through the non-conductive adhesive 50. The support layer 30 has exposed holes 32 at positions corresponding to the pads 24 of the probe substrate 20. The material of the support layer 30 is the same semiconductor material (for example silicon) as the material of the semiconductor wafer as described above. However, if the area of the probe assembly 100 is not large enough that the poor contact of the probe pin 10 due to the difference in thermal expansion rate is not concerned, the material of the support layer 30 may be ceramic, flame retardant 4 (FR4), poly Various materials may be used, such as a polyimide, an organic material, a photoresist (PR), a dry film, and the like.

노출공(32) 안에는 전도성 접착제(40)가 채워진다. 전도성 접착제(40)는 전기적 전도성을 가지는 접착제로서 예를 들어 금속 분말이 함유된 액상 접착제나 솔더 페이스트(solder paste) 등이다.The conductive adhesive 40 is filled in the exposed hole 32. The conductive adhesive 40 is an electrically conductive adhesive, for example, a liquid adhesive or solder paste containing metal powder.

프로브 핀(10)은 외팔보(cantilever) 형태로서, 일체로 형성된 연결기둥(12), 수평빔(14), 접촉팁(16)으로 구성된다. 연결기둥(12)은 지지층(30)의 노출공(32) 안에 수직 방향으로 삽입되며 전도성 접착제(40)를 통해 노출공(32) 안에 물리적으로 고정될 뿐만 아니라 프로브 기판(20)의 패드(24)에 전기적으로 연결된다. 수평빔(14)은 연결기둥(12)으로부터 수평 방향으로 연장되며 지지층(30)의 표면으로부터 이격된다. 접촉팁(16)은 연결기둥(12)과 반대쪽 위치에서 반대쪽 방향으로 수평빔(14)으로부터 연장된다. 접촉팁(16)은 검사 대상인 전자소자의 단자와 물리적으로 접촉되는 부분이다.The probe pin 10 is in the form of a cantilever, and is composed of a connecting pillar 12, a horizontal beam 14, and a contact tip 16 integrally formed. The connecting pillar 12 is inserted in the vertical direction in the exposed hole 32 of the support layer 30 and is not only physically fixed in the exposed hole 32 through the conductive adhesive 40 but also the pad 24 of the probe substrate 20. Is electrically connected). The horizontal beam 14 extends in the horizontal direction from the connecting column 12 and is spaced apart from the surface of the support layer 30. The contact tip 16 extends from the horizontal beam 14 in the opposite direction from the position opposite to the connecting column 12. The contact tip 16 is a part in physical contact with the terminal of the electronic device to be inspected.

이상 설명한 프로브 어셈블리(100)는 메인 회로기판(도시되지 않음)에 결합되고 전기적으로 연결되어 프로브 카드를 형성한다. 본 발명이 적용되는 프로브 카드의 프로브 어셈블리(또는 프로브 배열체라고도 함)는 도 1에 예시된 구조에 한정되지 않는다. 본 발명자의 기존 특허들로부터 알 수 있듯이, 프로브 카드나 프로브 어셈블리는 여러 가지 구조를 가질 수 있으며 각 구조마다 다양한 변형이 가능하다.The probe assembly 100 described above is coupled to the main circuit board (not shown) and electrically connected to form a probe card. The probe assembly (also called a probe arrangement) of the probe card to which the present invention is applied is not limited to the structure illustrated in FIG. As can be seen from the existing patents of the present inventors, the probe card or the probe assembly may have various structures and various modifications are possible for each structure.

그 중 하나로서, 도 2는 본 발명이 적용되는 프로브 카드의 다른 구조를 예 시한 단면도이다. 도 2에 도시된 프로브 카드는 본 발명자의 기존 특허인 한국특허출원 제2008-0116261호(프로브 카드 및 그 제조 방법) 및 제2009-0081217호(프로브 카드 및 그 제조 방법)에 자세히 설명되어 있다. 참고로, 본 명세서에서는 구성요소의 명칭과 참조번호의 통일을 위해 상기 기존 특허에서 사용된 용어와 번호를 일부 변경하여 사용한다.As one of them, Fig. 2 is a cross-sectional view showing another structure of the probe card to which the present invention is applied. The probe card shown in FIG. 2 is described in detail in Korean Patent Application Nos. 2008-0116261 (probe card and its manufacturing method) and 2009-0081217 (probe card and its manufacturing method), which are the present patents. For reference, in the present specification, the terms and numbers used in the existing patents are partially changed in order to unify the names of the components and the reference numbers.

도 2를 참조하면, 프로브 카드(200)는 프로브 핀(10), 프로브 기판(20), 지지층(30), 메인 회로기판(60), 연결부재(70)를 포함하여 구성된다. 특히, 지지층(30)은 웨이퍼와 유사한 열팽창률을 갖는 재질로 형성되며, 회로패턴이 구비되고 프로브 핀(10)이 삽입, 장착되는 프로브 기판(20)은 지지층(30) 위에 접합되는데, 프로브 기판(20)이 판 형태 또는 긴 블록 형태로 지지층(30) 위에 일괄 접합된 후 소정의 크기로 분할되는 것이 특징이다.Referring to FIG. 2, the probe card 200 includes a probe pin 10, a probe substrate 20, a support layer 30, a main circuit board 60, and a connection member 70. In particular, the support layer 30 is formed of a material having a coefficient of thermal expansion similar to that of the wafer, and the probe substrate 20 to which the circuit pattern is provided and the probe pin 10 is inserted and mounted is bonded onto the support layer 30. (20) is characterized in that it is divided into a predetermined size after collectively bonded on the support layer 30 in the form of a plate or long block.

지지층(30)은 웨이퍼와 같은 형태의 원형 판이며, 웨이퍼와 유사한 열팽창률을 갖는 실리콘, 세라믹, 글래스, (비전도성 금속) 등의 재질로 형성된다. 지지층(30)은 메인 회로기판(60)과 프로브 기판(20) 사이에 개재되어 프로브 기판(20)이 배치될 수 있는 물리적 토대를 제공할 뿐, 회로패턴이 형성되지는 않는다. 지지층(30)은 사각형 또는 웨이퍼와 같은 형태의 원형일 수도 있지만, 여러 개의 긴 블록 형태들이 모여 웨이퍼와 유사한 형태를 이루도록 할 수도 있다.The support layer 30 is a circular plate shaped like a wafer, and is formed of a material such as silicon, ceramic, glass, (non-conductive metal), or the like having a thermal expansion coefficient similar to that of the wafer. The support layer 30 is interposed between the main circuit board 60 and the probe substrate 20 to provide a physical foundation on which the probe substrate 20 can be disposed, but a circuit pattern is not formed. The support layer 30 may be rectangular or circular, such as a wafer, but may have a plurality of long block shapes to form a wafer-like shape.

프로브 기판(20)은 내부에 회로패턴이 형성되고 표면 가장자리에 패드(22, 반도체 칩의 패드와 다름)가 형성된 인쇄회로기판, 연성 인쇄회로기판(FPCB; flexible PCB), 세라믹기판 중의 어느 하나 또는 이들의 조합으로 이루어진 RFPCB(rigid flexible PCB)이다. 회로패턴은 패드(22)와 전기적으로 연결되며, 다층으로 형성될 수 있다. 패드(22)는 프로브 기판(20)의 표면 한쪽 가장자리를 따라 다수 개가 미세 간격으로 배치되며, 연결부재(70)를 통해 메인 회로기판(60)과 전기적으로 연결된다. 지지층(30)과 마찬가지로, 프로브 기판(20)은 사각형 또는 웨이퍼와 같은 형태의 원형 판 또는 여러 개의 긴 블록 형태를 가질 수 있다. 프로브 기판(20)은 지지층(30) 위에 일괄 접합된 후 여러 개로 분할되는데, 도면부호 26번은 프로브 기판(20)의 분할영역을 가리킨다. 프로브 기판(20)과 지지층(30)의 접합은 에폭시와 같은 비전도성 접착제에 의해 이루어질 수 있다.The probe substrate 20 may include any one of a printed circuit board, a flexible printed circuit board (FPCB), and a ceramic substrate having a circuit pattern formed therein and pads 22 (different from pads of semiconductor chips) formed on surface edges thereof. RFPCB (rigid flexible PCB) consisting of a combination of these. The circuit pattern is electrically connected to the pad 22 and may be formed in multiple layers. A plurality of pads 22 are disposed at minute intervals along one edge of the surface of the probe substrate 20 and are electrically connected to the main circuit board 60 through the connection member 70. Like the support layer 30, the probe substrate 20 may have a circular plate or a plurality of long blocks in the form of a rectangle or a wafer. The probe substrate 20 is collectively bonded onto the support layer 30 and then divided into pieces. Reference numeral 26 denotes a divided area of the probe substrate 20. The bonding of the probe substrate 20 and the support layer 30 may be made by a nonconductive adhesive such as epoxy.

또한, 프로브 기판(20)은 다수 개의 비아 홀(23, via hole)들을 구비한다. 비아 홀(23)들은 프로브 기판(20)을 관통하며 내벽에 도금막이 형성되어 프로브 기판(20) 내부의 회로패턴과 전기적으로 연결된다. 각각의 비아 홀(23) 안에는 전도성 접착제가 채워진다. 전도성 접착제는 전기적 전도성을 가지는 접착제이며, 예를 들어 금속 분말이 함유된 액상 접착제나 솔더 페이스트(solder paste) 또는 땜납 등이다.In addition, the probe substrate 20 includes a plurality of via holes 23. The via holes 23 penetrate the probe substrate 20 and a plating film is formed on an inner wall thereof to be electrically connected to a circuit pattern inside the probe substrate 20. Each via hole 23 is filled with a conductive adhesive. The conductive adhesive is an adhesive having electrical conductivity, for example, a liquid adhesive, a solder paste or solder containing metal powder.

프로브 핀(10)은 도시된 바와 같이, 그리고 앞서 도 1에서 설명한 바와 같이, 외팔보 형태일 수 있다. 그러나 프로브 핀(10)이 반드시 이러한 형태로 국한되는 것은 아니며, 웨이퍼의 칩 패드에 접촉하여 가압하고 접촉 상태에서 떨어졌을 때 원상태로 복원 가능한 탄성을 갖는 형태라면 어떠한 형태로도 변형이 가능하다. 프로브 핀(10)은 텅스텐(W), 레늄 텅스텐(ReW), 베릴륨 구리(BeCu), MEMS(micro electro-mechanical system) 재질인 니켈(Ni) 합금 등으로 형성되며, 그 밖에 이에 상응하는 전도성 물질들도 가능하다. 도 2의 실시예에서 프로브 핀(30)의 연결기둥은 프로브 기판(20)의 비아 홀(23) 안에 수직 방향으로 삽입되며 전도성 접착제를 통해 비아 홀(23) 안에 물리적으로 고정될 뿐만 아니라 프로브 기판(20)의 회로패턴에 전기적으로 연결된다.The probe pin 10 may be in the form of a cantilever beam, as shown and as described above with reference to FIG. 1. However, the probe pin 10 is not necessarily limited to this form, and may be modified in any form as long as the probe pin 10 has elasticity that can be restored to its original state when pressed against the chip pad of the wafer and dropped from the contact state. The probe pin 10 is formed of tungsten (W), rhenium tungsten (ReW), beryllium copper (BeCu), nickel (Ni) alloy, which is a micro electro-mechanical system (MEMS) material, and the like, and a conductive material corresponding thereto. It is also possible. In the embodiment of FIG. 2, the connecting post of the probe pin 30 is inserted in the via hole 23 of the probe substrate 20 in the vertical direction and is not only physically fixed in the via hole 23 through the conductive adhesive but also the probe substrate. It is electrically connected to the circuit pattern of (20).

메인 회로기판(60)은 공지의 프로브 카드 회로기판이다. 메인 회로기판(60)에는 지지층(30)이 결합되며, 연결부재(70)를 통해 메인 회로기판(60)의 패드(도시되지 않음)와 프로브 기판(20)의 패드(22)가 전기적으로 연결된다. 메인 회로기판(60)과 지지층(30)간의 결합은 나사나 기구 구조물 등으로 구현할 수 있다.The main circuit board 60 is a known probe card circuit board. The support layer 30 is coupled to the main circuit board 60, and a pad (not shown) of the main circuit board 60 and the pad 22 of the probe substrate 20 are electrically connected through the connecting member 70. do. Coupling between the main circuit board 60 and the support layer 30 may be implemented by screws or mechanical structures.

연결부재(70)는 공지의 와이어 본딩용 금 와이어나 케이블 와이어 또는 별도의 연성 인쇄회로기판 케이블 등이 사용된다. 그러나 연결부재(70)가 반드시 이에 국한되는 것은 아니며, 프로브 기판(20)의 회로패턴(21)이 연장되어 연결부재(70)를 대신할 수도 있다. 특히, 프로브 기판(20)이 연성 인쇄회로기판(FPCB)인 경우, 프로브 기판(20) 자체가 연결부재(70) 역할을 수행할 수 있다.The connection member 70 may be a gold wire or cable wire or a separate flexible printed circuit board cable known in the art. However, the connection member 70 is not necessarily limited thereto, and the circuit pattern 21 of the probe substrate 20 may extend to replace the connection member 70. In particular, when the probe substrate 20 is a flexible printed circuit board (FPCB), the probe substrate 20 itself may serve as a connection member 70.

이상 설명한 프로브 카드에서 프로브 핀(10)은 핵심 구성요소에 해당한다. 도 1의 예에서 각각의 프로브 핀(10)은 지지층(30)의 노출공(32) 안에 삽입되어 고정되며, 도 2의 예에서 각각의 프로브 핀(10)은 프로브 기판(20)의 비아 홀(23) 안에 삽입되어 고정된다. 이러한 차이는 지지층(30)과 프로브 기판(20)의 위치관계에 따른 것일 뿐, 어느 경우든 검사 공정에서 웨이퍼를 향하게 되는 가장 바깥층(도 1의 경우 지지층(30), 도 2의 경우 프로브 기판(20))에 프로브 핀(10)의 삽입 및 고정을 위한 구멍(도 1의 경우 노출공(32), 도 2의 경우 비아 홀(23))이 형성된다는 점에서 공통된다.In the probe card described above, the probe pin 10 corresponds to a core component. In the example of FIG. 1, each probe pin 10 is inserted into and fixed in the exposed hole 32 of the support layer 30. In the example of FIG. 2, each probe pin 10 is a via hole of the probe substrate 20. It is inserted into 23 and fixed. This difference is only due to the positional relationship between the support layer 30 and the probe substrate 20, and in any case, the outermost layer facing the wafer in the inspection process (the support layer 30 in FIG. 1 and the probe substrate in FIG. 2). 20) is common in that a hole (exposed hole 32 in FIG. 1, via hole 23 in FIG. 2) for inserting and fixing the probe pin 10 is formed.

노출공(32)이든 비아 홀(23)이든 이러한 구멍들은 프로브 핀(10)의 개수만큼 형성되어 있고, 종래에는 수많은 프로브 핀(10)들을 이 구멍(32, 23)들에 일일이 삽입해야 했다. 그러나 본 발명은 핀 어레이 틀을 이용하여 프로브 핀들을 일괄 삽입할 수 있도록 한다. 이하, 핀 어레이 틀에 대하여 설명한다.These holes, whether exposed holes 32 or via holes 23, are formed by the number of probe pins 10, and conventionally, numerous probe pins 10 have to be inserted into these holes 32 and 23 one by one. However, the present invention makes it possible to batch insert probe pins using a pin array mold. The pin array frame will be described below.

도 3은 본 발명의 제1 실시예에 따른 핀 어레이 틀의 사시도이다.3 is a perspective view of a pin array mold according to the first embodiment of the present invention.

도 3을 참조하면, 핀 어레이 틀(80)은 하부 틀(82)과 상부 틀(84)로 이루어진다. 하부 틀(82)에는 다수의 삽입공(82a)들이 일정 간격만큼 떨어져 규칙적으로 형성되고, 상부 틀(84)에는 다수의 삽입홈(84a)들이 각각 삽입공(82a)에 대응하여 형성된다. 하부 틀(82) 위에 위치한 상부 틀(84)은 삽입공(82a)들을 외부로 노출시키기 위해 하부 틀(82)보다 작은 크기를 갖는다.Referring to FIG. 3, the pin array mold 80 includes a lower mold 82 and an upper mold 84. A plurality of insertion holes 82a are regularly formed at regular intervals in the lower mold 82, and a plurality of insertion grooves 84a are formed in the upper mold 84 corresponding to the insertion holes 82a, respectively. The upper mold 84 located above the lower mold 82 has a smaller size than the lower mold 82 to expose the insertion holes 82a to the outside.

핀 어레이 틀(80)은 프로브 카드의 제조 과정에서 다수의 프로브 핀(10)들을 임시로 삽입한 후, 다시 프로브 카드에 일괄 삽입하기 위한 부품이다. 즉, 프로브 핀(10)의 접촉팁(16)이 삽입공(82a)에 삽입되고 연결기둥(12)이 삽입홈(84a)에 끼워진 상태로 핀 어레이 틀(80)이 프로브 카드 제조공정에 투입된다. 따라서 핀 어레이 틀(80)을 제작할 때, 삽입공(82a)은 궁극적으로 프로브 카드 상에서 접촉팁(16)의 최종 배열위치에 맞게 형성되고, 삽입홈(84a)은 프로브 카드에 연결기둥(12)이 삽입되는 위치에 맞게 형성된다.The pin array frame 80 is a part for temporarily inserting a plurality of probe pins 10 in the manufacturing process of the probe card and then collectively inserting the probe pins 10 into the probe card. That is, the pin array frame 80 is inserted into the probe card manufacturing process with the contact tip 16 of the probe pin 10 inserted into the insertion hole 82a and the connecting column 12 inserted into the insertion groove 84a. do. Therefore, when manufacturing the pin array frame 80, the insertion hole (82a) is ultimately formed to match the final arrangement position of the contact tip 16 on the probe card, the insertion groove (84a) is connected to the probe card (12) It is formed to fit the position to be inserted.

핀 어레이 틀(80)을 사용하게 되면 프로브 핀 삽입공정을 프로브 카드의 제조공정과 독립적으로 수행할 수 있고, 그에 따라 프로브 카드의 전체 공정시간을 단축할 수 있다. 특히, 프로브 카드를 주문제작하는 경우, 핀 어레이 틀(80)에 프로브 핀(10)들을 미리 삽입해 놓음으로써 납기를 대폭 단축할 수 있다.When the pin array frame 80 is used, the probe pin insertion process may be performed independently of the manufacturing process of the probe card, thereby shortening the overall process time of the probe card. In particular, when customizing the probe card, the delivery date can be significantly shortened by inserting the probe pins 10 into the pin array frame 80 in advance.

도 4는 본 발명의 제2 실시예에 따른 핀 어레이 틀의 사시도이다.4 is a perspective view of a pin array mold according to a second embodiment of the present invention.

도 4에 도시된 핀 어레이 틀(80)에서 상부 틀은 크기가 다른 두 개의 층(84-1, 84-2)으로 이루어진다. 상부 틀의 두 층 중에서 하단층(84-1)은 상대적으로 크기가 크고, 상단층(84-2)은 상대적으로 크기가 작다. 이 경우 삽입홈(84a)은 상부 틀의 두 층(84-1, 84-2)에 모두 형성되지만, 하단층(84-1)과 상단층(84-2)의 크기가 서로 다르므로 각 층에 형성된 삽입홈(84a)의 크기 또한 서로 다르게 형성된다. 즉, 상단층(84-2)의 삽입홈(84a)은 프로브 핀(10)의 연결기둥(12)만을 지지하도록 형성되지만, 하단층(84-1)의 삽입홈(84a)은 프로브 핀(10)의 연결기둥(12)과 수평빔(14)을 지지하도록 형성된다. 즉, 전술한 실시예와 달리, 이 실시예에서 프로브 핀(10)은 수평빔(14)도 핀 어레이 틀(80)의 삽입홈(84a)에 끼워진다.In the pin array mold 80 shown in FIG. 4, the upper mold consists of two layers 84-1 and 84-2 of different sizes. Of the two layers of the upper mold, the lower layer 84-1 is relatively large, and the upper layer 84-2 is relatively small. In this case, the insertion groove 84a is formed in both layers 84-1 and 84-2 of the upper frame, but the bottom layer 84-1 and the upper layer 84-2 have different sizes, so that each layer The sizes of the insertion grooves 84a formed in the grooves are also different from each other. That is, the insertion groove 84a of the upper layer 84-2 is formed to support only the connection pillar 12 of the probe pin 10, but the insertion groove 84a of the lower layer 84-1 is the probe pin ( It is formed to support the connecting column 12 and the horizontal beam (14) of 10. That is, unlike the embodiment described above, the probe pin 10 in this embodiment also fits the horizontal beam 14 into the insertion groove 84a of the pin array frame 80.

한편, 본 발명의 핀 어레이 틀(80)에서 하부 틀(82)은 실리콘 소재의 웨이퍼 형태 또는 필름 소재로 형성된다. 그러나 반드시 이에 한정되는 것은 아니며, 일정한 평탄 균일도를 갖고 삽입공(82a)의 가공이 용이하며 그 위에 포토리소그래피(photolithography) 공정이 가능한 소재라면 무엇이든지 가능하다. 하부 틀(82)의 삽입공(82a)은 실리콘 웨이퍼의 경우 건식 또는 습식 식각에 의해 형성될 수 있고 필름의 경우 드릴링(drilling)이나 펀칭(punching) 등의 기구적 가공이나 레이저 가공에 의해 형성될 수 있다.On the other hand, in the fin array mold 80 of the present invention, the lower mold 82 is formed of a wafer material or film material of silicon material. However, the present invention is not limited thereto, and any material may be used as long as the material has a uniform flatness, is easy to process the insertion hole 82a, and has a photolithography process thereon. The insertion hole 82a of the lower mold 82 may be formed by dry or wet etching in the case of a silicon wafer and may be formed by mechanical or laser processing such as drilling or punching in the case of a film. Can be.

또한, 상부 틀(84)은 포토리소그래피 공정이 가능한 포토레지스트(PR) 또는 드라이 필름(dry film)과 같은 소재로 형성된다. 상부 틀(84)의 삽입홈(84a)은 포토리소그래피 공정에 의해 형성될 수 있다. 특히, 도 4의 실시예와 같이 상부 틀(84-1, 84-2)이 크기가 상이한 두 개 이상의 층으로 이루어질 경우, 각 층의 형태도 삽입홈(84a)을 형성하는 공정과 마찬가지로 포토리소그래피 공정에 의해 구현된다. 이 경우, 상부 틀(84)을 도포하고 나서 포토리소그래피 공정으로 상단층(84-2)을 만들고 나서 하단층(84-1)에 삽입홈(84a)을 형성할 수도 있고, 그 반대로 삽입홈(84a)을 먼저 형성한 후 상단층(84-2)을 만들 수도 있다.In addition, the upper mold 84 is formed of a material such as a photoresist (PR) or a dry film capable of a photolithography process. The insertion groove 84a of the upper mold 84 may be formed by a photolithography process. In particular, when the upper mold (84-1, 84-2) is made of two or more layers of different sizes, as shown in the embodiment of Figure 4, the shape of each layer is similar to the process of forming the insertion groove (84a) Implemented by the process. In this case, after the upper mold 84 is applied, the upper layer 84-2 may be formed by a photolithography process, and then the insertion groove 84a may be formed in the lower layer 84-1, or vice versa. 84a) may be formed first, and then the top layer 84-2 may be formed.

도 5는 프로브 카드의 제조공정에서 본 발명의 핀 어레이 틀을 이용하여 프로브 핀들을 일괄 삽입하는 과정을 보여주는 단면도이다.FIG. 5 is a cross-sectional view illustrating a process of collectively inserting probe pins using the pin array mold of the present invention in a manufacturing process of a probe card.

도 5를 참조하면, 다수의 프로브 핀(10)들이 삽입된 핀 어레이 틀(80)을 이용하여 프로브 핀(10)들을 프로브 어셈블리(100)에 일괄 삽입한다. 도 5는 전술한 도 1의 프로브 어셈블리(100) 및 도 3의 핀 어레이 틀(80)을 예시하였으나, 다양한 구조의 프로브 카드 또는 프로브 어셈블리와 핀 어레이 틀을 대신 적용할 수 있음은 물론이다. 또한, 도 5는 핀 어레이 틀(80)이 위쪽, 프로브 어셈블리(100)가 아래쪽에 배치되었으나, 그 방향이 반대가 될 수도 있다. 또한, 본 발명자의 한국특허출원 제2008-0028824호에 기재된 바와 같이, 프로브 어셈블리(100) 위에는 프로브 핀(10)을 정렬하기 위한 별도의 정렬 마스크층이 더 형성될 수도 있다.Referring to FIG. 5, the probe pins 10 are collectively inserted into the probe assembly 100 using the pin array frame 80 in which the plurality of probe pins 10 are inserted. 5 illustrates the probe assembly 100 of FIG. 1 and the pin array frame 80 of FIG. 3, the probe card or probe assembly and the pin array frame of various structures may be applied instead. In addition, in FIG. 5, the pin array frame 80 is disposed above and the probe assembly 100 is disposed below, but the direction thereof may be reversed. In addition, as described in Korean Patent Application No. 2008-0028824 of the present inventors, a separate alignment mask layer may be further formed on the probe assembly 100 to align the probe pins 10.

프로브 핀(10)들이 삽입된 핀 어레이 틀(80)은 프로브 핀(10)의 연결기둥(12)이 지지층(30)의 노출공(32)을 향하도록(또는 도 2의 경우 프로브 기판(20)의 비아 홀(23)을 향하도록) 배치된다. 이어서, 핀 어레이 틀(80)과 프로브 어셈블 리(100)를 결합하면, 프로브 핀(10)들의 연결기둥(12)이 노출공(32) 안으로 일괄 삽입되고 전도성 접착제(40)에 의해 고정된다. 이후, 핀 어레이 틀(80)을 제거하면, 프로브 핀 삽입공정이 완료된다.The pin array frame 80 into which the probe pins 10 are inserted may have the connection pillars 12 of the probe pins 10 facing the exposed holes 32 of the support layer 30 (or the probe substrate 20 in FIG. 2). To the via hole 23). Subsequently, when the pin array frame 80 and the probe assembly 100 are coupled, the connecting pillars 12 of the probe pins 10 are collectively inserted into the exposed holes 32 and fixed by the conductive adhesive 40. Thereafter, when the pin array frame 80 is removed, the probe pin insertion process is completed.

한편, 본 발명의 핀 어레이 틀은 다양한 구조를 가질 수 있고, 또한 프로브 핀의 형태에 따라 다양한 변형이 가능하다. 이하, 그러한 예들을 몇 가지 제시한다.On the other hand, the pin array frame of the present invention may have a variety of structures, and also various modifications are possible depending on the shape of the probe pin. Several examples are given below.

도 6은 본 발명의 제3 실시예에 따른 핀 어레이 틀의 단면도이다.6 is a cross-sectional view of the pin array mold according to the third embodiment of the present invention.

도 6을 참조하면, 제3 실시예의 핀 어레이 틀(90-1)은 도 4의 실시예와 마찬가지로 하부 틀(92) 및 이단 층(94-1, 94-2)의 상부 틀(94)로 이루어지되, 하부 틀(92) 아래쪽에 기판(96)이 더 형성된다. 이 실시예에서 기판(96)이 추가된 이유는 하부 틀(92)이 필름 소재로 형성될 경우 균일한 평탄도를 보강하기 위해서이다. 따라서 기판(96)의 소재로는 유리, 실리콘 웨이퍼, 세라믹, FR4, 금속 등이 가능하다.Referring to FIG. 6, the fin array mold 90-1 of the third embodiment is the upper mold 94 of the lower mold 92 and the two-stage layers 94-1, 94-2, similar to the embodiment of FIG. 4. It is made, but the substrate 96 is further formed under the lower mold (92). The reason why the substrate 96 is added in this embodiment is to reinforce uniform flatness when the lower mold 92 is formed of a film material. Accordingly, the substrate 96 may be made of glass, silicon wafer, ceramic, FR4, metal, or the like.

도 4의 실시예와 유사하게, 하부 틀(92)에는 다수의 삽입공(92a)들이 형성되어 프로브 핀(10)의 접촉팁(16)을 수용한다. 다만, 도 4의 실시예와 달리, 상부 틀(94)에 형성되는 삽입홈(94a)들은 하단층(94-1)에만 형성되어 프로브 핀(10)의 수평빔(14)을 수용한다. 하부 틀(92)과 상부 틀(94)의 소재 및 삽입공(92a)과 삽입홈(94a)의 형성 방법은 전술한 실시예와 동일하다. 한편, 상부 틀(94)의 상단층(94-2)은 지지 틀로서의 역할을 수행하기도 한다.Similar to the embodiment of Figure 4, the lower mold 92 has a plurality of insertion holes (92a) are formed to receive the contact tip 16 of the probe pin (10). However, unlike the embodiment of FIG. 4, the insertion grooves 94a formed in the upper frame 94 are formed only in the lower layer 94-1 to accommodate the horizontal beam 14 of the probe pin 10. The material of the lower mold 92 and the upper mold 94, and the method of forming the insertion hole 92a and the insertion groove 94a are the same as in the above-described embodiment. On the other hand, the upper layer 94-2 of the upper mold 94 also serves as a support mold.

도 7은 본 발명의 제4 실시예에 따른 핀 어레이 틀의 단면도이다.7 is a cross-sectional view of the pin array mold according to the fourth embodiment of the present invention.

도 7을 참조하면, 제4 실시예의 핀 어레이 틀(90-2)은 하부 틀(92)과 상부 틀(94)로 이루어지되, 하부 틀(92)에 형성된 삽입공(92a)은 아래쪽까지 관통하지 않는 형태를 가지며, 상부 틀(94)은 4개의 층(94-1, 94-2, 94-3, 94-4)으로 이루어진다. 이 실시예에서 하부 틀(92)은 삽입공(92a)의 깊이를 일정하게 형성할 수 있어야 하며, 따라서 실리콘 웨이퍼와 같이 식각에 의해 삽입공(92a)을 형성할 수 있는 소재를 사용할 수 있으며, 또한 펀칭 공정에 의한 구멍 형성이 가능한 필름과 같은 소재를 사용할 수도 있다.Referring to FIG. 7, the pin array frame 90-2 of the fourth embodiment includes a lower frame 92 and an upper frame 94, and an insertion hole 92 a formed in the lower frame 92 penetrates downward. The upper mold 94 has four layers 94-1, 94-2, 94-3, and 94-4. In this embodiment, the lower mold 92 should be able to form a constant depth of the insertion hole 92a, and therefore, a material capable of forming the insertion hole 92a by etching, such as a silicon wafer, may be used. It is also possible to use a material such as a film capable of forming holes by the punching process.

한편, 이 실시예에서는 상부 틀(94)의 일부 층에도 삽입공(94b)이 형성된다. 즉, 하부 틀(92)의 삽입공(92a) 위쪽에 대응하도록, 상부 틀(94) 중에서 밑에서 두 개의 층(94-1, 94-2)에는 프로브 핀(10)의 접촉팁(16)의 형태에 맞게 서로 다른 직경의 삽입공(94b)이 형성되어 두께가 접촉팁(16)의 높이에 맞도록 형성된다. 삽입홈(94a)은 상부 틀(94) 중에서 밑에서 세 번째 층(94-3)에 형성되며, 최상단 층(94-4)은 지지 틀이 된다.On the other hand, in this embodiment, the insertion hole 94b is also formed in some layers of the upper mold 94. That is, the two layers 94-1 and 94-2 of the upper mold 94 at the bottom of the upper mold 94 correspond to the upper side of the insertion hole 92 a of the lower mold 92. Insertion holes (94b) of different diameters are formed according to the shape is formed so that the thickness to match the height of the contact tip (16). The insertion groove 94a is formed in the third layer 94-3 from the bottom of the upper mold 94, and the uppermost layer 94-4 becomes the support mold.

도 8은 본 발명의 제5 실시예에 따른 핀 어레이 틀의 단면도이다.8 is a cross-sectional view of the pin array mold according to the fifth embodiment of the present invention.

도 8을 참조하면, 제5 실시예의 핀 어레이 틀(90-3)은 하부 틀(92)과 상부 틀(94)로 이루어지되, 하부 틀(92)에는 삽입공이 형성되지 않고 상부 틀(94) 중 일부에만 삽입공(94b)이 형성된다. 즉, 삽입공(94b)은 상부 틀(94) 중에서 밑에서 두 개의 층(94-1, 94-2)에 형성되며, 프로브 핀(10)의 접촉팁(16)의 형태에 맞게 서로 다른 직경을 가진다. 나머지 구성은 도 7의 실시예와 동일하다.Referring to FIG. 8, the pin array mold 90-3 of the fifth embodiment includes a lower mold 92 and an upper mold 94, but the lower mold 92 is not formed with an insertion hole and the upper mold 94. Only a part of the insertion hole 94b is formed. That is, the insertion hole (94b) is formed in the two layers (94-1, 94-2) from the bottom of the upper mold (94), different diameters to match the shape of the contact tip (16) of the probe pin (10) Have The rest of the configuration is the same as the embodiment of FIG.

도 9는 본 발명의 제6 실시예에 따른 핀 어레이 틀의 단면도이다.9 is a cross-sectional view of the pin array mold according to the sixth embodiment of the present invention.

도 9를 참조하면, 제6 실시예에 사용되는 프로브 핀(10)은 수직형 핀으로, 전술한 실시예들의 외팔보 형태와 다른 형태이다. 즉, 이 실시예의 프로브 핀(10)은 연결기둥(12)과 휘어진 접촉팁(18)으로만 구성되며 수평 부분은 존재하지 않는다. 이와 같이 프로브 핀(10)의 형태가 달라지면 핀 어레이 틀(90-4) 역시 그에 맞도록 형성된다.Referring to FIG. 9, the probe pin 10 used in the sixth embodiment is a vertical pin, which is different from the cantilevered shape of the above-described embodiments. That is, the probe pin 10 of this embodiment consists only of the connecting column 12 and the curved contact tip 18, and there is no horizontal portion. As described above, when the shape of the probe pin 10 is changed, the pin array frame 90-4 is also formed to fit.

제6 실시예의 핀 어레이 틀(90-4)은 하부 틀(92)과 상부 틀(94)로 이루어지되, 하부 틀(92)에는 삽입공이 형성되지 않고 상부 틀(94)에만 삽입공(94b)이 형성된다는 점에서 전술한 도 8의 실시예와 동일하다. 그러나 프로브 핀(10)에 수평 부분이 존재하지 않으므로, 상부 틀(94)에는 이전 실시예들과 같은 삽입홈이 형성되지 않는다. 또한, 삽입공(94b)은 상부 틀(94) 일부 층에만 형성되는 것이 아니라 전체 층(94-1, 94-2, 94-3, 94-4)에 형성된다. 다만, 각 층의 삽입공(94b)은 휘어진 접촉팁(18)의 형태에 맞도록 형성되어야 하므로, 상단층으로 갈수록 삽입공(94b)의 형태는 사실상 삽입홈이나 마찬가지의 계단식 형태가 되면서 그 크기가 커지게 된다.The pin array mold 90-4 of the sixth embodiment includes a lower mold 92 and an upper mold 94, but an insertion hole is not formed in the lower mold 92, and an insertion hole 94 b is provided only in the upper mold 94. Is the same as the embodiment of FIG. 8 described above. However, since there is no horizontal portion in the probe pin 10, the upper groove 94 is not formed with the insertion grooves as in the previous embodiments. In addition, the insertion hole 94b is formed in the entire layers 94-1, 94-2, 94-3, and 94-4, instead of being formed only in a part of the upper mold 94. However, since the insertion hole 94b of each layer should be formed to fit the shape of the curved contact tip 18, the shape of the insertion hole 94b toward the top layer becomes substantially the same step shape as the insertion groove and the size thereof. Becomes large.

도 10은 본 발명의 제7 실시예에 따른 핀 어레이 틀의 단면도이다.10 is a cross-sectional view of the pin array mold according to the seventh embodiment of the present invention.

도 10을 참조하면, 제7 실시예에 사용되는 프로브 핀(10)은 외팔보 형태의 변형으로, 수평빔(14)이 두껍고 수평빔(14) 내부에 관통부(15)가 형성된 형태이다. 이 경우에도 핀 어레이 틀(90-5)은 프로브 핀(10)의 형태에 적합하도록 형성된다. 즉, 제7 실시예의 핀 어레이 틀(90-5)은 상부 틀(94)이 다섯 개의 층(94-1 ~ 94-5)으로 이루어지되, 밑에서부터 두 개의 층(94-1, 94-2)에는 삽입공(94b)이 형성되고 세 번째 층(94-3)과 네 번째 층(94-4)에는 삽입홈(94a)이 형성된다. 그러나 상부 틀(94)의 층의 개수는 예시적인 것일 뿐 이에 한정되는 것은 아니며, 프로브 핀(10)의 형태와 크기에 맞게 달라질 수 있다.Referring to FIG. 10, the probe pin 10 used in the seventh embodiment is a cantilever-shaped deformation, in which the horizontal beam 14 is thick and the penetrating portion 15 is formed in the horizontal beam 14. Also in this case, the pin array frame 90-5 is formed to be suitable for the shape of the probe pin 10. That is, in the pin array frame 90-5 of the seventh embodiment, the upper frame 94 is composed of five layers 94-1 to 94-5, and two layers 94-1 and 94-2 from the bottom. ), An insertion hole 94b is formed, and an insertion groove 94a is formed in the third layer 94-3 and the fourth layer 94-4. However, the number of layers of the upper mold 94 is only an example and is not limited thereto. The number of layers of the upper mold 94 may vary according to the shape and size of the probe pin 10.

지금까지 여러 실시예들을 통하여 본 발명에 따른 프로브 카드 제조에 사용되는 핀 어레이 틀에 대하여 설명하였다. 본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.So far, various embodiments have been described with respect to the pin array mold used for manufacturing the probe card according to the present invention. In the present specification and drawings, preferred embodiments of the present invention have been disclosed, and although specific terms have been used, these are merely used in a general sense to easily explain the technical contents of the present invention and to help the understanding of the present invention. It is not intended to limit the scope. It is to be understood by those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

도 1은 본 발명이 적용되는 프로브 카드의 프로브 어셈블리 구조를 예시한 단면도.1 is a cross-sectional view illustrating a probe assembly structure of a probe card to which the present invention is applied.

도 2는 본 발명이 적용되는 프로브 카드의 다른 구조를 예시한 단면도.2 is a cross-sectional view illustrating another structure of a probe card to which the present invention is applied.

도 3은 본 발명의 제1 실시예에 따른 핀 어레이 틀의 사시도.3 is a perspective view of a pin array mold according to the first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 핀 어레이 틀의 사시도.4 is a perspective view of a pin array mold according to a second embodiment of the present invention.

도 5는 프로브 카드의 제조공정에서 본 발명의 핀 어레이 틀을 이용하여 프로브 핀들을 일괄 삽입하는 과정을 보여주는 단면도.5 is a cross-sectional view showing a process of batch inserting the probe pins using the pin array mold of the present invention in the manufacturing process of the probe card.

도 6은 본 발명의 제3 실시예에 따른 핀 어레이 틀의 단면도.6 is a cross-sectional view of the pin array mold according to the third embodiment of the present invention.

도 7은 본 발명의 제4 실시예에 따른 핀 어레이 틀의 단면도.7 is a cross-sectional view of the pin array mold according to the fourth embodiment of the present invention.

도 8은 본 발명의 제5 실시예에 따른 핀 어레이 틀의 단면도.8 is a cross-sectional view of the pin array mold according to the fifth embodiment of the present invention.

도 9는 본 발명의 제6 실시예에 따른 핀 어레이 틀의 단면도.9 is a cross-sectional view of the pin array mold according to the sixth embodiment of the present invention.

도 10은 본 발명의 제7 실시예에 따른 핀 어레이 틀의 단면도.10 is a cross-sectional view of the pin array mold according to the seventh embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 프로브 핀 12: 연결기둥10: probe pin 12: connector post

14: 수평빔 16: 접촉팁14: horizontal beam 16: contact tip

20: 프로브 기판 23: 비아 홀20: probe substrate 23: via hole

30: 지지층 32: 노출공30: support layer 32: exposed hole

40: 전도성 접착제 50: 비전도성 접착제40: conductive adhesive 50: non-conductive adhesive

60: 메인 회로기판 70: 연결부재60: main circuit board 70: connecting member

80, 90-1, 90-2, 90-3, 90-4, 90-5: 핀 어레이 틀80, 90-1, 90-2, 90-3, 90-4, 90-5: pin array frame

82, 92: 하부 틀 82a, 92a, 94b: 삽입공82, 92: lower frame 82a, 92a, 94b: insertion hole

84, 94: 상부 틀 84a, 94a: 삽입홈84, 94: upper frame 84a, 94a: insertion groove

96: 기판96: substrate

Claims

A pin array mold used to batch insert multiple probe pins in a probe card manufacturing process.

Lower frame; And

An upper frame positioned on the lower frame;

Including;

At least one of the lower frame and the upper frame pin array frame, characterized in that a plurality of insertion holes are formed to insert each of the contact tip of the probe pin.

The method according to claim 1,

And a plurality of insertion grooves formed in the upper mold in correspondence with the insertion holes to insert at least some of the remaining portions of the probe pins except the contact tip.

The method according to claim 1 or 2,

The lower frame is a pin array frame, characterized in that formed of a wafer material or film material of silicon material.

The method according to claim 1 or 2,

And the upper mold is formed of a photoresist or dry film material.

The method according to claim 1 or 2,

And the insertion hole is formed in the lower frame and penetrates the lower frame.

The method according to claim 1 or 2,

The insertion hole is formed in the lower frame pin array frame, characterized in that formed to a predetermined depth without penetrating the lower frame.

The method according to claim 1 or 2,

The insertion hole is formed in both the lower frame and the upper frame, the insertion hole formed in the lower frame is pin array frame, characterized in that formed in a predetermined depth without penetrating the lower frame.

The method according to claim 1 or 2,

A substrate formed under the lower frame to reinforce the flatness of the lower frame;

Pin array frame further comprises.

The method according to claim 1 or 2,

And the upper mold comprises two or more layers.

The method according to claim 9,

The insertion hole is a fin array frame, characterized in that formed in different sizes in two or more layers of the upper frame.

The method according to claim 10,

The insertion hole is a pin array frame, characterized in that the step size is larger toward the top of the two or more layers of the upper frame.

The method according to claim 2,

And the remaining portion of the probe pin inserted into the insertion groove is at least one of a connecting column of the probe pin and a horizontal beam.

The method according to claim 2,

The upper frame is composed of two or more layers, the insertion groove is pin array frame, characterized in that formed in at least some of the two or more layers.