KR20110016111A - 액정 표시 패널의 제조 방법 - Google Patents

액정 표시 패널의 제조 방법 Download PDF

Info

Publication number
KR20110016111A
KR20110016111A KR1020090073643A KR20090073643A KR20110016111A KR 20110016111 A KR20110016111 A KR 20110016111A KR 1020090073643 A KR1020090073643 A KR 1020090073643A KR 20090073643 A KR20090073643 A KR 20090073643A KR 20110016111 A KR20110016111 A KR 20110016111A
Authority
KR
South Korea
Prior art keywords
gate
organic
data
pad
electrode
Prior art date
Application number
KR1020090073643A
Other languages
English (en)
Other versions
KR101641356B1 (ko
Inventor
남연희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090073643A priority Critical patent/KR101641356B1/ko
Publication of KR20110016111A publication Critical patent/KR20110016111A/ko
Application granted granted Critical
Publication of KR101641356B1 publication Critical patent/KR101641356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 신호 전송 필름 리페어시 유기 보호막 및 투명 도전막이 신호 전송 필름을 따라 제거되는 현상을 방지할 수 있으며, 유기 보호막과 합착제 간의 반응을 방지할 수 있으며, 스크라이빙시 유기 보호막에 의한 기판 절단률 저하를 방지할 수 있는 액정 표시 패널의 제조 방법에 관한 것이다.
본 발명에 따른 액정 표시 패널의 제조 방법은 기판 상에 박막트랜지스터, 게이트 패드의 게이트 하부 전극, 데이터 패드의 데이터 하부 전극을 형성하는 단계와; 상기 게이트 패드 및 데이터 패드가 형성되는 비표시 영역을 제외한 표시 영역에 임프린트 몰드를 이용하여 유기 보호막을 형성하는 단계와; 상기 유기 보호막이 형성된 기판 상에 화소 전극, 상기 게이트 패드의 게이트 상부 전극 및 상기 데이터 패드의 데이터 상부 전극을 포함하는 투명 도전 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
유기 보호막, 임프린트

Description

액정 표시 패널의 제조 방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 신호 전송 필름 리페어시 유기 보호막 및 투명 도전막이 신호 전송 필름을 따라 제거되는 현상을 방지할 수 있으며, 유기 보호막과 합착제 간의 반응을 방지할 수 있으며, 스크라이빙시 유기 보호막에 의한 기판 절단률 저하를 방지할 수 있는 액정 표시 패널의 제조 방법에 관한 것이다.
액정 표시 패널은 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위해, 액정 표시 패널은 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 형성되는 액정을 구비한다.
박막 트랜지스터 기판은 하부 기판 위에 서로 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부에 인접한 박막 트랜지스터와, 그 박막트랜지스터를 보호하도록 형성된 보호막과, 그 박막트랜지스터와 접속된 화소 전극을 구비한다.
여기서, 보호막은 개구율을 향상시키기 위해 유기 절연 물질을 형성되는 유기 보호막을 주로 이용한다.
그러나, 유기 보호막은 그 하부 및 상부에 위치하는 무기막과의 접착력이 약한 문제점이 있다. 이를 구체적으로 설명하면 다음과 같다. 도 1a에 도시된 바와 같이 게이트 라인에 게이트 구동 집적 회로(도시하지 않음)로부터의 스캔 신호를 공급하는 게이트 패드(20)는 게이트 하부 전극(10)과, 게이트 절연막(12) 및 유기 보호막(18)을 관통하여 게이트 하부 전극(10)을 노출시키는 게이트 컨택홀(16)과, 게이트 컨택홀(16)을 통해 게이트 하부 전극(10)과 접속되는 게이트 상부 전극(14)으로 이루어진다. 이러한 게이트 패드(20)에는 게이트 구동 집적 회로가 실장된 테이프 캐리어 패키지(Tape Carrier Package : TCP)와 같은 신호 전송 필름이 부착된다. 이 경우, 미스얼라인(Misalign)에 의한 불량 등이 발생되어 신호 전송 필름의 재작업시 신호 전송 필름의 제거 과정에서 유기 보호막(18)과 접착력이 좋지 않은 게이트 상부 전극(14)이 신호 전송 필름를 따라 제거되거나 게이트 절연막(12)과 접착력이 좋지 않은 유기 보호막(18)이 신호 전송 필름을 따라 제거되는 문제점이 있다.
또한, 유기 보호막(18)과, 유기 보호막(18) 상에 형성되는 합착제(8)는 유사한 유기 재질로서, 도 1b에 도시된 바와 같이 상호 반응이 일어나 유기 보호막(18) 및 합착제(8)의 열화 현상이 발생되는 문제점이 있다. 또한, 유기 보호막(18)과 합착제(8) 간의 접착력이 약해 합착제(8)와 유기 보호막(18)이 분리되어 액정 미충진 현상이 발생되는 문제점이 있다.
또한, 도 1c에 도시된 바와 같이 유기 보호막(18)이 스크라이빙 영역에 위치하게 되면, 두꺼운 유기보호막(18)의 두께로 인해 스크라이빙 장치(6)를 이용한 기 판 절단 공정시 하부 기판(1)까지 제대로 절단되지 않는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 신호 전송 필름 리페어시 유기 보호막 및 투명 도전막이 신호 전송 필름을 따라 제거되는 현상을 방지할 수 있는 액정 표시 패널의 제조 방법을 제공하는 것이다.
또한, 본 발명은 유기 보호막과 합착제 간의 반응을 방지할 수 있는 액정 표시 패널의 제조 방법을 제공하는 것이다.
또한, 본 발명은 스크라이빙시 유기 보호막에 의한 기판 절단률 저하를 방지할 수 있는 액정 표시 패널의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 패널의 제조 방법은 기판 상에 박막트랜지스터, 게이트 패드의 게이트 하부 전극, 데이터 패드의 데이터 하부 전극을 형성하는 단계와; 상기 게이트 패드 및 데이터 패드가 형성되는 비표시 영역을 제외한 표시 영역에 임프린트 몰드를 이용하여 유기 보호막을 형성하는 단계와; 상기 유기 보호막이 형성된 기판 상에 화소 전극, 상기 게이트 패드의 게이트 상부 전극 및 상기 데이터 패드의 데이터 상부 전극을 포함하는 투명 도전 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 비표시 영역에는 상기 게이트 패드, 상기 데이터 패드, 스크라이빙 라인 및 합착제가 형성되는 영역인 것을 특징으로 한다.
상기 유기 보호막을 형성하는 단계는 상기 데이터 금속 패턴이 형성된 기판 상에 유기 절연 레진을 형성하는 단계와; 상기 유기 절연 레진이 형성된 기판 상부에 상기 임프린트용 몰드를 정렬하는 단계와; 상기 유기 절연 레진을 상기 임프린트용 몰드를 이용하여 가압함으로써 높이가 다른 제1 및 제2 유기 패턴으로 이루어진 상기 유기 보호막과 상기 드레인 전극을 노출시키는 화소 컨택홀과, 상기 게이트 하부 전극 상의 상기 게이트 절연막을 노출시키는 게이트 컨택홀을 형성하는 단계와; 상기 제1 및 제2 유기 패턴을 마스크로 상기 게이트 하부 전극 상의 게이트 절연막을 식각하여 상기 게이트 컨택홀이 상기 게이트 하부 전극을 노출시키는 단계와; 에싱 공정을 통해 상기 제2 유기 패턴을 제거하고 상기 제1 유기 패턴의 두께를 낮추어 상기 제1 유기 패턴으로 이루어진 상기 유기 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 임프린트용 몰드를 정렬하는 단계는 상기 제1 유기 패턴과 대응하는 제1 홈과, 상기 제2 유기 패턴과 대응하며, 상기 제1 홈보다 깊이가 낮은 제2 홈과, 상기 화소 컨택홀과 대응하는 제1 돌출부와, 상기 게이트 컨택홀과 대응하는 제2 돌출부를 포함하는 상기 임프린트용 몰드를 정렬하는 단계인 것을 특징으로 한다.
상기 에싱 공정은 O2가스를 이용하는 것을 특징으로 한다.
상기 기판 상에 박막트랜지스터, 게이트 패드의 게이트 하부 전극, 데이터 패드의 데이터 하부 전극을 형성하는 단계는 상기 기판 상에 상기 박막트랜지스터의 게이트 전극, 상기 게이트 패드의 게이트 하부 전극을 포함하는 게이트 금속 패 턴을 형성하는 단계와; 상기 게이트 금속 패턴이 형성된 기판 상에 상기 반도체 패턴을 형성하는 단계와; 상기 반도체 패턴이 형성된 기판 상에 상기 박막트랜지스터의 소스 전극 및 드레인 전극, 상기 데이터 패드의 데이터 하부 전극을 포함하는 데이터 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 반도체 패턴 및 상기 데이터 금속 패턴은 회절 마스크 또는 반투과마스크를 이용하여 동시에 형성되는 것을 특징으로 한다.
본 발명에 따른 액정 표시 패널은 신호 전송 필름의 재작업시 신호 전송 필름의 제거 과정에서 패드 상부 전극 또는 유기 보호막이 신호 전송 필름을 따라 제거되는 불량을 방지할 수 있어 리페어 효율이 향상된다. 또한, 본 발명에 따른 액정 표시 패널은 합착제가 게이트 절연막과 접촉하게 되므로 합착제와 게이트 절연막 간의 상호 반응 현상을 방지하여 이들의 열화 현상을 방지할 수 있다. 뿐만 아니라, 본 발명에 따른 액정 표시 패널은 스크라이빙 영역에서 상대적으로 두꺼운 유기 보호막이 제거됨으로써 기판 절단 공정시 기판의 절단력이 향상된다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명에 따른 액정 표시 패널을 나타내는 단면도이다.
도 2에 도시된 액정 표시 패널은 컬러 필터 기판(151)과, 합착제(158)를 통해 컬러 필터 기판(151)과 합착되는 박막트랜지스터 기판을 구비한다.
컬러 필터 기판(151)은 상부기판(도시하지 않음) 상에 순차적으로 형성된 블랙매트릭스(도시하지 않음), 칼라필터(도시하지 않음), 공통 전극(도시하지 않음), 컬럼 스페이서(도시하지 않음)를 구비한다.
박막 트랜지스터 기판은 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터와, 박막트랜지스터를 덮도록 형성된 유기 보호막(118)과. 박막트랜지스터(130)와 접속된 화소 전극(122)과, 게이트 라인과 접속된 게이트 패드(140)와, 데이터 라인과 접속된 데이터 패드(150)를 구비한다.
박막트랜지스터는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(122)에 공급한다. 이를 위해, 박막트랜지스터는 게이트 라인과 접속된 게이트 전극(106), 데이터 라인과 접속된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 그 활성층(114)과 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위한 오믹 접촉층(116)을 구비한다.
화소 전극(122)은 화소 컨택홀(120)을 통해 노출된 드레인 전극(110)과 접속된다. 이러한 화소 전극(122)은 박막 트랜지스터를 통해 비디오 신호가 공급되면, 공통 전압이 공급된 공통 전극과 수직 전계를 형성하여 박막트랜지스터 기판과 칼라필터 기판 사이에서 수직 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
유기 보호막(118)은 포토 아크릴과 같은 유기 절연 물질로 형성된다. 이러한 유기 보호막(118)은 게이트 패드(140), 데이터 패드(150) 및 합착제(158)가 형성된 비표시 영역을 제외한 표시 영역에 형성된다. 한편, 유기 보호막(118) 하부에는 SiNx 또는 SiOx 등의 무기 절연 물질로 이루어진 무기 보호막이 형성가능하다.
게이트 패드(140)는 게이트 구동 집적 회로(도시하지 않음)로부터의 스캔 신호를 게이트 라인에 공급한다. 이를 위해, 게이트 패드(140)는 게이트 라인과 접속된 게이트 하부 전극(142)과, 게이트 절연막(112)을 관통하는 게이트 컨택홀(144)을 통해 게이트 하부 전극(142)과 접속된 게이트 상부 전극(146)을 구비한다.
데이터 패드(150)는 데이터 구동 집적 회로(도시하지 않음)로부터의 화소 신호를 데이터 라인에 공급한다. 이를 위해, 데이터 패드(150)는 데이터 라인과 접속된 데이터 하부 전극(152)과, 데이터 하부 전극(152)과 직접 접속된 데이터 상부 전극(156)을 구비한다.
이와 같이, 본 발명에 따른 액정 표시 패널은 비표시 영역을 제외한 표시 영역에 형성되는 유기 보호막(118)을 구비한다. 즉, 유기 보호막(118)은 게이트 패드(140) 및 데이터 패드(150)가 형성되는 패드 영역, 합착제(158)가 형성되는 합착 영역, 스크라이빙 라인이 형성되는 스크라이빙 영역을 제외한 표시 영역에 형성된다.
따라서, 본 발명에 따른 액정 표시 패널은 신호 전송 필름의 재작업시 신호 전송 필름의 제거 과정에서 게이트 상부 전극(156)(또는 데이터 상부 전극(166)) 또는 유기 보호막(118)이 신호 전송 필름을 따라 제거되는 불량을 방지할 수 있어 리페어 효율이 향상된다. 또한, 본 발명에 따른 액정 표시 패널은 합착제(158)가 게이트 절연막(112)과 접촉하게 되므로 합착제와 게이트 절연막(112) 간의 상호 반응 현상을 방지하여 이들(112,158)의 열화 현상을 방지할 수 있다. 뿐만 아니라, 본 발명에 따른 액정 표시 패널은 스크라이빙 영역에서 상대적으로 두꺼운 유기 보호막(118)이 제거됨으로써 기판 절단 공정시 기판의 절단력이 향상된다.
도 3a 내지 도 3c는 본 발명에 따른 박막트랜지스터 기판의 제조 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 하부 기판(101) 상에 게이트 전극(106), 게이트 하부 전극(142)을 포함하는 게이트 금속 패턴과, 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴과, 소스 전극(108), 드레인 전극(110), 데이터 하부 전극(152)을 포함하는 데이터 금속 패턴이 형성된다.
구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극(106), 게이트 하부 전극(142)을 포함하는 게이트 금속 패턴이 형성된다.
게이트 금속 패턴이 형성된 하부 기판(101) 상에 SiNx 또는 SiOx로 형성된 게이트 절연막(112), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
반도체 패턴이 형성된 하부 기판(101) 상에 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(108), 드레인 전극(110), 데이터 하부 전극(152)을 포함하는 데이터 금속 패턴이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(108)을 마스크로 이들 사이에 위치하는 오믹접촉층(116)이 제거됨으로써 활성층(114)이 노출된다.
전술한 바와 같이 게이트 금속 패턴, 반도체 패턴 및 데이터 금속 패턴 각각은 개별적인 마스크를 이용해 형성되므로 이들을 형성하기 위해서는 3개의 마스크가 필요하다. 이외에도 마스크수를 줄이기 위해 반도체 패턴 및 데이터 금속 패턴은 회절 마스크 또는 반투과 마스크와 같은 마스크를 이용하여 한 번의 마스크 공정을 통해, 즉 동시에 형성가능하다.
도 3b를 참조하면, 데이터 금속 패턴이 형성된 하부 기판 상에 화소 컨택홀(120)과 게이트 컨택홀(144)을 포함하는 유기 보호막(118)이 형성된다.
구체적으로, 데이터 금속 패턴이 형성된 게이트 절연막(112) 상에 스핀 코팅 등의 방법으로 도 4a에 도시된 바와 같이 액상 형태의 유기 절연 레진(117)이 형성된다.
이어서, 유기 절연 레진(117) 상부에 임프린트(imprint)용 몰드(160)가 정렬된다. 임프린트용 몰드(160)는 백플레이트(162)와, 몰드부(164)로 이루어진다.
백플레이트(162)는 몰드부(164) 배면에 유리 등으로 형성되어 몰드부(164)를 지지하는 역할을 한다.
몰드부(164)는 탄성이 큰 고무 재료, 예를 들어 폴리디메틸실록산(PDMS)으로 형성된다. 이러한 몰드부(164)는 제1 및 제2 돌출부(164a,164b)와, 제1 및 제2 홈(164c,164d)을 가진다.
제1 돌출부(164a)는 화소 컨택홀이 형성될 영역과 대응되며, 제2 돌출부(164b)는 게이트 컨택홀이 형성될 영역과 대응되며, 제1 홈(164c)은 유기 보호막이 형성될 표시 영역과 대응되며, 제2 홈(164d)은 제1 홈(164c)보다 깊이가 낮으며, 유기 보호막이 형성되지 않을 비표시 영역과 대응된다.
이러한 임프린트용 몰드(160)는 도 4b에 도시된 바와 같이 제1 돌출부(164a)의 최상면이 드레인 전극(110)과, 제2 돌출부(164b)의 최상면이 게이트 절연막(112)과 접촉되도록 유기 절연 레진(117)을 가압한다. 이와 동시에 유기 절연 레진(117)은 자외선 등과 같은 광 또는 열에 의해 경화된다. 그러면, 유기 절연 레진(117)이 임프린트용 몰드(160)의 제1 및 제2 홈(164c,164d) 내로 이동한다. 이에 따라, 임프린트용 몰드(160)의 제1 및 제2 홈(164c,164d)과 반전 전사된 형태의 유기 보호막(118)과, 제1 돌출부(164a)와 대응되는 영역에 화소 컨택홀(120)과, 제2 돌출부(164b)와 대응되는 영역에 게이트 컨택홀(144)이 형성된다. 여기서, 유기 보호막(118)은 제1 홈(164c)과 반전 전사된 형태의 제1 유기 패턴(118a)과, 제1 유기 패턴(118a)보다 높이가 낮으며, 임프린트용 몰드(160)의 제2 홈(164d)과 반전 전사된 형태의 제2 유기 패턴(118b)으로 이루어진다.
이와 같이, 유기 보호막(118), 화소 컨택홀(120) 및 게이트 컨택홀(144)이 형성된 하부 기판(101)은 도 4c에 도시된 바와 같이 임프린트용 몰드(160)로부터 분리된다.
그런 다음, 무기 절연 물질로 형성되는 고상 형태의 게이트 절연막(112)은 임프린트용 몰드(160)를 통해 패터닝되지 않으므로 게이트 컨택홀(144)을 통해 노출된 게이트 절연막(112)은 유기 보호막(118)을 마스크로 이용한 건식 식각 공정을 통해 식각된다. 따라서, 게이트 컨택홀(144)은 게이트 절연막(112)을 관통하여 게이트 하부 전극(142)을 노출시키게 된다.
이어서, 산소(O2) 플라즈마를 이용한 애싱 공정으로 유기 보호막(118)을 애싱함으로써 도 4e에 도시된 바와 같이 표시 영역의 제1 유기 패턴(118a)은 높이가 낮아지고, 비표시 영역의 제2 유기 패턴(118b)은 제거되게 된다. 이에 따라, 유기 보호막(118)은 비표시 영역을 제외한 표시 영역에 형성된다. 여기서, 유기 보호막(118)을 에싱하기 위한 가스로 산소(O2) 이외에도 유기보호막(118)만을 선택적으로 제거할 수 있는 가스는 모두 적용가능하다.
도 3c를 참조하면, 화소 컨택홀(120) 및 게이트 컨택홀(144)을 가지는 유기 보호막(118)이 형성된 하부 기판(101) 상에 화소 전극(122), 게이트 상부 전극(146), 데이터 상부 전극(156)을 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 유기 보호막(118)이 형성된 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 투명 도전막이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 투명 도전막이 패터닝됨으로써 화소 전극(122), 게이트 상부 전극(146), 데이터 상부 전극(156)을 포함하는 투명 도전 패턴이 형성된다.
도 3d를 참조하면, 하부 기판 상에 순차적으로 형성된 게이트 금속 패턴, 반도체 패턴, 데이터 금속 패턴 및 투명 도전 패턴을 포함하는 박막트랜지스터 기판은 스크라이빙 장치(126)를 이용한 스크라이빙 공정을 통해 각 셀별로 스크라이빙된다. 한편, 스크라이빙 공정은 상술한 바와 같이 박막트랜지스터 기판이 완성된 후 스크라이빙 라인을 따라 각 셀별로 스크라이빙되거나 컬러 필터 기판과 박막트랜지스터 기판이 합착된 후 스크라이빙 라인을 따라 각 셀별로 스크라이빙된다.
도 3e를 참조하면, 스크라이빙된 박막트랜지스터 기판과 컬러 필터 기판이 합착제(158)를 통해 합착됨으로써 액정 표시 패널이 완성된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변 형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1c는 종래 액정 표시 패널의 게이트 패드 영역, 합착 영역, 스크라이빙 영역을 나타내는 단면도이다.
도 2는 본 발명에 따른 액정 표시 패널을 나타내는 단면도이다.
도 3a 내지 도 3e는 본 발명에 따른 액정 표시 패널의 제조 방법을 설명하기 위한 단면도이다.
도 4a 내지 도 4e는 도 3b에 도시된 화소 컨택홀 및 게이트 컨택홀을 가지는 유기 보호막의 제조 방법을 설명하기 위한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 하부 기판 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 게이트 절연막 114 : 활성층
116 : 오믹접촉층 118 : 유기 보호막
120 : 화소 컨택홀 122 : 화소 전극
140 : 게이트 패드 142 : 게이트 상부 전극
144 : 게이트 컨택홀 146 : 게이트 상부 전극
150 : 데이터 패드 152 : 데이터 하부 전극
156 : 데이터 상부 전극 158 : 합착제
160 : 임프린트용 몰드

Claims (7)

  1. 기판 상에 박막트랜지스터, 게이트 패드의 게이트 하부 전극, 데이터 패드의 데이터 하부 전극을 형성하는 단계와;
    상기 게이트 패드 및 데이터 패드가 형성되는 비표시 영역을 제외한 표시 영역에 임프린트 몰드를 이용하여 유기 보호막을 형성하는 단계와;
    상기 유기 보호막이 형성된 기판 상에 화소 전극, 상기 게이트 패드의 게이트 상부 전극 및 상기 데이터 패드의 데이터 상부 전극을 포함하는 투명 도전 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  2. 제 1 항에 있어서,
    상기 비표시 영역에는 상기 게이트 패드, 상기 데이터 패드, 스크라이빙 라인 및 합착제가 형성되는 영역인 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  3. 제 1 항에 있어서,
    상기 유기 보호막을 형성하는 단계는
    상기 데이터 금속 패턴이 형성된 기판 상에 유기 절연 레진을 형성하는 단계와;
    상기 유기 절연 레진이 형성된 기판 상부에 상기 임프린트용 몰드를 정렬하는 단계와;
    상기 유기 절연 레진을 상기 임프린트용 몰드를 이용하여 가압함으로써 높이가 다른 제1 및 제2 유기 패턴으로 이루어진 상기 유기 보호막과 상기 드레인 전극을 노출시키는 화소 컨택홀과, 상기 게이트 하부 전극 상의 상기 게이트 절연막을 노출시키는 게이트 컨택홀을 형성하는 단계와;
    상기 제1 및 제2 유기 패턴을 마스크로 상기 게이트 하부 전극 상의 게이트 절연막을 식각하여 상기 게이트 컨택홀이 상기 게이트 하부 전극을 노출시키는 단계와;
    에싱 공정을 통해 상기 제2 유기 패턴을 제거하고 상기 제1 유기 패턴의 두께를 낮추어 상기 제1 유기 패턴으로 이루어진 상기 유기 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  4. 제 3 항에 있어서,
    상기 임프린트용 몰드를 정렬하는 단계는
    상기 제1 유기 패턴과 대응하는 제1 홈과, 상기 제2 유기 패턴과 대응하며, 상기 제1 홈보다 깊이가 낮은 제2 홈과, 상기 화소 컨택홀과 대응하는 제1 돌출부와, 상기 게이트 컨택홀과 대응하는 제2 돌출부를 포함하는 상기 임프린트용 몰드를 정렬하는 단계인 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  5. 제 3 항에 있어서,
    상기 에싱 공정은 O2가스를 이용하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  6. 제 1 항에 있어서,
    상기 기판 상에 박막트랜지스터, 게이트 패드의 게이트 하부 전극, 데이터 패드의 데이터 하부 전극을 형성하는 단계
    상기 기판 상에 상기 박막트랜지스터의 게이트 전극, 상기 게이트 패드의 게이트 하부 전극을 포함하는 게이트 금속 패턴을 형성하는 단계와;
    상기 게이트 금속 패턴이 형성된 기판 상에 상기 반도체 패턴을 형성하는 단계와;
    상기 반도체 패턴이 형성된 기판 상에 상기 박막트랜지스터의 소스 전극 및 드레인 전극, 상기 데이터 패드의 데이터 하부 전극을 포함하는 데이터 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
  7. 제 6 항에 있어서,
    상기 반도체 패턴 및 상기 데이터 금속 패턴은 회절 마스크 또는 반투과마스크를 이용하여 동시에 형성되는 것을 특징으로 하는 액정 표시 패널의 제조 방법.
KR1020090073643A 2009-08-11 2009-08-11 액정 표시 패널의 제조 방법 KR101641356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073643A KR101641356B1 (ko) 2009-08-11 2009-08-11 액정 표시 패널의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073643A KR101641356B1 (ko) 2009-08-11 2009-08-11 액정 표시 패널의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110016111A true KR20110016111A (ko) 2011-02-17
KR101641356B1 KR101641356B1 (ko) 2016-07-20

Family

ID=43774586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073643A KR101641356B1 (ko) 2009-08-11 2009-08-11 액정 표시 패널의 제조 방법

Country Status (1)

Country Link
KR (1) KR101641356B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038038B2 (en) 2016-01-11 2018-07-31 Samsung Display Co., Ltd. Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098075A (ko) * 2005-03-08 2006-09-18 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그 제조방법
KR20080050679A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080070917A (ko) * 2007-01-29 2008-08-01 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060098075A (ko) * 2005-03-08 2006-09-18 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그 제조방법
KR20080050679A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20080070917A (ko) * 2007-01-29 2008-08-01 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038038B2 (en) 2016-01-11 2018-07-31 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR101641356B1 (ko) 2016-07-20

Similar Documents

Publication Publication Date Title
TWI525375B (zh) 製造薄膜電子裝置之方法
US8253941B2 (en) Apparatus for manufacturing display panel and method for manufacturing the same
JP4741870B2 (ja) 液晶表示装置及びその製造方法
KR101157978B1 (ko) 액정표시패널의 제조방법
KR101916949B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US20080204618A1 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
KR20100130104A (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
US20060033869A1 (en) Reflective and transflective liquid crystal display devices and a fabricating method thereof
KR20040042411A (ko) 액정 표시 장치용 기판
KR101274715B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
WO2012073456A1 (ja) 表示パネル及びその製造方法
US10209576B2 (en) Liquid crystal display device and mother substrate thereof
KR20080014523A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
KR20040061292A (ko) 액정표시소자 제조방법
WO2010097855A1 (ja) 表示パネルの製造方法
KR101641356B1 (ko) 액정 표시 패널의 제조 방법
KR20080003075A (ko) 액정표시장치 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
US10497725B2 (en) Method of producing display panel board
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR101557805B1 (ko) 액정표시장치
KR20060119120A (ko) 액정 표시 소자 및 이의 제조 방법
KR20070120324A (ko) 저저항 배선의 콘택 구조 형성 방법, 저저항 배선의 콘택구조를 갖는 박막 트랜지스터 기판 및 액정 표시 장치의제조 방법
KR20050035645A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4