KR20110007293A - 3족 질화물 반도체 발광소자를 제조하는 방법 - Google Patents

Abstract

본 개시는 반도체 발광소자에 관한 것으로, 보다 상세하게는 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 기판에 버퍼층을 형성하는 단계; 그리고전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수개의 3족 질화물 반도체층을 형성하는 단계를 포함하며, 버퍼층은 복수회의 MgN 처리를 거쳐 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법에 관한 것이다.

반도체, 발광소자, LED, 버퍼, 활성층, 기판, 질화물, 버퍼층

Description

3족 질화물 반도체 발광소자를 제조하는 방법{METHOD OF FORMING Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전위밀도(dislocation densinty)를 개선하기 위한 반도체 발광소자에 관한 것이다.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 발광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background informaton related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체 층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성 장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.

n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리 (annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.

p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하 고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.

한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.

도 2는 미국 등록특허공보 제 5,290,393호에 기재된 버퍼층을 형성하는 방법의 일 예를 설명하는 도면으로서, 사파이어 기판(100)위에 저온(예: 200 에서 900℃)에서 10 내지 5000옴스트롱의 두께를 가지는 Al(x)Ga(1-x)N (0≤X＜1)버퍼층을 성장시킨 다음, 고온(예:900 에서 1150℃)에서 도핑 또는 도핑되지 않은 GaN으로 된 n형 3족 질화물 반도체층(300)을 수 μm의 두께로 성장시키는 기술이 기재되어 있다. 고온의 질화물 반도체층을 성장시키기에 앞서, 저온의 버퍼층을 도입함으로써 전위 밀도를 감소시켜 양질의 질화물 반도체층을 성장시킬 수 있게 된다.

도 3은 미국 공개특허공보 제2006-0049418호에 기재된 버퍼층을 형성하는 방법의 일 예를 나타내는 도면으로서, 사파이어 기판(100) 위에 저온에서 3족 질화물 반도체로 된 층(201)을 형성한 후, 5Å~100Å 두께의 마스크 막(202)을 1회 또는 복수회 성장시킨 다음, 마스크 막(202)을 마스크로 하여 그 위에 3족 질화물 반도체층(300)을 선택적으로 성장시킴으로써 전위밀도를 감소시키는 기술이 기재되어 있다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 기판에 버퍼층을 형성하는 단계; 그리고 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수개의 3족 질화물 반도체층을 형성하는 단계를 포함하며, 버퍼층은 복수회의 MgN 처리를 거쳐 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 4는 본 개시에 따라 3족 질화물 반도체 발광소자를 제조하는 원리를 설명하는 도면으로서, 종래에 n형 3족 질화물 반도체층(30)의 성장은, AlN, GaN 또는 AlGaN과 같은 물질로 이루어지며 저온(예: 500℃) 성장된 버퍼층(20A) 위에서, 고온(예: 1050℃)에서 이루어진다. 저온 성장된 버퍼층(20A)은, n형 3족 질화물 반도체층(30)의 성장을 위해 고온으로 상승되는 동안에 씨앗(seed) 형태의 버퍼층(20B)으로 전환되어, n형 3족 질화물 반도체층(30)이 양질의 결정성을 지니게 한다. 바람직하게는 n형 도펀트(예: Si)로 도핑된 n형 3족 질화물 반도체층(30; 예: GaN)의 성장에 앞서, 도핑되지 않은 n형 3족 질화물 반도체층(30A; 예: GaN)이 성장된다.

버퍼층(20B)을 도입함으로써, n형 3족 질화물 반도체층(30A,30)의 결정성을 향상시킬 수 있지만, n형 3족 질화물 반도체층(30A,30)은 많은 씨앗 형태의 버퍼층(20B)으로 인해 여전히 개선의 여지가 있는 전위밀도를 가지게 되며, 버퍼층(20A)으로부터 버퍼층(20B)으로의 전환은 조절하기가 쉽지 않다.

따라서 본 개시는 씨앗의 수를 줄여 내지는 보다 큰 씨앗을 가지는 버퍼층(20)을 형성하여 n형 3족 질화물 반도체층(30A,30)의 전위밀도를 더욱 감소시킬 수 있는 방법을 제시한다.

도 5는 본 개시에 따라 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저 기판(10) 상에 저온에서 1차 3족 질화물 반도체층(21)이 투입된다. 다음으로 마스크 처리로서 MgN 처리(S₁)가 행해진다. 그리고 다시 2차 3족 질화물 반도체(21)가 투입된다. 이때 MgN 처리(S₁)가 되어 있으므로, 2 차 3족 질화물 반도체(21)는 1차 3족 질화물 반도체(21)가 형성된 영역에 가서 증착될 확률이 높아지게 된다. 이후 이러한 과정이 n차까지 반복된다. 3족 질화물 반도체(21)를 도 4의 버퍼층(20A)에서와 같이 한번에 성장시키지 않고, 중간에 반복적으로 MgN 처리(S₁,..S_n)를 거쳐서 성장시킴으로써, 적층된 3족 질화물 반도체(21)는 n형 3족 질화물 반도체층(30A,30)의 성장을 위해 승온되는 과정에서 도 4에서와 같이 갯수가 줄어든 또는 한층 커진 씨앗 형태의 버퍼층(20)으로 될 수 있다.

도 6은 종래에 따른 버퍼층을 사용한 경우와 본 개시에 따른 버퍼층을 사용한 경우에 있어 n형 3족 질화물 반도체층의 전위밀도를 비교하는 도면으로서, 우측의 본 개시에 따른 버퍼층의 경우가 전위밀도가 감소되어 있음을 알 수 있다.

여기서, 좌측의 n형 3족 질화물 반도체층의 성장은, 사파이어 기판을 이용하여, 550℃에서 TMGa와 NH₃를 원료소스로 하여 GaN 버퍼층을 200Å의 두께로 성장시킨 다음, 1050℃에서 TMGa와 NH₃를 원료소스로 하여 GaN층을 3㎛의 두께로 성장시키고, 다시 1050℃에서 TMGa와 NH₃를 원료소스로 하여, Si을 투입하여 도핑된 n형 GaN을 3㎛의 두께로 성장시킴으로써 이루어졌다. 우측의 n형 3족 질화물 반도체층의 성장은, 사파이어 기판을 이용하여, 550℃에서 TMGa와 NH₃를 원료소스로 하여 GaN을 10초간 투입한 후, TMGa의 투입을 중단하고, Cp₂Mg를 120초간 투입하여 MgN 처리를 행하는 과정을 12회 반복함으로써 버퍼층을 대략 250Å의 두께로 성장시킨 다음, 1050℃에서 TMGa와 NH₃를 원료소스로 하여 GaN층을 3㎛의 두께로 성장시키 고, 다시 1050℃에서 TMGa와 NH₃를 원료소스로 하여, Si을 투입하여 도핑된 n형 GaN을 3㎛의 두께로 성장시킴으로써 이루어졌다.

도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10), 기판(10) 위에 성장되며 MgN 처리된 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p측 전극(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 전극(80), 그리고 보호막(90)을 포함한다.

도 8은 본 개시에 따라 버퍼층을 형성하는 단계에서 주입하는 Mg의 공급량에 따른 발광소자의 출력전력의 비를 나타내는 도면이다. 본 발명자는 Mg의 공급량에 따라 출력전력이 크게 변하는 것을 관찰하였으며, Mg의 공급량이 지나치게 많은 경우에 추가의 출력전력 상승이 없음을 알게 되었다. 이는 Mg이 지나치게 증착되어 빛을 흡수하기 때문인 것으로 생각된다. 한편 Mg의 공급량이 적은 경우에도 MgN의 전 웨이퍼에 대한 균일도가 저하하여 최종적으로 휘도가 감소한다는 문제점이 존재한다. 이러한 점을 고려하여 Mg을 처리시간동안 130cc 내지 160cc로 균일하게 공급하는 것이 바람직하다. 또한 버퍼층의 두께가 너무 얇거나 또한 반대로 너무 두꺼우면 특성저하를 가져올 수 있으므로 230 내지 270Å인 범위에서 형성하는 것이 바 람직하다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1) 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서, 기판에 버퍼층을 형성하는 단계; 그리고 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수개의 3족 질화물 반도체층을 형성하는 단계를 포함하며, 버퍼층은 복수회의 MgN 처리를 거쳐 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법이 제공된다.

(2) 버퍼층이 3족 질화물 반도체의 적층과 MgN 처리를 교대로 반복함으로써 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법

(3) 3족 질화물 반도체는 GaN인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.

(4) Mg 소스의 공급량이 처리시간동안 130 내지 160cc인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.

(5) 버퍼층의 두께가 230 내지 270Å인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.

본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면,전위밀도가 크게 감소된 고품질의 반도체 박막을 형성할 수 있게 된다.

또한 본 개시에 따른 다른 3족 질화물 반도체 발광소자에 의하면, 반도체 박막 상에 형성된 발광소자는 광효율을 향상시킬 수 있고, 고휘도의 발광소자의 구현이 가능하다.

또한 본 개시에 따른 또 다른 3족 질화물 반도체 발광소자에 의하면, Mg 공급에 따라 출력전력이 상승하여 발광소자의 윈도우를 사용자가 인식하기 용이해진다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 미국특허 제5,290,393호에 기재된 버퍼층을 형성하는 방법의 일 예를 설명하는 도면,

도 3은 미국 공개특허공보 제2006-0049418호에 기재된 버퍼층을 형성하는 방법의 일 예를 나타내는 도면,

도 4는 본 개시에 따라 3족 질화물 반도체 발광소자를 제조하는 원리를 설명하는 도면,

도 5는 본 개시에 따라 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,

도 6은 종래에 따른 버퍼층을 사용한 경우와 본 개시에 따른 버퍼층을 사용한 경우에 있어 n형 3족 질화물 반도체층의 전위밀도를 비교하는 도면,

도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 8은 본 개시에 따라 버퍼층을 형성하는 단계에서 주입하는 Mg의 공급량에 따른 발광소자의 출력전력의 비를 나타내는 도면.

Claims (5)

1. 3족 질화물 반도체 발광소자를 제조하는 방법에 있어서,

   기판에 버퍼층을 형성하는 단계; 그리고

   전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수개의 3족 질화물 반도체층을 형성하는 단계를 포함하며,

   버퍼층은 복수회의 MgN 처리를 거쳐 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
2. 청구항 1에 있어서,

   버퍼층은 3족 질화물 반도체의 적층과 MgN 처리를 교대로 반복함으로써 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
3. 청구항 2에 있어서,

   3족 질화물 반도체는 GaN인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
4. 청구항 1 내지 청구항 3중 어느 한 항에 있어서,

   Mg 소스의 공급량이 처리시간동안 130 내지 160cc인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.
5. 제3항에 있어서,

   버퍼층의 두께가 230 내지 270Å인 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제조하는 방법.

Images