KR20110003594A - 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 - Google Patents
디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 Download PDFInfo
- Publication number
- KR20110003594A KR20110003594A KR1020107028734A KR20107028734A KR20110003594A KR 20110003594 A KR20110003594 A KR 20110003594A KR 1020107028734 A KR1020107028734 A KR 1020107028734A KR 20107028734 A KR20107028734 A KR 20107028734A KR 20110003594 A KR20110003594 A KR 20110003594A
- Authority
- KR
- South Korea
- Prior art keywords
- error
- reed
- data
- solomon
- segments
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 title abstract description 18
- 238000012937 correction Methods 0.000 claims abstract description 276
- 230000005540 biological transmission Effects 0.000 claims abstract description 190
- 238000012986 modification Methods 0.000 claims abstract description 56
- 230000004048 modification Effects 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 144
- 230000004044 response Effects 0.000 claims description 89
- 230000008569 process Effects 0.000 claims description 38
- 238000013507 mapping Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims 2
- 230000007704 transition Effects 0.000 claims 2
- 238000003860 storage Methods 0.000 description 60
- 238000001824 photoionisation detection Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 24
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000001514 detection method Methods 0.000 description 17
- 230000009467 reduction Effects 0.000 description 15
- 238000004904 shortening Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 11
- 238000001914 filtration Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 238000007906 compression Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- YXOLAZRVSSWPPT-UHFFFAOYSA-N Morin Chemical compound OC1=CC(O)=CC=C1C1=C(O)C(=O)C2=C(O)C=C(O)C=C2O1 YXOLAZRVSSWPPT-UHFFFAOYSA-N 0.000 description 4
- 230000003044 adaptive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- UXOUKMQIEVGVLY-UHFFFAOYSA-N morin Natural products OC1=CC(O)=CC(C2=C(C(=O)C3=C(O)C=C(O)C=C3O2)O)=C1 UXOUKMQIEVGVLY-UHFFFAOYSA-N 0.000 description 4
- 235000007708 morin Nutrition 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101100371175 Homo sapiens TSPO gene Proteins 0.000 description 1
- 102100031269 Putative peripheral benzodiazepine receptor-related protein Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005194 fractionation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
- H04L1/006—Trellis-coded modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
전송된 디지털 텔레비젼 신호의 데이터 필드는 페이로드 정보를 전송하는 A/53-컴플라이언트 데이터 세그먼트의 제 1 세트를 포함하고 상기 A/53-컴플라이언트 데이터 세그먼트의 제 1 세트내에 포함된 상기 데이터의 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 패러티 바이트들을 포함하는 A/53-컴플라이언트 데이터 세그먼트들의 제 2 세트를 더 포함한다. 디지털 텔레비젼 수신기는 A/53-컴플라이언트 데이터 세그먼트의 제 1 세트내에 포함된 데이터에서 바이터 에러들을 수정하는 횡단 리드-솔로몬 순방향-에러-수정 디코딩을 수행하기 위해 A/53-컴플라이언트 데이터 세그먼트의 제 2 세트 내의 패러티 바이트들을 이용한다.
Description
본 발명은 디지털 브로드캐스팅 시스템에서 순방향-에러 수정 기술과 관련된 것으로, 보다 상세히, 트랜스포트 스트림 레이어에서 데이터 패킷에 대한 보완적 순방향-에러-수정 코딩에 관한 것이다.
MPEG-2 표준은 하나 이상의 비디오 엘리먼트리 스트림, 오디오 및 다른 데이터를 저장하거나 전송하기에 적합한 단일 또는 복수의 스트림으로 결합하기 위해 접근한다. 매우 일반적인 용어로서, 디지털 비디오 및 관련 오디오와 다른 정보를 전송하기 위한 MPEG-2 표준은 다음의 3 단계를 포함한다.
제 1 단계에서, 디지털 비디오 신호(디지털 카메라로부터 또는 아나로그 디지털 컨버터로부터의 신호)는 공간 또는 시간 중복을 이용하여 신호를 분석하고 인코딩함으로써 압축된다. 공간 중복성은 연속한 프레임 간에 시간 중복성이 중복 정보를 언급하는 동안 하나의 비디오 프레임 내의 중복 정보를 의미한다.
이 프로세스는, 전체 이미지의 모든 정보를 포함하는 I-프레임(Intra-Frame); 이전 I-프레임들 및/또는 다른 P-프레임들에 기초한 예측을 기초로 일부 압축을 지닌 P-프레임(Predicted-Frame); 및 이전 및 이후의 I-프레임들과 P-프레임들로부터 예측된 최상 압축 이미지인 B-프레임(Bi-directionally predicted Frame)을 생성한다.
제 2 단계는 제 1 단계와 동시에 수행되고, 오디오 신호가 고-전력 톤(tone)에 인접한 저-전력 톤들을 제거함으로써 압축된다. 이러한 톤들의 제거는 신호에 영향을 미치지 않는다. 왜냐하면 고-전력 톤들은 저-전력 톤들을 마스크하는 경향이 있어, 저전력 톤들이 사람 귀에 들리지 않들리기 때문이다.
마지막 3단계에서,압축 비디오 신호, 오디오 신호 및 이러한 신호와 관련된 타임 스탬프들은 패킷으로 어셈블되고 PES(Packetized Elementary Stream)으로 삽입된다. PES 내의 각 패킷은 시작 코드, 스트림 ID, 패킷 길이, 선택적 PES 헤더 및 스터핑(stuffing) 바이트들과 같은 오버헤드 정보를 포함한다.
다른 유형의 데이터 PES의 다수 스트림을 함께 다중화 하도록 이용하기 위해, PSI(Programme Specific Information) 테이블이 또한 생성되고, PSI 는 PES의 다수 채널들 내에 특정 PES를 재어셈블하기 위해 일련의 테이블을 포함한다.
PES 및 PSI 는 PES 및 PSI 패킷들의 TS(트랜스포트 스트림)을 위한 베이시스를 제공한다.
본 발명의 특정 관심사는 1995년 ATSC(Advanced Television Systems Commitee)에 의해 문서 A/53으로서 발간된 "ATSC 디지털 텔레비젼 표준"의 부록 D에 정의된 바와 같은 트랜스포트 스트림이다.
이 표준은 미국에서 DTV 신호의 브로드캐스팅을 정의하고 본 명세서에서는 단순히 "A/53"으로 언급한다. A/53의 부록 D는 원 데이터 트랜스포트 스트림이 초기 동기화 바이트없이 MPEG-2 패킷에 대응하는 187-바이트 패킷으로 구성된다.
A/53 의 부록 D는 데이터가 각 데이터 필드의 시작에서 초기화 되는 216-비트 최대 길이의 PRBS(Pseudo-random binary sequence)와 익스클루시브-OR 연산됨으로써 랜덤화 되는 것을 상세히 설명한다.
A/53의 부록 D는 컨볼루셔널 인터리빙에 의해 랜덤화된 데이터 패킷의 (207,187) 리드-솔로몬 순방향-에러-수정(R-S FEC) 코딩을 상세히 설명한다. A/53에서 설명된 컨볼루셔널 인터리빙은 연속한 버스트 노이즈의 에러 수정 능력을 193 마이크로세컨드까지 지속되도록(2070 심볼 에포크(epochs))제공한다.
R-S 코딩된 컨볼루션널 인터리브 된 데이터는 원 코드율의 2/3로 순차적으로 트렐리스 코드화 하고 8개-레벨의 디지털 심볼로 맵핑된다. 상기 심볼들은 828개의 심볼 시퀀스로 분석된다.
부록 D는 두 개의 데이터 필드로 구성된 데이터 프레임을 설명하고, 각 데이터 필드는 313개의 데이터 세그먼트로 구성되고 각 데이터 세그먼트는 832개의 심볼로 구성되어 있다.
부록 D는 각 데이터 세그먼트가 4개의 DFS(data-field synchronization) 신호와 그 뒤의 4-심볼 DSS 시퀀스를 포함하는 것을 설명한다. DSS 및 DFS 신호는 +5 또는 -5 변조 신호 값을 지닌 심볼들로 구성된다. 2번째에서 313번째 데이터 세그먼트 각각은 트렐리스-코딩된 828-심볼 시퀀스들 중 하나와 함께 각각 끝난다. 그 시퀀스의 컨볼루셔널 인터리빙은 52 개의 데이터 세그먼트의 깊이까지 확장한다.
디지털 심볼들은 +7, +5, +3, +1, -1, -3, -5, 및 -7 의 8-레벨 변조에 의해 전송된다. 무선 주파수 캐리어의 베스티지얼-사이드밴드 서프레스-캐리어(vestigial-sideband suppressed-carrier) 크기 변조를 통해 전송되는 A/53 베이스밴드 DTV 신호에 따라, 이 8-레벨 변조 신호는 트렐리스-코딩된 8VSB 신호로 간주된다. 이러한 전송은 +1.25 수정 값에 대응되는 크기와 서프레스 캐리어와 동일한 주파수의 파일럿 캐리어가 첨부된다.
각 데이터 필드의 초기 데이터 세그먼트 내의 515번째 심볼들을 통한 5번째는 상술된 PN511 시퀀스이다. 즉, 슈도-랜덤 노이즈 시퀀스는 +5 또는 -5 변조 신호값으로 만들수 있는 511개의 심볼들로 구성된다.
각 데이터 필드의 초기 데이터 세그먼트 내의 516번째 부터 704번째 심볼들은 3쌍이 하나인 PN-63 시퀀스이다. 중간 PN63 시퀀스는 다른 데이터 필드의 극성으로 변환된다. 각 데이터 필드의 초기 데이터 세그먼트의 705번째에서 728번째 심볼들은 전송되는 VSB의 특성을 구체화 한 VSB 모드를 포함한다.
각 데이터 필드의 초기 데이터 세그먼트 내에 남아 있는 104개의 심볼들이 마지막 12개의 심볼들과 함께 확보된다. 마지막 12개의 심볼들은 이전 데이터 필드의 마지막 데이터 세그먼트 내의 데이터의 마지막 12 심볼들을 반복하는 프리코드(precode) 신호이다.
A/53 은 트렐리스 코딩과 디코딩 과정을 수행하기 위해 그러한 프리코드 신호를 구체화 하고, 이것은 데이터 처리가 앞선 데이터 필드 내에서 데이터 처리가 멈춘 곳으로부터 각 필드의 제 2 데이터 세그먼트의 진행을 다시 시작할 수 있게 한다.
8VSB 전송은 6-메가헤르츠-와이드 브로드캐스트 텔레비젼 채널 내에서 적합하도록 제 2 보드율 당 1076 만 비트를 지닌다. 그리고 효율적 페이로드는 초당 1930만 비트이다(1.93Mbps).
AWGN(addictive-white Gaussian noise) 채널에서, 완전한 수신단은 8VSB 신호가 브로드 캐스트라 가정할 때 10,000 데이터 세그먼트 당 1.93 데이터 세그먼트 에러로 정의된 TOV(threshold-of-visibility) 이하의 에러를 유지하기 위해 적어도 14.9dB SNR을 요구한다.
1995년에 "ATSC Digital Television Standart"가 설립된 이후, 지상 브로드캐스트 DTV 신호 수신이 문제가 있다고 판명되었다. 특히, 내부 안테나가 사용될 경우에 문제된다.
2000년 초기 ATSC는 상기 문제에 대한 가능한 해결책을 제시하고 충분한 인식을 지닌채 문제를 해결하기 위한 RF 시스템 수행을 위한 작업에 참여하기 위해 지상파 브로드캐스트 송신 및 수신에 있어 전문가를 위한 인더스트리-와이드 콜(industry-wide call)을 만들었다.
2000년 말 즈음, 일반적인 호의가 있었고, 채널 수령의 등화를 문제점을 제외하고, 노이즈가 있는 수령 환경에서 성공적으로 수신하기 위해, 8VSB 신호를 보다 로버스트하게 만들 필요가 있었다.
2001년 1월 26일, RF 전송(T3/S9) ATSC 전문가 그룹은 "Request for Proposal for Potential Transmission to ATSC Standards in the Area of Transmission Specifications" 을 발표하였다.
*8VSB의 수행을 개선하는 방법과 관련된 RFP는 본 문제와 관련된 DTV 산업, 대학 및 다른 모임을 지도하였다. 고정된 내부 8-VSB 지상 DTV 서비스의 호환성 개선이 널리 분포되어 있는 ATSC RFP가 최선 순위가 되도록 상세히 설명되었다.
캐리어 파형의 변조를 수정함으로써 8VSB 신호를 보다 로버스트하게 만들기 위한 제안으로 공통된 문제점을 공유하게 되었다. 공통된 문제점은 로버스트 형태에서 전송되는 정보가 수신 공공측에 이미 판매된 "리거시(legacy)"라 불리는 DTV 수신기에 의해 활용될 수 없다는 문제점이다. 모든 187 바이트의 로버스트 페이로드는 적어도 374 바이트의 표준 페이로드를 대체한다.
상기 표준 페이로드는 리거시 DTV 수신기에 의해 수신될 수 있고 HDTV를 위해 사용될 수 있다. 즉, A/53 표준의 부록 D에 의해 구체화된 것과 같은 8VSB 에 의해 전송된 하나의 데이터 세그먼트 내에 포함된 정보의 양은 코드율을 반으로 나눔으로써 8VSB 신호를 보다 로버스트하게 만드는 제안에서 로버스트 신호의 두 개 이상의 데이터 세그먼트들을 차지한다.
이것은, 리거시 DTV 수신기가 여전히 픽처 컨텐트에 있어 좋은 해상도와 첨부되는 사운드 컨텐트에 있어 상당히 높은 적합성을 지닌 텔레비젼 프로그램을 수신하는 것과 관련하여 여전히 조절되고, 아주 적은 페이로드가 로버스트 형태로 전송될 수 있음을 의미한다.
문제는 표준 페이로드의 일 부분이 로버스트 포맷으로 전송될 경우 난처해진다. 왜냐하면, 보다 로버스트한 포맷 내의 데이터 전송 제안의 대부분은 다음의 요구사항을 지니기 때문이다.
표준 페이로드의 부분 정보 내용이 전송되어야 한다. 보다 로버스트한 8VSB 포맷으로뿐만 아니라 부가적으로 표준 8VSB 포맷으로 전송되어야 한다. 그에 따라 리거시 수신기들이 조정될 수 있다.
Xiang Wan 과 Marc H. Morin 에게 2002년 8월 6일 출원된 "Forward Error Correction at MPEG-2 Transport Stream Layer" 제목의 미국 특허 번호 No, 6.430, 159의 명세서 및 도면이 참고자료로 본 명세서에 통합된다.
미국 특허 번호 No, 6.430, 159는 MPEG-2 TS 프로토콜을 이용하여 트랜스포트 스트림(TS) 내의 수퍼 그룹 패킷 상에서 수행되는 에러 수정 작동을 설명한다.
FEC 코딩은 페이로드 데이터를 포함하지 않고, 단지 적응 필드만 포함하는 MPEG-2 컴플라이언트 TS 패킷들의 트레일러 그룹으로서 포맷된다. 그러나, 특히 설치된 MPEG-2 디코더는 PID들을 인식하고 TS의 전송에 있어 손실되거나 붕괴된 데이터를 회복하기 위해 트레잉러 그룹 패킷들이 사용되도록 추출한다.
미국 특허 No 6,430,159 에서 추출될 수 있는 일반적 개념은 페이로드 데이터를 포함하지 않고 페이로드를 포함하는 데이터 패킷과 구분되느 데이터 패킷 내에 포함될 수 있는 FEC 코딩이다.
이 개념은, MPEG-2 컴플라이언트 데이터 패킷에 적용되는 것과 마찬가지로, 미국 특허 No. 6,430, 159 발명의 목적에 비판적이다. Wan 및 Morin 은 특정 DVB 포캣에 구체화된 FEC 디코더를 위한 필요 없이 DVB 포맷중 어느것에서도 사용될 수 있는 MPEG-2 전송 스트림을 수정하는 방법 및 시스템을 제공한다.
미국 특허 No. 6,430, 159 의 또 다른 목적은 각 패킷의 끝에 FEC 코딩을 덧붙이는 것을 피하는 것이다. 프로토콜 스택에 또 다른 레이어를 부가하는 것이 효과적이기 때문이다. 그러한 새로운 레이어는 전송 구조에 특정 되고 MPEG-2 표준에 영향을 받지 않는다. 따라서, 브로드캐스터는 전송된 신호가 수신되도록 대칭 FEC 디코더를 지닌 각 의도된 수신기에 따라야만 한다.
미국 특허 No. 6,430, 159는 위성 브로드캐스트 산업, 케이블캐스팅 산업 또는 지상파 브로드캐스트 산업까지 취하지는 않는다. 이러한 산업은 계속 원래의 트랜스포트 스트림을 포워드-에러-수정 인코더로 삽입을 실행하고, 초래되는 신호를 전송 신호를 위해 대칭 FEC 디코더를 지닌 각 브로드캐스트 매체에 대하여 수신기로 브로드캐스팅한다.
위성 브로드캐스트, 케이블캐스팅 및 지상파 브로드캐스트 시스템의 다양한 수신기들은 다양한 시스템에서 이용되는 FEC 코더들을 이용하여 수신된 신호로부터 계속해서 수신된 신호로부터 MPEG-2 컴플라이언트 전송 스트림을 회복한다. Wan 과 Morin은 미국 특허 No. 6,430, 159 발명에 있어 그러한 실행을 피하는 것을 추구하고 있다.
페이로드 데이터를 포함하지 않는 데이터 패킷들에 있어 FEC 코딩을 전송하는 것은 브로드캐스트 되는 데이터의 시스템 특정 FEC 인코딩이 각 MPEG-2 데이터 패킷에 덧붙여짐에도 불구하고 디지털 텔레비젼 브로드캐스팅을 위한 미국 표준의 현재 실용적 수정안이다.
MPEG-2 데이터 패킷들로 시스템-특정 FEC 인코딩을 첨부하는 것은 Wan과 Morin 이 미국 특허 No. 6,430, 159 발명을 이용함으로써 피하고자 한 타입의 실용안이다.
그럼에도, 페이로드 데이터를 포함하지 않은 부가적 FEC 코딩을 포함한 DTV 데이터 패킷들은 페이로드를 포함하는 종래의 DTV 데이터 패킷의 보다 로버스트한 수령을 위한 기반으로서 사용될 수 있다.
상기 부가적 FEC 코딩은 페이로드 데이터를 포함하는 데이터 세그먼트에 영향을 미치지 않는다. 이는 한번은 리거시 DTV 수신기를 위해 그리고 다시 새로운 제작의 DTV 수신기를 위해 동일한 DTV 정보를 두 번 전송하는 것을 피해야 한다.
페이로드를 포함하는 종래의 DTV 데이터 패킷들은 리거시 수신기에 의해 다시 사용될 수 있고 로버스트 전송의 일 부분이 된다.
미국 특허 No. 6,430, 159 발명은 전송에 있어 데이터 필드를 수반하는 적응 필드를 생성하기 위해 사용되는 횡단 리드-솔로몬 순방향-에러 수정 코딩을 설명한다. 횡단 리드-솔로몬 순방향-에러 수정 코드들은 데이터 패킷들 또는 데이터 세그먼트들의 각 그룹을 가로지르는 경로에 적용되고, 각 바이트 또는 각 데이터 세그먼트는 상기 경로 중 하나에 포함된다.
횡단 R-S FEC 코드는 패러티 바이트드을 생성한다. 미국 특허 No. 6,430, 159는 데이터 패킷으로분리된 부가 패킷에 배열되어 있는 패러티 바이트들을 설명한다. 이러한 부가 패킷들은 데이터 패킷과 일반적 형태는 유사하고 데이터 패킷을 전송하기 위해 사용되는 프로토콜에 따라 전송된다.
미국 특허 No. 6,430, 159는 그러나, 상기 코딩에 의해 부여되는 전송 시스템 제작에 있어 당업자에게 충분한 변형에 대한 이해를 전해주지는 않는다.
횡단 리드-솔로몬 코드의 다양한 변형이 A/53 에 정의된 데이터 필드를 위한 부가적 순방향-에러 수정 코딩을 제공하기 위해 사용될 수 있다. 다양한 횡단 R-S 코드들이 A/53에 정의된 하나 이상의 데이터 필드에서 선택된 소정의 A/53-컴플라이언트 데이터 세그먼트들을 위한 부가적 포워드-에러-수정 코딩을 제공하기 위해 사용될 수 있다.
횡단 R-S 코딩은 로버스트 전송에 있어 중복의 양을 선택하는 융통성면에 있어 1/2 코드율 또는 1/4 코드율로 캐리어 파형의 변조를 수정함으로써 8VSB 신호를 보다 로버스트하게 만드는 제안에서 제공하는 것보다 훨씬 더 여유가 있다. RF 시스템 수행에 있어 작업 수행에 참여한 브로드캐스터들은 코딩율에 있어 융통성에 대한 바램을 표현하고 코딩율이 더 적게 감소되기를 기대한다.
횡단 R-S FEC 코딩은 1과 2 간의 팩터까지 표준 8VSB 전송에 있어 중복의 양보다 로버스트 저송에 있어 중복이 양이 보다 커지도록 선택하는 것을 이용한다. 일단 리거시 DTV 수신기를 위해, 다시 새로운 제작의 DTV 수신기를 위해 동일한 DTV 정보를 전송할 필요가 없도록 결합된다.
이것은 표준 DTV 해상도보다 더 높이 유지하는 동안 DTV 전송이 더 로버스트하도록 허용한다. 이는 새로운 디자인의 DTV 수신기가 주어진 ERP(efFECtive radiated power)의 HDTV 브로드캐스팅을 수신하도록 한다.
동시에, 리거시 DTV 수신기들은 계속해서 동일한 전송기로부터 표준 HDTV 전송을 수신할 수 있는 수신기가 있는 수신 사이트에서 HDTV 브로드캐스팅을 수신한다.
캐리어 파형의 변조를 조정함으로써 8VSB 신호를 보다 로버스트 하게 만드는 이전의 제안은 리거시 DTV 수신기와 새로운 디자인의 DTV 수신기에 의해 수신할 수 있는 HDTV 신호의 로버스트 전송을 허용하지 않는다.
횡단 R-S FEC 코딩은 2-차원 R-S FEC 코딩을 제공하기 위해 A/53에 의해 표현되는 래터럴(207,187) R-S FEC 코딩과 결합한다. 이전에 설명한 것과 같이 미국 특허 No. 6,430, 159는 래터럴 R-S FEC 코딩의 이용을 비방하고 2-차원 R-S FEC 코딩을 제시하지 않는다.
2차원 R-S FEC 코딩은 DTV 기술 영역을 제외한 영역에 per se 로 알려져 있다. 컴팩트 디스크의 디지털 오디오 기록은 CIRC(cross-interleaved Reed-Solomon coding)을 이용한다. 2-차원 R-S FEC 코딩은 또한 마그네틱 테입에 디지털 정보를 기록할 때 사용된다.
그러나, 2-차원 R-S FEC 코딩이 유리한 이유는 다른 영역에서와 DTV 기술 영역에서 다르다. 횡단 R-S FEC 코딩은 A/53 표준의 수정에 있어 사용된다. 왜냐하면 부가적 순방향-에러 수정 코딩이 DTV 신호로 리거시 DTV 수신기들의 수신에 있어 DTV 신호에 최소한의 영향을 미치기 때문이다.
A/53에 의해 설명된 래터럴 (207, 187) R-S FEC 코딩은 수신된 데이터 패킷이 부정확한 바이트 에러들을 포함하는지를 결정하기 위해 DTV 수신기 내의 트랜스포트 스트림 디-멀티플렉서를 위한 수단을 제공한다. 따라서, 래터럴(207, 187) R-S FEC 코딩은 A/53 DTV 표준을 수정할 때, 특히 리거시 DTV 수신기에 있어 필수불가결하다.
따라서, 래터럴 (207, 187) R-S 에러 수정이 횡단 R-S 에러 수정에 연속한 데이터 패킷에서 각 데이터 패킷의 비트를 디-랜덤화 하기 이전에 마지막 단계로 수행된다. 횡단 R-S 에러 수정에 연속한 래터럴 R-S 에러 수정을 수행하는 것은 디지털 데이터의 마그네틱-테입 레코딩을 위한 재생 장치로 컨볼루션하게 사용되는 2-차원 R-S 에러 수정의 순서를 뒤집는다.
횡단 리드-솔로몬 순방향-에러-수정 코딩은 등화를 증대하기 위해 적은 특별한 도움을 제공한다. 따라서, 본 발명의 추가적 측면은 "슈퍼-로버스트" 신호를 DTV 신호로 시-분할 다중화하는 것과 관련된다. 이러한 슈퍼-로버스트 신호들은 8VSB 심볼의 전체 알파벳의 반만을 이용하고, 따라서 8 변조 레벨이 아니라 4변조 레벨이 사용된다.
왜냐하면 브로드캐스트 DTV가 트렐리스 코딩 이후 블락 인터리빙 대신 컨볼루셔널 인터리빙을 이용하기 때문이다. 로버스트-수정 심볼들은 데이터 스트림에 통합될 수 있는 것이어야 하고 또한 8VSB 심볼들의 트렐리스 코딩에 영향을 미치지 않은 채 트렐리스-코딩된 8VSB 심볼들을 포함하여야 한다.
예를 들어, 데이터를 +7, +5, -5 및 -7 변조 신호값으로 매핑하는 제한된-알파벳 8VSB 심볼들 세트가 Philips Research에 의해 제안되었다. 이 제한된-알파벳 신호는 "슈도-2VSB"로 간주된다. 왜냐하면 변조 신호 결과 내의 정보가 전체적으로 그 신호의 극성에 의해 전송되기 때문이다. 전체 DTV 브로드캐스트를 통해 슈도-2VSB 를 이용하는 것은 효율적 페이로드를 9.64Mbps까지 반으로 나눈다. 그러나, 이는 SDTV 신호를 전송하기에 충분하다.
최소 네거티브 표준화된 수정 레벨, -5, 과 최소 포지티브 표준화된 수정 레벨, +5,간의 갭이 10이다. 이는 8VSB 신호의 인접한 모듈 레벨간의 갭 2의 5배로서, AWGN 조건 하에서 TOV가 상당히 좋지 않은 SNR에서 획득되는 것을 허용한다. AWGN 채널에서 TOV 이하의 에러들을 유지하기 우해 요구되는 SNR은 8.5 dB까지 6.4dB 만큼 감소한다.
즉, 전력의 약 1/4이 AWGN 채널에서 만족할 만한 수신을 위해 요구되고, 이는 현재 설계내의 ERP(efFECtive radiated power)를 유지하기 위해 감소될 필요가 없는 수정 레벨을 가정한다. 슈도-2VSB 심볼들의 평균 ERP는 종래의 트렐리스 코딩된 8VSB에 대하여 증가하는 경향이 있다. 그것으로 인해 단지 +7, +5, -5 및 -7 수정 신호값이 사용되고, 8VSB 의 +3, +1, -1 및 -3 수정 신호는 사용되지 않는다.
수정된-2VSB의 긴 시퀀스가 전송되려면 전송 최고 전력에 있어 1.5dB 의 감소가 요구된다. 따라서, 슈도-2VSB의 긴 시퀀스가 전송될 경우, 슈도-2VSB 신호에 대한 비스 지역에 있어 증가는 종래의 트렐리스-코딩된 8VSB 신호의 전력에 있어 4.9 dB 증가를 지닌채 획득될 수 있는가이다. 또한, 슈도-2VSB 신호를 수반하는 종래의 트렐리스-코딩된 8VSB 신호를 위한 서비스 지역이 사라진다.
결과적으로, 슈도-2VSB 신호는 실제 브로드캐스트에 있어 각 313-세그먼트 데이터 필드 내의 적은 수의 데이터 세그먼트에만 제한될 것이다.
*8VSB 심볼들의 다양하게 제한된 알파벳들이 원 데이터 트랜스포트 스트림이 각각의 제한된-알파벳 8VSB 심볼 스트림이 송신기에서 트렐리스 코딩 과정 동안 생성되도록 하기 위해 어떻게 수정될 수 있는지를 결정하도록 분석된다.
랜덤화된 데이터 스트림 내의 각 비트는 즉시 (207, 187)R-S FEC 인코더에 제공된 수정된 데이터 스트림을 생성하기 위해 반복되고, 이는 슈도-2VSB 신호가 트렐리스 코딩 과정에 의해 생성되도록 한다.
또 다른 과정에 있어, (207, 187)R-S FEC 인코더로 제공된 수정된 데이터 스트림을 생성하기 위해 랜덤화된 데이터 스트림 내의 각 비트 뒤에 1이 삽입된다.
이 수정된 데이터 스트림은 트렐리스 코딩 과정이 전체 8VSB 알파벳의 -7, -5, +1 및 +3 심볼을 배제한 제한된-알파벳 신호를 생성하도록 한다. 파일럿 캐리어 에너지는 수정 결과 실질적으로 증가되고, 이는 DTV 수신기에서 동기화된 복조를 보다 쉽게 만든다.
최소 네거티브 표준화된 수정 레벨, -5, 과 최소 포지티브 표준화된 수정 레벨, +1,간의 갭이 6이다. 이는 8VSB 신호의 인접한 모듈 레벨간의 갭 2의 3배로서, AWGN 조건 하에서 TOV가 더 좋지 않은 SNR을 획득되는 것을 허용한다.
AWGN 환경에서 슈도-2VSB를 지닌 경우보다 나은 SNR이 TOV를 획득하기 위해 요구된다. 이 제한된-알파벳 신호는 실질적으로 슈도-2VSB 신호보다 더 적은 평균 전력을 지니나 표준 8VSB 신호보다 다소 더 높은 평균 전력을 지닌다.
여전히 또 다른 과정에 있어, (207, 187)R-S FEC 인코더로 제공된 수정된 데이터 스트림을 생성하기 위해 랜덤화된 데이터 스트림 내의 각 비트 뒤에 0이 삽입된다. 이 수정된 데이터 스트림은 트렐리스 코딩 과정이 전체 8VSB 알파벳의 -3, -1, +5 및 +7 심볼을 배제한 제한된-알파벳 신호를 생성하도록 한다.
최소 네거티브 표준화된 수정 레벨, -5, 과 최소 포지티브 표준화된 수정 레벨, +1,간의 갭이 6이다. 그러나, 이 제한된-알파벳 신호는 표준 8VSB 신호보다 다소 더 낮은 평균 전력을 지닌다.
이 제한된-알파벳 신호만을 이용함에 있어 어려운 문제점은 파일럿 신호의 극성이 수정된 결과 뒤집어 진다는 점으로서, 이는 DTV 수신기들, 특히 리거시 수신기들에 있어 동기화된 복조를 간섭한다
브로드캐스트 DTV 신호에 대한 수신기는 8VSB 심볼의 전체 알파벳이 전송되는지 또는 8VSB 심볼 알파벳의 반만이 전송되는지에 따라 다른 심볼 디코딩 과정을 이용할 수 있다. 심볼 디코딩이 Viterbi 트렐리스 디코딩 과정에 의해 수행되는 경우, 디코딩 트리는 8VSB 심볼 알파벳의 반만이 전송된다는 지식에 의해 지배되는 디코딩 가능성을 배제할 수 있다.
그러나, 이는 심볼 디코딩이 수행된 때를 가정하고, DTV 수신기는 현재 수신된 DTV 신호가 8VSB 심볼 전체 알파벳을 이용하는지 또는 그 알파벳의 반만을 이용하여 전송하는지에 대한 지식을 이용한다.
데이터 패킷의 PID(paket identification) 코드 비트는 데이터 패킷을 생성하기 위해 8VSB 심볼의 전체 알파벳이 사용되는지 또는 그 알파벳의 반만이 사용되는지를 표시하나, 그 정보는 수신기에서는 적절하지 않다. 포워드-에러 수정 코딩이전에 송신기에서 인터리빙이 수행된 컨볼루셔널 바이트는 PID를 두 개의 부분으로 분리하고 데이터 필드내의 각 파트를 분산시킨다.
심볼 디코딩에 연속한 수신기 내에서 수행된 컨볼루셔널 디-인터리빙은 PID를 포함하는 바이트들의 심볼 디코딩이 수행된 이후 상당시간동안만 PID를 다시 저장한다.
현재 수신된 DTV 신호가 8VSB 심볼들의 전체 알파벳을 이용하는지 또는 그 알파벳의 반만을 이용하여 전송되었는지에 관한 정보가 데이터 필드의 초기, 0번째 데이터 세그먼트의 92개의-심볼이 "예약된" 부분 동안 코딩된 형태로 전송될 수 있다.
이 "예약된" 부분은 즉시 데이터 필드 동기화(DFS)신호를 뒤따른다. 2002년 12월 19일 Philips Research는 8VSB 신호를 개선하기 위해 ATSC에 제안한 부분으로서, 이를 수행함에 있어 일반적 개념을 설명하였다.
2002년 4월 9일 V.R. Gaddam 및 D. Birru는 "Packet Identification Mechanism at the Transmitter and Receiver for an Enhanced ATSC 8-VSB System" 명칭의 미국 특허 출원 번호 118,876을 출원 하였다. Koninklijke Philips Electronics N.V.에 양도된 상기 출원은 공개 번호 No.20020191712로 2002년 12월 19일 공개되었다.
이 공개는 트렐리스 코딩된 인터리브 데이터의 바이트 맵의 상동을 제공하기 위해 컨볼루션하게 인터리브된 비트 맵으로 삽입되는 컨볼루션하게 인터리브돌 데이터 필드 내의 로버스트 전송 및 표준 전송을 위한 데이터 세그먼트 패턴을 설명한다.
2001년 12월 3일, M. Fimoff, R.W. Citta 와 J. Xia가 "Kerdock Coding and Decoding System for Map Data" 제목의 미국 특허 출원 번호 No. 011,333 를 출원하였다. Zenith Electronics Corporation에 양도된 상기 출원은 2003년 3월 27일 공개번호 20030058140으로 공개되었다.
상기 공개는 각 데이터 필드의 초기, 0번째 데이터 세그먼트로 삽입된 데이터 필드 내의 로버스트 전송의 다른 패턴 코드인 Kerdock code를 설명한다. 본 방법은 8VSB 심볼들의 전체 알파벳을 이용하거나 또는 그 알파벳의 반만을 이용하여 전송되는 DTV 신호를 설명하기에 적합하다.
본 발명의 일 실시예에 따라 전송된 디지털 텔레비젼 신호의 데이터 필드는 페이로드 정보를 전송하는 A/53-컴플라이언트 데이터 세그먼트의 제 1 세트를 포함하고 추가적으로 상기 A/53-컴플라이언트 데이터 세그먼트의 제 1 세트에 포함된 데이터의 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 패러티 바이트들을 포함하는 A/53-컴플라이언트 데이터 세그먼트의 제 2 세트를 포함한다.
본 발명의 또 다른 실시예에 따라 구성된 디지털 텔레비젼 수신기는 상기 A/53-컴플라이언트 데이터 세그먼트의 제 1 세트에 포함된 데이터의 바이트 에러들을 수정하는 횡단 리드-솔로몬 순방향-에러 수정 디코딩을 수정하기 위해 A/53-컴플라이언트 데이터 세그먼트의 제 2 세트내의 패러티 바이트들을 이용한다.
상기 횡단 리드-솔로몬 순방향-에러-수정 디코딩은 TOV를 초과하는 에러의 SNR을 상당히 낮추기 위해 요구되는 AWGN을 상당히 증가시킬 수 있다. TOV는 초당 2.5 데이터 세그먼트로 정의되고, 전송 에러들이 디지털 비디오에서 관측될 수 있다.
본 발명의 또 다른 실시예에는 "슈퍼-로버스트" 성분 신호를 DTV 신호로 시-분할-다중화 하는 것과 관련된다. 이러한 슈퍼-로버스트 성분 신호들은 8VSB 심볼의 전체 알파벳의 반을 이용한다.
슈퍼-로버스트 성분 신호를 포함하는 각 데이터 필드 내의 데이터 세그먼트의 배열은 데이터 필드의 초기 데이터 세그먼트의 "예약된" 부분에 전송된 코드에 의해 신호화 된다.
DTV 수신기는 슈퍼-로버스트 성분 신호를 위한 심볼 디코딩 작동을 수정하기 위해 상기 신호화에 응답한다. 심볼 디코딩 과정의 이러한 수정은 DTV 수신기에 있어 적응성 등화에 유리하고 TOV를 초화하기 위해 에러에 요구되는 AWGN 레벨을 증가시킨다.
본 발명에 의한 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 방법의 일 실시예는,
(a) 각각 소정의 제 1 바이트 수를 지니는 데이터 패킷들의 스트림을 랜덤화 하는 단계;
(b) 연속한 데이터 필드 내에 포함된 데이터 필드의 연속한 세그먼트들 중 하나로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 데이터 패킷들을 순방향-에러-수정 코딩하고, 상기 래터럴 리드-솔로몬 코드 세그먼트는 상기 소정의 제 1 바이트 수에 소정의 제 2 패러티 바이트 수를 부가하여 구성되는 순방향-에러-수정 코딩 단계;
(c) 적어도 하나의 소정 타입의 상기 데이터 패킷들 중 하나의 데이터 패킷을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 단계;
(d) 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 통해 각각의 횡단 경로 내의 바이트들을 순방향-에러-수정 코딩함으로써 각각의 횡단 리드-솔로몬 코드 패러티 바이트들의 세트를 더 포함하는 횡단 리드-솔로몬 코드를 생성하는 순방향-에러-수정 코딩 단계;
(e) 적어도 하나의 상기 데이터 필드 중의 추가 세그먼트의 소정의 수에 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 어셈블 하고, 상기 각각의 추가 세그먼트들은 상기 소정의 제 1 바이트 수 및 상기 소정의 제 2 바이트 수를 합한 값인 소정의 제 3 바이트 수를 지니는 어셈블 단계;
(f) 상기 단계 (b)에서 생성된 상기 래터럴 리드-솔로몬 코드 세그먼트들과 단계(e)에서 어셈블되는 상기 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트 내의 상기 추가세그먼트들을 상기 데이터 필드에서 시분할 다중화 하는 단계;
(g) 컨볼루션하게 인터리브된 데이터 필드의 연속한 세그먼트들을 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션널하게 인터리브 하는 단계;
(h) 트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 단계;
(i) 상기 심볼 코드의 각 심볼들로 상기 트렐리스 코드의 연속한 니블(nibblle)들을 매핑하는 단계; 및
(j) 상기 심볼 코드로 동기화 신호들을 삽입하는 단계;를 포함하는 것을 특징으로 한다.
도 1 은 A/53 표준을 따르는 HDTV 신호의 DTV 신호로부터 축소된 페이로드를 지닌 로버스트 DTV 신호를 전송하기 위한 전송 장치의 구조도로서, 상기 장치는 본 발명과 관련하여 데이터가 컨볼루션하게 인터리브되기 전에 데이터 바이트에 횡단 리드솔로몬(Transverse Reed-Solomon) 순방향 에러 정정 코딩을 수행하도록 구현된다.
도 2 는 312-세그먼트 데이터를 횡단하는 횡단 리드-솔로몬 순방향 에러 정정 코드 특징 및 이러한 코드와 관련된 페이로드 감소현상을 도시한 테이블이다.
도 3 은 312- 세그먼트 데이터 필드의 반을 횡단하는 일부 횡단 리드-솔로몬 순방향 에러 정정 코드의 특징 및 이러한 코드와 관련된 페이로드 감소현상을 도시한 테이블이다.
도 4 는 전체 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향 에러 정정 코드를 이용한 로버스트 DTV 신호를 수신하는 본 발명에 적합하게 구성된 DTV 수신기의 구조도이다.
도 5 는 본 발명의 또 다른 실시예에 따라 2차원 리드-솔로몬 순방향 에러 정정 코드를 보다 완전히 이용하기 위해 만들어진 도 4 DTV 수신기의 수정안 구조도이다.
도 6 은 도 5에서 수정된 도 4 DTV 수신기 구조도의 상세점을 도시한 구조도이다.
도 7 은 본 발명에 적합하게 구성된 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향 에러 수정 코드를 이용한 로버스트 DTV 신호를 수신하는 DTV 수신기의 구조도이다.
도 8 은 본 발명의 추가적 측면에 따라 2차원 리드-솔로몬 순방향 에러 수정 코딩을 보다 완전히 이용하기 위해 제작된 도 7 DTV 수신기를 수정한 구조도이다.
도 9 는 도 8 에서 수정된 도 7 DTV 수신기의 구조도의 상세도이다.
도 10 은 로버스트 오디오 신호 또는 프라이머리 텔레비젼 신호와 관계없는 또 다른 로버스트 신호를 포함하는 DTV신호를 전송하기 위한 전송 장치로서, 이 장치는 컨볼루션하게 인터리브되기 전에 상기 로버스트 신호에 선택적으로 횡단 리드-솔로몬 코딩을 적용한다.
도 11A, 11B 및 11C는 오디오 또는 보조 데이터의 로버스트 전송을 위한 횡단 리드-솔로몬 순방향 에러 수정 코드의 특징 및 이러한 코드를 이용하는 것과 관계된 페이로드 감소를 도시한 테이블의 일 부분이다.
도 12 는 본 발명의 일 실시예에 따라 구성된 DTV 수신기로서, 도 10에 도시된 타입의 전송 장치가 전송한 것과 같은 로버스트 신호를 포함하는 DTV 신호를 수신하기 위한 DTV 수신기의 구조도이다.
도 13 은 도 1 및 10에 도시된 타입과 같은 전송 장치에 의해 전송된 로버스트 DTV 신호를 수신할 수 있는 DTV 수신기를 도시한다.
도 14 는 도 10의 전송 장치의 대안으로서 본 발명에 따른 전송 자치로서, 로버스트 오디오 신호 또는 프라이머리 텔레비젼 신호와 관계없는 또 다른 로버스트 신호를 전송하기 위한 전송장치의 구조도이다.
도 15 는 보다 로버스트한 "슈퍼-로버스트" 신호와 함께 로버스트 DTV 신호를 전송할 수 있기 위한 송신기로서 도 1을 수정하여 만든 구조도이다.
도 16 A 및 16B는 결합하여 도 16을 형성하며, 도 16은 도 14와 도 15에 도시된 전송 장치들을 이용하여 전송된 것과 같이, 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러 수정 코드를 이용하는 DTV 신호를 수신할 수 있는 수정된 도 4의 DTV 수신기의 구조도이다.
도 17A 및 17B 는 결합하여 도 17을 형성하며, 도 17 은 도 14 및 도 15에 도시된 전송장치 타입에 의해 전송된 것과 같이, 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러 수정 코드를 이용하는 DTV 신호를 수신할 수 있는 수정된 도 7의 DTV 수신기의 구조도이다.
도 18 은 횡단 리드-솔로몬 순방향-에러 수정 코딩과 함께 슈도-2VSB 변조를 이용하는 "슈퍼-로버스트" 신호를 포함하는 DTV 신호의 전송을 허용하는 본 발명의 일실시예에 따른 도 1의 송신기를 수정한 구조도이다.
도 19 는 횡단 리드-솔로몬 순방향-에러 수정 코딩과 함께 슈도-2VSB 변조를 이용하는 보다 로버스트한 "슈퍼-로버스트" 신호를 포함하는 로버스트 DTV 신호의 전송을 허용하는 도 1 의 송신기를 수정한 구조도이다.
도 20 은 본 발명의 일 실시예에 따라 도 1 을 수정한 구조도로서, 도 1에 가해진 수정은 전체 8VSB 심볼 알파벳의 -3, -1, +5 및 +7 심볼 값을 배제하고 횡단 리드-솔로몬 순방향-에러-수정 코딩을 하는 "슈퍼-로버스트" 신호를 포함하는 DTV 신호를 허용한다.
도 21 은 도 1 송신기를 수정한 구조도로서, 도 1에 가해진 수정은 자체 횡단 리드-솔로몬 순방향-에러-수정 코딩을 지니고 전체 8VSB 심볼 알파벳 중 -3, -1, +5 및 +7 심볼 값을 배제하는 보다 로버스트한 "슈퍼-로버스트" 신호를 포함하는 로버스트 DTV신호의 전송을 허용한다.
도 22A 및 도 22B 는 결합하여 도 22 를 형성하고, 도 22 는 도 20 및 도 21에 도시된 타입 또는 도 18 및 도 19에 도시된 타입의 전송 장치에 의해 전송된 DTV 신호를 수신할 수 있는 DTV 수신기로서 도 16을 수정한 구조도이다.
도 23 A 및 23 B는 결합하여 도 23을 형성하고, 도 23 은 도 20 및 도 21에 도시된 타입 또는 도 18 및 도 19에 도시된 타입의 전송 장치에 의해 전송된 DTV 신호를 수신할 수 있는 DTV 수신기로서 도 17을 수정한 구조도이다.
도 2 는 312-세그먼트 데이터를 횡단하는 횡단 리드-솔로몬 순방향 에러 정정 코드 특징 및 이러한 코드와 관련된 페이로드 감소현상을 도시한 테이블이다.
도 3 은 312- 세그먼트 데이터 필드의 반을 횡단하는 일부 횡단 리드-솔로몬 순방향 에러 정정 코드의 특징 및 이러한 코드와 관련된 페이로드 감소현상을 도시한 테이블이다.
도 4 는 전체 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향 에러 정정 코드를 이용한 로버스트 DTV 신호를 수신하는 본 발명에 적합하게 구성된 DTV 수신기의 구조도이다.
도 5 는 본 발명의 또 다른 실시예에 따라 2차원 리드-솔로몬 순방향 에러 정정 코드를 보다 완전히 이용하기 위해 만들어진 도 4 DTV 수신기의 수정안 구조도이다.
도 6 은 도 5에서 수정된 도 4 DTV 수신기 구조도의 상세점을 도시한 구조도이다.
도 7 은 본 발명에 적합하게 구성된 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향 에러 수정 코드를 이용한 로버스트 DTV 신호를 수신하는 DTV 수신기의 구조도이다.
도 8 은 본 발명의 추가적 측면에 따라 2차원 리드-솔로몬 순방향 에러 수정 코딩을 보다 완전히 이용하기 위해 제작된 도 7 DTV 수신기를 수정한 구조도이다.
도 9 는 도 8 에서 수정된 도 7 DTV 수신기의 구조도의 상세도이다.
도 10 은 로버스트 오디오 신호 또는 프라이머리 텔레비젼 신호와 관계없는 또 다른 로버스트 신호를 포함하는 DTV신호를 전송하기 위한 전송 장치로서, 이 장치는 컨볼루션하게 인터리브되기 전에 상기 로버스트 신호에 선택적으로 횡단 리드-솔로몬 코딩을 적용한다.
도 11A, 11B 및 11C는 오디오 또는 보조 데이터의 로버스트 전송을 위한 횡단 리드-솔로몬 순방향 에러 수정 코드의 특징 및 이러한 코드를 이용하는 것과 관계된 페이로드 감소를 도시한 테이블의 일 부분이다.
도 12 는 본 발명의 일 실시예에 따라 구성된 DTV 수신기로서, 도 10에 도시된 타입의 전송 장치가 전송한 것과 같은 로버스트 신호를 포함하는 DTV 신호를 수신하기 위한 DTV 수신기의 구조도이다.
도 13 은 도 1 및 10에 도시된 타입과 같은 전송 장치에 의해 전송된 로버스트 DTV 신호를 수신할 수 있는 DTV 수신기를 도시한다.
도 14 는 도 10의 전송 장치의 대안으로서 본 발명에 따른 전송 자치로서, 로버스트 오디오 신호 또는 프라이머리 텔레비젼 신호와 관계없는 또 다른 로버스트 신호를 전송하기 위한 전송장치의 구조도이다.
도 15 는 보다 로버스트한 "슈퍼-로버스트" 신호와 함께 로버스트 DTV 신호를 전송할 수 있기 위한 송신기로서 도 1을 수정하여 만든 구조도이다.
도 16 A 및 16B는 결합하여 도 16을 형성하며, 도 16은 도 14와 도 15에 도시된 전송 장치들을 이용하여 전송된 것과 같이, 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러 수정 코드를 이용하는 DTV 신호를 수신할 수 있는 수정된 도 4의 DTV 수신기의 구조도이다.
도 17A 및 17B 는 결합하여 도 17을 형성하며, 도 17 은 도 14 및 도 15에 도시된 전송장치 타입에 의해 전송된 것과 같이, 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러 수정 코드를 이용하는 DTV 신호를 수신할 수 있는 수정된 도 7의 DTV 수신기의 구조도이다.
도 18 은 횡단 리드-솔로몬 순방향-에러 수정 코딩과 함께 슈도-2VSB 변조를 이용하는 "슈퍼-로버스트" 신호를 포함하는 DTV 신호의 전송을 허용하는 본 발명의 일실시예에 따른 도 1의 송신기를 수정한 구조도이다.
도 19 는 횡단 리드-솔로몬 순방향-에러 수정 코딩과 함께 슈도-2VSB 변조를 이용하는 보다 로버스트한 "슈퍼-로버스트" 신호를 포함하는 로버스트 DTV 신호의 전송을 허용하는 도 1 의 송신기를 수정한 구조도이다.
도 20 은 본 발명의 일 실시예에 따라 도 1 을 수정한 구조도로서, 도 1에 가해진 수정은 전체 8VSB 심볼 알파벳의 -3, -1, +5 및 +7 심볼 값을 배제하고 횡단 리드-솔로몬 순방향-에러-수정 코딩을 하는 "슈퍼-로버스트" 신호를 포함하는 DTV 신호를 허용한다.
도 21 은 도 1 송신기를 수정한 구조도로서, 도 1에 가해진 수정은 자체 횡단 리드-솔로몬 순방향-에러-수정 코딩을 지니고 전체 8VSB 심볼 알파벳 중 -3, -1, +5 및 +7 심볼 값을 배제하는 보다 로버스트한 "슈퍼-로버스트" 신호를 포함하는 로버스트 DTV신호의 전송을 허용한다.
도 22A 및 도 22B 는 결합하여 도 22 를 형성하고, 도 22 는 도 20 및 도 21에 도시된 타입 또는 도 18 및 도 19에 도시된 타입의 전송 장치에 의해 전송된 DTV 신호를 수신할 수 있는 DTV 수신기로서 도 16을 수정한 구조도이다.
도 23 A 및 23 B는 결합하여 도 23을 형성하고, 도 23 은 도 20 및 도 21에 도시된 타입 또는 도 18 및 도 19에 도시된 타입의 전송 장치에 의해 전송된 DTV 신호를 수신할 수 있는 DTV 수신기로서 도 17을 수정한 구조도이다.
도 1 은 A/53 표준에 따라 HDTV 신호의 페이로드를 감소한 페이로드를 지닌 로버스트 DTV 신호를 전송하는 송신기를 도시한다.
상기 페이로드의 일부는 DTV 전송의 견고성을 증대시키기 위하여 부가적 순방향-에러-수정(FEC) 코드를 대체한다. 프로그램 소스(1)는 그곳에 일시적으로 저장하기 위하여 FIFO 버퍼 메모리(2)로 187 바이트 데이터 패킷내에 베이직 트랜스포트 스트림을 공급한다.
시분할 다중화기(3)는 키 데이터-랜덤화부(4)로 187바이트 데이터 패킷들을 공급하기 위해 연결된다. 187 바이트 데이터 패킷들 중의 일부는 FIFO 버퍼 메모리(2)로부터 읽혀진 187-바이트 데이터 패킷에 대응한다. 나머지 187-바이트 데이터 패킷들은 횡단 리드-솔로몬 순방향-에러-정정 코드를 포함하고, 순방향-에러 코드 생성은 본 명세서에서 보다 상세히 설명될 것이다.
키 데이터 랜덤화부(4)는 부록 D, 섹션 4.2.2의 "Data-randomizer", A/53에 구체화된 유형의 216 비트 PRBS(Pseudo-random binary sequence)를 생성하는 장치를 포함한다. 상기 키 데이터 랜덤화부(4)는 FIFO 버퍼 메모리(2)로부터 판독되는것에 응답하여 시분할 다중화기(3)가 제공하는 187-바이트의 데이터 패킷 내의 동시 발생 비트와 PRBS의 비트를 익스클루시브-OR 연산하기 위해 키 "on" 한다.
상기 키 데이터 랜덤화부(4)로부터 랜덤화된 데이터는 A/53, 부록 D, 섹션 4.2.3 "리드-솔로몬 인코더"에 상세히 기술된 종류의 (207, 187)리드-솔로몬 순방향-에러 수정 인코더(5)로 공급된다. 상기 인코더(5)는 RAM(6)에 기록된 각각의 A/53에 따라 처리되는 207 바이트 세그먼트를 생성하기 위해 187 바이트 랜덤화된 데이터 패킷들 각각에 래터럴(lateral) 리드-솔로몬 순방향 에러 수정 코드의 20 바이트를 덧붙인다.
R-S FEC 코딩은 데이터 경로내에 보이는 순서 바이트에 대응하는 바이트 경로를 따라 발생한다. 본 명세서에서는 상기 R-S FEC 코딩을 본래의 "래터럴"로 그리고 상기 인코더(5)를 "래터럴"(207, 187) R-S FEC 인코더인 것으로 특징짓는다.
RAM(6)은 어드레스된 저장 위치 각각에서 하나의 8-비트 코드의 바이트를 저장하고 적어도 두 개의 연속된 (N+Q)데이터 세그먼트들의 슈퍼그룹들을 저장하기 위해 충분한 어드레스 저장 위치들을 지닌다.
선호되는 디자인들 중의 하나로서, 각각의 (N+Q) 데이터 세그먼트들의 슈퍼 그룹은 데이터 필드의 반이며, 그 결과 (N+Q)는 156과 같다. 슈퍼 그룹내에 나타나는 베이직 트랜스포트 스트림의 N개의 연속한 데이터 세그먼트들의 개수는 RAM(6)의 뱅크에 기록되고, 이러한 N개의 연속한 데이터를 스캔하기 위해 횡단하는 방향으로 어드레싱을 판독하는 것이 뱅크에 적용된다.
이는 횡단(M, N) 리드-솔로몬 순방향-에러 수정 인코더(7)로 N 바이트의 횡단 데이터 세그먼트들을 판독함으로써 수행된다. M은 (N+Q)보다 작은 정수이다. 각각의 횡단(M, N)리드-솔로몬 순방향-에러-수정 코드에는 P 패러티 바이트가 있다. 다수의 에러들의 반이 배치될 수 있고 패러티 바이트가 존재하는 것과 같이 R-S FEC 코드에 의해 수정된다. P는 짝수인 것이 바람직하다.
N 은 M에서 P를 뺀 값과 같은 정수이다. 데이터 어셈블러(8)는 횡단 R-S FEC 인코더(7)로부터 초래되는 횡단 R-S FEC 코딩을 초기 동기화 바이트를 지니기 않는 것을 제외하고 MPEG-2 표준과 일치하는 Q 데이터 패킷으로 어셈블한다. 데이터 어셈블러(8)는 연속성 카운트 및 식별 PID를 포함하는 3바이트 헤더를 지닌 패킷들을 각각 제공한다.
이러한 개개의 패킷의 나머지 184 바이트는 횡단 R-S FEC 코딩의 패러티 바이트들이다. 시-분할 다중화기(4)는 이러한 187 바이트 데이터 패킷을 (207, 187)R-S FEC 인코더(5)로 공급하기 위해 운용된다.
상기 래터럴 R-S FEC 인코더(5)는 RAM(6)에 기록되는 A/53에 따라 처리되는 207 바이트 세그먼트를 생성하기 위해 187 바이트 데이터 패킷들 각각에 래터럴 R-S FEC 코드의 20 바이트를 덧붙인다.
횡단 R-S FEC 코딩으로부터 패러티 바이트들을 포함하는 Q 데이터 세그먼트들은 그곳에 일시적으로 저장된 슈퍼 그룹을 완성하기 위해, RAM(6)의 뱅크에 기록된다. 상기 완성된 슈퍼 그룹은 그 후 RAM(6)으로부터 읽혀진다.
풀-렝스(full-length) R-S 코드는 2n-1 바이트를 지니고, 이 때 n 은 1보다 상당히 큰 정수이다. 이런 바이트 중의 소정의 수들은 패러티 바이트들이다. R-S FEC 코드는 소정의 값, 일반적으로 모두-영-비트 값을 지니기 위해 풀-렝스 R-S FEC 코드 내에서 다수의 바이트를 가정함으로써 " 단축(shortened)"되고, 그 결과 이러한 바이트들은 코드 전송에서 제외될 수 있다.
각각의 n 값에 대하여 소정의 길이를 지닌 다수의 풀-렝스 R-S 코드가 존재하고 그들은 다른 수의 패러티 바이트를 지닌다. 이만영씨에 의해 쓰여지고 McGraw-Hill 출판사에 의해 1989년 저작권으로 보호받은 책 "에러 수정 코딩 이론"의 챕터 11에서 부록 7D는 BCH 코드를 발생함에 있어 유용한 다항식 제조기 테이블을 포함한다.
이 테이블은 BCH 코드 내에 발견되어 수정될 수 있는 다수의 에러 바이트들을 표시하고, R-S 코드를 생성하기 위한 기반을 제공한다. 이러한 R-S 코드의 일부를 단축하는 것은 요구되는 패러티 바이트들의 수를 감축하기 위하여 수행될 수 있고, 그것으로 인하여, "정화된(expurgated)" R-S 코드를 생성하게 된다.
(N+Q)가 312와 같다고 가정하면, 슈퍼 그룹은 데이터 필드를 메우고, 원래 511 바이트의 길이를 지닌 다양한 R-S FEC 코드들 중 어느것이라도 횡단(M,N) 리드-솔로몬 FEC 인코더(7)내에서의 이용을 위해 단축될 수 있다. Q 데이터 세그먼트들은 다른 것보다 이러한 단축된 511-바이트 R-S FEC 코드들의 일부 패러티 바이트에 의해 보다 완전히 압축된다.
각각 P 패러티 바이트를 지닌 207 횡단 R-S FEC 코드들이 있는 경우, Q 데이터 세그먼트로 전부 207P 패러티 바이트들이 압축된다. 모든 207 패러티 바이트들은 단일 데이터 세그먼트의 184 바이트 페이로드 용량의 9/8에 가깝도록 채워진다.
P가 8의 배수인 경우, 207P 패러티 바이트들은 거의 Q 데이터 단편들을 완전하게 압축하고, Q는 9의 배수로 제공한다. 이는 최고의 코딩 효율을 유지하게 된다.
도 1 은 RAM(6)으로부터 연속적으로 읽어온 데이터 세그먼트들을 수신하고 그리고 12-위상 트렐리스 코더(10)로 컨볼루션하게 인터리브된 데이터 세그먼트들을 공급하기 위해 연결된 컨볼루셔널 인터리버(9)를 도시한다.
실제적으로, 컨볼루션 인터리빙의 일 부분은 정정된 순서에서 RAM(6)으로부터 바이트를 판독함으로써 구현될 수 있다. 컨볼루션 인터리빙의 패턴은 A/53, 부록 D, 섹션 4.2.4 "Interleaving"에 따른다.
상기 12-위상 트렐리스 코더(10)는 1/53, 부록 D, 섹션 4.2.5의 "Trellis Coding"에 따라 구성된다. 트렐리스 코더(10)로부터 트렐리스 코딩은 3-비트, 8-레벨 심볼들을 FIFO 버퍼 메모리(12)에 제공하는 심볼 맵퍼로서의 기능을 하는 ROM(11)으로 입력 어드레싱으로 제공된다.
상기 FIFO 버퍼 메모리(12)는 심볼 코드 어셈블러(13)로 제공되는 심볼 스트림 내의 828 심볼들 간의 인터벌을 확장하고 버퍼링 속도를 제공하기 위해 작동되며, 그 인터벌 속에 심볼-코드 어셈블러(13)는 동기화 신호 심볼들을 삽입한다.
연속한 데이터 필드 각각은 각 인터벌과 함께 시작하고, 그것 속으로 심볼-코드 어셈블러(13)는 적합한 DFS(Data-field synchronization, 데이터 필드 동기화)시퀀스를 포함하는 초기 데이터 세그먼트를 나타내는 심볼 코드를 삽입한다.
각 데이터 필드의 남은 것 내의 각 데이터 세그먼트는 각각의 인터벌 후에 따라 나오고 그것 속으로 심볼 코드 어셈블러(13)는 각각의 DSS 시퀀스를 표시하는 심볼 코드를 삽입한다.
파일럿을 일으키기 위한 오프셋을 삽입하는 장치(14)는 심볼-코드 어셈블러(13)로부터 어셈블된 데이터 필드를 수신하기 위해 연결된다.
상기 장치(14)는 단순히 측정하는(clocked) 디지털 덧셈기로서 영은 심볼 코드로 사용되는 숫자로 확장되고 그리고 종래의 구조의 잔존적-사이드밴드 크기-변조 디지털 텔레비젼 송신기(15)로 제공되는 디지털 형태의 ROM(real-only modulating) 신호를 생성하기 위해 그곳까지 상수 항을 부가한다.
도 1 에 도시된 형태의 송신기를 제작함에 있어 제기되는 문제점은 횡단 R-S FEC 코딩을 포함하는 데이터 단편들이 312 데이터 세그먼트 데이터 필드내에 어디에 배치되는가이다.
이러한 세그먼트들을 함께 그룹핑 하는 것은 그 위치와 관련하여 정보를 전송하는 것을 보다 쉽게 하며 그러한 정보가 이러한 데이터 세그먼트들의 PID 를 제외한 수단에 의해 전송된다고 가정한다.
데이터 필드에 이러한 데이터 세그먼트들을 배치하는 것은 DTV 수신단에서 전력 소비를 유지하는 기회를 제공한다. 페이로드를 포함하는 데이터 필드 내의 어떠한 더 이른(earlier) 데이터 세그먼트 조차 (207, 187) 래터럴 R-S 디코딩 절차가 수정되지 않은채 전송 에러를 포함하고 있는 경우가 없는 경우, 횡단 R-S FEC 디코딩 절차는 그 데이터 필드와 함께 분배될 수 있다. 이는 그 데이터 필드 동안 횡단 R-S FEC 디코딩 절차와 관련하여 전력 소비를 발생케 하지 않는다.
횡단 R-S FEC 코딩에 사용되는 경로와 관계되어 도 1에 도시된 타입의 송신기의 제작에 있어 제시되는 또 다른 의문점은, 이러한 경로특성이 결과에 영향을 미치도록 구성을 변화하는 동안 인식될 수 있는가이다.
A/53은 전송된 DTV 신호의 컨볼루셔널 인터리빙을 명한다. 횡단 R-S FEC 코딩상에서 컨볼루셔널 인터리빙 및 디-인터리빙의 영향은 코드 인터리빙으로 알려진 인터리빙의 형태를 유용하게 이용할 수 있으며, 그것 내에서 원 데이터 필드 내의 연속한 바이트들이 서로에 대해 원 위치를 유지한다.
횡단 R-S FEC 코드 상의 버스트 에러의 효과가 전파된다. 왜냐하면 코드 패스들 내에서 바이트들이 궁극적으로 연속적으로 전송되도록 래터럴 순서로 횡단하기 때문이다.
*래터럴 R-S FEC 코딩을 통해 이미 존재해온 데이터 세그먼트 배열 데이터 필드를 통해 적합한 횡단 코드 패스들의 한 세트를 구분하기 위한 방법이 고안되어 왔다.
이 방법은 컨볼루션널 인터리빙이전에 데이터 필드의 일반적 형태를 고려함으로써 시작한다. 상기 방법의 단계들은 다음의 수행 순서와 같다.
a) 이 래터럴 R-S FEC 코딩의 패러티 바이트들이 횡단 R-S FEC 코딩 내에 포함되지 않은 이후로 횡단 R-S FEC 코딩의 패러티 바이트들을 포함하는 데이터 세그먼트 내의 래터럴 R-S FEC 코딩의 패러티 바이트들이 분류된다.
b) 데이터 필드의 컨볼루셔널 인터리빙은 그 후 횡단 R-S FEC 코딩 내에 포함되지 않은 래터럴 R-S FEC 코딩의 패러티 바이트로서 이전에 분류된 바이트에 의해 획득되는 인터리브 데이터 필드 내의 위치를 결정하기 위해 A/53 표준마다 수행된다.
c) 인터리브 데이터 필드에서 알려진 길이의 빈자리 내의 바이트들은 특히 그 빈자리의 바이트로 분류된다. 상기 인터리브 데이터 필드에서 알려진-길이의 빈 자리는 0 바이트를 포함하거나 또는 23 바이트의 배수를 포함할 수 있다.
d) 인터리브 데이터 필드 내의 바이트들은 횡단 R-S FEC 코딩 내에 포함되지 않으 래터럴 R-S FEC 코딩의 패러티 바이트로서 이미 분류된 바이트를 뛰어넘는 바이트-카운팅 절차를 수행하기 위해 래스터 스캔된다. 인터리브 데이터 필드에서 알려진-길이의 빈 자리에 도달할 때 상기 바이트 카운팅은 정지한다. 상기 바이트 카운팅은 각 바이트의 207 횡단 R-S FEC 코딩 경로가 이러한 경로의 부분인지를 결정하고 이러한 각각의 경로 내의 연속한 바이트들을 카운트 함으로써 수행된다.
e) A/53 표준마다 컨볼루션 인터리빙과 함께 바이트의 필드에 사용되는 디-인터리빙 알고리듬은 그 후 전송된 인터리브 바이트 필드를 생성할 원 데이터 필드를 설명하기 위해 분류된 바이트 필드에 적용된다. 횡단 R-S FEC 코드 경로 각각에 있는 바이트 위치는 바이트 분류에 의해 표시될 것이며, 이는 디-인터레이싱 과정동안 유지된다. 이 방법은 횡단 R-S FEC 코드 경로 세트를 생성하고, 각 코드 내의 바이트들은 그 안에서 데이터 세그먼트의 77.3 마이크로세컨드보다 긴 구간에서 연속적으로 전송된다.
횡단 R-S FEC 코딩의 대안적 타입에서, 코드 경로들은 컨볼루셔널 인터리빙 이전에 데이터 필드 내에서 데이터 단편들에 대하여 횡단된다. 이 횡단 R-S FEC 코딩의 대안적 타입의 이점은 선택적 기반에서 데이터 세그먼트들의 래터럴(207, 187) R-S FEC 코딩의 패러티 바이트들을 횡단 R-S FEC 코드하기가 더 쉬워진다는 점이다.
데이터 세그먼트들의 래터럴(207, 187) R-S FEC 코딩의 패러티 바이트들은 항상 횡단 R-S FEC 코딩의 대상이 될 수 있거나 또는 결코 R-S FEC 코딩의 대상이 될 수 없다.
또 다른 대안은 래터럴(207, 187) R-S FEC 코딩이 횡단 R-S FEC 코딩에 대상이 되도록 하는 것이나, 페이로드 요청이 예외적으로 엄격하지 않은 때에만 횡단 R-S FEC 코딩의 결과적인 패러티 바이트들이 전송된다.
각 데이터 필드 끝에 소정의 값의 심볼들을 삽입하도록 A/53을 수정하기 위해 ATSC에 제안이 이루어 졌었다.
증가된 수의 알려진 심볼들은 등화 필터링 파라미터들이 각 데이터 필드의 시작부분에서 DFS 신호 내의 알려진 심볼들만에 의존해서 수행될 때보다 보다 빠르고 정확하게 조절된다.
2001년 6월, BroadCom 회사는 ATSC에 각 데이터 필드의 DFS(data field synchronizing)신호가 A/53에 의해 구체화 된 바와 같이 DTV 신호의 선행하는 데이터 필드에 384 심볼들을 확장함으로써 선행되도록 제안하였다.
이 확장은 이동 코드의 6 바이트까지 선행되는 소정의 연속된 90 바이트와 함게 트렐리스 코딩을 보존하는 것으로 제작된다. 이 DFS 신호의 이전확장은 A/53에 의해 구체화 된 DTV 신호 내의 데이터를 파괴하고, (207, 187) 래터럴 R-S FEC 디코딩 절차에 따라 파괴된 데이터를 회복시킨다.
이는 공기에서 전송하는 동안 발생하는 다른 에러들을 수정하기 위한 (207, 187) 래터럴 R-S FEC 코드의 능력을 축소한다. 본 발명의 측면에 따라, A/53에 의해 상세화된 DTV 신호는 디-인터리브 데이터 필드의 후반 세그먼트에 있어 횡단 리드-솔로몬 코딩을 포함함으로써 수정되고, 인터리브 데이터 필드의 끝에서 알려진 길이의 빈 자리는 DFS 확장의 96 바이트 전체 또는 대부분을 수용하도록 제작된다.
따라서, 공기에서의 전송동안 방생하는 에러를 수정하기 위한 (207,187) 래터럴 R-S FEC 코드의 능력은 손상되지 않거나 또는 실질적으로 덜 손상된다.
임시 미국 특허 출원 Ser.No. 60/437,648 및 60/458,547은 도 1 전송 장치의 변형물을 설명하고 있다. 데이터 랜덤화가 이러한 변형물에서 키 베이시스 상에서 수행되고, 횡단 R-S FEC 코딩을 포함하는 패킷과 함께 데이터 패킷의 시분할 다중화에 뒤이어 발생한다.
이러한 변형물에서, 데이터 패킷이 래터럴(207,187) R-S FEC 인코더에 제공될 때, 데이터 랜덤화가 활성화되거나 또는 조절된다.
그러나, 횡단 R-S FEC 코딩을 포함하는 패킷이 래터럴(207, 187) R-S FEC 인코더에 제공될 때, 데이터 랜덤화는 비 활성화 된다. 전체적 작동은 도 1에 도시된 전송 장치의 작동과 실질적으로 동일하다.
도 2 는 이러한 코드와 연관된 페이로드 감소를 도시하고 전체 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향 에러 수정 코드에 대한 특성을 도시한 테이블이다.
이러한 횡단 R-S FEC 코드에서 이용가능한 페이로드는 표준 8VSB 전송의 N/312 배에서 이용가능한 페이로드 당 19.28 Mbps 이고, 이 때 N 은 횡단 R-S FEC 코딩을 수행한 데이터 필드 내의 페이로드를 포함한 데이터 세그먼트의 수이다.
도 2에 표로 나타난 횡단 R-S FEC 코드는 가능한 코드들의 일부이다. 그러나, 횡단 R-S FEC 코드의 일부 세트는 제작될 DTV 수신단 타입의 확산을 방지하기 위해 표준으로 정착되어야 한다.
도 2 테이블에 리스트된 횡단 R-S FEC 코드들의 초기 5개의 값은 BroadCom 회사에 의해 제안된 DFS 확장을 수용하도록 제작된 것이다.
도 2 테이블에 리스트된 나머지 6개의 R-S FEC 코드는 가능한 한 데이터 세그먼트 부분이 적게 남겨지도록 횡단 R-S FEC 코드의 패러티 바이트를 데이터 세그먼트로 압축하도록 디자인된다.
도 2 테이블 내의 첫번째 엔트리인 (300, 208) 횡단 R-S FEC 코드는 46 개의 잘못된 바이트들을 찾아서 수정할 수 있는 (511, 419) R-S FEC 코드를 단축함으로써 생성된다.
상기 횡단 R-S FEC 코딩은 92 개의 데이터 세그먼트와 동일하고 다라서 92의 207 바이트 배로 구성된다. 이러한 19,044 바이트들은 그것의 고유한 20바이트 래터럴 R-S FEC 코드 없이 그것의 고유한 3-바이트 헤더를 각각 지닌 187 바이트 데이터 세그먼트 내에서 횡단 R-S FEC 코딩을 배열하기 위하여 데이터 어셈블러(8)에 제공된다.
헤더가 3 바이트가 주어져야만 하기 때문에, 횡단 R-S FEC 코딩의 184 바이트만이 각 187 데이터 세그먼트로 기록될 수 있다. 이것은 횡단 R-S FEC 코딩의 19,044 바이트가 A-53에 따르는 데이터 세그먼트로서 19,044/184=103.5보다 큰 다음 정수로 반올림함으로써 결정된 104 내에 포함될 수 있음을 의미한다.
데이터 필드 내에서 이용할 수 있는 312로부터 횡단 R-S FEC 코딩을 포함하는 104 개의 데이터 세그먼트들을 제거하는 것은 브로드캐스트 프로그램 정보에 대하여 208 개의 데이터 세그먼트들을 남긴다.
횡단 R-S FEC 코딩의 92 데이터 세그먼트의 등가물에 브로드캐스트 프로그램 정보의 208 데이터 세그먼트를 부가하는 것은 상기 횡단 R-S FEC 코딩의 패스 길이가 300 바이트가 되게 한다. 횡단 R-S FEC 코딩 내에서 사용되는 단축된 (511, 419) R-S FEC 코드는 따라서 (300, 208) R-S FEC 코드이다.
도 2 테이블의 두번째 엔트리인 (296, 172)횡단 R-S FEC 코드는 62 개의 에러 바이트를 찾아서 수정할 수 있는 (511, 387)R-S FEC 코드를 단축함으로써 생성된다.
횡단 R-S FEC 코딩은 124 데이터 세그먼트와 동일하고 따라서 124에 207 바이트를 곱한 값으로 구성된다. 이러한 25,668 바이트는 각각 고유의 3-바이트 헤더는 지니나 고유의 20-바이트 래터럴 R-S FEC 코드는 지니지 않는 187-바이트 데이터 세그먼트에서 횡단 R-S FEC 코딩을 배열하기 위해 데이터 어셈블러(8)에 제공된다.
3바이트가 헤더에 주어져야만 하기 때문에, 횡단 R-S FEC 코딩의 184 바이트만이 각 187-바이트 데이터 세그먼트에 기록될 수 있다. 이는 횡단 R-S FEC 코딩의 25,668 바이트가 140 A-53 컴플라이언트 데이터 세그먼트 내에 포함될 수 있음을 의미한다.
이는 25,668/184= 139.5 를 올림한 다음 정수에서 계산된 바와 동일하다. 데이터 필드 내에서 이용 가능한 312개로부터 이 140 개의 ATSC-컴플라이언트 데이터 세그먼트들을 공제함으로써 브로드캐스트 프로그램 정보를 위해 172 개의 데이터 세그먼트가 남는다.
브로드캐스트 프로그램 정보를 위한 이러한 172 개의 데이터 세그먼트에 횡단 R-S FEC 코딩을 위한 124 개의 데이터 세그먼트의 등가물을 부가하는 것은 횡단 R-S FEC 코딩의 패스 길이가 296 바이트가 되도록 성립시킨다.
횡단 R-S FEC 코딩에서 사용되는 단축된 (511, 387) R-S FEC 코드는 따라서 A/53 표준에 따르는 HDTV 신호의 코드율의 반 이상에 해당하는 코드율를 지닌 (296, 172)R-S FEC 코드이다.
이 로버스트 DTV 신호는, 예를 들어 동시에 3개의 SDTV(Standard-definition television) 신호를 전송할 수 있다.
도 2 테이블의 세번째 엔트리인 (290, 120)횡단 R-S FEC 코드는 85 개의 에러 바이트를 찾아서 수정할 수 있는 (511, 341)R-S FEC 코드를 단축함으로써 생성된다.
횡단 R-S FEC 코딩은 170 데이터 세그먼트와 동일하고 따라서 170에 207 바이트를 곱한 값으로 구성된다. 이러한 35,190 바이트는 각각 고유의 3-바이트 헤더는 지니나 고유의 20-바이트 래터럴 R-S FEC 코드는 지니지 않는 187-바이트 데이터 세그먼트에서 횡단 R-S FEC 코딩을 배열하기 위해 데이터 어셈블러(8)에 제공된다.
3바이트가 헤더에 주어져야만 하기 때문에, 횡단 R-S FEC 코딩의 184 바이트만이 각 187-바이트 데이터 세그먼트에 기록될 수 있다. 이는 횡단 R-S FEC 코딩의 35,190 바이트가 192 A-53 컴플라이언트 데이터 세그먼트 내에 포함될 수 있음을 의미한다.
이는 35,190/184= 191.25 를 올림한 다음 정수에서 계산된 바와 동일하다. 데이터 필드 내에서 이용 가능한 312개로부터 이 192 개의 ATSC-컴플라이언트 데이터 세그먼트들을 공제함으로써 브로드캐스트 프로그램 정보를 위해 120 개의 데이터 세그먼트가 남는다.
브로드캐스트 프로그램 정보를 위한 이러한 120 개의 데이터 세그먼트에 횡단 R-S FEC 코딩을 위한 170 개의 데이터 세그먼트의 등가물을 부가하는 것은 횡단 R-S FEC 코딩의 패스 길이가 290 바이트가 되도록 성립시킨다.
횡단 R-S FEC 코딩에서 사용되는 단축된 (511, 385) R-S FEC 코드는 따라서 A/53 표준에 따르는 HDTV 신호의 코드율의 1/3 이상에 해당하는 코드율를 지닌 (290, 120)R-S FEC 코드이다. 이는, 예를 들어 두 개의 이상의 SDTV 채널의 로버스트 전송을 동시에 지원할 수 있다.
도 2 테이블의 네번째 엔트리인 (284, 102)횡단 R-S FEC 코드는 93 개의 에러 바이트를 찾아서 수정할 수 있는 (511, 325)R-S FEC 코드를 단축함으로써 생성된다.
횡단 R-S FEC 코딩은 186 데이터 세그먼트와 동일하고 따라서 186에 207 바이트를 곱한 값으로 구성된다. 이러한 38,502 바이트는 각각 고유의 3-바이트 헤더는 지니나 고유의 20-바이트 래터럴 R-S FEC 코드는 지니지 않는 187-바이트 데이터 세그먼트에서 횡단 R-S FEC 코딩을 배열하기 위해 데이터 어셈블러(8)에 제공된다.
3바이트가 헤더에 주어져야만 하기 때문에, 횡단 R-S FEC 코딩의 184 바이트만이 각 187-바이트 데이터 세그먼트에 기록될 수 있다. 이는 횡단 R-S FEC 코딩의 38,502 바이트가 210 A-53 컴플라이언트 데이터 세그먼트 내에 포함될 수 있음을 의미한다.
이는 38,502/184= 209.25 를 올림한 다음 정수에서 계산된 바와 동일하다. 데이터 필드 내에서 이용 가능한 312개로부터 이 210 개의 ATSC-컴플라이언트 데이터 세그먼트들을 공제함으로써 브로드캐스트 프로그램 정보를 위해 102 개의 데이터 세그먼트가 남는다.
브로드캐스트 프로그램 정보를 위한 이러한 102 개의 데이터 세그먼트에 횡단 R-S FEC 코딩을 위한 182 개의 데이터 세그먼트의 등가물을 부가하는 것은 횡단 R-S FEC 코딩의 패스 길이가 284 바이트가 되도록 성립시킨다.
횡단 R-S FEC 코딩에서 사용되는 단축된 (511, 325) R-S FEC 코드는 따라서 A/53 표준에 따르는 HDTV 신호의 코드율의 1/3 보다 작은 코드율를 지닌 (284, 102)R-S FEC 코드이다. 이는, 예를 들어 두 개의 SDTV 채널의 로버스트 전송을 동시에 지원할 수 있다.
도 2 테이블의 다섯번째 엔트리인 (284, 66)횡단 R-S FEC 코드는 109 개의 에러 바이트를 찾아서 수정할 수 있는 (511, 293)R-S FEC 코드를 단축함으로써 생성된다.
횡단 R-S FEC 코딩은 218 데이터 세그먼트와 동일하고 따라서 218에 207 바이트를 곱한 값으로 구성된다. 이러한 45,126 바이트는 각각 고유의 3-바이트 헤더는 지니나 고유의 20-바이트 래터럴 R-S FEC 코드는 지니지 않는 187-바이트 데이터 세그먼트에서 횡단 R-S FEC 코딩을 배열하기 위해 데이터 어셈블러(8)에 제공된다.
3바이트가 헤더에 주어져야만 하기 때문에, 횡단 R-S FEC 코딩의 184 바이트만이 각 187-바이트 데이터 세그먼트에 기록될 수 있다. 이는 횡단 R-S FEC 코딩의 45,126 바이트가 246 A-53 컴플라이언트 데이터 세그먼트 내에 포함될 수 있음을 의미한다.
이는 45,126/184= 245.25 를 올림한 다음 정수에서 계산된 바와 동일하다. 데이터 필드 내에서 이용 가능한 312개로부터 이 246 개의 ATSC-컴플라이언트 데이터 세그먼트들을 공제함으로써 브로드캐스트 프로그램 정보를 위해 66 개의 데이터 세그먼트가 남는다.
브로드캐스트 프로그램 정보를 위한 이러한 66 개의 데이터 세그먼트에 횡단 R-S FEC 코딩을 위한 218 개의 데이터 세그먼트의 등가물을 부가하는 것은 횡단 R-S FEC 코딩의 패스 길이가 284 바이트가 되도록 성립시킨다.
횡단 R-S FEC 코딩에서 사용되는 단축된 (511, 293) R-S FEC 코드는 따라서 A/53 표준에 따르는 HDTV 신호의 코드율의 1/5 보다 큰 속도에 해당하는 코드율를 지닌 (284, 66)R-S FEC 코드이다. 이는, 예를 들어 하나의 SDTV 채널에 부수하는 일부 정보를 부가하여 로버스트 전송을 동시에 지원할 수 있다.
도 2 테이블의 일곱번째 엔트리인 (300, 208)횡단 R-S FEC 코드는 62개의 에러 바이트를 찾아서 수정할 수 있는 (511, 417)R-S FEC 코드를 단축함으로써 생성된다.
코드율는 최대 HDTV 코드율인 19.28Mbps 의 66.67% 이고, HDTV 전송은 이미지 필드의 각 부분에 상당한 양의 빠른 움직임의 합이 있지 않은 경우 여전히 지원될 수 있다.
도 2 테이블의 여덟번째 엔트리인 (296, 172)횡단 R-S FEC 코드는 62개의 에러 바이트를 찾아서 수정할 수 있는 (511, 387)R-S FEC 코드를 단축함으로써 생성된다. 코드율는 최대 HDTV 코드율인 19.28Mbps 의 55.13% 이고, 3개의 SDTV 전송까지 지원될 수 있다.
도 2 테이블의 아홉번째 엔트리인 (290, 120)횡단 R-S FEC 코드는 85개의 에러 바이트를 찾아서 수정할 수 있는 (511, 341)R-S FEC 코드를 단축함으로써 생성된다. 코드율는 최대 HDTV 코드율인 19.28Mbps 의 38.46% 이고, 2개의 SDTV 전송이 매우 조심스러울 필요없이 지원될 수 있다.
도 2 테이블의 열번째 엔트리인 (288, 102)횡단 R-S FEC 코드는 93개의 에러 바이트를 찾아서 수정할 수 있는 (511, 325)R-S FEC 코드를 단축함으로써 생성된다. 코드율는 최대 HDTV 코드율인 19.28Mbps 의 32.69% 이고, 2개의 SDTV 전송이 주의를 요하며 여전히 지원될 수 있다.
도 2 테이블의 마지막, 열한번째 엔트리인 (284, 66)횡단 R-S FEC 코드는 109개의 에러 바이트를 찾아서 수정할 수 있는 (511, 293)R-S FEC 코드를 단축함으로써 생성된다. 코드율는 최대 HDTV 코드율인 19.28Mbps 의 21.15% 이고, 하나의 SDTV 전송이 지원될 수 있다.
도 1 의 송신기 디자인에 있어 제기되는 문제점은 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들이 312 데이터-세그먼트 데이터 필드에서 어디에 배치되어야 하는가이다. 선호되는 배치는 각 경우에 있어 데이터 필드의 끝부분이다.
그 이유 중의 하나는 이 배치가 DTV 수신기에서 전력 소모를 보존하기에 적합하기 때문이다. 페이로드를 포함하는 데이터 필드 내의 더 이른(earlier) 데이터 세그먼트들 중 어느것도 (207, 187) 래터럴 R-S 디코딩 절차가 수정되지 않은 채 남아 있음을 의미하는 전송 에러를 포함하고 있지 않은 경우 횡단 R-S FEC 디코딩 절차는 그 데이터 필드동안 적용될 수 있다.
이로 인하여 트렐리스 디코딩 및 (207, 187) 래터럴 R-S FEC 디코딩 절차이후 수정되지 않은 전송 에러를 전혀 포함하지 않는 데이터 필드동안 횡단 R-S FEC 디코딩 절차와 관련한 전력 소비를 피할 수 있다.
횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들이 312 데이터-세그먼트 데이터 필드끝에 배치되는 것이 바람직한 또 다른 이유가 있다.
그러한 배치로, 횡단 R-S FEC 코딩에 요구되는 부가적인 데이터 세그먼트 부분을 컨볼루셔널 인터리버(9)로부터 제공되는 인터리브된 데이터 필드의 끝에 부합하는 인터벌 구간에 흩어진 데이터로 채울 수 있다.
이는, 예를 들어, 다음 데이터 필드 내에 포함된 DFS 신호의 프리-익스텐젼(pre-extension)으로 끝나는 인터리브된 데이터 필드를 제공한다.
그러한 프리-익스텐젼이 사용될 경우, 도 2 테이블에 나열된 초기 5개의 횡단 R-S FEC 코드들은 데이터 필드내에서 적합한 다른 횡단 R-S FEC 코드보다 선호된다.
왜냐하면 횡단 R-S FEC 코딩에 요구되는 부가적인 데이터 세그먼트 부분이 적어도 92 바이트 길이어야 하기 때문이다. 횡단 R-S FEC 코드에 부가적으로 요구되는 데이터 세그먼트 부분은 (300,208) 및 (296,172) 횡단 R-S FEC 코드에서 368 심볼 길이이다.
횡단 R-S FEC 코딩에 부가적으로 요구되는 데이터 세그먼트 부분은 (290,120), (284, 102) 및 (284,66) 횡단 R-S FEC 코드에서 552 심볼 길이이다.
도 1 에 도시된 송신기 타입은 312 세그먼트 데이터 필드와 매치하는 사이클을 지닌 횡단 R-S FEC 코딩을 이용하는 것이 선호된다. 횡단 R-S FEC 코딩 내의 데이터 필드의 전체 312 세그먼트를 커버하는 것은 매우 긴 버스트 에러 수정을 허용한다.
그러나, 두 개 정도의 데이터 필드를 위한 일시적 저장장소가 DTV 수신단에서 필요하다. 두 개 정도의 데이터 필드를 위한 일시적 저장장소는 횡단 R-S FEC 디코딩에 영향을 받는 데이터 필드를 요구하고 횡단 R-S FEC 디코딩에 영향을 받는 다음 데이터 필드가 요구되는 동안 상기 횡단 R-S FEC 디코딩을 지원하기 위하여 DTV 수신단에서 필요하다.
본 발명과 관련하여 구성된 대안적인 송신기들은 312-세그먼트 데이터 필드의 반과 매치하는 사이클을 지닌 횡단 R-S FEC 코딩을 이용한다. 즉, (N+Q)는 156이다.
이는 횡단 R-S FEC 디코딩과 관련된 DTV 수신기에서 일시적 저장장소의 요구를 감소시킨다. 단축된 255-바이트 R-S FEC 코딩은 단축된 511-바이트 R-S FEC 코딩과 마찬가지로 사용될 수 있으며, 이는 312-세그먼트 데이터 필드의 반까지만 확장하는 (N+Q) 데이터 세그먼트 그룹과 매치하는 싸이클을 지닌다.
도 3 은 도 1 에 도시된 일반적 유형의 DTV 송신기의 대안적 종류에서 사용될 수 있는 312-세그먼트 데이터 필드의 반과 매치하는 사이클을 지닌 일부 횡단 R-S FEC 코드를 표로 도시한다.
이러한 간결한 횡단 R-S FEC 코드는 횡단 R-S FEC 디코딩과 관련된 DTV 수신단에서 일시적인 저장장소의 요구를 감소시킨다. 단축된 255-바이트 R-S FEC 코딩은 312-세그먼트 데이터 필드의 반과 매치하는 사이클을 지닌 단축된 511-바이트 R-S FEC 코딩과 마찬가지로 사용될 수 있다.
이러한 횡단 R-S FEC 코드들 중 이용 가능한 페이로드는 일반적 8VSB 전송의 N/156배에서 이용가능한 19.28Mbps 페이로드이며, 이 때, N 은 횡단 R-S FEC 코딩을 하는 데이터 필드 내의 페이로드를 포함한 데이터 세그먼트의 수이다.
도 3 테이블 초기 리스트의 6개 횡단 R-S FEC 코드는 BroadCom 회사에 의해 제안된 DFS 익스텐전을 수용하도록 제작되었다.
21개의 에러 바이트들을 찾아서 수정할 수 있는 (255, 209)R-S FEC 코드는 (150, 108) R-S FEC 코드를 생성하기 위해 단축될 수 있다. 코드율는 19.28Mbps 의 HDTV 코드율의 69.28%보다 약간 작고, 4개의 SDTV 신호의 동시 전송 또는 EDTV 신호 전송을 지원할 수 있다.
각각의 해프 데이터 필드는 48개의 A/53 컴플라이언트 데이터 세그먼트만으로 끝나고, 그에 따라 단축된 511-바이트 R-S FEC 코드를 이용하는 것이 바람직하다.
25 개의 에러 바이트를 찻아서 수정할 수 있는 (511, 461)R-S FEC 코드는 (149,99) 횡단 R-S FEC 코드로 단축될 수 있으며, 이는 데이터 필드의 끝에 DFS 신호의 프리-익스텐젼을 수용하고, 코드율는 19.28Mbps 의 HDTV 코드율의 63.5% 를 제공한다.
데이터 필드의 끝에 DFS 신호의 프리-익스텐젼을 수용하는 것은 코드율가 더 감소됨에 따라 보다 용이해진다.
30개의 에러 바이트들을 찾아서 수정할 수 있는 (255, 195) R-S FEC 는 (148, 88) 횡단 R-S FEC 코드를 생성하도록 단축될 수 있다. 코드율는 19.28 Mbps 의 HDTV 코드율의 56.4% 이며, 그에 따라 3개의 SDTV 프로그램의 동시 전송이 지원된다. 각 해프 데이터 필드는 68개의 ATSC-컴플라이언트 데이터 세그먼트와 함께 끝나고, 이는 데이터 필드의 끝에 DFS 신호 프리-익스텐젼을 수용한다.
* 45개의 에러 바이트들을 찾아서 수정할 수 있는 (255, 165) R-S FEC 는 (144, 54) 횡단 R-S FEC 코드를 생성하도록 단축될 수 있다. 각 데이터 필드내의 108 페이로드 데이터 패킷들은 두 개의 SDTV 신호의 동시 전송을 지원한다.
각 해프 데이터 필드는 102 개의 ATSC-컴플라이언트 데이터 세그먼트와 함께 끝나고, 이는 데이터 필드의 끝에 DFS 신호 프리-익스텐젼을 수용한다.
BCH 코드에 직접적으로 기반한 255-바이트 횡단 R-S FEC 코드는 없다. DFS 신호의 프리-익스텐젼을 데이터 필드의 끝에 이미 수용한 횡단 R-S FEC 코드는 45개 이상의 에러를 찾아서 수용할 수 있다.
따라서, 그러한 프리-익스텐젼이 사용되는 경우, 상당히-단축된 511-바이트 R-S FEC 코드는 단일 SDTV 채널의 보다 로버스트한 전송을 위해 사용되는 것이 바람직하다. 54 개의 에러 바이트를 찾아서 수정할 수 있는 (511, 403) R-S FEC 코드는 19.28Mbps HDTV의 코드율의 21.8%를 제공하는 (142, 34) 횡단 R-S FEC 코드를 생성하도록 단축될 수 있다.
58개의 에러 바이트를 찻아서 수정할 수 있는 (511, 395) R-S FEC 코드는 19.28Mbps HDTV의 코드율의 16.0%를 제공하는 (141, 25) R-S FEC 코드를 생성하도록 단축될 수 있다.
도 3 테이블에 나열된 7번째 및 8번째 R-S FEC 코드들은 가능한 타이트하게 데이터 세그먼트로 횡단 리드-솔로몬 코딩을 위한 패러티 바이트들을 압축하도록 제작된다.
4개의 에러 바이트를 찾아서 수정할 수 있는 (255, 247)R-S FEC 코드는 (155, 147) R-S FEC 코드를 생성하도록 단축될 수 있다. 코드율는 19.28Mbps HDTV의 코드율의 94.2%이다.
이 횡단 리드-솔로몬 코드의 5.8% 오버헤드 코스트는 (207, 187)래터럴 리드-솔로몬 코드의 9.7% 오버헤드 코스트보다 작다.
8개의 에러 바이트를 찾아서 수정할 수 있는 (255, 239)R-S FEC 코드는 (154, 138)R-S FEC 코드를 생성하도록 단축될 수 있다. 코드율는 19.28Mbps HDTV의 코드율의 88.5%보다 약간 작다.
이 횡단 리드-솔로몬 코드의 11.5% 오버헤드 코스트는 (207, 187)래터럴 리드-솔로몬 코드의 9.7% 오버헤드 코스트보다 좀 더 크다.
도 3 테이블에 나열된 9번째 횡단 R-S FEC 코드들은 첫번째-배열된 횡단 R-S FEC 코드보다 보다 타이트하게 데이터 세그먼트로 횡단 리드-솔로몬 코딩을 위한 패러티 바이트들을 압축하도록 제작된다.
23 개의 에러 바이트를 찾아서 수정할 수 있는 (255, 209) R-S FEC 코드는 (155, 104) R-S FEC 코드를 생성하기 위해 단축될 수 있다. 코드율는 19.28Mbps HDTV의 코드율의 2/3이며, 이는 4개의 SDTV 신호의 동시 전송 또는 EDTV 신호 전송을 지원한다.
도 3에 나열된 10번째 횡단 R-S FEC 코드는 3번째 나열된 횡단 R-S FEC 코드보다 보다 타이트하게 데이터 세그먼트에 횡단 리드-솔로몬 코딩을 위한 패러티 바이트들을 압축하도록 제작된다.
31 개의 에러 바이트를 찾아서 수정할 수 있는 (255, 193) R-S FEC 코드는 (147, 85) R-S FEC 코드를 생성하기 위해 단축될 수 있다. 코드율는 19.28Mbps HDTV의 코드율의 54.5% 이며, 이는 3개의 SDTV 신호의 동시 전송을 지원한다.
도 3에 나열된 11번째 횡단 R-S FEC 코드는 4번째 나열된 횡단 R-S FEC 코드보다 보다 타이트하게 데이터 세그먼트에 횡단 리드-솔로몬 코딩을 위한 패러티 바이트들을 압축하도록 제작된다.
46 개의 에러 바이트를 찾아서 수정할 수 있는 (255, 163) R-S FEC 코드는 (144, 50) R-S FEC 코드를 생성하기 위해 단축될 수 있다. 코드율는 19.28Mbps HDTV의 코드율의 32.1% 이며, 이는 2개의 SDTV 신호의 동시 전송을 지원한다.
도 4 는 전체 데이터 필드를 횡단하는 횡단 R-S FEC 코드를 이용하는 로버스트 DTV 신호를 위한 DTV 수신기의 일반적 설계를 도시한다. 도 1 송신기의 특정 타입은 그러한 신호를 전송할 수 있다.
도 4의 DTV 수신기는 리셉션을 위한 무선-주파수 DTV 신호를 선택하고, 상기 선택된 RF DTV 신호를 중간-주파수 DTV신호로 전환하며, IF DTV 신호를 확장하기 위해 VSB AM(Vestigial-sideband amplitude modulation) DTV 수신기 프론트 엔드(16)를 포함한다.
도 4의 DTV 수신기는 DTV 수신기 프론트 엔드(16)로부터 제공되는 확장된 IF DTV 신호를 디지털하기 위한 아날로그-디지털 컨버터(17)를 더 포함한다.
도 4의 DTV 수신기는 디지털화 된 디모듈레이터(18) co-channel 간섭 NTSC 신호 거부 및 채널 응답 등화를 위한 디지털 필터링(19)을 제공하는 디지털화된 베이스밴드 DTV신호를 생성하기 위해 디지털화 된 VSB AM IF DTV 신호를 디모듈레이트하기 위한 디모듈레이터(18)을 더 포함한다.
12-위상 트렐리스 디코더(20)는 디지털 필터링(19) 응답을 수신하고 도 1의 DTV 송신기내의 컨볼루셔너 인터리버(9)를 보완하는 디-인터리버(21)로 데이터 바이트를 제공하기 위해 연결된다.
엘리먼트(16-21)를 포함하는 도 4 의 DTV 수신단 부분은 실질적으로 당업자에게 알려진 DTV 수신단의 대응하는 부분과 동일하다.
트렐리스 디코더(20)는 Viterbi 타입으로 그것이 제공하는 각 바이트로 익스텐젼을 제공하도록 제작될 수 있으며, 익스텐젼은 바이트가 정확한지를 표시하는 신뢰 레벨을 표시하는 하나 이상의 부가적 비트를 포함한다.
디-인터리버(21)는 횡단 리드-솔로몬 전방-에러-수정 디코딩에서 사용되는 뱅크된(banked) RAM(22)에 기록하기 위해 디-인터리브된 데이터 바이트를 제공하고, 그것에 어떤 익스텐젼이라도 부가한다.
상기 RAM(22)은 작동하는 두 개의 뱅크(bank)를 지니고, 그 결과 새롭게 수신된 데이터 필드 바이트들이 메모리의 한 뱅크에 기록되고 있는 동안, 메모리의 다른 뱅크에 기록된 이전 데이터 필드는 바이트 에러를 위해 수정될 수 있다.
도 4의 DTV 수신단은 데이터 필드 동기화 신호 및 상기 데이터 필터링(19) 응답으로부터 데이터 세그먼트 동기화 신호를 추출하고 작동 제어 회로(24)에 이러한 신호를 제공하기 위한 동기화 신호 추출 회로(23)를 포함한다.
상기 작동 제어 회로(24)는 상기 뱅크된 RAM(22)으로부터 읽거나 또는 뱅크된 RAM(22)에 쓰도록 제어한다. 상기 작동 제어 회로(24)는 쓰기 및 읽기 작동을 위하여 어드레싱을 제공한다.
상기 작동 제어 회로(24)는 디-인터리버(21)로부터 제공되는 바이트 속도를 두배로 카운팅하기 위한 카운터 회로를 포함한다. 카운터 회로로부터 카운트는 수신된 데이터 필드 및 상기 동기화 신호 추출 회로(23)에 의해 추출된 동기화 신호를 이용하는 데이터 세그먼트와 동기화 된다.
카운터로부터 카운트는 ROM 쌍에 판독 어드레싱을 제공한다. 이러한 ROM들은 각각 RAM(22)의 각 뱅크에 제공되는 어드레싱을 생성한다. RAM(22) 뱅크들 중의 하나의 저장 위치는 판독되는 행과 열에 의해 어드레스 되고 그 후 디-인터리버(21)로부터 제공되는 데이터 바이트와 함께 겹쳐쓰인다.
RAM(22)뱅크들 중의 다른 것들 내의 저장 위치는 횡단 리드-솔로몬 순방향-에러-수정 디코더로 판독하기 위해 횡단적으로 어드레스 되고 수정된 바이트 에러와 함께 다시 기록된다.
즉, RAM(22)은 2개의 작동하는 뱅크를 지니고, 그 결과 새롭게 수신된 데이터 필드의 바이트가 RAM(22)의 뱅크 중 하나에 기록되는 동안, RAM의 다른 뱅크에 기록되는 이전 데이터 필드는 바이트 에러로써 수정될 수 있다.
RAM(22)의 하나의 뱅크 내에 어드레스된 저장 위치에 새롭게 수신된 데이터 필드의 연속적 바이트를 각각 기록하는 것이 이전 두 개의 데이터 필드의 바이트를 저장 위치로부터 판독하는 것에 선행된다.
이전 두 개의 데이터 필드의 이러한 바이트는 횡단 R-S FEC 디코딩 절차로 수정되고 그리고 (207,187) 리드-솔로몬 순방향-에러-수정 디코더(25)로 판독된다.
(207,187) R-S FEC 디코더(25)는 래터럴 리드-솔로몬 순방향-에러 수정을 수행한다. 상기 R-S FEC 디코더(25)는 각 데이터 패킷 내의 TEI(Transport Error Indicator)를 토글하고, 그것 내에서, 여전히 수정될 수 없는 바이트 에러를 발견한다.
(207, 187) R-S FEC 디코더(25)는 그 후 그것의 20 R-S FEC 코드 패러티 바이트를 제외한 데이터 세그먼트 부분을 187-바이트 데이터 패킷으로서 데이터 디-랜덤마이저로 제공한다.
데이터 디-랜덤마이저(26)는 디-랜덤화된 데이터를 트랜스포트 스트림 디-멀티플렉서(27)로 제공하기 위해 연결된다.
상기 트랜스포트 스트림 디-멀티플렉서(27)는 적합한 패킷 디코더로 PID들을 분류하기 위해 데이터 패킷 내의 PID들에 응답한다. 예를 들어, 비디오 데이터 패킷들은 MPEG-2 디코더(28)로 분류된다.
상기 MPEG-2 디코더(28)는 패킷을 이용하지 않음으로써 바이트 에러를 여전히 포함하는 것을 표시하고 사용되고 있지 않은 패킷의 효과를 마스크 하기 위한 측정들을 만드는 데이터 패킷 내의 TEI 비트에 응답한다.
추가적인 실시예에서, 오디오 데이터 패킷들이 AC-3 디코더(29)로 분류된다. 지금까지 설명된 바와 같은 엘리먼트(25-29)를 포함하는 도 4의 DTV 수신기 부분은 실질적으로 당업자에게 알려진 DTV 수신기의 대응하는 부분과 같다.
종래의 DTV 수신기와 도 4의 DTV 수신기의 주된 차이는 뱅크 된 RAM(22)의 도움으로 수행되는 횡단 R-S FEC 디코딩이다. 도 4의 DTV 수신단의 변형으로서, 분리된 디-인터리버(21)는 트렐리스 디코더(20)와 분배되고 그리고 RAM(22)은 트렐리스 디코더(20)로부터 직적접으로 기록된다.
트렐리스 디코더(20)로부터 기록되고 있는 RAM(22)의 뱅크를 위한 기록 어드레싱은 도 4의 DTV 수신단의 이러한 변형에서 컨볼루셔널 디-인터리빙을 제공한다.
계속해서, 도 6과 관련하여, 데이터 필드에서 사용되는 횡단 R-S FEC 코딩의 특정 타입을 표시하는 표시가 생성될 수 있다. 데이터 필드 전체가 수신된 이후에, 이 표시는 횡단 R-S FEC 디코딩을 수행하기 위해 횡단 리드-솔로몬 순방향-에러-수정 디코더(31-36)중 수정된 하나를 선택하는 횡단 R-S FEC 코드 애플리케이션 회로(30)를 결정하기 위해 사용된다.
상기 횡단 R-S FEC 디코딩은 데이터 필드를 통해 확장하는 연속적으로 스캔된 횡단 코드 패스 각각에서 수행된다. 수신된 신호가 (309, 285)횡단 R-S FEC 코딩을 이용하고 있음을 표시하는 PID가 검출되는 경우, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 코드 경로 각각에서 바이트 에러를 수정하기 위하여 횡단 R-S FEC 디코더를 선택한다.
수신된 신호가 (306, 258)횡단 R-S FEC 코딩을 이용하고 있음을 표시하는 PID가 검출되는 경우, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 코드 경로 각각에서 바이트 에러를 수정하기 위하여 횡단 R-S FEC 디코더(32)를 선택한다.
수신된 신호가 (301, 213)횡단 R-S FEC 코딩을 이용하고 있음을 표시하는 PID가 검출되는 경우, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 코드 경로 각각에서 바이트 에러를 수정하기 위하여 횡단 R-S FEC 디코더(33)를 선택한다.
수신된 신호가 (295, 159)횡단 R-S FEC 코딩을 이용하고 있음을 표시하는 PID가 검출되는 경우, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 코드 경로 각각에서 바이트 에러를 수정하기 위하여 횡단 R-S FEC 디코더(34)를 선택한다.
수신된 신호가 (291, 107)횡단 R-S FEC 코딩을 이용하고 있음을 표시하는 PID가 검출되는 경우, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 코드 경로 각각에서 바이트 에러를 수정하기 위하여 횡단 R-S FEC 디코더(35)를 선택한다.
수신된 신호가 (286, 78)횡단 R-S FEC 코딩을 이용하고 있음을 표시하는 PID가 검출되는 경우, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 코드 경로 각각에서 바이트 에러를 수정하기 위하여 횡단 R-S FEC 디코더(36)를 선택한다.
앞에서 서술한 바와 같이, 뱅크 된 RAM(22) 내의 각 어드레스된 위치에 저장된 바이트들은 확장에 의해 첨부될 수 있다. 첨부된 바이트 각각은 첨부된 바이트가 정확함을 표시하는 신뢰 레벨을 표시하는 하나 이상의 부가적 비트를 포함한다.
그러한 정보는 사용되는 횡단 R-S FEC 디코더(31-36)들 중의 하나에 대한 바이트 에러를 배치하기 위해 사용될 수 있다. R-S FEC 디코더(31-36)가 바이트 에러를 찾아서 수정할 필요가 없는 경우, 그 작동은 바이트 에러가 수정될 수 있기 전에 반드시 바이트 에러를 찾을 경우 그 작동은 가능한 바이트 에러의 두 배만큼을 수정할 수 있도록 제작될 수 있다.
그러한 절차는 디지털 자기 기록 분야에 알려져 있다. 이것과 관련된 배경 정보는 1996년 6월 25일 K.Miya가 출원한 "Error detection method using convolutional code and Viterbi decoding" 명칭의 미국 특허 No. 5,530,708 에서 찾을 수 있다. 그러한 절차와 관련된 부가적 배경 정보는 1999년 2월 23일 D.A. Luthi가 출원한 "Video device with Reed-Solomon erasure decoder and method thereof" 명칭의 미국 특허 No. 5,875,199에서 찾을 수 있다.
사용되는 횡단 R-S FEC 디코더(31-36)들 중의 하나가 횡단 패스에서 모든 에러 바이트를 수정할 수 있는 경우, 뱅크된 RAM(22)내에 어드레스 된 저장 장소에 저장되어 있는 바이트로 확장한 비트 내의 신뢰 레벨 정보가 업데이트 된다.
뱅크된 RAM(22) 내에 어드레스 된 저장 장소의 바이트로 확장된 비트 내의 신뢰 레벨 정보는 그 후 각 데이터 세그먼트에서 에러 바이트를 배치하기 위한 래터럴(207, 187) R-S FEC 디코더(25)에 의해 사용될 수 있다.
R-S FEC 디코더(25)가 바이트 에러를 찾아서 수정할 필요가 없는 경우, 그 작동은 바이트 에러가 수정될 수 있기 전에 반드시 바이트 에러를 찾을 경우 그 작동은 가능한 바이트 에러의 두 배만큼을 수정할 수 있도록 제작될 수 있다.
R-S FEC 디코더(25)가 데이터 세그먼트 내의 모든 에러 바이트들을 수정할 수 있는 경우, 데이터 세그먼트 내의 바이트 확장에 있어 바이트-에러 정보가 업데이트 될 수 있다.
그 후, 상기 업데이트 된 바이트-에러 정보는 R-S FEC 디코더(25)가 데이터 디-랜덤마이저(26)에 제공하는 랜덤화된 데이터와 함께 전달될 수 있다. 상기 바이트-에러 정보는 데이터 디-랜덤마이저(26)가 트랜스포트 스트림 디-멀티플렉서(27)로 제공하는 디-랜덤화 된 데이터와 함께 추가적으로 전달될 수 있으며, 그것을 따르는 디코더로 상기 트랜스포트 스트림 디-멀티플렉서에 의해 패스된다.
예를 들어, 오디오 데이터 패킷 내의 에러 바이트의 위치는 어떠한 정보가 데이터 패킷으로부터 구해질 수 있는지를 결정함에 있어 AC-3 디코더(29)에 유용할 수 있다.
도 5 는 도 4를 수정한 것으로서, 상기 수정이 가해짐으로써 2차원의 R-S FEC 코딩의 이점이 보다 완전히 이용된다.
래터럴(207, 187) R-S FEC 디코더(37)는 디-인터리버(21)에 뒤 따라 나오고 뱅크된 RAM(22)으로 동시에 바이트에 기록된 데이터 세그먼트 내의 바이트 에러의 예비 수정을 제공한다.
래터럴(207,187)R-S FEC 코딩의 패러티 바이트들은 데이터 패킷 내의 바이트 그자체와 마찬가지로, 뱅크된 RAM(22)으로 기록된다. 트렐리스 디코더(20)에 의한 Viterbi 디코딩 절차 동안 바이트에 부가된 확장은 그것의 바이트 에러 수정 능력을 증대시키기 위해 초기 래터럴(207,187) R-S FEC 디코더(37)를 위한 바이트 에러를 배치하기 위해 이용될 수 있다.
R-S FEC 디코더(37)가 데이터 세그먼트 내의 모든 에러 바이터를 수정할 수 있는 경우, 데이터 세그먼트 내에서 바이트로의 비트 확장이 업데이트 될 수 있으며, 그 후 상기 바이트들은 RAM(22)에 기록된다. 래터럴 R-S FEC 디코더(37)가 데이터 세그먼트들을 수정할 수 있는 경우, 연속한 횡단 R-S FEC 디코딩의 바이트 에러 수정 능력은 덜 부과 되는 경향이 있다.
연속한 횡단 R-S FEC 디코딩동안 더 많은 바이트 에러를 수정하는 것은 래터럴 (207,187)R-S FEC 디코더(25)에 의해 연속한 래터럴 R-S FEC 디코딩을 하는 동안 수정되는 남아 있는 바이트 에러 가능성을 증가시킨다.
횡단 R-S FEC 디코딩이 횡단 패스에서 모든 에러 바이트를 수정할 수 있는 경우, 마지막 초기 래터럴(207,187)R-S FEC 디코더로(25) 보다 나은 에러 위치 정보를 제공하기 위해 횡단 경로에서 바이트로의 확장되며 업데이트 될 수 있다.
디지털 회로 디자인 업계의 당업자는 듀플렉싱 배열이 이미 제작되어 단일 래터럴 (207, 187) R-S FEC 디코더가 도 5 및 6의 DTV 수신단에서 디코더(25,37)에 의해 수행되는 래터럴 R-S FEC 디코딩을 수행하는 것을 이해할 것이다.
도 6 은 수신기의 어떤 타입이 최근에 수신한 DTV 신호를 브로드 캐스팅하는지를 결정하기 위해 도 5의 DTV 수신기를 보다 상세히 도시한 회로도이다.
디-인터리브 된 데이터 세그먼트 부분은 각각의 PID 를 포함하는 초기 래터럴(207,187) R-S FEC 디코더(37)로부터 제공되는 디-인터리브 된 데이터 세그먼트 부분은 PID 디-랜덤마이저(38)에 의해 디-랜덤마이즈 된다.
PID 디-랜덤마이저(28)는 래터럴(207, 187)R-S FEC 코딩의 패러티 바이트를 제외한 각 데이터 세그먼트를 디-랜덤마이징 하기 위한 표준 디-랜덤마이저가 될 수 있다.
표준 디-랜덤마이저는 DTV 송신기에서 데이터 랜덤화를 위해 사용되는 것과 동일한 특별 타입의 비트 카운터 출력을 지닌 각 데이터 세그먼트의 데이터-패킷 부분 내의 데이터를 에서 익스클루시브-OR 하기 위한 익스클루시브-OR 게이트를 포함한다.
상기 특별 비트 카운터는 A/53, 부록 D, 섹션 4.2.2 "Data-randomizer" 에 설명되어 있다. PID 디-랜덤마이저(38)가 표준 디-랜덤마이저인 경우, 코릴레이션 필터의 뱅크(39)로 입력 신호로서 디-랜덤마이즈 된 PID 를 추출하기 위한 게이팅 배열을 뒤따른다.
상기 코릴레이션 필터(39)는 L개이고, 각 횡단 R-S FEC 코딩 타입의 PID를 위해 사용되는 코릴레이터는 전체 데이터 필드를 위해 사용된다. 코릴레이션 필터(39)로 상기 디-랜덤화 된 PID를 추출하기 위한 게이팅 배열은 작동 제어 회로(24) 내에서 카운터에 의해 제어된다.
대안적으로, 상기 PID 디-랜덤마이저(38)는 RAM(22)의 판독 및 기록을 제어하기 위해 사용되는 작동 제어 회로(24)에서 카운터로부터 판독 어드레싱이 제공되는 ROM의 출력과 각 데이터 세그먼트의 PID 부분 내의 데이터 비트를 익스클루시브-OR 연산하기 위한 익스클루시브-OR-게이트를 포함한다.
이러한 PID 디-랜덤마이저(38)의 설계에 있어, 역시, 상기 코릴레이션 필터(39) 각각에 대한 입력 신호로서 디-램덤화 된 PID를 추출하기 위한 게이트 배열은 상기 익스클루시브-OR 게이트 회로에 뒤따라 나온다.
데이터 필드의 더 늦은 데이터 세그먼트들이 특정 타입의 횡단 R-S FEC 코딩을 포함하는 것을 표시하는 PID 들을 지니는 경우, 상기 코릴레이션 필터(39)들 중의 하나는 PID들에 대해 스파이크(spike) 응답을 제공한다.
이러한 스파이크 응답은 코릴레이션 필터 응답이 진압되는 스레쉬홀드르 극복할 만한 충분한 에너지를 지닌다.
상기 코릴레이션 필터(39)는 L개이고, L-비트 위치-코드 래치(40)내의 각각의 비트 래치 회로의 뱅크에 응답을 제공하기 위해 연결된다. 상기 위치-코드 래치(40)의 L-비트 위치 코드워드는 코릴레이션 필터(39)중 특정 타입의 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트의 PID들에 응답하는 스파이크 응답을 생성하는 하나의 코릴레이션 필터 대한 비트 래치로부터 1(One)을 포함한다.
*위치-코드 래치(40)로부터 위치 코드워드는 스파이크 응답을 생성하지 않는 상기 하나의 코릴레이션 필터를 제외한 나머지 코릴레이션 필터들(39)에 대한 비트 래치로부터 0(Zero)들을 포함한다. 왜냐하면, 코릴레이션 필터(39)들이 응답하는 PID들은 현재 데이터 필드 내에 존재하지 않기 때문이다.
상기 위치-코드 래치(40)는 다음 데이터 필드의 시작까지 위치 코드워드를 보유하고, 그 시간에서 SHIFT CLOCK 신호에 응답하여, 상기 위치 코드워드는 다음의 데이터 필드 인터벌 구간 내내 일시적인 저장을 위하여 이동 레지스터 단계(41)로 이동된다.
그 후, 상기 위치-코드 래치(40)는 RESET 신호에 응답하여 모두-제로 상태의 코드워드로 리셋된다. 상기 SHIFT CLOCK 및 RESET 신호는 작동 제어 회로(24)내에서 또한 카운터 회로로부터 카운터에 응답하는 작동 제어 회로(24) 내의 회로에 의해 생성된다.
상기 이동 레지스터 단계(41)에 보유된 위치 코드워드는 작동 제어 회로(24)에 제공되고, 여기서 상기 위치 코드워드의 L 비트는 RAM(22)과 관련하여 수행할 작동을 결정하기 위해 OR 연산된다.
이동 레지스터 단계(41) 내에 보유된 위치 코드워드 내의 모든 L 비트들이 영인 경우, 이는 작동 제어 회로(24)에 표준 DTV 전송이 수신되었음을 알려준다. 이 정보에 응답하여 상기 작동 제어 회로(24)는 수신된 마지막 데이터 필드를 일시적으로 저장하는 RAM(22)의 뱅크 내에서 저장 위치를 스캐닝 하는 것을 선행한다.
이 스캐닝은 횡단 R-S FEC 디코딩을 수행하기 위하여 수행된다. 이는 DTV 수신기에 있어 일부 전력 손실을 보호한다. 이동 레지스터 단계(41) 내에 보유된 위치 코드워드 내의 비트들 중의 하나가 1인 경우, 이는 작동 제어 회로(24)에게 로버스트 DTV 송신이 수신되었음을 알린다.
그 결과, 작동 제어 회로(24)는 횡단 R-S FEC 디코딩을 실현하기 위해 수신된 마지막 데이터 필드를 일시적으로 저장한 RAM(22)의 뱅크 내의 저장 위치를 스캔한다.
이동 레지스터 단계(41)내에 보유된 위치 코드워드는 횡단 R-S FEC 코딩을 수행하기 위해 횡단 리드-솔로몬 순방향-에러-수정 디코더(31-36)들 중 수정된 하나를 선택함으로써 그것을 조절하는 횡단 R-S FEC 디코더 애플리케이션 회로(30)에 제공된다.
표준 DTV 전송이 이전 데이터 필드 인터벌 동안 수신된 경우, 위치 코드워드 내의 모든 비트는 0이고, 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 횡단 R-S FEC 코딩을 수행하기위해 어떠한 횡단 R-S FEC 디코더(31-36)도 선택할 수 없다.
도 4의 DTV 수신단은 어떠한 타입의 송신기가 최근에 수신한 DTV 신호를 브로드캐스트 하는지를 결정하기 위한 회로를 이용할 수 있다. 그 회로는 도 6에서 수정된 도 5의 DTV 수신단과 함께 사용되는 것과 유사하다.
도 5의 수정에서 사용된 것과 같은 초기(207, 187) 래터럴 R-S FEC 디코더(37)가 없기 때문에, PID 디-랜덤마이저(38)는 상기 디-인터리버(21)로부터 직접적으로 데이터 세그먼트들을 수신하기위해 연결된다.
그러나, 상기 초기(207, 187) 래터럴 R-S FEC 디코더(37)가 사용되는 것이 보다 선호되며, 그 결과 랜덤화된 PID들을 포함하는 데이터 세그먼트 부분에 있는 에러들은 (207, 187) 래터럴 R-S FEC 코딩의 바이트 에러 수정 이점을 이용하기 위해 수정될 수 있다.
그 후, PID 디-랜덤마이저(28)가 제공하는 PID들은 비트 에러를 더 적게 포함하게 될 것이다. PID 디-랜덤마이저가 제공하는 PID 내의 비트 에러의 감소는 PID들이 횡단 R-S FEC 디코딩의 지원에 있어 일시적 저장을 위해 사용되는 RAM 으로 수신된 세그먼트 스트림 부분만을 선택하기 위해 선택될 때 보다 중요해 진다.
*도 7 은 데이터 필드의 반을 횡단하는 횡단 R-S FEC 코드를 이용하는 로버스트 DTV 신호를 위한 DTV 수신단의 일반적 구조를 도시한다.
그러한 신호들은 도 1 수신기의 특정 타입에 의해 전송될 수 있다. 도 7 의 DTV 수신기는 일반적으로 도 4의 DTV 수신기 구조와 유사하나 아래와 같은 차이점이 있다.
도 7 의 DTV 수신기에서, 데이터 세그먼트 각각을 일시적으로 저장할 수 있는 두 개의 뱅크를 지닌 RAM(122)이 도 4의 DTV 수신단의 RAM (22)으로 대체된다. 이 때, RAM(22)은 각각 312 개의 데이터 세그먼트를 일시적으로 저장할 수 있는 2 개의 뱅크를 지닌다.
도 4의 DTV 수신단에서 312 개의 데이터 세그먼트들을 각각 일시적으로 저장하는 RAM(22)의 두 개의 뱅크의 판독 및 기록을 제어하기 위해 사용되는 작동 제어 회로(24)는 도 7 의 DTV 수신기에서 작동 제어 회로(124)로 대체된다.
상기 작동 제어 회로(124)는 각각 일시적으로 156 개의 데이터 세그먼트를 저장하는 RAM(122)의 두 개의 뱅크의 기록 및 판독을 제어한다. 도 4의 DTV 수신기 내에서 작동 제어 회로(24)에 의해 제어되는 상기 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 도 7의 DTV 수신기 내의 횡단 R-S FEC 디코더 애플리케이션 회로(130)로 대체된다.
전체 데이터 필드를 코딩하기 위해 도 4의 DTV 수신기에서 사용되는 상기 횡단 R-S FEC 디코더들(31-36)은 도 7의 DTV 수신기 내의 횡단 R-S FEC 디코더(131-136)으로 대체된다.
상기 횡단 R-S FEC 디코더 애플리케이션 회로(130)는 횡단 R-S FEC 디코더들(131-136)중 선택된 하나로 RAM(122)의 선택된 뱅크로부터 판독을 위해 작동 제어 회로(124)에 의해 제어된다.
횡단 R-S FEC 디코더들(131-136)중의 선택된 하나는 데이터의 해프 필드에 대하여 코딩되고 그리고 RAM(122)의 선택된 뱅크로 횡단하면서 R-S FEC 코딩된 데이터를 다시 기록한다.
도 8 은 데이터 필드의 반을 횡단하는 횡단 R-S FEC 코드를 이용하는 로버스트 DTV 신호를 위한 또 다른 DTV 수신기의 일반적인 구성을 도시한다. 그러한 신호들은 도 1의 DTV 수신기의 특정 타입에 의하여 송신될 수 있다.
도 8의 DTV 수신기는 일반적으로 도 5의 DTV 수신기의 구조와 유사하나 도 7의 DTV 수신기와 도 4의 DTV 수신기와 다른것과 같은 방법으로 다른 점을 지닌다.
도 9 는 최근에 수신한 DTV 신호를 어떤 타입의 송신기가 브로드캐스팅하는지를 결정하기 위해 사용되는 도 8 의 DTV 수신기의 보다 상세한 회로도이다. 도 9의 회로는 일반적으로 도 6의 회로와 유사하나 다음의 점에서 다른 점을 지닌다.
전체 데이터 필드를 횡단하는 횡단 R-S FEC 코딩과 관련된 다양한 타입의 데이터 세그먼트를 검출하기 위한 코릴레이션 필터들(39)은 해프 데이터 필드를 횡단하는 횡단 R-S FEC 코딩과 관련된 다양한 타입의 데이터 세그먼트를 검출하기 위한 코릴레이션 필터(139)로 대체된다.
데이터 필드의 시작에서 상기 작동 제어 회로(24)를 리셋 하거나 클리어 하는 상기 위치 코드 래치(40)는 해프 데이터필드의 시작에서 상기 작동 제어 회로(124)를 리셋하거나 클리어 하는 위치 코드 래치(140)로 대체된다.
상기 위치 레지스터 단계(41)로 상기 작동 제어 회로(24)가 312-세그먼트 데이터 필드의 끝에서 이동 명령을 제공하는 상기 위치 레지스터 단계(41)는 이동 레지스터 단계(141)로 대체된다.
이동 레지스터 단계로 상기 작동 제어 회로(124)는 데이터 필드의 반인 156-세그먼트의 끝에서 이동 명령을 제공한다.
도 1 에 도시된 일반적 타입의 송신 장치에 의해 송신되는 DTV 신호에 있어서, 횡단 R-S FEC 코딩의 패러티 바이트들을 포함하는 A/53-타입의 "데이터"필드의 각 세그먼트는 또한 그 세그먼트의 래터럴(207, 187) R-S FEC 코딩을 위한 패러티 바이트를 포함한다.
그러한 세그먼트의 래터럴 (207, 187) R-S FEC코딩을 위한 패러티 바이트들은 도 5,6,8 및9의 DTV 수신기들에서 이용되는 "샌드위치"타입의 2차원 R-S 에러 수정 기술에 유용하며, 그것 내에서 기술들은 초기 래터럴 R-S 에러 수정이 횡단 R-S 에러 수정에 앞서 수행된다.
이 초기 래터럴 R-S 에러 수정은 도 5,6,8 및 9에서 각각 사용되는 DTV 수신기에서 래터럴 (207, 187)R-S FEC 디코더(37)에 의해 수행된다. 도 4 및 도 7의 DTV 수신기들은 횡단 R-S 에러 수정 이전에 초기 래터럴 R-S 에러 수정을 수행하기 위해 래터럴(207, 187) R-S FEC 디코더(37)를 포함하지 않는다.
DTV 수신기의 작동이 도 4 및 도 7에 도시된것과 유사한 이상,도 1에 도시된 일반적 유형의 전송 장치는 횡단 R-S FEC 코딩의 패러티 바이트들을 포함하는 A/53 데이터 필드의 각각의 세그먼트에 래터럴 (207, 187) R-S FEC 코딩을 적용하기 위해 분배되도록 수정될 수 있다.
횡단 R-S 에러 수정이 수행된 이후에, 상기 전송 스트림 디-멀티플렉서(27)는 횡단 R-S FEC 코딩의 패러티 바이트들을 포함하는 A/53 타입 "데이터" 필드의 세그먼트를 버린다.
상기 전송 스트림 디-멀티플렉서(27)는 그 헤더 내의 PID들에 응답하는 이러한 세그먼트들을 버림으로써, 이러한 세그먼트들 내의 에러 바이트들을 수정하기 위해 래터럴(207, 187) R-S FEC 디코더(25)를 이용하지 않게 된다.
A/53-타입의 "데이터" 필드의 이러한 세그먼트 내의 횡단 R-S FEC 코딩의 패러티 바이트를 압축하는 것은 상기 세그먼트 각각의 래터럴 (207, 187) R-S FEC 코딩과 분배됨으로써 영향을 받는다.
DTV 수신기들은 A/53 타입의 "데이터" 필드의 세그먼트들 내에서 횡단 R-S FEC 코딩의 패러티 바이트들의 다른 압축을 수용하기 위해 도 4 및 7에 도시된 것들과 약간 달라야 한다.
그러나, 일반적으로 횡단 R-S FEC의 패러티 바이트들을 포함하는 A/53-타입의 "데이터" 필드들의 각 세그먼트들은 또한 그 세그먼트의 래터럴 (207, 187) R-S FEC 코딩을 위한 패러티 바이트들을 포함한다.
래터럴 (207, 187) R-S FEC 코드들의 초기 디코딩은 그 후 횡단 R-S 디코딩이 시작하기 이전에 상기 횡단 R-S FEC 코딩의 일부 에러 바이트인 패러티 바이트를 수정할 수 있다. 그것은 에러 바이트의 횡단 R-S 수정의 연속적 수정을 줄여준다.
또한, A/53 타입의 "데이터" 필드들의 모든 세그먼트 각각이 그들의 래터럴 (207, 187) R-S FEC 코딩을 위한 패러티 바이트들을 포함하는 경우, 래터럴(207, 187) R-S FEC 코딩을 위한 패러티 바이트들을 포함한다.
상기 래터럴 (207, 187) R-S FEC 코드들의 초기 디코딩 결과는 에러 바이트들의 연속된 횡단 R-S 수정을 위한 에러 바이트를 배치하는 것을 돕는 것에 이용된다.
R-S FEC 코드와 함께 리시버가 사용하는 에러-수정 알고리듬은 에러 바이트들을 배치하기 위해 그 자체로 R-S FEC 코드에 의존하는 것 뿐만 아니라 그들을 수정한다.
수정될 수 있는 다수의 에러 바이ㅡㅌ들은 패러티 바이트 수의 반에 제한된다. 에러 바이트들이 R-S 코드 그 자체에 의존하지 않고 배치될 수 있는 경우, 대안적인 알고리듬이 R-S 코드를 이용하여 사용될 수 있으며, 그로 인해 수정될 수 있는 에러 바이트들의 수는 패러티 바이트들의 수만큼 커질 수 있다.
미국 특허 번호 5,530,708은 연속한 R-S 에러 수정 과정에서 에러를 배치하기 위해 사용되는 트렐리스 디코딩으로부터 "soft decisions"를 설명한다. 트렐리스 디코딩 절차로부터 "soft decisions"은 연속한 래터럴 R-S 에러 수정 과정 및 연속한 횡단 R-S 에러 수정과정 모두에서 에러를 배치하기 위해 사용될 수 있다.
래터럴 R-S FEC 디코딩결과로, 2차원의 R-S 코딩을 이용하는 DTV 수신단은 연속한 횡단 R-S FEC 디코딩 과정을 위한 에러 바이트를 배치하는 것을 돕기 위해 사용될 수 있다.
또한 횡단 R-S 디코딩 과정으로부터 초래된 것은 연속된 마지막 래터럴 R-S FEC 디코딩 절차를 위하여 에러 바이트들을 배치하는 것을 돕기 위해 사용딜 수 있다.
도 1 에 도시된 일반적 타입의 송신 장치에서, 상기 전체 DTV 신호는 종래의 A/53 DTV 브로드캐스팅에 비해 보다 강건하게 전송된다.
DTV 브로드캐스터가 원하는 또 다른 옵션은 로버스트 포맷 내에서 DTV 신호들의 선택된 부분만을 송신할 수 있는 것이다. 특별히 원하는 것은 오디오 패킷의 로버스트 송신이다.
왜냐하면 DTV 신호로부터 오디오 재생에 있어 에러들은 DTV 신호들이 있는 비디오 재생에 있어 에러들보다 보다 구별하기가 어렵기 때문이다.
도 1 의 DTV 송신기에서, 상기 횡단 R-S FEC 코딩은 랜덤화 된 데이터 패킷들을 포함하는 데이터 세그먼트들에서 수행되는 이것은 수정되지 않은 MPEG-2 데이터 패킷에서 횡단 R-S FEC 코딩을 수행하는 Wan 및 Morin 의 개념과 대조적이다.
도 1의 DTV 송신기는 뒤이어 횡단 R-S FEC 디코딩을 하는 래터럴 (207, 187)R-S FEC 디코딩을 수행하는 DTV 수신기를 이용하기 위해 랜덤화된 데이터 패킷을 포함하는 데이터 세그먼트 상에서 횡단 R-S FEC 코딩을 수행한다.
래터럴 (207, 187) R-S FEC 디코딩은 랜덤화된 데이터 패킷에 수행되어야 한다. 래터럴 (207, 187) R-S FEC 디코딩이 수행되고 횡단 R-S FEC 디코딩이 수행된다.
왜냐하면, 래터럴 (207, 187) R-S FEC 래코딩이 개개의 기반에서 수정되지 않은 바이트 에러를 패킷이 포함할 것인지 여부에 관한 결정을 허용하기 때문이다.
도 10, 14, 15, 24 및 26의 DTV 송신기들은 또한 랜덤화된 데이터 패킷 또는 그러한 패킷들을 포함하는 데이터 세그먼트 상에서 횡단 R-S FEC 코딩을 수행한다. 이는 랜덤화된 데이터 패킷들을 포함하는 데이터 세그먼트 상에서 횡단 R-S FEC 코딩을 수행하는 도 1 의 DTV 송신기들의 이유와 유사한 이유로 수행된다.
도 10 은 오디오 패킷과 같은 선택된 타입의 데이터 패킷만이 로버스트 전송에 영향을 받는 DTV 신호를 전송하기 위한 전송기를 도시한다.
프로그램 소스(42)는 그 안에 일시적인 저장을 위한 FIFO 버퍼 메모리(43)로 187-바이트 데이터 패킷들 내의 베이직 전송 스트림을 제공한다. 시-분할 다중화기(44)는 키-데이터-랜덤마이저(45)로 187-바이트의 데이터 패킷들을 제공하기 위해 연결되고, 그것의 일부 데이터 패킷들은 FIFO 버퍼 메모리(43)로부터 판독된 데이터 패킷들에 대응하고 키-데이터-랜덤마이저(45)에 의해 랜덤화 된다.
상기 키 데이터 랜덤마이저(45)로부터 랜덤화된 데이터는 래터럴 (207, 187)리드-솔로몬 순방향-에러-수정 인코더(46)로 제공된다. R-S FEC 인코더(46)는 그 안에 일시적인 저장을 위해 FIFO 버퍼 메모리(48)로 이러한 데이터 패킷의 대부분의 타입을 전송하는 세그먼트 분류기(47)로 그것의 207 바이트 데이터 패킷을 제공하기 위해 연결된다.
그러나, 상기 세그먼트 분류기(47)는 뱅크된 RAM(49)으로 기록하기 위해 로버스트 전송에 영향을 받는 데이터 패킷의 유형 및 그러한 특정 데이터 패킷을 위해 횡단 R-S FEC 코딩을 포함하는 데이터 패킷들을 분류한다.
RAM(49)은 그것의 어드레스된 저장 위치 각각에서 하나의 8-비트 코드 바이트를 저장한다. RAM(49)은 적어도 두 개의 연속한 (H+K) 데이터 세그먼트 슈퍼 그룹 각각에서 저장하기 위한 충분한 어드레스 된 저장 위치들을 지닌다.
이러한 데이터 세그먼트들의 H 는 세그먼트 분류기(47)에 의해 베이직 전송 스트림으로부터 분류되고, 이러한 데이터 세그먼트들의 K는 횡단 FEC 코딩을 위한 패러티 바이트들을 포함한다.
데이터 필드 내에 나타나는 베이직 전송 스트림의 H개의 연속한 데이터 세그먼트들이 RAM(49)의 뱅크에 기록된 이후에, 판독 어드레싱이 이 뱅크에 적용된다. 이 판독 어드레싱은 횡단(G, H) 리드-솔로몬 순방향-에러 수정 인코더(50)로 H-바이트의 횡단 데이터 세그먼트들을 판독하기 위해 횡단 방향에서 H 개의 연속한 데이터 세그먼트들을 수캔한다.
데이터 어셈블러(51)는 횡단 R-S FEC 인코더(50)에 의해 생성되는 패러티 바이트들을 초기 동기화 바이트들을 지니지 않는 것을 예외로 하는 MPEG-2 표준에 일치하는 K개의 187-바이트 데이터 패킷으로 어셈블 한다.
상기 데이터 어셈블러(51)는 식별 PID 및 연속 카운터를 포함하는 3 바이트 헤더를 지닌 이러한 K 개의 패킷들 각각을 제공한다. 시분할 다중기(44)는 그들의 3바이트 헤더들의 랜덤화를 위해 키-데이터-랜덤마이저(45)로 이러한 187-바이트의 데이터 패킷들을 제공하도록 작동된다.
키 데이터-랜덤마이저(45)는 도 1의 DTV 송신기 내의 데이터 랜덤마이저(4)와 상기 시분할 다중기(44)가 횡단 R-S FEC 인코더(50)에 의해 생성된 패러티 바이트들을 재생성할 때 PRBS를 지닌 데이터 비트를 익스클루시브-OR 하는 것이 키 오프(keyed off)되는 점에서 다르다.
결과적으로, 횡단 R-S FEC 코딩으로부터 랜덤화 되지 않은 패러티 바이트들에 의해 따라 나오는 랜덤화된 헤더를 지닌 187-바이트의 데이터 패킷들은 그곳으로의 입력 신호와 마찬가지로 키 데이터 랜덤마이저(45)에 의해 래터럴 (207, 187) R-S FEC 인코더(46)로 제공된다.
상기 래터럴 R-S FEC 인코더(46)는 RAM(49)에 기록하기 위해 세그먼트 분류기(47)에 의해 선택된 각각의 A/53 컴플라이언트 207-바이트 세그먼트를 발생하기 위해 래터럴 R-S FEC 코드의 K 바이트 각각의 끝에 래터럴 R-S FEC 코드의 20 바이트를 첨부한다.
횡단 R-S FEC 코딩을 포함하는 K 개의 187-바이트 데이터 세그먼트들이 그곳에 일시적으로 저장된 수퍼 그룹을 완성하기 위해 RAM(49)의 뱅크에 기록된다. 이 완성된 수퍼 그룹 내의 (H+K) 데이터 세그먼트들이 그 후 적합한 인터벌에서 RAM의 뱅크로부터 순차로 판독된다.
횡단 R-S FEC 코딩을 위한 패러티 바이트들을 지닌 데이터 패킷들을 포함하는 K 개의 데이터 세그먼트들이 RAM(49)으로 부터 판독되고 그 후 H 개의 데이터 세그먼트들이 로버스트 전송을 위해 선택된 페이로드 데이터 패킷의 타입을 포함한다.
세그먼트-스트림 어셈블러(52)는 이러한 (H+K) 데이터 세그먼트들을 수신하고 FIFO 버퍼 메모리(48)로부터 제공된 다른 데이터 세그먼트들의 스트림으로 삽입한다.
데이터 필드 내에 나타나는 이러한 세그먼트들에 대해 기술된 패턴을 설립하는 것은 DTV 수신기가 어떠한 데이터 세그먼트들이 로버스트 전송을 포함하는지를 확인 하는 것을 보다 용이하게 한다.
엘리먼트(9-15)를 포함하는 도 10의 DTV 송신기의 나머지 부분은 도 1 의 전송 장치 부분과 유사하다. 종래의 인터리버(9)는 세그먼트-스트림 어셈블러(52)로부터 계속해서 제공되는 데이터 패킷들을 수신하고 12-위상 트렐리스 코더(10)로 컨볼루션하게 인터리브 된 데이터 패킷들을 제공하기 위해 연결된다.
상기 트렐리스 코더(10)의 트렐리스 코딩은 FIFO 버퍼 메모리(12)로 3-비트, 8-레벨 심볼들을 제공하는 심볼 맵퍼로서 기능하는 ROM(11)에 입력 어드레싱으로서 제공된다.
상기 FIFO 버퍼 메모리(12)는 심볼-코드 어셈블러(13)로 제공되는 심볼 스트림 내의 828-심볼 그룹들 내의 인터벌들을 확장하고 버퍼링 속도를 제공하기 위해 작동된다.
그 인터벌로 상기 심볼-코드 어셈블러(13)는 동기화 신호 심볼들을 삽입한다. 상기 각각의 연속한 데이터 필드들은 적합한 DFS(data-field synchronization) 시퀀스를 포함하는 초기 데이터 세그먼트를 표시하는 심볼 코드에 의해 뒤따라 나오는 DSS(data-segment-synchronization) 시퀀스를 표시하는 심볼 코드를 심볼-코드 어셈블러(13)가 삽입한 각각의 인터벌과 함께 시작한다.
각 데이터 필드의 나머지 부분의 각 데이터 패킷은 심볼-코드 어셈블러(13)가 각각의 DSS 코드 시퀀스를 표시하는 심볼 코드를 삽입한 각 인터벌에 의해 뒤따라 나온다.
파일럿을 발생시키기 위해 오프셋을 삽입하기 위한 장치(14)는 심볼-코드 어셈블러(13)로부터 어셈블된 데이터 필드를 수신하기 위해 연결된다. 상기 장치(14)는 영이 심볼 코드로서 사용되는 숫자를 확장하고 종래 구조의 VSAM(vestigial-sideband amplitude- modulation) 디지털 TV 송신기(15)에 제공되는 디지털 형식의 읽기-전용 변조 신호를 발생하기 위해 그곳까지 일정한 상수를 부가하는 클락화 된 디지털 덧셈기이다.
임시 미국 특허 출원 번호 No. 60/437,648 및 60/458,547 은 도 10의 DTV 송신기의 변형에 대하여 설명하고 있다.
데이터 랜덤화는 이러한 변형에서, 횡단 R-S FEC 코딩을 포함하는 패킷과 함께 데이터 패킷들이 시분할 다중화 된 이후에 키 베이시스(keyed basis) 상에서 수행된다.
이러한 변형에서, 데이터 패킷들이 횡단(207, 187)R-S FEC 인코더에 제공될 때, 데이터 랜덤화가 활성화 되거나 키가 켜진다. 그러나, 횡단 R-S FEC 코딩을 포함하는 패킷들이 횡단(207,187) R-S FEC 인코더에 제공될 때, 데이터 랜덤화는 비-활성화되거나 또는 키가 꺼진다.
전체적인 작동은 도 10의 DTV 송신기의 그것과 실질적으로는 동일하다.
도 11 A, 11B 및 11C는 오디오 또는 부수적 데이터의 로버스트 전송에 적합한 일부 횡단 리드-솔로몬 순방향-에러-수정 코드의 특정을 도표화 한다.
도 11A, 11B 및 11C 에 도시된 코드의 패러티 바이트들은 A/53-컴플라이언트 데이터 세그먼트들의 전체 수의 전체 패킹을 제공한다. 도 11A, 11B 및 11C는 또한 다른 표준 DTV 송신에서 이러한 코드들을 이용하는 것과 관련된 페이로드 감소를 보여준다.
데이터 필드마다 평균 8개의 데이터 세그먼트가 AC/3 오디오 데이터의 5.1 채널로 패킷 전송을 하기 위해 필요하다. 바람직하게, 데이터 필드마다 이러한 8개의 데이터 세그먼트들의 횡단 R-S FEC 코딩이 그들에 선행되고, 그 결과 데이터 필드마다 이러한 8개의 데이터 세그먼트들의 횡단 R-S FEC 디코딩은 수신된 이후에 오래 지체될 필요가 없다.
레거시(legacy) DTV 수신단들을 유지하기 위한 필요로 인한 작동 강요는 비디오 데이터 패킷 각각의 전송 시간과 그것과 함께 전송되는 오디오 데이터 패킷들의 전송시간에 있어 지연을 발생시킨다.
MPEG-2 규칙은 비디오 데이터 패킷과 유사한 PTS(presentation time stamps)들을 지닌 오디오 데이터 패킷들간에 1초(20.66 데이터 프레임)을 초과하는 전송 흐름이 발생되서는 안될 것을 요구하나 어떠한 데이터 패킷의 유형이 다른 데이터 패킷 유형을 선행하거나 계승하여야 하는지에 대하여는 구체화 하고 있지 않다.
따라서, 로버스트 DTV 수신기내의 데이터 필드마다 8개의 데이터 세그먼트들의 횡단 R-S FEC 디코딩을 지연하는 것은 실질적으로 보상 지연이 훨씬 더 많은 비디오-데이터-패킷 흐름에 생성되도록 할 수 있는 경향이 있다.
따라서, 비디오 데이터 패킷들은 유사한 PTS들을 지닌 오디오 데이터 패킷을 동시에 유지하기 위한 실질적인 일시 저장장소가 제공되어야만 한다.
일반적으로, 로버스트 오디오는 현채 19.3Mbps의 채널 용량을 몇 퍼센트까지만 줄이는 것이 바람직하다. 먼저, 횡단 R-S FEC 코딩 내의 횡단 경로들이 더 짧은 길이를 지니도록 제안된다.
15, 31 또는 63 바이트 길이의 횡단 경로가 더 짧은 것으로 고려되고, 127,255 또는 511 바이트 길이가 보다 긴 것으로 고려된다. 그러나, 횡단 R-S FEC 코딩이 단일 프레임 내에서 수행되어야 할 필요는 없다.
코딩에 대한 "슁글링(shingling)" 접근이 가능하며, 그것 내에서 각 데이터 필드는 그것 내에 소정의 위치에서 작은 슈퍼 그룹의 8개의 오디오 데이터 세그먼트들을 포함한다.
그러한 오디오 데이터 세그먼트들에 대한 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들이 이전의 데이터 필드의 소정의 위치에 배치된다. 이러한 슁글링 접근의 다양성은 데이터 ㅍ프레임 내의 두 개의 필드 내의 소정 위치에서 보다 더 큰 수퍼 그룹의 16개 오디오 데이터 세그먼트들을 배치한다.
그러한 오디오 데이터 세그먼트들에 대한 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들이 그 데이터 프레임에 앞선 데이터 필드 내의 소정의 위치 내에 배치된다.
이는 적합한 클로즈(close) 제한 내에서 오디오 패킷의 레이턴시를 유지하나 실질적으로 동일한 코드율를 유지하는 동안 더 많은 수의 데이터 세그먼트에 대하여 횡단 R-S FEC 코딩을 하게 한다.
이는 횡단 R-S FEC 코딩의 에러-수정 능력이 수정할 수 있는 에러의 위치와 관련하여 보다 더 융통적으로 적용하는 것을 허용한다.
코딩의 효율성이 최대화 된 경우, 횡단 R-S FEC 코딩을 위한 패러티 바이트들을 포함하는 데이터 세그먼트들을 완전히 압축하는 것이 바람직하다. 전체 데이터 필드에 대한 횡단 R-S FEC 코딩에 대하여 기술한 바와 같이, 8 또는 8의 배수에 해당하는 패러티 바이트들을 지닌 횡단 R-S FEC 코드들은 9 또는 9의 배수의 A/53-컴플라이언트 데이터 세그먼트들의 완전한 압축을 제공한다.
수퍼 그룹마다 단지 8개의 페이로드를 포함하는 데이터 패킷들을 지닌 횡단 R-S FEC 코딩을 위한 완전한 압축이 (17/8),(13/4),(35/8) 등의 팩터에 의해 실질적으로 상당히 코딩 속도를 감소시키는 코드들만으로 제공된다.
도 11A에서 구별될 수 있는 것과 같이, (17/8),(13/4),(35/8) 등의 팩터에 의한 로버스트 전송동안 코딩 비율을 감소시키는 코드들은 각각 0.56, 1.12 및 1.68 Mbps에 의한 전체 DTV 신호동안 페이로드 비율을 감소시킨다. 이는 전체 DTV 신호에 대한 페이로드 속도에서 각각 2.88%, 5.77% 및 8.65% 의 감소이다.
수퍼 그룹마다 16개의 페이로드를 보유한 데이터 패킷들을 지닌 횡단 R-S FEC 코딩을 위한 완전한 압축이 (25/16), (17/8), (43/16),(13/4), (61/16),(35/8)등의 팩터에 의한 로버스트 전송동안 코딩 속도를 감소시키는 코드와 함께 제공된다. (25/16), (17/8), (43/16),(13/4), (61/16),(35/8)의 팩터에 의한 로버스트 전송동안 코딩 속도를 감소시키는 코드는 전체 DTV 신호에 대한 페이로드 속도를 각각 0.28, 0.56, 0.84, 1.12, 1.40 및 1.68 Mbps 로 감소시킨다.
이것은 전체 DTV 신호에 대한 페이로드 속도에 있어 각각 1.44%, 2.88%, 4.33%, 5.77%, 7.22% 및 8.65%의 감소이다.
도 11A는 결과적인 페이로드 속도를 도시한다.
전체 DTV 신호에 대한 페이로드 속도에 있어 주어진 감소동안, 더 큰 수퍼 그룹은 그러한 에러들을 수정하는 능력을 위태롭게 하지 않고 어디에 긴 버스트 에러들을 배치할 수 있는지와 관련하여 훨씬 더 큰 융통성을 제공한다.
전체 DTV 신호에 대한 페이로드 속도에 있어 더 적은 1.44% 감소의 이용도가 가장 큰 관심사이다.
수퍼 그룹마다 24 개의 페이로드를 보유하는 데이터 패킷들을 지닌 횡단 R-S FEC 코딩을 위한 전체 압축은 전체 DTV 신호에 대한 페이로드 속도를 감소시키는 (11/8) 팩터에 의한 로버스트 전송 동안 코딩 속도를 단지 0.19Mbps까지 감소시키는 횡단 R-S FEC 코드를 유용하게 한다.
도 11 A에 도시된 이 코드는 전체 DTV 신호에 대한 페이로드 속도는 0.99%까지 감소시킨다. 수퍼 그룹마다 32 개의 페이로드를 보유하는 데이터 패킷들을 지닌 횡단 R-S FEC 코딩을 위한 전체 압축은 전체 DTV 신호에 대한 페이로드 속도를 감소시키는 (41/32) 팩터에 의한 로버스트 전송 동안 코딩 속도를 단지 0.14Mbps까지 감소시키는 횡단 R-S FEC 코드를 유용하게 한다.
이 코드는 전체 DTV 신호에 대한 페이로드 속도는 0.72%까지 감소시킨다. 4 개의 데이터 필드에 대한 오디오 패킷들을 포함한 데이터 세그먼트의 축적과 관련된 레이턴시는 오디오 데이터 패킷의 횡단 R-S FEC 코딩을 이용하도록 제작된 DTV 수신기에서 MPEG-2 및 AC-3 디코더들을 위한 버퍼 메모리 요구를 10% 증가시킨다.
이는 집에서 DTV 수신기들의 제작에 있어 증가된 버퍼 메모리 요구를 실질적으로 제한한 것이다.
로버스트 부수 데이터의 제한 양이 전송되고, 즉 TV 프로그램으로부터 분리될 때, 그것과 함께 동시에 보유될 필요는 없을 때, 다수의 데이터 필드로 확장하는 횡단 R-S FEC 코딩이 보다 바람직하다.
횡단 R-S FEC 코딩은 적은 데이터 필드 길이 동안 지속하는 신호 에너지 내의 드롭-아웃(drop-out)에 의해 생성된 바이트 에러들을 수정할 수 있도록 횡단 R-S FEC 코딩이 제작될 수 있다.
상기 횡단 경로들은 도 1 에 도시된 전송 장치 유형이 전송하는 경우와 마찬가지로, 동일한 데이터 필드 내의 연속한 데이터 세그먼트들을 통하는 것보다 각각의 연속한 데이터 필드 내에 있는 데이터 세그먼트를 통해 확장할 수 있다.
이러한 연속적인 데이터 필드들은 연속적일 필요는 없으나, 주기적인 것이 바람직하다.
도 12 는 도 10의 전송기에 의해 전송된 것과 같은 로버스트 DTV 신호들을 수신하기 위한 DTV 수신기의 일반적 구조를 도시한다.
도 12 의 DTV 수신기는 수신하고, 선택된 RF DTV 신호를 IF DTV 신호로 전환하며, IF DTV 신호를 확장하기 위한 무선-주파수 DTV 신호를 선택하기 위한 VSB AM DTV 수신기를 포함한다.
도 12의 DTV 수신기는 또한 DTV 수신기 프론트-엔드(16)로부터 제공되는 확장된 IF DTV 신호를 디지털화 하기 위한 아날로그-디지털 컨버터(17)를 포함한다.
도 12의 DTV 수신기는 코-채널(co-channel) 간섭 NTSC 신호를 거부하고 채널 응답을 등화하기 위한 디지털 필터링(19)에 제공되는 디지털화 된 베이스밴드 DTV 신호를 생성하기 위해 디지털 화된 VSB AM IF DTV 신호를 복조하기 위한 복조기(18)를 더 포함한다.
12-위상 트렐리스 디코더(20)가 도 10의 수신기 내의 컨볼루셔널 인터리버(9)를 보완하는 디-인터리버(21)로 데이터 바이트를 제공하고 디지털 필터링(19) 응답을 수신하기 위해 연결된다.
디-인터리버(21)는 디-인터리브 된 데이터 바이트들을 제공고 그것들에 익스텐젼을 부가하기 위해 입력 신호로서 횡단 (207,187)리드-솔로몬 순방향-에러-수정 디코더(37)에 연결된다.
래터럴 R-S FEC 디코더(37)는 각 데이터 세그먼트 상에서 래터럴 리드-솔로몬 순방향-에러-수정을 수행하고, 그것 내의 각 데이터 패킷에 있어 TEI 비트를 토글하여 바이트 에러들을 수정되지 않은 상태로 남겨둔다.
래터럴 R-S FEC 디코더(37)가 데이터 패킷이 코렉트(correct)하거나 또는 데이터 패킷 내의 모든 바이트 에러를 수정할 수 있다고 결정한 경우, 디코더(37)는 바이트가 코렉트인 신뢰 레벨을 표시하는 데이터 패킷내의 바이트 익스텐젼을 업데이트 한다.
래터럴 R-S FEC 디코더(37)는 데이터 디-랜덤마이저(53)로 수정된 187-바이트 패킷을 포워드 한다. 데이터 디-랜덤마이저(53)는 트랜스포트 스트림 디-멀티플렉서(54)로 트랜스포트 스트림을 제공한다.
트랜스포트 스트림 디-멀티플렉서는(54) 적합한 패킷 디코더로 그것들을 분류하기 위한 특정 데이터 패킷 내의 PID들에 응답한다. 예를 들어, 비디오 데이터 패킷들은 비디오 패킷을 위해 MPEG-2 디코더(28)에 분류된다.
MPEG-2 디코더(28)는 사용되고 있지 않은 패킷의 효과를 마스크 하기 위한 측정을 세우고 그 패킷을 이용하지 않음으로써 여전히 바이트 에러를 포함하는 것을 표시하는 비디오 데이터 패킷 내의 TEI 비트에 응답한다.
*래터럴 R-S FEC 디코더(37)는 횡단R-S FEC 코드의 바이트를 포함하는 207-바이트 세그먼트들을 제공할 뿐만 아니라 RAM(55)의 뱅크로 이러한 특정 데이터 세그먼트가 기록되도록 허용하는 뱅크된 RAM(55)으로 수정된 데이터 바이트를 제공한다.
데이터 세그먼트들은 오디오 정보 각각의 데이터 패킷 또는 오디오 정보 데이터 패킷의 횡단 R-S FEC 코딩의 패러티 바이트들을 포함하는 각 데이터 패킷을 포함하는 기록을 허용한다.
뱅크화되 RAM(55) 내의 각 저장 위치는 이러한 207-바이트 데이터 세그먼트들 중의 각각의 한 바이트를 일시적으로 저장할 수 있고, 그러한 바이트 각각의 익스텐전을 부가할 수 있다.
RAM(55)에는 적어도 두 개의 메모리 뱅크들이 있으나 "슁글화"된 로버스트 오디오 전송을 이용하는 것이 더 바람직하다. 일부 제작에 있어, RAM(55)은 적어도 추가적인 저장 위치를 포함하는 저장 위치의 각 로우(row) 내의 각각의 207-바이트 데이터를 일시적으로 저장하기 위해 구성되고 작동되며, 그 데이터 세그먼트의 서수 정보를 일시적으로 저장하기 위해 사용된다.
이 서수는 데이터 세그먼트가 수신된 데이터 필드 내의 위치를 구체화 한다.
도 12의 DTV 수신기는 데이터 필드 동기화 신호 및 디지털 필터링(19) 응답으로부터 데이터 세그먼트 동기화 신호를 추출하고 그러한 신호들을 작동 제어 회로(56)에 제공하는 동기화 신호 추출 회로(23)를 포함한다.
작동 제어 회로(56)는 뱅크화된 RAM(55)으로부터 판독 및 뱅크화된 RAM(55)으로 기록을 제어한다. 작동 제어 회로(56)는 또한 RAM(55)의 판독 및 기록 작동을 위한 어드레싱을 생성한다.
작동 제어 회로(56)는 데이터 세그먼트마다 바이트를 카운팅하고 래터럴 R-S FEC 디코더(37)로부터 제공되는 신호 내의 데이터 필드마다 데이터 세그먼트를 카운팅 하기 위한 카운터 회로를 포함한다.
이 카운터 회로에서의 카운트는 동기화 신호 추출 회로(23)에 의해 추출된 동기화 신호를 이용하는 데이터 세그먼트 및 수신된 데이터 필드와 동기화 한다.
RAM(55) 뱅크의 한 뱅크 내의 저장 위치는 기록을 허용하기 위해 작동 제어 회로(56)에 의해 RAM(55)이 조절되는 래터럴 R-S FEC 디코더(37)로부터 데이터 바이트와 함께 기록되는 동안 행과 열에 의해 어드레스 된다.
상기 칼럼 기록 어드레싱은 작동 제어 회로(56) 내에 포함된 카운터 회로로부터 세그먼트 카운트당 바이트이다(bytes per segment count). 상기 로우 기록 어드레싱은 래터럴 R-S FEC 디코더(37)로부터 RAM(55)의 뱅크로 기록되는 데이터 세그먼트의 헤더 내의 연속성 카운트에 응답한다.
래터럴 R-S FEC 디코더(37)의 데이터 바이트들을 지닌 RAM(55)의 기록이 작동 제어 회로(56)에 HANDSHAKE CONTROL 신호를 제공하는 트랜스포트 스트림 디-멀티플렉서와 함꼐 핸드쉐이킹 과정에 의해 수행된다.
HANDSHAKE CONTROL 신호는 래터럴 R-S FEC 디코더(37)가 메모리 뱅크로 데이터 패킷을 지닌 RAM(55)이 기록되도록 제공하는 시기를 표시한다. 이 HANDSHAKE CONTROL 신호에 응답하여, 작동 제어 회로(56)는 래터럴 R-S FEC 디코더(37)로부터 최근에 제공된 데이터 패킷과 함께 RAM(55)의 적합한 뱅크에 기록되도록 조절한다.
트랜스포트 스트림 디멀티플렉서(54)가 작동 제어 회로(56)에 제공하는 HANDSHAKE CONTROL 신호는 RAM(55)의 기록 가능 신호 이상의 것만을 실질적으로 포함한다. HANDSHAKE CONTROL 신호는 RAM(55)에 기록되는 데이터 세그먼트의 13-비트 PID를 포함하고 그 데이터 세그먼트의 연속한 8 비트를 더 포함한다.
이러한 연속한 8 비트의 마지막 4비트는 특정 데이터 세그먼트 타입을 위한 연속성 카운트이다.
데이터 패킷이 횡단 R-S FEC 코딩을 위한 패러티 바이트들을 포함하는 경우, PID를 있는 두 개의 비트들이 데이터 패킷이 속한 로버스트 전송 사이클을 식별하는 PID 익스텐젼으로서 사용된다.
상기 작동 제어 회로(56)는 횡단 R-S FEC 코딩이 기록되는 패러티 바이트들을 포함하는 데이터 패킷을 RAM(55) 내의 뱅크에서 선택하기 위해 이 두 개의 비트를 이용한다.
횡단 R-S FEC 코딩에 대한 패러티 바이트들을 포함하는 데이터 패킷 내의 뱅크 선택 비트 쌍에 뒤따르는 비트 쌍이 모듈로 16으로부터 모듈로 64까지 연속성 카운트 능력을 증대시키기 위해 사용된다.
특정 로버스트 전송 사이클 동안 횡단 R-S FEC 코딩에 대한 패러티 바이트들을 포함하는 데이터 패킷들의 카운트는 그 사이클의 시작에 있어 1에서 시작한다.
작동 제어 회로(56)는 횡단 R-S FEC 코딩에 대한 패러티 바이트들을 포함하는 데이터 패킷이 RAM(55)의 뱅크로 기록되도록 RAM(55)의 뱅크 내의 로우를 선택하기 위한 모듈로-64를 이용한다.
횡단 R-S FEC 코딩의 특정 타입의 패러티 바이트들을 포함하는 데이터 패킷의 연속성 카운트는 상기 패러티 바이트들이 속하는 H 오디오 데이터 패킷과 함께 시작하는 데이터 패킷들이 속한 로버스트 전송 사이클로서 완전한 카운트 K에 도달한다.
그 때 RAM(55)의 한 뱅크는 횡단 (G,H) R-S FEC 코딩을 위한 패러티 바이트들을 포함하는 K 개의 데이터 패킷들의 완전한 컴플리먼트를 포함한다. 작동 제어 회로(56)는 래터럴 R-S FEC 디코더(37)가 다음에 그 동일한 뱅크로 제공하는 H 개의 오디오 데이터 패킷들을 기록하기 위해 RAM(55)을 조절한다.
RAM(55)에 기록된 데이터 패킷들은 오디오 정보를 포함하는 데이터 패킷들과 관련된 횡단 R-S FEC 코딩의 패러티 바이트들을 포하하는 데이터 패킷들 및 오디오 정보를 포함하는 데이터 패킷들이다.
또 다른 RAM(55) 뱅크 내의 저장 위치는 횡단 (G, H) 리드-솔로몬 순방향-에러-수정 디코더(57)에 기록하고 수정된 바이트 에러들과 함께 다시 기록되기 위해 횡단적으로 어드레스 된다.
오디오 정보를 포함하는 데이터 패킷들이 가능한 한 횡단 R-S FEC 디코딩에 의해 수정된 이후에, 그것들을 포함하는 데이터 세그먼트들이 RAM(55)으로 그곳의 입력 신호로서 래터럴(207, 187) 리드-솔로몬 순방향-에러-수정 디코더(58)까지 판독된다.
(207, 187) R-S FEC 디코더(58)는 각 데이터 세그먼트에서 래터럴 리드-솔로몬 순방향-에러-수정을 수행하고, 수정될 수 있는 바이트 에러를발견한 곳 내의 각 데이터 패킷의 TEI 비트를 토글한다.
래터럴 R-S FEC 디코더(58)가 데이터 패킷 내의 바이트 에러들을 수정할 수 있는 경우, 디코더(58)는 바이트가 코렉트인 신뢰 레벨을 표시하는 데이터 패킷내의 바이트 익스텐젼을 업데이트 한다.
래터럴 R-S FEC 디코더(58)는 그 후 데이터 디-랜덤마이저(59)에 187-바이트 오디오 데이터 패킷을 제공한다. 상기 데이터 디-랜덤마이저(59)는 이러한 패킷들 내의 데이터를 디-랜덤화 하고 그리고 오디오 데이터 패킷을 위해 AC-3 디코더(29)로 디 랜덤화된 데이터를 제공한다.
데이터 디-랜덤마이저(59)의 적합한 작동을 위해 주의 깊은 제작이 요구된다. 왜냐하면 로버스트 오디오 데이터 패킷이 RAM(55)에 기록된 데이터 필드와는 다른 데이터 필드 내의 위치에서 RAM(55)에서 판독되기 때문이다.
디-랜덤화는 RAM(55)에 기록된 데이터 필드의 로버스트 오디오 데이터의 위치에 속하는 PBRS 부분을 이용하여야만 한다. 한가지 가능한 제작에 있어서, 데이터 디-랜덤마이저(59)는 익스클루시브-OR 연산 절차를 수행함에 있어 사용되는 PRBS의 부분을 제공하는 ROM을 포함한다.
이 ROM 은 마지막 래터럴 R-S FEC 디코더(58)에 판독되는 RAM(55) 뱅크를 위해 칼럼 바이트 어드레싱을 생성하는 작동 제어 회로(56)내의 카운터 회로로부터 입력 어드레싱 부분을 수신한다.
입력 어드레싱의 나머지 부분은 9비트의 이진수로서, 마지막 래터럴 R-S FEC 디코더(58)로 판독될 데이터 세그먼트가 그 데이터 세그먼트가 수신되는 데이터 필드 내의 어느 곳에 배치될 것인지를 표시한다.
이 9-비트 이진수는 상기 데이터 세그먼트가 RMA(55)에 먼저 기록되는 때의 작동 제어 회로(56)내의 카운터 회로에서 데이터 필드 마다의 수이다. 이 9-비트 이진수는 그 데이터 세그먼트의 바이트들을 따라 RAM(55)내에 프리패토리(prefatory) 바이트로서 저장된다.
이 프리패토리 바이트는 차후에 RAM(55)에서 판독되고 그리고 프리패토리 바이트가 설명하는 데이터 세그먼트에 앞서 데이터 랜덤마이저(59)로 마지막 래터럴 R-S FEC 디코더(58)에 의해 패스된다.
프리팩토리 바이트는 데이터 스트림으로부터 뽑혀나오고 익스클리시브-OR 연산 과정에서 데이터 디-랜덤마이저(59)가 사용하는 PRBS의 부분을 저장하는 ROM에 어드레스 하기 위해 사용된다.
이는 데이터 필드 내의 오디오 데이터 패킷의 위치에 어떠한 제한도 가하지 않으며, 오디오 데이터 패킷들을 포함하는 데이터 세그먼트들이 RAM(55)으로부터 마지막 래터럴 R-S FEC 디코더(58)로 판독될 수 있을 때까지 거의 제한이 없다.
대안적으로, 작동 제어 회로(56)는 데이터 필드 내의 동일한 위치에서 RAM(55)에서 오디오 데이터 패킷들을 포함하는 데이터 세그먼트들이 판독되도록 배열하고, 데이터 세그먼트들은 RAM(55)에 기록된 데이터 필드 내에 존재한다.
이것은 데이터 디-랜덤마이저(53)와 동일한 PRBS 생성 장치를 데이터 랜덤마이저(59)가 이용하도록 한다. 그러나, 비디오 데이터 패킷에 비교할 때 오디오 데이터 패킷 내의 잠재적 지연이 앞선 단락 내에서 설명한 제작과 비교할 때 좀 더 길다.
도 13 은 도 1 및 10에서 도시된 타입의 전송 장치에 의해 전송된 것과 같은 로버스트 DTV 신호를 수신할 수 있는 DTV 수신기를 도시한다.
도 13 의 DTV 수신기는 도 5에 대해 수정된 도 4의 DTV 수령 성능 또는 도 8에 대해 수정된 도 7의 DTV 수신기의 수령 성능에 부가하여 도 12의 DTV 수신기의 수령 성능을 제공한다.
도 13의 DTV 수신기 내의 작동 제어 회로(60)는 도 7의 작동 제어 회로(124) 또는 도 4의 작동 제어 회로(24)의 성능을 결함한다. (N+Q) 데이터 세그먼트들을 각각 저장할 수 있는 적어도 두 개의 뱅크를 지닌 RAM(222)은 RAM(222)이 작동 제어 회로(60)로부터 수신하기 위해 연결된 제어 신호 및 어드레싱에 응답하여 선택적으로 기록되고 판독된다.
(N+Q)는 제작에 있어 실질적으로 312와 같고, RAM(222)은 도 4,5 또는 6의 DTV 수신 장치의 RAM(22)으로 대체된다. (N+Q)는 제작에 있어 실질적으로 312와 같고, RAM(222)은 도 7,8 또는 9의 DTV 수신 장치의 RAM(122)으로 대체된다.
엘리먼트(16-21), 래터럴 (207,187) R-S FEC 디코더(37) 및 데이터 디-랜덤마이저(53)는 바이트 에러의 초기 리드-솔로몬 수정을 한 데이터 바이트와 마찬가지로 래터럴 R-S FEC 코드의 바이트를 포함하는 207-바이트 세그먼트들을 지닌 RAM(222)을 제공하기 위해 연결된다.
*횡단 R-S FEC 디코딩 절차 이후, 데이터 세그먼트들이 RAM(222)에서 마지막 래터럴 (207, 187) R-S FEC 디코더(25)로 판독된다. (207, 187) R-S FEC 디코더(25)는 각 데이터 세그먼트 상에서 래터럴 리드-솔로몬 순방향-에러 수정을 수행하고, 각 데이터 패킷 내의 TEI 비트를 토글하며, 데이터 패킷 내에서 수정될 수 있는 바이트 에러들을 발견한다.
래터럴 R-S FEC 디코더(25)가 데이터 패킷 내의 바이트 에러들을 수정할 수 있는 경우, 디코더(25)는 바이트가 코렉트인 신뢰 레벨을 표시하는 데이터 패킷내의 바이트 익스텐젼을 업데이트 한다.
래터럴 R-S FEC 디코더(25)는 그 후 187-바이트 데이터 패킷들을 데이터 디-랜덤마이저(26)에 제공한다. 데이터 디-랜덤마이저(26)는 이러한 패킷 내의 데이터를 디-랜덤화 하고 트랜스포트 스트림 디-멀티플렉서(27)로 디-랜덤화 된 데이터를 제공한다.
트랜스포트 스트림 디-멀티플렉서(27)는 적합한 패킷 디코더로 그들을 분류하기 위해 데이터 패킷 내의 PID들에 응답한다. 비디오 데이터 패킷들은 MPEG-2 디코더(28)로 분류되고 오디오 데이터 패킷들은 AC-3 디코더(29)로 분류된다.
상기 엘리먼트들(25-29)의 연결 및 작동은 실질적으로 도 4 및 7의 DTV 수신기와 동일하다. 도 13 은 트랜스포트 스트림 디-멀티플렉서(27)에 의해 거기에 분류된 부가 데이터 패킷들을 위한 디코더(61)를 도시한다.
도 13 은 데이터 디-랜덤마이저(53)를 위하여 디-랜덤화 된 베이스 밴드 DTV 신호를 수신하기 위해 그리고 수신된 DTV 신호들을 전송하기 위해 사용되는 전송 모드의 표시를 작동 제어 회로(60)에 제공하기 위해 연결된다.
DTV 시스템에서, (N+Q)는 실질적으로 312와 같고, 전송 모드 검출기(62)는 수신된 DTV 신호가 각 데이터 필드에서 모든 데이터 세그먼트들의 횡단 R-S FEC 코딩 되어 전송되는지를 결정한다.
*전송 모드 검출기(62)는 전송 표시를 작동 제어 회로(60)에 제공하고, 작동 제어 회로는 도 4,5 또는 6의 DTV 수신 장치의 RAM(22)과 같은 RAM(222)을 작동하기 위해 그러한 표시에 응답한다.
*작동 제어 회로(60)는 횡단 (M,N) 리드-솔로몬 순방향-에러 수정 디코더(64)에 RAM(222)을 선택적으로 연결하기 위해 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로(63)를 조절한다.
선택적 연결은 RAM(222)에서 횡단(M, N) R-S FEC 디코더(64)까지 횡단 경로 내의 바이트들의 판독 및 디코더(64)로부터 다시 RAM(222)으로 수정된 바이트들을 연속적으로 기록하는 것을 허용하기 위해 수행된다.
횡단 (M,N) R-S FEC 디코더(64)는 312 개의 데이터 세그먼트들로 확장하는 수퍼 그룹에 적합한 횡단 (M, N) 리드-솔로몬 순방향-에러-수정 코드를 이용하고 그러한 횡단 (M,N) R-S FEC 디코더들의 그룹중 선택된 하나가 될 수 있다.
대안적으로, DTV 시스템에서, (N+Q)는 실질적으로 156과 같고, 전송 모드 검출기(62)는 수신된 DTV 신호가 각 해프 데이터 필드에서 모든 데이터 세그먼트의 횡단 R-S FEC 코딩되어 전송되는지를 결정한다.
전송 모드 검출기(62)는 그러한 전송의 표시를 작동 제어 회로(60)에 제공하고, 작동 제어 회로는 도 7,8 또는 9의 DTV 수신 장치의 RAM(122)과 같은 RAM(222)을 작동하기 위해 그러한 표시에 응답한다.
작동 제어 회로(60)는 횡단 (M,N) 리드-솔로몬 순방향-에러 수정 디코더(64)에 RAM(222)을 선택적으로 연결하기 위해 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로(63)를 조절한다.
선택적 연결은 RAM(222)에서 횡단(M, N) R-S FEC 디코더(64)까지 횡단 경로 내의 바이트들의 판독 및 디코더(64)로부터 다시 RAM(222)으로 수정된 바이트들을 연속적으로 기록하는 것을 허용하기 위해 수행된다.
횡단 (M,N) R-S FEC 디코더(64)는 312 개의 데이터 세그먼트들로 확장하는 수퍼 그룹에 적합한 횡단 (M, N) 리드-솔로몬 순방향-에러-수정 코드를 이용하고 그러한 횡단 (M,N) R-S FEC 디코더들의 그룹중 선택된 하나가 될 수 있다.
전송 모드 검출기(62)가 수신된 DTV 신호가 그것 고유의 횡단 R-S FEC 코딩되어 전송되었음을 결정할 때, 전송 모드 검출기(62)는 작동 제어 회로(60)에 그러한 전송의 표시를 제공한다.
작동 제어 회로(60)는 수신된 DTV 신호의 오디오 부분과 관련된 데이터 세그먼트 만을 횡단 R-S FEC 디코딩 수행하기 위해 RAM(222)을 작동하도록 이러한 표시에 응답한다.
작동 제어 회로(60)는 횡단 (G,H) 리드-솔로몬 순방향-에러 수정 디코더(57)에 RAM(222)을 선택적으로 연결하기 위해 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로(63)를 조절한다.
선택적 연결은 RAM(222)에서 횡단(G, H) R-S FEC 디코더(57)까지 횡단 경로 내의 바이트들의 판독 및 디코더(57)로부터 다시 RAM(222)으로 수정된 바이트들을 연속적으로 기록하는 것을 허용하기 위해 수행된다.
전송 모드 검출기(62)가 수신된 DTV 신호의 부수적 부분이 그것 고유의 횡단 R-S FEC 코딩되어 전송되었음을 결정할 때, 전송 모드 검출기(62)는 작동 제어 회로(60)에 그러한 전송의 표시를 제공한다.
작동 제어 회로(60)는 부수적 데이터 부분과 관련된 데이터 세그먼트 만을 횡단 R-S FEC 디코딩 수행하기 위해 RAM(222)을 작동하도록 이러한 표시에 응답한다.작동 제어 회로(60)는 횡단 (G,H) 리드-솔로몬 순방향-에러 수정 디코더(57)에 RAM(222)을 선택적으로 연결하기 위해 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로(63)를 조절한다.
선택적 연결은 RAM(222)에서 횡단(G, H) R-S FEC 디코더(57)까지 횡단 경로 내의 바이트들의 판독 및 디코더(57)로부터 다시 RAM(222)으로 수정된 바이트들을 연속적으로 기록하는 것을 허용하기 위해 수행된다.
래터럴 (207, 187) R-S FEC 디코더(37)에 의해 제공된 모든 데이터 세그먼트들이 두 개의 (N+Q) 데이터 세그먼트 인터벌동안 일시적으로 저장되기 위해 RAM(222)에 기록된다. 즉, RAM(222)은 횡단 R-S FEC 코딩을 수행한 데이터 세그먼트 각각이 앞서지 않도록하기 위해 횡단 R-S 코딩을 하지 않은 데이터 세그먼트에 지연 보상을 제공한다.
횡단 R-S FEC 디코딩 이전에 RAM(222)의 뱅크로 (N+Q) 데이터 세그먼트들을 기록하는 것과 관련된 지연이 발생할 수 있고, (N+Q) 데이터 세그먼트의 블락의 횡단 R-S FEC 코딩이 어떻게 수행되는지와 관련된 전체 지표 세트를 어셈블하기 위한 전송 모드 검출(62) 시간이 제공된다.
*횡단 R-S FEC 디코딩 작동의 시간이 선택된 타입의 데이터 세그먼트 개개의 횡단 R-S FEC 코딩 및 데이터 필드 또는 데이터 해프 필드 내의 모든 데이터 세그먼트들의 전체적 횡단 R-S FEC 코딩을 모두 허용하기위해 배열될 수 있다. 그러한 배열은 그러한 작동 가능성을 숙고한 당업자에 의한 제작의 문제이다.
도 13 은 데이터 디-랜덤마이저(53)에 의해 재생된 트랜스포트 스트림에 대응하기 위해 연결되 전송 모드 검출기(62)를 도시한다.
그러한 연결은 전송 모드 검출기(62)가 재생된 트랜스포트 스트림 내의 데이터 세그먼트들의 PID 들을 분석함으로써 수신된 DTV 신호의 성질을 결정하는 유형이다.
대안적으로, 전송 모드 검출기(62)는 로버스트 전송 패턴과 관련된 정보에 대응하는 유형일 수 있으며, 정보는 데이터 필드의 초기, 0번째 데이터 세그먼트의 92-심볼 "예약" 부분동안 코딩된 형태로 전송된다.
도 14 는 오디오 패킷과 같은 선택된 타입의 데이터 패킷들에서만 DTV 신호를 전송하는 전송기를 도시한다.
도 14에서, 횡단 R-S FEC 코딩의 패러티 바이트들을 포함하 187-바이트 데이터 패킷들은 페이로드를 포함한 187-바이트 데이터 패킷들과 함께 시분할 다중화 된다.
도 14에서, DTV 송신기의 횡단 R-S FEC 코딩은 횡단 R-S FEC 코딩에 영향을 받지 않는다. 이는 도 10의 DTV 전송기와 다르고, 도 10의 전송기에서 래터럴 R-S FEC 코딩은 횡단 R-S FEC 코딩 이전에 수행됨으로써, 횡단 R-S FEC 코딩의 패러티 바이트들은 횡단 R-S FEC 코딩에 영향을 받는다.
횡단 R-S FEC 코딩으로 래터럴 R-S FEC 코딩의 패러티 바이트들을 종속하는 것은 보다 로버스트한 2-차원 리드-솔로몬 순방향-에러 수정 코딩을 제공할 수 있으나, 주어진 횡단 R-S FEC 코드에서 207/187 배의 많은 패러티 바이트들을 생성한다. 이는 약 11% 더 큰 오버헤드 비용이다.
프로그램 소스(1)는 도 14의 DTV 수신기 내의 트랜스포트 스트림 디-멀티플렉셔로 187-바이트 데이터 패킷 내의 베이직 트랜스포트 스트림을 제공한다.
트랜스포트 스트림 디-멀티플렉셔는 그곳에 일시적으로 저장하기 위해 FIFO 버퍼 메모리(66)로 표준 전송을 위한 베이시스인 데이터 패킷들을 선택하기 위해 연결된다.
전송 스트림 디-멀티플렉서는 그러한 데이터 패킷들을 선택하기 위해 연결된 선택기(67)를 포함하고, 그 데이터 패킷들은 FIFO 버퍼 메모리(68)에 일시적으로 저장하기 위한 로버스트 전송을 위한 베이시스이다.
데이터 랜덤마이저(69)는 FIFO 버퍼 메모리(68)로부터 판독된 데이터 패킷들을 랜덤화 하기 위해 연결된다. FIFO 버퍼 메모리(68)로부터 판독된 각각의 데이터 패킷들을 통합하는 각 데이터 세그먼트에 의해 점령될 데이터 필드 내의 위치와 관련된 지식을 지닌 데이터 랜덤마이저(69)를 제공하기 위해 규정이 만들어 져야 한다. 이는 데이터 랜덤화가 PRBS의 적합한 부분을 지닌 각 패킷 내의 데이터를 익스클루시브-OR 함으로써 데이터 랜덤화가 수행되도록 한다.
시-분할 다중화기(70)가 뱅크된 RAM(71)에 187-바이트 패킷들이 기록되도록 제공하기 위해 연결되고, 그 어드레스된 저장 위치 각각에 바이트 익스텐젼을 더한 8-비트 코드 바이트 하나를 저장한다.
RAM(71)은 (H+K) 187-바이트 데이터 패킷의 적어도 두 개의 연속한 수퍼 그룹들 각각을 저장하기 위해 충분히 어드레스된 저장 위치를 지닌다. FIFO 버퍼 메모리(68)는 주기적으로 데이터-랜덤마이저(69)로 데이터 패킷들을 제공하기 위해 주기적으로 판독되고, 랜덤화 이후에 첫번째 입력 신호로서 시-분할 다중화기(70)에 제공된다.
시-분할 다중화기(70)는 그곳의 메모리 뱅크에 기록하기 위해 이러한 랜덤화된 데이터 패킷들을 RAM(71)에 관련시킨다. 이 판독 어드레싱은 횡단 (G, H) 리드-솔로몬 순방향-에러-수정 인코더(72)로 H-바이트의 횡단 데이터 세그먼트들을 판독하기 위해 횡단 방향에 있는 연속한 H 개의 데이터 세그먼트들을 스캔한다.
데이터 어셈블러(73)는 횡단 R-S FEC 인코더(72)로부터 초래된 횡단 R-S FEC 코딩을 초기 동기화 바이트를 지니지 않은 부분을 제외하고 MPEG-2 표준을 따르는 K 개의 187-바이트 데이터로 어셈블한다.
데이터 어셈블러(73)는 K 개의 패킷 각각에 식별 PID 및 연속성 카운트를 포함하는 3-바이트 헤더를 제공한다. 시-분할 다중화기(70)는 187-바이트 데이터 패킷들을 제 2 의 입력 신호로서 수신하고, 이러한 187-바이트 데이터 패킷들을 RAM(71)에 일시적으로 저장된 수퍼 그룹을 완성하기 위해 RAM(71)의 뱅크에 기록되는 동안 RAM(71)에 포워드 한다.
이 완성된 수퍼 그룹 내의 (H+K) 개의 데이터 패킷들은 그 후 적합한 인터벌에서 RAM(71)의 뱅크로부터 순차적으로 판독된다. 바람직하게, 페이로드 데이터를 포함하는 H 개의 데이터 패킷들이 로버스트 전송을 선택하기 전에 횡단 R-S FEC 코딩을 포함하는 K 개의 데이터 패킷들이 RAM(71)으로부터 판독된다.
두개의 입력 시분할 다중화기(74)가 키 데이터-랜덤마이저(75)로 187-바이트 데이터 패킷들을 제공하기 위해 연결된다. FIFO 버퍼 메모리(66)는 그것의 두 입력 신호중 첫번째로 시-분할 다중화기(74)에 랜덤화된 표준-전송 데이터 패킷들을 제공하기 위해 연결된다.
시-분할 다중화기(74)는 그것의 두 입력 신호 중 두번째로서 RAM(71)으로부터 판독된 로버스트-전송 데이터 패킷들을 수신하기 위해 연결된다. 키 데이터-랜덤마이저(75)는 시-분할 다중화기(74)의 출력 신호를 수신하고 그리고 시-분할 다중화기의 출력 신호에 선택적으로 랜덤화된 응답을 지닌 래터럴 (207, 187) R-S FEC 인코더(5)를 제공하기 위해 연결된다.
키 데이터-랜덤마이저(75)는 시-분할 다중화기(74)가 FIFO 버퍼 메모리(66) 해독으로부터 중계하는 표준-전송 데이터 패킷들을 랜덤화 한다. 키 데이터-랜덤마이저(75)는 횡단 R-S FEC 코딩으로부터 패러티 바이트들을 포함하는 패킷들의 3-바이트 헤더들을 랜덤화 하나, 수정 없이 이러한 패킷들의 184-바이트 페이로드 부분을 중계한다.
키-데이터 랜덤마이저(75)는 데이터-랜덤마이저(69)에 의해 이전에 랜덤화 된 데이터 패킷들을 데이터 패킷에 어떠한 수정을 가하지 않고 래터럴 R-S FEC 인코더(5)로 중계한다.
래터럴 R-S FEC 인코더(5)는 키 데이터-랜덤마이저(75)에 의해 제공되는 각각의 187-바이트 데이터 패킷의 끝에 20바이트의 래터럴 R-S FEC 코드를 덧붙인다. 이는 그곳에 입력 신호로 컨볼루셔널 인터리버(9)에 래터럴 R-S FEC 인코더(5)가 제공하는 각각의 A/53 컴플라이언트 207 바이트 세그먼트를 생성한다.
엘리먼트(9-15)를 포함하는 도 14의 DTV 송신기 부분은 엘리먼트(9-15)를 포함하는 도 1 의 DTV 송신기의 부분에 대응한다.
도 15 는 주요 DTV 신호와 관계없는 신호 또는 주요 DTV 신호의 오디오 성분과 같은 슈퍼-로버스트 신호를 함께 지닌 로버스트 DTV 신호를 전송하기 위해 도 1 의 DTV 송신기가 어떻게 수정되는지를 도시한다.
도 15의 DTV 전송 장치의 엘리먼트(165-173)은 각각 도 14의 DTV 송신기의 엘리먼트(65-73)와 구조 및 작동 면에서 유사하다. 도 14의 DTV 전송기의 두-단자(two-input) 시-분할 멀티플렉서(74) 및 키 데이터-랜덤마이저(75)가 각각 도 15의 DTV 전송기의 삼-단자(three-input) 시-분할 다중화기(174) 및 키 데이터-랜덤마이저(175)로 대체된다.
이러한 대체는 도 1의 DTV 송신기에서 사용되는 것과 유사한 방법을 이용하여 부가적 횡단 R-S FEC 코딩을 수용하도록 이루어 진다.
보다 바람직하게, 프로그램 소스(1)는 도 15 의 트랜스포트 스트림 디-멀티플렉서로 187-바이트 데이터 패킷 내의 베이직 트랜스포트 스트림을 제공한다. 트랜스포트 스트림 디-멀티플렉서는 데이터 패킷들을 선택하기 위해 연결된 선택기(165)를 포함하고, 데이터 패킷들은 FIFO 버퍼 메모리(166)에 일시적으로 저장하기 위해 로버스트전송을 하기 위한 베이시스이다.
트랜스포트 스트림 디-멀티플렉서는 추가적으로 데이터 패킷들을 선택하기 위해 선택기(167)를 더 포함하고, 여기서 데이터 패킷들은 그 곳에 일시적으로 저장하기 위해 FIFO 버퍼 메모리(168)로 보다 견고한" 슈퍼-로버스트" 전송을 위한 베이시스이다.
데이터 랜덤마이저(169)는 FIFO 버퍼 메모리(168)로부터 랜덤화된 데이터 패킷들을 판도하고 상기 랜덤화된 데이터 패킷들을 두 개의 입력 신호들 중의 하나로 시-분할 다중화기(170)에 제공하기 위해 연결된다.
시-분할 다중화기(170)는 뱅크된 RAM(171)으로 187-바이트 패킷들을 기록하도록 제공하기 위해 연결되고, RAM 메모리는 그것의 어드레스된 각 저장 위치에서 바이트 익스텐젼이 추가된 8-비트의 코드 바이트 하나를 저장한다.
RAM(171)은 적어도 2 개의 연속한 수퍼 그룹의 (H+K) 187-바이트 데이터 패킷들을 각각 저장하기 위해 충분히 어드레스된 저장 위치를 지닌다.
보다 로버스트 한 전송을 위해 H 개의 연속한 데이터 패킷들을 RAM(171)의 뱅크에 기록한 후에, 판독 어드레싱이 이 뱅크에 적용된다. 이 판독 어드레싱은 횡단 (G, H) 리드-솔로몬 순방향-에러-수정 인코더(172)로 H-바이트의 횡단 데이터 세그먼트를 판독하기 위해 횡단 방향 내의 H 개의 연속한 데이터 세그먼트들을 스캔한다.
데이터 어셈블러(173)는 초기 sync 바이트를 지니지 않는 것을 제외하고 MPEG-2 표준을 따르는 데이터 어셈블러(173)는 횡단 R-S FEC 인코더(172)로부터 초래된 횡단 R-S FEC 코딩을 초기 동기화 바이트를 지니지 않은 부분을 제외하고 MPEG-2 표준을 따르는 K 개의 187-바이트 데이터로 어셈블한다.
데이터 어셈블러(173)는 K 개의 패킷 각각에 식별 PID 및 연속성 카운트를 포함하는 3-바이트 헤더를 제공한다. 데이터 어셈블러(173)는 이러한 K 개의 패킷들을 두 입력 신호의 두번째로서 시-분할 다중화기(170)에 제공하기 위해 연결된다.
시-분할 다중화기(170)는 그곳에 일시적으로 저장된 수퍼 그룹을 완성하기 위해 RAM(171)의 뱅크에 기록되는 동안 이러한 187-바이트 데이터 패킷들을 포워드 한다.
이 완성된 수퍼 그룹 내의 (H+K) 개의 데이터 패킷들은 그 후 적합한 인터벌에서 RAM(71)의 뱅크로부터 순차적으로 판독된다. 바람직하게, 페이로드 데이터를 포함하는 H 개의 데이터 패킷들이 로버스트 전송을 위해 선택되기 전에 횡단 R-S FEC 코딩을 포함하는 K 개의 데이터 패킷들이 RAM(71)으로부터 판독된다.
삼단자 시분할 다중화기(174)가 키 데이터-랜덤마이저(175)로 187-바이트 데이터 패킷들을 제공하기 위해 연결된다. 키 데이터-랜덤마이저(175)는 시-분할 다중화기(174)의 출력 신호를 수신하고 그리고 시-분할 다중화기(174)의 출력 신호에 선택적으로 랜덤화된 응답을 지닌 래터럴 (207, 187) R-S FEC 인코더(5)를 제공하기 위해 연결된다.
인코더(5)는 RAM(6)으로 기록을 위해 제공되는 각 187-바이트 패킷들의 끝에 래터럴 리드-솔로몬 순방향-에러-수정 코드의 20바이트를 덧붙인다. RAM(6)은 각각 어드레스된 저장 위치에 익스텐젼을 부과한 8-비트 코드 바이트 하나를 저장하고 적어도 2 개의 연속한 (N+Q) 데이터 세그먼트 수퍼 그룹을 저장하기 위해 충분히 어드레스 된 저장 위치를 지닌다.
수퍼 그룹에 나타나는 베이직 트랜스포트 스트림의 N 개의 연속한 데이터 세그먼트들을 RAM(6)의 뱅크에 기록한 이후에, 판독 어드레싱이 횡단 방향에서 이러한 N 개의 연속한 데이터 세그먼트를 스캐닝하기 위해 이 뱅크에 적용된다. 이는 횡단(M, N) 리드-솔로몬 순방향-에러-수정 인코더(7)로 N-바이트의 횡단 데이터 세그먼트를 판독함으로써 수행된다.
데이터 어셈블러는 초기 sync 바이트를 지니지 않는 것을 제외하고 MPEG-2 표준을 따르는 Q 데이터 패킷으로 횡단 R-S FEC 인코더(7)로부터 초래된 횡단 R-S FEC 코딩을 어셈블한다.
데이터 어셈블러(8)는 각각의 패킷에 식별 PID 및 연속성 카운트를 포함하는 3-바이트 헤더를 제공한다. 이러한 패킷의 나머지 184 바이트들은 횡단 R-S FEC 코딩의 패러티 바이트들이다.
횡단 R-S FEC 인코더(7)에 의해 생성된 패러티 바이트들을 포함하는 Q 개의 데이터 세그먼트들은 시-분할 다중화기(174) 및 키-데이터-랜덤마이저(175)를 통해 RAM(6)의 뱅크에 기록될 경로가 정해지고 그것에 일시적으로 저장된 수퍼 그룹을 완성한다.
완성된 수퍼 그룹은 그 후 RAM(6)으로부터 컨볼루셔널 인터리버(9)로 판독된다. 엘리먼트(9-15)를 포함하는 도 15의 DTV 전송 장치부는 엘리먼트(9-15)를 포함하는 도 1의 DTV 전송 장치부에 대응되며, 엘리먼트 (12-15)는 도 15에 명백히 도시되지 않았다.
FIFO 버퍼 메모리(166)는 3단자 입력 신호의 첫번째로서 시-분할 다중화기(174)로 랜덤화된 표준-전송 데이터 패킷들을 전송하기 위해 연결된다. 시-분할 다중화기(174)는 3단자 입력 신호의 두버째로서 RAM(71)으로부터 판독된 로버스트-전송 데이터 패킷들을 수신하기 위해 연결된다.
데이터 어셈블러(8)는 패러티 바이트의 패킷을 위해 삼단자 신호의 세번째로서 횡단 R-S FEC 코드(7)에서 시-분할 다중화기(174)로 연결된다.
키 데이터-랜덤마이저(175)는 시-분할 다중화기(174)가 FIFO 버퍼 메모리(166) 해독으로부터 중계하는 표준-전송 데이터 패킷들을 랜덤화 한다. 키 데이터-랜덤마이저(175)는 횡단 R-S FEC 코딩으로부터 패러티 바이트들을 포함하는 패킷들의 3-바이트 헤더들을 랜덤화 하나, 수정 없이 이러한 패킷들의 184-바이트 페이로드 부분을 중계한다.
키-데이터 랜덤마이저(175)는 데이터-랜덤마이저(169)에 의해 이전에 랜덤화 된 데이터 패킷들을 데이터 패킷에 어떠한 수정을 가하지 않고 래터럴 R-S FEC 인코더(5)로 중계한다.
도 16 A 및 16 B은 결합하여 도 4 의 DTV 수신기의 수정을 도시한 도 16을 형성한다.
따라서, 여러 측면에서, 도 16A에 도시된 회로는 도 4의 DTV 수신기의 수정인 도 6과 유사하다. 수정된 도 4의 DTV 수신기의 도 16 A 부분은 전체 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러-수정 코드를 이용하는 로버스트 DTV 신호의 수신을 위해 제공되고 도 1에 도시된 송신기 타입에 의해 전송된다.
도 16 의 수정은 도 15의 전송 장치에 의해 전송된 것과 같은 슈퍼-로버스트 오디오 성분 신호를 포함하는 로버스트 DTV 신호들의 수신을 허용한다. 도 16의 수정은 또한 도 14의 DTV 송신기에 의해 송신된 로버스트 오디오 성분 신호를 지닌 DTV 신호의 수신을 허용한다.
그러나, 작동 제어 회로(80)는 도 4,5 및 6에 도시된 작동 제어 회로를 대체한다. 도 16 A 및 16 B 는 파트 80(A) 및 80(B)를 포함하는 작동 제어 회로(80)를 도시한다.
이는 도 16 A 에 도시된 엘리먼트에서 도 16 B 에 도시된 엘리먼트까지 많은 연결이 실행되는 것을 피하기 위해 도면에서 사용된 기술이다. 작동 제어 회로(80)는 작동 제어 회로(24)보다 훨씬 더 복잡하다.
작동 제어 회로(80)는 도 15에 도시되거나 또는 도 1에 도시된 타입의 송신기에 의해 송신된 것과 같은 로버스트 DTV 신호의 횡단 RS FEC 디코딩을 수행하기 위해 RAM(22)의 기록 및 판독을 위해 제공되는 것에 부가하여 추가적인 일들을 수행한다.
도 16 A 는 SELECT A 신호로서 작동 제어 회로 80(A)로부터 포워드된 위치 코드를 수신하도록 연결된 횡단 R-S FEC 디코더 애플리케이션 회로(30)를 도시한다. SELECT A 신호에 응답하여, 횡단 R-S FEC 디코더 애플리케이션 회로(30)는 RAM(22)의 한 뱅크에 일시적으로 저장된 데이터 세그먼트의 전체 데이터 필드의 횡단 R-S FEC 디코딩을 수행하기 위해 횡단 R-S FEC 디코더(31-36) 중 하나를 선택한다.
도 16 A는 R개의 코릴레이션 필터(81)를 도시한다.
이는 PID 디-랜덤마이저(38)로부터 디-랜덤화 된 PID 들을 각각의 입력 신호로 수신하기 위해 연결된다. 코릴레이션 필터(81)는 L개의 코릴리에션 필터(39)를 포함한다(도 16 A 에 명백히 도시되어 있지 않음).
이는 전체 데이터 필드로 확장하는 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들을 식별하는 PID 들 중의 각각에 대해 스파이크 응답을 생성한다. 코릴레이션 필터(81)는 또한 보다 로버스트 한 오디오 데이터 전송 또는 보다 구체적인 로버스트 데이터 전송을 표현하는 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들을 식별하는 PID 들중의 하나에 각각 대응하는 스파이크 응답을 생성한다.
도 16 A는 위치 코드 래치(82) 및 위치 코드 래치(82)에서 위치 코드를 위한 4-단계 이동 레지스터(83)를 도시한다.
이는 도 6에 도시된 위치 코드 래치에서 위치 코드를 위한 단일-위상 이동 레지스터(41) 및 위치 코드 래치(40)를 대체한다. 위치 코드 래치(82)는 코릴레이션 필터(39)를 제외한 추가적인 코릴레이션 필터들을 포하하는 코릴레이션 필터들(81)로부터 초래된 더 많은 피트를 지닌 위치 코드를 일시적으로 저장할 수 있다.
4-단계 이동 레지스터(83)는 일시적으로 4개의 데이터 필드를 위해 각각 연속적인 위치 코드워드를 저장하고, 4-단계 위치 레지스터(83) 내에 저장딘 위치 코드워드들은 수행하는 작동을 결정하는데 사용되는 작동 제어 회로 80(A)로 제공된다. 이동 레지스터(83) 내의 다수의 단계들을 증가시키는 것은 "슁글"된 작동이 이용될 때 서로 오버랩되는 로버스트 오디오 전송의 다른 사이클의 트랙을 유지하는 것을 간략화 한다.
횡단 R-S FEC 코드의 패러티 바이트들을 포함하는 데이터 패킷의 PID에 뒤따라 나오는 4개의 비트들은 데이터 패킷이 속하는 로버스트 전송 사이클을 식별하는 PID 익스텐젼으로서 사용될 수 있다.
위치-코드 래치(82)의 위치 코드워드는 특정 타입의 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들의 PID들에 응답하여 스파이크를 생성하는 코릴레이션 필터들(81)중의 하나를 위한 비트 래치로부터 1을 포함한다.
위치-코드 래치(82)의 위치 코드워드는 스파이크 응답을 생성하지 않는 나머지 코릴레이션 필터들(81)을 위한 비트 래치로부터 0을 포함한다. 왜냐하면 그러한 응답하는 코릴레이션 필터(81)들이 현재 데이터 필드에 존재하지 않기 때문이다.
위치-코드 래치(82)는 다음 데이터 필드의 시작까지 위치 코드워드를 보유한다, SHIFT CLOCK 신호에 응답하는 그 시간에서 위치 코드워드는 다음 4개의 데이터 필드 인터벌 구간을 통한 일시적 저장을 위해 이동 레지스터(83)로 이동된다.
그 후, 위치-코드 래치(82)는 RESET 신호에 응답하여 모든-ZERO 조건으로 리셋된다. SHIFT CLOCK 및 RESET 신호들은 작동 제어 회로 내의 카운터 회로의 카운트에 응답하여 작동 제어 회로(80) 내의 회로에 의해 생성된다.
이동 레지스터(83)의 단계들 중에 하나에 일시적으로 저장된 각각의 위치 코드워드들은 제1 및 제 2 위치를 지닌다. 각 위치 코드워드의 제1 위치는 동일한 데이터 필드 내에서 그 자체의 전체 싸이클을 완성시키는 로버스트 전송을 위한 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트의 PIDS를 검출하는 코릴레이션 필터(81)에 의해 생성된다.
작동 제어 회로(80)는 그러한 로버스트 전송의 횡단 R-S FEC 디코딩을 수행하기 위해 제 1 이동 레지스터 단계(83) 내에 저장된 위치 코드워드의 제 1 위치에 응답한다. 이 횡단 R-S FEC 디코딩은 도 16A에 도시된 회로에서 수행된다.
각 위치 코드워드의 제 2 위치는 그 자체의 전체 사이클을 완성하기 위해 하나 이상의 데이터 필드를 요가는 각각의 로버스트 전송을 위한 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들의 PIDS를 검출하는 코릴레이션 필터(81)에 의해생성된 비트로 구성된다.
작동 제어 회로(80)는 보다 견고한 전송의 횡단 R-S FEC 디코딩을 수행하기 위해 이동 레지스터(83)의 제 2 단계 내에 저장된 위치 코드워드의 제 2 위치에 응답한다. 이 횡단 R-S FEC 디코딩은 도 16B에 도시된 회로에서 수행된다.
도 16에서 도시된 회로에서 수행된 횡단 R-S FEC 디코딩은 도 6의 회로에서 수행된 것과 유사하다. 그러나, 작동 제어 회로(80)는 4-단계 이동 레지스터(83)의 제 1 단계로부터 위치 코드워드의 제 1 위치 비트를 OR 연산한다.
이 OR 연산은 동일한 데이터 필드 내의 전체 사이클을 완성시키는 로버스트 전송이 수신되고 있는지의 표시를 생성한다.
위치 코드워드의 제 1 위치 내의 모든 비트들이 0인 경우, 이러한 비트들의 OR는 0이다. 이는 이전의 데이터 필드 구간동안 동일한 데이터 필드 내에서 그 자체의 전체 사이클을 완성한 로버스트 전송이 RAM(22)에 기록되지 않았음을 나타낸다.
이 정보에 응답하여, 작동 제어 회로(80)는 수신된 마지막 데이터 필드를 일시적으로 저장하는 RAM(22)의 뱅크 내의 저장 위치를 먼저 스캐닝하고, 스캐닝은 횡단 R-S FEC 디코딩을 수행하기 위해 실행된다.
이는 DTV 수신기에서 전력 소비를 줄여준다. 작동 제어 회로(80)는 횡단 R-S FEC 디코더 애플리케이션 회로(30)로 제어 신호를 제공하고 그 제어 신호의 모든 비트는 0이다.
이는 횡단 R-S FEC 디ㅗ딩을 수행하기 위해 횡단 R-S FEC 디코더들(31-36)을 선택하는 횡단 R-S FEC 디코더 애플리케이션 회로(30)를 먼저 설치한다.
이동 레지스터 단계(83)의 첫번째 단계내에 보유된 위치 코드워드의 제 1 위치 내의 비트들 중의 하나가 1 인 경우, 이러한 비트들을 OR 하면 1이다. 동일한 데이터 필드 내에서 그 자체의 전체 사이클을 완성하는 로버스트 전송이 이전 데이터 필드동안 RAM(22)에 기록되었음을 작동 제어 회로(80)에 표시한다.
따라서, 작동 제어 회로(80)는 횡단 R-S FEC 디코딩을 수행하기 위해 수신된 마지막 데이터 필드를 일시적으로 저장하기 위해 RAM(22) 뱅크 내의 저장 위치르 스캔한다.
작동 제어 회로(80)는 이동 레지스터 단계(83)의 첫번째 단계에서 보유된 위치 코드워드의 제 1 위치를 제어 신호로서 횡단 R-S FEC 디코더 애플리케이션 회로(30)로 포워드 한다.
횡단 R-S FEC 디코더 애플리케이션 회로(30)는 따라서 횡단 R-S FEC 디코딩을 수행하기 위해 횡단 R-S FEC 디코더들(31-36)중의 수정된 하나를 선택하기 위해 조절된다.
횡단 R-S FEC 디코딩이 횡단 R-S FEC 디코더(31-36)에 의해 데이터 필드에 수행되거나 또는 필요하지 않다고 결정된 경우, 데이터 필드의 세그먼트들이 RAM(22)으로부터 도 16B에 도시된 래터럴 (207, 187) R-S FEC 디코더(125)로 순차적으로 판독된다.
(207, 187) R-S FEC 디코더(125)는 래터럴 리드-솔로몬 순방향-에러 수정을 수행한다. R-S FEC 디코더(125)는 수정되지 않은 채 남아있는 바이트 에러들을 포함하는지를 표시하는 각 데이터 패킷 내의 TEI 비트를 리셋한다.
(207, 187)R-S FEC 디코더(125)는 각 187-바이트 데이터 패킷을 데이터 디-랜덤마이저(26)에 제공한다. 데이터 디-랜덤마이저(26)는 디-랜덤화된 187-바이트 데이터 패킷들을 트랜스포트 스트림 디-멀티플렉서(84)로 제공하기 위해 연결되고, 그것은 적합한 패킷 디코더들에 저장하기 위해 데이터 패킷 내의 PID 들에 응답한다.
도 5 의 DTV 수신기 내와 같이, 비디오 데이터 패킷들은 도 16B에 도시된 DTV 수신기기 내의 MPEG-2 디코더(28)에 분류된다.
(207, 187) R-S FEC 디코더(125)는 수정된 207-바이트 데이터 세그먼트들을 지닌 뱅크된 RAM(85)을 제공하고, 데이터 세그먼트의 각각은 데이터 디-랜덤마이저(26)로 제공된 것과 같은 각각의 187-바이트 데이터 패킷을 포함하며 또한 래터럴 (207, 187) R-S FEC 코딩의 20 패러티 바이트들을 포함한다.
RAM(85)은 207-바이트 데이터 세그먼트들 중의 하나로 기록하기 위해 조절되고, 207-바이트 데이터 세그먼트는 데이터 디-랜덤마이저(26) 응답에서 나타나는 로버스트 오디오 전송을 위한 횡단 R-S FEC 코딩의 바이트를 포함하는 데이터 패킷 또는 오디오 데이터 패킷으 포함한다.
트랜스포트 스트림 디-멀티플렉서(84)는 데이터 패킷의 PID와 관련된 정보를 지닌 작동 제어 회로 80(B)를 제공한다. 이 정보는 로버스트 오디오 전송을 위해 횡단 R-S FEC 코딩의 바이트를 포함하는 데이터 패킷의 PID에 뒤따르는 4-비트 PID 익스텐젼과 관련된 정보를 포함한다.
이동 레지스터(83) 내에 저장된 위치 코드워드와 결합된 정보는 작동 제어 회로 (80(B))가 적합한 RAM(85)의 뱅크로 로버스트 오디오 전송을 위한 횡단 R-S FEC 코딩의 바이트를 포함하는 데이터 패킷 및 오디오 데이터 패킷의 기록을 지시하는 것을 가능하게 한다.
이는 "슁글" 된 로버스트 오디오 전송을 구현함에 있어 중요하다.
RAM(85)은 어드레스 된 저장 위치에서 익스텐전을 부과한 8 비트의 데이터 바이트를 저장한다. RAM(85)은 로버스트 오디오 전송과 관련된 데이터 패킷의 가장 큰 수퍼 그룹들 중 적어도 두 개의 연속한 것들을 저장하기 위해 충분히 어드레스된 저장 위치를 지닌다.
뱅크화 된 RAM(85)의 기록 및 판독 작동은 본 명세서에서 이미 기술한 도 12의 DTV 수신기의 뱅크화 된 RAM(62)의 것과 유사하다.
RAM(22)으로부터 판독된 후 베이스밴드 DTV 신호를 처리하는 것은 이동 레지스터(83)의 제 2 단계에 저장된 위치 코드워드의 제2 위치에 의해 좌우된다. 이 제 2 위치는 그 자체의 완전한 사이클을 수행하기위해 하나 이상의 데이터 필드를 취하는 각각의 가능한 로버스트 전송과 관련된다.
로버스트 전송과 관련된 데이터 세그먼트들 및 로버스트 전송과 관련되지 않은 데이터 세그먼트들을 혼합하는 DTV 신호의 사이클이 RAM(22)으로부터 판독되고 그 사이클로부터 횡단 R-S FEC 코딩을 포함한 데이터 세그먼트의 PID가 코릴레이션 필터들(81) 중의 하나에 의해 검출돈 이후에 시작된다. 이 PID 의 검출은 이동 레지스터(83)의 제 2 단계에 저장된 위치 코드워드의 제 2 부분에 기념된다.
작동 제어 회로(80)는 RAM(85)으로부터 판독되고 RAM(85)에 기록되는 소정의 패턴을 생성하기 위해 이동 레지스터(83)의 제 2 단계에 저장된 위치 코드의 제 2 위치에 응답한다.
상기 소정의 패턴들은 작동 제어 회로(80)의 내부 메모리에 저장된다. 기록 어드레싱의 소정 패턴은 RAM(85) 뱅크를 위해 생성되고 RAM(85)은 RAM(85)에 기록하기 위해 트랜스포트 스트림 디-멀티플렉서(84)에서 제공하는 데이터 패킷으로부터 수퍼 그룹을 어셈블한다.
RAM(85)의 이 뱅크는 동시에 데이터 바이트에 기록되고, 그곳에서 판독된 이전에 수정된 에러를 지닌 일부 어드레스된 저장위치로 기록된다. 기록 어드레싱의 소정 패턴은 로버스트 오디오 전송에서 사용되는 횡단 R-S FEC 디코딩의 타입에 따라 다수의 데이터 필드로 확장한다.
제작에 있어서, 저장 위치의 이전 판독이 즉시 수행되고 그 후 각각 기록되며, 이는 판독 후 기록 작동에 따라, 판독 어드레싱은 기록 어드레싱의 일 부분이다. 저장 위치로부터 수정된 에러-바이트를 먼저 판독하는 것이 수행된 후에 상기 저장 위치들은 다시-기록되고, 판독 어드레싱의 패턴은 여전히 소정의 기록 어드레싱 패턴의 일 부분에 대응한다.
그러나, 횡단 R-S 에러-수정 절차가 수행된 이후에, 판독 어드레싱 패턴이 곧 시작된다. 소정의 횡단 판독 및 기록 어드레싱이 횡단 R-S FEC 디코딩 절차에 포함되어 RAM(85)의 뱅크를 위해 생성된다.
횡단 판독 어드레싱은 수퍼 그룹을 통한 각 횡단 경로의 바이트 스트림에서 그 디코더를 선택하는 횡단 R-S FEC 디코더 애플리케이션 회로(90)를 통해 선택된 횡단 R-S FEC 디코더까지 바이트 스트림을 판독한다.
횡단 기록 어드레싱은 원래 어드레스된 저장 위치로 다시 기록하는 것을 수행하고 에러 수정이 된 후 바이트 스트림은 횡단 R-S FEC 디코더 애플리케이션 회로(90)를 통해 선택된 횡단 R-S FEC 디코더로부터 되돌아 온다.
작동 제어 회로 80(B)는 로버스트 오디오 전송 사이클의 시작에서 이동 레지스터(83)의 제 2 단계로부터 제공되는 위치 코드워드의 제 2 부분에 응답하는 SELECT B 를 생성한다.
로버스트 오디오 전송 사이클이 종결될 때까지, 작동 제어 회로 80(B)는 횡단 R-S FEC 디코더 애플리케이션 회로(90)가 제어 신호를 수신하기 위해 연결되고 SELECT B 신호를 계속해서 제공한다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)가 RAM(85) 내에 일시적으로 저장된 데이터 세그먼트들의 횡단 R-S FEC 디코딩을 구현하기 위해 다수의 횡단 R-S FEC 디코더들 중의 하나를 선택하기 위해 SELECT B 신호에 의해 조절된다.
SELECT B 신호로서 횡단 R-S FEC 디코더 애플리케이션 회로(90)로 포워드된 위치 코드워드의 제 2 위치는 오디오의 (20, 16) 횡단 R-S FEC 코딩을 지닌 전송기 브로드캐스팅을 식별하는 PID 의 검출을 기념할 수 있다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)는 스캔된 각 횡단 코드 경로의 바이트 에러들을 수정하기 위해 (20,16) 횡단 R-S FEC 디코더(91)를 선택하기 위해 SELECT B 신호에 응답한다.
SELECT B 신호는 오디오의 (22, 16) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅의 검출을 기억하고, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러들을 수정하기 위해 (22, 16) 횡단 R-S FEC 디코더(92)를 선택하는 것에 응답한다.
SELECT B 신호가 오디오의 (26, 16) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (30, 16) 횡단 R-S FEC 디코더(94)를 선택하는 것에 응답한다.
SELECT B 신호가 오디오의 (62, 32) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (62, 32) 횡단 R-S FEC 디코더(95)를 선택하는 것에 응답한다.
SELECT B 신호가 오디오의 (90, 32) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (90, 32) 횡단 R-S FEC 디코더(96)를 선택하는 것에 응답한다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)에 의해 선택된 횡단 R-S FEC 디코더들(91-96) 중의 하나를 이용하여 바이트-에러-수정 과정을 통해 처리된 오디오 데이터 패킷들을 포함하는 데이터 세그먼트들은 순차적으로 RAM(85)에서 판독된다.
일부 제작에 있어, RAM(85)으로부터 판독은 판독-후-기록 작동의 일부이다. 또 다른 제작에 있어, 수퍼 그룹 상의 바이트-에러 수정이 빠르게 수행되고, 이러한 바이트-에러-수정 과정이 수행된 후에 곧 판독이 수행된다. 이것은 비디오 와 오디오 데이터 패킷간의 차등 지연을 감소시킨다.
RAM(85)으로부터 판독된 데이터 세그먼트들 중 어느것이 RAM(85)을 이용하여 구현된 R-S FEC 디코딩 과정이 구현된 이후에 이전에 발견된 수정될 필요가 없는 데이터 패킷들을 포함하는 RAM(85)으로부터 수정될 수 있는지를 결정할 필요가 있다.
횡단(207, 187) R-S FEC 디코더(97)는 RAM(85)에서 판독된 데이터 세그먼트들을 수신하기 위해 연결된다. R-S FEC 디코더(97)는 바이트 에러를 포함하는 것을 표시하는 TEI 비트를 지닌 오디오 데이터 패킷상에서 추가적 바이트 수정을 시도한다.
그러한 오디오 데이터 패킷 내의 바이트 에러들이 수정된 경우, TEI 비트는 패킷 내의 바이트 에러 표시를 제거하기 위해 리셋되고 그 후 187-바이트 데이터 패킷으로서 데이터 디-랜덤마이저(98)로 20 R-S FEC 코드 패러티 바이트를 제외한 데이터 세그먼트의 위치를 제공한다.
데이터 디-랜덤마이저(98)가 디-랜덤화 된 오디오 데이터 패킷들을 지닌 AC-3 디코더(29)를 제공하기 위해 연결된다. 데이터 디-랜덤마이저(98)의 작동은 데이터 필드 내의 세그먼트의 수를 각 데이터 세그먼트에 덧붙임으로써 활성화 된다. 이것은 디-인터리빙이 수행된 이후에 RAM(22, 85) 내에 저장되어 있고 R-S FEC 디코딩 과정을 통해 전송되는 다수의 세그먼트와 함께 곧 수행될 수 있다.
데이터 세그먼트에 앞서 DSS 인터벌에 세그먼트 수를 적합하게 하는 것이 편리하다.
도 17 A 및 17 B를 결합하여 형성된 도 17은 도 7의 DTV 수신기를 수정하는 것이다. 따라서, 많은 측면에서, 도 17A에 도시된 회로는 도 7의 수신기의 도 9의 수정과 유사하다.
수정된 도 7의 DTV 에서 수정된 도 17A 부분은 전체 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러-수정 코드를 이용하는 로버스트 DTV 신호의 수신을 제공하고 도 1 에 도시된 송신기 유형에 의해 전송된다.
도 17 의 수정은 해프 데이터 필드를 횡단하는 횡단 리드-솔로몬 순방향-에러-수정 코드를 이용하고 도 15의 전송 장치에 의해 전송된 것과 같은 수퍼-오디오 성분 신호를 포함하는 로버스트 DTV 신호의 수신을 허용한다.
도 17의 수정은 또한 도 14의 DTV 송신기에 의해 전송된 것과 같은 로버스트 오디오 성분 신호를 지닌 DTV 신호의 수신을 허용한다. 그러나, 작동 제어 회로(86)는 도 7,8 및 9에 도시된 작동 제어 회로(124)를 대체한다.
도 17A 및 17 B 는 파트 86(A) 및 86(B)를 포함하는 작동 제어 회로(86)를 도시하며, 이는 도 17 A에 도시된 엘리먼트에서 도 17B 에 도시된 엘리먼트의 다수의 연결을 실행하는 것을 피하는 도면의 기법이다. 작동 제어 회로(86)는 작동 제어 회로(124)보다 훨씬 더 복잡하다.
도 1 또는 15에서 도시된 타입의 전송 장치에 의해 전송된 것과 같은 로버스트 DTV 신호의 횡단 R-S FEC 디코딩을 수행하기 위해 RAM(122)의 판독 및 기록을 제공하는 것 외에 추가적인 일을 수행한다.
도 17A 는 SELECT A 신호로서 작동 제어 회로 (86(A))로부터 포워드된 위치 코드를 수신하기위해 연결된 횡단 R-S FEC 디코더 애플리케이션 회로(130)를 도시한다.
SELECT A 신호에 응답하여, 횡단 R-S FEC 디코더 애플리케이션 회로(130)는 RAM(122)의 한 뱅크에 일시적으로 저장된 데이터 세그먼트의 해프 데이터 필드를 횡단 R-S FEC 디코딩을 구현하기 위해 횡단 R-S FEC 디코더(131-136)들 중의 하나를 선택한다.
도 17 A 는 R개의 코릴레이션 필터(87)를 도시한다. 상기 코릴레이션 필터는 PID 디-랜덤마이저(38)로부터 디-랜덤화된 PID 들을 각각의 입력 신호로 수신하기 위해 연결된다.
코릴레이션 필터(87)는 해프 데이터 필드로 확장하는 횡단 R-S FEC 코딩을 포함하는 PID 식별 데이터 세그먼트들 중의 각각에 대응하는 스파이크 응답을 생성하는 L 개의 코릴레이션 필터(139)(도 17A 에 명백히 도시되지 않음)를 포함한다.
코릴레이션 필터(87)는 더 견고한 오디오 데이터 전송 또는 다른 특정한 더 견고한 로버스트 데이터 전송을 나타내는 횡단 R-S FEC 코딩을 포함하는 PID 식별 데이터 세그먼트들 중의 하나에 각각 응답하는 스파이크 응답을 생성하는 추가적인 코릴레이션 필터들을 포함한다.
도 16A 는 위치 코드 래치(88)와 상기 위치 코드 래치(88)로부터 위치 코드를 위한 4-단계 이동 레지스터(89)를 도시한다. 이는 도 9 에 도시된 위치 코드 래치(10)로부터 위치 코드를 위한 단일-단계 레지스터(141) 및 위치 코드 래치(140)를 대체한다.
위치 코드 래치(88)는 추가 코릴레이션 필터들을 포함하는 코릴레이션 필터들(87)과 코릴레이션 필터들(139)로부터 초래된 더 많은 비트들을 지닌 위치 코드를 일시적으로 저장할 수 있다.
4-단계 레지스터(89)는 일시적으로 두 개의 데이터 필드를 위한 각각의 연속한 위치 코드워드를 저장하고, 4-단계 이동 레지스터(89) 내에 저장된 위치 코드가 수행하는 작동을 결정하기 위해 사용하는 작동 제어 회로(86(A))에 제공된다.
이동 레지스터(89) 내의 다수의 단계를 증가하는 것은 "슁글"된 작동이 이용될 때 서로 오버랩되는 다른 로버스트 오디오 전송 사이클의 트랙을 유지하는 것을 단순화 한다.
횡단 R-S FEC 코드의 패러티 바이트들을 포함하는 데이터 패킷의 PID를 계승하는 4개의 비트들은 데이터 패킷이 속하는 로버스트 전송의 사이클을 식별하는 PID 익스텐전으로서 사용될 수 있다.
위치-코드 래치(88)로부터 위치 코드워드는 특정 타입의 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트의 PID 들에 응답하는 스파이크를 생성하는 코릴레이션 필터(87)들 중의 하나를 위해 비트 래치로 부터 1을 포함한다.
위치-코드 래치(88)로부터 위치 코드워드는 스파이크 응답을 생성하지 않는 다른 코릴레이션 필터들(87)을 위해 비트 래치로부터 0을 포함한다. 왜냐하면 그러한 코릴레이션 필터(87)들의 PID들이 현재 데이터 필드 내에 존재하지 않는 것에 응답하기 때문이다.
위치-코드 래치(86)는 다음 해프 데이터 필드의 시작까지 위치 코드워드를 보유한다. 그 때에 다음의 두 개의 데이터 필드 인터벌 동안 일시적 저장을 위해 이동 레지스터(89)로 위치 코드워드는 SHIFT CLOCK 신호에 응답하여 이동된다.
그 후, 위치-코드 래치(88)는 RESET 신호에 응답하여 모든-ZERO 조건으로 리셋된다. SHIFT CLOCK 및 RESET 신호들은 작동 제어 회로(86) 내의 회로에 의해 생성되고, 작동 제어 회로(86)는 작동 제어 회로(86) 내의 카운터 회로의 카운트에 응답한다.
이동 레지스터(89) 단계 중 하나에 일시적으로 저장된 각각의 위치 코드들은 제 1 및 제 2 부분을 지닌다. 각 위치 코드워드의 제 1 위치는 동일한 해프 데이터 필드 내에서 그 자체의 전체 사이클을 완성하는 각각의 로버스트 저송을 위한 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들의 PIDS를 검출하는 코릴레이션 필터(87)에 의해 생성되는 비트로 구성된다.
작동 제어 회로(86)는 그러한 로버스트 전송의 횡단 R-S FEC 디코딩을 수행하기 위해 제 1 이동 레지스터 단계(83) 내에 저장된 위치 코드워드의 제 1 위치에 응답한다. 이 횡단 R-S FEC 디코딩은 도 17A에 도시된 회로에서 수행된다.
각 위치 코드워드의 제 2 위치는 그 자체의 전체 사이클을 완성하기 위해 하나 이상의 데이터 필드를 요하는 각각의 로버스트 전송을 위한 횡단 R-S FEC 코딩을 포함하는 데이터 세그먼트들의 PIDS를 검출하는 코릴레이션 필터(81)에 의해생성된 비트로 구성된다.
작동 제어 회로(86)는 보다 견고한 전송의 횡단 R-S FEC 디코딩을 수행하기 위해 이동 레지스터(89)의 제 2 단계 내에 저장된 위치 코드워드의 제 2 위치에 응답한다. 이 횡단 R-S FEC 디코딩은 도 17B에 도시된 회로에서 수행된다.
도 16에서 도시된 회로에서 수행된 횡단 R-S FEC 디코딩은 도 6의 회로에서 수행된 것과 유사하다. 그러나, 작동 제어 회로(80)는 4-단계 이동 레지스터(83)의 제 1 단계로부터 위치 코드워드의 제 1 위치 비트를 OR 연산한다.
이 OR 연산은 동일한 데이터 필드 내의 전체 사이클을 완성시키는 로버스트 전송이 수신되고 있는지의 표시를 생성한다.
위치 코드워드의 제 1 위치 내의 모든 비트들이 0인 경우, 이러한 비트들의 OR는 0이다. 이는 이전의 데이터 필드 구간동안 동일한 해프 데이터 필드 내에서 그 자체의 전체 사이클을 완성한 로버스트 전송이 RAM(122)에 기록되지 않았음을 나타낸다.
이 정보에 응답하여, 작동 제어 회로(86)는 수신된 마지막 데이터 필드를 일시적으로 저장하는 RAM(122)의 뱅크 내의 저장 위치를 먼저 스캐닝하고, 스캐닝은 횡단 R-S FEC 디코딩을 수행하기 위해 실행된다.
이는 DTV 수신기에서 전력 소비를 줄여준다. 작동 제어 회로(86)는 횡단 R-S FEC 디코더 애플리케이션 회로(130)로 제어 신호를 제공하고 그 제어 신호의 모든 비트는 0이다.
이는 횡단 R-S FEC 디코딩을 수행하기 위해 횡단 R-S FEC 디코더들(131-136)을 선택하는 횡단 R-S FEC 디코더 애플리케이션 회로(30)를 먼저 설치한다.
이동 레지스터 단계(89)의 첫번째 단계내에 보유된 위치 코드워드의 제 1 위치 내의 비트들 중의 하나가 1 인 경우, 이러한 비트들을 OR 하면 1이다. 동일한 데이터 필드 내에서 그 자체의 전체 사이클을 완성하는 로버스트 전송이 이전 데이터 필드동안 RAM(122)에 기록되었음을 작동 제어 회로(86)에 표시한다.
따라서, 작동 제어 회로(86)는 횡단 R-S FEC 디코딩을 수행하기 위해 수신된 마지막 데이터 필드를 일시적으로 저장하기 위해 RAM(122) 뱅크 내의 저장 위치르 스캔한다.
작동 제어 회로(86)는 이동 레지스터 단계(89)의 첫번째 단계에서 보유된 위치 코드워드의 제 1 위치를 제어 신호로서 횡단 R-S FEC 디코더 애플리케이션 회로(130)로 포워드 한다.
횡단 R-S FEC 디코더 애플리케이션 회로(130)는 따라서 횡단 R-S FEC 디코딩을 수행하기 위해 횡단 R-S FEC 디코더들(131-136)중의 수정된 하나를 선택하기 위해 조절된다.
횡단 R-S FEC 디코딩이 횡단 R-S FEC 디코더(131-136)에 의해 데이터 필드에 수행되거나 또는 필요하지 않다고 결정된 경우, 데이터 필드의 세그먼트들이 RAM(122)으로부터 도 17B에 도시된 래터럴 (207, 187) R-S FEC 디코더(125)로 순차적으로 판독된다.
(207, 187) R-S FEC 디코더(125)는 래터럴 리드-솔로몬 순방향-에러 수정을 수행한다. R-S FEC 디코더(125)는 각각의 데이터 패킷 내의 TEI 비트를 토글하고, 각 데이터 패킷은 아직 수정될 수 없는 바이트 에러들을 찾아낸다.
(207, 187) R-S FEC 디코더(125)는 데이터 디-랜덤마이저(126)로 20 R-S FEC 코드 패러티 바이트들을 제외한 데이터 세그먼트 부분을 187-바이트 데이터 패킷으로서 제공한다.
데이터 디-랜덤마이저(126)는 디-랜덤화된 데이터를 트랜스포트 스트림 디-멀티플렉서(84)로 제공하기 위해 연결되고, 이는 디-랜덤화된 데이터를 적합한 데이터 디코더들로 분류하기 위해 데이터 패킷 내의 PID들에 응답한다.
비디오 데이터 패킷들은 MPEG-2 디코더(28)로 분류된다.
데이터 디-랜덤마이저(126)에 나타나는 로버스트 오디오 전송을 위한 횡단 R-S FEC 코딩의 바이트들을 포함하는 오디오 데이터 패킷들 및 데이터 패킷들이 뱅크된 RAM(85)에 기록된다.
트랜스포트 스트림 디-멀티플렉서(84)는 데이터 패킷의 PID와 관련된 정보를 지닌 작동 제어 회로 86(B)를 제공한다. 이 정보는 로버스트 오디오 전송을 위해 횡단 R-S FEC 코딩의 바이트를 포함하는 데이터 패킷의 PID에 뒤따르는 4-비트 PID 익스텐젼과 관결합된 정보는 작동 제어 회로 (86(B))가 적합한 RAM(85)의 뱅크로 로버스트 오디오 전송을 위한 횡단 R-S FEC 코딩의 바이트를 포함하는 데이터 패킷 및 오디오 련된 정보를 포함한다.
이동 레지스터(89) 내에 저장된 위치 코드워드와 데이터 패킷의 기록을 지시하는 것을 가능하게 한다. 이는 "슁글" 된 로버스트 오디오 전송을 구현함에 있어 중요하다.
RAM(85)은 어드레스 된 저장 위치에서 익스텐전을 부과한 8 비트의 데이터 바이트를 저장한다. RAM(85)은 로버스트 오디오 전송과 관련된 데이터 패킷의 가장 큰 수퍼 그룹들 중 적어도 두 개의 연속한 것들을 저장하기 위해 충분히 어드레스된 저장 위치를 지닌다.
뱅크화 된 RAM(85)의 기록 및 판독 작동은 본 명세서에서 이미 기술한 도 12의 DTV 수신기의 뱅크화 된 RAM(62)의 것과 유사하다.
RAM(22)으로부터 판독된 후 베이스밴드 DTV 신호를 처리하는 것은 이동 레지스터(89)의 제 2 단계에 저장된 위치 코드워드의 제2 위치에 의해 좌우된다. 이 제 2 위치는 그 자체의 완전한 사이클을 수행하기위해 각각 해프 데이터 필드 이상을 취하는 가능한 로버스트 전송과 관련된다.
로버스트 전송과 관련된 데이터 세그먼트들 및 로버스트 전송과 관련되지 않은 데이터 세그먼트들을 혼합하는 DTV 신호의 사이클이 RAM(122)으로부터 판독되고 그 사이클로부터 횡단 R-S FEC 코딩을 포함한 데이터 세그먼트의 PID가 코릴레이션 필터들(87) 중의 하나에 의해 검출된 이후에 제 2 해프 데이터 필드 내에서 시작된다.
이 PID 의 검출은 이동 레지스터(89)의 제 2 단계에 저장된 위치 코드워드의 제 2 부분에 기억된다.
작동 제어 회로(86)는 RAM(85)으로부터 판독되고 RAM(85)에 기록되는 소정의 패턴을 생성하기 위해 이동 레지스터(89)의 제 2 단계에 저장된 위치 코드의 제 2 위치에 응답한다.
상기 소정의 패턴들은 작동 제어 회로(86)의 내부 메모리에 저장된다. 기록 어드레싱의 소정 패턴은 RAM(85) 뱅크를 위해 생성되고 RAM(85)은 RAM(85)에 기록하기 위해 트랜스포트 스트림 디-멀티플렉서(84)에서 제공하는 데이터 패킷으로부터 수퍼 그룹을 어셈블한다.
RAM(85)의 이 뱅크는 동시에 데이터 바이트에 기록되고, 그곳에서 판독된 이전에 수정된 에러를 지닌 일부 어드레스된 저장위치로 기록된다. 기록 어드레싱의 소정 패턴은 로버스트 오디오 전송에서 사용되는 횡단 R-S FEC 디코딩의 타입에 따라 다수의 데이터 필드로 확장한다.
제작에 있어서, 저장 위치의 이전 판독이 즉시 수행되고 그 후 각각 기록되며, 이는 판독 후 기록 작동에 따라, 판독 어드레싱은 기록 어드레싱의 일 부분이다.
저장 위치로부터 수정된 에러-바이트를 먼저 판독하는 것이 수행된 후에 상기 저장 위치들은 다시-기록되고, 판독 어드레싱의 패턴은 여전히 소정의 기록 어드레싱 패턴의 일 부분에 대응한다. 그러나, 횡단 R-S 에러-수정 절차가 수행된 이후에, 판독 어드레싱 패턴이 곧 시작된다.
소정의 횡단 판독 및 기록 어드레싱이 횡단 R-S FEC 디코딩과 관련하여 RAM(85)의 뱅크를 위해 생성된다. 횡단 판독 어드레싱은 수퍼 그룹을 통한 각 횡단 경로의 바이트 스트림에서 그 디코더를 선택하는 횡단 R-S FEC 디코더 애플리케이션 회로(90)를 통해 선택된 횡단 R-S FEC 디코더까지 바이트 스트림을 판독한다.
횡단 기록 어드레싱은 원래 어드레스된 저장 위치로 다시 기록하는 것을 수행하고 에러 수정이 된 후 바이트 스트림은 횡단 R-S FEC 디코더 애플리케이션 회로(90)를 통해 선택된 횡단 R-S FEC 디코더로부터 되돌아 온다.
작동 제어 회로 86(B)는 로버스트 오디오 전송 사이클의 시작에서 이동 레지스터(89)의 제 2 단계로부터 제공되는 위치 코드워드의 제 2 부분에 응답하는 SELECT B 를 생성한다.
로버스트 오디오 전송 사이클이 종결될 때까지, 작동 제어 회로 86(B)는 횡단 R-S FEC 디코더 애플리케이션 회로(90)가 제어 신호를 수신하기 위해 연결되고 SELECT B 신호를 계속해서 제공한다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)가 RAM(85) 내에 일시적으로 저장된 데이터 세그먼트들의 횡단 R-S FEC 디코딩을 구현하기 위해 다수의 횡단 R-S FEC 디코더들 중의 하나를 선택하기 위해 SELECT B 신호에 의해 조절된다.
SELECT B 신호로서 횡단 R-S FEC 디코더 애플리케이션 회로(90)로 포워드된 위치 코드워드의 제 2 위치는 오디오의 (20, 16) 횡단 R-S FEC 코딩을 지닌 전송기 브로드캐스팅을 식별하는 PID 의 검출을 기억할 수 있다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)는 스캔된 각 횡단 코드 경로의 바이트 에러들을 수정하기 위해 (20,16) 횡단 R-S FEC 디코더(91)를 선택하기 위해 SELECT B 신호에 응답한다.
SELECT B 신호는 오디오의 (22, 16) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅의 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러들을 수정하기 위해 (22, 16) 횡단 R-S FEC 디코더(92)를 선택하는 것에 응답한다.
SELECT B 신호가 오디오의 (26, 16) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (26, 16) 횡단 R-S FEC 디코더(94)를 선택하는 것에 응답한다.
SELECT B 신호가 오디오의 (30, 16) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (30, 16) 횡단 R-S FEC 디코더(95)를 선택하는 것에 응답한다.
SELECT B 신호가 오디오의 (62, 32) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (62, 32) 횡단 R-S FEC 디코더(95)를 선택하는 것에 응답한다.
*SELECT B 신호가 오디오의 (90, 32) 횡단 R-S FEC 코딩을 지닌 PID 식별 브로드캐스팅 검출을 기억하는 경우, 횡단 R-S FEC 디코더 애플리케이션 회로(90)는 바이트 에러를 수정하기 위해 (90, 32) 횡단 R-S FEC 디코더(96)를 선택하는 것에 응답한다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)에 의해 선택된 횡단 R-S FEC 디코더들(91-96) 중의 하나를 이용하여 바이트-에러-수정 과정을 통해 처리된 오디오 데이터 패킷들을 포함하는 데이터 세그먼트들은 순차적으로 RAM(85)에서 판독된다.
일부 제작에 있어, RAM(85)으로부터 판독은 판독-후-기록 작동의 일부이다. 또 다른 제작에 있어, 수퍼 그룹 상의 바이트-에러 수정이 빠르게 수행되고, 이러한 바이트-에러-수정 과정이 수행된 후에 곧 판독이 수행된다. 이것은 비디오 와 오디오 데이터 패킷간의 차등 지연을 감소시킨다.
RAM(85)으로부터 판독된 데이터 세그먼트들 중 어느것이 RAM(85)을 이용하여 구현된 R-S FEC 디코딩 과정이 구현된 이후에 이전에 발견된 수정될 필요가 없는 데이터 패킷들을 포함하는 RAM(85)으로부터 수정될 수 있는지를 결정할 필요가 있다.
횡단(207, 187) R-S FEC 디코더(97)는 RAM(85)에서 판독된 데이터 세그먼트들을 수신하기 위해 연결된다. R-S FEC 디코더(97)는 바이트 에러를 포함하는 것을 표시하는 TEI 비트를 지닌 오디오 데이터 패킷상에서 추가적 바이트 수정을 시도한다.
그러한 오디오 데이터 패킷 내의 바이트 에러들이 수정된 경우, TEI 비트는 패킷 내의 바이트 에러 표시를 제거하기 위해 리셋되고 그 후 187-바이트 데이터 패킷으로서 데이터 디-랜덤마이저(98)로 20 R-S FEC 코드 패러티 바이트를 제외한 데이터 세그먼트의 위치를 제공한다.
데이터 디-랜덤마이저(98)가 디-랜덤화 된 오디오 데이터 패킷들을 지닌 AC-3 디코더(29)를 제공하기 위해 연결된다. 데이터 디-랜덤마이저(98)의 작동은 데이터 필드 내의 세그먼트의 수를 각 데이터 세그먼트에 덧붙임으로써 활성화 된다.
이것은 디-인터리빙이 수행된 이후에 RAM(22, 85) 내에 저장되어 있고 R-S FEC 디코딩 과정을 통해 전송되는 다수의 세그먼트와 함께 곧 수행될 수 있다. 데이터 세그먼트에 앞서 DSS 인터벌에 세그먼트 수를 적합하게 하는 것이 편리하다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)에 의해 선택된 횡단 R-S FEC 디코더들(91-96) 중의 하나를 이용하여 바이트-에러 수정 과정을 통해 처리된 오디오 데이터 패킷들을 포함하는 데이터 세그먼트들은 RAM(85)에서 횡단(207, 187) R-S FEC 디코더(97)로 순차적으로 판독된다.
R-S FEC 디코더는(97) 바이트 에러를 포함하는 것을 표시하는 TEI 비트를 지닌 오디오 데이터 패킷 상에서 추가 바이트 수정을 시도한다. 그러한 오디오 데이터 패킷 내의 바이트 에러가 수정된 경우, TEI 비트는 패킷 내의 바이트 에러의 표시를 제거하도록 리셋된다.
(207, 187) R-S FEC 디코더(97)는 그 후 20 바이트의 R-S FEC 코드 패러티 바이트를 제외한 데이터 세그먼트 부분을 187-바이트 데이터 패킷으로서 데이터 디-랜덤마이저(98)로 제공한다. 데이터 디-랜덤마이저(98)는 디-랜덤화된 오디오 데이터 패킷들을 지닌 AC-3 디코더(29)를 제공하기 위해 연결된다.
도 16 의 DTV 수신 장치는 도 13의 DTV 수신기에서 사용되는 수신기 제작 개념에 따라 수정될 수 있다. 즉, 로버스트 오디오 전송의 횡단 R-S FEC 디코딩은 다른 RAM(85)을 이용하기 보다 RAM(22)에서 작동이 수행될 수 있다.
도 17의 DTV 수신 장치는 유사하게 또 다른 RAM(85)을 이용하기 보다 RAM(122)에서 로버스트 오디오 전송의 횡단 R-S FEC 디코딩이 수행되도록 수정될 수 있다.
횡단 R-S FEC 디코더(97) 및 데이터 디-랜덤마이저(98)는 그러한 수정으로 횡단 R-S FEC 디코더에 의해 대신 수행되고 있는 그들의 역할을 분배할 수 있다.
트랜스포트 스트림 디-멀티플렉서(84)는 애플리케이션을 위해 데이터 디-랜덤마이저(26)로부터 AC-3 디코더(29)로 디-랜덤화 된 오디오 데이터 패킷드을 분류할 수 있다.
연속한 횡단 R-S FEC 디코딩 과정 간의 횡단 R-S FEC 디코딩의 이점이 희생된다. 그러나, 덜 로버스트한 비디오 데이터 패킷 각각에 대한 보다 견고한 오디오 데이터 패킷 내에 지연이 줄어든다.
도 18 은 슈도-2VSB 로버스트-전송 신호를 함께 지닌 표준-전송 DTV 신호 전송을 가능케 하는 도 14의 DTV 송신기의 수정을 도시한다.
게다가, 도 18의 수정은 이 로버스트-전송 신호의 횡단 R-S FEC 코딩을 허용함으로써 로버스트 신호를 "슈퍼-로버스트"로 만든다. 도 18의 수정과 관련하여, RAM(71)에서 판독된 로버스트 전송을 위한 데이터 패킷들은 입력 신호로서 시-분할 다중화기(74)로 직접적으로 적용되지 않는다.
디-멀티플렉서(101)는 RAM(71)에서 판독된 데이터 패킷들의 184-바이트 페이로드 부분을 3-바이트 헤더와 분리하고 입력 신호로서 데이터 랜덤마이저(102)에 184-바이트 페이로드 부분을 제공하기 위해 연결된다.
데이터-랜덤마이저(102)는 184-바이트 페이로드 부분 내의 데이터를 랜덤화 하며, 이는 후에 1496 비트(187바이트)를 사용하여 구체화 되는 A/53, 부록 D의 PRBS를 지닌 것을 익스클루시브-OR 연산을 함으로써 수행된다.
데이터-랜덤마이저(102)는 입력 신호로서 리-샘플러(103)에 출력 신호 내의 랜덤화되 데이터를 제공한다. 리-샘플러(103)는 각 184-바이트 페이로드 부분의 각 정보 비트를 즉시 반복함으로써 코드율를 반으로 나눈다.
어셈블러(104)는 시-분할 다중화기(74)에 대한 입력 신호로서 187-바이트 데이터 패킷을 제공하기 위해 도 14 의 DTV 송신기에서와 같이 RAM(71)에서 판독되어 제공되는 멀티플렉서(74) 입력 신호 대신 연결된다.
어셈블러(104)는 디-멀티플렉서(101)로부터 수신된 각 헤더에 대응하는 두 개의 새로운 헤더를 생성한다. 각각의 두 개의 새로운 헤더는 연속성 카운트와 관련하여 이전(old) 헤더와 다르다.
이전 헤더의 연속성 카운트는 두 배로 곱해지고 그 결과값의 MSB(most significant bit)는 새로운 헤더의 첫번째를 위한 연속성 카운트를 생성하기 위해 버려진다.
새로운 헤더의 첫번째의 연속성 카운트는 새로운 헤더의 2번째를 위한 연속성 카운트를 생성하기 위해 1까지 증가된다. 어셈블러(104)는 시-분할 다중화기(74)의 입력 신호로 제공되는 187-바이트 패킷을 생성하기 위해 새로운 헤더의 첫번째에 수정된 데이터의 369 바이트 중 초기 192 바이트를 덧붙인다.
어셈블러(104)는 시-분할 다중화기(74)로 입력 신호로서 제공되는 다음 187-바이트 패킷을 생성하기 위해 새로운 헤더의 두 번째로 수정된 데이터의 368 바이트 중 마지막 192 바이트를 덧붙인다.
도 14의 전송기의 또 다른 도 18의 수정은 데이터 랜덤마이저(75)를 횡단 (207, 187)R-S FEC 인코더(5)로 입력 신호를 제공하기 위해 연결된 키 데이터 랜덤마이저(105)로 대체한 것이다.
도 18 에 수정된 도 10의 전송기 나머지 부분은 도 14 의 수정되지 않은 전송기와 같이 작동하고 추가적인 수정 없이 연결된 엘리먼트(5-15)를 포함한다. 키 데이터 랜덤마이저(105)는 선택적으로 어셈블러(104)가 제공하는 데이터 패킷들의 페이로드의 랜덤화를 생략함으로써, 그 안의 데이터는 12-위상 트렐리스 코더(10)에 의해 형성된 트렐리스 코딩 과정에서 슈도-2VSB 심볼들이 생성되도록 한다.
키 데이터 랜덤마이저(105)는 어셈블러(104)가 제공하는 데이터 패킷의 3-바이트 헤더 페이로드의 비트를 랜덤화 한다.
도 19 는 슈도-2VSB 수정을 이용하는 보다 견고한 "슈퍼-로버스트" 신호의 전송을 가능케 하는 도 15의 전송 장치의 수정을 도시한다.
이러한 도 19의 수정과 관련하여, RAM(71)이 판독한 슈퍼-로버스트 전송을 위한 데이터 패킷들은 시-분할 다중화기(81)에 입력 신호로 직접적으로 적용되지 않는다.
대신에, RAM(71)이 판독한 슈퍼-로버스트 전송을 위한 데이터 패킷들은 도 18에 대응하는 엘리먼트와 유사하게 연결된 엘리먼트(101-104)를 포함하는 회로에 제공된다.
시-분할 다중화기(174)는 도 15의 전송 장치 내의 RAM(71)으로 부터 직접적으로 수신된 입력 신호를 대신하여 어셈블러(104)로부터 입력 신호를 수신한다.
도 11 의 수정인 또 다른 도 19의 전송 장치는 래터럴 (207,187) R-S FEC 인코더(5)를 지닌 키 데이터 랜덤마이저(4)를 대체한다. 키 데이터 랜덤마이저(4)와 같이, 키 데이터 랜덤마이저(106)는 선택적으로 어셈블러(8)가 제공하는 데이터 패킷들의 페이로드 랜덤화를 생략한다.
또한, 키 데이터 랜덤마이저(105)와 같이, 키 데이터 랜더마이저(106)는 어셈블러(104)가 제공하는 데이터 패킷들의 페이로드 의 랜덤화를 선택적으로 생략한다. 도 19의 수정된 전송기의 나머지 부분은 엘리먼트(5-15)를 포함하고, 수정되지 않은 도 10의 전송 장치를 포함하는 전송기에서 작동과 같이 추가적인 수정없이 연결된다.
도 20 은 전체 8VSB 심볼 알파벳의 -3, -1, +5, 및 +7 를 배제한 로버스트-전송 신호를 함께 지닌 표준-전송 DTV 신호 전송을 가능케 하는 도 14의 DTV 송신기의 수정안을 도시한다.
또한, 도 20의 수정안은 이 로버스트-전송 신호의 횡단 R-S FEC 코딩을 "슈퍼-로버스트"로 만드는 것을 허용한다. 도 20 의 수정은 일반적으로 도 18의 수정과 유사하다.
도 20의 수정은 데이터-랜덤마이저(102)로부터 랜덤화 된 페이로드 데이터의 코드율를 반으로 나누기 위한 리-샘플러(103)를 이용하지 않는다. 대신, 리-샘플러(107)는 각 184-바이트 내의 각 정보 비트 뒤에 1을 즉시 삽입함으로써 코드율를 반으로 줄이기 위해 사용되고, 187-바이트-패킷 어셈블러(104)로 결과적으로 수정된 368 바이트를 제공한다.
키 데이터 랜덤마이저(105)는 선택적으로 어셈블러(104)가 제공하는 데이터 패킷들의 페이로드 랜덤화를 생략함으로써, 데이터는 12-위상 트렐리스 코더(10)에 의해 수행된 트렐리스 코딩 과정에서 다시 -7, -5, +1, 및 + 3 심볼만을 발생한다. 키 데이터 랜덤마이저(105)는 그러나 어셈블러(104)가 제공하는 데이터 패킷들의 3-바이트 헤더 페이로드들의 비트를 랜덤화 한다.
도 21 은 도 15의 전송 장치의 수정을 도시하고, 도 15의 전송장치는 전체 8VSB 심볼 알파벳의 -3, -1, +5 및 +7 심볼 값을 배제한 수정을 이용한 보다 견고한 "슈퍼-로버스트" 신호를 지닌 로버스트-전송 DTV 신호의 전송을 가능케 한다.
도 21 수정은 일반적으로 도 19의 수정과 유사하다. 도 14의 전송 장치의 도 20 수정과 같이, 도 15의 전송 장치의 도 21 수정은 데이터-랜덤마이저(102)로부터 랜덤화된 페이로드 데이터의 코드율를 반으로 하기 위한 리-샘플러(103)를 대체한 리-샘플러(107)를 이용한다.
도 22 A 및 22B는 결합하여 전체 데이터 필드를 횡단할 수 있는 횡단 R-S FEC 코드를 이용한 DTV 신호를 위한 도 16의 DTV 수신기의 수정안의 도 22 구조도를 형성한다.
도 22 A 에서, 복수-모드의 12-위상 트렐리스 디코더(120)는 도 16 A에 도시된 12-위상 트렐리스 디코더(20)를 대체한다. 복수-모드 12-위상 트렐리스 디코더(120)가 슈도-2VSB 수정을 심볼 디코딩할 수 있는 경우, 도 22 A 및 22B 에 도시된 DTV 수신기는 도 18 의 DTV 송신기 또는 도 19에 의해 수정된 도 1 DTV 송신기에 의해 송신된 DTV 신호를 수신할 수 있다.
복수-모드의 12-위상 트렐리스 디코더(120)가 전체 8VSB 심볼 알파벳의 -3, -1, +5 및 +7 심볼 갓을 배제한 심볼 디코딩 수정을 할 수 있다고 가정한다. 그러면, 도 22A 및 22B에 도시된 DTV 수신기는 도 21에 수정된 도 1 의 DTV 수신기에 의해 또는 도 20 의 DTV 송신기에 의해 송신된 DTV 신호를 수신할 수 있다.
도 16 DTV 송신기의 작동 제어 회로(80)는 도 22 DTV 수신기 내의 작동 제어 회로(110)로 대체된다.
도 22 A 및 22B는 파트 110(A) 및 110(B)를 포함하는 작동 제어 회로(110)를 도시하고, 이는 도 22 A에 도시된 엘리먼트에서 도 22 B에 도시된 엘리먼트를 연결하는 것을 피하기 위한 도면에서 사용된 기법이다.
작동 제어 회로(110)는 작동 제어 회로(80)와 복수-모드 트렐리스 디코더(120)가 작동하는 모드에서 작동 제어 회로(110)가 제어한다는 점에서 다르고, 그 제어를 적용하기 위한 연결은 도 22A 에 명백히 도시되어 있지 않다.
작동 제어 회로(110) 내의 ROM은 각 데이터 필드의 어떤 부분이 제한된 8VSB 심볼 알파벳으로부터 이끌려 나왔는지와 각 데이터 필드의 어떤 부분이 완전한 8VSB 심볼 알파벳으로부터 이끌려 나왔는지를 매핑한다.
이 ROM은 입력 어드레싱의 부분으로서 각각의 연속한 데이터 필드의 래스터 스캐닝에 있어 연속한 시볼의 카운팅을 수신한다. ROM의 입력 어드레싱의 다른 부분은 현재 데이터 필드 내의 로버스트 전송 패턴을 선택한다.
ROM은 디코더가 디코딩을 위해 현재 제공하고 있는 심볼이 전체 8VSB 심볼 알파벳으로부터 또는 제한된 알파벳으로부터 선택되었는지를 표시하는 맵 정보를 지닌 복수-모드 트렐리스 디코더(120)를 제공한다.
맵 정보가 제한된-알파벳 심볼들이 현재 복수-모드 트렐리스 디코더(120)에 제공되고 있음을 표시할 때, 트렐리스 디코딩 내의 결정 트리는 현재 수신된 심볼들이 8VSB 심볼들의 제한된 알파벳으로부터 배제된 표준화된 조정 레벨을 지녔는지의 결정을 배제하기 위해 선택적으로 잘라낸다.
도 22 B는 도 16B의 뱅크된 RAM(85)을 대체하는 뱅크된 RAM(185)을 도시한다.
RAM(185)은 207-바이트 데이터 세그먼트가 아니라 230-바이트 데이터 세그먼트를 저장하기 위해 셋업된다는 점에서 RAM(85)과 다르다. 이러한 230-바이트 데이터 세그먼트 각각은 제한된 알파벳 데이터 세그먼트 쌍으로부터 추출된 두 개의 2-바이트 데이터-패킷 헤더들로 구성된 6-바이트 헤더를 포함한다.
이러한 230-바이트 데이터 세그먼트 각각은 한 쌍의 제한된-알파벳 데이터 세그먼트로부터 추출된 래터럴 R-S FEC 코드의 패러티 바이트 쌍으로부터 추출되 래터럴 R-S FEC 코드의 40 패러티 바이트를 포함한다.
RAM(185)에 저장된 각 230-바이트 데이터 세그먼트로 부가적 바이트를 덧붙이는 것이 편리하며, 230-바이트 데이터 세그먼트 내의 데이터가 랜덤화 되는 것과 관련된 데이터 필드 내의 다수의 데이터 세그먼트에 부가적 바이트 코드를 덧붙인다.
도 22B 는 바이트 에러 수정 이후에 187-바이트 데이터 패킷을 지닌 데이터 디-랜덤마이저(26)를 제공하도록 연결된 래터럴(207, 187) R-S FEC 디코더(125)를 도시한다.
데이터 디-랜덤마이저(26)는 디-랜덤화된 데이터 패킷들을 제공하기 위해 도 16 의 트랜스포트 스트림 디-멀티플렉서(84)대신에 사용되는 트랜스포트 스트림 디-멀티플렉서(184)에 연결된다.
트랜스포트 스트림 디-멀티플렉서(184)는 MPEG-2 디코더(28)로 비디오 데이터 패킷을 선택하고 그리고 AC-3 디코더(29)로 오디오 데이터 패킷을 선택한다. 트랜스포트 스트림 디-멀티플렉서(184)는 또한 슈퍼-로버스트 전송과 관련된 패킷의 PID들에 관한 정보를 지닌 작동 제어 회로(110(B))를 제공한다.
이 정보는 슈퍼-로버스트 전송을 위한 횡단 R-S FEC 코딩의 바이트를 포함하는 데이터 패킷의 PID에 연속되는 4-비트 PID 익스텐젼과 관련된 정보를 포함한다.
이동 레지스터(83)내에 저장된 위치 코드워드와 결합된 이 정보는 작동 제어 회로(110(B))가 RAM(185)의 적합한 뱅크로 슈퍼-로버스트 전송 관련 230-바이트 데이터 세그먼트를 기록하는 것을 가능하게 한다.
*도 22B 는 제한된-알파벳 데이터 패킷에 관한 2:1 압축기(111)로 바이트 에러 수정을 한 207-바이트 데이터 세그먼트들을 제공하기 위해 연결된다. 2:1 데이터 압축기(111)는 207-바이트 제한된 알파벳 데이터 세그먼트들의 각 쌍으로부터 단일 230-바이트 데이터 세그먼트를 생성하고, 230-바이트 데이터 세그먼트는 RAM(185)의 뱅크에 기록된다.
2:1 데이터 압축기(111)는 RAM(185)에 기록된 230-바이트 데이터 세그먼트의 6-바이트 내에 통합하기 위해 207-바이트의 제한된-알파벳 데이터 세그먼트의 각 쌍으로부터 3-바이트 헤더를 추출한다.
2:1 데이터 압축기(111)는 207-바이트의 제한된-알파벳 데이터 세그먼트의 각 쌍으로부터 래터럴 R-S FEC 코드의 20 패러티 바이트들을 추출하고, RAM(185)에 기록된 230-바이트 데이터 세그먼트의 40-바이트 부분 내에 통합한다.
2:1 데이터 압축기(111)는 제한된-알파벳 데이터 세그먼트의 남아 있는 페이로브 부분으로부터 중복 교차 비트를 삭제한다. 그 후, 2:1 데이터 압축기(111)는 제한된-알파벳 데이터 세그먼트의 각 연속 쌍 중에서 더 이르거나 더 늦은 것으로부터 남아 있는 92-바이트의 바이트 페이로드 부분을 결합한다.
이는 각각의 원 데이터 패킷의 184-바이트 페이로드 부분을 다시 생성하고, 각각의 원 데이터 패킷은 제한된 8VSB 알파벳으로부터 심볼을 이용한 슈퍼-로버스트 전송을 위하여 횡단 R-S FEC 코딩내에 포함된다.
*이러한 데이터 패킷의 재생성된 페이로드 부분 내의 바이트 에러를 수정하기 위해 사용되는 횡단 R-S FEC 디코딩 과정은 횡단 R-S FEC 디코더 애플리케이션 회로(90)에 의해 선택된 횡단 R-S FEC 디코더들(91-96)중의 하나를 이용하여 수행된다.
작동 제어 회로(110)는 이러한 횡단 R-S FEC 디코딩 과정동안 RAM(185)의 기록 및 판독을 제어하고, 이것은 도 16 B의 DTV 수신장치 내에서 횡단 R-S FEC 디코딩 과정 동안 작동 제어 회로(80)가 RAM(85)의 판독 및 기록을 제어하는 것과 유사하다.
횡단 R-S FEC 디코더 애플리케이션 회로(90)에 의해 선택된 횡단 R-S FEC 디코더들(91-96) 중의 하나를 이용한 바이트-에러-수정 과정에 의해 처리된 슈퍼-로버스트 데이터 패킷들은 RAM(185)에서 순차적으로 판독된다.
데이터 세그먼트들을 세그먼트 쌍으로 다시 확장하기 위한 회로(112)가 RAM(185)에서 판독된 230-바이트 데이터 세그먼트들을 수신하기 위해 연결된다. 상기 회로(112)는 RAM(185)에서 판독된 각각의 230-바이트 데이터 세그먼트에 응답하는 두 개의 207-바이트 데이터 세그먼트들을 재생성한다.
각 230-바이트 데이테 서그먼트의 184-바이트 페이로드 부분은 도 18 및 도 19 또는 도 20 및 도 21과 관련하여 설명된 부분과 유사한 절차를 이용하여 리-샘플된다.
207-바이트 데이터 세그먼트의 쌍 중의 전자(the earlier one)는 그 데이터 세그먼트를 위한 래터럴 R-S FEC 코딩의 20 패러티 바이트 및 3-바이트 패킷 헤더과 함께 리-샘플링됨으로써 초래되는 초기 184 바이트를 결합함으로써 재구성된다.
207-바이트 데이터 세그먼트의 쌍 중 후자(the later one)는 그 데이터 세그먼트를 위한 래터럴 R-S FEC 코딩의 20 패러티 바이트 및 3-바이트 패킷 헤더과 함께 리-샘플링됨으로써 초래되는 초기 184 바이트를 결합함으로써 재구성된다.
래터럴 (207,187) R-S FEC 디코더(113)는 회로(112)로부터 207-바이트 데이터 세그먼트들을 수신하기 위해 연결된다. 상기 R-S FEC 디코더(113)는 바이트 에러를 포함하는 것을 표시하는 TEI 비트를 지닌 데이터 패킷에서 추가적인 바이트 수정을 시도하고, 상기 TEI 비트는 패킷 내에서 바이트 에러의 표시를 제거하기 위해 토글된다.
래터럴 R-S FEC 디코더(113)는 제한된-알파벳 데이터 패킷을 위해 2:1 압축기(114)로 187-바이트 패킷들을 제공하기 위해 연결된다.
2:1 압축기(114)는 187-바이트 래터럴 R-S FEC 디코더(113)로부터 수신하는 각 187-바이트 데이터 패킷쌍에서 생성되는 단일 187-바이트 보조-서비스 데이터 패킷을 지닌 데이터 디-랜덤마이저(115)를 제공하기 위해 연결된다.
단일 187-바이트 데이터 패킷의 3-바이트 헤더는 압축되고 있는 187-바이트 데이터 쌍 중의 후자의 3-바이트 헤더와 반드시 일치한다. 압축되는 187-바이트 데이터 패킷 쌍의 TEI 비트 모두 수정되지 않은 바이트 에러가 없는 경우, 단일 187-바이트 보조-서비스 데이터 패킷의 TEI 비트는 수정되지 않은 바이트 에러가 없음을 표시하기 위해 변하지 않은 채 남게 된다.
하나의 187-바이트 보조-서비스 데이터 패킷의 TEI 비트는 압축되는 187-바이트 데이터 패킷 쌍의 TEI 비트 중 하나 또는 전부에 의해 이전에 신호화 된 수정되지 않은 바이트 에러가 있음을 표시할 필요가 있는 경우 변화된다.
2:1 데이터 압축기(114)가 제공하는 하나의 187-바이트 보조-서비스 데이터 패킷 각각의 184-바이트 페이로드는 압축되는 187-바이트 데이터 패킷 쌍의 페이로드 부분의 중복 교차 비트를 삭제함으로써 생성된다.
데이터 디-랜덤마이저(115)는 2:1 압축기(114)로부터 랜덤화 된 보조-서비스 데이터 패킷들을 수신하기 위해 그리고 보조-서비스 데이터 패킷을 위해 디코더(116)에 디-랜덤화 된 보조-서비스 데이터 패킷들을 제공하기 위해 연결된다.
도 23 A 및 23 B는 해프 데이터 필드를 횡단할 수 있는 횡단 R-S FEC 코드를 이용하는 DTV 신호를 위해 도 17의 DTV 수신기를 수정한 도 23의 구조도를 형성한다.
도 23 A에서, 복수-모드 12-위상 트렐리스 디코더(120)는 도 17A 에 도시된 12-위상 트렐리스 디코더(20)를 대체한다. 도 17의 DTV 수신기의 작동 제어 회로(86)는 도 23의 DTV 수신기 내의 작동 제어 회로(114)로 대체된다. 도 23 A 및 23 B 는 파트 114(A) 및 114(B)를 포함하는 작동 제어 회로(114)를 도시한다.
이는 도 23 A 내에 도시된 엘리먼트로부터 도 23B에 도시된 엘리먼트로 다수의 연결을 실행하는 것을 피하기 위해 도면에서 사용된 기법이다.
작동 제어 회로(114)는 복수-모드 트렐리스 디코더(120)의 작동 모드를 제어하고, 이것은 작동 제어 회로(110)가 도 22의 DTV 수신기에서 복수-모드 트렐리스 디코더(120)의 작동 모드를 제어하는 것과 유사하다.
도 23에 도시된 도 17B의 DTV 수신기 회로의 수정은 도 22 B에 도시된 도 16 B DTV 수신기 회로의 수정과 유사하다.
도 23 B 는 뱅크화 된 RAM(185)이 도 17B의 뱅크화 된 RAM(85)으로 대체되는 것을 도시한다. 도 17의 전송 스트림 디-멀티플렉서(84)는 MPEG-2 디코더(28)로 비디오 데이터 패킷을 선택하고 AC-3 디코더(29)로 오디오 데이터 패킷을 선택하는 트랜스포트 스트림 디-멀티플렉서(184)로 대체된다.
트랜스포트 스트림 디-멀티플렉서(184)는 또한 슈퍼-로버스트 전송과 관련된 패킷의 PID들에 대한 정보를 지닌 작동 제어 회로(114(B))를 제공한다. 이동 레지스터(89) 내에 저장된 위치 코드워드와 결합된 정보는 작동 제어 회로(114(B))가 RAM(185)의 적합한 뱅크에 슈퍼-로버스트 전송과 관련된 230-바이트 데이터 세그먼트들을 기록하는 것을 가능하게 한다.
이러한 230-바이트 데이터 세그먼트들은 도 22 B의 수신장치에서와 같이 연결되어 작동하는 2:1 압축기(111)에 의해 생성된다. 작동 제어 회로(114)는 횡단 R-S FEC 디코딩 과정 동안 RAM(85)의 기록 및 판독을 제어하고, 이는 도 17의 DTV 수신 장치에서 횡단 R-S FEC 디코딩 동안 RAM(85)의 기록 및 판독을 제어하는 것과 유사한 방법으로 수행된다.
데이터 세그먼트를 세그먼트 쌍으로 다시 확장하기 위한 회로(112), 래터럴 (207, 187) R-S FEC 디코더(113), 2:1 데이터 압축기(114), 데이터 디-랜덤마이저(115) 및 부속 서비스 데이터 패킷을 위한 디코더(116)는 도 22 B 수신 장치에서와 같이 연결되어 작동한다.
"배경 기술"에서 설명한 바와 같이, supra, DTV 수신기는 현재의 수신된 DTV 신호가 8VSB 심볼 전체 또는 그 알파벳의 반만을 이용하여 전송되었는지에 대한 지식을 이용하기 위해 알고 있어야 한다.
상기 지식은 복수-모드 트렐리스 디코더(120) 내의 트렐리스 디코딩의 적합한 모드 선택을 허용한다. 이 지식은 또한 결정-피드백 등화 필터링을 구현하기 위해 사용되는 데이터-슬라이싱 과정을 개선하는데 이용된다.
8VSB 전체 알파벳의 반만을 이용하는 전송은 변함없이 동일한 방법으로 수행될 수 있다. 따라서, DTV 송신기에서 DTV 수신기로 신호를 보내기 위해 그러한 로버스트 전송이 어떻게 이루어 지는지에 대해 추가적 도움이 필요 없다.
그 결과 브로드캐스터는 그러한 로버스트 전송이 어떻게 다른 유형의 전송과 시-분할 다중화 되는지를 선택할 수 있다. 그러나, DTV 송신기는 상기 로버스트 전송이 어떻게 되는지를 DTV 수신기로 신호전송을 할 필요가 있다.
일반적으로, 데이터 필드 내에서 연속적으로 보다 로버스트한 신호 전송의 세그먼트 쌍들을 그룹화 하는 것이 속도를 개선하는 점에 있어 보다 유리하다. 속도를 개선하는 것과 함께 적응성 등화기(adaptive equalizer)의 웨이팅 계수가 보다 로버스트한 신호 전송에 응답하는 적합한 값으로 수렴된다.
0번째 데이터 필드의 초기 세그먼트를 넘버링 하는 관행이 이하 설명된다. 한 쌍의 데이터 세그먼트의 연속한 그룹이 데이터 필드의 1번째 데이터 세그먼트에서 시작하는 경우, 한 쌍의 데이터 세그먼트의 연속한 그룹은 156 개의 가능한 길이를 지니는 필드의 2번째, 4번째, 6번째,,...308번째, 310 번째 또는 312 번째 데이터 세그먼트에서 종결될 수 있다.
한 쌍의 데이터 세그먼트의 연속한 그룹이 데이터 필드의 2번째 데이터 세그먼트에서 시작하는 경우, 한 쌍의 데이터 세그먼트의 연속한 그룹은 155 개의 가능한 길이를 지니는 필드의 3번째, 5번째, 7번째,,...307번째, 309 번째 또는 311 번째 데이터 세그먼트에서 종결될 수 있다.
한 쌍의 데이터 세그먼트의 연속한 그룹이 데이터 필드의 3번째 데이터 세그먼트에서 시작하는 경우, 한 쌍의 데이터 세그먼트의 연속한 그룹은 155 개의 가능한 길이를 지니는 필드의 4번째, 6번째, 8번째,,...308번째, 310 번째 또는 312 번째 데이터 세그먼트에서 종결될 수 있다.
한 쌍의 데이터 세그먼트의 연속한 그룹이 데이터 필드의 4번째 데이터 세그먼트에서 시작하는 경우, 한 쌍의 데이터 세그먼트의 연속한 그룹은 154 개의 가능한 길이를 지니는 필드의 5번째, 7번째, 9번째,,...307번째, 309 번째 또는 311 번째 데이터 세그먼트에서 종결될 수 있다.
한 쌍의 데이터 세그먼트의 연속한 그룹이 데이터 필드의 5번째 데이터 세그먼트에서 시작하는 경우, 한 쌍의 데이터 세그먼트의 연속한 그룹은 154 개의 가능한 길이를 지니는 필드의 6번째, 8번째, 10번째,,...308번째, 310 번째 또는 312 번째 데이터 세그먼트에서 종결될 수 있다.
따라서 계속되는 경우 연속적으로 그룹화된 쌍의 가능한 길이들이 연속적으로 사라진다. 데이터 필드의 310번째 데이터 세그먼트에서 한 쌍의 데이터 세그먼트들의 연속한 그룹이 시작하는 경우, 하나의 가능한 길이만을 지닌 그 필드의 311번째 데이터 그룹에서만 끝날 수 있다.
데이터 필드의 11번째 데이터 세그먼트에서 한쌍의 데이터의 연속한 그룹이 시작하는 경우, 단지 하나의 가능한 길이를 지닌 그 필드의 312번째 데이터 세그먼트에서 끝날 수 있다.
연속적으로 그룹화 된 세그먼트 쌍의 가능한 패턴의 전체 수는 156이고, 여기에 1에서 155까지 모든 수의 합을 2배하여 더하고, 여기에 데이터 필드 내의 로버스트 전송 가능성이 전혀 없을 확률을 더한다.
1에서 155까지의 모든 숫자의 합은 12,090이다. 연속적으로 그룹화된 세그먼트 쌍들의 가능한 총 수는 156+2(12,090)+1 = 24,337 이다.
*8VSB 심볼들의 알파벳의 반만을 이용하여 전송된 데이터 세그먼트들의 패턴과 관련하여 하나의 데이터 필드에서 또 다른 데이터 필드로 변화가 있다고 가정하자.
그 후, 심볼 디코딩 과정을 시간적으로 적절하게 조절하기 위해 수신기로 패턴과 관련된 정보를 전송하는 것이 유리하다. 그러한 로버스트 전송과 관련된 정보가 데이터 필드의 0번째 데이터 세그먼트의 92개 심볼의 "예약된" 부분동안 코드화 된 형태로 전송될 수 있고, 이 "예약된" 부분은 즉시 DFS(data field synchronization) 신호를 뒤따른다.
예를 들어, 이 정보는 1과 0 들을 지닌 6개의 연속한 PN15 시퀀스까지 각각 +6.125 및 -3.75 의 표준화된 모듈 레벨에서 전송된다.
6개의 연속한 PN15 시퀀스들이 15 개의 다른 위상과 동일한 PN15 시퀀스의 15개의 다른 위상의 컴플리먼트들의 순열에 제한되는 경우, 각각의 PN15 시퀀스는 30개의 가능한 조건들을 코드화 할 수 있다.
PN 15 시퀀스의 모든 15개의 가능한 위상들 및 그것의 두 개의 가능한 극성의 분별 모두는 이진-코드화된 기수-30(radix-30) 번호를 생성하기 위해 사용될 수 있다.
3개 한 쌍의 PN15 시퀀스는 그 후 ROM 이 데이터 필드를 위한 로버스트 신호 전송의 27,000의 256 종류와 관련된 완전한 패턴 명령을 지닌 작동 제어 회로 내의 ROM 에 어드레스 하기 위해 8-비트 이진수를 이용할 수 있다.
이는 312-세그먼트 데이터 필드 내에 포함된 연속적으로 그룹화된 세그먼트 쌍들의 모든 가능한 패턴을 설명하기에 충분하다. 남아 있는 3개 한 쌍의 PN15 시퀀스들은 다음 데이터 필드를 위한 로버스트 신호 패턴을 설명할 수 있다.
두 개의 데이터 필드의 0번째 데이터 세그먼트 내의 각 데이터 필드를 위한 로버스트 신호 전송의 패턴 설명은 버스트 노이즈가 데이터 필드의 0번째 세그먼트로 가끔 손상될 때 패턴 정보의 손실 영향성을 감소시킨다.
DTV 수신기는 각각의 PN15 시퀀스의 위상을 결정할 수 있도록 쉽게 제작된다. DTV 수신기 시퀀스는 매우 정확하게 PN511 매치 필터링을 이용하여 PN511 시퀀스의 타이밍을 결정할 수 있으며, 이것은 심볼 에포크(epochs)의 중앙을 측정하기 위한 시간 기준을 설립하게 한다.
*심볼 에포크의 빈도는 브라잇-스펙트럼-라인(bright-spectral-line) 방법을 이용하여 매우 정확하게 결정될 수 있고, 브라잇-스펙트럼 라인 방법은 심볼-속도 클락킹을 포함하는 DTV 수신기내의 모든 샘플 클락킹에서 크리스털 오실레이터의 오실레이션을 조정하는 방법이다.
데이터 필드에 앞선 상기 PN511 시퀀스를 포함하는 0번째 데이터 세그먼트 동안 PN511 매치 필터링을 이용하여 설정된 시간 기준의 심볼-속도 클락킹에서 아주 약간의 위상 이탈이 있다.
일반적으로, 데이터 필드의 시작에서 보다 로버스트한 신호를 연속적으로 그룹화 한 세그먼트를 배치하는 것이 속도를 개선하는 점에 있어 보다 유리하다. 속도를 개선하는 것과 함께 적응성 등화기(adaptive equalizer)의 웨이팅 계수가 보다 로버스트한 신호 전송에 응답하는 적합한 값으로 수렴된다.
왜냐하면 수렴 과정 내에서 0번째 데이터 세그먼트에서 알려진 PN511 및 3쌍의 PN62 시퀀스들의 이점이 보다 로버스트한 알려지지 않은 데이터가 시작하기 이전에 알려지지 않은 데이터를 많이 조정할 필요없이 이용될 수 있기 때문이다.
보다 로버스트한 신호 전송의 세그먼트 상들의 연속한 그룹이 데이터 필드의 첫번째 데이터 세그먼트 내에서 시작하기 위해 항상 제한디고 그룹에는 단지 156개의 가능한 길이만이 있다.
데이터 필드 내에 로버스트 전송이 일어날 가능성이 없는 확률을 부가하면, 단지 157개의 가능한 로버스트 전송 패턴이 있다. 한 쌍의 PN15 시퀀스들은 데이터 필드에서 302 =900 개의 로버스트 신호 전송 패턴을 구체화 할 수 있다.
이는 연속한 보다 로버스트한 신호 전송의 세그먼트 쌍의 그룹이 데이터 필드 내에서 제한된 수의 소정의 세그먼트들에서 시작하는 것을 허용한다. 데이터 필드에서 로버스트 신호 전송의 900개의 가능한 패턴을 허용하는 것은 현재 데이터 필드의 0번째 데이터 세그먼트의 예약된 섹션 내에서 단지 두 개의 PN15 시퀀스를 이용하여 현재 데이터 필드 내의 패턴을 설명하는 것을 허용한다.
현재 데이터 필드의 0번째 데이터 세그먼트의 예약된 섹션 내의 또 다른 두 개의 PN15 시퀀스는 다음 데이터 필드를 위한 로버스트 신호 전송의 패턴을 설명할 수 있다.
현재 데이터 필드의 0번째 데이터 세그먼트에 예약된 섹션 내에 남아 있는 두 개의 PN15 시퀀스들은 다음 데이터 필드 이후의 데이터 필드를 위한 로버스트 신호 전송 패턴을 설명할 수 있다.
3 개의 데이터 필드의 0번째 데이터 세그먼트 내의 각 데이터 필드를 위한 로버스트 신호 전송 패턴의 설명은, 단지 2개라기 보다, 버스트 노이즈가 데이터 필드의 0번째 세그먼트를 가끔 손상시킬 때 잃어버리는 패턴 정보 손실가능성을 추가적으로 감소시킨다.
실질적으로 전송된 PN 31 시퀀스의 15개 가능한 위상의 수가 15개 위상들 중 하나로 대체되어 8까지 감소될 수 있다. 이는 PN15 시퀀스의 다른 위상을 검출하기 위해 요구되는 코릴레이션 필터들의 수를 감소시킨다.
이는 또한 심볼 지터에 의해 발생되는 PN15 위상 에러 검출 기회를 줄인다. 이 삭제는 166개 조건, 다시 말해 2 24개의코딩을 허용하고, 그에 따라 상기 코딩은 24 비트 이진수로 전환될 수 있다.
PN 시퀀스의 첫번째-발생한 쌍에 의해 정의된 8-비트 이진수는 현재 만들어진 로버스트 전송 타입을 표시하기 위해 사용될 수 있다. 수신기는 작동 제어 회로에서 ROM 에 어드레스 하기 위해 8-비트 이진수를 이용할 수 있고, ROM은 로버스트 전송의 256 종류와 관련된 완전한 패턴 규칙을 보유한다.
PN15 시퀀스의 제 2-발생 쌍에 의해 정의된 8-비트 이진수는 브로드 캐스트 로버스트 전송 타입 내에서 변화가 있을 때까지 데이터 필드의 수를 표시하기 위해 사용될 수 있다.
그러나, 이 8-비트 이진 수 0000 0000 은 어떠한 변화도 256 데이터 필드 이상에서 발생되지 않으리라는 것을 의미한다. 3개 쌍의 PN15 시퀀스에 의해 정의된 상기 8-비트 이진수는 다음에 이루어지는 로버스트 전송 타입을 표시하기 위해 사용될 수 있다. 어떠한 변화도 256 데이터 필드 이상으로는 발생할 수 없는 경우, 3개 쌍의 PN15 시퀀스들은 첫번째로-발생한 PN15 시퀀스 쌍을 반복할 수 있다.
슈퍼-로버스트 전송에 있어 보저 데이터의 횡단 R-S FEC 코딩의 패러티 바이트들이 제한된 8VSB 심볼들의 알파벳을 이용하여 전송될 경우, 버스트 노이즈에 대한 보호가 TOV에 가까운 SNR에서 조차 여유가 있다.
이것이 도 18-21에 도시된 전송 장치에서 수행된 것이다. 슈퍼-로버스트 전송에 있어 보조 데이터의 횡단 R-S FEC 코딩의 패러티 바이트들이 8VSB의 완전한 알파벳을 이용하여 전송되는 경우, 버스트 노이즈에 대한 보호가 TOV에 가까운 SNR들에서 보다 실패하는 경향이 있다.
전체-알파벳 8VSB 신호를 지닌 제한된-알파벳 신호를 시-분할 다중화하는 측면에 있어 이점은 횡단 R-S FEC 코딩된 전체-알파벳 8VSB 신호가 횡단 R-S FEC 코딩만이 풀-알파벳 8VSB 신호를 포함하는 경우보다 보다 로버스트하게 이루어진다.
왜냐하면 트렐리스-디코딩 된 제한 알파벳 신호는 그것을 대체한 트렐리스-디코딩 전체-알파벳 8VSB 신호보다 수정되지 않은 에러를덜 포함하기 때문이다. 결과적으로, 횡단 R-S FEC 코드의 더 많은 수용능력은 트렐리스-디코딩 전체-알파벳 8VSB 신호에 남아 있는 것보다 에러를 수정하기에 보다 적합하다.
전체 데이터 필드 또는 해프 데이터 필드의 횡단 R-S FEC 코딩을 위한 작동 사이클이 본 명세서 및 첨부된 도면에 보다 구체적으로 설명되었다. R-S FEC 코드들은 널 바이트들을 이용함으로써 단축되고, 횡단 R-S FEC 코딩을 위한 작동 사이클을 선택함에 있어 상당한 융통성이 있으나, 52 데이터 세그먼트들의 배수를 횡단 R-S FEC 코딩 작동 사이클로 매치하기에 유리하다.
단지 104개의 데이터 세그먼트의 작동 사이클 또는 데이터 필드의 1/3 이 DTV 수신기에서 메모리 요구를 추가적으로 감소시킨다. R-S FEC 코드의 단축이 보다 더 요구된다.
208 데이터 세그먼트 또는 데이터 필드의 2/3를 횡단 R-S FEC 코딩하기 위한 작동 사이클은 고려할 가치가 있다. 3개의 작동 사이클은 하나의 데이터 프레임 내에 적합하도록 동기화 될 수 있다.
208 데이터 세그먼트들을 통한 횡단 경로는 많은 R-S FEC 코드들의 255-바이트 원(natural) 길이에 보다 가깝게 근사화 됨으로써, 덜 단축된 R-S FEC 코드가 요구된다.
알려진 값의 널 바이트로 리드-솔로몬 FEC 코드 바이트 수를 추정함으로써 리드-솔로몬 FEC 코드를 단축하는 것은 R-S FEC 코딩의 강도를 증가시킥 코드율를 감소시킨다.
다른 길이를 지닌 횡단 경로에 대하여 동일한 R-S FEC 코드를 이용하는 것은 다양한 코드율를 획득하기 위한 또 다른 방법이다. 다양한 코드율는 유사한 길이의 다수의 다른 R-S FEC 코드들을 이용함으로써 대안적으로 동일한 길이의 다수의 다른 R-S FEC 코드를 이용하는 대안으로 획득된다.
255-바이트 길이의 횡단 R-S FEC 코드가 소정의 P 바이트를 찾아서 수정할 수 있다고 가정하자. 데이터 바이트 수는 적어도 [255-(9/8)(2P)]=[255-(9P/4)] 이다.
R-S FEC 코드가 47 개의 널 바이트들이 있다고 추정함으로써 208 바이트로 단축될 경우, 데이터 바이트의 수는 적어도 [208-(9/8)(2P)]=[208-(9P/4)] 이다. 코드율는 팩터 [208-(9P/4)]+[255-(9P/4)]=(832-9P) +(1020-9P) 로 감소된다. 더 작은 P값(smaller P) 보다 20% 미만의 감소이다.
R-S FEC 코드가 99개의 널 바이트가 있다고 추정함으로써 156 바이트로 단축될 경우, 데이터 바이트의 수는 적어도 [156-(9/8)(2P)]=[156-(9P/4)] 가 된다. 코드율는 팩터 [156-(9P/4)]+[255-(9P/4)]=(624-9P)+(1020-9P)까지 감소된다. 더 작은 P값의 약 1.5배의 코드율의 감소이다.
R-S FEC 코드가 151개의 널 바이트가 있다고 추정함으로써 104 바이트로 단축될 경우, 데이터 바이트의 수는 적어도 [104-(9/8)(2P)]=[104-(9P/4)] 가 된다. 코드율는 팩터 [104-(9P/4)]+[255-(9P/4)]=(416-9P)+(1020-9P)까지 감소된다. 더 작은 P값의 약 2.5배의 코드율의 감소이다.
R-S FEC 코드가 203개의 널 바이트가 있다고 추정함으로써 52바이트로 단축될 경우, 데이터 바이트의 수는 적어도 [52-(9/8)(2P)]=[52-(9P/4)] 가 된다. 코드율는 팩터 [52-(9P/4)]+[255-(9P/4)]=(208-9P)+(1020-9P)까지 감소된다. 더 작은 P값의 약 5배의 코드율의 감소이다.
횡단 R-S FEC 코드가 적용되는 데이터 세그먼트의 수르 수정하는 것은 횡단 R-S FEC 코딩에 의해 제공되는 코드율 감소를 변화시키는 방법이다.
본 발명의 명세서 및 도면에 나타난 제작 기술은 DTV 시스템 제작자가 보다 복잡한 DTV 시스템에서 횡단 R-S FEC 코딩을 이용하도록 할 수 있다. 이것은 본 발명의 기술적 사상을 고려하여야 하는 것을 주의하여야 한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (75)
- 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 방법으로서,
(a) 각각 소정의 제 1 바이트 수를 지니는 데이터 패킷들의 스트림을 랜덤화 하는 단계;
(b) 연속한 데이터 필드 내에 포함된 데이터 필드의 연속한 세그먼트들 중 하나로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 데이터 패킷들을 순방향-에러-수정 코딩하고, 상기 래터럴 리드-솔로몬 코드 세그먼트는 상기 소정의 제 1 바이트 수에 소정의 제 2 패러티 바이트 수를 부가하여 구성되는 순방향-에러-수정 코딩 단계;
(c) 적어도 하나의 소정 타입의 상기 데이터 패킷들 중 하나의 데이터 패킷을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 단계;
(d) 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 통해 각각의 횡단 경로 내의 바이트들을 순방향-에러-수정 코딩함으로써 각각의 횡단 리드-솔로몬 코드 패러티 바이트들의 세트를 더 포함하는 횡단 리드-솔로몬 코드를 생성하는 순방향-에러-수정 코딩 단계;
(e) 적어도 하나의 상기 데이터 필드 중의 추가 세그먼트의 소정의 수에 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 어셈블 하고, 상기 각각의 추가 세그먼트들은 상기 소정의 제 1 바이트 수 및 상기 소정의 제 2 바이트 수를 합한 값인 소정의 제 3 바이트 수를 지니고, 상기 각각의 추가 세그먼트들은 패킷 헤더로 시작하는 어셈블 단계;
(f) 상기 단계 (b)에서 생성된 상기 래터럴 리드-솔로몬 코드 세그먼트들과 단계(e)에서 어셈블되는 상기 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트 내의 상기 추가세그먼트들을 상기 데이터 필드에서 시분할 다중화 하는 단계;
(g) 컨볼루션하게 인터리브된 데이터 필드의 연속한 세그먼트들을 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션널하게 인터리브 하는 단계;
(h) 트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 단계;
(i) 상기 심볼 코드의 각 심볼들로 상기 트렐리스 코드의 연속한 니블(nibblle)들을 매핑하는 단계; 및
(j) 상기 심볼 코드로 동기화 신호들을 삽입하는 단계;를 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 장치로서,
각각 소정의 제 1 바이트 수를 지니는 데이터 패킷들의 스트림을 랜덤화 하는 랜덤화부;
연속한 데이터 필드 내에 포함된 데이터 필드의 연속한 세그먼트들 중 하나로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 데이터 패킷들을 순방향-에러-수정 코딩하는 래터럴 리드-솔로몬 인코더로서, 상기 래터럴 리드-솔로몬 코드 세그먼트는 상기 소정의 제 1 바이트 수에 소정의 제 2 패러티 바이트 수를 부가하여 구성되는 상기 래터럴 리드-솔로몬 인코더;
적어도 하나의 소정 타입의 상기 데이터 패킷들 중 하나의 데이터 패킷을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 그룹 형성부;
상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 통해 각각의 횡단 경로 내의 바이트들을 순방향-에러-수정 코딩함으로써 각각의 횡단 리드-솔로몬 코드 패러티 바이트들의 세트를 더 포함하는 횡단 리드-솔로몬 코드를 생성하는 횡단 리드-솔로몬 인코더;
적어도 하나의 상기 데이터 필드 중의 추가 세그먼트의 소정의 수에 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 어셈 블하는 어셈블러로서, 상기 각각의 추가 세그먼트들은 상기 소정의 제 1 바이트 수 및 상기 소정의 제 2 바이트 수를 합한 값인 소정의 제 3 바이트 수를 지니고, 상기 각각의 추가 세그먼트들은 패킷 헤더로 시작하는 상기 어셈블러;
상기 래터럴 리드-솔로몬 인코더에서 생성된 상기 래터럴 리드-솔로몬 코드 세그먼트들과 상기 어셈블러에서 어셈블되는 상기 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트 내의 상기 추가 세그먼트들을 상기 데이터 필드에서 시분할 다중화 하는 시분할 다중화기;
컨볼루션하게 인터리브된 데이터 필드의 연속한 세그먼트들을 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션널하게 인터리브 하는 인터리버;
트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 트렐리스 코더;
상기 심볼 코드의 각 심볼들로 상기 트렐리스 코드의 연속한 니블(nibblle)들을 매핑하는 심볼 맵퍼; 및
상기 심볼 코드로 동기화 신호들을 삽입하는 심볼-코드 어셈블러;를 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 장치. - 제 1 항에 있어서, 상기 (d) 단계를 수행하여
상기 그룹 내의 래터럴 리드-솔로몬 코드 세그먼트들의 각 패러티 바이트들이 상기 그룹을 통해 각각의 횡단 경로 및 모든 횡단 경로들에서 배제되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 1 항에 있어서, 상기 (d) 단계를 수행하여
상기 각 그룹의 상기 래터럴 리드-솔로몬 코드 세그먼트들 내의 데이터 패킷의 페이로드 부분 내의 각 바이트가 상기 그룹을 통한 횡단 경로 중의 하나에 포함되는 것을 특징으로 심볼 코드를 생성하는 방법. - 제 4 항에 있어서, 상기 (d) 단계를 수행하여,
상기 각 그룹의 상기 래터럴 리드-솔로몬 코드 세그먼트들 내의 데이터 패킷들의 헤더 내의 각 바이트가 상기 그룹을 통한 횡단 경로 중의 하나에 포함되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 5 항에 있어서, 상기 (d) 단계를 수행하여,
상기 그룹 내의 각각의 래터럴 리드-솔로몬 코드의 각 패러티 바이트들이 상기 그룹을 통한 횡단 경로 중의 하나에 포함되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 3 항에 있어서, 상기 (e) 단계는
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 상기 추가 세그먼트들을 위해 예약된 각각의 PID 코드로 시작하는 추가 세그먼트들에 어셈블 하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 1 항에 있어서, 상기 (d) 단계를 수행하여
그룹 내의 상기 각각의 래터럴 리드-솔로몬 코드의 각 패러티 바이트들이 상기 그룹을 통한 횡단 경로들 중의 하나에 포함되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 8 항에 있어서, 상기 (e) 단계는
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 상기 추가 세그먼트들을 위해 예약된 각각의 PID 코드로 시작하는 추가 세그먼트들에 어셈블 하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 1 항에 있어서,
상기 래터럴 리드-솔로몬 코드 세그먼트들의 각 그룹 및 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로 어셈블되는 추가 세그먼트의 소정의 수는 단일 데이터 필드 내에 포함되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 10 항에 있어서,
상기 각 그룹 내의 상기 래터럴 리드-솔로몬 코드 세그먼트들 수의 합과 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로 어셈블되는 추가 세그먼트의 소정의 수를 합한 것이 312인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 11 항에 있어서,
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트가 어셈블되는 추가 세그먼트들은 상기 데이터 필드들 중 하나의 데이터 필드 각각의 끝에 있는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 12 항에 있어서,
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트가, 상기 횡단 리드-솔로몬 코드 패러티 바이트들과 다른 바이트들과 함께 각 데이터 필드의 추가 세그먼트에 어셈블되고,
컨볼루션하게 인터리빙 하는 단계(g) 이후 다른 바이트들은 상기 컨볼루션하게 인터리브 된 데이터 필드들 중 하나의 데이터 필드 각각의 끝에 나타나는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 13 항에 있어서,
상기 각 데이터 필드의 추가 세그먼트 내의 상기 다른 바이트들은 플레이스홀더(place-holder) 바이트들이고, 상기 방법은
(k) 상기 컨볼루션하게 인터리브된 데이터 필드의 끝의 상기 트렐리스-코딩된 플레이스-홀더 바이트들을 각각 뒤에 연속한 소정의 트렐리스-코딩 심볼들이 나오는 각각의 연속한 과도기 트렐리스-코딩으로 대체하는 단계;를 더 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 10 항에 있어서,
상기 각 그룹내의 상기 래터럴 리드-솔로몬 코드 세그먼트들 수의 합과 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로 어셈블되는 추가 세그먼트의 소정의 수를 합한 것이 156인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 10 항에 있어서,
상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 상기 (c) 단계는 각 데이터 패킷들의 특정 타입을 고려하지 않고 상기 데이터 패킷들의 스트림을 상기 그룹들로 파싱함으로써 수행되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 10 항에 있어서,
상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 상기 (c) 단계는 상기 소정의 데이터 패킷의 타입을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들을 선택하는 준비 단계 이후에 수행되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 17 항에 있어서, 상기 (d) 단계는
상기 추가세그먼트들을 상기 래터럴 리드-솔로몬 코드 세그먼트들의 상기 그룹과 상기 추가 세그먼트들을 관련짓기 이전 그리고 상기 데이터 패킷의 소정 타입을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트의 이전 그룹 이후에 상기 추가 세그먼트들을 삽입하고,
상기 단계 (e)는 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 상기 추가 세그먼트를 위해 예약된 PID 코드를 포함하는 헤더로 시작되는 각각의 추가 세그먼트들로 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 어셈블 하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 1 항에 있어서,
상기 데이터 패킷들은 MPEG-2 컴플라이언트 데이터 패킷들을 포함하고, 상기 소정의 제 1 바이트 수는 187이고 상기 소정의 제 2 바이트 수는 20인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 방법으로서,
(a) 각각 소정의 제 1 바이트 수를 지니는 데이터 패킷들의 스트림을 랜덤화 하는 단계;
(b) 연속한 데이터 필드 내에 포함된 데이터 필드의 연속한 세그먼트들 중 하나로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 데이터 패킷들을 순방향-에러-수정 코딩하고, 상기 래터럴 리드-솔로몬 코드 세그먼트는 상기 소정의 제 1 바이트 수에 소정의 제 2 패러티 바이트 수를 부가하여 구성되는 순방향-에러-수정 코딩 단계;
(c) 적어도 하나의 소정 타입의 상기 데이터 패킷들 중 하나의 데이터 패킷을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 단계;
(d) 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 통해 각각의 횡단 경로 내의 바이트들을 순방향-에러-수정 코딩함으로써 각각의 횡단 리드-솔로몬 코드 패러티 바이트들의 세트를 더 포함하는 횡단 리드-솔로몬 코드를 생성하는 순방향-에러-수정 코딩 단계;
(e) 상기 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 각각 상기 소정의 제 1 바이트 수로 구성되는 소정의 수의 추가 패킷으로 어셈블링하고, 상기 각각의 추가 패킷은 패킷 헤더로 시작하는 단계;
(f) 상기 연속한 데이터 필드 내에 포함된 상기 데이터 필드들 중 하나의 데이터 필드의 연속한 세그먼트들 중 하나의 세그먼트로서 포함된 각각의 2-차원 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 추가 패킷들을 순방향-에러-수정 코딩하고,
상기 각각의 2-차원 리드-솔로몬 코드 세그먼트는 상기 추가 패킷들 중의 각각 하나로부터 상기 소정의 제 1 바이트 수와 상기 소정의 제 2 바이트 수를 합한 것으로 구성되는 순방향-에러-수정 코딩 단계;
(g) 컨볼루션하게 인터리브된 데이터 필드의 연속한 세그먼트들을 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션널하게 인터리브 하는 단계;
(h) 트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 단계;
(i) 상기 심볼 코드의 각 심볼들로 상기 트렐리스 코드의 연속한 니블들을 매핑하는 단계; 및
(j) 상기 심볼 코드로 동기화 신호들을 삽입하는 단계;를 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 장치로서,
각각 소정의 제 1 바이트 수를 지니는 데이터 패킷들의 스트림을 랜덤화 하는 랜덤화부;
연속한 데이터 필드 내에 포함된 데이터 필드의 연속한 세그먼트들 중 하나로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 데이터 패킷들을 순방향-에러-수정 코딩하는 래터럴 리드-솔로몬 인코더로서, 상기 래터럴 리드-솔로몬 코드 세그먼트는 상기 소정의 제 1 바이트 수에 소정의 제 2 패러티 바이트 수를 부가하여 구성되는 순방향-에러-수정 코딩을 수행하는 상기 래터럴 리드-솔로몬 인코더;
적어도 하나의 소정 타입의 상기 데이터 패킷들 중 하나의 데이터 패킷을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 그룹 형성부;
상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 통해 각각의 횡단 경로 내의 바이트들을 순방향-에러-수정 코딩함으로써 각각의 횡단 리드-솔로몬 코드 패러티 바이트들의 세트를 더 포함하는 횡단 리드-솔로몬 코드를 생성하는 횡단 리드-솔로몬 인코더;
상기 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 각각 상기 소정의 제 1 바이트 수로 구성되는 소정의 수의 추가 패킷으로 어셈블링하는 어셈블러로서, 상기 각각의 추가 패킷은 패킷 헤더로 시작하는 상기 어셈블러;
컨볼루션하게 인터리브된 데이터 필드의 연속한 세그먼트들을 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션널하게 인터리브 하는 인터리버;
트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 트렐리스 코더;
상기 심볼 코드의 각 심볼들로 상기 트렐리스 코드의 연속한 니블들을 매핑하는 심볼 맵퍼; 및
상기 심볼 코드로 동기화 신호들을 삽입하는 심볼-코드 어셈블러;를 포함하며,
상기 래터럴 리드-솔로몬 인코더는 상기 연속한 데이터 필드 내에 포함된 상기 데이터 필드들 중 하나의 데이터 필드의 연속한 세그먼트들 중 하나의 세그먼트로서 포함된 각각의 2-차원 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 추가 패킷들을 순방향-에러-수정 코딩하고,
상기 각각의 2-차원 리드-솔로몬 코드 세그먼트는 상기 추가 패킷들 중의 각각 하나로부터 상기 소정의 제 1 바이트 수와 상기 소정의 제 2 바이트 수를 합한 것으로 구성되는 것을 특징으로 하는 심볼 코드를 생성하는 장치. - 제 1 항에 있어서, 상기 (d) 단계를 수행하여
상기 그룹 내의 래터럴 리드-솔로몬 코드 세그먼트들의 각 패러티 바이트들이 상기 그룹을 통해 모든 횡단 경로들에서 배제되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 22 항에 있어서, 상기 (e) 단계는
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 상기 추가 세그먼트들을 위해 예약된 각각의 PID 코드를 포함하는 헤더로 시작하는 추가 세그먼트들에 어셈블 하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 20 항에 있어서, 상기 (d) 단계를 수행하여
그룹 내의 상기 각각의 래터럴 리드-솔로몬 코드의 각 패러티 바이트들은 상기 그룹을 통한 횡단 경로들 중의 하나의 경로에 각각 포함되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 24 항에 있어서, 상기 (e) 단계는
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 상기 추가 세그먼트들을 위해 예약된 각각의 PID 코드를 포함하는 헤더로 시작하는 추가 세그먼트들에 어셈블 하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 20 항에 있어서,
상기 래터럴 리드-솔로몬 코드 세그먼트들의 각 그룹 및 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로 어셈블되는 추가 세그먼트의 소정의 수는 단일 데이터 필드 내에 포함되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 26 항에 있어서,
상기 각 그룹 내의 상기 래터럴 리드-솔로몬 코드 세그먼트들 수의 합과 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로 어셈블되는 추가 세그먼트의 소정의 수를 합한 것이 312인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 26 항에 있어서,
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트가 어셈블되는 추가 세그먼트들은 상기 데이터 필드들 중 하나의 데이터 필드 각각의 끝에 있는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 28 항에 있어서,
횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트가, 상기 횡단 리드-솔로몬 코드 패러티 바이트들과 다른 바이트들과 함께 각 데이터 필드의 추가 세그먼트에 어셈블되고, 컨볼루션하게 인터리빙 하는 단계(g) 이후 다른 바이트들은 상기 컨볼루션하게 인터리브 된 데이터 필드들 중 하나의 데이터 필드 각각의 끝에 나타나는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 29 항에 있어서,
상기 각 데이터 필드의 추가 세그먼트 내의 상기 다른 바이트들은 플레이스홀더 바이트들이고 상기 방법은
(k) 상기 컨볼루션하게 인터리브된 데이터 필드의 끝의 상기 트렐리스-코딩된 플레이스-홀더 바이트들을 각각 뒤에 연속한 소정의 트렐리스-코딩 심볼들이 나오는 각각의 연속한 과도기 트렐리스-코딩으로 대체하는 단계;를 더 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 26 항에 있어서,
상기 각 그룹내의 상기 래터럴 리드-솔로몬 코드 세그먼트들 수의 합과 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로 어셈블되는 추가 세그먼트의 소정의 수를 합한 것이 156인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 26 항에 있어서,
상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 상기 (c) 단계는 각 데이터 패킷들의 특정 타입을 고려하지 않고 상기 데이터 패킷들의 스트림을 상기 그룹들로 파싱함으로써 수행되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 26 항에 있어서,
상기 래터럴 리드-솔로몬 코드 세그먼트들의 그룹을 형성하는 상기 (c) 단계는 상기 소정의 데이터 패킷의 타입을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트들을 선택하는 준비 단계 이후에 수행되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 33 항에 있어서, 상기 (d) 단계는
상기 추가세그먼트들을 상기 래터럴 리드-솔로몬 코드 세그먼트들의 상기 그룹과 상기 추가 세그먼트들을 관련짓기 이전 그리고 상기 데이터 패킷의 소정 타입을 포함하는 상기 래터럴 리드-솔로몬 코드 세그먼트의 이전 그룹 이후에 상기 추가 세그먼트들을 삽입하고,
상기 단계 (e)는 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 상기 추가 세그먼트를 위해 예약된 PID 코드를 포함하는 헤더로 시작되는 각각의 추가 세그먼트들로 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 어셈블 하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 20 항에 있어서,
상기 데이터 패킷들은 MPEG-2 컴플라이언트 데이터 패킷들을 포함하고, 상기 소정의 제 1 바이트 수는 187이고 상기 소정의 제 2 바이트 수는 20인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 방법으로서,
(a) 적어도 하나의 소정의 타입으로서 데이터 패킷들의 그룹을 형성하고, 상기 데이터 패킷들 각각은 각각 소정의 제 1 바이트 수를 지니는 단계;
(b) 상기 그룹 내의 상기 데이터 패킷들을 랜덤화 하는 단계;
(c) 상기 각각의 랜덤화된 데이터 패킷들을 통해 각각의 횡단 경로들 내의 모든 바이트를 순방향-에러-수정 코딩하여, 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 추가적으로 포함하는 각각의 횡단 리드-솔로몬 코드를 생성하는 순방향-에러-수정 코딩 단계;
(d) 상기 각각의 횡단 리드-솔로몬 코드 패러티 바이트들을 소정의 수의 추가 데이터 패킷으로 어셈블 하고, 각각의 추가 데이터 패킷은 상기 소정의 제 1 바이트 수를 지니며, 상기 데이터 패킷의 상기 그룹 각각으로부터 발생한 각각의 수퍼 그룹은 상기 데이터 패킷의 상기 그룹을 위해 횡단 리드-솔로몬 순방향-에러-수정 코딩의 패러티 바이트들을 포함하는 상기 추가 데이터 패킷들에 의해 증가되고, 상기 각각의 추가 데이터 패킷들은 패킷 헤더로 시작하는, 어셈블 단계;
(e) 상기 그룹의 상기 데이터 패킷들을 상기 추가 데이터 패킷들 및 상기 데이터 패킷들 및 상기 추가 데이터 패킷들과 또 다른 데이터 패킷들과 시-분할 다중화 하고, 각각의 데이터 패킷들은 상기 소정의 제 1 바이트 수를 지니며, 시-분할 다중화된 연속 데이터 패킷을 생성하는 시-분할 다중화 단계;
(f) 연속한 데이터 필드에 포함된 데이터 필드의 연속한 세그먼트들 중 하나의 세그먼트로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 각각의 시-분할 다중화된 연속 데이터 패킷을 순방향-에러-수정 코딩하고, 상기 각각의 래터럴 리드-솔로몬 코드 세그먼트들은 상기 소정의 제 1 바이트수에 상기 소정의 제 2 바이트 수를 합한 것으로 구성되는, 순방향-에러-수정 코딩 단계;
(g) 컨볼루션하게 인터리브된 데이터 필드의 연속한 세그먼트들을 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션널하게 인터리브 하는 단계;
(h) 트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 단계;
(i) 상기 심볼 코드의 각 심볼들로 상기 트렐리스 코드의 연속한 니블들을 매핑하는 단계; 및
(j) 상기 심볼 코드로 동기화 신호들을 삽입하는 단계;를 포함하며,
상기 또 다른 데이터 패킷들은 상기 데이터 패킷들보다 덜 로버스트하게 전송되는 타입의 데이터 패킷들을 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 36 항에 있어서,
상기 데이터 패킷들은 MPEG-2 컴플라이언트 데이터 패킷들을 포함하고, 상기 소정의 제 1 바이트 수는 187이고 상기 소정의 제 2 바이트 수는 20인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 36 항에 있어서,
상기 단계 (d)는 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트를 추가 데이터 패킷들로 어셈블하고, 각각의 추가 데이터 패킷은 추가 데이터 패킷을 위해 예약된 PID 코드를 포함하는 헤더와 함께 시작하며, 상기 방법은
연속한 데이터 필드 내에 포함된 연속한 데이터 필드의 세그먼트들 중 하나의 세그먼트로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 연속한 시-분할 다중화된 데이터 패킷 각각을 순방향-에러-수정 코딩하는 단계 (f)에 앞서,
상기 추가 데이터 패킷의 페이로드 부분이 아니라 헤더를 랜덤화 하는 단계;를 더 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 36 항에 있어서,
상기 (e) 시분할 다중화 단계에서 사용되는 상기 또 다른 데이터 패킷들은 MPEG2-컴플라이언트 187-바이트 데이터 패킷으로 구성되고, 상기 방법은
(k) 상기 또 다른 데이터 패킷들 각각을 상기 또 다른 데이터 패킷의 모든 부분에 거쳐 랜덤화 하는 단계;를 더 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 36 항에 있어서,
상기 (e) 시분할 다중화 단계에서 사용되는 상기 또 다른 데이터 패킷들의 제1 세트는 MPEG2-컴플라이언트 187-바이트 데이터 패킷으로 구성되고
상기 또 다른 데이터 패킷들의 상기 제1 세트의 각각은 상기 또 다른 데이터 패킷의 모든 부분에 거쳐 랜덤화되며
상기 또 다른 데이터 패킷들의 제 2 세트는, 상기 또 다른 데이터 패킷들의 상기 제 1 세트의 187-바이트 데이터 패킷들, 상기 데이터 패킷들 및 상기 추가 데이터 패킷들을 포함하는 그룹의 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 패러티 바이트를 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 40 항에 있어서,
상기 제 2 세트 내의 상기 또 다른 데이터 패킷들은 상기 제 2 세트 내의 상기 또 다른 데이터 패킷들을 위해 예약된 PID 코드를 포함하는 헤더로 시작하고, 상기 방법은
연속한 데이터 필드 내에 포함된 연속한 데이터 필드의 세그먼트들 중 하나의 세그먼트로서 포함된 각각의 래터럴 리드-솔로몬 코드 세그먼트를 생성하기 위해 상기 연속한 시-분할 다중화된 연속한 데이터 패킷 각각을 순방향-에러-수정 코딩하는 단계 (f)에 앞서,
상기 제 2 세트 내의 또 다른 데이터 패킷의 페이로드 부분이 아니라 헤더들을 랜덤화 하는 단계;를 더 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 복수-레벨 전기 신호의 다른 레벨들에 따라 명백해지는 심볼들로 구성된 심볼 코드를 생성하는 방법으로서,
(a) 적어도 하나의 소정의 타입의 연속한 데이터 패킷 그룹을 형성하고, 상기 데이터 패킷 각각은 소정의 제 1 바이트 수를 지니며 각각의 헤더 부분과 각각의 페이로드 부분을 포함하는 형성 단계;
(b) 적어도 하나의 소정의 타입의 상기 데이터 패킷들의 그룹 각각을 통해 각 횡단 경로들 내의 모든 바이트들을 순방향-에러-수정 코딩하여, 각각의 횡단 리드-솔로몬 코드 패러티 바이트들을 포함하는 각각의 횡단 리드-솔로몬 코드를 생성하는 순방향-에러-수정 코딩 단계;
(c) 상기 각 횡단 리드-솔로몬 패처티 바이트를 소정의 수의 추가 패킷들로 어셈블 하고, 추가 패킷들은 상기 제 1 소정 바이트 수를 지니고, 각각의 헤더 부분과 각각의 페이로드 부분을 포함하며, 단계 (a)에서 형성된 상기 각각의 데이터 패킷 그룹과 상기 횡단 리드-솔로몬 코드 패러티 바이트들의 각 세트로부터 어셈블된 상기 추가 패킷들이 패킷의 수퍼 그룹을 형성하기 위해 결합되는 어셈블 단계;
(d) 상기 각각의 수퍼 그룹 내의 상기 소정의 제 1 바이트 패킷의 수 각각으로부터 각각의 소정의 제 1 바이트 수 쌍을 생성하는 단계;
(e) 연속한 데이터 필드의 연속한 세그먼트들 중의 하나의 세그먼트로서 포함된 소정의 제 2 바이트 수를 지니는 2-차원 리드-솔로몬 코드 세그먼트 각각을생성하기 위해 상기 소정의 제 1 바이트 패킷의 수 쌍 내의 각 소정의 제 1 바이트 수의 패킷 각각을 순방향-에러-수정 코딩하는 단계;
(f) 상기 2-차원 리드-솔로몬 코드 세그먼트들을, 상기 연속한 데이터 필드의 상기 2-차원 리드-솔로몬 코드 세그먼트들과 다른 세그먼트들과 시-분할 다중화 하는 단계;
(g) 컨볼루션하게 인터리브 된 데이터 필드의 연속한 세그먼트를 생성하기 위해 상기 데이터 필드의 연속한 세그먼트들을 컨볼루션하게 인터리빙 하는 단계;
(h) 트렐리스 코드를 생성하기 위해 상기 컨볼루션하게 인터리브 된 데이터 필드들의 연속한 세그먼트들을 트렐리스 코딩하는 단계;
(i) 상기 트렐리스 코드의 연속한 니블들을 상기 심볼 코드의 각 심볼로 매핑하는 단계; 및
(j) 상기 심볼 코드에 필드 동기화 신호 및 세그먼트 동기화 신호를 삽입하는 단계;를 포함하며,
상기 다른 세그먼트들은 상기 데이터 패킷들보다 덜 로버스트하게 전송되는 타입의 데이터 패킷들을 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 42 항에 있어서,
상기 데이터 패킷은 MPEG-2-컴플라이언트 데이터 패킷들을 포함하고, 상기 소정의 제 1 바이트 수는 187이고 상기 소정의 제 2 바이트 수는 207 인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 42 항에 있어서,
상기 각각의 수퍼 그룹 내의 상기 패킷 각각으로부터 각각의 패킷 쌍을 생성하는 상기 (d) 단계는
ATSC 디지털 텔레비젼 표준에서 구체화된 1496 비트까지 어드밴스된 슈도-랜덤 이진 시퀀스를 지닌 상기 수퍼 그룹 각각에서 상기 패킷 각각의 각 페이로드 부분 내에 포함된 데이터를 랜덤화 하는 단계;
각각의 리-샘플 된 랜덤화 결과를 생성하기 위해 각 랜던화 결과의 각 비트를 즉시 반복하는 단계;
상기 각각의 수퍼 그룹으로부터 생성된 상기 각각의 제 1 패킷쌍의 헤더를 생성하기 위하여 상기 각각의 수퍼 그룹 내의 상기 패킷의 각 헤더 부분을 이용하는 단계;
상기 각각의 수퍼 그룹 내의 각각의 상기 패킷들로부터 각 리-샘플된 랜덤화 결과의 초기(initial) 반을 상기 각각의 수퍼그룹으로부터 생성된 상기 각각의 제 1 패킷쌍의 페이로드 부분으로 이용하는 단계;
상기 각각의 수퍼 그룹으로부터 생성된 상기 각각의 제 2 패킷쌍의 헤더를 생성하기 위해 상기 각각의 수퍼 그룹 내의 각각의 상기 패킷의 헤더 부분을 이용하는 단계;
상기 각각의 수퍼 그룹 내의 각각의 상기 패킷으로부터 각 리-샘플된 랜덤화 결과의 후기(final) 반을 상기 각각의 수퍼그룹으로부터 생성된 상기 각각의 제 2 패킷쌍의 페이로드 부분으로 이용하는 단계; 및
상기 각각의 패킷 쌍 내의 상기 제 1 및 제 2 패킷의 상기 헤더 부분을 랜덤화 하는 단계;를 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 42 항에 있어서,
상기 각각의 수퍼 그룹 내의 상기 패킷 각각으로부터 각각의 패킷 쌍을 생성하는 상기 (d) 단계는
ATSC 디지털 텔레비젼 표준에서 구체화된 1496 비트까지 어드밴스된 슈도-랜덤 이진 시퀀스를 지닌 상기 수퍼 그룹 각각에서 상기 패킷 각각의 각 페이로드 부분 내에 포함된 데이터를 랜덤화 하는 단계;
각각의 비트-확장 된 랜덤화 결과를 생성하기 위해 1을 지닌 각 랜덤화 결과의 각 비트를 즉시 반복하는 단계;
상기 각각의 수퍼 그룹으로부터 생성된 상기 각각의 제 1 패킷쌍의 헤더를 생성하기 위하여 상기 각각의 수퍼 그룹 내의 상기 패킷의 각 헤더 부분을 이용하는 단계;
상기 각각의 수퍼 그룹 내의 각각의 상기 패킷들로부터 각 비트-확장된 랜덤화 결과의 초기(initial) 반을 상기 각각의 수퍼그룹으로부터 생성된 상기 각각의 제 1 패킷쌍의 페이로드 부분으로 이용하는 단계;
상기 각각의 수퍼 그룹으로부터 생성된 상기 각각의 제 2 패킷쌍의 헤더를 생성하기 위해 상기 각각의 수퍼 그룹 내의 각각의 상기 패킷의 헤더 부분을 이용하는 단계;
상기 각각의 수퍼 그룹 내의 각각의 상기 패킷으로부터 각 비트-확장된 랜덤화 결과의 후기(final) 반을 상기 각각의 수퍼그룹으로부터 생성된 상기 각각의 제 2 패킷쌍의 페이로드 부분으로 이용하는 단계; 및
상기 각각의 패킷 쌍 내의 상기 제 1 및 제 2 패킷의 상기 헤더 부분을 랜덤화 하는 단계;를 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 42 항에 있어서,
상기 (f)시분할 다중화 단계에서 사용되는 상기 연속한 데이터 필드의 상기 다른 세그먼트들은 랜덤화 된 MPEG-2-컴플라이언트 187-바이트 데이터 패킷들로 구성되는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 42 항에 있어서,
상기 (f)시분할 다중화 단계에서 사용되는 상기 연속한 데이터 필드들의 상기 다른 세그먼트의 제 1 세트 각각은 상기 제 1 세트 각각의 부분 전체에 거쳐 랜덤화된 각각의 MPEG-2-컴플라이언트 187-바이트 데이터 패킷을 포함하고,
상기 연속한 데이터 필드들의 상기 다른 세그먼트의 제 2 세트는 적어도 상기 연속한 데이터 필드의 상기 또 다른 세그먼트의 상기 제 1 세트 및 상기 2-차원 리드-솔로몬 코드 세그먼트들을 포함하는 그룹의 헤더 및 페이로드 부분의 횡단 리드-솔로몬 순방향-에러 수정 코딩을 위한 패러티 바이트들을 포함하는 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 제 47 항에 있어서,
상기 연속한 데이터 필드의 상기 다른 세그먼트의 상기 제 2 세트 각각은 각각의 랜덤화된 헤더로 시작하고
디-랜덤화 단계에서 상기 랜덤화된 헤더는 상기 제 2 세트 내의 상기 다른 세그먼트들을 위해 예약된 PID 코드를 포함하며, 상기 제 2 세트 내의 상기 연속한 데이터 필드의 상기 다른 세그먼트 각각의 상기 헤더는 랜덤화된 부분만인 것을 특징으로 하는 심볼 코드를 생성하는 방법. - 래터럴 리드-솔로몬 순방향-에러-수정 코딩 및 트렐리스 코딩에 부가하여 횡단 리드-솔로몬 순방향-에러-수정 코딩을 사용하는 디지털 텔레비젼 신호 수신기로서,
디지털 텔레비젼 신호를 수신하고 상기 수신한 신호를 연속한 트렐리스-코딩 된 베이스밴드 디지털 신호의 세그먼트들을 포함하는 베이스밴드 디지털 신호로 전환하는 장치;
컨볼루션하게 인터리브 된 트렐리스-디코딩 결과의 연속한 세그먼트들을 제공하기 위해 상기 트렐리스-코딩된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들에 응답하기 위해 연결된 트렐리스 디코더;
디-인터리버 응답으로서 디-인터리브 된 데이터 필드의 연속한 세그먼트들을 제공하기 위해 상기 컨볼루션하게 인터리브 된 트렐리스-디코딩 결과를 수신하고 상기 수신된 결과를 디-인터리빙하기 위해 연결된 디-인터리버;
에러가-수정된 랜덤화된 베이스 밴드 신호의 연속한 세그먼트 각각을 재생성하기 위해 상기 디-인터리브 된 데이터 필드들의 상기 연속한 세그먼트들에서 리드-솔로몬 디코딩 및 에러-수정 과정을 수행하기 위해 연결된 에러-수정 회로로서, 상기 에러-수정 회로는 상기 디-인터리브 된 데이터 필드의 상기 연속한 세그먼트들 중에서의 적어도 선택된 하나의 세그먼트에서 2-차원 리드-솔로몬 디코딩 및 에러-수정 과정을 수행하기 위한 타입이고, 상기 연속한 세그먼트들 중 횡단 리드-솔로몬 코드 패러티 바이트들을 포함하는 세그먼트 각각은 패킷 헤더로 시작하는 상기 에러-수정 회로;및
데이터 패킷들의 트랜스포트 스트림을 재생성하기 위해 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들에 응답하도록 연결된 제 1 데이터 디-랜덤마이저;를 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 49 항에 있어서, 상기 에러-수정 회로는
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 디코더;
상기 제 1 데이터 디-랜덤마이저에 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들을 제공하기 위해 연결된 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 디코더; 및
상기 디-인터리버 응답에서 추출된 연속한 데이터 세그먼트의 각 수퍼그룹을 각각의 제 1 및 제 2 뱅크에 일시적으로 저장하기 위한 RAM으로서,
상기 RAM의 상기 제 1 및 제 2 뱅크는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기(read-then-overwrite) 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 의해 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 의해 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 상기 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 50 항에 있어서, 상기 수신기는
다른 타입의 데이터 패킷들을 위한 다수의 패킷 디코더; 및
상기 제 1 데이터 디-랜덤마이저에서 상기 트랜스포트 스트림을 수신하고 상기 트랜스포트 스트림에서 데이터 패킷들의 타입 따라 상기 다수의 패킷 디코더 중 선택하도록 연결된 트랜스포트 스트림 디-멀티플렉서;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 50 항에 있어서,
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더가 다수의 디코더들로부터 선택되고, 각각의 상기 디코더는 서로 다른 횡단 리드-솔로몬 순방향-에러 수정 코드들 중 각각 하나를 디코딩하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 50 항에 있어서,
각각의 상기 수퍼 그룹은 312 데이터 세그먼트들을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 50 항에 있어서,
각각의 상기 수퍼 그룹은 156 개의 데이터 세그먼트들을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 49 항에 있어서, 상기 에러-수정-회로는
초기 래터럴 리드-솔로몬 에러-수정을 수행한 디-인터리버 응답의 각각의 연속한 세그먼트들을 생성하기 위해 상기 디-인터리버 응답의 상기 연속한 세그먼트들을 수정하도록 연결된 래터럴 리드-솔로몬 순방향-에러-수정을 위한 제 1 디코더;
상기 제 1 데이터 디-랜덤마이저로 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트를 제공하기 위해 연결된 래터럴 리드-솔로몬 순방향-에러-수정을 위한 제 2 디코더;
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 디코더; 및
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출된 연속한 데이터 세그먼트의 각 수퍼그룹을 각각의 제 1 및 제 2 뱅크에 일시적으로 저장하기 위한 RAM으로서,
상기 RAM의 상기 제 1 및 제 2 뱅크는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러 수정 코딩을 수행하기 위해 상기 제 1 디코더로부터 제공된 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 의해 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 1 디코더에서 제공되는 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 의해 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 55 항에 있어서, 상기 수신기는
다른 타입의 데이터 패킷들을 위한 다수의 패킷 디코더; 및
상기 제 1 데이터 디-랜덤마이저에서 상기 트랜스포트 스트림을 수신하고 상기 트랜스포트 스트림에서 데이터 패킷들의 타입 따라 상기 다수의 패킷 디코더 중 선택하도록 연결된 트랜스포트 스트림 디-멀티플렉서;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 55 항에 있어서,
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더는 다수의 디코더로부터 선택되고,
각각의 디코더는 서로 다른 횡단 리드-솔로몬 순방향-에러 수정 코드들 중의 각각의 하나를 디코딩하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 55 항에 있어서,
각각의 상기 수퍼 그룹은 312 데이터 세그먼트들을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 55 항에 있어서,
각각의 상기 수퍼 그룹은 156 개의 데이터 세그먼트들을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 55 항에 있어서,
상기 디-인터리버 응답의 세그먼트에서 모든 에러들을 수정할 수 없는 때에 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 제 1 디코더는 표시를 제공하기 위해 연결되고,
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더는 상기 표시들을 수신하기 위해 연결된 타입으로 상기 표시들을 이용하여 횡단 리드-솔로몬 순방향-에러-수정 코드에서 에러를 찾는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 49 항에 있어서, 상기 에러-수정 회로는
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 1 디코더로서, 초기 래터럴 리드-솔로몬 에러-수정을 수행한 각각의 연속한 디-인터리버 응답의 세그먼트들을 생성하기 위해 상기 디-인터리버 응답의 상기 연속한 세그먼트들을 수정하도록 연결되는 상기 제 1 디코더;
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 2 디코더로서, 상기 제 1 데이터 디-랜덤마이저로 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들을 제공하도록 연결되는 상기 제 2 디코더;
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 다수의 디코더로서, 각각의 상기 디코더는 다른 것으로부터 각각 다른 타입의 횡단 리드-솔로몬 순방향-에러-수정 코딩을 디코드하는 상기 다수의 디코더;
초기 래터럴 리드-솔로몬 에러-수정에 응답하는 상기 디-인터리버의 상기 연속한 세그먼트 각각에서 적어도 상기 랜덤화된 PID 비트를 디-랜덤화 하기 위해 연결된 제 2 데이터 디-랜덤마이저;
초기 래터럴 리드-솔로몬 에러-수정에 응답하는 상기 디-인터리버의 상기 연속한 세그먼트 각각에서 상기 제 2 데이터 디-랜덤마이저로부터 상기 디-랜덤화된 패킷 식별자를 수행하기 위해 연결된 다수의 코릴레이션 필터로서, 상기 코릴레이션 필터 각각은 사용되는 각각의 횡단 리드-솔로몬 순방향-에러-수정 코딩을 표시하는 패킷 식별자 피트의 각 세트에 응답하도록 제작되는 상기 다수의 코릴레이션 필터;
데이터 필드의 끝까지 상기 다수의 코릴레이션 필터의 각 응답을 일시적으로 저장하는 위치-코드 래치로서, 상기 데이터 필드 내에서 사용되는 횡단 리드-솔로몬 순방향-에러-수정 코딩의 각 타입을 표시하는 위치 코드를 생성하는 상기 위치-코드 래치;
데이터 필드의 끝에 도달할 때까지 일시적으로 저장된 각각의 연속한 위치 코드를 수신하고, 적어도 하나의 추가 데이터 필드의 구간동안 일시적으로 저장하기 위해 연결된 이동 레지스터;
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중의 하나의 디코더가 횡단 리드-솔로몬 순방향-에러-수정 코딩에 유일하게 이용되는 디코더가 되도록 선택하는 상기 이동 레지스터 내에 저장된 각각의 상기 위치 코드에 응답하는 작동 제어 회로; 및
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출된 연속한 데이터 패킷들의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 RAM으로서,
상기 RAM의 상기 제 1 및 제 2 뱅크는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 RAM의 상기 제 1 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러 수정 코딩을 수행하기 위해 상기 제 1 디코더로부터 제공된 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 RAM의 상기 제 2 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 1 디코더에서 제공되는 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 61 항에 있어서, 상기 수신기는
다른 타입의 데이터 패킷들을 위한 다수의 패킷 디코더; 및
상기 제 1 데이터 디-랜덤마이저에서 상기 트랜스포트 스트림을 수신하고 상기 트랜스포트 스트림에서 데이터 패킷들의 타입 따라 상기 다수의 패킷 디코더 중 선택하도록 연결된 트랜스포트 스트림 디-멀티플렉서;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 49 항에 있어서,
비디오 데이터 패킷들을 디코딩하기 위해 사용되는 MPEG-2 타입의 제 1 패킷 디코더;
상기 제 1 데이터 디-랜덤마이저로부터 상기 트랜스포트 스트림을 수신하고 상기 트랜스포트 스트림에서 상기 제 1 패킷 디코더로 비디오 데이터 패킷들을 분류하기 위해 연결되는 트랜스포트 스트림 디-멀티플렉서;
제 2 패킷 디코더; 및
랜덤화된 데이터 패킷으로 구성된 입력 신호를 수신하고 상기 제 2 패킷 디코더로 디-랜덤화된 데이터 패킷들을 제공하기 위해 상기 랜덤화된 데이터 패킷들에 응답하도록 연결된 제 2 데이터 디-랜덤마이저;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 63 항에 있어서, 상기 에러-수정 회로는
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 1 및 제 2 디코더로서,
래터럴 리드-솔로몬 에러-수정 코딩을 위한 상기 제 1 디코더는 초기 래터럴 리드-솔로몬 에러-수정을 한 디-인터리버 응답의 각 연속한 세그먼트들을 생성하기 위해 상기 디-인터리버 응답의 상기 연속한 세그먼트들을 수정하기 위해 연결되고,
래터럴 리드-솔로몬 에러-수정 코딩을 위한 상기 제 1 디코더는 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들을 상기 제 1 데이터 디-랜덤마이저에 제공하기 위해 연결되며,
래터럴 리드-솔로몬 에러-수정 코딩을 위한 상기 제 2 디코더는 랜덤화된 데이터 패킷으로 구성된 상기 입력 신호를 상기 제 2 데이터 디-랜덤마이저에 제공하기 위해 연결되는 상기 제 1 및 제 2 디코더;
횡단 리드-솔로몬 리드-솔로몬 순방향-에러-수정 코딩을 위한 디코더; 및
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출된 연속한 데이터 세그먼트의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 RAM으로서, 상기 RAM의 상기 제 1 및 제 2 뱅크는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 RAM의 상기 제 1 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더로 판독한 후 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 RAM의 상기 제 2 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더로 판독한 후 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 64 항에 있어서,
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출한 데이터 세그먼트들의 상기 수퍼 그룹은 상기 오디오 패킷의 횡단 리드-솔로몬 순방향-에러-수정 코딩의 패러티 바이트들을 포함하는 패킷 및 오디오 데이터 패킷으로 구성되고,
상기 제 2 패킷 디코더는 오디오 데이터 패킷들을 디코딩함에 있어 사용되는 AC-3 타입인 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 63 항에 있어서, 상기 에러-수정 회로는
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 1, 제 2 및 제 3 디코더로서,
래터럴 리드-솔로몬 에러-수정 코딩을 위한 상기 제 1 디코더는 초기 래터럴 리드-솔로몬 에러-수정을 한 디-인터리버 응답의 각 연속한 세그먼트들을 생성하기 위해 상기 디-인터리버 응답의 상기 연속한 세그먼트들을 수정하기 위해 연결되고,
래터럴 리드-솔로몬 에러-수정 코딩을 위한 상기 제 2디코더는 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들을 상기 제 1 데이터 디-랜덤마이저에 제공하기 위해 연결되며,
래터럴 리드-솔로몬 에러-수정 코딩을 위한 상기 제 2 디코더는 랜덤화된 데이터 패킷으로 구성된 상기 입력 신호를 상기 제 2 데이터 디-랜덤마이저에 제공하기 위해 연결되는 상기 제 1 , 제 2 및 제 3 디코더;
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 다수의 디코더로서,
제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 다수의 디코더들 중 한 디코더가 사용되도록 선택하기 위해 연결되는 제 1 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로;
제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 다수의 디코더들 중 한 디코더가 사용되도록 선택하기 위해 연결되는 제 2 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로;
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출된 연속한 데이터 세그먼트의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 제 1 RAM으로서,
상기 제 1 RAM의 상기 제 1 및 제 2 뱅크는 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 제 1 RAM의 상기 제 1 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더로 판독한 후 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 1 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 제 1 RAM의 상기 제 2 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 1 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 제 1 RAM;
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더에 의해 생성된 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호로부터 추출된 연속한 데이터 세그먼트의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 제 2 RAM으로서,
상기 제 2 RAM의 상기 제 1 및 제 2 뱅크는 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 제 2 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 3 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더에 의해 생성된 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 2 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 제 2 RAM의 상기 제 2 뱅크는 일시적으로 저장된 상기 수퍼 그룹의 각 연속한 세그먼트를 지니도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 3 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더에 의해 생성된 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 2 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 제 2 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 65 항에 있어서,
상기 제 1 RAM에 일시적으로 저장된 상기 수퍼 그룹들은 각 데이터 필드에 대응하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 65 항에 있어서,
상기 제 1 RAM에 일시적으로 저장된 상기 수퍼 그룹들은 각 데이터 필드의 반에 대응하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 65 항에 있어서,
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버에서 추출한 데이터 세그먼트의 상기 수퍼 그룹들은 오디오 데이터 패킷과 상기 오디오 데이터 패킷의 횡단 리드-솔로몬 순-방향 에러-수정 코딩의 패러티 바이트들을 포함하는 패킷들로 구성되고,
상기 제 2 패킷 디코더는 오디오 데이터 패킷을 디코딩함에 있어 사용되는 AC-3 타입인 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 49 항에 있어서, 상기 수신기는
다른 타입의 데이터 패킷들을 위한 다수의 패킷 디코더; 및
상기 제 1 데이터 디-랜덤마이저에서 상기 트랜스포트 스트림을 수신하고 상기 트랜스포트 스트림에서 데이터 패킷들의 타입 따라 상기 다수의 패킷 디코더 중 선택하도록 연결된 트랜스포트 스트림 디-멀티플렉서;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 70 항에 있어서, 상기 에러-수정 회로는
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 1 디코더로서, 초기 래터럴 리드-솔로몬 에러-수정을 수행한 각각의 연속한 디-인터리버 응답의 세그먼트들을 생성하기 위해 상기 디-인터리버 응답의 상기 연속한 세그먼트들을 수정하도록 연결되는 상기 제 1 디코더;
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 2 디코더로서, 상기 제 1 데이터 디-랜덤마이저로 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들을 제공하도록 연결되는 상기 제 2 디코더;
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 다수의 디코더;
횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되는 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 다수의 디코더들 중 하나의 디코더를 선택하기 위해 연결되는 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로;
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출된 연속한 데이터 세그먼트들의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 RAM으로서,
상기 RAM의 상기 제 1 및 제 2 뱅크는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러 수정 코딩을 수행하기 위해 상기 제 1 디코더로부터 제공된 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 상기 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로가 사용되도록 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 다수의 디코더들 중 하나의 디코더가 선택되도록 상기 디코더로 판독한 후 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 의해 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더로 판독한 후 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 1 디코더에서 제공되는 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 상기 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로가 사용되도록 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 다수의 디코더들 중 하나의 디코더가 선택되도록 상기 디코더로 판독한 후 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 의해 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되는 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 71 항에 있어서, 상기 수신기는
횡단 리드-솔로몬 순방향-에러-수정을 위한 상기 다수의 디코더들 중 어느것이 사용될 것인지를 결정하고
상기 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더가 사용되도록 선택함에 있어 상기 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로를 제어하기 위한 상기 베이스밴드 디지털신호의 선택된 부분에 응답하는 전송 모드 검출기;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 72 항에 있어서,
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 1 디코더에서 생성된 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 상기 연속한 세그먼트 각각에서 적어도 상기 랜덤화된 PID 비트를 디-랜덤화 하기 위해 연결된 제 2 데이터 디-랜덤마이저로서,
상기 전송 모드 검출기는 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 다수의 디코더들 중 어느것이 이용되는지를 결정함에 있어 사용되는 상기 디-랜덤화된 PID 비트를 수신하기 위해 연결되는, 상기 제 2 데이터 디-랜덤마이저;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 49 항에 있어서,
상기 트렐리스 디코더는 제한된 8VSB 알파벳을 이용하여 전송된 심볼들과 전체 8VSB 알파벳을 이용하여 전송된 심볼들을 선택적으로 복조할 수 있는 복수-모드 타입으로서, 상기 수신기는
제 1 , 제 2 및 제 3 패킷 디코더로서, 상기 제 1 패킷 디코더는 비디오 데이터 패킷들을 디코딩함에 있어 사용되는 MPEG-2 타입이고, 상기 제 2 패킷 디코더는 오디오 데이터 패킷들을 디코딩함에 있어 사용되는 AC-3 타입인 상기 제 1 , 제 2 및 제 3 패킷 디코더;
상기 제 1 데이터 디-랜덤마이저에서 상기 트랜스포트 스트림을 수신하고, 상기 트랜스포트 스트림에서 상기 제 1 패킷 디코더로 비디오 데이터 패킷들을 분류하며, 그리고 상기 트랜스포트 스트림에서 상기 제 2 패킷 디코더로 오디오 데이터 패킷들을 분류하기 위해 연결된 트랜스포트 스트림 디-멀티플렉서;
상기 제한된 8VSB 알파벳을 이용하여 전송된 심볼들로부터 복조된 184-바이트 부분을 포함하는 데이터 패킷의 쌍을 수신하기 위해 연결된 제 1 의 2:1 세그먼트 데이터 압축기로서, 상기 2:1 세그먼트 데이터 압축기는 각각 하나의 랜덤화된 데이터 패킷을 상기 각 데이터 패킷들의 쌍에 대한 응답으로 생성하는, 상기 제 1 의 2:1 세그먼트 데이터 압축기; 및
상기 제 1 의 2:1 세그먼트 데이터 압축기의 응답을 입력 신호로서 수신하고 상기 제 3 패킷 디코더에 입력 신호로 디-랜덤화된 데이터 패킷을 입력 신호로 제공하기 위해 상기 응답 내의 상기 랜덤화된 데이터 패킷에 응답하도록 연결된 제 2 데이터 디-랜덤마이저;를 더 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기. - 제 74 항에 있어서, 상기 에러 수정 회로는
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 제 1, 제 2 및 제 3 디코더로서,
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 제 1 디코더는 초기 래터럴 리드-솔로몬 에러-수정을 수행한 디-인터리버 응답의 각각의 연속한 세그먼트들을 생성하기 위해 상기 디-인터리버 응답의 상기 연속한 세그먼트들을 수정하도록 연결되고,
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 제 2 디코더는 상기 제 1 데이터 디-랜덤마이저로 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호의 상기 연속한 세그먼트들을 제공하기 위해 연결되며,
래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 제 3 디코더는 랜덤화된 데이터 패킷의 쌍으로 구성된 입력 신호를 상기 제 1의 2:1 세그먼트 데이터 압축기로 제공하기 위해 연결되는 상기 제 1, 제 2 및 제 3 디코더;
제 2 의 2:1 데이터 압축기는 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더에 의해 제공되는 상기 에러가-수정된 랜덤화된 베이스밴드 디지털 신호에서 데이터 세그먼트들 쌍을 수신하기 위해 연결되고,
상기 데이터 세그먼트들의 쌍은 상기 제한된 8VSB 알파벳을 이용하여 전송된 심볼들로부터 변조된 184-바이트 패킷들을 포함하며,
상기 제 2의 2:1 데이터 압축기는 상기 데이터 세그먼트의 각각의 쌍에 각각 하나의 확장된 데이터 세그먼트를 응답으로 재생하고, 상기 2:1 데이터 압축기의 응답 내의 상기 확장된 데이터 세그먼트들은 때때로 횡단 리드-솔로몬 순방향-에러-수정 코딩에 영향을 받는 상기 제 2의 2:1 데이터 압축기;
확장된 데이터 세그먼트들 각각을 각각의 데이터 세그먼트의 쌍으로 확장하기 위한 회로로서, 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 제 3 디코더는 입력 신호로서 수신하기 위해 연결되는, 상기 회로;
횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 다수의 디코더;
제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 다수의 디코더들 중의 하나의 디코더가 사용되도록 선택하기 위해 연결되는 제 1 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로;
제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위한 상기 다수의 디코더들 중의 하나의 디코더가 사용되도록 선택하기 위해 연결되는 제 2 리드-솔로몬 순방향-에러-수정 디코더 애플리케이션 회로;
초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답에서 추출된 연속한 데이터 세그먼트의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 제 1 RAM으로서,
상기 제 1 RAM의 상기 제 1 및 제 2 뱅크는 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 제 1 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 제 2 디코더로 판독한 후 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 1 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 제 1 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹의 각 연속한 세그먼트가 일시적으로 저장되도록 연결되어 래터럴 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 디코더로 판독한 후 초기 래터럴 리드-솔로몬 에러-수정을 수행한 상기 디-인터리버 응답의 새로운 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 1 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 1 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 제 1 RAM; 및
상기 2:1 세그먼트 데이터 압축기의 상기 응답으로부터 추출된 확장된 데이터 세그먼트의 각 수퍼그룹을 일시적으로 각각의 제 1 및 제 2 뱅크에 저장하기 위한 제 2 RAM으로서,
상기 제 2 RAM의 상기 제 1 및 제 2 뱅크는 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되는 판독-후-기록 작동의 연속한 사이클에 연결되고, 상기 사이클은 사이클 발생 순서 때에 맞춰 순번대로 정렬되도록 요구되며,
상기 제 2 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹의 각 연속한 확장된 데이터 세그먼트를 일시적으로 저장하도록 연결되어 데이터 세그먼트의 각 쌍으로 확장된 데이터 세그먼트들 각각을 확장하기 위해 상기 회로로 판독한 후 상기 제 2의 2:1 세그먼트 데이터 압축기의 응답에서 새로운 확장된 데이터 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 2 RAM의 상기 제 1 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 짝수번째 사이클 동안 횡단적으로 스캔되며,
상기 제 2 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹의 각 연속한 확장된 데이터 세그먼트를 일시적으로 저장하도록 연결되어 데이터 세그먼트의 각 쌍으로 확장된 데이터 세그먼트들 각각을 확장하기 위해 상기 회로로 판독한 후 상기 제 2의 2:1 세그먼트 데이터 압축기의 응답에서 새로운 확장된 데이터 세그먼트에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 래터럴하게 스캔되고,
상기 제 2 RAM의 상기 제 2 뱅크는 상기 수퍼 그룹이 일시적으로 저장되도록 연결되어 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 횡단 리드-솔로몬 순방향-에러-수정 코딩을 위해 상기 다수의 디코더들 중 하나의 디코더로 판독한 후 상기 제 2 횡단 리드-솔로몬 순방향-에러-수정 디코딩 작동에서 사용되도록 선택된 상기 디코더로부터 수정된 횡단 리드-솔로몬 순방향-에러-수정 코딩에 겹쳐쓰기 위해 판독-후-겹쳐쓰기 작동의 홀수번째 사이클 동안 횡단적으로 스캔되는 제 2 RAM;을 포함하는 것을 특징으로 하는 디지털 텔레비젼 신호 수신기.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US43764803P | 2003-01-02 | 2003-01-02 | |
| US60/437,648 | 2003-01-02 | ||
| US45854703P | 2003-03-28 | 2003-03-28 | |
| US60/458,547 | 2003-03-28 | ||
| US10/733,645 | 2003-12-11 | ||
| US10/733,645 US7197685B2 (en) | 2003-01-02 | 2003-12-12 | Robust signal transmission in digital television broadcasting |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057012547A Division KR101058038B1 (ko) | 2003-01-02 | 2004-01-02 | 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110003594A true KR20110003594A (ko) | 2011-01-12 |
| KR101022480B1 KR101022480B1 (ko) | 2011-03-15 |
Family
ID=32717913
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107028734A KR101022480B1 (ko) | 2003-01-02 | 2004-01-02 | 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 |
| KR1020057012547A KR101058038B1 (ko) | 2003-01-02 | 2004-01-02 | 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057012547A KR101058038B1 (ko) | 2003-01-02 | 2004-01-02 | 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7197685B2 (ko) |
| KR (2) | KR101022480B1 (ko) |
| CN (3) | CN1757190A (ko) |
| BR (1) | BRPI0406617A (ko) |
| CA (1) | CA2511903C (ko) |
| MX (1) | MXPA05007094A (ko) |
| WO (1) | WO2004062183A1 (ko) |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351829B1 (ko) | 2000-09-26 | 2002-09-11 | 엘지전자 주식회사 | 디지털 통신 시스템 |
| KR100351831B1 (ko) * | 2000-10-02 | 2002-09-11 | 엘지전자 주식회사 | Ｖｓｂ 송신 시스템 |
| KR100673419B1 (ko) | 2000-12-28 | 2007-01-24 | 엘지전자 주식회사 | 전송 시스템 및 데이터 처리 방법 |
| KR100674423B1 (ko) | 2001-01-19 | 2007-01-29 | 엘지전자 주식회사 | 송/수신 시스템 및 데이터 처리 방법 |
| US6947487B2 (en) | 2001-04-18 | 2005-09-20 | Lg Electronics Inc. | VSB communication system |
| US7631340B2 (en) | 2001-04-18 | 2009-12-08 | Lg Electronics Inc. | VSB communication system |
| US20050013274A1 (en) * | 2003-03-05 | 2005-01-20 | Harri Pekonen | System and method for data transmission and reception |
| KR20060027372A (ko) * | 2003-06-30 | 2006-03-27 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | Ａｔｓｃ ｄｔｖ 신호를 디코딩하는 수신기 및 패킷 포매터 |
| US7668250B2 (en) * | 2003-10-01 | 2010-02-23 | Samsung Electronics Co., Ltd. | Time-dependent trellis coding for more robust digital television signals |
| US7668257B2 (en) | 2003-10-01 | 2010-02-23 | Samsung Electronics Co., Ltd. | Transmissions with reduced code rate in 8VSB digital television |
| KR100683179B1 (ko) * | 2003-11-03 | 2007-02-15 | 삼성전자주식회사 | 듀얼 스트림용 디지털 방송 송/수신 시스템의 강건한에러정정 부호화/복호화 장치 및 그의 방법 |
| JP4652846B2 (ja) * | 2004-03-11 | 2011-03-16 | パナソニック株式会社 | 通信端末装置および通信中継方法 |
| CA2561182A1 (en) * | 2004-04-01 | 2006-01-12 | Electronics And Telecommunications Research Institute | Apparatus and method for receiving digital television signal with backward compatibility byte |
| CA2565284C (en) * | 2004-05-13 | 2014-09-09 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| US7852961B2 (en) * | 2004-05-20 | 2010-12-14 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| WO2005122573A1 (en) * | 2004-06-05 | 2005-12-22 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception system utilizing srs and trs code to improve receiving performance and signal processing method thereof |
| KR100757469B1 (ko) * | 2004-06-07 | 2007-09-11 | 삼성전자주식회사 | 수신 성능 향상을 위해 널 패킷 및 ｔｒｓ 코드를 이용한지상파 디지털 방송 송수신 시스템 및 그의 신호처리방법 |
| KR101165379B1 (ko) * | 2004-07-15 | 2012-07-17 | 삼성전자주식회사 | 수신 성능이 향상된 지상파 디지털 방송 송수신 시스템 및그의 신호처리방법 |
| KR101080966B1 (ko) * | 2004-11-23 | 2011-11-08 | 엘지전자 주식회사 | 방송 신호 송수신 장치 및 방법 |
| US7672399B2 (en) | 2005-03-02 | 2010-03-02 | Rohde & Schwarz Gmbh & Co., Kg | Apparatus, systems and methods for providing enhancements to ATSC networks using synchronous vestigial sideband (VSB) frame slicing |
| US7532677B2 (en) * | 2005-03-02 | 2009-05-12 | Rohde & Schwarz Gmbh & Co., Kg | Apparatus, systems and methods for producing coherent symbols in a single frequency network |
| US20060245516A1 (en) * | 2005-03-02 | 2006-11-02 | Rohde & Schwarz, Inc. | Apparatus, systems and methods for providing in-band atsc vestigial sideband signaling or out-of-band signaling |
| US7822139B2 (en) * | 2005-03-02 | 2010-10-26 | Rohde & Schwarz Gmbh & Co. Kg | Apparatus, systems, methods and computer products for providing a virtual enhanced training sequence |
| US7920602B2 (en) * | 2005-05-23 | 2011-04-05 | Samsung Electronics Co., Ltd. | Method for formatting digital broadcast transport stream packet for improved receiving performance, digital broadcast transmitter, and signal processing method thereof |
| US7840868B2 (en) | 2005-10-05 | 2010-11-23 | Lg Electronics Inc. | Method of processing traffic information and digital broadcast system |
| CA2562220C (en) | 2005-10-05 | 2013-06-25 | Lg Electronics Inc. | Method of processing traffic information and digital broadcast system |
| US7668209B2 (en) | 2005-10-05 | 2010-02-23 | Lg Electronics Inc. | Method of processing traffic information and digital broadcast system |
| CA2562206C (en) | 2005-10-05 | 2012-07-10 | Lg Electronics Inc. | A method and digital broadcast transmitter for transmitting a digital broadcast signal |
| CA2562202C (en) | 2005-10-05 | 2013-06-18 | Lg Electronics Inc. | Method of processing traffic information and digital broadcast system |
| US7720062B2 (en) | 2005-10-05 | 2010-05-18 | Lg Electronics Inc. | Method of processing traffic information and digital broadcasting system |
| KR101162213B1 (ko) * | 2006-04-29 | 2012-07-04 | 엘지전자 주식회사 | 디지털 방송 시스템 및 처리 방법 |
| KR101208498B1 (ko) * | 2005-10-10 | 2012-12-05 | 엘지전자 주식회사 | 디지털 방송 시스템, 방법, 및 데이터 구조 |
| CN101268695B (zh) * | 2005-10-11 | 2010-10-13 | 三星电子株式会社 | 数字广播传输系统及其信号处理方法 |
| US8711947B2 (en) | 2005-10-11 | 2014-04-29 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission and reception system, and a signal processing method using turbo processing and turbo decoding |
| KR100794791B1 (ko) * | 2005-10-21 | 2008-01-21 | 삼성전자주식회사 | 터보 스트림 처리 장치 및 그 방법 |
| KR100811184B1 (ko) | 2005-10-21 | 2008-03-07 | 삼성전자주식회사 | 아우터 인코더 및 그 방법 |
| WO2007091779A1 (en) | 2006-02-10 | 2007-08-16 | Lg Electronics Inc. | Digital broadcasting receiver and method of processing data |
| WO2007100185A1 (en) * | 2006-02-28 | 2007-09-07 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| WO2007126196A1 (en) | 2006-04-29 | 2007-11-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| WO2007126195A1 (en) | 2006-04-29 | 2007-11-08 | Lg Electronics Inc. | Digital broadcasting system and method of transmitting/receiving data |
| WO2007136166A1 (en) | 2006-05-23 | 2007-11-29 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| CN101674393A (zh) * | 2006-06-16 | 2010-03-17 | 三星电子株式会社 | 一种数字广播接收设备及其方法 |
| US7957490B2 (en) * | 2006-09-21 | 2011-06-07 | Limberg Allen Leroy | Insertion of repetitive PN sequences into DTV data fields |
| US7873104B2 (en) | 2006-10-12 | 2011-01-18 | Lg Electronics Inc. | Digital television transmitting system and receiving system and method of processing broadcasting data |
| US8750088B2 (en) * | 2006-11-14 | 2014-06-10 | Qualcomm Incorporated | Efficient layered coding technique to mitigate shadowing in satellite propagation channel |
| US8149817B2 (en) * | 2007-02-01 | 2012-04-03 | Rohde & Schwarz Gmbh & Co. Kg | Systems, apparatus, methods and computer program products for providing ATSC interoperability |
| KR101253185B1 (ko) | 2007-03-26 | 2013-04-10 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| KR101285887B1 (ko) | 2007-03-26 | 2013-07-11 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| KR101285888B1 (ko) | 2007-03-30 | 2013-07-11 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| CN101933235B (zh) * | 2007-05-16 | 2014-12-17 | 汤姆森特许公司 | 编码和解码信号的装置和方法 |
| KR101456002B1 (ko) | 2007-06-26 | 2014-11-03 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| KR101405966B1 (ko) | 2007-06-26 | 2014-06-20 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| DE112008001677T5 (de) * | 2007-06-28 | 2010-06-02 | Samsung Electronics Co., Ltd., Suwon | Vorschlag zu ATSC-Mobil-/Handheld-RFP-A-VSB-M-CAST und physikalische Schicht für ATSC-M/HH |
| CA2691831A1 (en) * | 2007-06-28 | 2008-12-31 | Samsung Electronics Co., Ltd. | Response to atsc mobile/handheld rfp a-vsb mcast and, a-vsb physical and link layers with single frequency network |
| KR101405970B1 (ko) * | 2007-06-28 | 2014-06-12 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| KR101461958B1 (ko) * | 2007-06-29 | 2014-11-14 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| WO2009005326A2 (en) | 2007-07-04 | 2009-01-08 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
| CA2695548C (en) | 2007-08-24 | 2013-10-15 | Lg Electronics Inc. | Digital broadcasting system and method of processing data in digital broadcasting system |
| US7912006B2 (en) * | 2007-08-24 | 2011-03-22 | Lg Electronics Inc. | Digital broadcasting system and method of processing data in digital broadcasting system |
| CA2694704C (en) * | 2007-08-24 | 2013-06-25 | Lg Electronics Inc. | Digital broadcasting system and method of processing data in digital broadcasting system |
| KR101435843B1 (ko) | 2007-08-24 | 2014-08-29 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| BRPI0818616A2 (pt) | 2007-10-15 | 2015-04-07 | Thomson Licensing | Aparelho e método para codificação e decodificação de sinais. |
| EP2201772A2 (en) * | 2007-10-15 | 2010-06-30 | Thomson Licensing | Apparatus and method for communicating burst mode activity |
| US8219896B2 (en) * | 2007-10-23 | 2012-07-10 | Telefonaktiebolaget L M Ericsson (Publ) | Reduced-complexity decoding algorithms for tail-biting convolutional codes |
| US8397147B2 (en) * | 2007-11-02 | 2013-03-12 | Telefonaktiebolaget L M Ericsson (Publ) | Optimum distance spectrum feedforward low rate tail-biting convolutional codes |
| US8375280B2 (en) * | 2007-11-02 | 2013-02-12 | Telefonaktiebolaget L M Ericsson (Publ) | Optimum distance spectrum feedforward tail-biting convolutional codes |
| US8250441B2 (en) * | 2007-12-11 | 2012-08-21 | Wi-Lan Inc. | Outer coding framework for application packet error rate minimization |
| DE102008017290A1 (de) * | 2007-12-11 | 2009-06-18 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Bildung eines gemeinsamen Datenstroms insbesondere nach dem ATSC-Standard |
| DE102007059959B4 (de) * | 2007-12-12 | 2020-01-02 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und System zur Übertragung von Daten zwischen einer zentralen Rundfunkstation und mindestens einem Sender |
| US8230316B2 (en) | 2008-01-25 | 2012-07-24 | Nevion Usa, Inc. | Forward error correction for burst and random packet loss for real-time multi-media communication |
| CN101572125B (zh) * | 2008-04-30 | 2013-02-27 | 扬智科技股份有限公司 | 错误更正电路及其方法 |
| DE102008056703A1 (de) * | 2008-07-04 | 2010-01-07 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und System zur Zeitsynchronisierung zwischen einer Zentrale und mehreren Sendern |
| US8355458B2 (en) * | 2008-06-25 | 2013-01-15 | Rohde & Schwarz Gmbh & Co. Kg | Apparatus, systems, methods and computer program products for producing a single frequency network for ATSC mobile / handheld services |
| US20090322961A1 (en) * | 2008-06-27 | 2009-12-31 | Limberg Allen Leroy | System for digital television broadcasting using modified 2/3 trellis coding |
| US8296630B2 (en) * | 2008-10-02 | 2012-10-23 | Fujitsu Limited | Multi-mode forward error correction |
| DE102008059028B4 (de) * | 2008-10-02 | 2021-12-02 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Verfahren und Vorrichtung zur Erzeugung eines Transportdatenstroms mit Bilddaten |
| US8121232B2 (en) * | 2008-11-06 | 2012-02-21 | Lg Electronics Inc. | Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system |
| WO2010051864A2 (en) * | 2008-11-06 | 2010-05-14 | Rohde & Schwarz Gmbh & Co. Kg | Method and system for synchronized mapping of data packets in an atsc data stream |
| US8726137B2 (en) * | 2009-02-02 | 2014-05-13 | Telefonaktiebolaget L M Ericsson (Publ) | Encoding and decoding methods for expurgated convolutional codes and convolutional turbo codes |
| WO2010107259A2 (ko) * | 2009-03-18 | 2010-09-23 | 엘지전자 주식회사 | 송/수신 시스템 및 방송 신호 처리 방법 |
| EP2234357B1 (en) * | 2009-03-21 | 2016-07-27 | Rohde & Schwarz GmbH & Co. KG | Method for improving the data rate of mobile data and the quality of channel estimation in an ATSC-M/H transport data stream |
| DE102009025219A1 (de) * | 2009-04-07 | 2010-10-14 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur kontinuierlichen Anpassung von Kodierungsparametern an eine veränderliche Nutzdatenrate |
| WO2010120735A2 (en) * | 2009-04-16 | 2010-10-21 | Thomson Licensing | Apparatus and method for encoding a signal |
| DE102009057363B4 (de) | 2009-10-16 | 2013-04-18 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur effizienten Übertragung von überregional und regional auszustrahlenden Programm-und Servicedaten |
| US8073995B2 (en) * | 2009-10-19 | 2011-12-06 | Research In Motion Limited | Efficient low-latency buffer |
| US20110158308A1 (en) * | 2009-12-24 | 2011-06-30 | Hong Kong Applied Science and Technology Research Institute Company Limited | Embedded transmission of multiple services in a digital terrestrial television multimedia broadcasting (dtmb) system |
| US8989021B2 (en) | 2011-01-20 | 2015-03-24 | Rohde & Schwarz Gmbh & Co. Kg | Universal broadband broadcasting |
| US8792008B2 (en) * | 2011-09-08 | 2014-07-29 | Maxlinear, Inc. | Method and apparatus for spectrum monitoring |
| FR2993369B1 (fr) * | 2012-07-11 | 2017-10-13 | Centre Nat D'etudes Spatiales | Signal radio gnss pour une synchronisation amelioree |
| US8929432B2 (en) * | 2012-09-07 | 2015-01-06 | Sony Corporation | Combination A/53 and A/153 receiver using a HIHO viterbi decoder |
| US10382059B2 (en) | 2013-07-03 | 2019-08-13 | Samsung Electronics Co., Ltd. | Transmitting apparatus, encoding method thereof, receiving apparatus, and decoding method thereof |
| WO2016013139A1 (ja) * | 2014-07-24 | 2016-01-28 | 日本電気株式会社 | Ｄｅｌａｙ－Ｔｏｌｅｒａｎｔ ｎｅｔｗｏｒｋ（ＤＴＮ）内でのデータ配送のための装置及び方法 |
| KR102467738B1 (ko) | 2015-03-04 | 2022-11-17 | 소니그룹주식회사 | 송신 장치, 송신 방법, 수신 장치, 및 수신 방법 |
| CN108352924B (zh) * | 2015-10-28 | 2020-06-26 | 华为技术有限公司 | 一种数据处理方法及装置 |
| US9998146B2 (en) * | 2016-10-28 | 2018-06-12 | Inphi Corporation | Forward error correction (FEC) emulator |
| US11764805B2 (en) | 2021-10-06 | 2023-09-19 | Samsung Display Co., Ltd. | System and method for transition encoding with reduced error propagation |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258987A (en) * | 1992-04-16 | 1993-11-02 | At&T Bell Laboratories | Multilevel coding using trellis-coded modulation and reed-solomon codes |
| KR100207630B1 (ko) | 1994-11-11 | 1999-07-15 | 윤종용 | 오류정정능력이 향상된 디지탈 비디오 테이프 기록방법 및 재생방법 |
| US6181383B1 (en) * | 1996-05-29 | 2001-01-30 | Sarnoff Corporation | Method and apparatus for preserving synchronization of audio and video presentation when splicing transport streams |
| US5841820A (en) * | 1996-10-07 | 1998-11-24 | Zenith Electronics Corporation | Data comparison AGC system for VSB receiver |
| KR100230282B1 (ko) * | 1997-04-14 | 1999-11-15 | 윤종용 | 단일 프로그램 전송 스트림 전송장치 및 그 방법 |
| ATE540497T1 (de) | 1997-05-30 | 2012-01-15 | Qualcomm Inc | Fehlerschutzverfahren und vorrichtung für über- funk-dateiübertragung |
| US6407998B1 (en) * | 1997-10-02 | 2002-06-18 | Thomson Licensing S.A. | Multimedia decoder for prioritized bi-directional communication in a broadcast system |
| US6426780B1 (en) * | 1998-10-14 | 2002-07-30 | Samsung Electronics Co., Ltd. | DTV receiver with low-band final I-F signal filtered for suppressing co-channel interfering NTSC audio carrier |
| US6430159B1 (en) * | 1998-12-23 | 2002-08-06 | Cisco Systems Canada Co. | Forward error correction at MPEG-2 transport stream layer |
| US6496230B1 (en) * | 1999-09-15 | 2002-12-17 | Samsung Electronics Co., Ltd. | Digital TV signal receiver with direct conversion from UHF I-F to Low-Band I-F before digital demodulation |
| US6996133B2 (en) * | 2000-04-18 | 2006-02-07 | Zenith Electronics Corporation | Digital communication system for transmitting and receiving robustly encoded data |
-
2003
- 2003-12-12 US US10/733,645 patent/US7197685B2/en not_active Ceased
-
2004
- 2004-01-02 KR KR1020107028734A patent/KR101022480B1/ko active IP Right Grant
- 2004-01-02 MX MXPA05007094A patent/MXPA05007094A/es active IP Right Grant
- 2004-01-02 KR KR1020057012547A patent/KR101058038B1/ko active IP Right Grant
- 2004-01-02 CN CNA2004800056533A patent/CN1757190A/zh active Pending
- 2004-01-02 WO PCT/KR2004/000001 patent/WO2004062183A1/en active Application Filing
- 2004-01-02 CN CN2009101327128A patent/CN101521824B/zh not_active Expired - Lifetime
- 2004-01-02 CN CN2009101475115A patent/CN101626282B/zh not_active Expired - Lifetime
- 2004-01-02 BR BR0406617-0A patent/BRPI0406617A/pt not_active IP Right Cessation
- 2004-01-02 CA CA2511903A patent/CA2511903C/en not_active Expired - Fee Related
-
2009
- 2009-03-26 US US12/412,169 patent/USRE42301E1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101058038B1 (ko) | 2011-08-22 |
| US20040237024A1 (en) | 2004-11-25 |
| CA2511903C (en) | 2010-08-03 |
| CA2511903A1 (en) | 2004-07-22 |
| CN101626282B (zh) | 2013-08-21 |
| USRE42301E1 (en) | 2011-04-19 |
| MXPA05007094A (es) | 2005-09-12 |
| CN1757190A (zh) | 2006-04-05 |
| US7197685B2 (en) | 2007-03-27 |
| CN101521824A (zh) | 2009-09-02 |
| WO2004062183A1 (en) | 2004-07-22 |
| CN101626282A (zh) | 2010-01-13 |
| KR101022480B1 (ko) | 2011-03-15 |
| CN101521824B (zh) | 2013-05-15 |
| KR20050091057A (ko) | 2005-09-14 |
| BRPI0406617A (pt) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101058038B1 (ko) | 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 | |
| US8311141B2 (en) | Time-dependent trellis coding for more robust digital television signals | |
| KR101198935B1 (ko) | 디지털 방송 송신기와 수신기 및 그 스트림 처리 방법 | |
| KR101221914B1 (ko) | 디지털 방송 신호 송신 장치 및 방법 | |
| JP4113600B2 (ja) | ビデオ・データを処理するためのシステムおよび方法 | |
| US8179980B2 (en) | Robust DTV signals that can overcome burst errors up to 1040 bytes or more in length | |
| KR100865789B1 (ko) | 8ｖｓｂ 신호를 위한 로버스트 데이터 확장 | |
| US8111769B2 (en) | Transmissions with reduced code rate in 8VSB digital television | |
| JP5129798B2 (ja) | デジタル放送送信装置及びそのターボストリーム処理方法並びにそれを含むデジタル放送システム | |
| US20040028076A1 (en) | Robust data extension for 8vsb signaling | |
| KR20010111667A (ko) | 엠펙 데이터 프레임과 이를 이용한 송수신 시스템 | |
| CN101697569A (zh) | 数字广播发送/接收装置及其信号处理方法 | |
| CN1954605B (zh) | 数字广播发送/接收装置及其信号处理方法 | |
| KR20080089810A (ko) | 디지털 방송 시스템 및 데이터 처리 방법 | |
| KR101369838B1 (ko) | 전송 스트림 생성장치, 송신 장치, 수신 장치, 이들이포함된 디지털 방송 시스템 및 그 방법 | |
| KR101528647B1 (ko) | 코드 개선된 스태거캐스팅 | |
| US20110113301A1 (en) | Diversity broadcasting of gray-labeled CCC data using 8-VSB AM | |
| KR100996619B1 (ko) | 순방향 소거 정정을 이용한 동기 손실에 탄력적인 디지털 통신 시스템 | |
| KR101393016B1 (ko) | 디지털 방송 수신기 및 그 스트림 처리 방법 | |
| KR101360002B1 (ko) | 디지털 방송 송신 시스템 및 그 스트림 처리 방법 | |
| KR101358720B1 (ko) | 디지털 방송 수신기 및 그 스트림 처리 방법 | |
| KR101198936B1 (ko) | 디지털 방송 송신기와 그 송신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190227 Year of fee payment: 9 |