KR20100138428A - 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템 - Google Patents

정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템 Download PDF

Info

Publication number
KR20100138428A
KR20100138428A KR1020090056965A KR20090056965A KR20100138428A KR 20100138428 A KR20100138428 A KR 20100138428A KR 1020090056965 A KR1020090056965 A KR 1020090056965A KR 20090056965 A KR20090056965 A KR 20090056965A KR 20100138428 A KR20100138428 A KR 20100138428A
Authority
KR
South Korea
Prior art keywords
memory module
circuit pattern
socket
static electricity
circuit board
Prior art date
Application number
KR1020090056965A
Other languages
English (en)
Inventor
신영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090056965A priority Critical patent/KR20100138428A/ko
Priority to US12/662,104 priority patent/US8289666B2/en
Publication of KR20100138428A publication Critical patent/KR20100138428A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers

Abstract

정전기 방지 구조의 메모리 모듈이 제공된다. 메모리 모듈은, 회로기판, 회로기판 상에 형성된 제1 회로 패턴 및 회로 기판 상에 제1 회로 패턴과 접속되지 않도록 형성되며, 외부로부터 유입되는 정전기를 방전시키기 위한 제2 회로 패턴을 포함한다.
정전기, 방전, DRAM

Description

정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템{Memory module for preventing ESD and system including the same}
본 발명의 실시예는 메모리 모듈에 관한 것으로, 보다 상세하게는 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템에 관한 것이다.
정전기(ESD: ElectroStatic Discharge)는 사람이나 기구 또는 종이, 플라스틱과 같은 사물로부터 생성된다. 특히 사람의 손에서 생성되는 정전기는 수 암페어(A)에서 수십 암페어의 크기를 가진다.
이러한 정전기는 사람이나 기구에 의해 완제품 상태의 메모리 모듈, 예컨대 인쇄회로기판 상에 다수의 메모리 소자가 실장된 DRAM 등과 같은 메모리 모듈을 취급할 때, 인쇄회로기판에 실장된 메모리 소자에 영구적인 손상이나 비정상적인 오동작을 일으키게 된다.
일반적인 생산 공정 상에서, 정전기에 의한 메모리 모듈의 손상을 방지하기 위하여 작업자가 인쇄회로기판을 취급할 때, 접지선(ground line)이 달린 밴드(band)를 손목에 착용하고 인쇄회로기판의 작업을 수행한다.
그러나, 소비자나 이를 취급하는 정비자가 정전기 방지용 밴드를 정확하게 착용한다는 것은 기대하기 어렵다.
이로 인하여 소비자나 정비자에 의해 발생되는 정전기는 인쇄회로기판에 실장된 메모리 소자를 손상시키게 되며, 손상된 메모리 소자에 의해 메모리 모듈 또는 이를 포함하는 시스템의 정상 동작이 어렵게 된다.
본 발명이 해결하고자 하는 과제는, 정전기 방지 구조의 메모리 모듈을 제공하고자 하는데 있다.
본 발명이 해결하고자 하는 다른 과제는, 이러한 정전기 방지 구조의 메모리 모듈을 포함하는 시스템을 제공하고자 하는데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 정전기 방지 구조의 메모리 모듈은, 회로기판, 회로기판 상에 형성된 제1 회로 패턴 및 회로 기판 상에 제1 회로 패턴과 접속되지 않도록 형성되며, 외부로부터 유입되는 정전기를 방전시키기 위한 제2 회로 패턴을 포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 시스템은, 다수의 전자 부품들이 실장된 메인 보드, 메인 보드에 결합된 소켓 및 소켓에 삽입되며, 소켓을 통해 메인 보드와 접속되는 메모리 모듈을 포함한다.
본 발명의 실시예에 따른 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템은, 메모리 모듈에 외부로부터 유입되는 정전기를 시스템의 접지 등과 같은 외부로 방출시킬 수 있는 정전기 방지 구조를 형성함으로써, 정전기에 의한 메모리 모듈의 손상을 방지하고, 메모리 모듈의 동작 신뢰성을 향상시킬 수 있는 효과가 있다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있 다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치 하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 정전기 방지 구조의 메모리 모듈을 포함하는 시스템의 개략적인 도면이고, 도 2는 도 1의 메모리 모듈을 Ⅱ~Ⅱ'와 Ⅱ'~Ⅱ''의 선으로 절단한 단면도이다.
본 실시예에서는 설명의 편의를 위하여 메모리 모듈이 DRAM이고, 메모리 모듈을 포함하는 시스템이 컴퓨터 시스템인 예를 들어 설명한다. 그러나, 본 발명은 이에 제한되지는 않으며, 메모리 모듈은 DRAM 등과 같은 휘발성 메모리 또는 플래시 메모리 등과 같은 비휘발성 메모리를 포함하는 메모리 모듈일 수 있고, 시스템은 이러한 메모리 모듈을 포함하는 전자 시스템일 수 있다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 시스템(300)은 메모리 모듈(100), 소켓(250) 및 메인 보드(200)를 포함할 수 있다. 소켓(250)과 메인 보드(200)는 서로 결합될 수 있으며, 하나의 컴퓨터 시스템을 구현할 수 있다.
예컨대, 소켓(250)의 하부에는 다수의 접속 단자들, 예컨대 다수의 제1 접속 단자들(253) 및 다수의 제2 접속 단자들(255)이 형성될 수 있다. 다수의 제1 접속 단자들(253) 각각은 메인 보드(200)에 형성된 회로 패턴(미도시)과 접속될 수 있는데, 예컨대 표면 실장 방식으로 메인 보드(200)와 접속될 수 있다.
다수의 제2 접속 단자들(255) 각각은 소켓(250)의 양 측부의 하부에 각각 형 성될 수 있는데, 다수의 제2 접속 단자들(255) 각각은 메인 보드(200)를 관통하여 메인 보드(200)에 결합될 수 있다. 이때, 다수의 제2 접속 단자들(255) 각각은 메인 보드(200)의 접지(ground), 예컨대 접지 패턴에 접속될 수 있다. 메인 보드(200)의 접지 패턴은 메인 보드(200)에 라인 또는 면으로 형성된 접지일 수 있다.
메인 보드(200)에는 메모리 모듈(100) 외에 다수의 전자 부품들(미도시)이 각각 실장되어 배치될 수 있다. 메인 보드(200)에는 다수의 전자 부품들 각각과 전기적으로 접속될 수 있는 회로 패턴이 형성될 수 있다.
메모리 모듈(100)은 인쇄회로기판(printed circuit board; PCB, 101) 및 인쇄회로기판(101)에 실장된 다수의 전자 부품들, 예컨대 다수의 휘발성 또는 다수의 비휘발성 메모리 소자들(110)을 포함할 수 있다. 메모리 모듈(100)에 실장된 다수의 휘발성 메모리 소자들은 예컨대, DRAM 또는 SRAM 메모리 소자들일 수 있으며, 다수의 비휘발성 메모리 소자들은 NOR 플래시 또는 NAND 플래시 메모리 소자들일 수 있다.
이러한 메모리 모듈(100)은 소켓(250)에 삽입되어 메인 보드(200)와 접속될 수 있으며, 메인 보드(200)로부터 제공되는 데이터를 저장하거나 또는 다수의 메모리 소자들(110) 각각에 저장된 데이터를 소켓(250)을 통해 메인 보드(200)로 출력할 수 있다. 메모리 모듈(100)은 SIMM(Single Inline Memory Module; SIMM) 또는 DIMM(Double Inline Memory Module; DIMM)일 수 있다.
인쇄회로기판(101)은 다수의 단자들(103), 제1 회로 패턴(104) 및 제2 회로 패턴(105)을 포함할 수 있다.
인쇄회로기판(101)의 다수의 단자들(103) 각각은 인쇄회로기판(101)의 하부에 형성될 수 있으며, 메모리 모듈(100)가 소켓(250)에 삽입되면 다수의 단자들(103) 각각은 소켓(250)의 다수의 제1 접속 단자들(253) 각각에 접속될 수 있다.
제1 회로 패턴(104)은 인쇄회로기판(101)의 제1 영역, 예컨대 메모리 모듈(100)의 실질적인 영역, 즉 다수의 메모리 소자들(110) 각각이 실장된 영역 및 다수의 단자들(103)이 형성된 제1 영역에 형성될 수 있다. 제1 회로 패턴(104)은 다수의 메모리 소자들(110) 각각과 다수의 단자들(103) 각각을 서로 접속시킬 수 있다.
즉, 제1 회로 패턴(104)에는 다수의 메모리 소자들(110)이 각각 실장될 수 있으며, 다수의 메모리 소자들(110) 각각은 제1 회로 패턴(104) 및 다수의 단자들(103)을 통해 소켓(250)의 다수의 제1 접속 단자들(253) 각각과 접속될 수 있다. 이에 따라, 메모리 모듈(100)가 소켓(250)에 삽입된 경우, 메모리 모듈(100)의 다수의 메모리 소자들(110) 각각은 메인 보드(200)로부터 제공되는 데이터를 저장하거나 또는 다수의 메모리 소자들(110) 각각에 저장된 데이터를 소켓(250)을 통해 메인 보드(200)로 출력할 수 있다.
제2 회로 패턴(105)은 인쇄회로기판(101)의 제2 영역, 예컨대 인쇄회로기판(101)의 제1 영역을 제외한 나머지 영역에 형성될 수 있다. 제2 회로 패턴(105)은 인쇄회로기판(101)의 외곽을 따라 형성될 수 있으며, 제1 회로 패턴(104)과 전기적으로 연결되지 않는다. 제2 회로 패턴(105)은 메모리 모듈(100)가 소켓(250)에 삽입된 경우, 소켓(250)의 다수의 제2 접속 단자들(255) 각각에 접속될 수 있으며, 메인 보드(200)의 접지에 접속될 수 있다. 제2 회로 패턴(105)은 메모리 모듈(100)의 정전기 방지 구조로 사용될 수 있다.
도 2를 참조하면, 인쇄회로기판(101)의 제1 영역에는 제1 회로 패턴(104)이 형성될 수 있고, 제1 회로 패턴(104) 상에는 메모리 소자(110)가 실장될 수 있다.
인쇄회로기판(101)의 제2 영역에는 제2 회로 패턴(105)이 형성될 수 있고, 제2 회로 패턴(105)은 제1 회로 패턴(104)과 연결되지 않을 수 있다.
제1 회로 패턴(104)과 제2 회로 패턴(105) 각각은 구리(Cu) 등과 같은 도전성이 우수한 금속 물질로 형성될 수 있다. 또한, 제1 회로 패턴(104)은 메모리 소자(110)에 의해 외부로부터 차폐될 수 있으나, 제2 회로 패턴(105)은 외부로 노출될 수 있다. 이때, 제1 회로 패턴(104)은 차폐의 효과를 높이기 위하여 메모리 소자(110)가 실장되는 제1 회로 패턴(104)의 일부를 제외한 나머지 제1 회로 패턴(104) 상에 보호막(미도시)이 더 형성될 수도 있다.
도 1 및 도 2를 참조하여 상술한 바와 같이, 본 실시예에 따른 메모리 모듈(100)은 외부로부터 유입되는 정전기, 예컨대 사람이나 기구로부터 발생된 정전기가 메모리 모듈(100)로 유입되었을 때, 이를 효과적으로 방출할 수 있다.
예컨대, 메모리 모듈(100)가 소켓(250)에 삽입된 상태에서 외부로부터 메모리 모듈(100)에 정전기가 유입되는 경우에, 정전기는 메모리 모듈(100)의 인쇄회로기판(101)의 외곽을 따라 형성된 제2 회로 패턴(105)과 소켓(250)의 다수의 제2 접속 단자들(255) 각각을 통해 메인 보드(200)의 접지로 방전될 수 있다.
이때, 메모리 모듈(100)의 인쇄회로기판(101)의 제1 회로 패턴(104)은 차폐된 상태이고, 제2 회로 패턴(105)은 노출된 상태일 수 있다. 즉, 외부로부터 메모리 모듈(100)로 유입된 정전기는 인쇄회로기판(101)의 제2 회로 패턴(105)과 소켓(250)의 다수의 제2 접속 단자들(255) 각각을 통하여 메인 보드(200)의 접지 패턴으로 방전될 수 있다. 이때, 메인 보드(200)의 접지 패턴은 메모리 모듈(100)로부터 유입되는 정전기를 방전시킬 수 있도록 넓은 면적을 가질 수 있다.
한편, 본 실시예에서는 설명의 편의를 위하여 단층 구조의 인쇄회로기판(101)을 포함하는 메모리 모듈(100)에 대해 설명하고 있으나, 본 발명은 이에 제한되지는 않는다.
예컨대, 메모리 모듈(100)의 인쇄회로기판(101)은 2층 이상의 다층 구조로 형성될 수도 있다. 이때, 제1 회로 패턴(104)은 다층 구조의 인쇄회로기판(미도시)의 내부에 형성되어 외부로 노출되지 않을 수 있고, 다층 구조의 인쇄회로기판의 최외각 인쇄회로기판에는 다수의 메모리 소자들(110)이 실장될 수 있는 다수의 패드들(미도시)이 형성될 수 있다. 제2 회로 패턴(105)은 다수의 패드들 각각이 형성된 최외각 인쇄회로기판에 형성될 수 있으며, 제1 회로 패턴(104)과 적어도 한층의 인쇄회로기판을 사이에 두고 플로팅 구조를 가질 수 있다.
도 3은 도 1에 도시된 메모리 모듈의 다른 실시예에 따른 메모리 모듈의 개략적인 도면이고, 도 4는 도 3에 도시된 메모리 모듈을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.
본 실시예의 메모리 모듈(100')는 도 1 및 도 2에 도시된 메모리 모듈(100) 과 다음을 제외하고는 동일한 구조일 수 있다. 예컨대, 도 3에 도시된 메모리 모듈(100')는 인쇄회로기판(101)의 제2 회로 패턴(105)에 적어도 하나의 저장 소자, 예컨대 적어도 하나의 커패시터(107)가 접속된 것을 제외하고는 도 1에 도시된 메모리 모듈(100)과 동일한 구조일 수 있다.
도 3 및 도 4를 참조하면, 본 실시예에 따른 메모리 모듈(100')는 인쇄회로기판(101), 다수의 메모리 소자들(110) 및 적어도 하나의 커패시터(107)를 포함할 수 있다.
인쇄회로기판(101)은 제1 영역에 형성된 제1 회로 패턴(104)과 제2 영역에 형성된 제2 회로 패턴(105)을 포함할 수 있다.
인쇄회로기판(101)의 제1 회로 패턴(104)에는 메모리 소자(110)가 실장되어 접속될 수 있다. 제1 회로 패턴(104)은 인쇄회로기판(101)의 하부에 형성된 다수의 단자들(103) 각각에 접속될 수 있다.
인쇄회로기판(101)의 제1 회로 패턴(104)은 다수의 메모리 소자들(110) 각각에 의해 차폐될 수 있으며, 제2 회로 패턴(105)과는 전기적으로 연결되지 않을 수 있다. 또한, 제1 회로 패턴(104)은 차폐의 효과를 높이기 위하여 메모리 소자(110)가 실장되는 제1 회로 패턴(104)의 일부를 제외한 나머지 제1 회로 패턴(104) 상에 보호막(미도시)이 더 형성될 수도 있다.
인쇄회로기판(101)의 제2 회로 패턴(105)에는 적어도 하나의 커패시터(107)가 실장되어 접속될 수 있다. 커패시터(107)는 외부로부터 인쇄회로기판(101)의 제2 회로 패턴(105)을 통하여 유입되는 정전기를 저장할 수 있는 용량성 저장 소자일 수 있다.
도 3 및 도 4를 참조하여 상술한 바와 같이, 본 실시예에 따른 메모리 모듈(100')는 외부로부터 유입되는 정전기, 예컨대 사람이나 기구로부터 발생된 정전기가 메모리 모듈(100')로 유입되었을 때, 이를 효과적으로 방출할 수 있다.
예컨대, 메모리 모듈(100')가 소켓(250)에 삽입되기 전에, 외부로부터 메모리 모듈(100')로 정전기가 유입되는 경우에, 정전기는 메모리 모듈(100')의 인쇄회로기판(101)의 외곽을 따라 형성된 제2 회로 패턴(105)을 통해 적어도 하나의 커패시터(107)에 저장될 수 있다. 이때, 메모리 모듈(100')의 인쇄회로기판(101)의 제1 회로 패턴(104)은 차폐된 상태이고, 제2 회로 패턴(105)은 노출된 상태일 수 있다.
커패시터(107)에 정전기가 저장된 후에, 메모리 모듈(100')가 소켓(250)에 삽입되면, 커패시터(107)에 저장된 정전기는 인쇄회로기판(101)의 제2 회로 패턴(105)과 소켓(250)의 다수의 제2 접속 단자들(255) 각각을 통하여 메인 보드(200)의 접지 패턴으로 방전될 수 있다. 이때, 메인 보드(200)의 접지 패턴은 메모리 모듈(100')로부터 유입되는 정전기를 방전시킬 수 있도록 넓은 면적을 가질 수 있다.
즉, 본 발명의 다양한 실시예들에 따른 메모리 모듈(100 또는 100')는 인쇄회로기판(101) 상에 외부로 노출되는 도전성의 회로 패턴, 예컨대 제2 회로 패턴(105)을 형성함으로써, 외부로부터 유입되는 정전기를 제2 회로 패턴(105)을 통해 시스템, 즉 메인 보드(200)의 접지 패턴으로 방전시킬 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 정전기 방지 구조의 메모리 모듈을 포함하는 시스템의 개략적인 도면이다.
도 2는 도 1의 메모리 모듈을 Ⅱ~Ⅱ'와 Ⅱ'~Ⅱ''의 선으로 절단한 단면도이다.
도 3은 도 1에 도시된 메모리 모듈의 다른 실시예에 따른 메모리 모듈의 개략적인 도면이다.
도 4는 도 3에 도시된 메모리 모듈을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.

Claims (8)

  1. 회로기판;
    상기 회로기판 상에 형성된 제1 회로 패턴; 및
    상기 회로 기판 상에 상기 제1 회로 패턴과 접속되지 않도록 형성되며, 외부로부터 유입되는 정전기를 방전시키기 위한 제2 회로 패턴을 포함하는 정전기 방지 구조의 메모리 모듈.
  2. 제1 항에 있어서, 상기 메모리 모듈은,
    상기 제2 회로 패턴에 접속되어 상기 정전기를 저장하는 적어도 하나의 커패시터를 더 포함하는 정전기 방지 구조의 메모리 모듈.
  3. 제1 항에 있어서,
    상기 제2 회로 패턴은 상기 회로기판의 외곽을 따라 형성되는 정전기 방지 구조의 메모리 모듈.
  4. 제1 항에 있어서,
    상기 제2 회로 패턴은 외부로 노출되는 도전성 금속 물질로 형성되는 정전기 방지 구조의 메모리 모듈.
  5. 제1 항에 있어서,
    상기 메모리 모듈은 상기 제1 회로 패턴에 접속된 적어도 하나의 메모리 소자를 더 포함하는 정전기 방지 구조의 메모리 모듈.
  6. 다수의 전자 부품들이 실장된 메인 보드;
    상기 메인 보드에 결합된 소켓; 및
    상기 소켓에 삽입되며, 상기 소켓을 통해 상기 메인 보드와 접속되는 메모리 모듈을 포함하고,
    상기 메모리 모듈은,
    회로기판;
    상기 회로기판 상에 형성된 제1 회로 패턴; 및
    상기 회로 기판 상에 상기 제1 회로 패턴과 접속되지 않도록 형성되며, 외부로부터 유입되는 정전기를 방전시키기 위한 제2 회로 패턴을 포함하는 시스템.
  7. 제6 항에 있어서, 상기 제2 회로 패턴은 상기 소켓을 통해 상기 메인 보드의 접지 패턴에 접속되고,
    상기 메모리 모듈이 상기 소켓에 삽입된 후 상기 외부로부터 유입된 정전기는, 상기 제2 회로 패턴 및 상기 소켓을 통해 상기 메인 보드의 상기 접지 패턴으로 방전되는 시스템.
  8. 제6 항에 있어서, 상기 제2 회로 패턴은 상기 소켓을 통해 상기 메인 보드의 접지 패턴에 접속되고,
    상기 메모리 모듈은 상기 제2 회로 패턴에 접속되어 상기 정전기를 저장하는 적어도 하나의 커패시터를 더 포함하며,
    상기 메모리 모듈이 상기 소켓에 삽입되기 전에 상기 외부로부터 유입된 정전기는, 상기 제2 회로 패턴을 통해 상기 적어도 하나의 커패시터에 저장되고,
    상기 메모리 모듈이 상기 소켓에 삽입된 후 상기 커패시터에 저장된 상기 정전기는, 상기 제2 회로 패턴 및 상기 소켓을 통해 상기 메인 보드의 상기 접지 패턴으로 방전되는 시스템.
KR1020090056965A 2009-06-25 2009-06-25 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템 KR20100138428A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090056965A KR20100138428A (ko) 2009-06-25 2009-06-25 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템
US12/662,104 US8289666B2 (en) 2009-06-25 2010-03-31 Memory module for preventing electrostatic discharge (ESD) and system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056965A KR20100138428A (ko) 2009-06-25 2009-06-25 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템

Publications (1)

Publication Number Publication Date
KR20100138428A true KR20100138428A (ko) 2010-12-31

Family

ID=43380455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056965A KR20100138428A (ko) 2009-06-25 2009-06-25 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템

Country Status (2)

Country Link
US (1) US8289666B2 (ko)
KR (1) KR20100138428A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486100B (zh) * 2013-01-30 2015-05-21 威剛科技股份有限公司 拆裝組件及其記憶體模組
CN103984393A (zh) * 2013-02-07 2014-08-13 威刚科技股份有限公司 拆装组件及其内存模块
US9910466B1 (en) * 2016-03-28 2018-03-06 EMC IP Holding Company LLC Memory module mounting system
KR20180035265A (ko) 2016-09-28 2018-04-06 삼성전자주식회사 반도체 패키지를 포함하는 반도체 모듈 및 반도체 패키지
KR102547948B1 (ko) * 2018-08-30 2023-06-26 삼성전자주식회사 정전기 방지 구조물을 포함하는 솔리드 스테이트 드라이브 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125674T2 (de) 1990-09-04 1997-10-23 Motorola Inc Automatische analog digital Convertierung mit auswählbaren Formatresultaten
US5369552A (en) * 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
JPH10242378A (ja) 1997-02-28 1998-09-11 T I F:Kk メモリモジュール
US5959821A (en) * 1998-07-02 1999-09-28 Xilinx, Inc. Triple-well silicon controlled rectifier with dynamic holding voltage
KR100618788B1 (ko) 1999-07-22 2006-09-06 삼성전자주식회사 정전기 손상 방지용 인쇄회로기판
US6288885B1 (en) * 1999-09-02 2001-09-11 Micron Technology, Inc. Method and apparatus for electrostatic discharge protection for printed circuit boards
US6241537B1 (en) * 2000-05-18 2001-06-05 Palm, Inc. ESD protective connector apparatus
FR2841058A1 (fr) * 2002-06-14 2003-12-19 St Microelectronics Sa Dispositif electrique comprenant deux supports et une borne de connexion reliee a un condensateur serie et a un limiteur de tension
US8503211B2 (en) * 2009-05-22 2013-08-06 Mosaid Technologies Incorporated Configurable module and memory subsystem

Also Published As

Publication number Publication date
US20100328835A1 (en) 2010-12-30
US8289666B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR20100138428A (ko) 정전기 방지 구조의 메모리 모듈 및 이를 포함하는 시스템
TW551022B (en) Card manufacturing technique and resulting card
TW200735138A (en) Multi-layer inductive element for integrated circuit
KR101580925B1 (ko) 칩온 보드 타입의 패키지
CN101998754A (zh) 静电放电防护结构与使用其的电子装置
EP2854488A1 (en) Reducing far end crosstalk in single ended interconnects and buses
KR20170093974A (ko) 디스플레이 및 터치 제어 기능을 구비하는 패널
US20110043954A1 (en) Electrostatic discharge protection structure and electronic device using the same
US20130265678A1 (en) Electronic apparatus
TW201929196A (zh) 半導體記憶裝置
US7732911B2 (en) Semiconductor packaging substrate improving capability of electrostatic dissipation
US8916782B2 (en) Multi-layered circuit board and electro-static discharge protection structure
TW201505496A (zh) 電子裝置之連接結構
JP2015215600A (ja) 表示パネルの多重静電放電リング装置
JP2608650B2 (ja) 静電破壊防止用プリント配線板
US8026449B2 (en) Circuit board with ESD protection and electronic device using same
US8981236B2 (en) Printed circuit board
TWI625078B (zh) 用於靜電放電防護的電路佈局結構以及使用其之電子裝置
US7663208B2 (en) Punch type substrate strip
US11439004B1 (en) Durable memory device
KR100618788B1 (ko) 정전기 손상 방지용 인쇄회로기판
CN101162511A (zh) 具有静电放电保护的存储卡
TWI403224B (zh) 電路板結構
TWM503013U (zh) 具靜電保護之電子裝置
CN114980476A (zh) 耐用型计算机存储装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid