KR20100135049A - Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor - Google Patents

Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor Download PDF

Info

Publication number
KR20100135049A
KR20100135049A KR1020090053494A KR20090053494A KR20100135049A KR 20100135049 A KR20100135049 A KR 20100135049A KR 1020090053494 A KR1020090053494 A KR 1020090053494A KR 20090053494 A KR20090053494 A KR 20090053494A KR 20100135049 A KR20100135049 A KR 20100135049A
Authority
KR
South Korea
Prior art keywords
tft
characteristic
state density
channel mobility
amorphous semiconductor
Prior art date
Application number
KR1020090053494A
Other languages
Korean (ko)
Other versions
KR101571139B1 (en
Inventor
박재철
김대환
허지현
김창정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090053494A priority Critical patent/KR101571139B1/en
Publication of KR20100135049A publication Critical patent/KR20100135049A/en
Application granted granted Critical
Publication of KR101571139B1 publication Critical patent/KR101571139B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: By providing the exact model parameter which a method and apparatus for producing the electrical characteristic of the amorphous semiconductor T F T can be used for the simulation for the amorphous semiconductor TFT. CONSTITUTION: The light is examined in the amorphous semiconductor TFT and the light response characteristics of C-V is measured at(110). The electric capacity of the case of examining the light and the case which does not examine the light is calculated and it is modelled to the function of C-V(120).

Description

비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치{Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor}Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

본 발명은 비정질 반도체 TFT의 전기적 특성을 산출하는 방법 및 장치에 관한 것으로, 특히 비정질 반도체 TFT를 위한 설계 시뮬레이션에 활용될 수 있는 모델 파라메터를 산출하고, 산출된 파라메터에 기초해 해당 비정질 반도체 TFT에 대한 시뮬레이션을 수행할 수 있는 환경을 제공하는 방법에 관한 것이다.The present invention relates to a method and apparatus for calculating the electrical characteristics of an amorphous semiconductor TFT, and in particular, to calculate a model parameter that can be utilized in design simulation for an amorphous semiconductor TFT, and based on the calculated parameter for the amorphous semiconductor TFT The present invention relates to a method for providing an environment in which simulation can be performed.

금속과 반도체 등 많은 물질은 원자가 규칙적으로 배열되어 결정을 이루고 있다. 그 결정립의 크기는 0.1㎛ 정도인 미세결정으로부터 직경 0.1m 이상의 거대 단결정까지 여러 가지이나, 비정질(non-crystalline) 또는 무정형(amorphous) 이란 이와 같은 장거리의 주기적 원자배열이 깨진 고체의 상태를 말한다. 원자배열에 있어 3차원적인 주기성을 가지는 고체를 결정질이라 하는데 이러한 주기성을 갖지 않는 고체를 비정질 물질이라고 한다. 비정질 물질은 단거리에서의 원자 배열은 결정과 매우 비슷하지만 장거리질서가 없기 때문에 융점 등의 물성상수가 정확하게 정해지지 않는다. Many materials, such as metals and semiconductors, have atoms arranged regularly to form crystals. The grain size varies from microcrystals of about 0.1 μm to large single crystals having a diameter of 0.1 m or more, but amorphous or amorphous refers to a state in which such a long-range periodic atomic array is broken. Solids with three-dimensional periodicity in atomic arrangement are called crystalline. Solids without such periodicity are called amorphous materials. In amorphous materials, the arrangement of atoms at short distances is very similar to that of crystals, but due to the lack of long-range order, physical properties such as melting point are not accurately determined.

비정질 물질로서 오래전부터 알려진 대표적인 것은 산화물 유리이다. 유리는 용융 상태로부터 결정화시키지 않고 고화된 무질서한 구조를 그대로 상온으로 가져온 것이다. 비정질이라고 하는 것은 여기서 확대된 개념으로 결정구조를 갖지 않은 고체를 총칭한다. 융액으로부터 냉각된 경우 SiO2와 B2O3 등의 산화물은 결정화되기 어려워서 비정질 상태로 되지만 금속과 반도체는 결정화되기 쉽고 보통의 방법으로는 비정질이 얻어지지 않는다. 이러한 비정질 물질을 사용한 반도체가 비정질 반도체이다. A representative material known for a long time as an amorphous material is oxide glass. The glass brought the solidified disordered structure to room temperature without crystallization from the molten state. Amorphous is an enlarged concept here that refers to a solid that does not have a crystal structure. When cooled from the melt, oxides such as SiO 2 and B 2 O 3 are difficult to crystallize into an amorphous state, but metals and semiconductors are easy to crystallize, and amorphous is not obtained by the usual method. A semiconductor using such an amorphous material is an amorphous semiconductor.

이와 같은 금속과 반도체에 있어서 비정질 상태를 실현하기 위한 방법이 발명되고 이로부터 얻어진 물질이 새로운 물성을 나타내게 되었다. 이러한 비정질 반도체의 대표적인 예는 비정질 실리콘이다. 비정질 실리콘은 밴드 구조가 명확하지 않고 대역 간격(bandgap) 내에 상태(state)가 존재하여 반도체로서 단결정질에 비해 성능은 떨어지지만 소재비가 싸고 미결합상태를 수소로 포화시킨 수소화 비결정질 실리콘으로는 가전자제어가 가능하기 때문에 단결정 반도체와 같이 pn접합 다이오드나 트랜지스터를 만들 수 있다. 게다가 저온에서 대면적으로 증착이 가능하기 때문에 박막 트랜지스터나 전자사진용 감광체로 이용할 수 있으며, 광 흡수 계수가 크기 때문에 태양전지에 사용되고 있다. 특히, 최근에는 유연하고 투명한(flexible and trasparent) 디스플레이 장치 응용 분야에서 산업적 가치가 높아지고 있다.In such metals and semiconductors, a method for realizing an amorphous state has been invented and the material obtained therefrom exhibits new physical properties. A representative example of such an amorphous semiconductor is amorphous silicon. Amorphous silicon is a semiconductor, which has a definite band structure and a state within a bandgap, which is a semiconductor, which is inferior in performance to a single crystal. Since control is possible, a pn junction diode or a transistor can be made like a single crystal semiconductor. In addition, it can be used as a thin film transistor or an electrophotographic photosensitive member because it can be deposited in a large area at low temperature, and is used in solar cells because of its large light absorption coefficient. In particular, in recent years, industrial value is increasing in the field of flexible and trasparent display device applications.

구체적으로, 비정질 반도체의 경우 전도대(conduction band) 최저점의 위치가 금속 양이온 ns 오비탈(metal cation ns orbital)에 위치하여 결정의 방향들과 무관하여 밴드 이동도(band mobility)에 가까운 mobility를 얻을 수 있다는 점과 상태 밀도(density of state; DOS)의 값이 매우 낮다는 점으로 인해 단결정질 반도체에 비해 상당히 우수한 이동도를 나타나게 된다.Specifically, in the case of the amorphous semiconductor, the lowest point of the conduction band is located in the metal cation ns orbital, so that mobility close to band mobility can be obtained regardless of the crystal directions. The very low point and density of state (DOS) values result in significantly better mobility than single crystalline semiconductors.

통상적으로 단결정질 반도체의 경우, 그 전기적인 특성을 예측하고 계산하기 위한 많은 연구들이 진행되었고, SPICE와 같은 회로 설계를 위한 상용 툴(tool)에 적용될 수 있는 모델들이 제시되고 있다. 반면, 비정질 반도체의 경우 그 전기적인 특성을 정확하게 예측하는 모델들을 제시하는데 어려움이 존재한다.In general, in the case of a monocrystalline semiconductor, many studies have been conducted to predict and calculate its electrical characteristics, and models that can be applied to commercial tools for circuit design such as SPICE have been proposed. On the other hand, in the case of amorphous semiconductors, there are difficulties in presenting models that accurately predict the electrical characteristics.

본 발명이 해결하고자 하는 기술적 과제는 비정질 반도체 TFT의 전기적 특성을 정확하게 산출하기 어려운 한계를 극복하고, 종래의 기술들이 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 모델 파라메터를 제공할 수 없었던 문제점을 해결하는데 있다. 더 나아가, 본 발명은 정확한 모델 파라메터가 제공되지 않음으로 인해, 비정질 반도체 TFT에 대한 정확한 시뮬레이션을 수행할 수 없었던 문제점을 해결하고자 한다.The technical problem to be solved by the present invention is to overcome the limitation that it is difficult to accurately calculate the electrical characteristics of the amorphous semiconductor TFT, and solve the problem that the conventional techniques could not provide a model parameter that can be utilized in the simulation for the amorphous semiconductor TFT It is. Furthermore, the present invention seeks to solve the problem of not being able to perform an accurate simulation on an amorphous semiconductor TFT because an accurate model parameter is not provided.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법은 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 단계; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 단계; 및 상기 측정된 광 응답 특성과 상기 모델링된 함수를 조합하여 상태 밀도를 산출하는 단계를 포함한다.In order to solve the above technical problem, the method for calculating the electrical characteristics of the amorphous semiconductor TFT according to the present invention comprises the steps of receiving the light by measuring the optical response characteristics of the C-V by irradiating light to the TFT; Modeling each of the capacitances of the non-irradiated light and the irradiated light as a function of C-V; And combining the measured optical response characteristics with the modeled function to calculate a state density.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법은 상기 TFT의 채널 이동도를 측정하여 입력받는 단계; 소정 파라메터를 이용하여 상기 상태 밀도로부터 채널 이동도를 모델링하는 단계; 및 상기 모델링된 채널 이동도를 상기 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정하는 단계를 더 포함한다.In order to solve the above technical problem, the method for calculating the electrical characteristics of the amorphous semiconductor TFT according to the present invention comprises the steps of measuring and receiving the channel mobility of the TFT; Modeling channel mobility from the state density using a predetermined parameter; And determining a final state density by matching the modeled channel mobility with the measured channel mobility.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법은 상기 TFT의 I-V 특성을 측정하여 입력받는 단계; 소정 파라메터를 이용하여 상기 상태 밀도로부터 I-V 특성을 모델링하는 단계; 및 상기 모델링된 I-V 특성을 상기 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정하는 단계를 더 포함한다.In order to solve the above technical problem, a method for calculating the electrical characteristics of an amorphous semiconductor TFT according to the present invention comprises the steps of measuring and receiving the I-V characteristics of the TFT; Modeling I-V characteristics from the state density using predetermined parameters; And determining a final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic.

또한, 이하에서는 상기 기재된 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.Further, the following provides a computer readable recording medium having recorded thereon a program for causing a computer to execute the method for calculating the electrical characteristics of the amorphous semiconductor TFT described above.

상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 장치는 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 입력부; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 모델링부; 및 상기 측정된 광 응답 특성을 입력받아 상기 모델링된 함수와 조합하여 상태 밀도를 산출하는 산출부를 포함한다.In order to solve the above technical problem, an apparatus for calculating the electrical characteristics of the amorphous semiconductor TFT according to the present invention comprises: an input unit for receiving the TFT by measuring light response characteristics of the C-V by irradiation with light; A modeling unit for calculating each of the capacitances when no light is irradiated with light and modeling the capacitance as a function of C-V; And a calculator configured to receive the measured optical response characteristic and calculate a state density by combining with the modeled function.

본 발명은 실험적으로 비정질 반도체 TFT의 상태 밀도를 산출하여 비정질 반도체 TFT의 전기적 특성을 정확하게 모델링하고, 비정질 반도체 TFT를 위한 시뮬레이션에 활용될 수 있는 정확한 모델 파라메터를 제공함으로써, 제작 공정조건의 최적화, 소자 성능 예측을 통한 소자 구조의 최적화, 회로 특성의 예측 및 이를 위한 시뮬레이션 환경을 제공할 수 있다.The present invention experimentally calculates the state density of an amorphous semiconductor TFT to accurately model the electrical characteristics of the amorphous semiconductor TFT, and provides accurate model parameters that can be utilized for simulation for the amorphous semiconductor TFT, thereby optimizing the fabrication process conditions, device It can provide optimization of device structure through performance prediction, prediction of circuit characteristics and simulation environment for it.

본 발명의 실시예들을 설명하기에 앞서, 본 발명의 실시예들은 비정질 산화물 반도체 박막 트랜지스터(amorphous oxide semiconductor thin-film transitor)를 기준으로 예시 및 설명하고 있으나, 이는 설명의 편의를 위한 예시일 뿐이며, 본 발명은 결정질 반도체가 아닌 비정질 반도체 전반에 걸쳐 적용될 수 있음을 밝혀둔다. 이하에서, 도면을 참조하여 본 발명의 다양한 실시예들을 상세하게 설명한다.Prior to describing the embodiments of the present invention, embodiments of the present invention are illustrated and described with reference to an amorphous oxide semiconductor thin-film transistor, but this is only an example for convenience of description. It will be appreciated that the present invention can be applied throughout amorphous semiconductors rather than crystalline semiconductors. Hereinafter, various embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 도시한 흐름도로서, 다음과 같은 단계들을 포함한다.1 is a flowchart illustrating a method of calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention, and includes the following steps.

110 단계에서 비정질 반도체 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는다. 구체적으로, C-V의 광 응답 특성 측정은, 우선 비정질 반도체의 에너지 대역 간격(bandgap)보다 작은 에너지를 갖는 광자(photon)를 비정질 반도체 TFT에 조사하고, 광자의 조사 전에 비해 조사 후의 C-V의 광 응답 특성의 변화를 측정함으로써 이루어진다. 여기서, C-V(capacitance-voltage) 특성이란, 반도체 TFT에 인가된 전압의 변화에 따라 정전 용량이 변화하는 특성을 의미한다.In step 110, the amorphous semiconductor TFT is irradiated with light to measure and receive an optical response characteristic of the C-V. Specifically, the optical response characteristic measurement of CV firstly irradiates the amorphous semiconductor TFT with a photon having an energy smaller than the energy bandgap of the amorphous semiconductor, and the optical response characteristic of the CV after irradiation as compared to before the photon irradiation. By measuring the change in. Here, the capacitance-voltage (C-V) characteristic means a characteristic in which the capacitance changes with the change of the voltage applied to the semiconductor TFT.

도 2를 참조하자. 도 2는 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 광 전하 펌핑(optical charge pumping)과 C-V 특성을 이용해 상태 밀도를 추출하는 방법을 설명하기 위한 도면으로서, 비정질 반도체로 a-GaInZnO TFT를 예시하고 있다.See FIG. 2. FIG. 2 is a view for explaining a method of extracting state density using optical charge pumping and CV characteristics in a method of calculating electrical characteristics of an amorphous semiconductor TFT, and illustrates a-GaInZnO TFT as an amorphous semiconductor. have.

도 2는 (EC-Eph)와 페르미 준위 EF 사이의 벌크 상태(bulk DOS state)에 트랩(trap)되어 있던 전자들이 광자 조사에 의해, 광자 에너지를 받아 전도대 EC로 여기(excitation)된 상태를 보여준다. 이 경우, 비정질 반도체의 에너지 대역 간격보다 작은 에너지를 갖는 부간격(subgap) 광자를 비정질 반도체 TFT에 조사함으로써, 비정질 반도체 내부의 대역 간 생성(band-to-band generation)은 무시할 수 있다. 따라서, 빛을 조사하지 않은 경우의 정전 용량과 빛을 조사한 경우의 정전 용량의 변화는 해당 에너지 범위의 벌크 상태에서 전도대로 여기된 전자의 총량 N에 의한 정전 용량 변화로 모델링될 수 있다.FIG. 2 shows electrons trapped in the bulk DOS state between (E C -E ph ) and the Fermi level E F receiving photon energy by photon irradiation and excitation to the conduction band E C. Shows the status. In this case, the band-to-band generation inside the amorphous semiconductor can be ignored by irradiating the amorphous semiconductor TFT with a subgap photon having an energy smaller than the energy band interval of the amorphous semiconductor. Therefore, the change in capacitance when no light is irradiated and the capacitance when light is irradiated may be modeled as a change in capacitance due to the total amount N of electrons excited in the conduction band in the bulk state of the corresponding energy range.

다시 도 1로 돌아와서, 120 단계에서 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수, 즉 게이트-소스 전압(VGS)의 함수로 모델링한다.Returning to FIG. 1, in step 120, each of the capacitances when no light is irradiated and when light is irradiated is calculated and modeled as a function of CV, that is, a function of gate-source voltage V GS .

이러한 정전 용향의 변화를 소신호 정전 용량(small signal capacitance)으로 전개하면 다음의 수학식 1과 같이 표현될 수 있다.When the change in the electrostatic flux is developed into a small signal capacitance, it can be expressed as Equation 1 below.

Figure 112009036394985-PAT00001
Figure 112009036394985-PAT00001

여기서, Cdark는 빛을 조사하지 않은 경우의 정전 용량이고, Cphoto는 빛을 조 사한 경우의 정전 용량이고, Cox는 게이트 산화물 절연체 정전 용량(gate oxide insulator capacitance)이고, CB는 빛이 없는 상태(dark state) 하의 GIZO 활성 레이어(active layer)에서 VGS-반응 트랩 전하(VGS-responsive localized trapped charge)로 인한 정전 용량이고, CGIZO는 고정된 VGS에서 광-반응 전하(photo-responsive charges) (ΔQ) 및/또는 전자(electrons) (ΔN)으로 인한 정전 용량이며, ΔVgs는 C-V 측정에서의 소신호 전압(small signal voltage)을 나타낸다.Where C dark is the capacitance when no light is irradiated, C photo is the capacitance when light is irradiated, C ox is the gate oxide insulator capacitance, and C B is the light is the capacitance caused by the reaction trapped charge (V GS -responsive localized trapped charge) , C GIZO is light in a fixed V GS - - free state (dark state) under GIZO active layer (active layer) V GS in the reaction charge (photo capacitance due to -responsive charges (ΔQ) and / or electrons (ΔN), where ΔV gs represents the small signal voltage in the CV measurement.

그러면, CGIZO는 수학식 1에 의해 다음의 수학식 2로 정리될 수 있다.Then, C GIZO may be summarized as Equation 2 by Equation 1.

Figure 112009036394985-PAT00002
Figure 112009036394985-PAT00002

수학식 2는 하나의 전압에 대한 VGS를 표현한 것으로 이를 전 구간에 대해 산출하기 위해, 광 섬유(optical fiber)의 반지름을 r이라 하고, 쿼시-페르미 준위(quasi-fermi level)을 EF(VGS)라 하고, C-V 측정시 스캔하는 VGS의 해상도를 ΔVGS라 하면, 다음의 수학식 3에 의해 밀도 N을 광 반응 전자 밀도(photo-responsive electron density) n[cm-3]로 변환할 수 있다.Equation 2 represents V GS for one voltage, and in order to calculate it for the entire interval, the radius of the optical fiber is r, and the quasi-fermi level is E F ( V GS) LA and converted to the resolution of the V GS that scans when CV measurement ΔV GS La when the optical density of the reaction N by the following equation (3) of the electronic density (photo-responsive electron density) n [cm -3] can do.

Figure 112009036394985-PAT00003
Figure 112009036394985-PAT00003

수학식 3은 수학식 2를 광 섬유의 부피에 대해 산출한 것으로, 이상의 수학식 3에 의해 상태 밀도 g(E)는 다음의 수학식 4와 같이 정리된다.Equation 3 calculates Equation 2 with respect to the volume of the optical fiber, and by the above Equation 3, the state density g (E) is summarized as in Equation 4 below.

Figure 112009036394985-PAT00004
Figure 112009036394985-PAT00004

마지막으로, 도 1의 130 단계에서 110 단계를 통해 측정된 광 응답 특성과 120 단계를 통해 모델링된 함수를 조합하여 상태 밀도를 산출한다. 이상에서 설명한 수학식 3 및 수학식 4에서와 같이, 상태 밀도 g(E)의 광 응답 에너지 범위(photo-responsive energy range)는 VGS와 Eph .값에 따라 조절 가능하며, 구체적 으로는 VGS와 계면 전위(surface potential) φs의 관계를 이용하여 해당 에너지 범위를 매핑해 나가야 한다. 도 2에서 보듯, 에너지 준위 매칭은 C-V 곡선의 두 전위점(transition point)를 각각 Ei(midgap)과 전도대 최소 EC로 가정하여 결정한다.Finally, the density of states is calculated by combining the optical response characteristics measured in step 130 in step 130 of FIG. 1 with the modeled function in step 120. As in Equation 3 and Equation 4 described above, the photo-responsive energy range of the state density g (E) is V GS and E ph . It can be adjusted according to the value. Specifically, the corresponding energy range should be mapped using the relationship between V GS and the surface potential φ s . As shown in FIG. 2, energy level matching is determined assuming two transition points of the CV curve as E i (midgap) and conduction band minimum E C , respectively.

도 3a는 본 발명의 일 실시예에 따른 광 전하 펌핑을 이용해 실제 C-V 특성의 광 응답 측정 결과를 예시한 도면으로, 빛 조사를 위한 광학 소스(optical source)로 1.9eV의 에너지를 갖는 부간격 광자를 사용하였다고 가정한다(λ=654 nm, Eph=1.90 eV < Eg , GIZO

Figure 112009036394985-PAT00005
3.2 eV 이고, 최대 optical power Popt=50 mW).FIG. 3A illustrates an optical response measurement result of actual CV characteristics using optical charge pumping according to an embodiment of the present invention. FIG. 3A is a sub-interval photon having an energy of 1.9 eV as an optical source for light irradiation. Assume that (λ = 654 nm, E ph = 1.90 eV <E g , GIZO
Figure 112009036394985-PAT00005
3.2 eV and maximum optical power P opt = 50 mW).

도 3b는 도 3a에서의 가정 하에, 광 전하 펌핑과 C-V 특성을 이용해 상태 밀도를 추출한 결과를 예시한 도면이다. 상태 밀도 그래프는 exponential tail state와 Gaussian deep state의 조합으로 모델링되었으며, 다음의 수학식 5와 같이 표현된다.FIG. 3B is a diagram illustrating a result of extracting a state density using optical charge pumping and C-V characteristics under the assumption of FIG. 3A. The state density graph is modeled as a combination of exponential tail state and Gaussian deep state, and is expressed as in Equation 5 below.

Figure 112009036394985-PAT00006
Figure 112009036394985-PAT00006

이상에서 수학식 3 내지 수학식 5를 통해 제안된 방법은 게이트 전압 VGS와 계면 전위 φs가 단순히 비례한다는 가정과 a-GaInZnO 채널 깊이 방향의 에너지 대역 휘어짐(energy band bending)이 심하지 않다는 가정 하에 이루어졌으며, 여기서 얻어진 파라메터(parameter)들을 추가적인 시뮬레이션 모델에 반영하여 게이트 전 압 VGS와 계면 전위 φs의 비선형성(nonlinear relation)을 고려한 보다 정확하고 신뢰도 높은 상태 밀도를 결정하는 것이 가능하다. 최종 상태 밀도를 결정하는 상세한 방법은 이하에서 다시 설명한다.The proposed methods through Equations 3 to 5 above are made under the assumption that the gate voltage V GS and the interfacial potential φ s are simply proportional to each other and that the energy band bending in the a-GaInZnO channel depth direction is not severe. It is possible to determine the more accurate and reliable state density by considering the nonlinear relation of gate voltage V GS and interfacial potential φ s by reflecting the parameters obtained here in additional simulation model. The detailed method of determining the final state density is described again below.

도 4는 본 발명의 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 상태 밀도를 결정하는 방법을 도시한 흐름도로서, 도 1에서 설명한 110 내지 130 단계들에 추가적인 단계들을 더 포함한다. 이하에서는 편의상 130 단계 이후의 과정만을 설명한다.FIG. 4 is a flowchart illustrating a method of determining a final state density in a method of calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention, further including steps 110 to 130 described in FIG. 1. do. For convenience, only the process after step 130 will be described for convenience.

115 단계에서 비정질 반도체 TFT의 채널 이동도(channel mobility)를 측정하여 입력받는다. 이러한 채널 이동도는 110 단계와 더불어 그 측정 결과를 입력받을 수 있을 것이다.In step 115, the channel mobility of the amorphous semiconductor TFT is measured and received. The channel mobility may be inputted with the measurement result in step 110.

140 단계에서는 130 단계를 통해 산출된 상태 밀도에 의해 결정된 파라메터를 이용하여 상태 밀도로부터 채널 이동도를 모델링한다. 앞서 수학식 3 내지 수학식 5와 관련하여 설명한 바와 같이 제안된 상태 밀도 모델링 방법은 게이트 전압 VGS와 계면 전위 φs가 단순히 비례한다고 가정한 반면, 실제로는 비선형 함수에 해당하기 때문에 에너지 준위 매핑시 상태 밀도 모델의 수정이 필요하다. 즉, 130 단계를 통해 산출된 상태 밀도는 상태 밀도 값은 정해져 있으나, VGSs관계의 불확실성으로 인해 상태 밀도의 에너지 준위 매핑이 완전하지 못한 상태 밀도에 해당한다. 따라서, 140 단계는 모델링 파라메터들을 변화시켜 VGSs관계를 결정하고, 결 정된 VGSs관계에 기초하여 채널 이동도를 모델링한다. 채널 이동도를 모델링하는 구체적인 방법은 이후에 도 8을 통해 다시 설명한다.In step 140, the channel mobility is modeled from the state density using the parameter determined by the state density calculated in step 130. As described above with respect to Equations 3 to 5, the proposed state density modeling method assumes that the gate voltage V GS and the interfacial potential φ s are simply proportional to each other. Modification of the state density model is necessary. That is, the state density calculated through step 130 corresponds to the state density whose state density value is determined, but the energy level mapping of the state density is not complete due to the uncertainty of the V GSs relationship. Thus, step 140 is by varying the model parameters determining a relationship between V GSs, and modeling the results specified V GSs relationship to channel switching, based on FIG. A detailed method of modeling channel mobility will be described later with reference to FIG. 8.

150 단계에서는 140 단계를 통해 모델링된 채널 이동도를 115 단계를 통해 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정한다. 이러한 일치 과정을 통해 결정된 상태 밀도는 상태 밀도의 에너지 준위 매핑이 정확하게 이루어진 결과이므로, 비정질 반도체 TFT의 전기 특성을 나타내는 최종 상태 밀도로써 출력된다.In step 150, the final state density is determined by matching the channel mobility modeled in step 140 with the channel mobility measured in step 115. The state density determined through this matching process is a result of the energy level mapping of the state density accurately, and is output as the final state density indicating the electrical characteristics of the amorphous semiconductor TFT.

한편, 최종 상태 밀도를 결정하기 위해서는 140 단계를 통해 모델링된 채널 이동도가 115 단계를 통해 측정된 채널 이동도와 일치할 때까지 반복적으로 이상의 파라메터를 조정하는 것이 바람직하다. 이러한 반복을 통해 수정된 모델과 측정 결과의 일치가 자연적으로 검증되므로, 결정된 최종 상태 밀도를 비정질 반도체 TFT를 위한 회로 시뮬레이션에 활용하여도 정확한 시뮬레이션 결과를 얻을 수 있다. 즉, 최종 상태 밀도를 회로 시뮬레이션을 위한 신뢰도 높은 모델 파라메터로서 활용할 수 있다.Meanwhile, in order to determine the final state density, it is preferable to repeatedly adjust the above parameters until the channel mobility modeled in step 140 matches the channel mobility measured in step 115. This iteration naturally verifies the agreement between the modified model and the measurement results, so that accurate simulation results can be obtained even when the determined final state density is used for circuit simulation for the amorphous semiconductor TFT. In other words, the final state density can be utilized as a reliable model parameter for circuit simulation.

도 5는 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 I-V 모델을 결정하는 방법을 도시한 흐름도로서, 도 1에서 설명한 110 내지 130 단계들에 추가적인 단계들을 더 포함한다. 이하에서는 편의상 130 단계 이후의 과정만을 설명한다.FIG. 5 is a flowchart illustrating a method of determining a final IV model in a method of calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention, and further adding steps to steps 110 to 130 described in FIG. 1. Include. For convenience, only the process after step 130 will be described for convenience.

117 단계에서 비정질 반도체 TFT의 전류와 전압과의 상관 관계(이하, I-V 특 성이라 한다.)를 측정하여 입력받는다. 이러한 I-V 특성은 110 단계와 더불어 그 측정 결과를 입력받을 수 있을 것이다.In step 117, the correlation between the current and voltage of the amorphous semiconductor TFT (hereinafter referred to as I-V characteristic) is measured and received. This I-V characteristic will be able to receive the measurement result with 110 steps.

160 단계에서는 130 단계를 통해 산출된 상태 밀도에 의해 결정된 파라메터를 이용하여 상태 밀도로부터 I-V 특성을 모델링한다. 앞서 수학식 3 내지 수학식 5와 관련하여 제안된 상태 밀도 모델링 방법은 게이트 전압 VGS와 계면 전위 φs가 단순히 비례한다고 가정한 반면, 실제로는 비선형 함수에 해당하기 때문에 에너지 준위 매핑시 상태 밀도 모델의 수정이 필요하다고 설명하였다. 따라서, 160 단계는 모델링 파라메터들을 변화시켜 VGSs관계를 결정하고, 결정된 VGSs관계에 기초하여 I-V 특성를 모델링한다. I-V 특성을 모델링하는 구체적인 방법은 이후에 도 8을 통해 다시 설명한다.In step 160, the IV characteristic is modeled from the state density using the parameter determined by the state density calculated in step 130. The state density modeling method proposed in relation to Equation 3 to Equation 5 above assumes that the gate voltage V GS and the interfacial potential φ s are simply proportional to each other. Explained that modifications are necessary. Thus, step 160 is by varying the model parameters determining a relationship between V GSs, and modeling based on the determined teukseongreul IV V GSs relationship. A detailed method of modeling the IV characteristic will be described later with reference to FIG. 8.

170 단계에서 160 단계를 통해 모델링된 I-V 특성을 117 단계를 통해 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정한다. 이러한 일치 과정을 통해 결정된 I-V 모델은 상태 밀도의 에너지 준위 매핑이 정확하게 이루어진 결과이므로, 비정질 반도체 TFT의 전기 특성을 나타내는 최종 I-V 모델로써 출력된다.The final I-V model is determined by matching the I-V characteristics modeled in steps 170 and 160 with the I-V characteristics measured in step 117. Since the I-V model determined through this matching process is the result of the energy level mapping of the state density accurately, it is output as the final I-V model indicating the electrical characteristics of the amorphous semiconductor TFT.

한편, 최종 I-V 모델을 결정하기 위해서는 160 단계를 통해 모델링된 I-V 특성이 117 단계를 통해 측정된 I-V 특성과 일치할 때까지 반복적으로 파라메터를 조정하는 것이 바람직하다. 이러한 반복을 통해 수정된 모델과 측정 결과의 일치가 자연적으로 검증되므로, 결정된 최종 I-V 모델을 비정질 반도체 TFT를 위한 회로 시뮬레이션에 활용하여도 정확한 시뮬레이션 결과를 얻을 수 있다.Meanwhile, in order to determine the final I-V model, it is preferable to repeatedly adjust the parameter until the I-V characteristic modeled in step 160 matches the I-V characteristic measured in step 117. This iteration naturally validates the agreement between the modified model and the measurement results, so that accurate simulation results can be obtained even when the final I-V model determined is used for circuit simulation for the amorphous semiconductor TFT.

이 때, 한가지 고려할 점은 접촉 저항(contact resistance)을 포함한 소스/드레인 기생 저항(source/drain parasitic resistance) RP의 효과이다. 실제 전기적인 특성과 관련하여, 높은 채널 이동도(channel mobility) μCH로 인해 채널 저항이 낮은 비정질 산화물 반도체 TFT가 단결정질 산화물 반도체 TFT에 비해 기생 저항 RP에 더 민감하게 영향을 받는다. 예를 들어, a-GaInZnO TFT는 CMOS 소자에 비해 접촉 저항, 소스/드레인 확산 저항(spreading resistance) 등 기생 저항이 전기적 특성에 미치는 영향이 매우 크다. One consideration is the effect of source / drain parasitic resistance R P , including contact resistance. With regard to the actual electrical characteristics, the amorphous oxide semiconductor TFT having a low channel resistance is more sensitive to the parasitic resistance R P than the monocrystalline oxide semiconductor TFT due to the high channel mobility μ CH . For example, a-GaInZnO TFTs have much greater influences on electrical characteristics of parasitic resistances such as contact resistance and source / drain spreading resistance than CMOS devices.

따라서, 본 발명의 실시예들이 대상으로 하고 있는 비정질 반도체 TFT의 전기적 특성을 산출함에 있어, 기생 저항의 영향을 충분히 고려할 필요가 있다. 도 6은 비정질 반도체 TFT에서 기생 저항을 산출하는 방법을 설명하기 위한 비정질 반도체 TFT의 단면도로서, 접촉 저항은 RC로, 소스/드레인 확산 저항은 RSP로, 채널 저항은 RCH로 표기하였다. 이들 저항은 기생 저항 RP에 영향을 주는 요소로서, 이하에서는 이들 요소들을 파라메터로 하여 기생 저항 RP를 산출하는 명확한 과정을 제시한다.Therefore, in calculating the electrical characteristics of the amorphous semiconductor TFT targeted by the embodiments of the present invention, it is necessary to fully consider the influence of parasitic resistance. 6 is a cross-sectional view of an amorphous semiconductor TFT for explaining a method of calculating a parasitic resistance in the amorphous semiconductor TFT, wherein the contact resistance is denoted by R C , the source / drain diffusion resistance is denoted by R SP , and the channel resistance is denoted by R CH . These resistors are factors that affect the parasitic resistance R P , and hereinafter, a clear process for calculating the parasitic resistance R P using these factors as parameters is presented.

특히, 단 채널(short channel) TFT의 경우 기생 저항의 영향은 더욱 커진다. 나아가, TFT의 접촉이 쇼트키(Schottky)에 가까워서 비선형적이고, 소스/드레인 확산 저항 또한 비정질 반도체 TFT 벌크(bulk)의 상태 밀도 속성(property)과 밀접한 관련이 있으며, 기생 저항 RP는 게이트-소스 전압 VGS, 드레인-소스 전압 VDS 및 채널 길이(channel length) L에 민감한 함수이다. TFT의 단 채널 효과(short channel effect) 및 고유 채널(intrinsic channel)에 대한 모델링을 위해서는 RP(VGS, VDS)를 간편하고 정확하게 추출하는 방법이 필요하다.In particular, in the case of a short channel TFT, the influence of parasitic resistance is further increased. Furthermore, the contact of the TFTs is non-linear because it is close to Schottky, the source / drain diffusion resistance is also closely related to the state density property of the amorphous semiconductor TFT bulk, and the parasitic resistance R P is a gate-source It is a function sensitive to voltage V GS , drain-source voltage V DS, and channel length L. Modeling the short channel effect and intrinsic channel of the TFT requires a simple and accurate method of extracting R P (V GS , V DS ).

본 발명의 실시예에서는 TFT의 전이 커브(transfer curve) (IDS-VGS)로부터 기생 저항 RP(VGS)를 산출하고, 여러 VDS에 대한 전이 커브로부터 RP(VDS)를 산출하는 방법을 제안한다. 단위 채널 길이당 채널 저항 rCH과 단위 확산 경로(spreading path) (LSD)당 기생 저항 rp가 작은 차이를 갖는 두 L에 대해 무관하다는 가정을 하면, L1과 L2 두 경우에 대해 측정한 RT1과 RT2를 다음의 수학식 6과 같이 기술할 수 있다.In an embodiment of the present invention, the parasitic resistance R P (V GS ) is calculated from the transfer curve (I DS -V GS ) of the TFT, and R P (V DS ) is calculated from the transition curves for various V DS . Suggest how to. Assuming that the channel resistance r CH per unit channel length and the parasitic resistance r p per unit spreading path (L SD ) are irrelevant for two Ls with small differences, R measured for both L1 and L2 cases T1 and R T2 may be described as in Equation 6 below.

Figure 112009036394985-PAT00007
Figure 112009036394985-PAT00007

여기서, rCH1과 rCH2가 동일하므로 RP(VGS)가 다음의 수학식 7과 같이 추출될 수 있다.Here, since r CH1 and r CH2 are the same, R P (V GS ) may be extracted as in Equation 7 below.

Figure 112009036394985-PAT00008
Figure 112009036394985-PAT00008

Figure 112009036394985-PAT00009
Figure 112009036394985-PAT00009

Figure 112009036394985-PAT00010
Figure 112009036394985-PAT00010

이상과 같은 산출 방법을 활용하면 서로 다른 L을 가지는 2개의 TFT만을 사용하면 된다는 수월성과 RP(VGS, VDS)를 추출할 수 있다는 장점이 있다. By using the above calculation method, it is easy to use only two TFTs having different L, and R P (V GS , V DS ) can be extracted.

도 7은 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 이용해 기생 저항과 총 저항을 산출한 결과를 도시한 도면으로서, 비정질 반도체 TFT로서 a-GaInZnO TFT를 사용하여 RP(VGS, VDS)와 RT(VGS, VDS)를 산출한 결과를 예시하고 있다.FIG. 7 is a diagram illustrating a result of calculating parasitic resistance and total resistance using a method of calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention, and using a-GaInZnO TFT as an amorphous semiconductor TFT. The results of calculating R P (V GS , V DS ) and R T (V GS , V DS ) are shown.

이상과 같이 본 발명의 실시예에 따른 I-V 특성을 모델링하는 방법은 TFT의 전이 커브로부터 기생 저항을 산출함으로써, TFT에 인가되는 내부 전압을 정확하게 반영한 모델을 제시할 수 있다. As described above, in the method of modeling the I-V characteristic according to the exemplary embodiment of the present invention, the parasitic resistance may be calculated from the transition curve of the TFT, thereby providing a model accurately reflecting the internal voltage applied to the TFT.

한편, 도 5에서 VGSs관계의 결정은 앞서 도 4를 통해 설명한 채널 이동도 결정과 동시에 병행할 수 있다. φ즉, 도 4 및 도 5 양자 모두 130 단계를 통해 상태 밀도를 산출하고, 이를 VGSs관계를 통해 각각 상태 밀도와 I-V 특성을 수정하게 된다. 따라서, 도 4 및 도 5에서 파라메터의 조정을 통해 최종 VGSs, 최종 상태 밀도 및 최종 I-V 모델이 동시에 결정될 수 있으며, 이러한 결과는 비정질 반도체 TFT를 위한 시뮬레이션에 활용할 수 있는 정확한 모델 파라메터로서 출력된다. 이하에서는 앞서 설명한 비정질 반도체 TFT의 전기적 특성을 산출하는 알고리즘을 수학식을 활용하여 순서대로 설명한다. 이하에서 설명될 수학식들이 이미 앞서 설명한 바에 근거한 것들이나, 편의상 도 8의 각 과정에 부합하도록 정리된 것들이다.Meanwhile, the determination of the relationship V GS −φ s in FIG. 5 may be performed simultaneously with the channel mobility determination described above with reference to FIG. 4. 4 and 5, the state density is calculated through step 130, and the state density and the IV characteristic are modified through the V GS −φ s relationship, respectively. Therefore, the final V GSs , the final state density and the final IV model can be determined simultaneously by adjusting the parameters in FIGS. 4 and 5, and these results are accurate model parameters that can be utilized for simulation for amorphous semiconductor TFTs. Is output. Hereinafter, algorithms for calculating the electrical characteristics of the amorphous semiconductor TFT described above will be described in order using mathematical equations. Equations to be described below are based on what has already been described above, or are arranged to comply with each process of FIG. 8 for convenience.

도 8은 비정질 반도체 TFT의 전기적 특성을 산출하는 구체적인 방법을 예시한 흐름도로서, 측정값(810)을 입력받아 전기적 특성 산출 방법에 따라 산출(820)하고, 그 결과로서 모델 파라메터(830)를 출력하는 과정을 도시하고 있다. 도 8에서 μBAND는 전도대 이동도(conduction band mobility)이고, μCH는 고유 채널 이동도(intrinsic channel mobility)이고, NC는 전도대 유효 상태(conduction band effective states)이고, EFO는 평형 페르미 준위(equilibrium Fermi-level)이고, φS는 표현 전위(surface potential)이고, RP는 소스/드레인 기생 저항이고, φSS는 소스 채널 전위(source channel potential)이고, φSD는 드레인 채널 전위(drain channel potential)이며, VDS'는 VDS의 내부 전압을 나타낸다. 8 is a flowchart illustrating a specific method of calculating an electrical characteristic of an amorphous semiconductor TFT. The measurement value 810 is input and calculated according to an electrical characteristic calculation method 820, and as a result, a model parameter 830 is output. The process of doing so is shown. In FIG. 8 μ BAND is conduction band mobility, μ CH is intrinsic channel mobility, N C is conduction band effective states, and E FO is the equilibrium Fermi level. (equilibrium Fermi-level), φ S is the surface potential, R P is the source / drain parasitic resistance, φ SS is the source channel potential, and φ SD is the drain channel potential channel potential), and V DS 'represents the internal voltage of V DS .

우선, 810 단계에서 특정 공정 조건 하의 TFT에 대하여 I-V 특성, C-V 및 홀 효과(Hall effect)를 측정하여 입력받는다.First, in operation 810, I-V characteristics, C-V, and Hall effects are measured and input to TFTs under specific process conditions.

820 단계는 810 단계를 통해 입력된 측정값들을 이용하여 비정질 반도체 TFT의 전기적 특성을 산출한다. 구체적으로 822 단계를 통해 앞서 도 1 내지 도 3b에서 기술한 광 전하 펌핑과 비정질 반도체 TFT의 C-V 특성을 조합하여 상태 밀도를 산출한다. 즉, 810 단계를 통해 입력받은 홀 효과 측정값으로부터 μBAND, NC, EFO를 얻은 다음, 광 전하 펌핑과 아래의 수학식 8을 통해 상태 밀도를 산출한다.In step 820, the electrical characteristics of the amorphous semiconductor TFT are calculated using the measured values input in step 810. Specifically, the state density is calculated by combining the photocharge pumping described above with reference to FIGS. 1 to 3B and the CV characteristics of the amorphous semiconductor TFT through step 822. That is, μ BAND , N C , and E FO are obtained from the Hall effect measurement values input through step 810, and then the state density is calculated through photocharge pumping and Equation 8 below.

Figure 112009036394985-PAT00011
Figure 112009036394985-PAT00011

이렇게 산출된 상태 밀도는 상태 밀도 값은 정해져 있으나, VGS와 φs간 관계의 불확실성으로 인해 상태 밀도의 에너지 준위 매핑이 완성되지 못한 상태 밀도에 해당함을 앞서 설명한 바 있다. 나아가, VGS와 φs간의 관계는 비선형 함수이므로, 광 전하 펌핑에 의해 산출된 상태 밀도를 에너지 준위 매핑할 때 수정이 필요하다.The state density value thus calculated is defined as the state density value, but it has been described above that the energy density mapping of the state density is not completed due to the uncertainty of the relationship between V GS and φ s . Furthermore, since the relationship between V GS and φ s is a nonlinear function, a correction is necessary when energy level mapping the state density calculated by photocharge pumping.

823 단계에서는 VGS와 φs간 관계를 산출하기 위해 상태 밀도에 대한 파라메 터(827)로 NTA, kTTA, NDA, kTDA를 예시하고 있다. VGS와 φs간 관계는 다음의 수학식 9에 의해 산출된다.In step 823, N TA , kT TA , N DA , and kT DA are illustrated as parameters 827 for the state density to calculate the relationship between V GS and φ s . The relationship between V GS and φ s is calculated by the following equation (9).

Figure 112009036394985-PAT00012
Figure 112009036394985-PAT00012

825 단계에서는 VGS -φs 관계로부터 다음의 수학식 10을 이용하여 채널 이동도를 모델링한다. In step 825, the channel mobility is modeled using the following equation (10) from the V GS - φ s relationship.

Figure 112009036394985-PAT00013
Figure 112009036394985-PAT00013

더불어, 821 단계에서는 측정된 채널 이동도를 입력받는다. 측정된 채널 이동도는 다음의 수학식 11과 같이 표현된다.In addition, in step 821, the measured channel mobility is input. The measured channel mobility is expressed by Equation 11 below.

Figure 112009036394985-PAT00014
Figure 112009036394985-PAT00014

여기서, 본 발명의 실시예는 모델링된 채널 이동도를 실제 측정된 채널 이동도에 일치시킨다. 즉, 채널 이동도를 모델링하기 위해 사용된 VGS -φs 관계를 수정함으로써 측정된 채널 이동도에 가장 근접한 채널 이동도를 모델링할 수 있는 것이다. 그런데, 수학식 10에서 알 수 있듯이, VGS -φs 관계를 산출하기 위해서는 상태 밀도의 파라메터들(827)이 요구된다. 따라서, 채널 이동도를 모델링하기 이전에 사용된 상태 밀도의 파라메터들(827)이 측정된 채널 이동도와 모델링된 채널 이동도를 일치시키기 위해 다시 수정되어야 할 필요성이 있다. 따라서, 본 발명의 실시예는 이러한 파라메터들(827)의 수정을 위해 반복(iteration) 기법을 활용하고 있다. Here, an embodiment of the present invention matches the modeled channel mobility to the actual measured channel mobility. That is, the V GS is used to model the channel mobility - will be capable of modeling the best available channel mobility in the measured channel mobility by modifying the relation φ s. By the way, as can be seen in equation 10, V GS - this in order to calculate the relation φ s of the parameter of density of states 827 is required. Thus, there is a need for parameters 827 of the state density used prior to modeling channel mobility to be modified again to match the measured channel mobility and the modeled channel mobility. Thus, an embodiment of the present invention utilizes an iteration technique to modify these parameters 827.

한편, 826 단계에서는 VGS -φs 관계로부터 I-V 특성을 모델링한다. 이 때, I-V 특성의 모델링에 앞서, 824 단계에서 TFT 채널에 인가되는 내부 전압을 정확히 반영하기 위해 기생 저항 RP(VGS, VDS)를 산출한다. 기생 저항은 TFT의 전이 커브를 이용하여 다음의 수학식 12에 의해 산출될 수 있다.On the other hand, in step 826 V GS - modeling the IV characteristics from the relationship φ s. At this time, before modeling the IV characteristic, the parasitic resistance R P (V GS , V DS ) is calculated to accurately reflect the internal voltage applied to the TFT channel in step 824. The parasitic resistance can be calculated by the following equation (12) using the transition curve of the TFT.

Figure 112009036394985-PAT00015
Figure 112009036394985-PAT00015

이렇게 모델링 I-V 특성은 다시 810 단계를 통해 입력된 I-V 특성의 측정값과의 비교를 수행한다. 즉, 826 단계를 통해 모델링된 I-V 특성을 810 단계를 통해 측정된 I-V 특성에 일치시키도록 모델링 파라메터들(827)을 수정한다. 이러한 파라메터는 앞서 채널 이동성의 일치 방법에서 설명한 것과 마찬가지로 반복을 통해 수정하게 된다. In this way, the modeling I-V characteristic is compared with the measured value of the input I-V characteristic again in step 810. That is, the modeling parameters 827 are modified to match the I-V characteristics modeled in step 826 to the I-V characteristics measured in step 810. These parameters are modified through repetition as described previously in the method of matching channel mobility.

결국, 이러한 반복 기법에 따라 상태 밀도의 파라메터들(827)로부터 산출된 채널 이동도 μCH(VGS)와 모델링된 I-V가 동시에 대응하는 측정값들과 일치할 때까지 파라메터들을 변화시키는 반복을 수행하게 된다. 이러한 반복을 통해 최종 상태 밀도가 결정되면, 그 반복 과정에서 자연적으로 측정 결과와의 일치가 검증되기 때문에, 최종 상태 밀도가 결정되는 순간 채널 이동도 μCH(VGS)가 결정되고, 830 단계를 통해 최종 VGS -φs 관계, 최종 I-V 특성 등이 동시에 출력되게 된다.Eventually, according to this iteration technique, iteratively vary the parameters until the channel mobility μ CH (V GS ) calculated from the state density parameters 827 and the modeled IV coincide with the corresponding measured values. Done. When the final state density is determined through this iteration, since the agreement with the measurement result is naturally verified during the iteration, the channel mobility μ CH (V GS ) is determined at the moment when the final state density is determined, and step 830 is performed. The final V GS - φ s relationship and final IV characteristics are output simultaneously.

본 발명의 실시예를 통해 비정질 반도체 TFT의 모델링이 가능하게 되며, 이는 회로 시뮬레이션을 위한 모델 파라메터의 확립이 가능함을 의미한다.The embodiment of the present invention enables the modeling of the amorphous semiconductor TFT, which means that it is possible to establish model parameters for circuit simulation.

도 9는 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 장치(900)를 도시한 도면으로서, 입력부(910), 모델링부(920), 산출부(930) 및 결정부(940)를 포함한다. 본 실시예는 앞서 설명한 도 1, 도 4 및 도 5의 방법에 대응하여 장치로 구현한 것으로써 여기서는 장치적 특징만을 설명할 것이며, 구체적인 동작 방법의 설명은 생략한다.FIG. 9 is a diagram illustrating an apparatus 900 for calculating electrical characteristics of an amorphous semiconductor TFT according to an exemplary embodiment of the present invention, wherein the input unit 910, the modeling unit 920, the calculating unit 930, and the determining unit ( 940). This embodiment is implemented as an apparatus corresponding to the method of FIGS. 1, 4, and 5 described above, and only the features of the apparatus will be described herein, and a description of a specific operation method is omitted.

입력부(910)는 비정질 반도체 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 그 결과를 입력받는다. 또한, 입력부(910)는 채널 이동도 모델링과 관련하여 비정질 반도체 TFT의 채널 이동도를 측정하여 그 결과를 입력받을 수 있으며, I-V 특성 모델링과 관련하여 비정질 반도체 TFT의 I-V 특성을 측정하여 그 결과를 입력받을 수 있다. 이러한 입력부(910)는 물리적으로 대상을 측정하여 입력받는 장치가 될 수도 있으나, 측정된 결과를 전자화된 형태로 입력받을 수 있는 다양한 통신 수단도 포함될 수 있을 것이다.The input unit 910 irradiates light to the amorphous semiconductor TFT to measure the optical response characteristic of the C-V, and receives the result. In addition, the input unit 910 may measure the channel mobility of the amorphous semiconductor TFT in connection with the channel mobility modeling and receive the result. The input unit 910 may measure the IV characteristic of the amorphous semiconductor TFT in connection with the IV characteristic modeling to obtain the result. Can be input. The input unit 910 may be a device that physically measures and receives an object, but may also include various communication means for receiving the measured result in an electronic form.

모델링부(920)는 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링한다. 또한, 채널 이동도와 관련하여서는 상태 밀도의 파라메터를 이용하여 상태 밀도로부터 채널 이동도를 모델링할 수 있으며, I-V 특성과 관련하여서는 상태 밀도의 파라메터를 이용하여 상태 밀도로부터 I-V 특성을 모델링할 수 있다. 이러한 모델링부(920)는 앞서 설명한 바와 같이 비정질 반도체 TFT의 물리적인 특징으로부터 유도된 다양한 수학식을 통해 C-V, 채널 이동도 및 I-V 특성을 전자화된 형태의 모델링을 수행하므로, 통상적인 컴퓨터 시스템의 처리기(processor) 또는 이에 준하는 연산기로 구현될 수 있다. 이들 모델 링을 수행하기 위해 부가적인 연산을 위한 기억 공간(memory)이 활용될 수 있음은 물론이다.The modeling unit 920 calculates each of the capacitances when the light is not irradiated and when the light is irradiated, and models the capacitance as a function of C-V. In addition, in terms of channel mobility, the channel mobility may be modeled from the state density using the parameter of the state density, and in relation to the I-V characteristic, the I-V characteristic may be modeled from the state density using the parameter of the state density. As described above, the modeling unit 920 performs modeling of the CV, channel mobility, and IV characteristics in electronic form through various equations derived from the physical characteristics of the amorphous semiconductor TFT. It may be implemented as a processor or an equivalent calculator. Of course, memory may be utilized for additional computations to perform these modelings.

산출부(930)는 측정된 광 응답 특성을 입력받아 모델링부(920)를 통해 모델링된 함수와 조합하여 상태 밀도를 산출한다. 산출부(930) 역시 통상적인 컴퓨터 시스템의 처리기 또는 이에 준하는 연산기로 구현될 수 있다.The calculator 930 receives the measured optical response characteristic and calculates the state density by combining the model with the modeled function through the modeling unit 920. The calculator 930 may also be implemented as a processor of a conventional computer system or an equivalent.

결정부(940)는 모델링된 채널 이동도를 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정하거나, 모델링된 I-V 특성을 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정할 수 있다. 이러한 채널 이동도와 I-V 특성은 모두 반복적인 상태 밀도의 수정에 의해 모델링된 값을 측정된 값에 일치시킬 수 있으며, 양자 모두 상태 밀도의 파라메터에 의해 모델링 결과가 달라지므로, 파라메터의 변화가 채널 이동도 및 I-V 특성 모두를 변화시키게 된다. 따라서, 양자 모두에서 모델링된 값과 측정된 값이 일치하는 상태 밀도의 파라메터를 발견하면, 결정부(940)를 통해 최종 상태 밀도 및 최종 I-V 특성을 결정하여 결과값으로 출력할 수 있다. 결정부(940) 역시 통상적인 컴퓨터 시스템의 처리기 또는 이에 준하는 연산기로 구현될 수 있다.The determiner 940 may determine the final state density by matching the modeled channel mobility with the measured channel mobility, or determine the final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic. Both the channel mobility and the IV characteristics can match the modeled value by the repetitive modification of the state density to the measured value, and both modeling results are changed by the parameter of the state density. And both IV characteristics. Therefore, if a parameter of the state density in which both the modeled value and the measured value match are found, the final state density and the final I-V characteristic may be determined and output as a result value through the determination unit 940. The determination unit 940 may also be implemented as a processor of a conventional computer system or an equivalent.

이상에서 설명한 모델링부(920), 산출부(930) 및 결정부(940)는 기능상의 차이로 인해 개념적으로 분리하여 도시하였으나, 이들 구성 모두는 전자화된 데이터를 처리하는 범용 처리기 및 기억 공간으로 구현될 수 있을 것이다.Although the modeling unit 920, the calculation unit 930, and the determination unit 940 described above are conceptually separated from each other due to functional differences, all of these configurations are implemented as a general-purpose processor and a storage space for processing electronic data. Could be.

한편, 본 발명은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스 템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.Meanwhile, the present invention can be embodied as computer readable codes on a computer readable recording medium. Computer-readable recording media include all types of recording devices that store data that can be read by a computer system.

컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, floppy disks, optical data storage devices, and the like, which may also be implemented in the form of carrier waves (for example, transmission over the Internet). Include. The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion. In addition, functional programs, codes, and code segments for implementing the present invention can be easily deduced by programmers skilled in the art to which the present invention belongs.

이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.The present invention has been described above with reference to various embodiments thereof. Those skilled in the art will understand that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

도 1은 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 도시한 흐름도이다.1 is a flowchart illustrating a method of calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 광 전하 펌핑과 C-V 특성을 이용해 상태 밀도를 추출하는 방법을 설명하기 위한 도면이다.FIG. 2 is a view for explaining a method of extracting state density using photo charge pumping and C-V characteristics in a method of calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention.

도 3a는 본 발명의 일 실시예에 따른 광 전하 펌핑을 이용해 C-V 특성의 광 응답 측정 결과를 예시한 도면이다.3A is a diagram illustrating an optical response measurement result of C-V characteristics using optical charge pumping according to an embodiment of the present invention.

도 3b는 본 발명의 일 실시예에 따른 광 전하 펌핑과 C-V 특성을 이용해 상태 밀도를 추출한 결과를 예시한 도면이다.3B is a diagram illustrating a result of extracting a state density using optical charge pumping and C-V characteristics according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 상태 밀도를 결정하는 방법을 도시한 흐름도이다.4 is a flowchart illustrating a method of determining a final state density in a method of calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 5는 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법에서 최종 I-V 모델을 결정하는 방법을 도시한 흐름도이다.5 is a flowchart illustrating a method of determining a final I-V model in a method of calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 6은 비정질 반도체 TFT에서 기생 저항을 산출하는 방법을 설명하기 위한 비정질 반도체 TFT의 단면도이다.6 is a cross-sectional view of an amorphous semiconductor TFT for explaining a method of calculating a parasitic resistance in the amorphous semiconductor TFT.

도 7은 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 방법을 이용해 기생 저항과 총 저항을 산출한 결과를 예시한 도면이다.FIG. 7 is a diagram illustrating a result of calculating parasitic resistance and total resistance using a method of calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 8은 본 발명의 또 다른 실시예에 따른 비정질 반도체 TFT의 전기적 특성 을 산출하는 구체적인 방법을 예시한 흐름도이다.8 is a flowchart illustrating a specific method for calculating electrical characteristics of an amorphous semiconductor TFT according to another embodiment of the present invention.

도 9는 본 발명의 일 실시예에 따른 비정질 반도체 TFT의 전기적 특성을 산출하는 장치를 도시한 도면이다.9 is a diagram illustrating an apparatus for calculating electrical characteristics of an amorphous semiconductor TFT according to an embodiment of the present invention.

Claims (11)

비정질 반도체 TFT의 전기적 특성을 산출하는 방법에 있어서,In the method for calculating the electrical characteristics of the amorphous semiconductor TFT, 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 단계;Irradiating light to the TFT to measure and receive an optical response characteristic of C-V; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 단계; 및Modeling each of the capacitances of the non-irradiated light and the irradiated light as a function of C-V; And 상기 측정된 광 응답 특성과 상기 모델링된 함수를 조합하여 상태 밀도를 산출하는 단계를 포함하는 방법.Combining the measured optical response characteristic with the modeled function to calculate a state density. 제 1 항에 있어서,The method of claim 1, 상기 C-V의 광 응답 특성을 측정하는 단계는,Measuring the optical response characteristics of the C-V, 상기 비정질 반도체의 에너지 대역 간격(bandgap)보다 작은 에너지를 갖는 광자(photon)를 상기 TFT에 조사하는 단계; 및Irradiating the TFT with photons having an energy less than an energy bandgap of the amorphous semiconductor; And 상기 광자의 조사 전에 비해 조사 후의 C-V의 광 응답 특성의 변화를 측정하는 단계를 포함하는 방법.Measuring a change in the optical response characteristic of the C-V after irradiation compared to before the photon irradiation. 제 1 항에 있어서,The method of claim 1, 상기 TFT의 채널 이동도를 측정하여 입력받는 단계;Measuring and receiving channel mobility of the TFT; 소정 파라메터를 이용하여 상기 상태 밀도로부터 채널 이동도를 모델링하는 단계; 및Modeling channel mobility from the state density using a predetermined parameter; And 상기 모델링된 채널 이동도를 상기 측정된 채널 이동도와 일치시킴으로써 최종 상태 밀도를 결정하는 단계를 더 포함하는 방법.Determining a final state density by matching the modeled channel mobility with the measured channel mobility. 제 3 항에 있어서,The method of claim 3, wherein 상기 최종 상태 밀도를 결정하는 단계는 상기 모델링된 채널 이동도가 상기 측정된 채널 이동도와 일치할 때까지 반복적으로 상기 파라메터를 조정하는 것을 특징으로 하는 방법.Determining the final state density repeatedly adjusts the parameter until the modeled channel mobility matches the measured channel mobility. 제 1 항에 있어서,The method of claim 1, 상기 TFT의 I-V 특성을 측정하여 입력받는 단계;Measuring and receiving an I-V characteristic of the TFT; 소정 파라메터를 이용하여 상기 상태 밀도로부터 I-V 특성을 모델링하는 단계; 및Modeling I-V characteristics from the state density using predetermined parameters; And 상기 모델링된 I-V 특성을 상기 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정하는 단계를 더 포함하는 방법.Determining the final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic. 제 5 항에 있어서,The method of claim 5, 상기 최종 I-V 모델을 결정하는 단계는 상기 모델링된 I-V 특성이 상기 측정된 I-V 특성과 일치할 때까지 반복적으로 상기 파라메터를 조정하는 것을 특징으로 하는 방법.Determining the final I-V model is characterized by iteratively adjusting the parameter until the modeled I-V characteristic matches the measured I-V characteristic. 제 5 항에 있어서,The method of claim 5, 상기 I-V 특성을 모델링하는 단계는 상기 TFT의 전이 커브로부터 기생 저항을 산출함으로써 상기 TFT에 인가되는 내부 전압을 반영하여 모델링하는 것을 특징으로 하는 방법.The modeling of the I-V characteristic may include modeling by reflecting an internal voltage applied to the TFT by calculating a parasitic resistance from a transition curve of the TFT. 제 1 항 내지 제 7 항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.A computer-readable recording medium having recorded thereon a program for executing the method of claim 1 on a computer. 비정질 반도체 TFT의 전기적 특성을 산출하는 장치에 있어서,In the apparatus for calculating the electrical characteristics of the amorphous semiconductor TFT, 상기 TFT에 빛을 조사하여 C-V의 광 응답 특성을 측정하여 입력받는 입력부;An input unit which receives the TFT to measure light response characteristics of the C-V and receives the light; 빛을 조사하지 않은 경우와 빛을 조사한 경우의 전기용량 각각을 연산하여 C-V의 함수로 모델링하는 모델링부; 및A modeling unit for calculating each of the capacitances when no light is irradiated with light and modeling the capacitance as a function of C-V; And 상기 측정된 광 응답 특성을 입력받아 상기 모델링된 함수와 조합하여 상태 밀도를 산출하는 산출부를 포함하는 장치.And a calculator configured to receive the measured optical response characteristics and calculate a state density in combination with the modeled function. 제 9 항에 있어서,The method of claim 9, 상기 입력부는 상기 TFT의 채널 이동도를 측정하여 입력받고,The input unit is input by measuring the channel mobility of the TFT, 상기 모델링부는 소정 파라메터를 이용하여 상기 상태 밀도로부터 채널 이동도를 모델링하고,The modeling unit models a channel mobility from the state density using a predetermined parameter, 상기 모델링된 채널 이동도를 상기 측정된 채널 이동도와 일치시킴으로써 최 종 상태 밀도를 결정하는 결정부를 더 포함하는 장치.And determining the final state density by matching the modeled channel mobility with the measured channel mobility. 제 9 항에 있어서,The method of claim 9, 상기 입력부는 상기 TFT의 I-V 특성을 측정하여 입력받고,The input unit is input by measuring the I-V characteristics of the TFT, 상기 모델링부는 소정 파라메터를 이용하여 상기 상태 밀도로부터 I-V 특성을 모델링하고,The modeling unit models an I-V characteristic from the state density using a predetermined parameter, 상기 모델링된 I-V 특성을 상기 측정된 I-V 특성과 일치시킴으로써 최종 I-V 모델을 결정하는 결정부를 더 포함하는 장치.And determining the final I-V model by matching the modeled I-V characteristic with the measured I-V characteristic.
KR1020090053494A 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor KR101571139B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090053494A KR101571139B1 (en) 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053494A KR101571139B1 (en) 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

Publications (2)

Publication Number Publication Date
KR20100135049A true KR20100135049A (en) 2010-12-24
KR101571139B1 KR101571139B1 (en) 2015-11-24

Family

ID=43509668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053494A KR101571139B1 (en) 2009-06-16 2009-06-16 Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor

Country Status (1)

Country Link
KR (1) KR101571139B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105273B1 (en) * 2011-07-18 2012-01-17 국민대학교산학협력단 Method and apparatus for modeling drain-source current of amorphous oxide semiconductor thin-film transistor
KR101368972B1 (en) * 2013-04-12 2014-03-03 국민대학교산학협력단 Method for extracting subgap density of states of amorphous oxide semiconductor thin-film transistor using optical differential ideality factor and apparatus thereof
KR101375784B1 (en) * 2013-03-08 2014-03-18 국민대학교산학협력단 Method for extracting subgap density of states of metal oxide semiconductor field effect transistor using optical differential body factor and apparatus thereof
KR101427713B1 (en) * 2013-09-23 2014-08-07 국민대학교산학협력단 Method for extracting intrinsic subgap density of states of amorphous oxide semiconductor thin-film transistor using channel conduction factor and apparatus thereof
KR101483716B1 (en) * 2013-12-27 2015-01-16 국민대학교산학협력단 Method for extracting excess carrier lifetimes of organic thin-film transistor using optical response characteristic, and apparatus thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237597A (en) 2001-02-08 2002-08-23 Seiko Epson Corp Method of evaluating semiconductor device manufacturing method therefor, electro-optical device and manufacturing method of the electro-optical device
JP2008177476A (en) 2007-01-22 2008-07-31 Sharp Corp Semiconductor evaluation method, semiconductor evaluation equipment, semiconductor device manufacturing method, and semiconductor device manufacturing equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105273B1 (en) * 2011-07-18 2012-01-17 국민대학교산학협력단 Method and apparatus for modeling drain-source current of amorphous oxide semiconductor thin-film transistor
KR101375784B1 (en) * 2013-03-08 2014-03-18 국민대학교산학협력단 Method for extracting subgap density of states of metal oxide semiconductor field effect transistor using optical differential body factor and apparatus thereof
KR101368972B1 (en) * 2013-04-12 2014-03-03 국민대학교산학협력단 Method for extracting subgap density of states of amorphous oxide semiconductor thin-film transistor using optical differential ideality factor and apparatus thereof
KR101427713B1 (en) * 2013-09-23 2014-08-07 국민대학교산학협력단 Method for extracting intrinsic subgap density of states of amorphous oxide semiconductor thin-film transistor using channel conduction factor and apparatus thereof
KR101483716B1 (en) * 2013-12-27 2015-01-16 국민대학교산학협력단 Method for extracting excess carrier lifetimes of organic thin-film transistor using optical response characteristic, and apparatus thereof

Also Published As

Publication number Publication date
KR101571139B1 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
CN101114314B (en) Simulation apparatus and simulation method, and semiconductor device fabrication method
KR101571139B1 (en) Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor
KR101267780B1 (en) Method and apparatus for modeling capacitance of amorphous oxide semiconductor thin-film transistor
KR101105273B1 (en) Method and apparatus for modeling drain-source current of amorphous oxide semiconductor thin-film transistor
KR101850329B1 (en) Method for calculating parameter of thin film transistor and calculating apparatus performing the method
JP5906079B2 (en) Drain current simulation apparatus and drain current simulation program
Li et al. A dynamic current hysteresis model for IGZO-TFT
JP2010062441A (en) Simulation device and simulation method
KR101643759B1 (en) Method and apparatus for calculating the electrical characteristics of amorphous semiconductor thin-film transistor
Bhowmick Emerging device: FINFET, tunnel FET and their applications
EP1145023B1 (en) Semiconductor device simulation method and simulator
JP2014045050A (en) Simulation device of drain current and simulation program of drain current
US20210232746A1 (en) Simulation method for characteristics of transistor, simulation method for characteristics of electronic circuit including transistor, and nontransitory recording medium that stores simulation program for characteristics of transistor
KR101427713B1 (en) Method for extracting intrinsic subgap density of states of amorphous oxide semiconductor thin-film transistor using channel conduction factor and apparatus thereof
JP2013080847A (en) Apparatus for simulation of surface potential, and program for simulation of surface potential
JP2008053617A (en) Current model generating method and electronic circuit
Hwang et al. Accurate SPICE model for cells with tube-type poly-si channel in cell strings of vertical NAND flash memory
Al Mamun et al. Evidence of transport degradation in 22 nm FD-SOI charge trapping transistors for neural network applications
JP4988981B2 (en) Method and apparatus using rate equations to simulate current in MOS devices
KR101427714B1 (en) Method for extracting subgap density of states and surface potentials of amorphous semiconductor thin-film transistor using coupling factor, and apparatus thereof
KR101529704B1 (en) Method and apparatus of extracting mobility of amorphous semiconductor thin-film transistor
Gowri et al. Optical effects on the characteristics of a nanoscale SOI MOSFET with uniform doping profile
Dawei et al. A unified charge model comprising both 2D quantum mechanical effects in channels and in poly-silicon gates of MOSFETs
Kumar et al. Impact of hole trap-detrap mechanism on X-ray irradiation induced threshold voltage shift of radiation-hardened GAA TFET device
Markov Gate leakage variability in nano-CMOS transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee