KR20100132932A - 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법 - Google Patents

매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법 Download PDF

Info

Publication number
KR20100132932A
KR20100132932A KR1020100054958A KR20100054958A KR20100132932A KR 20100132932 A KR20100132932 A KR 20100132932A KR 1020100054958 A KR1020100054958 A KR 1020100054958A KR 20100054958 A KR20100054958 A KR 20100054958A KR 20100132932 A KR20100132932 A KR 20100132932A
Authority
KR
South Korea
Prior art keywords
thin film
pores
substrate
vertical nanowire
oxide film
Prior art date
Application number
KR1020100054958A
Other languages
English (en)
Other versions
KR101199211B1 (ko
Inventor
정일섭
김교혁
권남용
홍준기
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of KR20100132932A publication Critical patent/KR20100132932A/ko
Application granted granted Critical
Publication of KR101199211B1 publication Critical patent/KR101199211B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0038—Manufacturing processes for forming specific nanostructures not provided for in groups B82B3/0014 - B82B3/0033
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Abstract

본 발명은 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법을 제공한다. 이러한 본 발명의 의 수직형 나노와이어 성장 방법은 기판 상에 템플레이트용 박막을 형성하는 단계; 상기 템플레이트용 박막의 상부면 내에 매트릭스 배열을 갖는 함몰부들을 형성하는 단계; 상기 템플레이트용 박막을 양극 산화 처리하여, 상기 함몰부들로부터 상기 기판 방향으로 각각 연장된 공극들을 갖는 양극 산화막을 형성하는 단계; 상기 양극 산화막의 공극들 내에 나노와이어들을 성장시키는 단계; 및 상기 양극 산화막을 제거하는 단계를 포함한다.

Description

매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법{Method for growing of vertical nanowire using anodic oxide with matrix array of pores}
본 발명은 나노와이어의 성장방법에 관한 것으로, 보다 상세하게는 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법에 관한 것이다.
나노점, 나노선 또는 나노튜브와 같은 나노 물질들은 전기적, 광학적, 기계적 및 열적 특성을 갖기 때문에 트랜지스터 또는 발광다이오드와 같은 반도체 소자에 이용되고 있다.
그러나, 최근 반도체 소자는 초고속, 고집적 소자를 추구함에 따라 상기 나노 물질의 성장 기술에 관심 영역이 확대되고 있다. 이 중에서도 AAO(Anodized Aluminium Oxide) 기술은 리소그라피 공정 없이 규칙적이고 정렬된 육방 격자(Hexagonal) 구조로 배열된 공극들과 템플레이트를 이용하여, 나노와이어를 성장시키는 방법이다. 이러한, AAO 기술은 나노와이어를 성장시키는데 비용이 매우 저렴하기 때문에 나노와이어와 템플레이트의 제조에 대한 연구가 활발하게 진행되고 있다.
그러나, 아직까지는 균일한 나노와이어를 형성하기에 어려움이 따르며, 매트릭스 형태의 소자 상에 상기와 같은 육방 격자 구조로 배열된 나노와이어를 응용하기에는 어려움이 따른다.
본 발명이 해결하고자 하는 기술적 과제는 간단한 방법을 이용하여 규칙적인 배열을 갖는 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 기판 상에 템플레이트용 박막을 형성하는 단계; 상기 템플레이트용 박막의 상부면 내에 매트릭스 배열을 갖는 함몰부들을 형성하는 단계; 상기 템플레이트용 박막을 양극 산화 처리하여, 상기 함몰부들로부터 상기 기판 방향으로 각각 연장된 공극들을 갖는 양극 산화막을 형성하는 단계; 상기 양극 산화막의 공극들 내에 나노와이어들을 성장시키는 단계; 및 상기 양극 산화막을 제거하는 단계를 포함한다.
상기 기판은 실리콘 기판일 수 있으며, 상기 기판의 템플레이트용 박막이 형성되는 면은 (100)면 또는 (111)면일 수 있다.
상기 템플레이트용 박막은 알루미늄, 타이타늄 및 실리콘으로 이루어지는 군에서 선택되는 어느 하나의 재질일 수 있다.
상기 함몰부들은 나노 임프린트법 또는 집속 이온빔을 사용하여 형성할 수 있다. 상기 나노 임프린트법은 상기 템플레이트용 박막과 마주보는 면 상에 매트릭스 배열을 갖는 돌출부들을 구비하는 스탬프를 배치하는 단계, 상기 템플레이트용 박막과 상기 스탬프에 압력을 가하는 단계 및 상기 템플레이트용 박막으로부터 상기 스탬프를 제거하는 단계를 포함하여 수행될 수 있다. 또한, 상기 나노와이어 성장방법은 상기 집속 이온빔을 사용하기 전에, 상기 템플레이트용 박막 상의 자연 산화막을 제거하는 단계를 더 포함할 수 있다.
상기 양극 산화 처리는 산성 전해액이 구비된 반응조 내에 상기 템플레이트용 박막을 양극으로 하여 통전함으로써 수행될 수 있다. 여기서, 상기 산성 전해액은 수산, 황산, 인산 및 크롬산으로 이루어지는 군에서 선택되는 적어도 어느 하나를 함유할 수 있다.
상기 나노와이어 성장방법은 상기 나노와이어를 성장시키는 단계 이전에 상기 양극 산화막의 공극들 내의 상기 기판 상에 금속 촉매를 형성하는 단계를 더 포함할 수 있으며, 상기 금속 촉매를 형성하기 이전에, 상기 기판 상의 자연 산화막을 제거하는 단계를 더 포함할 수 있다.
또한, 상기 템플레이트용 박막을 양극산화 처리하는 단계와 상기 금속 촉매층을 형성하는 단계 사이에 상기 양극 산화막을 어닐링하는 단계를 더 포함할 수 있다.
상기 금속 촉매는 Au, Ag, Al, Fe 또는 Cu를 함유할 수 있으며, 상기 금속 촉매는 무전해도금법을 이용하여 형성할 수 있다. 상기 나노와이어는 기체-액체-고체 성장법을 사용하여 성장시킬 수 있다. 상기 양극 산화막은 HF 용액을 사용하여 제거할 수 있다.
상기 양극 산화막의 공극들은 상부면 내에서 매트릭스 구조로 배열될 수 있으며, 바람직하게는 상기 양극 산화막의 공극들은 상기 기판과 인접하는 면에서도 매트릭스 구조로 배열될 수 있다. 이때, 양극 산화막의 공극들이 상기 기판과 인접하는 면에서도 매트릭스 구조로 배열되도록 하기 위한 상기 양극 산화 처리 시간은 60분 미만인 것이 바람직하다.
상기 함몰부의 깊이가 16㎚ 이상인 경우에 양극 산화처리시 인가되는 전압은 하기의 수학식 1을 만족할 수 있다.
[수학식 1]
Figure pat00001
상기 함몰부의 깊이가 16㎚ 미만인 경우에 양극 산화처리시 인가되는 전압은 하기의 수학식 2를 만족할 수 있다.
[수학식 2]
Figure pat00002
상술한 바와 같이 매트릭스 배열을 갖는 공극들을 형성한 후, 상기 공극들 내에 나노와이어를 형성함으로써 균일성 및 규칙성이 향상된 나노와이어를 얻을 수 있다. 이러한 나노와이어는 수직형 트랜지스터 또는 발광다이오드와 같은 매트릭스 형태의 소자에 쉽게 적용될 수 있으므로, 초고속 또는 고집적 반도체 소자에 사용되기에 적합하다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 나노와이어 성장방법을 나타내는 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 함몰부들이 형성된 알루미늄 박막의 상부면을 도시한 평면도이다.
도 3a는 나노 임프린트법을 사용하여 함몰부들을 형성하는 방법을 도시한 모식도이다.
도 3b는 FIB법을 사용하여 함몰부들을 형성하는 방법을 도시한 모식도이다.
도 4는 본 발명의 일 실시예에 따라 성장된 매트릭스 배열을 갖는 나노와이어를 도시한 사시도이다.
도 5는 상기 실험예 1 내지 8에 따른 시편들의 공극들의 배열을 설명하기 위한 FE-SEM 이미지이다.
도 6a 내지 도 6d는 표 2에 따른 실험예들의 FE-SEM 이미지이다.
도 7a는 실험예 9에 따른 양극 산화막 상부의 FE-SEM 이미지이며, 도 7b는 실험예 10에 따른 양극 산화막 상부의 FE-SEM 이미지이다.
도 8a는 실험예 9에 따른 양극 산화막을 제거한 후의 알루미늄 표면 FE-SEM 이미지이며, 도 8b는 실험예 10에 따른 양극 산화막을 제거한 후의 알루미늄 표면 FE-SEM 이미지이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 나노와이어 성장방법을 나타내는 단면도들이고, 도 2는 본 발명의 일 실시예에 따른 함몰부들이 형성된 템플레이트용 박막의 상부면을 도시한 평면도이다. 도 3a는 나노 임프린트법을 사용하여 함몰부들을 형성하는 방법을 도시한 모식도이고, 도 3b는 집속 이온빔을 사용하여 함몰부들을 형성하는 방법을 도시한 모식도이다. 도 4는 본 발명의 일 실시예에 따라 성장된 매트릭스 배열을 갖는 나노와이어를 도시한 사시도이다.
도 1a를 참조하면, 기판(10) 상에 템플레이트용 박막(11)을 형성한다. 바람직하게는 상부면이 (100)면 또는 (111)면인 실리콘 기판일 수 있으며, 더 바람직하게는 나노와이어의 수직배향이 우수한 상부면이 (111)면인 실리콘 기판(10)일 수 있다. 또한, 상기 템플레이트용 박막(11)은 알루미늄, 타이타늄, 실리콘 및 이의 등가물로 이루어지는 군에서 선택되는 어느 하나의 재질인 박막일 수 있다.
도 1b, 도 2, 도 3a 및 도 3b를 참조하면, 상기 템플레이트용 박막(11)의 상부면 내에 매트릭스 배열을 갖는 함몰부들(12)을 형성한다(도 1b, 도 2). 상기 함몰부들(12)은 나노임프린트법 또는 집속 이온빔(Focused Ion Beam; FIB)을 사용하여 형성할 수 있다.
구체적으로 상기 나노임프린트법을 사용하여 상기 함몰부들(12)을 형성하는 방법은 상기 템플레이트용 박막(11)과 마주보는 면 상에 매트릭스 배열을 갖는 돌출부들(21)을 구비하는 스탬프(20)를 배치시키고, 나노 임프린트 장비 또는 유압 프레스를 이용하여 압력을 가할 수 있다. 그 후, 상기 템플레이트용 박막(11)으로부터 상기 스탬프(20)를 제거하여, 상기 스탬프(20)의 돌출부들(21)과 대응하는 상기 템플레이트용 박막(11) 상에 함몰부들(12)을 형성할 수 있다(도 3a).
또한, 상기 집속이온빔을 사용하여 상기 함몰부들(12)을 형성하는 방법은 상기 템플레이트용 박막(11) 상에 매트릭스 배열을 갖도록 이온빔(30)을 주사함으로써 수행할 수 있다. 이때, 상기 이온빔(30)을 주사하기 전에, 상기 이온빔(30)에 대한 상기 템플레이트용 박막(11)의 저항을 최소화하기 위해, 상기 템플레이트용 박막 표면 상에 형성된 자연 산화막을 제거할 수 있다. 상기 자연 산화막은 HF용액을 사용하여 제거할 수 있다. 상기 이온빔(30)은 갈륨 이온빔일 수 있다(도 3b).
상기 함몰부들(12)은 그 형성 주기가 25 내지 200nm의 범위를 갖도록 형성할 수 있다. 상기 함몰부들(12)의 형성 주기는 최종적으로 형성되는 나노와이어의 지름을 조절할 수 있다.
도 1c를 참조하면, 상기 템플레이트용 박막(11)을 양극 산화 처리하여 상기 함몰부들(12)과 대응하는 영역에 상기 기판(10) 방향으로 공극들(13a)이 형성된 양극 산화막(13)을 형성할 수 있다.
구체적으로, 산성 전해액이 구비된 반응조 내에서 템플레이트용 박막(11)이 형성된 기판(10)을 양극으로 하여 통전하면, 양극에서 발생하는 산소에 의해 상기 템플레이트용 박막(11)이 산화되어 상기 템플레이트용 박막(11)의 표면에 얇은 양극 산화막이 형성될 수 있다.
그러나, 상기 형성된 양극 산화막에 충분한 전압이 인가되면, 전해액은 침식작용을 일으켜, 상기 양극 산화막을 침식시킬 수 있다. 이때, 상기 침식작용이 수행됨에 따라 발생되는 열은 상기 전해액의 침식작용을 더욱 가속시켜주므로, 상기 함몰부들(12)을 구비하는 템플레이트용 박막(11) 내에 상기 함몰부들(12)로부터 상기 기판(10) 방향으로 공극들(13a)을 형성시킬 수 있다.
이와 동시에, 상기 양극에서 생성되는 산소들은 상기 템플레이트용 박막(11)을 계속적으로 산화시킴으로써 상기 템플레이트용 박막(11)을 양극 산화막(13)으로 변화시킬 수 있다. 일 예로서, 상기 템플레이트용 박막(11)이 알루미늄인 경우, 상기 양극 산화막은 알루미늄 산화물 박막일 수 있으며, 상기 전압은 20V 내지 80V로 인가할 수 있다.
이때, 상기 인가되는 전압은 상기 공극들(13a)의 배열이 적어도 상기 양극 산화막(13)의 상부면 내에서 매트릭스 구조로 형성되기 위하여 상기 함몰부들(12)의 깊이 및 형성 주기와 관련되어 있다.
상기 함몰부들(12)의 깊이가 16㎚ 이상인 경우, 상기 인가되는 전압은 하기의 수학식 1을 만족한다.
Figure pat00003
상기 함몰부들(12)의 깊이가 16㎚ 이상인 경우, 바람직하게는 상기 함몰부들(12)의 주기가 100㎚라면, 인가되는 전압은 40V 이하로 인가될 수 있으며, 상기 함몰부들(12)의 주기가 200㎚라면, 인가되는 전압은 80V 이하로 인가될 수 있다. 즉, 상기 함몰부들(12)의 주기에 따른 인가되는 전압의 상관 관계는 인가되는 전압당 상기 함몰부들(12)의 주기는 2.5㎚ 이상이어야 한다. 그리고, 더욱 바람직하게는 상기 함몰부들(12)의 주기가 100㎚라면, 인가되는 전압은 40V로 인가될 수 있으며, 상기 함몰부들(12)의 주기가 200㎚라면, 인가되는 전압은 80V로 인가될 수 있다.
이는 상기 인가되는 전압에 비하여 상기 함몰부들(12)의 주기가 좁거나, 상기 함몰부들(12)의 주기에 비하여 인가되는 전압이 높은 경우, 양극 산화 처리시에 상기 함몰부들(12)의 확장으로 인해 상기 양극 산화막의 상부면 내에서 상기 공극들(13a)의 배열 구조가 매트릭스(matrix) 구조가 아닌 육방 격자(hexagonal) 구조로 변화하기 때문이다.
또한, 상기 함몰부들(12)의 깊이가 16㎚ 미만인 경우, 상기 인가되는 전압은 상기 공극들(13a)의 배열이 적어도 상기 양극 산화막(13)의 상부면 내에서 매트릭스 구조로 형성되기 위하여 하기의 수학식 2를 만족한다.
Figure pat00004
상기 함몰부들(12)의 깊이가 16㎚ 미만인 경우, 바람직하게는 상기 함몰부들(12)의 주기가 100㎚라면, 인가되는 전압은 60V 이상으로 인가될 수 있으며, 상기 함몰부들(12)의 주기가 200㎚라면, 인가되는 전압은 120V 이상으로 인가될 수 있다. 더욱 바람직하게는 상기 함몰부들(12)의 주기가 100㎚라면, 인가되는 전압은 60V로 인가될 수 있으며, 상기 함몰부들(12)의 주기가 200㎚라면, 인가되는 전압은 120V로 인가될 수 있다.
이는 상기 인가되는 전압에 비하여 상기 함몰부들(12)의 주기가 넓거나, 상기 함몰부들(12)의 주기에 비하여 인가되는 전압이 낮은 경우, 양극 산화 처리시에 상기 함몰부들(12)의 확장이 불균일하여, 공극들(13a)의 형상이 균일하지 않으며, 이에 따라 공극들(13a)의 배열이 매트릭스(matrix) 구조가 아닌 랜덤(random)한 구조로 형성되기 때문이다.
또한, 상기 공극들(13a)이 상기 양극 산화막(13)의 상부면 뿐만 아니라, 상기 기판과 인접하는 면에서도 매트릭스 구조로 배열되기 위해서는 상기 양극 산화 처리 시간 또한, 중요한 역할을 수행할 수도 있다. 이는 상기 템플레이트용 박막(13) 물질들은 양극 산화 처리가 진행됨에 따라 공극들(13a)이 확장되어 안정적 배열 구조인 육방 격자 구조로 배열하려는 방향으로 양극 산화가 진행되기 때문이다. 따라서, 상기 공극들(13a)이 육방 격자 구조로 배열되지 않도록 적절한 양극 산화 처리 시간이 요구된다. 바람직하게는 상기 양극 산화 처리 시간은 상기의 60분 미만으로 수행될 수 있다. 이는 상기 양극 산화 처리 시간이 60분 이상인 경우, 상기 공극들(13a)이 충분한 확장 시간을 가져 상기 양극 산화막(13)의 상부에서는 매트릭스 배열 구조를 가지더라도 기판(10)과 인접한 면에서는 육방 격자 구조의 배열 구조를 가질 수 있기 때문이다.
상기한 바와 같이 양극 산화 처리를 통하여 상기 양극 산화막(13) 내에는 상기 기판(10) 방향으로 공극들(13a)이 형성될 수 있다. 이때, 상기 공극들(13a)은 양극 산화막(13)의 상부면 및 기판(10)과 인접하는 면 모두에서 상기 매트릭스 배열을 갖는 함몰부들(12)과 대응하는 영역에 형성되므로, 상기 공극들(13a) 역시 매트릭스 배열을 가질 수 있으며, 너비가 균일하고, 규칙적일 수 있다.
또한, 상기 산성 전해액은 상기 금속 산화물에 대해 용해성이 있는 용액일 수 있으며, 구체적으로 상기 산성 전해액은 수산, 황산, 인산, 크롬산 및 이의 등가물로 이루어지는 군에서 선택되는 적어도 어느 하나를 함유할 수 있다.
도 1d를 참조하면, 상기 공극들(12) 내의 기판(10)과 접촉하는 배리어층(14)을 제거한다. 구체적으로, 상기 양극 산화 처리하여 형성된 양극 산화막(13)은 공극들(12) 내의 기판(10)과 접촉하는 영역에 얇은 양극 산화막, 즉, 배리어층(14)이 위치할 수 있다. 이와 같은 배리어층(14)은 상기 공극들(13a)의 형성 주기를 불균일하게 만들고, 상기 공극들(13a)의 내부를 좁게 만드므로, 상기 배리어층(14)을 제거함으로써 상기 공극들(13a)의 형성 주기를 균일하게 할 수 있다. 그 결과, 상기 공극들(13a)의 내부로 상기 기판(10)이 노출될 수 있다.
그 후, 상기 양극 산화막(13)의 내구성을 향상시키기 위해 어닐링을 수행할 수 있다. 상기 어닐링은 불활성 기체 분위기에서 700℃ 내지 900℃의 온도로 수행할 수 있다.
도 1e를 참조하면, 상기 기판(10)이 노출됨에 따라 형성된 자연 산화막(15)을 제거한다. 이때, 상기 기판(10)이 실리콘인 경우, 상기 자연 산화막(15)은 실리콘 산화막일 수 있다. 상기 자연 산화막(15)은 불산용액을 사용하여 제거할 수 있다. 이때, 상기 양극 산화막(13)은 어닐링 처리가 미리 수행됨에 따라, 상기 불산용액에 의해 손상되지 않을 수 있다.
도 1f를 참조하면, 상기 공극들(13a) 내로 노출된 기판(10) 상에 금속 촉매(16)를 형성할 수 있다. 상기 금속 촉매(16)는 Au, Ag, Al, Fe 또는 Cu를 함유할 수 있다. 상기 금속촉매(16)는 무전해도금법을 사용하여 형성할 수 있다. 이를 위하여, 금속염과 환원제가 사용될 수 있다. 일 예로서, 상기 Au의 금속염으로서 KAuCl4가 사용될 수 있으며, 상기 환원제는 HF가 사용될 수 있다. 상기 무전해도금법을 사용함으로써 상기 기판(10)과 상기 금속 촉매(16)와의 접착력이 향상될 수 있다.
도 1g를 참조하면, 상기 금속 촉매(16)를 이용하여 상기 양극 산화막(13)의 공극들(13a) 내에 나노와이어(17)를 성장시킨다. 상기 나노와이어(17)는 기체-액체-고체 성장법(vapor-liquid-solid; VLS)을 사용하여 형성할 수 있다.
구체적으로 상기 나노와이어의 성장방법은 다음과 단계를 거쳐 수행될 수 있다. 일 예로서, 상기 기판(10)이 실리콘 기판인 경우, 상기 금속 촉매(16)가 형성된 실리콘 기판(10)을 CVD 장치 내에 로딩하고, 온도를 상승시켜, 상기 금속 촉매(16)를 용해시킬 수 있다. 그 후, 상기 장치 내에 사일렌(SiH4) 가스를 주입하여, 상기 금속 촉매(16)와 상기 사일렌 가스를 반응시킬 수 있다. 상기 반응에 의해 상기 사일렌 가스는 실리콘 원자와 수소 원자로 분해될 수 있다. 상기 실리콘 원자는 상기 금속 촉매(16)와 화합물 반도체를 이루며, 상기 화합물 반도체가 과포화되면, 상기 실리콘 기판(10)으로부터 실리콘 나노 와이어(17)가 성장될 수 있다.
이때, 상기 장치 내에 도펀트 가스를 첨가함에 따라 상기 나노 와이어(17)의 전기적 특성을 변화시킬 수 있다. 즉, N형 반도체 나노와이어 또는 P형 반도체 나노와이어를 형성하기 위해, 상기 도펀트 가스로서 각각 PH3 가스 및 B2H6 가스 중 어느 하나를 첨가할 수 있다.
상기 공극들(13a) 내에서 상기 나노와이어(17)를 성장시키는 경우, 상기 양극 산화막(13)이 지지체 역할을 하므로 상기 기판(10)에 수직하는 나노와이어(17)를 얻을 수 있다. 또한, 상기 나노와이어(17)는 규칙적이고, 균일한 공극들(13) 내에 성장시킴으로써 규칙성과 균일성을 확보할 수 있다.
도 1h 및 도 4를 참조하면, 상기 양극 산화막(13)을 선택적으로 제거한다. 상기 양극 산화막은 HF 용액을 사용하여 제거할 수 있다.
그 결과, 상기 기판(10) 상에 수직성이 우수한 매트릭스 배열을 갖는 나노와이어를 성장시킬 수 있다. 이러한 나노와이어의 제조방법은 초집적화를 가능하게 하여, 수직형 트랜지스터 또는 발광 다이오드와 같은 반도체 소자에 응용될 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
실험예 1 내지 8
기판(10)으로 실리콘을 사용하여 기판(10)의 (100) 면 상에 템플레이트용 박막(11)으로 알루미늄을 증착하고, 주사되는 도즈의 양을 달리하여 집속 이온빔을 사용하여 상기 알루미늄 박막 상에 100㎚ 주기의 함몰부들을 형성하고, 5wt%의 인산 용액에 인가전압 40V, 20℃의 조건에서 45분간 함침하여 상기 알루미늄 박막에 공극들을 형성한다.
하기의 표 1은 도즈 량에 따른 함몰부 깊이를 설명하는 표이다.
도즈량(ions/point) 함몰부 깊이(㎚)
실험예 1 1×1017 12
실험예 2 2×1017 13.5
실험예 3 3×1017 16.0
실험예 4 4×1017 20.0
실험예 5 5×1017 21.0
실험예 6 6×1017 20.0
실험예 7 7×1017 16.0
실험예 8 8×1017 16.0
상기 표 1을 참조하면, 주사되는 도즈량이 2×1017 이하인 경우 함몰부의 깊이가 16㎚ 미만임을 알 수 있다.
한편, 도 5는 상기 실험예 1 내지 8에 따른 시편들의 공극들의 배열을 설명하기 위한 FE-SEM 이미지로, 함몰부의 깊이가 16㎚ 미만인 경우(실험예 1 및 2) 공극들의 배열이 랜덤(random)하게 배열됨을 알 수 있다. 또한, 함몰부의 깊이가 16㎚ 이상인 경우에는 공극들의 배열이 매트릭스 형태로 배열됨을 알 수 있다.
실험예 3 내지 8과 같이, 함몰부들의 깊이가 16㎚ 이상인 경우에는 인가 전압이 수학식 1을 만족하는 경우, 공극들이 매트릭스 형태의 배열 구조를 가짐을 알 수 있다.
또한, 실험예 1 및 2와 같이 함몰부들의 깊이가 16㎚ 미만인 경우에는 수학식 1을 만족하지 않아 공극들의 배열이 랜덤하게 배열되는 것이다.
한편 하기의 표 2는 실험예 2를 이용하여 양극 산화 처리시에 인가되는 전압에 따른 공극들의 형상 및 공극들의 배열을 설명하기 위한 표이며, 도 6a 내지 도 6d는 표 2에 따른 실험예들의 FE-SEM이미지이다.
인가 전압 공극들 형상 공극들 배열
실험예 2-1 40V 불균일 랜덤
실험예 2-2 50V 불균일 랜덤
실험예 2-3 60V 균일 매트릭스
실험예 2-4 70V 균일 매트릭스
표 2 및 도 6a 내지 도 6d를 참조하면, 상기 함몰부들의 주기에 따라 인가되는 전압은 수학식 1을 만족하도록 전압을 인가하여 양극 산화 처리를 수행하면, 함몰부들의 깊이가 16㎚ 미만인 실험예 2-1 및 실험예 2-2는 도 6a 및 6b와 같이 상기 템플레이트용 박막의 표면 중 상기 함몰부들 이외의 영역에 전계가 집중되어 함몰부들을 통해 형성되는 공극들 이외의 공극들을 형성하여, 공극들의 배열이 매트릭스 구조가 아닌 랜덤(random) 배열 구조를 나타냄을 알 수 있다.
또한, 함몰부들의 깊이가 16㎚ 미만인 실험예 2-3 및 실험예 2-4는 도 6c 및 6d에 도시된 바와 같이, 상기 인가 전압이 수학식 1을 만족하는 것이 아닌 수학식 2를 만족하여, 공극들의 배열이 매트릭스 구조를 형성함을 알 수 있다.
실험예 9 및 10
기판(10)으로 실리콘을 사용하여 기판(10)의 (100) 면 상에 템플레이트용 박막(11)으로 알루미늄을 증착하고, 나노 임프린트법을 이용하여 상기 알루미늄 박막 상에 100㎚ 주기의 함몰부들을 매트릭스 배열 구조를 갖도록 형성하고, 65℃의 1.8wt% H2CrO4 및 7.3wt% H3PO4의 혼합 용액을 이용하여 40V의 인가 전압하에서 양극 산화 속도가 25㎚/분의 조건에서 양극 산화 처리를 실시하였다.
하기의 표 3은 양극 산화 처리에 따른 공극들의 배열 형태를 설명하는 표이며, 도 7a는 실험예 9에 따른 양극 산화막 상부의 FE-SEM 이미지이며, 도 7b는 실험예 10에 따른 양극 산화막 상부의 FE-SEM 이미지이며, 도 8a는 실험예 9에 따른 양극 산화막을 제거한 후의 알루미늄 표면 FE-SEM 이미지이며, 도 8b는 실험예 10에 따른 양극 산화막을 제거한 후의 알루미늄 표면 FE-SEM 이미지이다.
양극 산화 처리 시간(분) 공극들의 배열 형태
실험예 9 30 매트릭스
실험예 10 60 육방 격자
도 7a를 참조하면, 실험예 9와 같이 30분간 양극 산화 처리하면, 양극 산화막 상부의 공극들의 배열 구조는 양극 산화 처리 이전의 함몰부 배열과 유사한 매트릭스 구조임을 알 수 있다. 또한, 도 8a를 참조하면, 양극 산화막을 제거한 알루미늄의 표면의 함몰부들의 배열 구조는 매트릭스 구조로 이루어짐을 알 수 있다.
따라서, 양극 산화막의 공극들의 배열 구조가 기판과 인접하는 면 및 상부면에서 모두 매트릭스 구조임을 유추하는 것이 가능하다.
한편, 도 7b를 참조하면, 실험예 10과 같이 60분간 양극 산화 처리하면, 양극 산화막 상부의 공극들의 배열 구조는 양극 산화 처리 이전의 함몰부 배열과 유사한 매트릭스 구조로 유지됨을 알 수 있다. 그러나, 도 8b를 참조하면, 양극 산화막을 제거한 알루미늄의 표면의 함몰부들의 배열 구조는 육방 격자 구조로 이루어짐을 알 수 있다.
따라서, 양극 산화막의 공극들의 배열 구조가 기판과 인접하는 면에서 육방 격자 구조로 이루어짐을 유추하는 것이 가능하다. 이는 상기 템플레이트용 박막에 적용되는 물질들이 양극 산화 처리가 진행됨에 따라 공극들이 확장되어 안정적 배열 구조인 육방 격자 구조로 배열하려는 방향으로 양극 산화가 진행되기 때문이다.
결과적으로, 양극 산화막의 공극들이 상부면 및 기판과 인접하는 면에서 모두 매트릭스 구조를 가지기 위하여는 양극 산화 처리 시간을 적절히 조절, 예를 들면, 60분 미만으로 수행하여 양극 산화막의 기판과 인접하는 면에서 공극들의 배열이 육방 격자 구조로 배열되는 것을 방지하여야 함을 알 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.

Claims (21)

  1. 기판 상에 템플레이트용 박막을 형성하는 단계;
    상기 템플레이트용 박막의 상부면 내에 매트릭스 배열을 갖는 함몰부들을 형성하는 단계;
    상기 템플레이트용 박막을 양극 산화 처리하여, 상기 함몰부들로부터 상기 기판 방향으로 각각 연장된 공극들을 갖는 양극 산화막을 형성하는 단계;
    상기 양극 산화막의 공극들 내에 나노와이어들을 성장시키는 단계; 및
    상기 양극 산화막을 제거하는 단계를 포함하는 수직형 나노와이어 성장방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘 기판인 수직형 나노와이어 성장 방법.
  3. 제2항에 있어서,
    상기 기판의 템플레이트용 박막이 형성되는 면은 (100)면 또는 (111)면인 수직형 나노와이어 성장 방법.
  4. 제1항에 있어서,
    상기 템플레이트용 박막은 알루미늄, 타이타늄 및 실리콘으로 이루어지는 군에서 선택되는 어느 하나의 재질인 수직형 나노와이어 성장방법.
  5. 제1항에 있어서,
    상기 함몰부들은 나노 임프린트법 또는 집속 이온빔을 사용하여 형성하는 수직형 나노와이어 성장방법.
  6. 제5항에 있어서,
    상기 나노 임프린트법은 상기 템플레이트용 박막과 마주보는 면 상에 매트릭스 배열을 갖는 돌출부들을 구비하는 스탬프를 배치하는 단계;
    상기 템플레이트용 박막과 상기 스탬프에 압력을 가하는 단계; 및
    상기 템플레이트용 박막으로부터 상기 스탬프를 제거하는 단계를 포함하여 수행되는 나노와이어 성장방법.
  7. 제5항에 있어서,
    상기 집속 이온빔을 사용하기 전에, 상기 템플레이트용 박막 상의 자연 산화막을 제거하는 단계를 더 포함하는 수직형 나노와이어 성장방법.
  8. 제1항에 있어서,
    상기 양극 산화 처리는 산성 전해액이 구비된 반응조 내에 상기 템플레이트용 박막을 양극으로 하여 통전함으로써 수행되는 수직형 나노와이어 성장방법.
  9. 제8항에 있어서,
    상기 산성 전해액은 수산, 황산, 인산 및 크롬산으로 이루어지는 군에서 선택되는 적어도 어느 하나를 함유하는 수직형 나노와이어 성장방법.
  10. 제1항에 있어서,
    상기 나노와이어를 성장시키는 단계 이전에,
    상기 양극 산화막의 공극들 내의 상기 기판 상에 금속 촉매를 형성하는 단계를 더 포함하는 수직형 나노와이어 성장방법.
  11. 제10항에 있어서,
    상기 금속 촉매를 형성하기 이전에, 상기 기판 상의 자연 산화막을 제거하는 단계를 더 포함하는 수직형 나노와이어 성장방법.
  12. 제10항에 있어서,
    상기 금속 촉매층을 형성하는 단계 이전에 상기 양극 산화막을 어닐링하는 단계를 더 포함하는 수직형 나노와이어 성장방법.
  13. 제10항에 있어서,
    상기 금속 촉매는 Au, Ag, Al, Fe 또는 Cu를 함유하는 수직형 나노와이어 성장방법.
  14. 제10항에 있어서,
    상기 금속 촉매는 무전해도금법을 이용하여 형성하는 수직형 나노와이어 성장방법.
  15. 제1항에 있어서,
    상기 나노와이어는 기체-액체-고체 성장법을 사용하여 성장시키는 수직형 나노와이어 성장방법.
  16. 제1항에 있어서,
    상기 양극 산화막은 HF 용액을 사용하여 제거하는 수직형 나노와이어 성장방법.
  17. 제1항에 있어서,
    상기 양극 산화막의 공극들은 상부면 내에서 매트릭스 구조로 배열되는 수직형 나노와이어 성장 방법.
  18. 제17항에 있어서,
    상기 양극 산화막의 공극들은 상기 기판과 인접하는 면에서도 매트릭스 구조로 배열되는 수직형 나노와이어 성장 방법.
  19. 제18항에 있어서,
    상기 양극 산화 처리 시간은 60분 미만인 수직형 나노와이어 성장 방법.
  20. 제17항에 있어서,
    상기 함몰부의 깊이가 16㎚ 이상인 경우에
    양극 산화처리시 인가되는 전압은 하기의 수학식 1을 만족하는 수직형 나노와이어 성장 방법.
    [수학식 1]
    Figure pat00005
  21. 제17항에 있어서,
    상기 함몰부의 깊이가 16㎚ 미만인 경우에
    양극 산화처리시 인가되는 전압은 하기의 수학식 2를 만족하는 수직형 나노와이어 성장 방법.
    [수학식 2]
    Figure pat00006
KR1020100054958A 2009-06-10 2010-06-10 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법 KR101199211B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090051528 2009-06-10
KR20090051528 2009-06-10

Publications (2)

Publication Number Publication Date
KR20100132932A true KR20100132932A (ko) 2010-12-20
KR101199211B1 KR101199211B1 (ko) 2012-11-07

Family

ID=43508445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054958A KR101199211B1 (ko) 2009-06-10 2010-06-10 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법

Country Status (1)

Country Link
KR (1) KR101199211B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709410A (zh) * 2012-06-04 2012-10-03 中国科学院半导体研究所 纳米柱发光二极管的制作方法
KR101341102B1 (ko) * 2012-11-29 2013-12-12 한국표준과학연구원 수직 정렬 나노선을 포함하는 이방성 투명 전기전도성 가요성 박막 구조체 및 그 제조 방법
KR20220102739A (ko) * 2021-01-14 2022-07-21 전남대학교산학협력단 반도체 나노막대의 형성방법, 반도체 디바이스 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810983B1 (ko) 2006-05-11 2008-03-10 재단법인서울대학교산학협력재단 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709410A (zh) * 2012-06-04 2012-10-03 中国科学院半导体研究所 纳米柱发光二极管的制作方法
KR101341102B1 (ko) * 2012-11-29 2013-12-12 한국표준과학연구원 수직 정렬 나노선을 포함하는 이방성 투명 전기전도성 가요성 박막 구조체 및 그 제조 방법
WO2014084562A1 (ko) * 2012-11-29 2014-06-05 한국표준과학연구원 수직 정렬 나노선을 포함하는 이방성 투명 전기전도성 가요성 박막 구조체 및 그 제조 방법
US9972414B2 (en) 2012-11-29 2018-05-15 Korea Research Institute Of Standards And Science Anisotropic, transparent, electroconductive, and flexible thin film structure including vertically aligned nanolines and method for preparing same
US10381125B2 (en) 2012-11-29 2019-08-13 Korea Research Institute Of Standards And Science Anisotropic, transparent, electroconductive, and flexible thin film structure including vertically aligned nanolines and method for preparing same
KR20220102739A (ko) * 2021-01-14 2022-07-21 전남대학교산학협력단 반도체 나노막대의 형성방법, 반도체 디바이스 및 그 제조방법

Also Published As

Publication number Publication date
KR101199211B1 (ko) 2012-11-07

Similar Documents

Publication Publication Date Title
JP4532634B2 (ja) 細孔の製造方法
KR101808334B1 (ko) 원자적으로 평탄한 가장자리를 갖는 나노구조화된 그래핀
US6231744B1 (en) Process for fabricating an array of nanowires
JP4970038B2 (ja) ナノスケール繊維構造の合成方法およびその繊維構造を含む電子機器コンポーネント
EP2423983A2 (en) Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
Shklyaev et al. Effect of interfaces on quantum confinement in Ge dots grown on Si surfaces with a SiO2 coverage
US20150010714A1 (en) Ion beam processing of sic for fabrication of graphene structures
KR101199211B1 (ko) 매트릭스 구조의 공극들 배열을 갖는 양극 산화물을 이용한 수직형 나노와이어 성장방법
KR20040091291A (ko) 자기정렬된 나노채널-어레이의 제조방법 및 이를 이용한나노 도트의 제조방법
KR100803053B1 (ko) 주기적인 패턴을 갖는 산화아연 나노막대 어레이의제조방법
US20160372336A1 (en) Method for Manufacturing a Semiconductor Device by Hydrogen Treatment
KR20090014469A (ko) 양극 산화 알루미늄과 원자층 증착 공정을 이용한 나노구조물의 제조방법
JP5137095B2 (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
CN102723264A (zh) 具有纳米微结构基板的制备方法
KR20100023493A (ko) 실리콘 게르마늄의 선택적 에피 성장과 양극 산화 알루미늄나노 템플레이트를 이용한 실리콘 게르마늄 나노선의 제조방법 및 이를 이용한 반도체 소자
Ding et al. Fabrication of highly ordered nanocrystalline Si: H nanodots for the application of nanodevice arrays
Hsu et al. Nano-porous MOSLEDs with spatially confined Si quantum dots buried in anodic aluminum oxide membrane
Shin et al. Synthesis of crystalline carbon nanotube arrays on anodic aluminum oxide using catalyst reduction with low pressure thermal chemical vapor deposition
CN1160798C (zh) 点接触平面栅型单电子晶体管及其制备方法(一)
JP2005228899A (ja) 半導体量子ドット及び微細配線形成方法、及びこれらを用いた半導体デバイスとその製造方法
CN108793066B (zh) 一种纳米器件的制备方法
KR101682164B1 (ko) 실리콘 나노 와이어 형성 방법
Jung et al. Fabrication of CdTe Quantum Dot Arrays on GaAs utilizng Nanoporous Alumina Masks
Jung et al. Fabrication of high density CdTe/GaAs nanodot arrays using nanoporous alumina masks
KR20100023496A (ko) 실리콘 게르마늄의 선택적 에피 성장과 양극 산화 알루미늄나노 템플레이트를 이용한 실리콘 게르마늄 나노점의 제조방법 및 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee