KR20100130261A - 범프 형성 방법 및 반도체 실장 방법 - Google Patents

범프 형성 방법 및 반도체 실장 방법 Download PDF

Info

Publication number
KR20100130261A
KR20100130261A KR1020090048845A KR20090048845A KR20100130261A KR 20100130261 A KR20100130261 A KR 20100130261A KR 1020090048845 A KR1020090048845 A KR 1020090048845A KR 20090048845 A KR20090048845 A KR 20090048845A KR 20100130261 A KR20100130261 A KR 20100130261A
Authority
KR
South Korea
Prior art keywords
conductive
polymer
conductive layer
conductive particles
bump
Prior art date
Application number
KR1020090048845A
Other languages
English (en)
Other versions
KR101083041B1 (ko
Inventor
김종민
임병승
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020090048845A priority Critical patent/KR101083041B1/ko
Publication of KR20100130261A publication Critical patent/KR20100130261A/ko
Application granted granted Critical
Publication of KR101083041B1 publication Critical patent/KR101083041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 범프 형성 방법 및 반도체 실장 방법에 관한 것으로, 보다 구체적으로 (a) 도전층이 형성된 기판에 상기 도전층에 대응되는 개구부를 갖는 금속마스크를 도전층이 개구부 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머를 포함하는 도전 접속제가 스퀴지에 의해 마스크의 개구부에 전사되는 단계; (b)도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자로 도전층 상에 범프를 형성하는 단계; 및 (c) 경화 온도 이상으로 가열하여 폴리머를 경화시키는 단계를 포함하는 것을 특징으로 하고, 본 발명에 따른 범프 형성 방법 및 반도체 실장 방법은 공정이 단순하며, 제조비용이 적고, 대량생산에 용이하다.
저융점 금속, 폴리머, 범프, 스퀴지

Description

범프 형성 방법 및 반도체 실장 방법{Method for forming bump and method of packaging semiconductor}
본 발명은 범프 형성 방법 및 반도체 실장 방법에 관한 것으로서, 보다 구체적으로 저융점을 갖는 도전 접속제를 이용하여 공정이 단순하며, 제조비용이 적고, 대량생산에 용이한 범프 형성 방법 및 반도체 실장 방법에 관한 것이다.
일반적으로 전도성 필름은 이방성 도전 필름과 등방성 도전 필름으로 구분할 수 있으며, 특히 도전 접속제는 반도체와 같은 전자부품, 예를 들어 LCD, PDP, EL 등의 평판표시소자의 실장에 사용된다. 도전 접속제는 도전성분과 열에 의해 경화되는 접착 성분을 포함하고 있으며, 주로 LCD 패널과 TCP 또는 PCB와 TCP 등의 전기적인 접속에 사용되고 있다.
전자분야에서는 고속화, 대용량화, 소형화 또는 경량화의 요구에 부응하여, 반도체 팁과 같은 전자 부품의 고집적화나 고밀도화를 실현하기 위한 실장기술의 개발이 진행되고 있으며, 특히 내열 온도가 낮은 반도체 및 전자 디바이스 등의 패 키징을 수행하는 경우에는 열화를 방지하기 위하여 저온에서 접합될 것이 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 단 1회의 스퀴지 전사만으로 소정 높이의 범프를 형성할 수 있고, 공정이 단순하며, 제조비용이 적고, 대량생산에 용이한 범프 형성 방법 및 반도체 실장 방법을 제공하는 것이다.
본 발명의 상기한 목적을 달성하기 위하여,
본 발명의 일 측면에 따르면,
(a) 도전층이 형성된 기판에 상기 도전층에 대응되는 개구부를 갖는 금속마스크를 도전층이 개구부 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머를 포함하는 도전 접속제가 스퀴지에 의해 마스크의 개구부에 전사되는 단계;
(b)도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자로 도전층 상에 범프를 형성하는 단계; 및
(c) 경화 온도 이상으로 가열하여 폴리머를 경화시키는 단계를 포함하는 범프 형성방법이 제공된다.
본 발명의 다른 측면에 따르면,
(a) 도전층이 형성된 기판에 상기 도전층에 대응되는 개구부를 갖는 금속마스크를 도전층이 개구부 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머를 포함하는 도전 접속제가 스퀴지에 의해 마스크의 개구부에 전사되는 단계;
(b)도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자로 도전층 상에 범프를 형성하는 단계; 및
(c) 경화 온도 이상으로 가열하여 폴리머를 경화시킨 후, 선택적으로 제거하고, 상기 범프 상에 칩을 실장하는 단계를 포함하는 반도체 실장 방법이 제공된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 범프 형성 방법 및 반도체 실장 방법은 단 1회의 스퀴지 전사만으로 소정 높이의 범프를 형성할 수 있고, 공정이 단순하며, 제조비용이 적고, 대량생산에 용이하다.
이하, 본 발명의 일 실시예에 따른 범프 형성 방법 및 반도체 실장 방법을 첨부된 도면을 참고하여 상세히 설명한다.
첨부된 도면은 본 발명의 예시적인 형태를 도시한 것으로, 이는 본 발명을 보다 상세히 설명하기 위해 제공되는 것일 뿐, 이에 의해 본 발명의 기술적인 범위가 한정되는 것은 아니며, 도면에 도시된 각 부재의 두께 및 크기는 설명의 편의를 위하여 과장되거나 축소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 범프 형성 방법에 사용되는 도전 접속제를 나타내는 개념도이고, 도 2는 본 발명의 일 실시예에 따른 범프 형성 방법을 나타내는 요부 공정도이다.
본 발명의 일 실시예에 따른 범프 형성 방법은 (a) 도전층(11)이 형성된 기판(10)에 상기 도전층(11)에 대응되는 개구부(21)를 갖는 금속마스크(20)를 도전층(11)이 개구부(21) 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자(2)와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머(3)를 포함하는 도전 접속제(1)가 스퀴지(B)에 의해 마스크(20)의 개구부(21)에 전사되는 단계; (b)도전 접속제(1)를 상기 폴리머(3)의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자(2)로 도전층(11) 상에 범프를 형성하는 단계; 및 (c) 경화 온도 이상으로 가열하여 폴리머(3)를 경화시키는 단계를 포함한다.
여기서, 본 발명의 일 실시예에 따른 범프 형성 방법에 사용되는 도전 접속제(1)는 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자(2) 및 상기 도전성 입자(2)의 융점보다 낮은 경화온도를 갖는 폴리머(3)를 포함한다.
여기서, 상기 도전성 입자(2)는 상대적으로 저융점(약 250℃)을 갖는 금속, 비금속 및 합금으로 이루어진 그룹으로부터 선택된 하나 이상으로 형성될 수 있으며, 이에 제한되지 않으나, 예를 들어 도전층(11)은 주석(Sn), 인듐(In), 비스무스(Bi), 은(Ag), 동(Cu), 아연(Zn), 납(Pb), 카드뮴(Cd), 갈륨(Ga), 은(Ag) 및 타륨(Tl) 등으로 형성될 수 있고, 저온에서 용융 가능한 합금으로는 예를 들어, Sn/58Bi, Sn/48In, Sn/57Bi/1Ag, Sn/9Zn, Sn/8Zn/3Bi 및 Sn/3.5Ag 등을 들 수 있으나, 이에 제한되지 않는다.
또한, 도전 접속제(2)는 탄소 나노 튜브를 더 포함할 수 있으며, 탄소 나노 튜브에 의해 기계적 강도가 향상되는 효과가 있다.
또한, 상기 폴리머(3)는 도전성 입자(2)의 융점보다 낮은 경화온도를 갖는 것이면 제한 없이 사용될 수 있고, 이에 제한되지 않으나, 예를 들어 열가소성 수지, 열경화성 수지 및 광경화성 수지로 이루어진 그룹으로부터 선택된 하나 이상일 수 있다.
열가소성 수지로는 초산비닐계 수지, 폴리비닐 부티날계 수지, 염화 비닐계 수지, 스틸렌계 수지, 비닐 메틸 에테르계 수지, 그리브틸 수지, 에틸렌-초산비닐 공중합계 수지, 스틸렌-부타디엔 공중합계 수지, 폴리 부타디엔 수지 및 폴리비닐 알코올계 수지 등을 들 수가 있으며, 열경화성 수지로서는, 에폭시계수지, 우레탄계 수지, 아크릴계 수지, 실리콘계 수지, 페놀계 수지, 멜라민계 수지, 알키드계 수지, 요소수지 및 불포화 폴리에스테르수지 등을 사용할 수 있다.
또한, 광경화성 수지는 광중합성 모노머나 광중합성 올리고머와 광중합 개시제등을 혼합한 것으로, 광조사에 의해 중합 반응이 개시되는 특성을 갖는다. 이러한 광중합성 모노머나 광중합성 올리고머로는 (메타)아크릴산 에스테르류 모노머, 에테르 (메타)아크릴레이트, 우레탄 (메타)아크릴레이트, 에폭시 (메타)아크릴레이트, 아미노 수지 (메타)아크릴레이트, 불포화 폴리에스테르, 실리콘계 수지 등을 사용할 수 있다.
한편, 상기 도전성 입자(2)은 1nm 내지 30㎛의 입경을 가지며, 바람직하게 1nm 내지 30nm의 입경을 갖는다. 도전성 입자(2)은 입경 사이즈가 작을수록 저융점을 가지며, 이에 따라 반도체 장치에서 기판에 탑재되는 칩이나 전자 부품 등의 열화를 방지할 수 있다. 다만, 상기 수치보다 도전성 입자(2)의 입경이 큰 경우에는 융점이 높아져 전자 부품의 실장 공정 등에서 열화가 발생할 수 있다.
한편, 미세 피치화 및 저융점 공정의 관점에서 상기 도전성 입자(2)의 입경은 1nm 내지 30㎛이며, 바람직하게는 1nm 내지 30nm이다.
또한, 도전 접속제(1)는 표면 활성화 수지를 더 포함할 수 있으며, 이러한 표면 활성화 수지는 도전성 입자(2)의 표면이나 도전층(11)의 표면을 환원시키는 환원성을 가지는 것으로, 예를 들어, 가열하여 유기산을 유리시키는 수지를 사용할 수 있다.
상기 기판(10)은 반도체 기판 또는 칩일 수 있으며, 상기 도전층(10)은 전극 패드 또는 범프일 수 있다.
기판(10) 및 금속마스크(20)를 정렬시킨 후, 도전 접속제(1)는 스퀴지(블레이드, B)에 의해 개구부(21) 내에 전사된다.
이후, 폴리머(3)의 경화가 완료되지 않는 온도까지 가열하면 폴리머(3)의 환원능력에 의해 표면 산화막이 제거된 도전성 입자(2)가 용융되고, 주변의 도전성 입자들과 융합하여 거대 구상 필러를 형성하게 된다.
상기 도전층(11)은 웨팅영역의 기능을 수행하며 가열공정을 통하여 도전 접속제(1)의 도전성 입자(2)가 유동하며, 그 표면에 범프가 형성된다.
이렇게 형성된 용융 구상 필러는 필러 고유의 웨팅 특성에 의하여 도전층(11) 상에 따라 웨팅 거동을 발생시킨다.
이때 폴리머(3)와 도전성 입자(2)의 비중차이로 인해 상대적으로 비중이 큰 도전성 입자(2)가 도전층으로 이동되어 금속학적 결합을 이루고, 비중이 작은 폴리머(3)는 외부로 밀려 나오게 된다. 또한 이러한 현상은 도전성 입자(2)의 도전층(1)에 대한 강한 젖음력에 수반되어 발생하게된다.
이후, 본 발명의 일 실시예에 따른 범프 형성 방법은 경화 온도 이상으로 가열하여 폴리머를 경화시키는 단계를 거치게 되며, 외부로 밀려난 폴리머(3)의 경화가 완료되면 도전층(11) 상에는 도전성 입자(2)에 의해 범프가 형성되어 있고, 외부는 폴리머(3)에 의해 덮여있는 형상으로 제조가 완료된다.
이후, 최종단계로써 비어 홀(11) 외부에 분포하는 폴리머(3)를 제거해주는 단계를 거칠 수 있다.
본 발명의 일 실시예에 따른 반도체 실장 방법은 (a) 도전층이 형성된 기판에 상기 도전층에 대응되는 개구부를 갖는 금속마스크를 도전층이 관통홀 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머를 포함하는 도전 접속제가 스퀴지에 의해 마스크의 개구부에 전사되는 단계; (b)도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자로 도전층 상에 범프를 형성하는 단계; 및 (c) 경화 온도 이상으로 가열하여 폴리머를 경화시킨 후, 선택적으로 제거하고, 상기 범프 상에 칩을 실장하는 단계를 포함한다.
단계 (a) 내지 (b)는 도 2를 통하여 설명한 범프 형성 방법과 동일하고, 경화 온도 이상으로 가열하여 폴리머를 경화시킨 후, 선택적으로 제거하고, 상기 범프 상에 칩을 실장하는 단계가 포함된다.
위에서 설명된 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 범프 형성 방법에 사용되는 도전 접속제를 나타내는 개념도.
도 2는 본 발명의 일 실시예에 따른 범프 형성 방법을 나타내는 요부 공정도.

Claims (16)

  1. (a) 도전층이 형성된 기판에 상기 도전층에 대응되는 개구부를 갖는 금속마스크를 도전층이 개구부 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머를 포함하는 도전 접속제가 스퀴지에 의해 마스크의 개구부에 전사되는 단계;
    (b)도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자로 도전층 상에 범프를 형성하는 단계; 및
    (c) 경화 온도 이상으로 가열하여 폴리머를 경화시키는 단계를 포함하는 범프 형성방법.
  2. 제 1 항에 있어서,
    (d) 기판의 표면에 경화된 폴리머를 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  3. 제 1 항에 있어서,
    상기 도전성 입자의 입경은 1nm 내지 30nm인 것을 특징으로 하는 범프 형성 방법.
  4. 제 1 항에 있어서,
    상기 도전성 입자는 금속, 비금속 및 합금으로 이루어진 그룹으로부터 선택된 하나 이상인 것을 특징으로 하는 범프 형성 방법.
  5. 제 4 항에 있어서,
    상기 도전성 입자는 탄소 나노 튜브를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  6. 제 1 항에 있어서,
    상기 폴리머는 열가소성 수지, 열경화성 수지 및 광반응성 수지로 이루어진 그룹으로부터 선택된 하나 이상인 것을 특징으로 하는 범프 형성 방법.
  7. 제 1 항에 있어서,
    상기 도전 접속제는 표면활성화 수지를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  8. 제 1 항에 있어서,
    상기 기판은 반도체 기판 또는 칩인 것을 특징으로 하는 범프 형성 방법.
  9. 제 1 항에 있어서,
    상기 도전층은 전극 패드 또는 범프인 것을 특징으로 하는 범프 형성 방법.
  10. (a) 도전층이 형성된 기판에 상기 도전층에 대응되는 개구부를 갖는 금속마스크를 도전층이 개구부 내에 수용되도록 정렬시킨 후, 용융 가능하며, 1nm 내지 30㎛의 입경을 갖는 도전성 입자와 상기 도전성 입자의 융점보다 낮은 경화온도를 갖는 폴리머를 포함하는 도전 접속제가 스퀴지에 의해 마스크의 개구부에 전사되는 단계;
    (b)도전 접속제를 상기 폴리머의 경화가 완료되지 않는 온도까지 가열하여 도전성 입자로 도전층 상에 범프를 형성하는 단계; 및
    (c) 경화 온도 이상으로 가열하여 폴리머를 경화시킨 후, 선택적으로 제거하고, 상기 범프 상에 칩을 실장하는 단계를 포함하는 반도체 실장 방법.
  11. 제 10 항에 있어서,
    상기 도전성 입자의 입경은 1nm 내지 30nm인 것을 특징으로 하는 반도체 실장 방법.
  12. 제 10 항에 있어서,
    상기 도전성 입자는 금속, 비금속 및 합금으로 이루어진 그룹으로부터 선택된 하나 이상인 것을 특징으로 하는 반도체 실장 방법.
  13. 제 12 항에 있어서,
    상기 도전성 입자는 탄소 나노 튜브를 더 포함하는 것을 특징으로 하는 반도체 실장 방법.
  14. 제 10 항에 있어서,
    상기 폴리머는 열가소성 수지, 열경화성 수지 및 광반응성 수지로 이루어진 그룹으로부터 선택된 하나 이상인 것을 특징으로 하는 반도체 실장 방법.
  15. 제 10 항에 있어서,
    상기 도전 접속제는 표면활성화 수지를 더 포함하는 것을 특징으로 하는 반도체 실장 방법.
  16. 제 10 항에 있어서,
    상기 도전층은 전극 패드 또는 범프인 것을 특징으로 하는 반도체 실장 방법.
KR1020090048845A 2009-06-03 2009-06-03 범프 형성 방법 및 반도체 실장 방법 KR101083041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090048845A KR101083041B1 (ko) 2009-06-03 2009-06-03 범프 형성 방법 및 반도체 실장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048845A KR101083041B1 (ko) 2009-06-03 2009-06-03 범프 형성 방법 및 반도체 실장 방법

Publications (2)

Publication Number Publication Date
KR20100130261A true KR20100130261A (ko) 2010-12-13
KR101083041B1 KR101083041B1 (ko) 2011-11-16

Family

ID=43506601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048845A KR101083041B1 (ko) 2009-06-03 2009-06-03 범프 형성 방법 및 반도체 실장 방법

Country Status (1)

Country Link
KR (1) KR101083041B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150129968A (ko) * 2014-05-12 2015-11-23 한국생산기술연구원 금속분말 코팅을 활용한 범프 형성 방법 및 그에 의하여 형성되는 범프
WO2018009014A1 (ko) * 2016-07-07 2018-01-11 부산대학교 산학협력단 젖음성 측정장치 및 이의 제작방법
KR102407050B1 (ko) * 2020-12-10 2022-06-10 루센트엘앤디 주식회사 마이크로 led용 접속 소재의 대량 전사 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073126B2 (ja) 1999-10-13 2008-04-09 株式会社荏原製作所 導電接着剤
JP2002224884A (ja) 2001-01-29 2002-08-13 Tdk Corp 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP4702271B2 (ja) 2006-11-30 2011-06-15 パナソニック株式会社 導電性バンプの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150129968A (ko) * 2014-05-12 2015-11-23 한국생산기술연구원 금속분말 코팅을 활용한 범프 형성 방법 및 그에 의하여 형성되는 범프
WO2018009014A1 (ko) * 2016-07-07 2018-01-11 부산대학교 산학협력단 젖음성 측정장치 및 이의 제작방법
KR102407050B1 (ko) * 2020-12-10 2022-06-10 루센트엘앤디 주식회사 마이크로 led용 접속 소재의 대량 전사 방법

Also Published As

Publication number Publication date
KR101083041B1 (ko) 2011-11-16

Similar Documents

Publication Publication Date Title
JP6289831B2 (ja) 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
WO2011093162A1 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2002501821A (ja) 粒子の非ランダム単層にコーティングを形成する方法、及びそれによって形成された製品
TW201803958A (zh) 異向性導電膜、其製造方法及連接結構體
KR101083041B1 (ko) 범프 형성 방법 및 반도체 실장 방법
JP2006032335A (ja) 異方導電性接着フィルム
KR100777255B1 (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
KR101096677B1 (ko) 이방성 도전 접속제, 이를 이용한 나노 도전성 패턴의 형성방법 및 전자부품의 실장방법
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
KR101083042B1 (ko) 비어 홀의 충진방법 및 반도체 패키지 방법
JP4175347B2 (ja) 異方導電性接着フィルムの製造方法
US7843075B2 (en) Apparatus and methods of forming an interconnect between a workpiece and substrate
KR102291784B1 (ko) 열가소성 수지를 포함하는 군집형 이방성 도전 접착 필름, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법
KR101157599B1 (ko) 이방성 도전 필름용 도전 입자 및 이를 포함하는 이방성 도전 필름
CN116529838A (zh) 电路连接用黏合剂薄膜、以及连接结构体及其制造方法
KR102354906B1 (ko) 열가소성 수지인 폴리우레탄 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더범프의 형성 방법 및 접합구조체의 제조방법
Suppiah et al. A review: Application of adhesive bonding on semiconductor interconnection joints
KR101182714B1 (ko) 이방성 도전 접속제를 이용한 반도체 실장방법
JP2011181467A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2013251562A (ja) ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品
KR102334671B1 (ko) 열가소성 수지인 폴리실록산 수지를 포함하는 이방성 도전 접착제, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법
JP2011146476A (ja) ダイシングシート機能付き導電接続材料、端子間の接続方法及び電気、電子部品
JP2010007076A (ja) 異方導電性接着フィルム
KR20110016623A (ko) 이방성 도전 접속제 및 이를 이용한 단자 간의 접속방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee