KR20100129628A - 액정표시장치 - Google Patents
액정표시장치 Download PDFInfo
- Publication number
- KR20100129628A KR20100129628A KR1020090048288A KR20090048288A KR20100129628A KR 20100129628 A KR20100129628 A KR 20100129628A KR 1020090048288 A KR1020090048288 A KR 1020090048288A KR 20090048288 A KR20090048288 A KR 20090048288A KR 20100129628 A KR20100129628 A KR 20100129628A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- power
- power supply
- liquid crystal
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로서, 데이터 구동부의 디지털-아날로그 변환부에 입력되는 제 2 전원을 디지털-아날로그 변환부의 내부에서 제 1 전원을 이용하여 간단히 생성함으로써, 전원부가 형성되는 메인 인쇄회로기판에는 제 2 전원을 생성하기 위한 회로를 형성하지 않아도 되고 데이터 구동부가 형성되는 데이터 인쇄회로기판에는 제 2 전원을 전송하기 위한 배선을 형성하지 않아도 되어 데이터 인쇄회로기판의 배선이 최소화된 액정표시장치에 관한 것이다. 이러한 본 발명에 따른 액정표시장치는, 게이트 라인과 데이터 라인이 교차하여 화소가 정의된 액정패널; 입력된 화소 신호를 아날로그 전압으로 변환하여 데이터 라인에 공급하며, 디지털-아날로그 변환부를 포함하는 데이터 구동부; 제 1 전원을 생성하는 전원부; 및 다수의 정극성 감마기준전압과 부극성 감마기준전압을 생성하는 감마기준전압부; 를 포함하여 구성되며, 상기 디지털-아날로그 변환부는, 상기 다수의 정극성 감마기준전압 중에서 화소 신호에 대응되는 하나를 선택하여 출력하는 제 1 선택부; 상기 다수의 부극성 감마기준전압 중에서 화소 신호에 대응되는 하나를 선택하여 출력하는 제 2 선택부; 상기 제 1 전원을 입력받아 제 1 전원의 전압레벨의 1/2의 전압레벨을 가지는 제 2 전원을 생성하는 제 2 전원 생성부; 상기 제 1 선택부의 출력이 입력단자에 인가되고 제 1 전원과 제 2 전원이 전원단자에 인가되어 제 1 선택부의 출력을 완충하여 출력하는 제 1 증폭기; 상기 제 2 선택부의 출력이 입력단자에 인가되고 제 2 전원과 기저전압이 전원단자에 인가되어 제 2 선택부의 출력을 완충하여 출력하는 제 2 증폭기; 및 상기 제 1 증폭기의 출력과 제 2 증폭기의 출력 중에 하나를 선택하여 출력하는 먹스; 를 포함하여 구성된다.
액정표시장치, 데이터 구동부, 디지털-아날로그 변환부
Description
본 발명은 액정표시장치에 관한 것으로서, 데이터 구동부의 디지털-아날로그 변환부에 입력되는 제 2 전원을 디지털-아날로그 변환부의 내부에서 제 1 전원을 이용하여 간단히 생성함으로써, 전원부가 형성되는 메인 인쇄회로기판에는 제 2 전원을 생성하기 위한 회로를 형성하지 않아도 되고 데이터 구동부가 형성되는 데이터 인쇄회로기판에는 제 2 전원을 전송하기 위한 배선을 형성하지 않아도 되어 데이터 인쇄회로기판의 배선이 최소화된 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 널리 이용되고 있다.
통상적으로 액정표시장치는 매트릭스형태로 배열된 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
이러한 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지 스터 어레이 기판이 서로 대향하고 상기 두 기판 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 구동부를 포함하여 구성된다.
이하, 첨부한 도면을 참조하여 종래의 일반적인 액정표시장치에 대하여 설명하면 다음과 같다.
도 1에 도시한 바와 같이 종래의 일반적인 액정표시장치는, 게이트 라인(GL1~GLn)과 데이터 라인(DL1~DLm)이 교차하여 다수의 화소가 정의된 박막 트랜지스터 어레이 기판(1)을 포함하는 액정패널과, 상기 액정패널을 구동하기 위한 수단인 구동부가 구비된다.
상기 구동부는 타이밍 제어부(미도시), 게이트 구동부(2), 데이터 구동부(3), 전원부(미도시) 및 감마기준전압부(미도시)를 포함한다.
상기 타이밍 제어부는 외부로부터 입력된 신호들을 이용하여 상기 각 화소를 구동하기 위한 게이트 제어신호와 데이터 제어신호를 발생하고, 외부로부터의 화소 신호를 재정렬하여 출력한다.
상기 게이트 구동부(2)는 타이밍 제어부로부터 공급된 게이트 제어신호를 이용하여 게이트 라인(GL1~GLn)을 구동하며, 상기 데이터 구동부(3)는 타이밍 제어부로부터 공급된 데이터 제어신호를 이용하여 화소 신호를 아날로그 화소 전압으로 변환한 후에 데이터 라인(DL1~DLm)에 공급한다.
상기 전원부는 타이밍 제어부, 게이트 구동부(2) 및 데이터 구동부(3)에서 필요한 다수의 전원을 생성하되 특히 데이터 구동부(3)에서 필요로 하는 제 1 전 원(VDD1)을 생성하기 위한 회로와 제 2 전원(VDD2)을 생성하기 위한 회로를 포함하고 있으며, 상기 감마기준전압부는 다수의 정극성(+) 감마기준전압(VGAMMA1~VGAMMA9)과 부극성(-) 감마기준전압(VGAMMA10~VGAMMA18)을 생성하여 상기 데이터 구동부(3)에 공급한다.
이와 같은 구성을 가지는 종래의 일반적인 액정표시장치에 있어서 상기 데이터 구동부(3)의 구성에 대하여 도 2와 도 3을 참조하여 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 상기 데이터 구동부(3)는, 타이밍 제어부로부터의 게이트 제어신호에 응답하여 샘플링 신호를 순차적으로 출력하는 시프트 레지스터부(13)와, 상기 샘플링 신호에 응답하여 타이밍 제어부로부터의 화소 신호를 순차적으로 래치하여 동시에 출력하는 래치부(23)와, 상기 래치부(23)로부터의 디지털 화소 신호를 아날로그 화소 전압으로 변환하는 디지털-아날로그 변환부(33)와, 상기 디지털-아날로그 변환부(33)로부터의 화소 전압을 완충하여 데이터 라인(DL1~DLn)으로 출력하는 출력버퍼부(43)로 구성된다.
도 3에 도시한 바와 같이, 상기 디지털-아날로그 변환부(33)는, 상기 감마기준전압부로부터의 다수의 정극성 감마기준전압(VGAMMA1~VGAMMA9) 중에서 타이밍 제어부로부터의 화소 신호에 대응되는 하나를 선택하여 출력하는 제 1 선택부(33a)와, 상기 감마기준전압부로부터의 다수의 부극성 감마기준전압(VGAMMA10~VGAMMA18) 중에서 타이밍 제어부로부터의 화소 신호에 대응되는 하나를 선택하여 출력하는 제 2 선택 부(33b)와, 상기 제 1 선택부(33a)의 출력이 입력단자에 인가되고 상기 전원부로부터의 제 1 전원(VDD1)이 정전원 단자에 인가되고 상기 전원부로부터의 제 2 전원(VDD2)이 부전원 단자에 인가되는 제 1 증폭기(33c)와, 상기 제 2 선택부(33b)의 출력이 입력단자에 인가되고 상기 전원부로부터의 제 2 전원(VDD2)이 정전원 단자에 인가되고 기저전압(VSS)이 부전원 단자에 인가되는 제 2 증폭기(33d)와, 상기 타이밍 제어부로부터의 극성제어 신호(POL)의 제어하에 제 1 증폭기(33c)의 출력과 제 2 증폭기(33d)의 출력 중에 하나를 출력하는 먹스(33e, multiplexer; MUX); 로 구성된다.
상기와 같은 구성을 가지는 종래의 일반적인 액정표시장치에 있어서, 상기 데이터 구동부(3)는 다수의 데이터 드라이브 집적회로(integrated circuit; IC)를 포함하여 이루어지며, 이러한 다수의 데이터 드라이브 집적회로는 데이터 테이프 캐리어 패키지(tape carrier padkage; TCP)를 통해 액정패널 및 데이터 인쇄회로기판과 연결된다. 이와 같이 테이프 캐리어 패키지를 통해 데이터 드라이버 집적회로와 연결된 데이터 인쇄회로기판은 액정패널의 일측면에 세워진 형태로 배치되게 되며, 액정패널의 배면에 배치된 메인 인쇄회로기판과 연결되게 된다.
최근, 액정표시장치의 슬림화 추세에 따라 액정패널이 더욱 얇아지고 있으며, 이에 따라 액정패널의 측면에 세워진 형태로 배치되는 데이터 인쇄회로기판의 사이즈를 최소화하기 위하여 데이터 인쇄회로기판에 형성된 배선을 최소화 해야할 필요성이 더욱 증가하고 있다.
하지만, 상술한 바와 같은 종래기술에 따른 일반적인 액정표시장치는, 메인 인쇄회로기판에 형성된 전원부가 제 1 전원(VDD1) 생성을 위한 회로와 제 2 전원(VDD2) 생성을 위한 회로를 모두 포함하고 있으므로, 상기 데이터 인쇄회로기판에는 전원부에서 생성된 제 1 전원(VDD1)과 제 2 전원(VDD2)을 다수의 데이터 드라이브 집적회로에 공급하기 위한 배선이 형성되어야만 하므로, 데이터 인쇄회로기판의 사이즈 최소화 실현에 방해가 되고 있는 실정에 있다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 데이터 구동부의 디지털-아날로그 변환부에 입력되는 제 2 전원을 디지털-아날로그 변환부의 내부에서 제 1 전원을 이용하여 간단히 생성함으로써, 전원부가 형성되는 메인 인쇄회로기판에 제 2 전원을 생성하기 위한 회로를 형성하지 않아도 되고 데이터 구동부가 형성되는 데이터 인쇄회로기판에 제 2 전원 공급 배선을 형성하지 않다고 되어 데이터 인쇄회로기판의 배선이 최소화된 액정표시장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 게이트 라인과 데이터 라인이 교차하여 화소가 정의된 액정패널; 입력된 화소 신호를 아날로그 전압으로 변환하여 데이터 라인에 공급하며, 디지털-아날로그 변환부를 포함하는 데이터 구동부; 제 1 전원을 생성하는 전원부; 및 다수의 정극성 감마기준전압과 부극성 감마기준전압을 생성하는 감마기준전압부; 를 포함하여 구성된다.
그리고, 상기 데이터 구동부의 디지털-아날로그 변환부는, 상기 다수의 정극성 감마기준전압 중에서 화소 신호에 대응되는 하나를 선택하여 출력하는 제 1 선택부; 상기 다수의 부극성 감마기준전압 중에서 화소 신호에 대응되는 하나를 선택하여 출력하는 제 2 선택부; 상기 제 1 전원을 입력받아 제 1 전원의 전압레벨의 1/2의 전압레벨을 가지는 제 2 전원을 생성하는 제 2 전원 생성부; 상기 제 1 선택 부의 출력이 입력단자에 인가되고 제 1 전원과 제 2 전원이 전원단자에 인가되어 제 1 선택부의 출력을 완충하여 출력하는 제 1 증폭기; 상기 제 2 선택부의 출력이 입력단자에 인가되고 제 2 전원과 기저전압이 전원단자에 인가되어 제 2 선택부의 출력을 완충하여 출력하는 제 2 증폭기; 및 상기 제 1 증폭기의 출력과 제 2 증폭기의 출력 중에 하나를 선택하여 출력하는 먹스; 를 포함하여 구성된다.
상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 2 전원을 생성하기 위한 제 2 전원 생성부를 메인 인쇄회로기판의 전원부가 아닌 데이터 구동부의 디지털-아날로그 변환부에 형성함으로써, 데이터 인쇄회로기판에 제 2 전원의 전송을 위한 배선을 데이터 인쇄회로기판에 형성하지 않아도 되어 데이터 인쇄회로기판의 배선을 최소화할 수 있는 장점이 있다.
이에 따라, 상기 데이터 인쇄회로기판이 액정패널의 일측면에 세워진 형태로 배치된 경우에 액정표시장치의 슬림화에 도움이 되게 되는 효과가 있다.
그리고, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 상기와 같이 제 2 전원의 전송을 위한 배선을 데이터 인쇄회로기판에 형성하지 않아도 되므로 데이터 구동부의 데이터 드라이버 집적회로에 제 2 전원을 입력하기 위한 입력 핀(pin)을 형성할 필요가 없어 데이터 드라이브 집적회로의 사이즈 또한 최소화되게 되는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시 장치에 대하여 상세히 설명한다.
도 3과 도 4에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치는, 상기와 같은 목적을 달성하기 위한 본 발명은, 다수의 게이트 라인(GL1~GLn)과 다수의 데이터 라인(DL1~DLm)이 교차하여 다수의 화소가 정의된 액정패널; 상기 각 화소를 구동하기 위한 다수의 게이트 제어신호와 다수의 데이터 제어신호를 생성하고 외부로부터의 화소 신호를 재정렬하여 출력하는 타이밍 제어부(102); 상기 게이트 제어신호의 제어 하에 상기 게이트 라인(GL1~GLn)을 하나씩 순차적으로 구동하는 게이트 구동부(103); 상기 데이터 제어신호의 제어 하에 타이밍 제어부(102)로부터의 화소 신호를 아날로그 화소 전압으로 변환하여 데이터 라인(DL1~DLm)에 공급하며, 디지털-아날로그 변환부(134)를 포함하는 데이터 구동부(104); 적어도 상기 데이터 구동부(104)에 공급되는 제 1 전원(VDD1)을 생성하는 전원부(105); 및 다수의 정극성(+) 감마기준전압(VGAMMA1~VGAMMA9)과 부극성(-) 감마기준전압(VGAMMA10~VGAMMA18)을 생성하여 상기 데이터 구동부(104)의 디지털-아날로그 변환부(134)에 공급하는 감마기준전압부(106); 를 포함하여 구성된다.
그리고, 상기 디지털-아날로그 변환부(134)는, 상기 다수의 정극성 감마기준전압(VGAMMA1~VGAMMA9) 중에서 타이밍 제어부(102)로부터 입력된 화소 신호에 대응되는 하나를 선택하여 정극성 화소 전압으로서 출력하는 제 1 선택부(134a); 상기 다수의 부극성 감마기준전압(VGAMMA10~VGAMMA18) 중에 타이밍 제어부(102)로부터 입력된 화소 신호에 대응되는 하나를 선택하여 부극성 화소 전압으로서 출력하는 제 2 선택부(134b); 상기 제 1 전원(VDD1)을 입력받아 제 1 전원(VDD1)의 전압레벨의 1/2의 전압레벨을 가지는 제 2 전원(VDD2)을 생성하는 제 2 전원 생성부(134c); 상기 제 1 선택부(134a)로부터의 정극성 화소 전압이 입력단자에 인가되고 상기 제 1 전원(VDD1)이 정전원 단자에 인가되고 제 2 전원(VDD2)이 부전원 단자에 인가되며, 상기 정극성 화소 전압을 완충하여 출력하는 제 1 증폭기(134d); 상기 제 2 선택부(134b)로부터의 부극성 화소 전압이 입력단자에 인가되고 상기 제 2 전원(VDD2)이 정전원 단자에 인가되고 기저전압(VSS)이 부전원 단자에 인가되며, 상기 부극성 화소 전압을 완충하여 출력하는 제 2 증폭기(134e); 및 상기 타이밍 제어부(102)의 데이터 제어 신호의 제어 하에 제 1 증폭기(134d)의 출력과 제 2 증폭기(134e)의 출력 중에 하나를 선택하여 출력하는 먹스(134f, multiplexer; MUX); 를 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치에 구비된 각 구성 요소에 대하여 상세히 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 액정패널의 제 1 기판(101)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
상기 제 1 기판(101)에는 다수의 게이트 라인(GL1~GLn)과 다수의 데이터 라인(DL1~DLm)이 서로 교차하여 정의된 다수의 화소가 마련된다.
그리고, 상기 각 화소의 게이트 라인(GL1~GLn)과 데이터 라인(DL1~DLm)이 교차하는 영역에는 박막 트랜지스터가 형성되고 상기 박막 트랜지스터와 연결된 화소전극이 형성된다.
도면에는 도시하지 않았지만, 상기 제 2 기판(미도시)에는 공통전압이 공급되는 공통전극이 형성되는데, 상기 공통전극에 공급되는 공통전압은 화소전극에 공급되는 화소 신호와 함께 수직 전계를 형성하여 액정을 구동한다. 이때, 상기 공통전극이 제 2 기판 상에 형성된 것을 예로 한 것은 설명의 편의를 위한 것이며, 상기 공통전극은 제 1 기판(101) 상에 형성됨으로써 공통전극에 인가된 공통전압이 화소전극에 인가된 화소 신호와 함께 수평 전계를 형성함으로써 액정을 구동할 수도 있을 것이다.
도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 액정표시장치는 제 1 기판(101)에 정의된 다수의 화소를 구동하기 위하여 타이밍 제어부(102), 게이트 구동부(103), 데이터 구동부(104), 전원부(105) 및 감마기준전압부(106)와 같은 다양한 구동 수단이 구비된다.
상기 타이밍 제어부(102)는 외부로부터 입력된 신호들을 이용하여 게이트 구동부(103)를 제어하기 위한 게이트 제어신호를 생성하고, 데이터 구동부(104)를 제어하기 위한 데이터 제어신호를 생성하며, 외부로부터의 화소 신호를 재정렬한 후에 데이터 구동부(104)에 공급한다.
상기 게이트 제어신호로는 게이트 스타트 펄스(Gate Start Pulse ; GSP), 게이트 시프트 클럭(Gate Shift Clock ; GSC), 게이트 출력 인에이블 신호(Gate Output Enable ; GOE) 등이 있으며, 데이터 제어신호는 소스 스타트 펄스(Source Start Pulse ; SSP), 소스 시프트 클럭(Source Shift Clock ; SSC), 소스 출력 인에이블 신호(Source Output Enable ; SOE), 극성제어 신호(Polarity ; POL) 등이 있다.
상기 게이트 구동부(103)는 타이밍 제어부(102)로부터 공급받은 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 게이트 라인(GL1~GLn)에 순차적으로 게이트 온(on) 신호를 공급하여 해당 게이트 라인(GL1~DLn)에 연결된 박막 트랜지스터가 턴온(turn on)되도록 하고, 게이트 라인(GL1~GLn)에 게이트 온 신호를 공급하지 않는 기간에는 게이트 오프(off) 신호를 공급한다.
상기 데이터 구동부(104)는 타이밍 제어부(102)로부터 공급받은 소스 스타트 펄스(SSP)를 소스 시프트 클럭(SSC)에 따라 시프트시켜 샘플링 신호를 발생하며, 상기 샘플링 신호에 응답하여 상기 화소 신호를 일정 단위씩 순차적으로 입력하여 래치한 후에, 래치된 하나의 수평화소열 분의 디지털 화소 신호를 아날로그 정극성 화소 전압 또는 부극성 화소 전압으로 변환하여 데이터 라인에 공급한다. 따라서, 게이트 온 신호에 의해 턴온된 박막 트랜지스터와 연결된 화소전극에는 화소 전압이 공급되게 된다. 상기 데이터 구동부(104)는 시프트레지스터부(114), 래치부(124), 디지털-아날로그 변환부(134) 및 출력버퍼부(144)를 포함하여 구성되는데, 이와 같은 데이터 구동부(104)에 대한 상세한 설명은 후에 도 5와 도 6을 참조 하여 하도록 한다.
상기 전원부(105)는 적어도 제 1 전원(VDD1)을 생성하여 데이터 구동부(104)에 공급하며, 바람직하게는 타이밍 제어부(102), 게이트 구동부(103), 데이터 구동부(104) 및 감마기준전압부(106)에서 필요로하는 다수의 전원을 생성한다.
그리고, 상기 감마기준전압부(106)는 다수의 정극성 감마기준전압(VGAMMA1~VGAMMA9)과 부극성 감마기준전압(VGAMMA10~VGAMMA18)을 생성하여 데이터 구동부(104)의 디지털-아날로그 변환부(134)에 공급한다.
이하, 상기 데이터 구동부(134)에 대하여 도 5 내지 도 7을 참조하여 상세히 설명하면 다음과 같다.
상기 데이터 구동부(134)는 다수의 데이터 라인(DL1~DLm)을 다수 개의 그룹으로 분할하여 구동하기 위한 다수 개의 데이터 드라이브 집적회로(integrated circuit; IC)를 포함하여 구성된다.
이와 같이 다수의 데이터 드라이브 집적회로를 포함하는 데이터 구동부(104)는 도 5에 도시한 바와 같이, 타이밍 제어부로(102)부터 공급받은 소스 스타트 펄스(SSP)를 소스 시프트 클럭(SSC)에 따라 시프트시켜 샘플링 신호를 발생하는 시프트 레지스터부(133)와, 상기 시프트 레지스터(113)로부터 입력된 샘플링 신호에 응답하여 상기 화소 신호를 일정 단위씩 순차적으로 입력하여 래치하는 래치부(143)와, 상기 래치부(143)로부터 화소 신호를 입력받아 감마기준전압(106)부로부터의 다수의 감마기준전압(VGAMMA1~VGAMMA18) 중에서 해당 화소 신호에 대응되는 어느 하나를 선택함으로써 디지털 화소 신호를 아날로그 화소 전압으로 변환하여 출력하는 디지털-아날로그 변환부(134)와, 상기 디지털-아날로그 변환부(134)로부터의 화소 전압을 완충하여 데이터 라인(DL1~DLm)에 공급하는 출력버퍼부(144)를 포함하여 구성된다.
상기 디지털-아날로그 변환부(134)는, 도 6에 도시한 바와 같이 제 1 선택부(134a), 제 2 선택부(134b), 제 2 전원 생성부(134c), 제 1 증폭기(134d), 제 2 증폭기(134e), 및 먹스(134f)를 포함하여 구성된다.
도 6에는 상기 디지털-아날로그 변환부(134)에 있어서 하나의 데이터 라인(DL1~DLm)에 대응되는 부분만을 도시하였는데, 이는 설명의 편의를 위한 것으로서, 본 발명의 바람직한 실시예에 따른 액정표시장치의 데이터 구동부(104)에 구비된 디지털-아날로그 변환부(134)는 도 6에 도시한 바와 같은 회로부가 m개의 데이터 라인(DL1~DLm) 각각에 대응되도록 m개가 구비된다.
상기 제 1 선택부(134a)는 감마기준전압부(106)로부터의 다수의 정극성 감마기준전압(VGAMMA1~VGAMMA9) 중에서 래치부(124)로부터의 화소 신호에 대응되는 하나를 선택함으로써, 디지털 화소 신호를 아날로그 정극성 화소 전압으로 변환하여 출력한다.
상기 제 2 선택부(134b)는 감마기준전압부(106)로부터의 다수의 부극성 감마기준전압(VGAMMA10~VGAMMA18) 중에서 래치부(124)로부터의 화소 신호에 대응되는 하나를 선택함으로써, 디지털 화소 신호를 아날로그 부극성 화소 전압으로 변환하여 출력 한다.
여기서, 도 6에는 감마기준전압부(106)가 제 1 선택부(134a)에 공급하는 다수의 정극성 감마기준전압(VGAMMA1~VGAMMA9)이 9개이고 제 2 선택부(134b)에 공급하는 다수의 부극성 감마기준전압(VGAMMA9~VGAMMA18)이 9개인 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 상기 감마기준전압부(106)에서 출력되는 감마기준전압의 수는 본 발명의 요지를 벗어나지 않는 범위 내에서 충분히 변경가능할 것이다.
상기 제 2 전원 생성부(134c)는 상기 제 1 전원(VDD1)을 입력받아 제 1 전원(VDD1)의 전압레벨의 1/2에 해당하는 전압레벨을 가지는 제 2 전원(VDD2)을 생성한다. 일 예로서, 상기 제 1 전원(VDD1)은 15[V]이 가능하고 제 2 전원(VDD2)은 7.5[V]가 가능할 것이다.
상기 제 2 전원 생성부(134c)는 제 1 전원(VDD1)을 이용하여 제 2 전원(VDD2)을 생성하기 위하여 다양한 회로 구성이 가능하지만, 일 예로서 도 7과 같이 제 1 저항(R1)의 저항값과 제 2 저항(R2)의 저항값에 의한 전압 분배에 의해 제 2 전원(VDD2)의 전압레벨을 설정하는 회로 구성이 가능하다.
즉, 도 7에 도시한 바와 같이 상기 제 2 전원 생성부(134c)의 일 예는, 전원부(105)로부터 제 1 전원(VDD1)이 입력되는 제 1 전원(VDD1) 입력단자와 제 1 노 드(n1) 사이에 연결된 제 1 저항(R1)과, 상기 제 1 노드(n1)와 기저전압(VSS) 사이에 연결된 제 2 저항(R2)과, 상기 제 1 노드(n1)에 연결되어 제 2 전원(VDD2)이 출력되는 제 2 전원(VDD2) 출력 단자를 포함하여 구성된다.
상기 제 1 증폭기(134d)는 상기 제 1 선택부(134a)로부터 입력된 정극성 화소 전압이 입력 단자에 인가되고 상기 전원부(105)로부터 입력된 제 1 전원(VDD1)이 정전원 단자에 인가되고 제 2 전원 생성부(134b)로부터 입력된 제 2 전원(VDD2)이 부전원 단자에 인가되도록 구성되며, 이로써 상기 정극성 화소 전압을 완충하여 먹스(134f)로 출력하게 된다.
상기 제 2 증폭기(134e)는 상기 제 2 선택부(134b)로부터 입력된 부극성 화소 전압이 입력 단자에 인가되고 상기 제 2 전원 생성부(134c)로부터 입력된 제 2 전원(VDD2)이 정전원 단자에 인가되고 기저전압(VSS)이 부전원 단자에 인가되도록 구성되며, 이로써 상기 부극성 화소 전압을 완충하여 먹스(134f)로 출력하게 된다.
상기 먹스(134f)는 타이밍 제어부(102)로부터 입력된 극성제어 신호(POL)에 응답하여 제 1 증폭기(134d)의 출력과 제 2 증폭기(134e)의 출력 중에 하나를 선택하여 출력버퍼부(144)로 출력한다.
상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치에 있어서, 상기 데이터 구동부(104)는 다수의 데이터 드라이버 집적회로를 포함하여 구성되고, 상기 다수의 데이터 드라이버 집적회로는 데이터 테이프 캐리어 패키 지(미도시)를 통해 액정패널 및 데이터 인쇄회로기판(미도시)과 연결되고, 상기 데이터 인쇄회로기판은 연성인쇄회로기판(미도시)을 통해 메인 인쇄회로기판(미도시)과 연결된다. 여기서, 상기 데이터 인쇄회로기판에는 타이밍 제어부(102)로부터의 화소 신호 및 데이터 제어신호가 전송되는 배선들과 전원부(105)로부터의 제 1 전원(VDD1)이 전송되는 배선이 형성되며, 상기 메인 인쇄회로기판에는 적어도 상기 전원부(105)와 타이밍 제어부(102)가 형성된다.
본 발명의 바람직한 실시예에 따른 액정표시장치를 제조/조립할 시에 각 구성요소를 다양한 위치에 배치하는 것이 가능하지만, 데이터 인쇄회로기판은 액정패널의 일측면에 세워진 형태로 배치되는 경우가 많으며, 메인 인쇄회로기판은 액정패널의 배면에 액정패널의 배면과 나란하게 배치된다. 물론, 상기 데이터 인쇄회로기판과 메인 인쇄회로기판의 배치는 상기에 언급한 예를 비롯하여 다양한 예가 가능할 것이다.
본 발명의 바람직한 실시예에 따른 액정표시장치는 제 2 전원(VDD2)을 생성하기 위한 제 2 전원 생성부(134c)를 메인 인쇄회로기판의 전원부(105)가 아닌 데이터 구동부(104)의 디지털-아날로그 변환부(134)에 형성하므로 데이터 인쇄회로기판에 제 2 전원(VDD2)의 전송을 위한 배선을 형성하지 않아도 되어 데이터 인쇄회로기판의 배선을 최소화할 수 있으며, 데이터 인쇄회로기판이 액정패널의 일측면에 세워진 형태로 배치되는 경우에 액정표시장치의 슬림화에 도움이 되게 된다.
그리고, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 상기와 같이 제 2 전원(VDD2)의 전송을 위한 배선을 데이터 인쇄회로기판에 형성하지 않아도 되므로 데이터 구동부(103)의 데이터 드라이버 집적회로에 제 2 전원(VDD2)을 입력하기 위한 입력 핀(pin)을 형성할 필요가 없어 데이터 드라이브 집적회로의 사이즈 또한 최소화되게 되는 효과가 있다.
도 1은 종래의 일반적인 액정표시장치를 도시한 블록도.
도 2는 도 1의 데이터 구동부를 도시한 블록도.
도 3은 도 2의 디지털-아날로그 변환부를 도시한 블록도.
도 4는 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 블록도.
도 5는 도 4의 데이터 구동부를 도시한 블록도.
도 6은 도 5의 디지털-아날로그 변환부를 도시한 블록도.
도 7은 도 6의 제 2 전압 생성부의 일 예를 도시한 회로도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 제 1 기판 102 : 타이밍 제어부
103 : 게이트 구동부 104 : 데이터 구동부
105 : 전원부 106 : 감마기준전압부
114 : 시프트 레지스터부 124 : 래치부
134 : 디지털-아날로그 변환부 144 : 출력 버퍼부
134a : 제 1 선택부 134b : 제 2 선택부
134c : 제 2 전원 생성부 134d : 제 1 증폭기
134e : 제 2 증폭기 134f : 먹스
R1 : 제 1 저항 R2 : 제 2 저항
Claims (7)
- 게이트 라인과 데이터 라인이 교차하여 화소가 정의된 액정패널; 입력된 화소 신호를 아날로그 전압으로 변환하여 데이터 라인에 공급하며, 디지털-아날로그 변환부를 포함하는 데이터 구동부; 제 1 전원을 생성하는 전원부; 및 다수의 정극성 감마기준전압과 부극성 감마기준전압을 생성하는 감마기준전압부; 를 포함하여 구성되며, 상기 디지털-아날로그 변환부는,상기 다수의 정극성 감마기준전압 중에서 화소 신호에 대응되는 하나를 선택하여 출력하는 제 1 선택부;상기 다수의 부극성 감마기준전압 중에서 화소 신호에 대응되는 하나를 선택하여 출력하는 제 2 선택부;상기 제 1 전원을 입력받아 제 1 전원의 전압레벨의 1/2의 전압레벨을 가지는 제 2 전원을 생성하는 제 2 전원 생성부;상기 제 1 선택부의 출력이 입력단자에 인가되고 제 1 전원과 제 2 전원이 전원단자에 인가되어 제 1 선택부의 출력을 완충하여 출력하는 제 1 증폭기;상기 제 2 선택부의 출력이 입력단자에 인가되고 제 2 전원과 기저전압이 전원단자에 인가되어 제 2 선택부의 출력을 완충하여 출력하는 제 2 증폭기; 및상기 제 1 증폭기의 출력과 제 2 증폭기의 출력 중에 하나를 선택하여 출력하는 먹스; 를 포함하여 구성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 디지털-아날로그 변환부가 구비된 상기 데이터 구동부는,샘플링 신호를 순차적으로 출력하는 시프트 레지스터부;상기 샘플링 신호에 응답하여 화소 신호를 순차적으로 래치하여 디지털-아날로그 변환부로 동시에 출력하는 래치부; 및상기 디지털-아날로그 변환부의 출력을 완충하여 상기 데이터 라인에 공급하는 출력 버퍼부; 가 추가로 구비된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 각 화소를 구동하기 위한 다수의 제어신호를 생성하고 외부로부터의 화소 신호를 재정렬하여 출력하는 타이밍 제어부가 추가로 구비되며,상기 먹스는 타이밍 제어부로부터 출력된 극성제어 신호(POL)를 입력받아 제 1 증폭기의 출력과 제 2 증폭기의 출력 중에 하나를 선택하여 출력하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 2 전원 생성부는,상기 제 1 전원이 입력되는 제 1 전원 입력단자와 제 1 노드 사이에 연결된 제 1 저항;상기 제 1 노드와 기저전압 사이에 연결된 제 2 저항; 및상기 제 1 노드에 연결된 제 2 전원 출력 단자;를 포함하여 구성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 2 전원의 전압레벨은 제 1 저항의 저항값과 제 2 저항의 저항값에 의한 전압 분배에 의해 설정되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 1 증폭기의 전원단자는 정전원 단자와 부전원 단자를 포함하여 이루어지며, 상기 정전원 단자에는 제 1 전원이 인가되고 부전원 단자에는 제 2 전원이 인가되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 2 증폭기의 전원단자는 정전원 단자와 부전원 단자를 포함하여 이루어지며, 상기 정전원 단자에는 제 2 전원이 인가되고 부전원 단자에는 기저전압이 인가되는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090048288A KR101578693B1 (ko) | 2009-06-01 | 2009-06-01 | 액정표시장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090048288A KR101578693B1 (ko) | 2009-06-01 | 2009-06-01 | 액정표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100129628A true KR20100129628A (ko) | 2010-12-09 |
KR101578693B1 KR101578693B1 (ko) | 2015-12-22 |
Family
ID=43506208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090048288A KR101578693B1 (ko) | 2009-06-01 | 2009-06-01 | 액정표시장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101578693B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015003363A1 (zh) * | 2013-07-09 | 2015-01-15 | 深圳市华星光电技术有限公司 | 一种液晶面板的数据驱动电路、液晶面板和液晶显示装置 |
US9190009B2 (en) | 2013-07-09 | 2015-11-17 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Data driving circuit having simulation buffer amplifier of LCD panel, LCD panel and LCD device |
KR20170050169A (ko) * | 2015-10-29 | 2017-05-11 | 엘지디스플레이 주식회사 | 전압 생성부와 이를 포함한 표시장치 |
CN108986743A (zh) * | 2017-06-02 | 2018-12-11 | 上海和辉光电有限公司 | 显示装置、发光控制信号生成装置及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008116654A (ja) * | 2006-11-02 | 2008-05-22 | Nec Electronics Corp | データドライバ及び表示装置 |
KR20080060077A (ko) * | 2006-12-26 | 2008-07-01 | 삼성전자주식회사 | 액정 표시 장치 및 그 화질 개선 방법 |
KR20080064524A (ko) * | 2007-01-05 | 2008-07-09 | 삼성전자주식회사 | 공통 전압 생성 장치 및 액정 표시 장치 |
KR20080109522A (ko) * | 2007-06-13 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
-
2009
- 2009-06-01 KR KR1020090048288A patent/KR101578693B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008116654A (ja) * | 2006-11-02 | 2008-05-22 | Nec Electronics Corp | データドライバ及び表示装置 |
KR20080060077A (ko) * | 2006-12-26 | 2008-07-01 | 삼성전자주식회사 | 액정 표시 장치 및 그 화질 개선 방법 |
KR20080064524A (ko) * | 2007-01-05 | 2008-07-09 | 삼성전자주식회사 | 공통 전압 생성 장치 및 액정 표시 장치 |
KR20080109522A (ko) * | 2007-06-13 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015003363A1 (zh) * | 2013-07-09 | 2015-01-15 | 深圳市华星光电技术有限公司 | 一种液晶面板的数据驱动电路、液晶面板和液晶显示装置 |
US9190009B2 (en) | 2013-07-09 | 2015-11-17 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Data driving circuit having simulation buffer amplifier of LCD panel, LCD panel and LCD device |
KR20170050169A (ko) * | 2015-10-29 | 2017-05-11 | 엘지디스플레이 주식회사 | 전압 생성부와 이를 포함한 표시장치 |
CN108986743A (zh) * | 2017-06-02 | 2018-12-11 | 上海和辉光电有限公司 | 显示装置、发光控制信号生成装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101578693B1 (ko) | 2015-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111179798B (zh) | 显示装置及其驱动方法 | |
KR100613325B1 (ko) | 구동 장치 및 표시 모듈 | |
US8730223B2 (en) | Source driver and display device having the same | |
KR101126487B1 (ko) | 액정표시장치의 데이터 구동 장치 및 방법 | |
WO2012102229A1 (ja) | 表示装置およびその駆動方法 | |
KR20190076219A (ko) | 디스플레이 장치 | |
US7688301B2 (en) | Apparatus and method for driving liquid crystal display device | |
JP2004145340A (ja) | 液晶表示装置及びその駆動方法 | |
US20050285842A1 (en) | Liquid crystal display device and method of driving the same | |
KR20060054811A (ko) | 표시장치용 구동칩과, 이를 갖는 표시장치 | |
KR102626066B1 (ko) | 반전 신호를 이용한 표시장치와 그 구동 방법 | |
JP2007140511A (ja) | 駆動電圧をディスプレイパネルに提供するシステム、及び、方法 | |
KR101244773B1 (ko) | 표시장치 | |
KR20100129628A (ko) | 액정표시장치 | |
KR20060131317A (ko) | 액정 표시장치의 구동장치 | |
KR100774895B1 (ko) | 액정 표시 장치 | |
JP2009015009A (ja) | 液晶表示装置 | |
KR102135635B1 (ko) | 데이터 구동 집적 회로 및 이를 포함하는 액정 표시 장치 | |
KR20230061904A (ko) | 터치 구동 회로 및 그 구동 방법과 터치 디스플레이 장치의 구동 장치 | |
KR20090060042A (ko) | 액정표시장치 및 그 구동방법 | |
KR100606973B1 (ko) | 액정표시장치의 구동부 및 이의 구동방법 | |
KR20060084543A (ko) | 게이트드라이버 및 이를 구비한 액정표시장치 | |
KR20210136829A (ko) | 백라이트 드라이버, 이를 포함하는 백라이트 장치 및 백라이트 장치의 동작 방법 | |
KR100965593B1 (ko) | 액정표시장치의 구동장치 | |
KR20070115021A (ko) | 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20191113 Year of fee payment: 5 |