KR20100128892A - Manufacturing method of thin film transistor and thin film transistor manufacturing by the same - Google Patents
Manufacturing method of thin film transistor and thin film transistor manufacturing by the same Download PDFInfo
- Publication number
- KR20100128892A KR20100128892A KR1020090047557A KR20090047557A KR20100128892A KR 20100128892 A KR20100128892 A KR 20100128892A KR 1020090047557 A KR1020090047557 A KR 1020090047557A KR 20090047557 A KR20090047557 A KR 20090047557A KR 20100128892 A KR20100128892 A KR 20100128892A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- electrode
- source electrode
- gate insulating
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 16
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 239000002041 carbon nanotube Substances 0.000 claims description 6
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 5
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229920001940 conductive polymer Polymers 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 claims description 3
- 229920000058 polyacrylate Polymers 0.000 claims description 3
- 229920000515 polycarbonate Polymers 0.000 claims description 3
- 239000004417 polycarbonate Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000011112 polyethylene naphthalate Substances 0.000 claims description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 3
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 3
- 229920000123 polythiophene Polymers 0.000 claims description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 239000004695 Polyether sulfone Substances 0.000 claims description 2
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 claims description 2
- 239000000123 paper Substances 0.000 claims description 2
- 229920006393 polyether sulfone Polymers 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FMZQNTNMBORAJM-UHFFFAOYSA-N tri(propan-2-yl)-[2-[13-[2-tri(propan-2-yl)silylethynyl]pentacen-6-yl]ethynyl]silane Chemical compound C1=CC=C2C=C3C(C#C[Si](C(C)C)(C(C)C)C(C)C)=C(C=C4C(C=CC=C4)=C4)C4=C(C#C[Si](C(C)C)(C(C)C)C(C)C)C3=CC2=C1 FMZQNTNMBORAJM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터에 관한 것으로서, 보다 상세하게는, 일반적인 노광 장비를 사용하면서도 작은 채널폭을 갖는 박막 트랜지스터의 구현이 가능한 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터에 관한 것이다. The present invention relates to a method for manufacturing a thin film transistor and a manufactured thin film transistor, and more particularly, to a thin film transistor manufacturing method and a manufactured thin film transistor capable of realizing a thin film transistor having a small channel width while using general exposure equipment. .
최근 유연하고 구부릴 수 있고 깨지지 않는 플렉서블 디스플레이에 대한 관심이 고조되면서, 플렉서블 디스플레이에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다. 현재 액정 디스플레이에 주로 사용되는 비정질 실리콘(amorphous Si; a-Si:H) 박막 트랜지스터(TFT; thin-film transistor)를 비롯하여 유기 반도체를 이용한 박막 트랜지스터(organic thin-film transistor; OTFT), 그리고 최근에는 ZnO 등 산화물 반도체를 이용한 산화물 반도체 박막 트랜지스터(oxide thin-film transistor)가 많은 관심을 받고 있다.Recently, with increasing interest in flexible displays that are flexible, bendable and unbreakable, the development of switching devices suitable for flexible displays has become more important. Amorphous Si (a-Si: H) thin film transistors (TFTs), which are mainly used in liquid crystal displays, organic thin-film transistors (OTFTs) using organic semiconductors, and recently, Oxide thin-film transistors using oxide semiconductors such as ZnO have received a lot of attention.
하지만 현재 많은 연구가 되고 있는 a-Si:H TFT나 OTFT의 경우에 재료의 고유 특성 때문에 전하를 이송할 수 있는 능력인 전하이동도가 0.1 내지 1.0 cm2/Vs 수준으로 다소 낮다. 따라서 전류 구동 방식인 유기전계발광다이오드(OLED)의 화소 구성 소자로서 적용하기가 쉽지 않을 뿐만 아니라 전기적인 신뢰성 문제 때문에 적용이 어려운 점이 있다. 최근에는 전하이동도가 10 cm2/Vs 이상이고 전기적 신뢰성 특성이 a-Si:H TFT나 OTFT와 비교해 우수한 특성을 가진 산화물 반도체 TFT에 많은 관심이 집중되고 있다. However, in the case of a-Si: H TFT or OTFT, which is being studied a lot, charge mobility, which is an ability to transfer charges due to the inherent properties of the material, is rather low, at a level of 0.1 to 1.0 cm 2 / Vs. Therefore, it is not easy to apply as a pixel element of an organic light emitting diode (OLED), which is a current driving method, and is difficult to apply due to electrical reliability problems. Recently, much attention has been focused on oxide semiconductor TFTs whose charge mobility is 10 cm 2 / Vs or more and whose electrical reliability characteristics are superior to those of a-Si: H TFTs or OTFTs.
TFT에서 소스/드레인 전극을 통해 흐르는 전류인 드레인 전류(Drain current)는 가해진 전압, 전하이동도, 채널폭(channel length), 및 채널넓이(channel width) 등에 좌우된다. 동일한 채널 물질을 사용하고 (즉, 같은 전하이동도), 동일한 전압을 사용한다면 채널폭 또는 채널넓이에 의해서 드레인 전류가 달라지게 된다. 작은 채널폭, 큰 채널넓이를 가질수록 높은 전류가 흐르게 된다. 채널넓이의 경우 클수록 높은 전류가 흐르게 되지만 화소에서 TFT가 차지할 수 있는 영역은 한정되어 있기 때문에 반드시 채널넓이를 조절하는데는 한계가 있다. 따라서 같은 채널물질, 전압, 및 소자 크기에서 높은 전류를 얻기 위해서는 보다 작은 채널폭을 가진 TFT를 구현해야 한다.The drain current, the current flowing through the source / drain electrodes in the TFT, depends on the applied voltage, charge mobility, channel length, channel width, and the like. If the same channel material is used (i.e. the same charge mobility) and the same voltage is used, the drain current varies depending on the channel width or channel width. The smaller the channel width and the larger the channel width, the higher the current flows. The larger the channel width, the higher the current flows. However, since the TFT can occupy a limited area in the pixel, there is a limit in controlling the channel width. Therefore, in order to obtain high current at the same channel material, voltage, and device size, a TFT having a smaller channel width must be implemented.
TFT에서 채널폭은 소스 전극과 드레인 전극과의 거리로 결정되는데, 일반적 으로 소스/드레인 전극은 노광/에칭 공정을 통해서 형성된다. 노광 공정에 사용되는 장비로는 스테퍼(stepper)와 대면적 스캐닝 프로젝션 얼라이너(scanning projection aligner)가 사용된다. 스테퍼의 경우 해상도가 약 3 내지 4 ㎛ 수준이고 스캐닝 프로젝션 얼라이너의 경우 해상도는 4 내지 6 ㎛ 수준으로 스테퍼에 비해 약간 높다. In the TFT, the channel width is determined by the distance between the source electrode and the drain electrode. In general, the source / drain electrodes are formed through an exposure / etch process. Equipment used in the exposure process includes a stepper and a large area scanning projection aligner. The resolution is about 3-4 μm for steppers and the resolution is 4-6 μm for scanning projection aligners, which is slightly higher than steppers.
노광 공정을 통해서 4 ㎛ 수준의 포토레지스트를 패터닝하여도 전극 에칭 공정시 약 1 ㎛ 정도의 오버 에칭을 고려해야 하기 때문에 결과적으로 5 내지 6 ㎛ 정도의 채널폭을 가지게 된다. 종래의 스테퍼와 대면적 스캐닝 프로젝션 얼라이너를 이용한 소스/드레인 전극 형성 방법은 상기에서 설명한 바와 같이 3 내지 6 ㎛ 수준의 채널폭을 갖는 TFT를 구현할 수 있으나 1 ㎛ 이하의 채널폭을 구현하기는 매우 어려운 기술이다. 이는 노광기 자체의 해상도뿐만 아니라 포토마스크, 정렬도, 디자인 룰(design rule) 등을 고려한 결과이다. Even if the photoresist of 4 μm level is patterned through the exposure process, an over etching of about 1 μm should be considered in the electrode etching process, resulting in a channel width of about 5 to 6 μm. The source / drain electrode forming method using a conventional stepper and a large-area scanning projection aligner can implement a TFT having a channel width of 3-6 μm as described above, but it is very difficult to realize a channel width of 1 μm or less. Technology. This is a result of considering not only the resolution of the exposure machine itself but also a photomask, an alignment degree, a design rule, and the like.
따라서 현재 적용하고 있는 기술로선 1 ㎛ 이하의 작은 채널폭을 갖는 단채널 TFT를 구현하기는 어려워 높은 전류를 얻기 위하여 보다 작은 채널폭을 갖는 소자를 제조하기 위한 기술개발이 요청된다. Therefore, the current technology is difficult to implement a short channel TFT having a small channel width of less than 1 ㎛, so that the development of technology for manufacturing a device having a smaller channel width in order to obtain a high current.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 일반적인 노광 장비를 사용하면서도 작은 채널폭을 갖는 박막 트랜지스터의 구현이 가능한 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터를 제공하고자 한다. The present invention is to solve the above-described problems, an object of the present invention to provide a thin film transistor manufacturing method and a thin film transistor that can be implemented a thin film transistor having a small channel width while using a general exposure equipment.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터 제조방법은 기판 상에 게이트 전극, 게이트 절연막, 및 소스 전극을 순차적으로 형성하는 단계; 소스전극 상에 채널영역을 형성하기 위한 포토레지스트층을 형성하는 단계; 게이트 절연막 상에 드레인 전극을 형성하도록 소스전극을 에칭하되, 포토레지스트층의 하부에 있는 소스전극의 일부도 오버에칭하는 에칭단계; 포토레지스트층 상 및 에칭단계에서 노출된 게이트절연막 상에 드레인 전극을 형성하는 단계; 포토레지스트층 및 포토레지스트층 상에 형성된 드레인 전극을 제거하는 단계; 및 채널영역에 반도체층을 형성하는 단계;를 포함한다. According to one or more exemplary embodiments, a thin film transistor manufacturing method includes: sequentially forming a gate electrode, a gate insulating film, and a source electrode on a substrate; Forming a photoresist layer for forming a channel region on the source electrode; An etching step of etching the source electrode to form a drain electrode on the gate insulating layer, but overetching a part of the source electrode under the photoresist layer; Forming a drain electrode on the photoresist layer and on the gate insulating film exposed in the etching step; Removing the photoresist layer and the drain electrode formed on the photoresist layer; And forming a semiconductor layer in the channel region.
포토레지스트 층을 형성하는 단계는, 형성된 소스전극 중 채널영역에 대응하는 영역을 포함하도록 형성한다. The forming of the photoresist layer may include forming a region corresponding to the channel region among the formed source electrodes.
오버에칭된 영역의 길이는 채널영역의 폭인 것이 바람직한데, 채널영역의 폭 은 1㎛ 이하인 것이 바람직하다. The length of the overetched region is preferably the width of the channel region, and the width of the channel region is preferably 1 탆 or less.
본 발명의 다른 측면에 따르면, 기판 상에 형성된 게이트 전극; 게이트 전극 상에 형성된 게이트 절연막; 게이트 절연막 상에 형성되되, 소스전극 및 드레인 전극간에 형성된 채널영역의 폭은 1㎛ 이하인 소스 전극 및 드레인 전극; 채널 영역에 형성된 반도체층;을 포함하는 박막 트랜지스터가 제공된다. According to another aspect of the invention, the gate electrode formed on the substrate; A gate insulating film formed on the gate electrode; A source electrode and a drain electrode formed on the gate insulating film and having a width of a channel region formed between the source electrode and the drain electrode being 1 μm or less; A thin film transistor including a semiconductor layer formed in a channel region is provided.
기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나일 수 있다. Substrates include glass, quartz, polyethylenenaphthalate, polyethyleneterephthalate, polycarbonate, polyacrylate, polyimide, polyethersulfone, paper, and stainless steel It may be any one of steel (Stainless Steel).
게이트 전극, 소스 전극, 및 또는 드레인 전극은, 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속, 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물, 또는 전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나일 수 있다. The gate electrode, the source electrode, and / or the drain electrode may be at least one of gold, silver, chromium, tantalum, titanium, copper, aluminum, molybdenum, tungsten, nickel, palladium, and platinum, indium tin oxide (ITO, indium). tin oxide) and at least one metal oxide of indium zinc oxide (IZO), or any one of a conductive polymer and carbon nanotubes (CNT).
게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈 륨 산화물 중 적어도 어느 하나; 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및 이들의 혼합물 중 어느 하나일 수 있다. The gate insulating film may include at least one of silicon oxide, silicon nitride, aluminum oxide, and tantalum oxide; At least one selected from the group consisting of polyvinyl phenol, polyvinyl alcohol, and polyimide; And mixtures thereof.
반도체층은, 펜타센 (Pentacene) 계열, 폴리싸이오펜 (Polythiophene) 계열, 또는 테트라센 (Tetracene) 계열의 박막 트랜지스터 반도체, 비정질 실리콘, 다결정 실리콘, 또는 나노결정 실리콘 계열의 실리콘 반도체, 및 ZnO, ZTO, ZIO, IZO, 또는 IGZO의 산화물 반도체 중 어느 하나를 포함할 수 있다. The semiconductor layer may be a pentacene-based, polythiophene-based, or tetracene-based thin film transistor semiconductor, amorphous silicon, polycrystalline silicon, or nanocrystalline silicon-based silicon semiconductor, and ZnO, ZTO , ZIO, IZO, or IGZO may include any one of oxide semiconductors.
본 발명에 따르면, 특별한 장비 없이 종래의 장비를 이용하여서도 1 ㎛ 이하의 채널폭을 가진 단채널 박막 트랜지스터의 제조가 가능하다. 특히 유기박막 트랜지스터 뿐만 아니라 산화물 반도체 박막 트랜지스터 등 다양한 박막 트랜지스터 분야에 활용가능한 기술이다. 특히 기존의 노광 장비를 이용하여 구현이 가능한 기술로서 많은 전류 값을 요구하는 OLED 등의 분야에 보다 유용하게 활용될 수 있는 효과가 있다. According to the present invention, it is possible to manufacture a short channel thin film transistor having a channel width of 1 μm or less using conventional equipment without any special equipment. In particular, the present invention is applicable to various thin film transistor fields such as an organic semiconductor thin film transistor as well as an oxide semiconductor thin film transistor. In particular, as a technology that can be implemented using existing exposure equipment, there is an effect that can be more usefully used in the field such as OLED that requires a large current value.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이 하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 단면도이다. 본 발명에 따른 박막 트랜지스터(100)는 기판(110) 상에 형성된 게이트 전극(120); 게이트 전극(120) 상에 형성된 게이트 절연막(130); 게이트 절연막(130) 상에 형성되되, 소스 전극(120) 및 드레인 전극(150)간에 형성된 채널영역의 폭(이하 채널폭이라 한다)은 1㎛ 이하인 소스 전극(120) 및 드레인 전극(150); 채널 영역에 형성된 반도체층(160);을 포함하는 박막 트랜지스터가 제공된다. 다만, 반드시 이들에 한정되는 것은 아니다. 1 is a cross-sectional view of a thin film transistor according to an exemplary embodiment of the present invention. The
본 발명의 일실시예에서 사용될 수 있는 기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다. Substrates that can be used in one embodiment of the present invention are glass, quartz, polyethylenenaphthalate, polyethyleneterephthalate, polycarbonate, polyacrylate, polyimide, polyimide It may be any one of ethersulfone, paper, and stainless steel. However, it is not necessarily limited to these.
본 발명의 일실시예에서 사용될 수 있는 게이트 전극, 소스 전극, 및 또는 드레인 전극은, 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속, 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물, 또는 전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다. The gate electrode, the source electrode, and the drain electrode that can be used in one embodiment of the present invention is at least one of gold, silver, chromium, tantalum, titanium, copper, aluminum, molybdenum, tungsten, nickel, palladium, and platinum. Metal, at least one metal oxide of indium tin oxide (ITO) and indium zinc oxide (IZO), or any one of a conductive polymer and carbon nanotube (CNT). have. However, it is not necessarily limited to these.
본 발명의 일실시예에서 사용될 수 있는 게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물 중 적어도 어느 하나; 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및 이들의 혼합물 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다. A gate insulating film that can be used in one embodiment of the present invention is at least one of silicon oxide, silicon nitride, aluminum oxide, and tantalum oxide; At least one selected from the group consisting of polyvinyl phenol, polyvinyl alcohol, and polyimide; And mixtures thereof. However, it is not necessarily limited to these.
본 발명의 일실시예에서 사용될 수 있는 반도체층은, 펜타센 (Pentacene) 계열, 폴리싸이오펜 (Polythiophene) 계열, 또는 테트라센 (Tetracene) 계열의 박막 트랜지스터 반도체, 비정질 실리콘, 다결정 실리콘, 또는 나노결정 실리콘 계열의 실리콘 반도체, 및 ZnO, ZTO, ZIO, IZO, 또는 IGZO의 산화물 반도체 중 어느 하나를 포함할 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다. The semiconductor layer that can be used in one embodiment of the present invention is a pentacene-based, polythiophene-based, or tetracene-based thin film transistor semiconductor, amorphous silicon, polycrystalline silicon, or nanocrystal It may include any one of a silicon-based silicon semiconductor, and oxide semiconductor of ZnO, ZTO, ZIO, IZO, or IGZO. However, it is not necessarily limited to these.
본 발명에 따른 박막 트랜지스터(100)에서 채널 영역의 폭인 채널폭(CL)은 1 ㎛ 이하인 것이 바람직하다. TFT에서 소스/드레인 전극을 통해 흐르는 전류인 드레인 전류는 전술한 바와 같이 전하이동도, 채널넓이, 및 채널폭을 이용하여 조절할 수 있다. 즉 채널폭(CL)에 의하여 드레인 전류가 달라질 수 있다. 따라서 가능하면 작은 채널폭(CL)은 박막 트랜지스터(100)를 제조하는 것이 유리하다. 따라서, 본 발명에 따른 박막 트랜지스터(100)는 높은 전류를 얻기 위하여 채널폭(CL)이 작은데 1 ㎛ 이하일 수 있다. 이렇게 작은 채널폭(CL), 즉, 1 ㎛ 이하의 채널폭(CL)을 갖는 박막 트랜지스터(100)는 이하에서 설명할 박막 트랜지스터 제조방법에 의하여 제조될 수 있다. In the
본 발명에 따른 박막 트랜지스터는 표시소자에 사용될 수 있다. 이러한 표시소자로는 전계발광 소자, 액정 소자, 또는 전자이동 소자 등을 예로 들 수 있다.The thin film transistor according to the present invention can be used for a display element. Examples of such a display device include an electroluminescent device, a liquid crystal device, or an electron transfer device.
또한, 본 발명에 따른 박막 트랜지스터를 포함하는 표시소자를 표시용 전자기기에 사용할 수 있는데, 표시용 전자기기로는 디스플레이 장치(display device), 스마트 카드(smart card), 또는 인벤터리 택(inventory tag)등을 예로 들 수 있다.In addition, the display device including the thin film transistor according to the present invention may be used for a display electronic device, and the display electronic device may be a display device, a smart card, or an inventory tag. Etc. can be mentioned.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 박막 트랜지스터 제조방법에 제공되는 공정도이다. 2A to 2H are flowcharts provided to a method of manufacturing a thin film transistor according to an embodiment of the present invention.
본 발명에 따른 박막 트랜지스터 제조방법은 기판(210) 상에 게이트 전극(220), 게이트 전극(220), 및 소스 전극(240)을 순차적으로 형성하는 단계; 소스 전극(240) 상에 채널영역(CA)을 형성하기 위한 포토레지스트층(241)을 형성하는 단계; 게이트 절연막(230) 상에 드레인 전극(250)을 형성하도록 소스 전극(240)을 에칭하되, 포토레지스트층(241)의 하부에 있는 소스 전극(240)의 일부도 오버에칭하는 에칭단계; 포토레지스트층(241) 상 및 에칭단계에서 노출된 게이트 절연막(230) 상에 드레인 전극(250)을 형성하는 단계; 포토레지스트층(241) 및 포토레지스트층(241) 상에 형성된 드레인 전극(250)을 제거하는 단계; 및 채널영역(CA)에 반도체층(260)을 형성하는 단계를 포함한다. A method of manufacturing a thin film transistor according to the present invention may include sequentially forming a
도 2a에서는 먼저, 박막 트랜지스터를 형성할 기판(210) 상에 게이트 전극(220)을 형성하고 소정의 방법을 이용하여 패터닝하여 게이트 전극(220)을 원하는 형상으로 형성한다. 게이트 전극(220) 상부에 진공 증착 혹은 스핀 코팅 등의 방법을 이용하여 소스 전극(240) 등과의 사이에서 절연체 역할을 하는 게이트 절연막(230)을 형성한다. 게이트 절연막(230) 상부에 증착방식으로 전극을 형성하여 소스 전극(240)을 형성한다 (도 2a 참조). In FIG. 2A, first, a
통상 소스 전극 및 드레인 전극은 게이트 절연막 상에 하나의 금속막 등을 증착하고 이를 식각하여 이격시켜 한번에 형성할 수 있으나 본 발명에 일실시예에 따르면 먼저 소스 전극(240)을 형성한 후 그 위에 감광성 포토레지스트층(241)을 형성하고 포토 공정을 통해 소스 전극 상부의 일부분에 포토레지스트가 위치하도록 한다(도 2b 참조). 이는 소스 전극(240) 상에 채널영역(CA)을 형성하기 위한 단계이다. In general, the source electrode and the drain electrode may be formed at a time by depositing one metal film and the like on the gate insulating film and etching the same, but according to an embodiment of the present invention, the
이후 습식(wet) 에칭, 또는 건식(dry) 에칭 공정을 이용해서 소스 전극(240)을 에칭한다. 이 때, 채널영역(CA)을 형성하기 위하여 에칭 조건을 조절하여 상부에 있는 포토레지스트층(241) 안쪽으로 에칭이 진행되도록 오버 에칭한다(도 2c 참조). 포토레지스트층(241)의 하면에 위치하는 소스 전극(240)이 오버에칭되는 부분이 채널영역(CA)이고, 이 때 오버 에칭되는 길이가 차후에 TFT의 채널폭(CL)을 결정하게 된다. 즉 오버에칭된 영역의 길이는 채널영역(CA)의 폭인 것이 바람직한데, 채널폭(CL)은 1㎛ 이하인 것이 바람직하다. The
소스 전극(240) 오버 에칭 후 전극 물질을 증착하여 드레인 전극(250)을 형성한다(도 2d 참조). 포토레지스트층(241)가 아직 소스 전극(240) 위에 존재하고 소스 전극(240)이 포토레지스트층(241) 안쪽으로 오버 에칭이 되었기 때문에 소스 전극(240)은 드레인 전극(250)과 서로 채널영역(CA) 만큼 이격되어 있어서 양자는 서로 통전되지 않는다. After over-etching the
드레인 전극(250)을 형성하면 리프트 오프(lift off) 공정과 같은 공정을 통해 소스 전극(240) 상에 존재하는 포토레지스트층(241)을 제거해 주면 단채널이 형성된다(도 2e 참조). 리프트 오프 공정 후에 다시 소스 전극(240) 및 드레인 전극(250)을 원하는 패턴대로 형성하기 위해서 재차 포토레지스트층(251)을 형성하고 포토 공정을 통해 패터닝한다(도 2f 참조). When the
다시 습식 에칭, 또는 건식 에칭 공정을 이용해서 소스 전극(240) 및 드레인 전극(250)을 최종적으로 에칭하고(도 2g), 마지막으로 반도체층(260)인 채널층을 형성하여 박막 트랜지스터(200)를 제조한다(도 2h).The
본 발명에서 각각의 전극 및 게이트 절연막의 형성은 스퍼터링, 전자빔 증착, 펄스 레이저 증착, 화학기상 증착, 잉크젯 프린팅, 스크린 프린팅, 스핀 코팅, 딥 코팅, 또는 롤 코팅 등의 방법을 더 사용할 수 있다.In the present invention, the formation of each electrode and gate insulating film may further use a method such as sputtering, electron beam deposition, pulse laser deposition, chemical vapor deposition, inkjet printing, screen printing, spin coating, dip coating, or roll coating.
이하에서, 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명을 목적으로 한 것이고 본 발명을 제한하고자 하는 것이 아니다. Hereinafter, the present invention will be described in more detail with reference to Examples, but the following Examples are for illustrative purposes only and are not intended to limit the present invention.
실시예Example
<박막 트랜지스터 제조><Thin Film Transistor Manufacturing>
유리 기판 위에 Cr을 스터퍼팅 방법을 이용하여 100 nm의 두께로 증착하고 소정의 방법으로 패터닝하여 게이트 전극을 형성하였다. 이후 게이트 전극 상부에 폴리비닐페놀(Polyvinylphenol)이 10중량%로 용해된 용액을 스핀코팅하고 175℃에서 1시간 동안 건조하여 게이트 절연막을 형성하였다. 이후 게이트 절연막 상부에 Cr과 Au를 각각 3 nm, 100 nm의 두께로 진공 증착하여 소스 전극을 형성하였다. Cr was deposited on the glass substrate to a thickness of 100 nm using a stuffing method and patterned by a predetermined method to form a gate electrode. Thereafter, a solution in which polyvinylphenol was dissolved at 10 wt% on the gate electrode was spin coated and dried at 175 ° C. for 1 hour to form a gate insulating film. Thereafter, Cr and Au were vacuum deposited on the gate insulating layer to a thickness of 3 nm and 100 nm, respectively, to form a source electrode.
이어서 감광성 포토레지스트를 소스 전극 상부에 형성하고 포토 공정을 이용해서 패터닝을 하였다. 이후 습식 에칭 공정을 통해서 소스 전극을 에칭하였으며 에칭 조건을 조절하여 0.5 내지 0.6 ㎛ 정도로 오버 에칭을 시도하였다. 소스 전극 에칭 후 기판 상부에 다시 각각 3 nm, 100 nm의 두께를 갖는 Cr/Au 전극을 진공 증착 방식으로 형성하고 리프트 오프 공정을 이용해서 포토레지스트와 상부에 있는 전극을 제거하였다. 다시 포토레지스트를 이용하여 최종의 소스/드레인 전극을 패터닝하였다.A photosensitive photoresist was then formed over the source electrode and patterned using a photo process. After that, the source electrode was etched through a wet etching process, and the etching conditions were adjusted to overetch by 0.5 to 0.6 μm. After etching the source electrode, Cr / Au electrodes having a thickness of 3 nm and 100 nm, respectively, were formed on the substrate again by vacuum deposition, and the photoresist and the upper electrode were removed using a lift off process. The final source / drain electrodes were patterned again using photoresist.
도 3은 본 발명의 일실시예에 따라 기판상에 제조된 소스 및 드레인 전극의 평면도이다. 도 3에 따르면, 소스 전극 및 드레인 전극의 이격거리, 즉 채널폭은 1㎛이하, 즉 0.6㎛로 확인되었다. 3 is a plan view of source and drain electrodes fabricated on a substrate in accordance with one embodiment of the present invention. According to FIG. 3, the separation distance between the source electrode and the drain electrode, that is, the channel width, was found to be 1 μm or less, that is, 0.6 μm.
0.6 ㎛의 채널폭을 갖는 소스/드레인 전극 상부에 용액 공정을 이용해서 TIPS 펜타센 유기 반도체를 이용하여 반도체층을 형성하였다. 도 4에서는 제조된 단채널 박막 트랜지스터의 전기적 특성에 대한 Id-Vg그래프가 나타나 있다. A semiconductor layer was formed using a TIPS pentacene organic semiconductor using a solution process on top of a source / drain electrode having a channel width of 0.6 μm. In FIG. 4, an Id-Vg graph of the electrical characteristics of the manufactured short channel thin film transistor is shown.
도 4에서는, 게이트 전압에 대한 드레인 전류의 그래프가 각각 드레인 전압이 -5V, -10V, -15V, 및 -20V인 경우에 대하여 도시되어 있다. 게이트 전압에 따라 드레인 전류값이 도 4와 같이 크게 변하고 있으므로 본 발명에 따른 박막 트랜지스터가 작동하는 것을 확인할 수 있었다. In Fig. 4, a graph of the drain current against the gate voltage is shown for the case where the drain voltages are -5V, -10V, -15V, and -20V, respectively. Since the drain current value is greatly changed as shown in FIG. 4 according to the gate voltage, it was confirmed that the thin film transistor according to the present invention operates.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.The invention is not to be limited by the foregoing embodiments and the accompanying drawings, but should be construed by the appended claims. In addition, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible within the scope of the present invention without departing from the technical spirit of the present invention.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 단면도이다. 1 is a cross-sectional view of a thin film transistor according to an exemplary embodiment of the present invention.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 박막 트랜지스터 제조방법에 제공되는 공정도이다. 2A to 2H are flowcharts provided to a method of manufacturing a thin film transistor according to an embodiment of the present invention.
도 3은 본 발명의 일실시예에 따라 기판상에 제조된 소스 및 드레인 전극의 평면도이다. 3 is a plan view of source and drain electrodes fabricated on a substrate in accordance with one embodiment of the present invention.
도 4는 본 발명의 실시예에 따라 제조된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다. 4 is a graph illustrating electrical characteristics of a thin film transistor manufactured according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 박막 트랜지스터 110 기판100
120 게이트 전극 130 게이트 절연막120
140 소스 전극 150 드레인 전극140
160 반도체층 CL 채널폭160 Semiconductor Layer C L Channel Width
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090047557A KR101043953B1 (en) | 2009-05-29 | 2009-05-29 | Manufacturing method of thin film transistor and thin film transistor manufacturing by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090047557A KR101043953B1 (en) | 2009-05-29 | 2009-05-29 | Manufacturing method of thin film transistor and thin film transistor manufacturing by the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100128892A true KR20100128892A (en) | 2010-12-08 |
| KR101043953B1 KR101043953B1 (en) | 2011-06-24 |
Family
ID=43505717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090047557A KR101043953B1 (en) | 2009-05-29 | 2009-05-29 | Manufacturing method of thin film transistor and thin film transistor manufacturing by the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101043953B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101420768B1 (en) * | 2012-10-12 | 2014-07-17 | 한국화학연구원 | Photocrosslinkable anthracene containing high thermal resistant polybenzoxazole, composition containing the same for forming organic gate insulator and thin-film transistor using the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3378097B2 (en) * | 1994-09-29 | 2003-02-17 | 本田技研工業株式会社 | Friction clutch |
| TWI330406B (en) | 2006-12-29 | 2010-09-11 | Au Optronics Corp | A method for manufacturing a thin film transistor |
| KR100848341B1 (en) | 2007-06-13 | 2008-07-25 | 삼성에스디아이 주식회사 | Thin film transistor, fabricating method of the thin film transistor, and organic lighting emitting diode display device comprising the same |
-
2009
- 2009-05-29 KR KR1020090047557A patent/KR101043953B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101043953B1 (en) | 2011-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2122706B1 (en) | Method of forming organic thin film transistors | |
| JP6268162B2 (en) | Thin film transistor | |
| US7619245B2 (en) | Flat panel display and manufacturing method of flat panel display | |
| CN103378164B (en) | Array base palte and manufacture method thereof | |
| KR101375124B1 (en) | Graphene transparent electode and flexible silicon thin film semiconductor device having the same | |
| US20080258141A1 (en) | Thin film transistor, method of manufacturing the same, and flat panel display having the same | |
| TWI532186B (en) | Thin film transistor and method of forming the same | |
| JP2001177109A (en) | Thin film transistor | |
| WO2016115824A1 (en) | Thin film transistor and array substrate, and manufacturing method therefor | |
| TWI677104B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
| US7368336B2 (en) | Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor | |
| TW201624730A (en) | Thin-film transistor and method for producing same | |
| CN106298815A (en) | Thin film transistor (TFT) and preparation method thereof, array base palte and display device | |
| US20200075767A1 (en) | Oxide semiconductor transistor having dual gate structure and method of fabricating the same | |
| KR101043953B1 (en) | Manufacturing method of thin film transistor and thin film transistor manufacturing by the same | |
| JP2009065057A (en) | Semiconductor device | |
| Sporea et al. | Micron-scale inkjet-assisted digital lithography for large-area flexible electronics | |
| JP4700976B2 (en) | Manufacturing method of field effect organic transistor | |
| KR100822270B1 (en) | Thin film transistor and fabricating method thereof | |
| JP6257027B2 (en) | Method for producing organic thin film transistor | |
| KR102126526B1 (en) | Organic semiconductor device using nano structure and method for comprising the same | |
| JP2007110007A (en) | Organic field effect transistor | |
| CN109427569B (en) | Preparation method of thin film transistor and field effect diode | |
| KR20090022327A (en) | Array substrate and method of manufacturing the same | |
| KR101520217B1 (en) | Thin-film transistor using polarization of liquid crystal and method for fabricating and driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170512 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 8 |