KR20100127923A - 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법 - Google Patents

리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법 Download PDF

Info

Publication number
KR20100127923A
KR20100127923A KR1020090046266A KR20090046266A KR20100127923A KR 20100127923 A KR20100127923 A KR 20100127923A KR 1020090046266 A KR1020090046266 A KR 1020090046266A KR 20090046266 A KR20090046266 A KR 20090046266A KR 20100127923 A KR20100127923 A KR 20100127923A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
lead frame
die pad
height
Prior art date
Application number
KR1020090046266A
Other languages
English (en)
Inventor
유창우
서영대
전승호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090046266A priority Critical patent/KR20100127923A/ko
Publication of KR20100127923A publication Critical patent/KR20100127923A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 미세 패턴의 구현이 가능하며, 반도체 칩 패키지의 두께를 감소시킬 수 있는 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법에 관한 것이다.
본 발명에 따른 리드 프레임은 반도체 칩을 실장하는 다이 패드부와, 상기 반도체 칩을 와이어를 통해 외부 회로와 전기적으로 연결시켜주는 리드부와, 상기 리드부 사이를 아노다이징하여 형성된 지지부를 포함하는 것을 특징으로 한다.
반도체 칩 패키지, 지지부, 와이어

Description

리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법{LEADFRAME AND METHOD OF MANUFACTURIG SEMICONDUCTOR CHIP PACKAGE USING THE SAME}
본 발명은 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법에 관한 것으로, 특히 미세 패턴의 구현이 가능하며, 반도체 칩 패키지의 두께를 감소시킬 수 있는 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법에 관한 것이다.
일반적으로, 반도체 칩 패키지(200)는 리드 프레임에 마련되는 다이 패드부에 반도체 칩이 실장되어 봉지재로 팩킹처리되며, 이 반도체 칩은 와이어를 통해 리드 프레임과 전기적으로 연결된다.
이와 같이, 리드 프레임은 반도체 칩 패키지(200)의 내부와 외부 회로를 연결해줌과 동시에 반도체 칩을 실장한다. 이를 위해, 리드 프레임은 반도체 칩이 실장되는 다이 패드부와, 와이어에 의해 반도체 칩과 전기적으로 연결되는 리드부(210)의 이너 리드와, 외부 회로와 전기적으로 연결되는 리드부(210)의 외부 리드(212)로 구성된다.
도 1에 도시된 바와 같이 리드 프레임의 리드부(210)는 소정의 두께를 가지 는 리드(lead) 구조로 형성함으로써 소형화, 슬림화 및 미세 패턴의 구현이 어려운 문제점이 발생되며, 반도체 칩과 리드부(210)의 이너 리드를 전기적으로 연결해주는 와이어의 길이가 길어짐으로써 비용이 증가하는 문제점이 발생된다.
따라서, 본 발명이 해결하고자 하는 과제는 미세 패턴의 구현이 가능하며, 반도체 칩 패키지의 두께를 감소시킬 수 있는 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 리드 프레임은 반도체 칩을 실장하는 다이 패드부와, 상기 반도체 칩을 와이어를 통해 외부 회로와 전기적으로 연결시켜주는 리드부와, 상기 리드부 사이를 아노다이징하여 형성된 지지부를 포함하는 것을 특징으로 한다.
여기서, 상기 다이 패드부는 움푹한 형상의 홈이 형성되어 상기 홈에 상기 반도체 칩을 실장하는 것을 특징으로 한다.
그리고, 상기 리드 프레임은 알루미늄(Al), 알루미늄 합금(Al alloy), 상기 아노다이징(Anodizing)이 가능한 금속 재질인 마그네슘(Mg), 티타늄(Ti)의 금속 기판으로 형성된 것을 특징으로 한다.
또한, 상기 리드부는 수평부 및 수직부를 가지도록 형성되며, 상기 반도체 칩과 인접한 위치이며, 상기 리드부의 수평부 상부에 형성된 이너 리드와, 상기 리드부의 수직부 하부에 형성된 아우터 리드를 포함하는 것을 특징으로 한다.
그리고, 상기 리드부의 수직부의 높이는 상기 지지부의 높이와 상기 아우터 리드의 높이가 합한 수치와 동일하게 형성된 것을 특징으로 한다.
또한, 상기 반도체 칩을 실장하는 다이 패드부의 높이는 상기 리드부의 수직부의 높이보다 작은 것도록 형성된 것을 특징으로 한다.
그리고, 상기 이너 리드 및 상기 아우터 리드는 이너 리드 및 상기 아우터 리드는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr) 중 1원, 2원 또는 3원에 합금을 사용하여 단층 혹은 다층으로 형성된 것을 특징으로 한다.
또한, 상기 이너 리드 및 아우터 리드는 적어도 1열으로 형성되는 것을 특징으로 한다.
그리고, 상기 아우터 리드의 폭은 상기 이너 리드의 폭보다 크도록 형성된 것을 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 칩 패키지의 제조 방법은 리드 프레임에 포토레지스트를 도포한 후, 포토리소그래피 공정을 통해 형성된 제1 포토레지스트 패턴을 마스크로 아노다이징하여 지지부를 형성하는 단계와, 상기 리드 프레임에 포토레지스트를 도포한 후, 포토리소그래피 공정을 통해 제2 포토레지스트 패턴을 형성하고, 금속 물질로 도금하여 이너 리드 및 아우터 리드를 형성하는 단계와, 상기 리드 프레임에 포토레지스트를 도포한 후, 포토리소그래피 공정을 통해 형성된 제3 포토레지스트 패턴을 마스크로 다이 패드부를 형성하며, 리드부 간에 단락하는 단계와, 상기 다이 패드 상에 반도체 칩을 실장하며, 상기 반도체 칩과 상기 이너 리드와 전기적으로 연결하기 위해 와이어를 본딩하는 단계와, 상기 반도체 칩이 실장된 리드 프레임을 봉지재로 팩킹하는 단계를 포함하 는 것을 특징으로 한다.
여기서, 상기 아노다이징된 영역에 에폭시로 필링하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 다이 패드부는 상기 반도체 칩이 실장되는 부분이 움푹한 형상의 홈으로 형성하는 것을 특징으로 한다.
본 발명에 따른 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법은 리드리스 패키지로 리드가 외측에 연결되지 않는 형태로, 리드 프레임에 마련된 다이 패드부 상에 반도체 칩이 실장되며, 반도체 칩과 리드부의 이너 리드와 전기적으로 접속될 수 있도록 형성된다. 이때, 본 발명은 리드부 사이에 절연 물질의 지지부를 형성하여 절연층 역할과 동시에 미세 회로 패턴의 지지 역활을 한다. 또한, 리드부의 이너 리드와 반도체 칩이 근접하도록 형성됨으로써 와이어의 길이가 짧아질 수 있다.
그리고, 이너 리드 및 아우터 리드가 적어도 한 열으로 형성된 다열 프레임으로 형성됨으로써 고집화될 수 있으며, 공정 중에 리드 프레임의 상부/하부를 전면적으로 식각 공정을 함으로써 반도체 칩 패키지의 두께를 박막 형태로 형성함과 동시에 미세 패턴 회로 구현이 가능하다.
한편, 리드 프레임은 금속 재질로 형성함으로써 열전도에 우수하다.
이하, 본 발명의 바람직한 실시 예를 도 2a 내지 도 4j를 참조하여 상세히 설명하기로 한다.
도 2a는 본 발명에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 2b는 도 2a에 도시된 리드 프레임의 후면을 나타낸 평면도이다. 그리고, 도 3는 도 2a 및 도 2b에 도시된 리드 프레임을 이용한 반도체 칩 패키지를 Ⅰ-Ⅰ' 선을 따라 절단한 단면도이다.
도 2a, 도 2b 및 도 3에 도시된 반도체 칩 패키지는 리드리스 패키지로 리드가 외측에 연결되지 않는 형태로, 리드 프레임에 마련되는 다이 패드부(116) 상에 반도체 칩(120)이 실장되고, 이 반도체 칩(120)과 리드 프레임의 리드부(100)가 와이어를 통해 전기적으로 접속된다. 그리고, 반도체 칩 패키지는 리드 프레임과 반도체 칩(120)을 일괄적으로 봉지재(130)를 이용하여 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC)로 팩킹처리된다.
리드 프레임은 반도체 칩(120)을 실장하며, 반도체 칩 패키지의 내부와 외부 회로를 전기적으로 연결해준다. 이를 위해, 리드 프레임은 반도체칩(120)을 실장하는 다이 패드부(116)와, 반도체 칩(120)을 외부 회로에 연결해주는 리드부(100)와, 리드부(100)의 상단부에 형성된 이너 리드(122)와, 리드부(100)의 하단부에 형성된 아우터 리드(124)와, 리드 프레임의 리드부(100)들 사이에 형성되어 절연시켜주는 지지부(110)를 포함한다. 이때, 리드 프레임은 알루미늄(Al), 알루미늄 합금(Al alloy), 아노다이징(Anodizing)이 가능한 금속 재질인 예로 들어, 마그네슘(Mg), 티타늄(Ti) 등으로 금속 기판으로 형성될 수 있다.
반도체 칩(120)은 와이어(126)를 통해 리드부(100)의 이너 리드(122)와 접속 되고, 리드부(100)의 아우터 리드(124)를 통해 반도체 칩(120)이 외부 회로와 접속된다. 이를 위해, 리드부(100)의 이너 리드(122)와 아우터 리드(124)는 이너 리드 및 상기 아우터 리드는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr) 중 1원, 2원 또는 3원에 합금을 사용하여 단층 혹은 다층으로 형성될 수 있다.
구체적으로, 이너 리드(122)는 리드부(100)의 수평부(102)의 상단부에 형성되며, 아우터 리드(124)는 리드부(100)의 수직부(104)의 하단부에 형성됨으로써 서로 중첩되지 않게 형성된다. 이너 리드(122)는 아우터 리드(124)와 대응되는 위치의 상단이 아닌 수평부(102)의 위치 중 반도체 칩(120)와 근접하도록 형성함으로써 와이어(126)의 길이를 줄일 수 있다. 이에 따라, 와이어(126)의 길이를 줄임으로써 그에 따른 비용을 감소시킬 수 있다. 아우터 리드(124)의 폭은 이너 리드(122)의 폭보다 크게 형성할 수 있다. 또한, 아우터 리드(124)는 리드 프레임(150) 내부에 형성된 지지부(110)보다 외부로 노출된 형태로 형성된다.
그리고, 리드부(100)의 수평부(102)의 길이를 조절하여 다양한 크기의 반도체 칩(120)을 동일한 반도체 칩 패키지의 크기로 형성할 수 있다.
한편, 이너 리드(122) 및 아우터 리드(124)는 도 2a 및 도 2b에 도시된 A 영역 및 B 영역과 같이 적어도 1열으로 배열되어 형성되어 고집적화가 가능하다.
지지부(110)는 리드부(100)들 사이에 형성되어 절연시켜줌과 동시에 리드 프레임을 지지해준다. 지지부(110)는 리드 프레임을 아노다이징(anodizing)한 뒤, 에폭시(Epoxy)로 필링(filling)하여 형성된다. 이와 같이, 아노다이징되어 다공성 을 가지는 산화 피막을 에폭시가 채워짐으로써 지지부(110)의 절연성이 향상된다.
이에 따라, 지지부(110)는 절연성이 향상됨으로써 고전압에 견딜 수 있는 내전압을 확보할 수 있으며, 외부 충격으로 인한 크랙(crack)을 방지할 수 있다. 또한, 지지부(110)는 열 안정성이 우수하게 된다.
그리고, 지지부(110)의 높이(H1)는 하기의 [수학식 1]과 같이 될 수 있다.
리드부의 수직부의 높이(H4)= 지지부의 높이(H1)+ 리드부의 수평부의 높이(H3)
이와 같이, [수학식 1]을 가지도록 지지부를 형성함으로써 반도체 칩 패키지의 높이가 슬림화될 수 있다.
다이 패드부(116)는 반도체 칩(120)의 일정 높이만큼 삽입되어 실장될 수 있도록 다이 패드 홈부(106)가 형성된다. 이에 따라, 다이 패드부(116)의 높이(H2)는 리드부(100)의 수직부(102)의 높이(H4)보다 낮게 형성되며, 반도체 칩(120)이 일정 높이 삽입되어 실장됨으로써 반도체 칩(120)이 외부로 노출되는 높이가 적게 됨으로써 반도체 칩 패키지가 박형화될 수 있다.
도 4a 내지 도 4j은 도 3에 도시된 본 발명에 따른 반도체 칩 패키지의 제조 방법을 나타낸 단면도들이다.
도 4a에 도시된 바와 같이 리드 프레임(150) 상부 및 하부에 포토레지스트가 도포된 후, 리드 프레임(150) 하부에 마스크를 이용하여 제1 포토레지스트 패턴(142)이 형성된다.
구체적으로, 리드 프레임(150)으로는 알루미늄(Al), 알루미늄 합금(Al alloy), 아노다이징(Anodizing)이 가능한 금속 재질인 예로 들어, 마그네슘(Mg), 티타늄(Ti) 등으로 금속 기판을 마련하며, 리드 프레임(150) 상부 및 하부에 포토레지스트가 형성된다. 이러한, 리드 프레임(150) 하부에 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 도 4a에 도시된 바와 같이 제1 포토레지스트 패턴(142)이 형성된다. 다시 말하여, 지지부(110)가 형성되어질 영역에는 리드 프레임(150)이 노출되며, 그 외의 영역의 리드 프레임(150) 하부에 포토레지스트 남도록 제1 포토레지스트 패턴(142)이 형성된다.
도 4b에 도시된 바와 같이 리드 프레임(150) 하부에 형성된 제1 포토레지스트 패턴(142)을 마스크로 하여 노출된 리드 프레임(150)을 아노다이징시킴으로써 다공성 산화 피막이 형성된다. 예로 들어, 리드 프레임(150)이 알루미늄(Al)으로 형성된다면, 노출된 리드 프레임(150)이 아노다이징됨으로써 알루미늄 산화 피막의 다공성 산화 피막으로 형성될 수 있다.
이후, 도 4c에 도시된 바와 같이 리드 프레임(150) 상부 및 하부에 잔존하던 포토레지스트가 박리된다. 이에 따라, 노출된 하부 프레임(150)에는 일정 높이만큼 다공성 산화 피막(112)이 형성된다.
도 4d에 도시된 바와 같이 리드 프레임(150) 하부에 형성된 다공성 산화 피막(112)이 에폭시(Epoxy)로 필링(filling)됨으로써 지지부(110)가 형성된다. 이후, 리드 프레임(150) 하부 표면이 연마 공정을 통해 평탄화 될 수 있다.
이와 같이, 다공성을 가지는 산화 피막(112)에 절연 물질인, 에폭시가 채워 짐으로써 지지부(110)의 절연성이 향상된다. 이에 따라, 지지부(110)는 고전압에 견딜 수 있는 내전압을 확보할 수 있으며, 외부 충격으로 인한 크랙(crack)을 방지할 수 있다. 또한, 지지부(110)는 열 안정성이 우수하게 된다.
도 4e에 도시된 바와 같이 리드 프레임(150) 상부 및 하부에 포토레지스트가 도포된 후, 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 제2 포토레지스트 패턴(144)이 형성된다. 다시 말하여, 이너 리드(122) 및 아우터 리드(124)가 형성되어질 각각의 영역에는 리드 프레임의 상부/하부가 노출되도록 하며, 그 외의 영역의 리드 프레임의 상부/하부에는 포토레지스트가 남도록 제2 포토레지스트 패턴(144,146)이 형성된다.
도 4f에 도시된 바와 같이 제2 포토레지스트 패턴이 형성된 리드 프레임(150) 상부/하부에 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr) 중 1원, 2원 또는 3원에 합금을 사용하여 단층 혹은 다층으로 형성된다. 이에 따라, 리드 프레임(150) 상에는 이너 리드(122)가 형성되며, 리드 프레임(150) 하부에는 아우터 리드(124)가 형성된다.
또한, 이너 리드(122) 및 아우터 리드(124)를 형성하기 전에 리드 프레임(150) 상부 또는 하부를 전면적으로 식각 공정하여 리드 프레임(150)의 두께를 박막으로 형성할 수 있다.
도 4g에 도시된 바와 같이 이너 리드(122)가 형성된 리드 프레임(150) 상부에 필름 타입의 포토레지스트(Dry Film Resist;DFR)가 라미네이션된 후, 마스크를 이용한 포토리소그패리 공정으로 필름 타입의 감광성 물질이 노광 및 현상됨으로써 제3 포토레지스트 패턴(162)이 형성된다.
다시 말하여, 다이 패드부(116)가 형성되어질 영역에 리드 프레임(150)이 노출되며, 리드부 간에 단락을 시키기 위해 인접한 리드부 간에 리드 프레임(150)이 노출되고, 그 외의 영역 리드 프레임(150) 상부에는 필름 타입의 감광성 물질이 남도록 제3 포토레지스트 패턴(162)이 형성된다.
또한, 아우터 리드(124)가 형성된 리드 프레임(150) 하부에는 필요에 따라 코팅막(160) 또는 코팅 필름(160)이 형성될 수 있다.
도 4i에 도시된 바와 같이 리드 프레임(150) 상부에 형성된 제3 포토레지스트 패턴(162)을 마스크로 하여 노출된 리드 프레임(150)이 식각 공정을 통해 제거된다. 이후, 리드 프레임(150) 상부에 잔존하던 포토레지스트(162)가 박리된다. 이에 따라, 리드 프레임(150) 상부에 반도체 칩이 삽입될 수 있도록 일정 높이의 다이 패드 홈부(106)가 형성된 다이 패드부(116)가 형성되고, 리드부(100) 간에 단락이 된다.
도 4j에 도시된 바와 같이 다이 패드 홈부(106)에 반도체 칩(120)을 실장하며, 반도체 칩(120)과 이너 리드(122)가 전기적으로 연결될 수 있도록 와이어(126) 본딩을 한다. 이때, 반도체 칩(120)은 다이 패드 홈부(106) 상에 접착제를 통해 접합될 수 있다.
이후, 다이 패드부(116) 상에 반도체 칩(120)이 실장되며, 와이어(126)가 본딩된 리드 프레임(150)을 일괄적으로 봉지재(130)를 이용하여 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC)로 팩킹처리됨으로써 반도체 칩 패키지가 형성된다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
도 1은 종래 반도체 칩 패키지를 나타낸 사시도이다.
도 2a는 본 발명에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 2b는 도 2a에 도시된 리드 프레임의 후면을 나타낸 평면도이다.
도 3는 도 2a 및 도 2b에 도시된 리드 프레임을 이용한 반도체 칩 패키지를 Ⅰ-Ⅰ' 선을 따라 절단한 단면도이다.
도 4a 내지 도 4j은 도 3에 도시된 본 발명에 따른 반도체 칩 패키지의 제조 방법을 나타낸 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 리드부 106 : 다이 패드 홈부
110 : 지지부 112 : 리드부홈
116 : 다이 패드부 120 : 반도체 칩
122 : 이너 리드 124 : 아우터 리드
126 : 와이어

Claims (12)

  1. 반도체 칩을 실장하는 다이 패드부와;
    상기 반도체 칩을 와이어를 통해 외부 회로와 전기적으로 연결시켜주는 리드부와;
    상기 리드부 사이를 아노다이징하여 형성된 지지부를 포함하는 것을 특징으로 하는 리드 프레임.
  2. 제1항에 있어서,
    상기 다이 패드부는 움푹한 형상의 홈이 형성되어 상기 홈에 상기 반도체 칩을 실장하는 것을 특징으로 하는 리드 프레임.
  3. 제1항에 있어서,
    상기 리드 프레임은 알루미늄(Al), 알루미늄 합금(Al alloy), 상기 아노다이징(Anodizing)이 가능한 금속 재질인 마그네슘(Mg), 티타늄(Ti)의 금속 기판으로 형성된 것을 특징으로 하는 리드 프레임.
  4. 제2항에 있어서,
    상기 리드부는 수평부 및 수직부를 가지도록 형성되며,
    상기 반도체 칩과 인접한 위치이며, 상기 리드부의 수평부 상부에 형성된 이너 리드와,
    상기 리드부의 수직부 하부에 형성된 아우터 리드를 포함하는 것을 특징으로 하는 리드 프레임.
  5. 제4항에 있어서,
    상기 리드부의 수직부의 높이는 상기 지지부의 높이와 상기 아우터 리드의 높이가 합한 수치와 동일하게 형성된 것을 특징으로 하는 리드 프레임.
  6. 제4항에 있어서,
    상기 반도체 칩을 실장하는 다이 패드부의 높이는 상기 리드부의 수직부의 높이보다 작은 것도록 형성된 것을 특징으로 하는 리드 프레임.
  7. 제4항에 있어서,
    상기 이너 리드 및 상기 아우터 리드는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr) 중 1원, 2원 또는 3원에 합금을 사용하여 단층 혹은 다층으로 형성된 것을 특징으로 하는 리드 프레임.
  8. 제4항에 있어서,
    상기 이너 리드 및 아우터 리드는 적어도 1열으로 형성되는 것을 특징으로 하는 리드 프레임.
  9. 제4항에 있어서,
    상기 아우터 리드의 폭은 상기 이너 리드의 폭보다 크도록 형성된 것을 특징으로 하는 리드 프레임.
  10. 리드 프레임에 포토레지스트를 도포한 후, 포토리소그래피 공정을 통해 형성된 제1 포토레지스트 패턴을 마스크로 아노다이징하여 지지부를 형성하는 단계와;
    상기 리드 프레임에 포토레지스트를 도포한 후, 포토리소그래피 공정을 통해 제2 포토레지스트 패턴을 형성하고, 금속 물질로 도금하여 이너 리드 및 아우터 리드를 형성하는 단계와;
    상기 리드 프레임에 포토레지스트를 도포한 후, 포토리소그래피 공정을 통해 형성된 제3 포토레지스트 패턴을 마스크로 다이 패드부를 형성하며, 리드부 간에 단락하는 단계와;
    상기 다이 패드 상에 반도체 칩을 실장하며, 상기 반도체 칩과 상기 이너 리드와 전기적으로 연결하기 위해 와이어를 본딩하는 단계와;
    상기 반도체 칩이 실장된 리드 프레임을 봉지재로 팩킹하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  11. 제10항에 있어서,
    상기 아노다이징된 영역에 에폭시로 필링하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
  12. 제10항에 있어서,
    상기 다이 패드부는 상기 반도체 칩이 실장되는 부분이 움푹한 형상의 홈으로 형성하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.
KR1020090046266A 2009-05-27 2009-05-27 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법 KR20100127923A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090046266A KR20100127923A (ko) 2009-05-27 2009-05-27 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090046266A KR20100127923A (ko) 2009-05-27 2009-05-27 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100127923A true KR20100127923A (ko) 2010-12-07

Family

ID=43504940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090046266A KR20100127923A (ko) 2009-05-27 2009-05-27 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100127923A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791580B2 (en) 2011-12-30 2014-07-29 Samsung Electronics Co., Ltd. Integrated circuit packages having redistribution structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791580B2 (en) 2011-12-30 2014-07-29 Samsung Electronics Co., Ltd. Integrated circuit packages having redistribution structures

Similar Documents

Publication Publication Date Title
JP5524322B2 (ja) 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法
JP4126389B2 (ja) 半導体パッケージの製造方法
JP3189703B2 (ja) 半導体装置及びその製造方法
TWI527175B (zh) 半導體封裝件、基板及其製造方法
US20220293496A1 (en) Semiconductor package with plurality of leads and sealing resin
JP2001156212A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1140723A (ja) 集積回路パッケージのリードフレーム及びその製造方法
TW201306212A (zh) 晶片封裝結構及其製作方法
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
TWI533419B (zh) 封裝結構及其製造方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
JP2004247613A (ja) 半導体装置およびその製造方法
KR20100127923A (ko) 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR20100127925A (ko) 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
US20010001069A1 (en) Metal stud array packaging
KR101297662B1 (ko) 리드프레임의 제조방법
KR20100128004A (ko) 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법
KR101095527B1 (ko) 리드 프레임 및 그 제조 방법
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
CN107170715B (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application