KR20100123645A - 반도체 칩의 제조 방법 - Google Patents

반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20100123645A
KR20100123645A KR1020100045348A KR20100045348A KR20100123645A KR 20100123645 A KR20100123645 A KR 20100123645A KR 1020100045348 A KR1020100045348 A KR 1020100045348A KR 20100045348 A KR20100045348 A KR 20100045348A KR 20100123645 A KR20100123645 A KR 20100123645A
Authority
KR
South Korea
Prior art keywords
protective film
resin
group
film
semiconductor chip
Prior art date
Application number
KR1020100045348A
Other languages
English (en)
Inventor
노부히로 이찌로꾸
류헤이 요꼬따
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20100123645A publication Critical patent/KR20100123645A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35Heat-activated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 웨이퍼의 핸들링시에 칩용 보호막이 손상되는 것을 막음으로써, 수율을 향상시킴과 동시에 다이싱 공정에서의 절단 특성이 우수하고, 웨이퍼의 휨도 감소하는 반도체 칩의 제조 방법을 제공한다.
구체적으로는, 편면에 박리성을 갖는 기재 필름과, 그의 박리성 편면에 설치된 열경화성 수지 조성물로 이루어지는 반도체 칩용 보호막을 갖는 보호막 형성용 시트를, 상기 보호막이 반도체 웨이퍼의 이면에 접하도록 첩부시키고, 이어서 상기 보호막을 경화시키고, 이어서 이렇게 해서 경화된 보호막으로부터 기재 필름을 박리하는 것을 포함하는 반도체 칩의 제조 방법을 제공하는 것이다.

Description

반도체 칩의 제조 방법 {PROCESS FOR PRODUCING SEMICONDUCTOR CHIP}
본 발명은 반도체 웨이퍼를 다이싱할 때에, 웨이퍼 이면이 결락되는 것을 방지하기 위한 웨이퍼용 보호막을 갖는 반도체 칩의 제조 방법에 관한 것이다.
반도체 칩의 실장 면적을 작게 하기 위해서 플립 칩 접속법이 이용되고 있다. 상기 접속법에서는, 통상 (1) 반도체 웨이퍼의 표면(앞면)에 회로 및 접속용 범프를 형성하고, (2) 반도체 웨이퍼의 이면을 소정의 두께까지 연마하고, (3) 반도체 웨이퍼를 다이싱하여 반도체 칩을 얻고, (4) 상기 칩의 회로 형성면을 기판측으로 향해 기판에 접속시킨 후, (5) 반도체 칩을 보호하기 위해서 수지 밀봉 등을 행하는 순서를 취한다.
그런데, (2)의 연마 공정에서 칩 이면에 미소한 근상(筋狀)의 흠집이 형성되고, 그것이 다이싱 공정이나 패키징 후에 균열 발생의 원인이 되는 경우가 있다. 따라서, 이러한 근상의 흠집이 연마 공정에서 생기더라도 그 후의 공정에 악영향을 미치지 않도록, (2)의 연마 공정 후에 이면에 보호막(칩용 보호막)을 형성하는 것이 제안되고, 또한 이러한 보호막을 형성하기 위해서, 시트로서 박리 시트와 그 박리면 상에 형성된 보호막 형성층으로 이루어지는 것이 제안되어 있다(특허문헌 1, 특허문헌 2).
일본 특허 공개 제2002-280329호 공보 일본 특허 공개 제2004-260190호 공보
한편, 상기 다이싱 공정에서는, 회전날의 진동 등에 의해 웨이퍼가 손상되는(이하, 「칩핑」이라 함)경우가 있다는 것이 알려져 있다.
상기 칩용 보호막으로는 다이싱 공정에서의 칩핑 방지도 기대되는 것이지만, 미경화의 상기 칩용 보호막으로부터 기재 필름을 제거하여 핸들링을 행하기 때문에, 칩용 보호막 표면에 약간 접촉하여 흠집이 생긴 경우에, 수율의 저하가 발생한다. 또한 흠집이 생긴 부분이 평탄하지 않기 때문에, 다이싱 필름과 칩용 보호막 사이에 간극이 생겨 버리고, 다이싱 필름과 보호막이 접하지 않은 부분이 발생한다. 이 보호막의 비평탄성에서 기인하여, 공기층이 칩용 보호막과 다이싱 필름 사이에 불균일하게 생긴 결과, 웨이퍼의 절단시에 회전날을 진동시켜 웨이퍼를 보다 손상시킨다고 하는 문제가 있다.
칩용 보호막을 적용하는 웨이퍼는, 보호막을 적용하는 이면과는 반대측 표면에는 반도체 회로가 존재한다. 표면에는 또한 이 칩 표면의 회로를 보호하고, 이 회로와 실장용 기판을 전기적으로 접속을 행하기 위한 땜납 볼과 회로 보호층을 갖는다.
일반적으로 이 보호막이나 회로 보호층은 유기물로 이루어지기 때문에 웨이퍼를 구성하는 단결정 실리콘보다 선팽창 계수가 크기 때문에, 반도체 칩은 회로면을 위쪽으로 하였을 때에 아래쪽으로 볼록해지는 형태로 휨이 생긴다. 이 휨이 웨이퍼에 응력을 발생시키지만, 그 응력이 너무 크면 칩핑의 원인이 된다.
따라서, 본 발명의 과제는 이러한 문제를 해결하여, 웨이퍼의 핸들링시에 칩용 보호막이 손상되는 것을 막음으로써 수율을 향상시킴과 동시에, 다이싱 공정에서의 절단 특성이 우수하고, 웨이퍼의 휨도 감소시키는 반도체 칩의 제조 방법을 제공하는 것에 있다.
본 발명자는 검토 결과, 상기 과제를 해결하는 수단으로서,
편면에 박리성을 갖는 기재 필름과, 상기 기재 필름의 상기 박리성 편면에 설치된 열경화성 수지로 이루어지는 반도체 칩용 보호막을 갖는 보호막 형성용 시트를, 상기 보호막이 반도체 웨이퍼의 이면에 접하도록 첩부시키고,
이어서, 상기 보호막을 경화시키고,
이어서, 이렇게 해서 경화된 보호막으로부터 기재 필름을 박리하는
것을 포함하는 반도체 칩의 제조 방법을 제공하는 것이다.
본 발명의 반도체 칩의 제조 방법은, 반도체 칩용 보호막은 기재 필름이 첩부된 상태로 경화되기 때문에, 경화 전의 핸들링시에 손상되기 어려워져서, 수율이 향상된다. 또한, 보호막의 평탄성이 향상되어 반도체 웨이퍼의 휨을 억제하기 때문에 칩핑을 방지할 수 있다. 다이싱시의 절단 특성도 우수하다.
이하, 본 발명을 보다 상세히 설명한다. 본 명세서에 있어서 「중량 평균 분자량」(Mw라 하는 경우가 있음)이란, 겔 투과 크로마토그래피로 측정한 폴리스티렌 환산의 중량 평균 분자량을 의미한다.
[보호막 형성용 조성물]
처음에, 반도체 칩용 보호막의 형성에 이용되는 조성물은 열경화성 수지 조성물이면 특별히 제한되지 않지만, 페녹시 수지 조성물, 폴리이미드 수지 조성물, (메트)아크릴 수지 조성물, 에폭시 수지 조성물, 말레이미드 수지 조성물 등이 예시된다. 이들은 통상적으로 수지 100 질량부에 실리카, 알루미나 등의 무기 충전제나 실리콘 파우더 등의 충전제를 5 내지 1500 질량부 정도 함유하고, 이것에 추가로 유효량의 경화 촉매 및/또는 경화제를 포함하는 것이다. 수지나 충전제, 경화 촉매 등은 1종 또는 2종 이상을 병용할 수도 있다.
본 발명에서 사용되는 특히 바람직한 열경화성 수지 조성물은
(A) 페녹시 수지, 폴리이미드 수지 및 (메트)아크릴 수지로 이루어지는 군에서 선택되는 적어도 1종의 수지를 100 질량부,
(B) 에폭시 수지를 5 내지 200 질량부,
(C) 충전제를 10 내지 900 질량부 및
(D) 에폭시 수지 경화 촉매를 유효량
포함하는 조성물이다.
-(A) 페녹시 수지, 폴리이미드 수지 및 (메트)아크릴 수지로 이루어지는 선택되는 수지-
ㆍ페녹시 수지:
페녹시 수지는 에피클로로히드린과 비스페놀 A 또는 비스페놀 수지 F 등으로부터 유도되는 수지이다. 바람직하게는 폴리스티렌 환산의 중량 평균 분자량이 10,000 내지 200,000, 보다 바람직하게는 20,000 내지 100,000, 가장 바람직하게는 30,000 내지 80,000이다. 중량 평균 분자량이 상기 하한값 미만인 것은 막을 형성하는 것이 곤란하고, 한편 상기 상한값보다 큰 것에서는 미세한 회로 패턴을 갖는 기판 표면의 요철에 추종하여 간극을 매립하는 데 충분한 유연성을 얻기가 어렵다.
페녹시 수지의 예로서는, 상품명 PKHC, PKHH, PKHJ로 시판되고 있는 것(모두 도모에 가가꾸사 제조), 비스페놀 A 및 비스페놀 F 혼합 타입의 상품명 에피코트 4250, 에피코트 4275, 에피코트 1255HX30으로 시판되고 있는 것(모두 닛본 가야꾸사 제조), 브롬화에폭시를 이용한 에피코트 5580BPX40(모두 닛본 가야꾸사 제조), 비스페놀 A 타입의 상품명 YP-50, YP-50S, YP-55, YP-70으로 시판되고 있는 것(모두 도토 가세이사 제조), 상품명 JER E1256, E4250, E4275, YX6954BH30, YL7290BH30으로 시판되고 있는 것(모두 재팬 에폭시 레진사 제조) 등을 들 수 있다. 상술한 바람직한 중량 평균 분자량을 갖는다는 점에서, JER E1256이 바람직하게 사용된다. 상기 페녹시계 중합체는 말단에 에폭시기를 가지고, 이것이 후술하는 (B) 성분과 반응한다.
상기 페녹시 수지는 1종 단독으로 또는 2종 이상의 조합으로도 사용할 수 있다.
ㆍ폴리이미드 수지:
폴리이미드 수지로서는, 하기 화학식 1로 표시되는 반복 단위를 포함하는 것을 사용할 수 있다.
Figure pat00001
(식 중, X는 방향족환 또는 지방족환을 포함하는 4가의 유기기, Y는 2가의 유기기, q는 1 내지 300의 정수이다.)
상기 폴리이미드 수지는 바람직하게는 중량 평균 분자량이 10,000 내지 200,000, 보다 바람직하게는 20,000 내지 100,000, 가장 바람직하게는 30,000 내지 80,000이다. 중량 평균 분자량이 상기 하한값 미만인 것은 막을 형성하는 것이 곤란하고, 한편 상기 상한값보다 큰 것에서는 미세한 회로 패턴을 갖는 기판 표면의 요철에 추종하여 간극을 매립하는 데 충분한 유연성을 얻기가 어렵다.
상기 폴리이미드 실리콘 수지는 하기 화학식 2로 표시되는 반복 단위를 갖는 폴리아믹산 수지를, 통상법에 의해 탈수, 폐환함으로써 얻을 수 있다.
Figure pat00002
(식 중, X, Y, q는 상기에서 정의한 바와 같다.)
상기 식으로 표시되는 폴리아믹산 수지는, 하기 화학식 3으로 표시되는 테트라카르복실산 이무수물과 하기 화학식 4로 표시되는 디아민을, 통상법에 따라서 거의 등몰로 유기 용제 중에서 반응시킴으로써 얻을 수 있다.
Figure pat00003
(단, X는 상기와 동일한 의미를 나타낸다.)
Figure pat00004
(단, Y는 상기와 동일한 의미를 나타낸다.)
여기서, 상기 화학식 3으로 표시되는 테트라카르복실산 이무수물의 예로서는, 하기의 것을 들 수 있고, 이들은 1종 단독으로 또는 2종 이상을 조합하여 사용할 수도 있다.
Figure pat00005
상기 화학식 4로 표시되는 디아민 중, 바람직하게는 1 내지 80 몰%, 더욱 바람직하게는 1 내지 60 몰%가 하기 화학식 5로 표시되는 디아미노실록산 화합물인 것이, 유기 용제에 대한 용해성, 기재에 대한 접착성, 저탄성, 유연성의 점에서 바람직하다.
Figure pat00006
(식 중, R1은 서로 독립적으로 탄소 원자수 3 내지 9의 2가 유기기이고, R2 및 R3은 각각 독립적으로 비치환 또는 치환된 탄소 원자수 1 내지 8의 1가 탄화수소기이고, m은 1 내지 200의 정수이다.)
상기 탄소 원자수 3 내지 9의 2가 유기기로서는, 예를 들면 -(CH2)3-, -(CH2)4-, -CH2CH(CH3)-, -(CH2)6-, -(CH2)8- 등의 알킬렌기, 하기 화학식
Figure pat00007
중 어느 것으로 표시되는 아릴렌기, 알킬렌ㆍ아릴렌기, -(CH2)3-O-, -(CH2)4-O- 등의 옥시알킬렌기, 하기 화학식
Figure pat00008
중 어느 것으로 표시되는 옥시아릴렌기, 하기 화학식
Figure pat00009
으로 표시되는 옥시알킬렌ㆍ아릴렌기 등의, 에테르 결합을 포함할 수도 있는 2가 탄화수소기를 들 수 있다.
R2 및 R3으로 표시되는 비치환 또는 치환된 탄소 원자수 1 내지 8의 1가 탄화수소기로서는, 예를 들면 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기, tert-부틸기, 헥실기, 시클로헥실기, 2-에틸헥실기, 옥틸기 등의 알킬기, 알릴기, 프로페닐기, 이소프로페닐기, 부테닐기, 이소부테닐기, 헥세닐기 등의 알케닐기, 페닐기, 톨릴기, 크실릴기 등의 아릴기, 벤질기, 페닐에틸기 등의 아르알킬기, 이들 탄화수소기의 탄소 원자에 결합한 수소 원자의 일부 또는 전부가 불소, 브롬, 염소 등의 할로겐 원자 등으로 치환된 기, 예를 들면 클로로메틸기, 브로모에틸기, 3,3,3-트리플루오로프로필기 등의 할로겐 치환 알킬기 등을 들 수 있고, 그 중에서도 메틸기 및 페닐기가 바람직하다.
화학식 5의 디아미노실록산 화합물은 1종 단독으로 또는 2종 이상의 조합으로서도 사용할 수 있다.
상기 화학식 5로 표시되는 디아미노실록산 화합물 이외의 상기 화학식 4로 표시되는 디아민으로서는, 예를 들면 p-페닐렌디아민, m-페닐렌디아민, 4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐에테르, 2,2'-비스(4-아미노페닐)프로판, 4,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술피드, 1,4-비스(3-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 1,4-비스(p-아미노페닐술포닐)벤젠, 1,4-비스(m-아미노페닐술포닐)벤젠, 1,4-비스(p-아미노페닐티오에테르)벤젠, 1,4-비스(m-아미노페닐티오에테르)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 2,2-비스[3-메틸-4-(4-아미노페녹시)페닐]프로판, 2,2-비스[3-클로로-4-(4-아미노페녹시)페닐]프로판, 1,1-비스[4-(4-아미노페녹시)페닐]에탄, 1,1-비스[3-메틸-4-(4-아미노페녹시)페닐]에탄, 1,1-비스[3-클로로-4-(4-아미노페녹시)페닐]에탄, 1,1-비스[3,5-디메틸-4-(4-아미노페녹시)페닐]에탄, 비스[4-(4-아미노페녹시)페닐]메탄, 비스[3-메틸-4-(4-아미노페녹시)페닐]메탄, 비스[3-클로로-4-(4-아미노페녹시)페닐]메탄, 비스[3,5-디메틸-4-(4-아미노페녹시)페닐]메탄, 비스[4-(4-아미노페녹시)페닐]술폰, 2,2-비스[4-(4-아미노페녹시)페닐]퍼플루오로프로판 등의 방향족환 함유 디아민 등을 들 수 있고, 바람직하게는 p-페닐렌디아민, m-페닐렌디아민, 4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐에테르, 1,4-비스(3-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 2,2-비스[4-(4-아미노페녹시)페닐]프로판, 2,2-비스[3-메틸-4-(4-아미노페녹시)페닐]프로판 등이다.
바람직하게는, 폴리이미드 수지는 보호막의 접착성의 점에서 페놀성 수산기를 갖는다. 상기 페놀성 수산기는 디아민 화합물로서 페놀성 수산기를 갖는 것을 이용함으로써 구비할 수 있고, 이러한 디아민으로서는, 예를 들면 하기 화학식 6으로 표시되는 구조의 것을 들 수 있다.
Figure pat00010
상기 B의 대표적인 기는 하기 화학식으로 표시되는 기이다.
Figure pat00011
(식 중, R4는 서로 독립적으로 수소 원자; 불소, 브롬, 요소 등의 할로겐 원자; 또는 비치환 또는 치환된 탄소 원자수 1 내지 8의 1가 탄화수소기이고, 각 방향환에 붙어 있는 치환기는 상이할 수도 있고, n은 0 내지 5의 정수이고, A 및 B는 각각 1종 단독으로 또는 2종 이상의 조합일 수도 있고, R은 각각 독립적으로 수소 원자, 할로겐 원자 또는 비치환 또는 치환된 1가 탄화수소기이다.)
상기 비치환 또는 치환된 탄소 원자수 1 내지 8의 1가 탄화수소기로서는, 예를 들면 상기 R2 및 R3에 대해서 예시한 것, 및 에티닐기, 프로피닐기, 부티닐기, 헥시닐기 등의 알키닐기 등을 들 수 있다.
또한, 다른 페놀성 수산기를 갖는 디아민으로서 화학식 7로 표시되는 것을 들 수 있다.
Figure pat00012
(상기 식 중, R은 수소 원자, 불소, 브롬, 요소 등의 할로겐 원자, 또는 탄소 원자수 1 내지 8의 알킬기, 알케닐기, 알키닐기, 트리플루오로메틸기, 페닐기 등의 비치환 또는 할로겐 치환된 1가 탄화수소기이고, 각 방향족환에 붙어 있는 치환기는 상이할 수도 있고, X는 단결합, 메틸렌기 또는 프로필렌기이다.)
상기 페놀성 수산기를 갖는 디아민 화합물 중에서도, 특히 화학식 6으로 표시되는 것 중, 하기 화학식 8로 표시되는 디아민 화합물이 바람직하다.
Figure pat00013
(식 중, R4는 상기에서 정의한 바와 같다.)
상기 페놀성 수산기를 갖는 디아민 화합물의 배합량으로서는, 디아민 화합물 전체의 5 내지 60 질량%, 특히 10 내지 40 질량%인 것이 바람직하다. 상기 배합량이 상기 범위 내인 폴리이미드 실리콘 수지를 이용하면, 접착력이 높으며 유연한 접착층을 형성하는 것이 얻어진다.
또한, 페놀성 수산기의 도입을 위해서 페놀성 수산기를 갖는 모노아민을 이용할 수도 있고, 그의 예로서는 하기 구조를 갖는 모노아민을 들 수 있다.
Figure pat00014
(식 중, D는
Figure pat00015
를 나타내고, R4는 상기와 동일하며, 각 방향환에 붙어 있는 R4는 동일하거나 상이하더라도 상관없고, D는 1종 단독으로 이용할 수도 2종 이상을 병용할 수도 있고, 또한 p는 1 내지 3의 정수이다.)
페놀성 수산기를 갖는 모노아민을 이용하는 경우, 이 배합량으로서는 디아민 화합물 전체에 대하여 1 내지 10 몰%이다.
폴리아믹산 수지는 상술한 각 출발 원료를 불활성인 분위기하에서 용매에 녹이고, 통상 80 ℃ 이하, 바람직하게는 0 내지 40 ℃에서 반응시켜 합성할 수 있다. 얻어진 폴리아믹산 수지를 통상 100 내지 200 ℃, 바람직하게는 150 내지 200 ℃로 승온시킴으로써, 폴리아믹산 수지의 산아미드 부분을 탈수 폐환시켜 목적으로 하는 폴리이미드 수지를 합성할 수 있다.
상기 용매로서는, 얻어지는 폴리아믹산에 불활성인 것이면, 상기 출발 원료를 완전히 용해시킬 수 있는 것이 아니어도 좋다. 예를 들면, 테트라히드로푸란, 1,4-디옥산, 시클로펜타논, 시클로헥사논, γ-부티로락톤, N-메틸피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 및 디메틸술폭시드를 들 수 있고, 바람직하게는 비양성자성 극성 용매, 특히 바람직하게는 N-메틸피롤리돈, 시클로헥사논 및 γ-부티로락톤이다. 이들 용매는 1종 단독으로 또는 2종 이상을 조합하여도 사용할 수 있다.
상기 탈수 폐환을 용이하게 하기 위해서는, 톨루엔, 크실렌 등의 공비 탈수제를 이용하는 것이 바람직하다. 또한, 무수 아세트산/피리딘 혼합 용액을 이용하여 저온에서 탈수 폐환을 행할 수도 있다.
또한, 폴리아믹산 및 폴리이미드 수지의 분자량을 조정하기 위해서, 무수 말레산, 무수 프탈산 등의 디카르복실산 무수물 및/또는 아닐린, n-부틸아민, 상기에 예시된 페놀성 수산기를 갖는 모노아민을 폴리아믹산의 합성에서 첨가할 수도 있다. 단, 디카르복실산 무수물의 첨가량은 테트라카르복실산 이무수물 100 질량부당 통상 0 내지 2 질량부이고, 모노아민의 첨가량은 디아민 100 질량부당 통상 0 내지 2 질량부이다.
(메트)아크릴 수지로서는, 예를 들면 (메트)아크릴산, (메트)아크릴산에스테르 단량체 및 (메트)아크릴산의 그 밖의 유도체로부터 선택되는 2종 이상의 단량체로부터 유도되는 (메트)아크릴산에스테르 공중합체를 들 수 있다. 여기서 (메트)아크릴산에스테르 단량체로서는, 바람직하게는 알킬기의 탄소 원자수가 1 내지 18인 (메트)아크릴산알킬에스테르, 예를 들면 (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산프로필, (메트)아크릴산부틸 등이 이용된다. 또한, (메트)아크릴산의 그 밖의 유도체로서는, 예를 들면 (메트)아크릴산글리시딜, (메트)아크릴산히드록시에틸 등을 들 수 있다.
메타크릴산글리시딜 등을 공단량체로서 공중합함으로써 (메트)아크릴 수지에 글리시딜기를 도입하면, 후술하는 열경화형 접착 성분으로서의 에폭시 수지와의 상용성이 향상되고, 또한 경화 후의 보호막의 Tg가 높아져서 내열성도 향상된다. 또한, 히드록시에틸아크릴레이트 등으로 아크릴계 중합체에 수산기를 도입함으로써, 보호막의 반도체 칩에 대한 밀착성이나 점착 물성의 제어가 용이해진다.
(메트)아크릴 수지의 중량 평균 분자량은 100,000 이상인 것이 바람직하고, 보다 바람직하게는 150,000 내지 1,000,000이다. 또한, (메트)아크릴 수지의 유리 전이 온도는 20 ℃ 이하인 것이 바람직하고, 보다 바람직하게는 -70 내지 0 ℃ 정도로서, 상온(23 ℃)에서는 점착성을 갖는다.
-(B) 에폭시 수지-
본 발명에서 (B) 성분으로서 이용되는 에폭시 수지는, 분자 중에 적어도 2개의 에폭시기를 갖는 화합물이다. 특히, 에폭시 당량이 50 내지 5000 g/eq인 것이 바람직하고, 보다 바람직하게는 100 내지 500 g/eq이다.
상기 에폭시 수지는 중량 평균 분자량이 통상 10000 미만, 바람직하게는 400 내지 9000, 보다 바람직하게는 500 내지 8000이다.
이러한 에폭시 수지로서는, 예를 들면 비스(4-히드록시페닐)메탄, 2,2'-비스(4-히드록시페닐)프로판, 또는 이들의 할로겐화물의 디글리시딜에테르; 및 이들 화합물의 축중합물(이른바, 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지 등); 부타디엔디에폭시드; 비닐시클로헥센디옥시드; 레조르신의 디글리시딜에테르; 1,4-비스(2,3-에폭시프로폭시)벤젠; 4,4'-비스(2,3-에폭시프로폭시)디페닐에테르; 1,4-비스(2,3-에폭시프로폭시)시클로헥센; 비스(3,4-에폭시-6-메틸시클로헥실메틸)아디페이트; 1,2-디히드록시벤젠, 레조르시놀 등의 다가 페놀 또는 다가 알코올과 에피클로로히드린을 축합시켜 얻어지는 에폭시글리시딜에테르 또는 폴리글리시딜에스테르; 페놀노볼락, 크레졸노볼락 등의 노볼락형 페놀 수지(또는 할로겐화 노볼락형 페놀 수지)와 에피클로로히드린을 축합시켜 얻어지는 에폭시노볼락(즉, 노볼락형 에폭시 수지); 과산화법에 의해 에폭시화한 에폭시화 폴리올레핀, 에폭시화 폴리부타디엔; 나프탈렌환 함유 에폭시 수지; 비페닐형 에폭시 수지; 페놀아르알킬형 에폭시 수지; 비페닐아르알킬형 에폭시 수지; 시클로펜타디엔형 에폭시 수지 등을 들 수 있다.
이들 중에서도 (B) 성분으로서 바람직한 것은, 실온에서 액상인 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지이다.
이들 에폭시 수지는 1종 단독으로 또는 2종 이상의 조합으로서도 사용할 수 있다.
(B) 성분의 에폭시 수지의 배합량은, (A) 성분의 수지 100 질량부에 대하여 5 내지 200 질량부, 특히 10 내지 100 질량부인 것이 바람직하다. 에폭시 수지의 배합량이 너무 적으면 접착제 조성물의 접착력이 열악한 경우가 있고, 너무 많으면 접착제층의 유연성이 부족한 경우가 있다.
-(C) 충전제-
충전제로서는, 무기 충전제, 예를 들면 실리카, 알루미나, 산화티탄, 카본 블랙, 은 입자 등의 도전성 입자나 실리콘 수지계 분말을 사용할 수 있다. 실리콘 수지계 분말로서는, 예를 들면 디메틸폴리실록산을 가교한 구조를 갖는 가교형 구상 디메틸폴리실록산 미분말(일본 특허 공개 (평)3-93834호 공보), 가교형 구상 폴리메틸실세스퀴옥산 미분말(일본 특허 공개 (평)3-47848호 공보), 가교형 구상 폴리실록산 고무 표면을 폴리메틸실세스퀴옥산 입자로 피복하여 이루어지는 미분말(일본 특허 공개 (평)7-196815, 일본 특허 공개 (평)9-20631호 공보)을 사용할 수 있다(이하, 폴리메틸실세스퀴옥산 입자로 피복한 실리콘 고무 미립자라 함).
상기 충전제의 배합량은, (A) 성분 100 질량부에 대하여 10 내지 900 질량부, 바람직하게는 100 내지 400 질량부, 보다 바람직하게는 150 내지 350 질량부, 특히 바람직하게는 150 내지 300 질량부이다. 상기 배합량이 너무 적으면, 충전제의 배합 목적인 낮은 흡수성, 낮은 선팽창성 등을 달성하는 것이 곤란해지는 경우가 있다. 한편, 너무 많으면, 보호막 형성용 조성물의 점도를 높여서 필름 기재에 도포할 때의 유동성이 나빠지는 경우가 있다.
(C) 충전제 중 10 내지 100 질량부, 바람직하게는 20 내지 70 질량부는 폴리오르가노실세스퀴옥산 수지로 피복된 실리콘 고무 미립자인 것이 바람직하다.
이러한 폴리오르가노실세스퀴옥산 수지로 피복된 실리콘 고무 미립자를 포함함으로써, 보호막의 절단성이 현저히 향상된다. 상기 배합량이 상기 하한값 미만이면, 다이싱시의 칩핑 보호막의 절단성을 개량하는 것이 곤란하다. 한편, 상기 상한값을 초과하면, 보호막 형성용 조성물의 점도가 너무 높아져서 필름 기재에 도포할 때의 조성물의 유동성이 악화된다. 또한, 보호막의 웨이퍼에 대한 접착력이 부족해지고, 웨이퍼에 첩부시킬 때에 보다 고온을 요구하고, 웨이퍼로부터의 박리가 생기기 쉬워서, 보호막으로서의 신뢰성이 저하되는 경우가 있다.
표면이 폴리오르가노실세스퀴옥산 수지로 피복된 실리콘 고무 미립자는 상술한 공보(일본 특허 공개 (평)7-196815, 9-20631호)에 기재된 방법으로 제조할 수 있다. 또한, 실리콘 복합 파우더, 예를 들면 상품명 KMP600 시리즈(신에츠 가가꾸 고교(주) 제조)로서 시판되고 있는 것을 사용할 수 있다.
(C) 성분의 충전제로서 표면이 폴리오르가노실세스퀴옥산 수지로 피복된 실리콘 고무 미립자 이외의 충전제로서는, 바람직하게는 무기 충전제, 보다 바람직하게는 실리카이다. 실리카로서는, 예를 들면 폭연(爆燃)법으로 제조된 실리카, 용융 실리카, 결정 실리카가 바람직하게 사용된다. 실리카의 평균 입경은 0.1 내지 10 μm인 것이 바람직하고, 보다 바람직하게는 0.5 내지 7 μm이다. 실리카의 평균 입경이 상기 범위 내에 있으면, 도포된 접착층의 표면이 양호한 평활성이 얻어진다. 또한, 최근 접착제층의 두께로서는, 15 내지 50 μm가 요구되는 경우가 많지만, 실리카의 평균 입경이 상기 범위 내에 있으면, 2차 응집된 입자가 존재하여도 상기 요구를 만족시키기 쉽다. 가장 바람직하게는 폭연법으로 제조된 실리카이고, 특히 폭연법으로 제조된 구상 실리카가 바람직하다.
실리카는 수지 성분에 의해 젖기 쉬워지고, 통상법에 따라서 표면 처리될 수도 있다. 표면 처리제로서는, 그의 범용성과 비용 장점 등으로 인하여 실란계(실란 커플링제)가 바람직하다. 실란 커플링제로서 해당 알콕시실란으로서는, 글리시독시메틸트리메톡시실란, 글리시독시메틸트리에톡시실란, α-글리시독시에틸트리메톡시실란, α-글리시독시에틸트리에톡시실란, β-글리시독시에틸트리메톡시실란, β-글리시독시에틸트리에톡시실란, α-글리시독시프로필트리메톡시실란, α-글리시독시프로필트리에톡시실란, β-글리시독시프로필트리메톡시실란, β-글리시독시프로필-글리시독시프로필트리에톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, α-글리시독시부틸트리메톡시실란, α-글리시독시부틸트리에톡시실란, β-글리시독시부틸트리메톡시실란, β-글리시독시부틸트리에톡시실란, γ-글리시독시부틸트리메톡시실란, γ-글리시독시부틸트리에톡시실란, δ-글리시독시부틸트리메톡시실란, δ-글리시독시부틸트리에톡시실란, (3,4-에폭시시클로헥실)메틸트리메톡시실란, (3,4-에폭시시클로헥실)메틸트리에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, β-(3,4-에폭시시클로헥실)에틸트리에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리 프로폭시실란, β-(3,4-에폭시시클로헥실)에틸트리부톡시실란, β-(3,4-에폭시시클로헥실)에틸트리페녹시실란, γ-(3,4-에폭시시클로헥실)프로필트리메톡시실란, γ-(3,4-에폭시시클로헥실)프로필트리에톡시실란, δ-(3,4-에폭시시클로헥실)부틸트리메톡시실란, δ-(3,4-에폭시시클로헥실)부틸트리에메톡시실란 등의 트리알콕시실란, N-β-(아미노에틸)γ-아미노프로필트리메톡시실란, N-β-(아미노에틸)γ-아미노프로필메틸디에톡시실란, γ-아미노프로필트리메톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, 트리메톡시실릴프로필나드산 무수물 등, γ-머캅토프로필트리메톡시실란, γ-머캅토프로필트리에톡시실란이 바람직하게 이용된다.
-(D) 에폭시 수지 경화 촉매-
(D) 성분인 에폭시 수지 경화 촉매로서는, 인계 촉매, 아민계 촉매 등이 예시된다.
인계 촉매로서는, 트리페닐포스핀, 트리페닐포스포늄트리페닐보레이트, 테트라페닐포스포늄테트라페닐보레이트 및 하기 화학식으로 표시되는 화합물을 들 수 있다.
Figure pat00016
(식 중, R8 내지 R15는 각각 독립적으로 수소 원자, 불소, 브롬, 요오드 등의 할로겐 원자, 메틸기, 에틸기, 프로필기, 부틸기 등의 탄소 원자수 1 내지 8의 알킬기, 비닐기, 알릴기 등의 탄소 원자수 2 내지 8의 알케닐기, 프로피닐기, 부테닐기 등의 탄소 원자수 2 내지 8의 알키닐기, 페닐기, 톨루일기 등의 탄소 원자수 6 내지 8의 아릴기 등의 1가의 비치환된 탄화수소기, 이들 탄화수소기의 수소 원자의 적어도 일부가 불소, 브롬, 요소 등의 할로겐 원자로 치환된, 예를 들면 트리플루오로메틸기 등의 치환 탄화수소기를 들 수 있고, 또한 메톡시기, 에톡시기, 프로폭시기, 부톡시기 등의 탄소 원자수 1 내지 8의 알콕시기로 치환된 탄화수소기를 들 수 있다. 치환된 1가 탄화수소기에 있어서는 모든 치환기가 동일하거나 각각 다르더라도 상관없다.)
인계 촉매로 특히 바람직한 구체예는, 트리페닐포스핀, 트리페닐포스포늄트리페닐보레이트, 테트라페닐포스포늄테트라페닐보레이트 등이다.
아민계 촉매로서는, 예를 들면 디시안디아미드, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸 등의 이미다졸 유도체 등을 들 수 있다. 이들 중에서 바람직한 것은 디시안디아미드, 2-페닐-4,5-디히드록시메틸이미다졸이다.
(D) 성분의 촉매로서는, 상술한 촉매를 1종 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 특히, 바람직하게는 디시안디아미드가 사용된다.
(D) 성분의 에폭시 수지 경화 촉매의 배합량은 유효량이고, 구체적으로는 (A) 성분의 수지 100 질량부당 5 내지 50 질량부이다.
-그 밖의 임의 성분-
본 발명에서 사용되는 보호막 형성용 조성물은 상술한 성분에 더하여, 필요에 따라서 그 밖의 성분 및 각종 첨가제를 포함할 수 있다.
ㆍ모노에폭시 화합물
(B) 성분의 에폭시 수지(에폭시기를 2 이상 가짐) 외에, 본 발명의 목적을 손상시키지 않는 양으로 모노에폭시 화합물을 배합하는 것은 상관없다. 예를 들면, 이러한 모노에폭시 화합물로서는, 스티렌옥시드, 시클로헥센옥시드, 프로필렌옥시드, 메틸글리시딜에테르, 에틸글리시딜에테르, 페닐글리시딜에테르, 알릴글리시딜에테르, 옥틸렌옥시드, 도데센옥시드 등을 들 수 있다.
ㆍ에폭시 수지의 경화제:
경화제가 필수는 아니지만, 이것을 첨가함으로써 수지 매트릭스의 제어가 가능해져 저선팽창율화, 고Tg화, 저탄성률화 등의 효과를 기대할 수 있다.
이 경화제로서는, 종래부터 알려져 있는 에폭시 수지용 각종 경화제를 사용할 수 있다. 예를 들면, 디에틸렌트리아민, 트리에틸렌테트라민, 디에틸아미노프로필아민, N-아미노에틸피페라진, 비스(4-아미노-3-메틸시클로헥실)메탄, 메타크실릴렌디아민, 멘탄디아민, 3,9-비스(3-아미노프로필)-2,4,8,10-테트라옥사스피로[5.5]운데칸 등의 아민계 화합물; 에폭시 수지-디에틸렌트리아민 어덕트, 아민-에틸렌옥시드 어덕트, 시아노에틸화폴리아민 등의 변성 지방족 폴리아민; 비스페놀 A, 트리메틸올알릴옥시페놀, 저중합도의 페놀노볼락 수지, 에폭시화 또는 부틸화페놀 수지, "Super Beckcite" 1001[닛본 라이히홀드 가가꾸 고교(주) 제조], "Hitanol" 4010[(주)히따찌 세이사꾸쇼 제조], Scado form L.9(네덜란드 Scado Zwoll사 제조), Methylon 75108(미국 제네랄 일렉트릭사 제조) 등의 상품명으로 알려져 있는 분자 중에 적어도 2개의 페놀성 수산기를 함유하는 페놀 수지; "Beckamine" P.138[닛본 라이히홀드 가가꾸 고교(주) 제조], "멜란"[(주)히따찌 세이사꾸쇼 제조], "U-Van" 10R[도요 고아쯔 고교(주) 제조] 등의 상품명으로 알려져 있는 탄소 수지; 멜라민 수지, 아닐린 수지 등의 아미노 수지; 화학식 HS(C2H4OCH2OC2H4SS)nC2H4OCH2OC2H4SH(n=1 내지 10의 정수)로 나타내어지는 것과 같은 1 분자 중에 머캅토기를 적어도 2개 갖는 폴리술피드 수지; 무수 프탈산, 무수 헥사히드로프탈산, 무수 테트라히드로프탈산, 무수 피로멜리트산, 메틸나드산, 도데실무수 숙신산, 무수 클로렌드산 등의 유기산 또는 그의 무수물(산무수물) 등을 들 수 있다.
상기 경화제 중에서도 페놀계 수지(특히 페놀노볼락 수지)가, 본 발명에서 사용되는 보호막 형성용 조성물에 양호한 성형 작업성을 제공함과 동시에 우수한 내습성을 제공하고, 또한 독성이 없고, 비교적 저렴하기 때문에 바람직하다.
상기 경화제는 1종 단독으로 이용할 수도 있지만, 각 경화제의 경화 성능 등에 따라서 2종 이상을 병용할 수도 있다.
이 경화제의 양은 (A) 성분의 페녹시 수지 등과 (B) 성분의 에폭시 수지와의 반응을 방해하지 않는 범위에서 그의 종류에 따라서 적절하게 조정된다. 일반적으로는 상기 에폭시 수지 100 질량부에 대하여 1 내지 100 질량부, 바람직하게는 5 내지 50 질량부의 범위에서 사용된다. 100 질량부를 초과하면, 경제적으로 불리해질 뿐 아니라, 에폭시 수지가 희석되어 경화에 장시간이 소요되고, 또한 경화물의 물성이 저하된다고 하는 불리함이 생기는 경우가 있다.
ㆍ용제:
상기 조성물에는, 필요에 따라서 용제, 예를 들면 시클로헥사논, MIBK, MEK 등을 사용할 수 있고, 다른 성분을 용해 또는 분산시켜 도포성을 높일 수 있다.
ㆍ그 밖의 첨가제:
본 발명에서 사용되는 보호막 형성용 조성물에는, 본 발명의 효과를 손상시키지 않는 범위 내에서 무기계 또는 유기계 안료, 염료 등의 착색제, 실란 커플링제, 산화 방지제, 난연제, 대전 방지제, 열안정제 등을 첨가할 수 있다. 예를 들면, 안료, 염료 등을 배합하여 보호막을 착색해두면, 레이저 마크 등이 각인된 경우에 시인성이나 광학 기기 인식 성능이 향상된다.
보호막은, 기재 필름 상에 상기 성분을 혼합하여 얻어지는 보호막 형성용 조성물을, 건조 후의 두께가 5 내지 100 μm, 바람직하게는 10 내지 60 μm가 되도록 그라비아 코터 등 공지된 방법으로 적용하여 얻을 수 있다.
[기재 필름]
기재 필름으로서는, 내열성 필름이 바람직하고, 내열성이 우수한 것으로서는, 예를 들면 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 불소 수지 필름 등을 들 수 있다.
상기 기재 필름은 편면에 박리성을 가질 필요가 있다. 상기 박리성은 불소 수지 필름과 같이 이형 처리를 필요로 하지 않는 것도 있지만, 기재 필름의 표면을 이형 처리하는 것이 바람직하다. 구체적으로는 박리제를 코팅하여 박리제층을 설치함으로써 부여할 수 있다. 박리제로서는, 실리콘 수지계 박리제 및 알키드 수지계 박리제가 바람직하다. 바람직하게는 박리제를 코팅하여 박리제층을 설치한 폴리에틸렌테레프탈레이트 필름이다.
기재의 막 두께는 5 내지 200 μm, 바람직하게는 10 내지 150 μm, 특히 바람직하게는 20 내지 100 μm 정도이다.
박리제층의 건조 상태에서의 평균 두께는 특별히 한정되지 않지만, 0.01 내지 10 μm인 것이 바람직하고, 0.03 내지 0.3 μm인 것이 보다 바람직하다. 박리제층의 평균 두께가 상기 상한값을 초과하면, 박리 시트를 롤상으로 권취하였을 때에, 박리제층 표면과 박리 시트 배면이 접하고, 양자(兩者)가 블로킹되기 쉬워지고, 박리제층의 박리 성능이 이 블로킹에 의해 저하되는 경우가 있다.
실리콘 수지계 박리제도 알키드 수지계 박리제도 종래 공지된 것을 사용할 수 있다.
실리콘 수지계 박리제로서는 기본 골격으로서 디메틸폴리실록산을 갖는 부가 반응 경화형이 바람직하다. 또한, 무관능형 장쇄 실리콘 오일이나 실리콘계 고무를 포함하지 않는 것이 보다 바람직하다.
알키드 수지계 박리제는 다염기산과 다가 알코올의 축중합물(알키드 수지)을 주성분으로 하는 것이고, 변성제로 변성시킨 열경화성 알키드 수지도 포함된다. 다염기산으로서는, 무수 프탈산, 테레프탈산 등의 방향족 다염기산, 숙신산, 아디프산, 말레산, 무수 말레산, 푸마르산 등의 지방족 다염기산 등을 들 수 있다. 다가 알코올로서는, 에틸렌글리콜, 디에틸렌글리콜, 프로필렌글리콜 등의 2가 알코올, 글리세린, 트리메틸올프로판 등의 3가 알코올, 펜타에리트리톨, 디펜타에리트리톨, 소르비톨 등의 다가 알코올 등을 들 수 있다. 변성제로서는, 스테아르산, 리실인산, 올레산, 리놀레산 등을 들 수 있다.
알키드 수지의 중량 평균 분자량은 1000 내지 80000인 것이 바람직하고, 3000 내지 20000인 것이 특히 바람직하다.
본 발명의 방법은 보다 구체적으로는, 예를 들면 이하와 같이 하여 실시하여 반도체 칩을 제조한다.
(1) 표면(앞면)에 회로가 형성된 반도체 웨이퍼의 이면에 기재 필름과 보호 필름으로 이루어지는 보호막 형성용 시트의 보호막측을 첩부하는 공정,
(2) 보호막에 기재 필름을 붙인 채로 가열하여 보호막을 경화하는 공정,
(3) 기재 필름을 보호막으로부터 박리하는 공정,
(4) 반도체 웨이퍼 및 보호막을 다이싱하는 공정.
공정(4)의 다이싱은 다이싱 시트를 이용하여 통상법에 따라서 행할 수 있다. 다이싱에 의해 이면에 보호막을 갖는 반도체 칩이 얻어진다. 상기 칩을 콜렉트 등의 범용 수단에 의해 픽업하여 기판 상에 배치한다. 본 발명의 보호 필름을 이용함으로써, 칩 절단면에 미소한 손상이 발생하기 어려워지므로, 반도체 장치를 높은 수율로 제조할 수 있다.
<실시예>
이하, 실시예에 의해 본 발명을 설명하지만, 본 발명이 하기 실시예로 제한되는 것은 아니다.
<보호막 형성용 조성물의 제조>
각 실시예 및 각 비교예에 있어서, 약 50 질량부의 시클로헥사논에 표 1에 나타내는 양의 (A) 성분을 용해시켰다. 얻어진 용액과, 표 1에 나타내는 양의 다른 성분을 혼합하여 고형분 약 70 질량%의 조성물을 얻었다.
표 1에 나타내는 각 성분은 이하와 같다.
ㆍ(A) 성분
(A-1) 페녹시 수지: Mw 약 60,000, JER 1256(재팬 에폭시 레진사 제조)
(A-2) 폴리이미드 수지: 후술하는 합성법으로 얻어진 것.
(A-3) 아크릴 수지: 아크릴산부틸 55 질량부, 메타크릴산메틸 15 질량부, 메타크릴산글리시딜 20 질량부 및 아크릴산 2-히드록시에틸 15 질량부의 공중합체(중량 평균 분자량 90만, 유리 전이 온도 -28 ℃)
ㆍ(B) 성분
에폭시 수지: RE310S(닛본 가야꾸사 제조), 25 ℃의 점도 15 Pa·s(비스페놀 A 타입 에폭시 수지)
ㆍ(C) 성분
실리카: SE2050, 평균 입경 0.5 μm, 최대 입경 5 μm, KBM-403 처리품, (주)애드마텍크스사 제조(폭연법으로 제조된 구상 실리카)
폴리오르가노실세스퀴옥산 수지로 피복된 실리콘 미립자(상품명: KMP600), 신에츠 가가꾸 고교(주)사 제조)
ㆍ(D) 성분
디시안디아미드(DICY-7): 재팬 에폭시 레진사 제조
ㆍㆍ폴리이미드 수지(A-2)의 합성:
환류 냉각기를 연결한 코크 부착 25 ml 수분 정량 수기(受器), 온도계, 교반기를 구비한 1 리터의 세퍼러블 플라스크에, 하기 구조식으로 표시되는 디아미노실록산(KF-8010, 신에츠 가가꾸사 제조) 49.01 질량부, 반응 용매로서 2-메틸피롤리돈 100 질량부를 투입하고, 80 ℃에서 교반하여 디아민을 분산시켰다. 이것에 산무수물로서 6FDA(2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판) 42.68 질량부와 2-메틸피롤리돈 100 질량부와의 용액을 적하하여 실온에서 2 시간 교반 반응을 행함으로써, 산무수물이 풍부한 아믹산 올리고머를 합성하였다.
Figure pat00017
이어서, 하기 화학식:
Figure pat00018
으로 표시되는 페놀성 수산기를 갖는 디아민(HAB, 와카야마 세이까 제조) 8.31 질량부와 100 질량부의 2-메틸피롤리돈을, 환류 냉각기가 연결된 코크 부착 25 ml 수분 정량 수기, 온도계, 교반기를 구비한 1 리터의 세퍼러블 플라스크에 투입하여 분산시키고, 상기 산무수물이 풍부한 아믹산 올리고머를 적하한 후, 실온에서 16 시간 교반하여 폴리아믹산 용액을 합성하였다. 그 후, 크실렌 25 ml를 투입하고 나서 온도를 높이고, 약 180 ℃에서 2 시간 환류시켰다. 수분 정량 수기에 소정량의 물이 고인 것, 물의 유출이 보이지 않게 된 것을 확인하고, 수분 정량 수기에 고인 유출액을 제거하면서 180 ℃에서 크실렌을 제거하였다. 반응 종료 후, 대과잉의 메탄올 중에 얻어진 반응액을 적하하여 중합체를 석출시키고, 감압 건조시켜 골격 중에 페놀성 수산기를 갖는 폴리이미드 수지를 얻었다.
얻어진 폴리이미드 수지의 적외 흡광 스펙트럼을 측정한 결과, 미반응의 관능기가 있는 것을 나타내는 폴리아믹산에 기초하는 흡수는 나타나지 않고, 1780 cm-1 및 1720 cm-1에 이미드기에 기초하는 흡수를 확인하고, 3500 cm-1에 페놀성 수산기에 기초하는 흡수를 확인하였다. 얻어진 수지의 폴리스티렌 환산의 중량 평균 분자량은 55,000이고, 관능기 당량은 760 g/eq였다.
<박리성 기재 필름의 제조>
ㆍ편면에 알키드 수지계 박리제층을 설치한 기재 필름을, 다음과 같이 하여 제조하였다. 미처리한 폴리에틸렌테레프탈레이트 수지 필름(미츠비시 폴리에스테르 필름(주) 제조, 상품명 「T-100」, 두께 50 μm, 중심선 평균 거칠기(Ra) 0.0833 μm, 최대 돌기 높이(Rp) 0.6833 μm)의 편면에, 스테아릴 변성 알키드 수지와 메틸화멜라민의 혼합물(히타치 가세이 폴리머(주) 제조, 상품명 「테스파인 303」, 고형분 20 질량%) 100 질량부에 산 촉매인 p-톨루엔술폰산 3 질량부를 첨가 혼합한 열경화성 알키드 수지액을, 메이어 바 #4로 도포하고, 140 ℃에서 1 분간 건조시키고, 열경화시켜 박리제층(두께 0.1 μm)을 형성하였다.
ㆍ편면에 실리콘 수지계 박리제층을 설치한 기재 필름을 다음과 같이 하여 제조하였다. 미처리한 폴리에틸렌테레프탈레이트 수지 필름(미츠비시 폴리에스테르 필름(주) 제조, 상품명 「T-100」, 두께 50 μm, 중심선 평균 거칠기(Ra) 0.0833 μm, 최대 돌기 높이(Rp) 0.6833 μm)의 편면에, 박리성 실리콘(신에츠 가가꾸(주) 제조, 상품명 「실리콘 KS-847H」, 고형분 1.4 질량%) 100 질량부에 백금 촉매(신에츠 가가꾸(주) 제조, 상품명 「PL-50T」) 2 질량부를 첨가 혼합한 박리제를 메이어 바 #4로 도포하고, 130 ℃에서 1 분간 건조시켜 박리제층(두께 0.1 μm)을 형성하였다.
<보호막 형성용 시트의 제조>
상술한 바와 같이 제조한 보호막 형성용 조성물을, 상기에서 제조한 알키드 수지계 박리제층을 설치한 PET 필름 및 실리콘 수지계 박리제층을 설치한 PET 필름 각각의 박리제층측 편면에 블레이드 코터로 0.1 m/분으로 도공 후, 110 ℃에서 10 분간 가열 건조시켜 두께 25 μm의 보호막을 형성하고, 보호막 형성용 시트를 제조하였다.
비교를 위해, 두께 50 μm의 미처리한 PET 필름의 편면에 동일하게 하여 두께 25 μm의 보호막을 형성하여, 보호막 형성용 시트를 제조하였다.
<평가 시험>
상기 보호막 형성 시트를 사용하여 본 발명의 방법에 의한 보호막을 다음과 같이 하여 평가하였다. 결과를 표 1에 나타내었다.
ㆍㆍ스크래치 시험:
치수 220 μm×45 mm×45 mm의 실리콘 웨이퍼의 편면 상에, 상기에서 제조한 보호막 형성용 시트의 보호막측을 70 ℃(실리콘 웨이퍼 표면 온도)에서 첩부시켰다. 다음에, PET 필름을 경화된 보호막으로부터 박리하기 전에 PET 필름 상에서 스크래치 시험으로 행하였다. 또한, PET 필름을 경화된 보호막으로부터 박리하여 노출된 보호막 상에서 스크래치 시험으로 행하였다. 이렇게 하여, 보호막에 흠집이 생기는지 어떤지를 조사하였다.
스크래치 시험에서는, 스크래치 시험 장치((주)케이엔티 제조)를 이용하여, PET 필름이 부착된 보호막 또는 보호막을 직접 20 mm/cm의 속도, 4 cm 스트로크로 10회 왕복시켰다.
ㆍㆍ휨 측정 시험:
두께 220 μm의 8 인치의 실리콘 웨이퍼의 경면 상에, 유기 수지 회로 보호층으로서 KJR-651(상품명, 신에츠 가가꾸사 제조)을 1500 rpm에서 스핀 코팅하여 두께 8 μm의 회로 보호층을 얻었다. 이 때의 8 인치 웨이퍼의 휨량은 300 μm였다. 그 후, 이 회로 보호층을 갖는 8 인치 실리콘 웨이퍼의 이면 상에, 상기에서 제조한 보호막 형성용 시트의 보호막측을 70 ℃에서 첩부시킨 후, 190 ℃에서 1 시간의 가열로 경화를 행하였다. 다음에, 휨 측정 장치(아크로매트릭스사 제조, 상품명: PS400)에서 실온에서의 휨 측정을 행하였다. 회로 보호층측을 위쪽으로 하고, 아래쪽으로 볼록해지는 휨을 나타내었을 때에 휨량을 양의 값으로서 표시하였다. 가장 휨이 큰 외주부 2점과 중앙부의 높이차를 휨량으로 하였다.
ㆍㆍ칩핑 시험:
상기에서 얻어진 보호막 형성용 시트를 이용하고, 보호막 첩부 장치(테크노비전사 제조 FM-114)를 이용하여 70 ℃에서 두께 725 μm의 실리콘 웨이퍼(8 인치의 미연마 웨이퍼를, 디스코(주)사 제조 DAG-810을 이용하여 #2000 연마하여 220 μm 두께로 한 웨이퍼)에 첩부시켰다. 그 후, 첩부된 보호막으로부터 기재 시트를 박리한 후, 상기 실리콘 웨이퍼를 하기 조건에서 10 mm×10 mm변(角)의 칩으로 다이싱하고, 얻어진 칩 8개의 현미경 단면 사진을 찍어 단면 방향에서 길이 25 μm 이상의 칩핑 유무를 조사하였다.
다이싱 조건:
사용 장치: DISCO 다이서 DAD-341
컷트 방법: 싱글
날 회전수: 30000 rpm
날 속도: 50 mm/초
다이싱 필름의 두께 85 μm, 다이싱 필름에의 절입(切入): 15 μm
Figure pat00019
비교예 1의 보호 필름은, 표면 친유성기가 본 발명의 범위보다 높은 충전제만을 포함한다. 상기 보호 필름은 절단 특성이 나쁘고, 칩핑이 발생하였다. 이에 대하여, 실시예의 보호막은 접착성이 양호하고, 흠집의 발생이 적고, 웨이퍼의 휨량이 작고, 웨이퍼의 칩핑도 양호하게 방지할 수 있었다.
본 발명의 보호 필름은 실리콘ㆍ칩의 수율을 향상시킬 수 있고, 반도체 장치의 제조에 유용하다.

Claims (5)

  1. 편면에 박리성을 갖는 기재 필름과, 상기 기재 필름의 상기 박리성 편면에 설치된 열경화성 수지 조성물로 이루어지는 반도체 칩용 보호막을 갖는 보호막 형성용 시트를, 상기 보호막이 반도체 웨이퍼의 이면에 접하도록 첩부시키고,
    이어서, 상기 보호막을 경화시키고,
    이어서, 이렇게 해서 경화된 보호막으로부터 기재 필름을 박리하는
    것을 포함하는 반도체 칩의 제조 방법.
  2. 제1항에 있어서, 열경화성 수지 조성물이
    (A) 페녹시 수지, 폴리이미드 수지 및 (메트)아크릴 수지로 이루어지는 군에서 선택되는 적어도 1종의 수지를 100 질량부,
    (B) 에폭시 수지를 5 내지 200 질량부,
    (C) 충전제를 10 내지 900 질량부 및
    (D) 에폭시 수지 경화 촉매를 유효량
    포함하는 조성물인 반도체 칩의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 (C) 충전제 중 10 내지 100 질량부가 폴리오르가노실세스퀴옥산 수지로 피복된 실리콘 고무 미립자인 반도체 칩의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 기재 필름이 편면에 갖는 상기 박리성이, 상기 기재 필름의 표면에 박리제의 피막이 형성되어 부여된 것인 반도체 칩의 제조 방법.
  5. 제4항에 있어서, 상기 박리제가 실리콘계 박리제 또는 알키드계 박리제인 반도체 칩의 제조 방법.
KR1020100045348A 2009-05-15 2010-05-14 반도체 칩의 제조 방법 KR20100123645A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-119328 2009-05-15
JP2009119328 2009-05-15

Publications (1)

Publication Number Publication Date
KR20100123645A true KR20100123645A (ko) 2010-11-24

Family

ID=43073692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100045348A KR20100123645A (ko) 2009-05-15 2010-05-14 반도체 칩의 제조 방법

Country Status (4)

Country Link
JP (1) JP2010287884A (ko)
KR (1) KR20100123645A (ko)
CN (1) CN101887843A (ko)
TW (1) TW201104738A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003934A (ko) * 2014-12-18 2017-01-10 저지앙 마이크로테크 머테리얼 컴퍼니 리미티드 기계식 절단 도구를 사용하여 웨이퍼를 절단하는 방법
WO2019143202A1 (ko) * 2018-01-19 2019-07-25 주식회사 엠티아이 다이싱 공정용 보호코팅제 박리용 박리제
KR20190088875A (ko) * 2018-01-19 2019-07-29 (주)엠티아이 다이싱 공정용 보호코팅제 박리용 박리제
KR20200070227A (ko) * 2017-10-27 2020-06-17 린텍 가부시키가이샤 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법
KR20200074090A (ko) * 2017-10-27 2020-06-24 린텍 가부시키가이샤 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법
KR20200074091A (ko) * 2017-10-27 2020-06-24 린텍 가부시키가이샤 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5990910B2 (ja) * 2012-01-11 2016-09-14 住友ベークライト株式会社 半導体ウエハ等加工用粘着テープ
JP6081123B2 (ja) * 2011-10-08 2017-02-15 三菱樹脂株式会社 基材レス両面粘着シート
JP5648617B2 (ja) * 2011-10-24 2015-01-07 信越化学工業株式会社 熱伝導性接着剤組成物並びにそれを用いた接着用シート及び熱伝導性ダイシング・ダイアタッチフィルム
WO2014092200A1 (ja) * 2012-12-14 2014-06-19 リンテック株式会社 保護膜形成用フィルム
WO2015080098A1 (ja) * 2013-11-27 2015-06-04 東レ株式会社 半導体用樹脂組成物および半導体用樹脂フィルムならびにこれらを用いた半導体装置
CN104449084A (zh) * 2014-11-13 2015-03-25 无锡信大气象传感网科技有限公司 一种高效防锈耐高温芯片
CN104449253A (zh) * 2014-11-13 2015-03-25 无锡信大气象传感网科技有限公司 一种防火耐高温芯片
KR101812209B1 (ko) * 2016-02-16 2017-12-26 주식회사 이오테크닉스 레이저 마킹 장치 및 레이저 마킹 방법
CN107204308A (zh) * 2016-10-08 2017-09-26 武汉市三选科技有限公司 一种薄片和制备方法及含该薄片的电路基板和制备方法
JP6866042B2 (ja) * 2017-09-27 2021-04-28 信越化学工業株式会社 液体の吐出方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003934A (ko) * 2014-12-18 2017-01-10 저지앙 마이크로테크 머테리얼 컴퍼니 리미티드 기계식 절단 도구를 사용하여 웨이퍼를 절단하는 방법
KR20200070227A (ko) * 2017-10-27 2020-06-17 린텍 가부시키가이샤 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법
KR20200074090A (ko) * 2017-10-27 2020-06-24 린텍 가부시키가이샤 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법
KR20200074091A (ko) * 2017-10-27 2020-06-24 린텍 가부시키가이샤 보호막 형성용 복합 시트 및 반도체 칩의 제조 방법
WO2019143202A1 (ko) * 2018-01-19 2019-07-25 주식회사 엠티아이 다이싱 공정용 보호코팅제 박리용 박리제
KR20190088875A (ko) * 2018-01-19 2019-07-29 (주)엠티아이 다이싱 공정용 보호코팅제 박리용 박리제

Also Published As

Publication number Publication date
JP2010287884A (ja) 2010-12-24
TW201104738A (en) 2011-02-01
CN101887843A (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
KR20100123645A (ko) 반도체 칩의 제조 방법
KR101485612B1 (ko) 반도체 웨이퍼용 보호 필름
TWI473871B (zh) An adhesive composition, and a semiconductor wafer protective film forming sheet
KR20120042643A (ko) 반도체 웨이퍼 보호막 형성용 시트
JP4658735B2 (ja) 接着剤組成物及び接着フィルム
TWI573833B (zh) Semiconductor wafer protection film and semiconductor wafer manufacturing method
JP2008124141A (ja) ダイシング・ダイボンド用接着フィルム
JP5298913B2 (ja) 接着剤組成物およびそれを用いた半導体ウエハ用保護シート
JP2010265338A (ja) 接着剤組成物、接着用シート及びダイシング・ダイアタッチフィルム
JP2008248114A (ja) 接着剤組成物
JP2008166578A (ja) 半導体装置の製造方法及び半導体装置
JP2008138124A (ja) 接着剤組成物及び接着性フィルム
JP2010006912A (ja) 接着剤組成物、接着フィルム及びダイシング・ダイアタッチフィルム
JP2008308618A (ja) 接着剤組成物及び接着フィルム
JP5183076B2 (ja) 半導体装置の製造方法
JP2015179769A (ja) 半導体封止用基材付封止材、半導体装置、及び半導体装置の製造方法
JP5168736B2 (ja) 接着剤組成物、接着用シート及びダイシング・ダイアタッチフィルム
JP4586966B2 (ja) 接着剤組成物及び接着フィルム
JP4530126B2 (ja) 接着剤組成物及び接着フイルム
JP2008308552A (ja) 接着剤組成物及び接着フィルム
JP2011057793A (ja) 接着剤組成物およびそれを用いた半導体保護膜形成用シート
JP2019108491A (ja) 中空デバイス封止フィルム用熱硬化性エポキシ樹脂組成物及び中空デバイス封止用熱硬化性エポキシ樹脂フィルム
JP2009132830A (ja) 接着剤組成物およびダイシング・ダイアタッチフィルム
JP2011088966A (ja) 接着剤組成物、接着用シート及びダイシング・ダイアタッチフィルム
JP2014165200A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination