KR20100115279A - Apparatus for burn-in test of semiconductor chip - Google Patents
Apparatus for burn-in test of semiconductor chip Download PDFInfo
- Publication number
- KR20100115279A KR20100115279A KR1020090035075A KR20090035075A KR20100115279A KR 20100115279 A KR20100115279 A KR 20100115279A KR 1020090035075 A KR1020090035075 A KR 1020090035075A KR 20090035075 A KR20090035075 A KR 20090035075A KR 20100115279 A KR20100115279 A KR 20100115279A
- Authority
- KR
- South Korea
- Prior art keywords
- burn
- chip
- test
- zone
- test result
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C17/00—Arrangements for transmitting signals characterised by the use of a wireless electrical link
- G08C17/02—Arrangements for transmitting signals characterised by the use of a wireless electrical link using a radio link
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 반도체 칩의 번인 테스트 장치에 관한 것으로, 특히 번인보드(BIB)와 번인 챔버 밖과 무선통신을 위한 장치를 내장하여 리드/라이트 사이클 시 테스트 하고자 하는 칩의 테스트 결과값을 외부에 구성된 불량을 판정하는 D/C(Driver/Comparator)와 무선으로 송수신하여 번인 테스트시 임피던스(impedance)로 인해 발생되는 시간 딜레이를 해소하여 신뢰성을 갖는 고속의 번인 테스트를 수행할 수 있는 장치에 관한 것이다.The present invention relates to a burn-in test device for a semiconductor chip, and particularly includes a burn-in board (BIB) and a burn-in chamber outside the burn-in chamber, in which a test result value of a chip to be tested during a read / write cycle is defective. The present invention relates to an apparatus capable of performing a fast burn-in test with reliability by eliminating a time delay caused by an impedance during a burn-in test by wirelessly transmitting / receiving with a driver / comparator (D / C) for determining the control.
반도체 제조공정은 크게 FAB이라고 부르는 전공정과, 패키징/테스트(packaging/test)라 부르는 후공정으로 나뉜다.The semiconductor manufacturing process is largely divided into a preprocess called FAB and a postprocess called packaging / test.
상기 전공정은 웨이퍼라 일컫는 실리콘 산화물 박막에 여러 공정(diffusion, photo, etching, ion implanting 및 thin film)을 통해 제조하고자 하는 회로소자를 실장하는 공정이며, 상기 후공정은 전공정을 통해 제조된 웨이퍼상의 개별소자별로 특정 테스트(probe/test)를 한 뒤 소자단위로 절삭(sawing)하여 포장(bonding, molding, trim/form)한 후, 완성된 개별소자에 대한 최종 출하 검 사(burn-in test 및 final test)를 하는 공정이다.The preceding process is a process of mounting a circuit device to be manufactured through various processes (diffusion, photo, etching, ion implanting and thin film) on a silicon oxide thin film called a wafer, and the post process is performed on the wafer manufactured through the previous process. After a specific test (probe / test) for each individual device and sawing (bonding, molding, trim / form) by device unit, the final shipment test (burn-in test and final test).
이 중, 상기 후공정에서 번인 테스트(burn-in test)는 파이널(final) 테스트의 생산성을 높이기 위해 실시하는 테스트로서, 상온에서 125℃까지 올려 테스트를 실행하게 되며, 번인 테스트 후 온도를 60~75℃로 낮춰 패턴 테스트를 하고, 다시 상온으로 내려 테스트된 결과를 소트한다. 이때, 번인 타임은 용도에 따라 다르게 설정된다.Among these, the burn-in test in the post-process is a test performed to increase the productivity of the final test. The burn-in test is performed to raise the temperature to 125 ° C. at room temperature, and the temperature after the burn-in test is 60 ~. The pattern test was lowered to 75 ° C., and the test result was returned to room temperature and sorted. At this time, the burn-in time is set differently according to the use.
이러한 번인 테스트를 위한 반도체 장비는 다음과 같이 1세대 MBT(Memory Burn-in Test), 2세대 MBT, 3세대 MBT로 나뉘며, 1세대 MBT는 번인 결과의 모니터링이 가능한 모니터링 번인 테스터이며, 2세대 MBT는 1세대보다 처리속도가 빠르며 데이터 관리능력까지 갖춘 테스터 장비이며, 3세대는 상기 1세대와 2세대의 기능을 갖추며 디바이스 자체의 특성까지도 테스트 가능한 TDBI(Test During Burn-in)이다.The semiconductor equipment for this burn-in test is divided into the first generation memory burn-in test (MBT), the second generation MBT, and the third generation MBT.The first generation MBT is a monitoring burn-in tester capable of monitoring burn-in results, and the second generation MBT. Is a tester equipment with faster processing speed and data management capability than the first generation, and the third generation is a TDBI (Test During Burn-in) that has the functions of the first and second generations and can test the characteristics of the device itself.
도 1 은 기존의 반도체 칩의 번인 테스트 장치를 나타낸 구성도이다.1 is a configuration diagram showing a burn-in test apparatus of a conventional semiconductor chip.
도 1과 같이, 번인 테스트 장치인 TDBI는 번인 테스트를 위한 테스트 패턴을 다운로드 받아 발생시키는 PG(Pattern Generator) 또는 TG(Tachometer Generator)로 구성된 클럭 발생부(10)와, 상기 클럭 발생부(10)로부터 칩(복수개의 슬롯에 삽입되는 번인보드(BIB)(50)내의 디바이스)(60)을 테스트하기 위한 신호를 받아 연결부(30)를 통해 각각의 칩(60)에 보내고, 상기 연결부(30)를 통해 칩(60)의 출력결과를 검색하기 위한 신호를 받아 통과 및 불량(Pass/Fail)을 판정하는 D/C(Driver/Comparator)(20)로 구성된다.As shown in FIG. 1, the TDBI, which is a burn-in test device, includes a
이러한 종래의 반도체 칩의 번인 테스트 장치는 10MHz 용으로 제작되어 있으며, 또한 번인 테스트 장치 내의 각 보드 및 커넥터와 케이블에서 발생되는 임피던스(Impedance)가 고려되어 있지 않고 있다. 이에 따라 테스트 패턴이 디바이스에 전달되기까지의 시간 딜레이가 발생되어 오류가 발생되며, 이를 해소하기 위해 번인 테스트시에 시간 딜레이를 여유 있게 주게 되면, 테스트 시간이 길어짐에 따라 테스트 성능이 저하되는 문제점이 있다. Such a conventional burn-in test apparatus of a semiconductor chip is manufactured for 10 MHz, and the impedance generated in each board, connector, and cable in the burn-in test apparatus is not considered. As a result, an error occurs due to a time delay before the test pattern is delivered to the device. If a time delay is allowed during burn-in test to solve this problem, the test performance decreases as the test time increases. have.
또한, 도 2a 및 도 2b와 같이 상기 번인보드(50)내 복수개의 슬롯에 삽입되어 있는 칩(60)이 병렬(parallel)로 연결되어 있어, 상기 칩(60)으로 입력되는 테스트 신호가 라이트(write)시에는 도 2a의 그래프와 같이 한 번에 동일한 시간에 모두 라이트 되는데 반해, 칩(60)에서 테스트 결과값을 출력하는 리드(read)시에는 도 2b의 그래프와 같이 개별 선택 리드하여 라이트와 리드시에 SI(Service Information)가 다르다. 이로 인해 동일 주파수로 테스트할 수 없는 문제점이 있다. In addition, as shown in FIGS. 2A and 2B,
한편, 칩(60)의 병렬 연결에 따른 문제점을 해소하기 위해 상기 칩(60)의 연결을 병렬 연결하지 않는 경우는 번인보드 당 테스트할 수 있는 칩(60)의 개수가 줄어들게 되는 문제점이 발생된다.On the other hand, if the connection of the
따라서 칩(60)의 병렬 연결에 따른 문제점을 해소하기 위한 다른 방법으로 번인보드(50)에서 병렬 연결을 없애는 한편, 추가로 채널을 수를 증가시켜 테스트 할 수 있는 칩(60)을 증가시킬 수 있다. 그러나 이처럼 채널수의 증가로 인해 시스템의 원가(cost)가 증가되며, 또한 채널수의 증가에 따른 고속 테스트를 만족하기 위해 다수의 커넥터를 사용해야 하는데, 번인보드(50)의 크기가 제한됨에 따라 상기 번인보드(50)에 구성할 수 있는 커넥터의 수가 제한되어 효과적으로 채널수를 증가시킬 수 없는 문제점이 발생된다.Therefore, while eliminating the parallel connection in the burn-in
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 번인보드 내에 챔버 밖과 무선통신을 하기 위한 장치를 내장하여 리드/라이트 사이클 시 테스트하고자 하는 칩의 테스트를 위한 신호를 무선으로 송수신함으로써 반도체 칩의 고속 번인 테스트 장치를 제공하는데 그 목적이 있다. Therefore, the present invention has been made to solve the above problems, by embedding a device for wireless communication with the outside of the chamber in the burn-in board by wirelessly transmitting and receiving a signal for testing the chip to be tested during the read / write cycle An object of the present invention is to provide a fast burn-in test apparatus for a semiconductor chip.
본 발명의 다른 목적은 리드/라이트 사이클 시 테스트를 위한 신호를 무선으로 송수신함으로써, 테스트 결과값이 라이트 후 리드까지의 시간 딜레이를 줄일 수 있어 번인 테스트의 성능을 향상시킬 수 있도록 한 반도체 칩의 번인 테스트 장치를 제공하는데 있다.Another object of the present invention is to wirelessly transmit and receive a signal for a test during a read / write cycle, thereby reducing the time delay between the test result and the read lead, thereby improving the performance of the burn-in test. To provide a test device.
본 발명의 또 다른 목적은 고속으로 번인 테스트를 수행함에 따라 후공정에서 고가의 장비를 통해 이루어지는 파이널 테스트(final test)를 번인 테스트(burn-in test)에서 수행 가능하도록 하는 반도체 칩의 번인 테스트 장치를 제공하는데 있다.Another object of the present invention is to perform a burn-in test of the final test (burn-in test) to perform a final test (high-end) through expensive equipment in the post-process as the burn-in test at a high speed To provide.
본 발명의 또 다른 목적은 번인보드 내의 칩들을 다수의 구역별로 나누어 각 구역별로 칩들의 번인 테스트를 진행하고 각 구역별로 연결부를 통해 칩의 테스트 결과값을 기존의 유선망을 통해 외부로 출력하여 번인 테스트 시에 시간 딜레이를 줄일 수 있는 반도체 칩의 번인 테스트 장치를 제공하는데 있다.Another object of the present invention is to divide the chips in the burn-in board into a plurality of zones to perform the burn-in test of the chips for each zone and to output the test result of the chip to the outside through the existing wired network through the connection section for each burn-in test The present invention provides a burn-in test apparatus for a semiconductor chip that can reduce time delays.
본 발명의 또 다른 목적은 번인보드 내의 칩들을 다수의 구역별로 나누어 각 구역별로 칩들의 번인 테스트를 진행하여 무선 송수신 장치의 수를 줄이면서 고속으로 번인 테스트를 수행할 수 있는 반도체 칩의 번인 테스트 장치를 제공하는데 있다.Yet another object of the present invention is to divide a chip in a burn-in board into a plurality of zones and perform burn-in tests of the chips in each zone, thereby reducing the number of radio transceivers and performing burn-in tests at a high speed. To provide.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩의 번인 테스트 장치의 특징은 클럭 발생부에서 발생되는 다수개의 칩을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 기반으로 각각의 칩에서 리더 사이클 시 칩의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 주파수로 변조한 후 무선통신을 통해 번인 챔버 밖의 외부 D/C(Driver/Comparator)로 출력하는 무선 송수신부를 포함하는데 있다.The feature of the burn-in test device of the semiconductor chip according to the present invention for achieving the above object is that each chip on the basis of the test signal input during the write cycle of the signal for testing a plurality of chips generated from the clock generator It includes a wireless transceiver that modulates the test result value (voltage value) from the data out pin of the chip during the reader cycle to a frequency and outputs it to an external D / C (Driver / Comparator) outside the burn-in chamber through wireless communication.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩의 번인 테스트 장치의 다른 특징은 번인보드내 칩을 구역별로 적어도 2개 이상의 구역으로 나누고, 각각의 구역별로 구성되어, 클럭 발생부에서 발생되는 다수개의 칩을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 기반으로 각 구역 내에 포함되는 칩에서 리더 사이클 시 칩의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 주파수로 변조한 후 무선통신을 통해 번인 챔버 밖의 외부 D/C로 출력하는 적어도 2개 이상의 송수신부를 포함하는데 있다.Another feature of the burn-in test apparatus of the semiconductor chip according to the present invention for achieving the above object is to divide the chip in the burn-in board into at least two or more zones for each zone, is configured for each zone, generated by the clock generator Based on the test signal input during the write cycle among the signals for testing a plurality of chips, the chip included in each zone modulates the test result value (voltage value) from the data out pin of the chip during the reader cycle into a frequency and then wirelessly It includes at least two transceivers for outputting to the external D / C outside the burn-in chamber through communication.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩의 번인 테스트 장치의 또 다른 특징은 번인보드내 칩을 구역별로 적어도 2개 이상의 구역으로 나누고, 각각의 구역별로 구성되어, 클럭 발생부에서 발생되는 다수개의 칩을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 기반으로 각 구역 내에 포함되는 칩에서 리더 사이클 시 칩의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 연결부를 통해 유선으로 번인 챔버 밖의 외부 D/C로 출력하는 적어도 2개 이상의 송수신부를 포함하는데 있다.Another feature of the burn-in test device of the semiconductor chip according to the present invention for achieving the above object is to divide the chip in the burn-in board into at least two or more zones for each zone, is configured for each zone, generated in the clock generator Based on the test signal input during the write cycle among the signals for testing a plurality of chips, the test result value (voltage value) coming from the data out pin of the chip during the reader cycle from the chips included in each zone to the wire through the connection part. It includes at least two transceivers to output to the external D / C outside the burn-in chamber.
바람직하게 상기 각각의 송수신부는 각 칩에서 입력되는 테스트 결과값을 구역별로 구성된 저장부에 저장한 후, 일정 시간 간격으로 구역별로 저장부에 저장된 테스트 결과값을 상기 D/C로 각각 송신하는 것을 특징으로 한다.Preferably, each transmitting and receiving unit stores the test result values input from each chip in the storage unit configured for each zone, and then transmits the test result values stored in the storage unit for each zone to the D / C at predetermined time intervals. It is done.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩의 번인 테스트 장치의 또 다른 특징은 번인보드내 칩을 구역별로 적어도 2개 이상의 구역으로 나누고, 각각의 구역별로 구성되어, 클럭 발생부에서 다수개의 칩을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 기반으로 각 구역 내에 포함되는 칩에서 리더 사이클 시 칩의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 출력하는 적어도 2개 이상의 무선 송수신부와, 상기 무선 송수신부에서 출력된 테스트 결과값을 입력받아 무선통신을 통해 번인 챔버 밖의 외부 D/C로 출력하는 통합 송수신부를 포함하는데 있다.Another feature of the burn-in test device of the semiconductor chip according to the present invention for achieving the above object is to divide the chip in the burn-in board into at least two or more zones for each zone, and configured for each zone, a plurality of clock generator At least two radios that output the test result value (voltage value) from the data out pin of the chip during the reader cycle in the chip included in each zone based on the test signal input during the write cycle among the signals for testing two chips. It includes a transceiver and an integrated transceiver for receiving the test result value output from the wireless transceiver and output to the external D / C outside the burn-in chamber through wireless communication.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 칩의 번인 테스트 장치의 또 다른 특징은 번인보드내 칩을 구역별로 적어도 2개 이상의 구역으로 나누고, 각각의 구역별로 구성되어, 클럭 발생부에서 다수개의 칩을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 기반으로 각 구역 내에 포함되는 칩에서 리더 사이클 시 칩의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 출력하는 적어도 2개 이상의 무선 송수신부와, 상기 무선 송수신부에서 출력된 테스트 결과값을 연결부를 통해 유선으로 번인 챔버 밖의 외부 D/C로 출력하는 적어도 2개 이상의 통합 송수신부를 포함하는데 있다.Another feature of the burn-in test device of the semiconductor chip according to the present invention for achieving the above object is to divide the chip in the burn-in board into at least two or more zones for each zone, and configured for each zone, a plurality of clock generator At least two radios that output the test result value (voltage value) from the data out pin of the chip during the reader cycle in the chip included in each zone based on the test signal input during the write cycle among the signals for testing two chips. And a transceiver and at least two integrated transceivers for outputting the test result values output from the wireless transceiver to external D / C outside the burned-in chamber through a connection unit.
바람직하게 상기 무선 송수신부에서 출력되는 테스트 결과값은 무선통신 또는 유선통신을 통해 상기 통합 송수신부로 전송되는 것을 특징으로 한다.Preferably, the test result value output from the wireless transceiver is transmitted to the integrated transceiver through wireless or wired communication.
바람직하게 상기 송수신부 또는 상기 통합 송수신부는 테스트 결과값(전압값)을 저장하는 저장부를 포함하고, 상기 저장부는 탈부착이 가능하여 일정 시간 간격으로 상기 번인보드에서 탈착되어 외부로 테스트 결과값을 이동시키는 것을 특징으로 한다.Preferably, the transceiver unit or the integrated transceiver unit includes a storage unit for storing a test result value (voltage value), wherein the storage unit is detachable from the burn-in board at regular intervals to move the test result value to the outside. It is characterized by.
바람직하게 상기 무선 송수신부는 컨트롤러 및 안테나를 포함하여 구성되며, 상기 라이트 사이클 시 입력되는 테스트 신호를 무선통신으로 수신하여 각 칩으로 전달하는 것을 특징으로 한다.Preferably, the wireless transceiver comprises a controller and an antenna, characterized in that for receiving the test signal input during the write cycle to the wireless communication to transmit to each chip.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 칩의 번인 테스트 장치는 다음과 같은 효과가 있다.The burn-in test apparatus of the semiconductor chip according to the present invention as described above has the following effects.
첫째, 리드/라이트 사이클 시 테스트를 위한 신호를 무선으로 송수신함으로써, 테스트 결과가 라이트 후 리드까지의 딜레이 타임을 줄여 테스트 성능을 향상시킬 수 있다.First, by sending and receiving signals for testing wirelessly during the read / write cycle, the test results can improve test performance by reducing the delay time from write to read.
둘째, 번인보드 내의 칩들을 다수의 구역별로 나누어 각 구역별로 칩들의 번인 테스트를 진행하여 고속으로 번인 테스트를 수행할 수 있다.Second, the chips in the burn-in board may be divided into a plurality of zones, and burn-in tests of the chips may be performed in each zone to perform burn-in tests at high speed.
셋째, 번인보드 내의 칩들을 다수의 구역별로 나누어 각 구역별로 칩들의 번인 테스트를 진행하고, 각 구역별로 연결부를 통해 칩의 테스트 결과값을 기존의 유선망을 통해 외부로 출력함으로써, 기존 번인 테스트 장치의 구조상 큰 변경 없이 고속의 높은 테스트 성능을 수행할 수 있다.Third, the chips in the burn-in board are divided into a plurality of zones to perform burn-in tests of the chips in each zone, and the test results of the chips are output to the outside through the existing wired network through the connection unit for each zone. High speed, high test performance can be achieved without major structural changes.
넷째, 고속으로 번인 테스트를 수행함에 따라 후공정에서 고가의 장비를 통해 이루어지는 파이널 테스트(final test)를 번인 테스트(burn-in test)시에 일부 수행할 수 있어 생산성의 향상과 원가를 절감할 수 있다.Fourth, as the burn-in test is performed at high speed, some of the final tests performed by the expensive equipment in the post-process can be performed during the burn-in test, thereby improving productivity and reducing costs. have.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments with reference to the accompanying drawings.
본 발명에 따른 반도체 칩의 번인 테스트 장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한 다.A preferred embodiment of the burn-in test apparatus for a semiconductor chip according to the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be embodied in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
제 1 실시예First embodiment
도 3 은 본 발명의 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도이다.3 is a block diagram illustrating a structure of a burn-in test apparatus of a semiconductor chip according to an exemplary embodiment of the present invention.
도 3과 같이, 번인 테스트 장치는 클럭 발생부(10)에서 다수개의 칩(60)을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 각 칩(60)으로 전달하는 연결부(30)와, 상기 연결부(30)를 통해 전달된 테스트 신호를 기반으로 각각의 칩(60)에서 리더 사이클 시 칩(60)의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 주파수로 변조한 후 무선통신을 통해 번인 챔버(40) 밖의 외부 D/C(20)로 출력하는 무선 송수신부(100a)로 구성된다.As shown in FIG. 3, the burn-in test apparatus includes a
이때, 상기 무선 송수신부(100a)는 컨트롤러 및 안테나를 포함하여 구성되며, 상기 연결부(30)에서 라이트 사이클 시 입력되는 테스트 신호도 무선 송수신부(100a)를 이용하여 무선통신으로 수신하여 각 칩(60)으로 전달할 수도 있다. 그러나 본 명세서에서는 라이트 사이클 시 입력되는 테스트 신호는 도 2a의 그래프와 같이 한 번에 모두 라이트 되기 때문에 이에 따른 시간 딜레이가 발생하지 않으므로, 리드 사이클 시 출력되는 테스트 결과값 만을 상기 무선 송수신부(100)에서 수신하는 것으로 한정하여 설명한다. 그리고 상기한 한정된 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다.At this time, the wireless transceiver 100a includes a controller and an antenna, and the test signal input during the light cycle from the
상기 무선 송수신부(100a)는 각 칩(60)에서 입력되는 테스트 결과값을 실시간으로 상기 D/C(20)로 송신할 수도 있으며, 또한 컨트롤러 및 안테나와 함께 별도 의 저장부를 추가하여, 각 칩(60)에서 입력되는 테스트 결과값을 상기 저장부에 저장한 후, 일정 시간 간격으로 상기 D/C(20)로 송신할 수도 있다. 이때, 상기 무선 송수신부(100a)는 상기 테스트 결과를 D/C(20)에 실시간으로 송신하는 경우에는 상기 D/C(20)에서 수신되는 테스트 결과값들이 동시에 수신될 수 있으므로, 테스트 결과값들 간의 간섭을 줄일 수 있도록 칩(60)별로 서로 다른 반송파(carrier frequency)를 사용하여 송신하는 것이 바람직하다. 그리고 상기 무선 송수신부(100a)는 저장부에 저장된 테스트 결과를 일정 시간 간격으로 상기 D/C(20)로 송신하는 경우는 테스트 결과들이 순차적으로 송신되므로 테스트 결과값들 간의 간섭이 발생되지 않으므로 단일 반송파로 송신하는 것이 바람직하다.The wireless transceiver 100a may transmit a test result value input from each
참고로, 상기 번인보드(50)의 경우 테스트 시에 상온에서 125℃까지 올려 실행하게 되므로, 상기 무선 송수신부(100a)(컨트롤러,안테나,저장부)는 고온에서 사용이 가능하도록 화합물 반도체 중 SiC, GaN을 사용하는 광대역폭 반도체인 고온용 무선칩이 사용되어야 한다. 이때, 상기 고온용 무선칩은 공지된 기술로 이에 따른 상세한 설명은 생략한다. For reference, in the case of the burn-in
이처럼, 번인 테스트를 하고자 하는 칩(60)은 각각에 무선 송수신부(100a)를 설치함으로써, 번인보드(50) 내에 있는 칩(60)들의 시간 딜레이 없이 동시에 테스트할 수 있게 되어 테스트 성능을 향상시킬 수 있다.As such, the
제 2 실시예Second embodiment
그러나 도 3과 같은 구성을 갖는 번인 테스트 장치는 번인 테스트를 수행하기 위해 칩(60)의 개수와 동일한 개수의 무선 송수신부(110a)가 반드시 필요로 한 다. 즉, 400개의 칩(60)을 번인 테스트 할 경우 400개의 무선 송수신부(100a)가 필요하여 번인 테스트 장치의 원가가 높아지는 문제를 가지게 된다. However, the burn-in test apparatus having the configuration as shown in FIG. 3 requires the same number of wireless transceivers 110a as the number of
도 4 는 도 3의 문제를 해결하기 위한 것으로, 다른 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도이다.FIG. 4 is a block diagram illustrating a structure of a burn-in test apparatus of a semiconductor chip according to another exemplary embodiment to solve the problem of FIG. 3.
도 4와 같이, 번인 테스트 장치는 클럭 발생부(10)에서 다수개의 칩(60)을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 각 칩(60)으로 전달하는 연결부(30)와, 번인보드(50)내 칩(60)을 구역별로 다수의 구역(60a)(60b)(60c)(60d)(60e)(60f)으로 나누고, 각각의 구역별로 구성되어, 상기 연결부(30)를 통해 전달된 테스트 신호를 기반으로 각 구역 내에 포함되는 칩(60)에서 리더 사이클 시 칩(60)의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 주파수로 변조한 후 무선통신을 통해 번인 챔버(40) 밖의 외부 D/C(20)로 출력하는 다수개의 무선 송수신부(100b)로 구성된다. 이때, 상기 다수개의 무선 송수신부(100b)를 유선 송수신부로 구성하여 각 구역별로 얻어진 칩(60)의 테스트 결과값을 상기 연결부(30)를 통해 유선으로 번인 챔버(40) 밖의 외부 D/C(20)로 출력할 수도 있다. 그러나 본 실시예에서는 명확한 설명을 위해 무선통신을 통해 외부 D/C(20)로 출력하는 것으로 한정하여 설명한다. 하지만 이는 바람직한 실시예에서 구체적으로 기술하기 위한 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다.As shown in FIG. 4, the burn-in test apparatus includes a
따라서 도 4와 같이 다수의 구역별로 하나씩 무선 송수신부(100b)를 구성하고 있는 번인 테스트 장치를 이용하여 번인 테스트를 수행하면, 먼저 연결부(30)는 클럭 발생부(10)에서 제공되는 각각의 칩(60)을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 구역별로 나누어져 있는 각각의 칩(60)으로 전달한다. Therefore, when the burn-in test is performed by using the burn-in test apparatus configuring the
이어, 상기 칩(60)은 입력된 테스트 신호를 기반으로 테스트된 결과값을 리더 사이클 시 출력하고, 구역별로 구성된 각각의 무선 송수신부(100b)는 자신의 구역 내에 위치하는 복수개의 칩(60)의 데이터 아웃 핀에서 리더 사이클 시 출력되는 테스트 결과값(전압값)을 수신하여 주파수로 변조한 후 무선통신을 통해 번인 챔버(40) 밖의 외부 D/C(20)로 출력한다.Subsequently, the
상기 각각의 무선 송수신부(100b)는 구역별로 각 칩(60)에서 입력되는 테스트 결과값을 실시간으로 상기 D/C(20)로 송신할 수도 있으며, 또한 컨트롤러 및 안테나와 함께 저장부를 구역별로 추가하여, 각 칩(60)에서 입력되는 테스트 결과값을 상기 저장부에 저장한 후, 일정 시간 간격으로 구역별로 상기 저장부에 저장된 테스트 결과값을 상기 D/C(20)로 각각 송신할 수도 있다. The
이처럼 상기 무선 송수신부(100b)는 각각의 구역별로 상기 테스트 결과를 D/C(20)에 실시간으로 송신하는 경우에는 상기 D/C(20)에서 동시에 수신되는 테스트 결과들의 간섭을 줄일 수 있도록 구역별(60a)(60b)(60c)(60d)(60e)(60f)로 서로 다른 반송파(carrier frequency)를 사용하여 송신하는 것이 바람직하다. 그리고 상기 무선 송수신부(100a)는 저장부에 저장된 테스트 결과를 일정 시간 간격으로 상기 D/C(20)로 송신하는 경우는 테스트 결과들이 순차적으로 송신되어 간섭이 발생되지 않으므로 단일 반송파로 송신하는 것이 바람직하다.As such, when the
도 4와 같이, 번인보드(50)를 구역별로 구분하여 번인 테스트를 수행되도록 번인 테스트 장치를 구성함으로써, 도 3의 번인 테스트 장치에 비해 무선 송수신부(100b)의 개수를 줄일 수 있게 된다. 즉, 400개의 칩(60)을 테스트하는 경우, 도 3과 같이 칩(60)의 개수와 동일한 개수의 무선 송수신부(110a)를 구성하는 경우에는 400개의 무선 송수신부(100a)를 필요로 하지만, 도 4와 같이 구역별로 하나의 무선 송수신부(100b)를 구성하는 경우, 10개의 구역으로 나누면 40개의 무선 송수신부(100b)만이 필요하게 되어 번인 테스트 장치의 원가를 줄일 수 있게 된다. As shown in FIG. 4, the burn-in test apparatus is configured to perform the burn-in test by dividing the burn-in
제 3 실시예Third Embodiment
도 5 는 도 3의 문제를 해결하기 위한 또 다른 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도이다.FIG. 5 is a block diagram illustrating a structure of a burn-in test apparatus of a semiconductor chip according to another exemplary embodiment for solving the problem of FIG. 3.
도 5와 같이, 번인 테스트 장치는 클럭 발생부(10)에서 다수개의 칩(60)을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 각 칩(60)으로 전달하는 연결부(30)와, 번인보드(50)내 칩(60)을 구역별로 다수의 구역(60a)(60b)(60c)(60d)(60e)(60f)으로 나누고, 각각의 구역별로 구성되어, 상기 연결부(30)를 통해 전달된 테스트 신호를 기반으로 각 구역 내에 포함되는 칩(60)에서 리더 사이클 시 칩(60)의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 주파수로 변조하는 다수개의 무선 송수신부(100b)와, 상기 다수개의 무선 송수신부(100b)에서 변조된 모든 주파수를 입력받아 무선통신을 통해 번인 챔버(40) 밖의 외부 D/C(20)로 출력하는 통합 무선 송수신부(200)로 구성된다.As shown in FIG. 5, the burn-in test apparatus includes a
따라서 도 5와 같이 다수의 구역별로 하나씩 구성되는 무선 송수신부(100b) 에서 각각 변조된 주파수를 모두 입력받아 외부로 출력하는 통합 무선 송수신부(200)를 구성하고 있는 번인 테스트 장치를 이용하여 번인 테스트를 수행하면, 먼저 번인보드(50)내 칩(60)을 구역별로 다수의 구역(60a)(60b)(60c)(60d)(60e)(60f)으로 나누고, 각 구역별로 하나의 무선 송수신부(100b)를 구성한다. Therefore, the burn-in test using the burn-in test apparatus constituting the
그리고 상기 각 구역별로 구성된 다수의 무선 송수신부(100b)에서 구역 내에 구성된 다수개의 칩(60)의 테스트 결과를 주파수 변조한 후 다시 하나의 통합 무선 송수신부(200)로 송신한다. 이때, 상기 다수의 무선 송수신부(100b)에서 통합 무선 송수신부(200)로 테스트 결과를 송신하는 방식은 무선통신 또는 유선통신 방식 중 어느 하나의 방식으로 이루어지게 된다.In addition, the plurality of
그러면 상기 통합 무선 송수신부(200)는 이렇게 무선 또는 유선으로 송신된 구역별 칩(60)의 테스트 결과를 모아서 무선통신을 통해 번인 챔버(40) 밖의 외부 D/C(20)로 출력한다.Then, the
상기 통합 무선 송수신부(200)는 구역별로 입력된 테스트 결과값을 실시간으로 상기 D/C(20)로 송신할 수도 있으며, 또한 컨트롤러 및 안테나와 함께 저장부를 추가하여, 입력되는 테스트 결과값을 상기 저장부에 저장한 후, 일정 시간 간격으로 상기 D/C(20)로 각각 송신할 수도 있다. 이 경우는 테스트 결과들이 순차적으로 송신되어 간섭이 발생되지 않으므로 단일 반송파로 송신하는 것이 바람직하다.The integrated wireless transmission /
제 4 실시예Fourth embodiment
도 6 은 도 3의 문제를 해결하기 위한 또 다른 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도이다.6 is a block diagram illustrating a structure of a burn-in test apparatus of a semiconductor chip according to another exemplary embodiment for solving the problem of FIG. 3.
도 6와 같이, 번인 테스트 장치는 클럭 발생부(10)에서 다수개의 칩(60)을 테스트하기 위한 신호 중 라이트 사이클 시 입력되는 테스트 신호를 각 칩(60)으로 전달하고, 상기 각 칩(60)에서 테스트된 결과값을 외부로 전달하는 연결부(30)와, 번인보드(50)내 칩(60)을 구역별로 다수의 구역(60a)(60b)(60c)(60d)(60e)(60f)으로 나누고, 각각의 구역별로 구성되어, 상기 연결부(30)를 통해 전달된 테스트 신호를 기반으로 각 구역 내에 포함되는 칩(60)에서 리더 사이클 시 칩(60)의 데이터 아웃 핀에서 나오는 테스트 결과값(전압값)을 주파수로 변조하는 다수개의 무선 송수신부(100b)와, 상기 다수개의 무선 송수신부(100b)에서 변조된 모든 주파수를 입력받아 상기 연결부(30)를 통해 유선으로 번인 챔버(40) 밖의 외부 D/C(20)로 출력하는 통합 유선 송수신부(300)로 구성된다.As illustrated in FIG. 6, the burn-in test apparatus transmits a test signal input during a write cycle among the signals for testing the plurality of
따라서 도 6과 같이 다수의 구역별로 하나씩 구성되는 무선 송수신부(100b)에서 각각 변조된 주파수를 모두 입력받아 연결부(30)를 통해 외부로 출력하는 통합 유선 송수신부(300)를 구성하고 있는 번인 테스트 장치를 이용하여 번인 테스트를 수행하면, 먼저 번인보드(50)내 칩(60)을 구역별로 다수의 구역(60a)(60b)(60c)(60d)(60e)(60f)으로 나누고, 각 구역별로 하나의 유선 송수신부(100b)를 구성한다. Therefore, as shown in FIG. 6, the burn-in test constituting the integrated
그리고 상기 각 구역별로 구성된 다수의 무선 송수신부(100b)에서 구역 내에 구성된 다수개의 칩(60)의 테스트 결과를 주파수 변조한 후 다시 하나의 통합 유선 송수신부(300)로 송신한다. 이때, 상기 다수의 무선 송수신부(100b)에서 통합 유선 송수신부(300)로 테스트 결과를 송신하는 방식은 무선통신 또는 유선통신 방식 중 어느 하나의 방식으로 이루어지게 된다.In addition, the plurality of
그러면 상기 통합 유선 송수신부(300)는 이렇게 무선 또는 유선으로 송신된 구역별 칩(60)의 테스트 결과를 모아서 연결부(30)를 통해 유선으로 번인 챔버(40) 밖의 외부 D/C(20)로 출력한다. 이에 따라, 기존 번인 테스트 장치의 구조상 큰 변경 없이 고속의 높은 테스트 성능을 수행할 수 있다.Then, the integrated wired transmission /
상기 통합 유선 송수신부(300)는 구역별로 입력된 테스트 결과값을 실시간으로 상기 D/C(20)로 송신할 수도 있으며, 또한 컨트롤러 및 안테나와 함께 저장부를 추가하여, 입력되는 테스트 결과값을 상기 저장부에 저장한 후, 일정 시간 간격으로 상기 D/C(20)로 각각 송신할 수도 있다. 이 경우는 테스트 결과들이 순차적으로 송신되어 간섭이 발생되지 않으므로 단일 반송파로 송신하는 것이 바람직하다.The integrated wired transmission /
한편, 상기 도 3 내지 도 6의 구성에서 상기 무선 송수신부(100a)(100b)(200) 및 유선 송수신부(300)내의 저장부에 테스트 결과값을 저장하는 경우에는 무선 송수신부(100a)(100b)(200) 및 유선 송수신부(300)를 통해 상기 D/C(20)로 각각 송신할 수도 있지만, 구성된 무선 송수신부(100a)(100b)(200) 및 유선 송수신부(300)내의 저장부를 탈부착이 가능하도록 구성하여, 관리자에 의해 일정 시간 간격으로 저장부를 번인보드에서 탈착시켜 외부로 테스트 결과값을 이동시킬 수도 있다.Meanwhile, in the case of storing the test result values in the storage units in the
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
도 1 은 기존의 반도체 칩의 번인 테스트 장치를 나타낸 구성도1 is a configuration diagram showing a burn-in test apparatus of a conventional semiconductor chip
도 2a 및 도 2b는 기존의 번인보드내 복수개의 슬롯에 삽입되어 있는 칩이 병렬(parallel) 연결되어 있는 구조와, 이러한 구조에서 라이트/리드 사이클 시 발생되는 딜레이 타임을 설명하기 위한 도면 2A and 2B are diagrams for explaining a structure in which chips inserted into a plurality of slots in a conventional burn-in board are connected in parallel, and a delay time generated during a write / read cycle in such a structure.
도 3 은 본 발명의 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도3 is a block diagram showing the structure of a burn-in test device of a semiconductor chip according to an embodiment of the present invention
도 4 는 본 발명의 다른 실시예에 따른 반도체 칩의 번인 테스트 장치의 구 조를 나타낸 구성도4 is a block diagram showing the structure of a burn-in test device of a semiconductor chip according to another embodiment of the present invention
도 5 는 본 발명의 또 다른 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도5 is a configuration diagram showing the structure of a burn-in test apparatus of a semiconductor chip according to another embodiment of the present invention
도 6 은 도 3의 문제를 해결하기 위한 또 다른 실시예에 따른 반도체 칩의 번인 테스트 장치의 구조를 나타낸 구성도6 is a block diagram illustrating a structure of a burn-in test apparatus of a semiconductor chip according to another exemplary embodiment for solving the problem of FIG. 3.
*도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
10 : 클럭 발생부 20 : D/C(Driver/Comparator)10: clock generator 20: D / C (Driver / Comparator)
30 : 연결부 40 : 챔버30: connection part 40: chamber
50 : 번인보드 60 : 칩50: burn-in board 60: chip
100, 200 : 무선 송수신부 300 : 유선 송수신부 100, 200: wireless transceiver 300: wired transceiver
Claims (20)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20090033656 | 2009-04-17 | ||
KR1020090033656 | 2009-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100115279A true KR20100115279A (en) | 2010-10-27 |
Family
ID=43134221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090035075A KR20100115279A (en) | 2009-04-17 | 2009-04-22 | Apparatus for burn-in test of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100115279A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103336238A (en) * | 2013-07-12 | 2013-10-02 | 山东省科学院自动化研究所 | Automatic on-line batch burning and testing device and testing method for TPMS emitter |
-
2009
- 2009-04-22 KR KR1020090035075A patent/KR20100115279A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103336238A (en) * | 2013-07-12 | 2013-10-02 | 山东省科学院自动化研究所 | Automatic on-line batch burning and testing device and testing method for TPMS emitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1546739B1 (en) | Rf chip testing method and system | |
US8032030B2 (en) | Multiple core system | |
TW201711412A (en) | Method for testing a low power radio frequency (RF) data packet signal transceiver | |
US7675309B2 (en) | Probing system for integrated circuit device | |
TWI692949B (en) | Method for testing a low power radio frequency (rf) data packet signal transceiver | |
TW201711411A (en) | Method for testing a low power radio frequency (RF) data packet signal transceiver | |
US9998350B2 (en) | Testing device and testing method | |
CN109239576B (en) | High-speed optical communication chip test system and method | |
US7174490B2 (en) | Test system rider utilized for automated at-speed testing of high serial pin count multiple gigabit per second devices | |
US7278079B2 (en) | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices | |
US20080209293A1 (en) | Probing system for integrated circuit devices | |
US8294483B2 (en) | Testing of multiple integrated circuits | |
US20030193897A1 (en) | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices | |
KR20100115279A (en) | Apparatus for burn-in test of semiconductor chip | |
KR100676027B1 (en) | Data communication method | |
US7688087B2 (en) | Test apparatus | |
JP2007294758A (en) | Semiconductor test device, communication module test device, wafer test device, and wafer | |
KR20110094747A (en) | Burn-in board capable of testing high speed chips, burn-in test apparatus using the same and method thereof | |
KR20100121217A (en) | High speed tdbi board system | |
CN108155979B (en) | Detection equipment | |
CN116961784B (en) | System and method for testing receiving channel of radio frequency chip | |
KR101100714B1 (en) | Interface apparatus for burnin board | |
KR102191678B1 (en) | SoC TEST SYSTEM | |
US10559374B2 (en) | Circuit topology of memory chips with embedded function test pattern generation module connected to normal access port physical layer | |
KR101046980B1 (en) | Modular burn-in board system for high speed test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111012 Effective date: 20121220 |