KR20100111831A - Semiconductor device chip for self-assembly package - Google Patents

Semiconductor device chip for self-assembly package Download PDF

Info

Publication number
KR20100111831A
KR20100111831A KR1020090030232A KR20090030232A KR20100111831A KR 20100111831 A KR20100111831 A KR 20100111831A KR 1020090030232 A KR1020090030232 A KR 1020090030232A KR 20090030232 A KR20090030232 A KR 20090030232A KR 20100111831 A KR20100111831 A KR 20100111831A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
semiconductor device
center
semiconductor
Prior art date
Application number
KR1020090030232A
Other languages
Korean (ko)
Other versions
KR101021974B1 (en
Inventor
여환국
최성철
문영부
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR1020090030232A priority Critical patent/KR101021974B1/en
Publication of KR20100111831A publication Critical patent/KR20100111831A/en
Application granted granted Critical
Publication of KR101021974B1 publication Critical patent/KR101021974B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A semiconductor chip for self-assembly packages is provided to distinguish the upper side and the lower side of the semiconductor chip by forming a convex part on the rear side of the semiconductor chip. CONSTITUTION: A semiconductor chip(420) is formed on a substrate(410). First electrodes(430, 431, 432) and second electrodes(440, 441, 442) are formed on the upper side of the semiconductor chip. The first electrodes are spaced apart from the second electrodes to be electrically insulated. The first electrodes and the second electrodes are symmetric. The upper side of the semiconductor chip is formed into a rectangular shape or a parallelogram shape.

Description

자기조립 패키지용 반도체 칩{Semiconductor device chip for self-assembly package}Semiconductor chip for self-assembly package

본 발명은 반도체 칩의 패키지에 관한 것으로, 보다 상세하게는, 발광 다이오드의 자기조립(self-assembly) 패키지에 관한 것이다.The present invention relates to a package of a semiconductor chip, and more particularly, to a self-assembly package of a light emitting diode.

발광 다이오드(Light Emitting Diode, LED)는 전기 에너지를 광 에너지로 변환시키는 다이오드의 일종이다. 최근 들어 LED의 용도는 더욱 증가하고 있으며, 대면적의 LED를 구현하기 위한 연구가 활발히 진행되고 있다. 그러나 LED의 면적이 증가될수록 전류를 균일하게 분포시키는 것이 어려워 복잡한 전극의 디자인이 필요하게 되고, 최대효율을 사용하지 못한다는 단점이 있다. 이를 개선하기 위해, 도 1에 도시된 바와 같이, 최적의 크기의 작은 LED 칩(110)이 패키지용 기판(120)에 여러 개 나열되도록 패키지(package)하여, 고출력의 멀티칩 어레이(multi chip array) LED(100)를 제작하는 방법이 제안되고 있다.Light emitting diodes (LEDs) are a type of diode that converts electrical energy into light energy. In recent years, the use of LEDs is increasing, and researches for implementing large-area LEDs are being actively conducted. However, as the area of the LED is increased, it is difficult to distribute the current uniformly, which requires the design of a complex electrode and has the disadvantage of not using the maximum efficiency. In order to improve this, as shown in FIG. 1, a small LED chip 110 of optimal size is packaged to be arranged on the package substrate 120 so that a high power multi chip array is provided. A method of manufacturing the LED 100 has been proposed.

이와 같이, 멀티칩 어레이 LED(100)를 제작하기 위해서는 단일 칩(110)을 패키지용 기판(120)의 정해진 위치에 손쉽게 배치시키는 패키지 기술이 요구되고 있다. 종래에는 패키지를 위해, 각각의 칩을 집어서 정해진 위치에 배치시키는 방 법(pick and place)이 이용되었는데, 이러한 방법은 생산 시간이 증가하고, 공정이 복잡하게 되어 대량 생산에는 적당하지 않다. 특히, 플립칩(flip chip)을 패키지하는 경우에는 생산성 문제가 더욱 심각하게 된다. 따라서 최근에는 오목한 홈부가 형성되어 있는 패키지용 기판에 다량의 칩을 무작위로(random) 분산시킨 후, 칩이 스스로 홈부에 삽입되도록 하는 자기조립(self-assembly) 패키지 방법이 개발되었다. 자기조립 패키지 방법에 대해 도 2에 나타내었다.As such, in order to manufacture the multichip array LED 100, a package technology for easily disposing a single chip 110 at a predetermined position of the package substrate 120 is required. Conventionally, for package, a pick and place method has been used in which each chip is picked and placed in a predetermined position, which increases production time and complexity of the process, which is not suitable for mass production. In particular, when packaging flip chips, productivity problems become more serious. Therefore, recently, a self-assembly package method has been developed in which a large amount of chips are randomly distributed on a package substrate having concave groove portions, and then the chips are inserted into the groove portions by themselves. The self-assembly package method is shown in FIG. 2.

자기조립 패키지는 도 2에 도시한 바와 같이 오목한 홈부(recess area)(215)가 형성되어 있는 패키지용 기판(210) 상에 여러 개의 단일 칩(220)이 분산되어 있는 기체 또는 액체 등의 매질을 흘려, 단일 칩(220)이 오목한 홈부(215)에 스스로 찾아 들어가게 하는 기술이다. 이때 홈부(215)의 바닥면에는 칩(220)이 삽입될 때, 칩(220)의 전극에 대응되는 위치에 칩(220)의 전극과 전기적으로 연결되는 배선 역할을 하는 금속 볼(217)이 형성되어 있다. 보통의 경우 매질은 액체를 이용하는 경우가 많으므로, 이와 같은 자기조립 패키지를 FSA(Fluidic Self Assembly)라고 한다.As shown in FIG. 2, the self-assembly package includes a medium such as gas or liquid in which several single chips 220 are dispersed on a package substrate 210 having a recessed recess area 215 formed therein. It is a technique which flows and makes a single chip 220 find itself in the recessed groove part 215 by itself. In this case, when the chip 220 is inserted into the bottom surface of the groove 215, a metal ball 217 serving as a wire electrically connected to the electrode of the chip 220 is located at a position corresponding to the electrode of the chip 220. Formed. Usually, the medium often uses a liquid, so such a self-assembly package is called FSA (Fluidic Self Assembly).

이러한 자기조립 패키지를 구현하기 위해서는 두 가지 요건을 만족시켜야 한다. 첫째는 칩의 전극이 구별되어야 한다는 것이다. 대부분의 칩 상에는 한 가지 종류의 전극만이 형성되어 있는 것이 아니고, 두 가지 종류의 전극이 존재한다. 예컨대, LED의 경우에는 N 전극과 P 전극이 칩 상에 형성되어 있다. 그리고 패키지용 기판의 오목한 홈부의 바닥면에는 두 가지 종류의 전극에 따라 서로 다른 종류의 배선이 형성되어 있으므로, 칩이 패키지용 기판에 삽입될 때에는 두 가지 종류의 전극이 구별되어 삽입되도록 해야 한다.To implement this self-assembly package, two requirements must be satisfied. The first is that the electrodes of the chip must be distinguished. Not only one type of electrode is formed on most chips, but there are two types of electrodes. For example, in the case of LED, N electrode and P electrode are formed on the chip | tip. Since different types of wires are formed on the bottom surface of the concave groove of the package substrate, two kinds of electrodes must be distinguished and inserted when the chip is inserted into the package substrate.

가공이 용이한 실리콘(Si) 기판을 이용한 반도체 칩의 경우에는 사다리꼴이나 별 모양 등의 형상으로 반도체 칩을 제조하거나, 도 3에 도시된 바와 같이 반도체 칩(310)에 방향을 부여하여, 제1전극(320)과 제2전극(330)을 구별하게 된다. 그러나 반도체 칩의 형상을 정사각형, 직사각형 또는 평행사변형 이외의 형상이 되도록 한다면, 쓸모없는 영역(dead area)이 증가하게 되어, 생산성에 저하되는 문제점이 있고, 사파이어 기판과 같이 가공성이 떨어지는 기판을 이용하는 경우에는 정사각형, 직사각형 또는 평행사변형 이외의 형상으로 기판을 가공하기 어려운 문제점이 있다.In the case of a semiconductor chip using a silicon (Si) substrate that is easy to process, the semiconductor chip may be manufactured in a trapezoidal or star shape, or may be oriented in the semiconductor chip 310 as shown in FIG. The electrode 320 and the second electrode 330 are distinguished from each other. However, if the shape of the semiconductor chip is a shape other than square, rectangular or parallelogram, the dead area is increased, and there is a problem that the productivity is lowered, and a substrate having poor workability such as a sapphire substrate is used. There is a problem that it is difficult to process the substrate into a shape other than square, rectangular or parallelogram.

자기조립 패키지를 구현하기 위한 두 번째 요건은 반도체 칩의 상하가 구별되어야 한다는 것이다. 즉, 패키지용 기판의 오목한 홈부에 반도체 칩의 전극이 형성되어 있는 부분이 아래 방향으로 하여 삽입되어야 한다는 것이다.The second requirement for implementing a self-assembly package is that the top and bottom of the semiconductor chip must be distinguished. That is, the part where the electrode of a semiconductor chip is formed in the recessed groove part of a package substrate should be inserted in the downward direction.

결국, 자기조립 패키지를 구현하기 위해서는 새로운 구조를 갖는 반도체 칩과 패키지용 기판의 필요성이 대두되고 있다.As a result, in order to implement a self-assembly package, there is a need for a semiconductor chip having a new structure and a package substrate.

본 발명이 해결하고자 하는 기술적 과제는 자기조립 패키지할 때, 두 가지 종류의 전극이 구별되는 반도체 칩을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor chip in which two kinds of electrodes are distinguished when self-assembling a package.

상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 반도체 칩의 바람직한 일 실시예는 기판과 상기 기판 상에 형성된 반도체 소자를 구비한 반도체 칩으로, 상기 반도체 소자의 상면에 a 개의 제1전극과 b 개의 제2전극이 각각 이격되어 형성되어 있고, 상기 반도체 소자의 상면의 중심을 기준으로, 360°/n (n은 2 이상의 자연수)의 각도로 상기 반도체 소자를 회전시켰을 때, 회전 전과 회전 후의 상기 반도체 소자의 상면의 형상이 동일하며, 상기 a 및 b는 상기 n의 배수이고, 상기 a 개의 제1전극과 b 개의 제2전극은 각각 상기 반도체 소자의 상면의 중심을 기준으로 n-fold 대칭성(symmetry)을 갖도록 형성된다.In order to solve the above technical problem, a preferred embodiment of the semiconductor chip according to the present invention is a semiconductor chip having a substrate and a semiconductor element formed on the substrate, a first electrode and b on the upper surface of the semiconductor element Two second electrodes spaced apart from each other, wherein the semiconductor device is rotated at an angle of 360 ° / n (n is a natural number of 2 or more) with respect to the center of the upper surface of the semiconductor device. The top surface of the semiconductor device has the same shape, and a and b are multiples of n, and the a first electrode and the b second electrode are each n-fold symmetrical with respect to the center of the top surface of the semiconductor device. symmetry).

상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 반도체 칩의 바람직한 다른 실시예는 기판과 상기 기판 상에 형성된 반도체 소자를 구비한 반도체 칩으로, 상기 반도체 소자의 상면에 a 개의 제1전극과 한 개의 제2전극이 각각 이격되어 형성되어 있고, 상기 반도체 소자의 상면의 중심을 기준으로, 360°/n (n은 2 이상의 자연수)의 각도로 상기 반도체 소자를 회전시켰을 때, 회전 전과 회전 후의 상기 반도체 소자의 상면의 형상이 동일하며, 상기 a는 상기 n의 배수이고, 상기 a 개의 제1전극은 상기 반도체 소자의 상면의 중심을 기준으로 n-fold 대칭성을 갖도 록 형성되며, 상기 제2전극은 상기 반도체 소자의 상면의 중심에 형성된다.Another preferred embodiment of a semiconductor chip according to the present invention for solving the above technical problem is a semiconductor chip having a substrate and a semiconductor element formed on the substrate, a first electrode and a Two second electrodes spaced apart from each other, wherein the semiconductor device is rotated at an angle of 360 ° / n (n is a natural number of 2 or more) with respect to the center of the upper surface of the semiconductor device. The shape of the upper surface of the semiconductor device is the same, a is a multiple of n, the a first electrode is formed to have n-fold symmetry with respect to the center of the upper surface of the semiconductor device, the second electrode Is formed at the center of the upper surface of the semiconductor element.

상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 반도체 칩의 바람직한 또 다른 실시예는 기판과 상기 기판 상에 형성된 반도체 소자를 구비한 반도체 칩으로, 상기 반도체 소자의 상면에 제1전극과 제2전극이 이격되어 형성되어 있고, 상기 제1전극은 원형의 링 형상으로 형성되되, 상기 링 형상의 제1전극의 중심이 상기 반도체 소자의 상면의 중심에 위치하도록 형성되며, 상기 제2전극은 상기 반도체 소자의 상면의 중심에 형성된다.Another preferred embodiment of the semiconductor chip according to the present invention for solving the above technical problem is a semiconductor chip having a substrate and a semiconductor element formed on the substrate, the first electrode and the second on the upper surface of the semiconductor element Electrodes are spaced apart from each other, the first electrode is formed in a circular ring shape, the center of the ring-shaped first electrode is formed so as to be located in the center of the upper surface of the semiconductor device, the second electrode is It is formed in the center of the upper surface of a semiconductor element.

본 발명에 따르면, 반도체 칩에 형성되어 있는 두 가지 종류의 전극을 대칭성있게 여러 개 배치시켜, 자기조립 패키지될 때 전극이 구별되는 것을 구현할 수 있게 된다. 또한, 반도체 칩의 후면에 볼록부를 형성하여 반도체 칩의 상하가 구별되는 것을 구현할 수 있게 된다.According to the present invention, the two kinds of electrodes formed on the semiconductor chip are arranged symmetrically, so that the electrodes are distinguished when they are self-assembled and packaged. In addition, by forming a convex portion on the back of the semiconductor chip it is possible to implement that the top and bottom of the semiconductor chip is distinguished.

이하에서 첨부된 도면들을 참조하여 본 발명에 따른 자기조립 패키지용 반도체 칩의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of a semiconductor chip for a self-assembly package according to the present invention. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.

도 4는 본 발명에 따른 반도체 칩에 대한 개략적인 구성을 나타낸 도면이다.4 is a view showing a schematic configuration of a semiconductor chip according to the present invention.

도 4를 참조하면, 본 발명에 따른 반도체 칩(400, 401, 402)은 기판(410), 반도체 소자(420), 제1전극(430, 431, 432), 제2전극(440, 441, 442) 및 볼록부(450)를 구비한다.Referring to FIG. 4, the semiconductor chips 400, 401, and 402 according to the present invention may include a substrate 410, a semiconductor device 420, first electrodes 430, 431, 432, and second electrodes 440, 441, 442 and the convex portion 450.

본 발명에 따른 반도체 칩(400, 401. 402)은 모든 종류의 반도체 칩일 수 있으나, 특히, 발광다이오드(LED)용 칩일 수 있다. 이를 위해, 기판(410)은 사파이어 기판일 수 있고, 반도체 소자(420)는 기판(410) 상에 형성되며, LED 구조가 포함된 단결정 박막층으로 이루어질 수 있다. The semiconductor chips 400, 401, 402 according to the present invention may be all kinds of semiconductor chips, but in particular, may be light emitting diode (LED) chips. To this end, the substrate 410 may be a sapphire substrate, the semiconductor device 420 is formed on the substrate 410, it may be formed of a single crystal thin film layer containing an LED structure.

반도체 소자(420)의 상면은 반도체 소자(420)의 상면의 중심을 기준으로, 360°/n (n은 2 이상의 자연수)의 각도로 회전시켰을 때, 회전 전, 후의 반도체 소자(420)의 상면의 형상이 동일하도록 형성된다. 쓸모없는 영역(dead area)을 줄이고, 기판(410) 가공을 용이하게 하기 위해, 기판(410)은 정사각형, 직사각형 또는 평행사변형의 형상을 갖도록 형성될 수 있다. 반도체 소자(420)는 기판(410) 상에 형성되는 것이므로, 반도체 소자(420) 역시 정사각형, 직사각형 또는 평행사변형의 형상으로 형성될 수 있다. The top surface of the semiconductor device 420 is rotated at an angle of 360 ° / n (n is a natural number of 2 or more) with respect to the center of the top surface of the semiconductor device 420, and the top surface of the semiconductor device 420 before and after rotation. Are formed to have the same shape. In order to reduce dead area and to facilitate processing of the substrate 410, the substrate 410 may be formed to have a square, rectangular or parallelogram shape. Since the semiconductor device 420 is formed on the substrate 410, the semiconductor device 420 may also be formed in a square, rectangular, or parallelogram shape.

제1전극(430, 431, 432)과 제2전극(440, 441, 442)은 반도체 소자(420)의 상면에 형성될 수 있다. 반도체 소자(420)가 LED 구조가 포함된 단결정 박막층인 경우, 제1전극(430, 431, 432)과 제2전극(440, 441, 442)은 N 전극과 P 전극일 수 있다. 제1전극(430, 431, 432)과 제2전극(440, 441, 442)은 전기적으로 절연되도록 서로 이격되게 형성된다. The first electrodes 430, 431, and 432 and the second electrodes 440, 441, and 442 may be formed on the upper surface of the semiconductor device 420. When the semiconductor device 420 is a single crystal thin film layer including an LED structure, the first electrodes 430, 431, and 432 and the second electrodes 440, 441, and 442 may be N electrodes and P electrodes. The first electrodes 430, 431, 432 and the second electrodes 440, 441, 442 are formed to be spaced apart from each other to be electrically insulated.

제1전극(430, 431, 432)과 제2전극(440, 441, 442)의 개수 및 배치는 크게 세 가지 형태가 가능하다. 이 세 가지 형태를 도 4(a), 도 4(b) 및 도 4(c)에 나타 내었다.The number and arrangement of the first electrodes 430, 431, 432 and the second electrodes 440, 441, 442 can be largely three types. These three forms are shown in Figs. 4 (a), 4 (b) and 4 (c).

우선, 도 4(a)에 도시된 바와 같이 제1전극(430)과 제2전극(440)은 복수 개가 대칭성(symmetry)을 갖도록 형성될 수 있다. 이때, 제1전극(430)과 제2전극(440)의 개수는 각각 상기 n의 배수가 되도록 한다. 그리고 제1전극(430)과 제2전극(440)은 반도체 소자(420) 상면의 중심을 기준으로 n-fold 대칭성을 갖도록 형성된다.First, as illustrated in FIG. 4A, a plurality of first electrodes 430 and second electrodes 440 may be formed to have symmetry. At this time, the number of the first electrode 430 and the second electrode 440 are each a multiple of n. The first electrode 430 and the second electrode 440 are formed to have n-fold symmetry with respect to the center of the upper surface of the semiconductor device 420.

예컨대, 도 4(a)에 도시된 바와 같이, 반도체 소자(420)의 상면의 형상이 직사각형인 경우, 상기 n 값은 2이고, 제1전극(430)과 제2전극(440)은 2, 4, 6, 8...과 같이 2의 배수로 형성될 수 있다. LED의 발광 효율을 높이기 위해서는 제1전극(430)과 제2전극(440)의 개수는 최소화하는 것이 바람직하므로, 제1전극(430)과 제2전극(440)은 각각 2개 형성된다. 이때 2개의 제1전극(430)과 2개의 제2전극(440)은 2-fold 대칭성을 갖도록 형성된다.For example, as shown in FIG. 4A, when the upper surface of the semiconductor device 420 has a rectangular shape, the n value is 2, and the first electrode 430 and the second electrode 440 are 2, 4, 6, 8, ... may be formed in multiples of two. In order to increase the luminous efficiency of the LED, it is preferable to minimize the number of the first electrode 430 and the second electrode 440, and thus, the first electrode 430 and the second electrode 440 are respectively formed. In this case, the two first electrodes 430 and the two second electrodes 440 are formed to have 2-fold symmetry.

다음으로, 도 4(b)에 도시된 바와 같이, 제2전극(441)은 반도체 소자(420)의 상면 중심에 하나 형성되고, 제1전극(431)은 복수 개가 대칭성을 갖도록 형성될 수 있다. 이때 제1전극(431)의 개수는 상기 n의 배수가 되도록 한다. 그리고 제1전극(431)은 반도체 소자(420) 상면의 중심을 기준으로 n-fold 대칭성을 갖도록 형성된다.Next, as shown in FIG. 4B, one second electrode 441 may be formed at the center of the upper surface of the semiconductor device 420, and a plurality of first electrodes 431 may be formed to have symmetry. . At this time, the number of the first electrodes 431 is a multiple of n. The first electrode 431 is formed to have n-fold symmetry with respect to the center of the upper surface of the semiconductor device 420.

예컨대, 도 4(b)에 도시된 바와 같이, 반도체 소자(420) 상면의 형상이 직사각형인 경우, 상기 n 값은 2이고, 제1전극(431)은 2의 배수로 형성된다. 상술한 바와 마찬가지로 LED의 발광 효율을 높이기 위해서, 제1전극(431)은 2개 형성됨이 바 람직하며, 이때 2개의 제1전극(431)은 2-fold 대칭성을 갖도록 형성된다. 2-fold 대칭성이란 180°회전할 경우 동일한 형상이 되는 것을 의미한다.For example, as shown in FIG. 4B, when the upper surface of the semiconductor device 420 has a rectangular shape, the n value is 2 and the first electrode 431 is formed in multiples of two. As described above, in order to increase the light emitting efficiency of the LED, it is preferable that two first electrodes 431 are formed. In this case, the two first electrodes 431 are formed to have 2-fold symmetry. 2-fold symmetry means that the same shape occurs when rotated 180 °.

다음으로, 도 4(c)에 도시된 바와 같이, 제2전극(442)은 반도체 소자(420)의 상면 중심에 하나 형성되고, 제1전극(432)은 원형의 링 형상으로 형성된다. 이때, 링 형상의 제1전극(432)의 중심은 반도체 소자(420) 상면의 중심에 위치하도록 제1전극(432)이 형성된다.Next, as shown in FIG. 4C, one second electrode 442 is formed at the center of the upper surface of the semiconductor device 420, and the first electrode 432 is formed in a circular ring shape. In this case, the first electrode 432 is formed such that the center of the ring-shaped first electrode 432 is located at the center of the upper surface of the semiconductor device 420.

도 4(a), 도 4(b) 및 도 4(c)에서 반도체 소자(420)의 상면의 형상이 직사각형인 경우, 제1전극(430, 431, 432)과 제2전극(440, 441, 442)의 개수와 배치에 대해 도시하고 설명하였으나, 도 4(a), 도 4(b) 및 도 4(c)는 본 발명에 따른 반도체 칩의 일 예일 뿐이고, 다른 형태(반도체 소자의 상면의 형상, 제1전극과 제2전극의 개수와 배치가 다른 형태)도 가능하다. 이를 도 5 내지 도 16에 나타내었다.4A, 4B, and 4C, when the upper surface of the semiconductor device 420 has a rectangular shape, the first electrodes 430, 431, and 432 and the second electrodes 440 and 441 are rectangular. 4 (a), 4 (b) and 4 (c) are only examples of the semiconductor chip according to the present invention, and other forms (top surface of the semiconductor device). Shape, and the number and arrangement of the first electrode and the second electrode are different). This is illustrated in FIGS. 5 to 16.

도 5 및 도 6은 반도체 소자의 상면이 정사각형이고, 제1전극과 제2전극 각각이 4개인 경우, 제1전극과 제2전극 배치를 나타낸 도면들이다. 5 and 6 are diagrams illustrating a first electrode and a second electrode arrangement when the top surface of the semiconductor device is square and each of the first and second electrodes is four.

도 5 및 도 6에 도시된 바와 같이, 반도체 소자(520, 620)의 상면의 형상이 정사각형이면, 반도체 소자(520, 620)의 상면의 중심(A)을 기준으로 90°회전시키면 회전 전후가 동일하게 되므로, 상기 n 값은 4이다. 따라서 반도체 소자(520, 620)의 상면이 정사각형인 경우, 제1전극(530, 630)과 제2전극(540, 640)은 4, 8, 12...와 같이 4의 배수로 형성될 수 있다. LED의 발광 효율을 높이기 위해서는 제1전극(530, 630)과 제2전극(540, 640)의 개수는 최소화하는 것이 바람직하므로, 도 5 및 도 6에 도시된 바와 같이, 제1전극(530, 630)과 제2전극(540, 640)은 각각 4 개 형성될 수 있다. 이때 4개의 제1전극(530, 630)과 4개의 제2전극(540, 640)은 4-fold 대칭성을 갖도록 형성된다. 4-fold 대칭성이란, 중심(A)을 기준으로 90°회전하면 원래와 동일하게 되는 것으로, 도 5 및 도 6에 도시된 바와 같이, 제1전극(530, 630) 4개는 각각 중심(A)과의 거리가 모두 같으며, 90°의 간격으로 형성되면 4-fold 대칭성을 갖는다고 한다. As shown in FIGS. 5 and 6, when the upper surfaces of the semiconductor devices 520 and 620 have a square shape, the front and rear sides of the semiconductor devices 520 and 620 are rotated by 90 ° with respect to the center A of the upper surfaces of the semiconductor devices 520 and 620. Since the same, the n value is 4. Therefore, when the top surfaces of the semiconductor devices 520 and 620 are square, the first electrodes 530 and 630 and the second electrodes 540 and 640 may be formed in multiples of 4, such as 4, 8, 12 ... . In order to increase the luminous efficiency of the LED, the number of the first electrodes 530 and 630 and the second electrodes 540 and 640 is preferably minimized. As shown in FIGS. 5 and 6, the first electrodes 530, Four 630 and four second electrodes 540 and 640 may be formed. In this case, the four first electrodes 530 and 630 and the four second electrodes 540 and 640 are formed to have 4-fold symmetry. 4-fold symmetry means that the original electrode is rotated by 90 ° with respect to the center A. As shown in FIGS. 5 and 6, the four first electrodes 530 and 630 are respectively centered (A). ) Are all equal to each other, and when formed at intervals of 90 ° they are said to have 4-fold symmetry.

이와 같이 반도체 소자(520, 620)의 상면의 형상이 정사각형이고, 각각 4개의 제1전극(530, 630)과 제2전극(540, 640)이 4-fold 대칭성을 갖는 반도체 칩은 어떠한 형태로 패키징되더라도 제1전극(530, 630)과 제2전극(540, 640)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.As described above, semiconductor chips 520 and 620 may have a square shape and four first and second electrodes 530 and 630 and 540 and 640 may have 4-fold symmetry. Even when packaged, the first and second electrodes 530 and 630 and the second and second electrodes 540 and 640 are inserted into a recessed recess area formed in the packaging substrate so that the first and second electrodes 530 and 630 always have the same position. Done.

도 7은 반도체 소자의 상면이 정사각형이고, 제2전극은 중심에 형성되어 있고 제1전극은 4개인 경우, 제1전극과 제2전극 배치를 나타낸 도면이다.FIG. 7 illustrates a first electrode and a second electrode arrangement when the top surface of the semiconductor device is square, the second electrode is formed in the center, and the first electrode is four.

도 7의 경우도 반도체 소자(720)의 상면의 형상이 정사각형이므로 상기 n 값은 4이다. 제2전극(740)은 도 7에 도시된 바와 같이 반도체 소자(720) 상면의 중심(A)에 형성되어 있으므로 어떠한 형태로 패키징되더라도 제2전극(740)은 항상 중심에 위치하게 된다. 그리고 n이 4이므로, 제1전극(730)은 4의 배수 바람직하게는 도 7에 도시된 바와 같이 4개 형성되며, 4개의 제1전극(730)은 4-fold 대칭성을 가진다. 따라서 어떠한 형태로 패키징되더라도 제1전극(730)과 제2전극(740)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.In the case of FIG. 7, the n value is 4 because the top surface of the semiconductor device 720 is square. Since the second electrode 740 is formed at the center A of the upper surface of the semiconductor device 720 as shown in FIG. 7, the second electrode 740 is always positioned at the center regardless of the package. And since n is 4, four first electrodes 730 are formed in multiples of four, as shown in FIG. 7, and four first electrodes 730 have 4-fold symmetry. Therefore, the first electrode 730 and the second electrode 740 are inserted into a recessed recess area formed in the packaging substrate so that the first electrode 730 and the second electrode 740 always have the same position, so that the first electrode and the second electrode can be distinguished. Done.

도 8은 도 7의 전극 배치에 보조전극이 더 형성되어 있는 경우, 제1전극, 제2전극 및 보조전극의 배치를 나타낸 도면이다.8 is a diagram illustrating an arrangement of a first electrode, a second electrode, and an auxiliary electrode when an auxiliary electrode is further formed in the electrode arrangement of FIG. 7.

도 8의 전극 배치는 기본적으로 도 7과 유사하므로, 정사각형 형상을 갖는 반도체 소자(760)의 상면에 4 개의 제1전극(770)과 1개의 제2전극(780)이 형성되어 있다. 이때, 4개의 제1전극(770)은 4-fold 대칭성을 가지도록 형성되고, 1개의 제2전극(780)은 반도체 소자(760) 상면의 중심에 형성된다. 그리고 보조전극(790)은 4개의 제1전극(770)을 연결하는 전극으로서, 원형의 링 형상으로 형성된다. 링 형상의 보조전극(790)은 중심이 반도체 소자(760) 상면의 중심(A)에 위치하도록 형성된다. 이와 같이, 보조전극(790)이 반도체 소자(760) 상면의 중심(A) 주변에 링 형상으로 형성되면, 어떠한 형태로 패키징되더라도, 제1전극(770)과 제2전극(780) 뿐만 아니라, 보조전극(790)도 항상 동일한 위치를 가지게 되므로, 제1전극(770)과 제2전극(780)이 구별 가능하게 된다.Since the electrode arrangement of FIG. 8 is basically similar to that of FIG. 7, four first electrodes 770 and one second electrode 780 are formed on an upper surface of the semiconductor device 760 having a square shape. At this time, four first electrodes 770 are formed to have 4-fold symmetry, and one second electrode 780 is formed at the center of the upper surface of the semiconductor device 760. The auxiliary electrode 790 is an electrode connecting the four first electrodes 770 and is formed in a circular ring shape. The ring-shaped auxiliary electrode 790 is formed such that its center is located at the center A of the upper surface of the semiconductor device 760. As such, when the auxiliary electrode 790 is formed in a ring shape around the center A of the upper surface of the semiconductor device 760, in addition to the first electrode 770 and the second electrode 780, no matter what shape is packaged, Since the auxiliary electrode 790 always has the same position, the first electrode 770 and the second electrode 780 can be distinguished from each other.

도 9 및 도 10은 반도체 소자의 상면이 직사각형이고, 제1전극과 제2전극 각각이 2개인 경우, 제1전극과 제2전극 배치를 나타낸 도면들이다.9 and 10 are diagrams illustrating arrangements of a first electrode and a second electrode when the top surface of the semiconductor device is rectangular and there are two first electrodes and two second electrodes.

도 9 및 도 10에 도시된 바와 같이, 반도체 소자(820, 920)의 상면의 형상이 직사각형이면, 반도체 소자(820, 920)의 상면의 중심(A)을 기준으로 180°회전시키면 회전 전후가 동일하게 되므로, 상기 n 값은 2이다. 따라서 반도체 소자(820, 920)의 상면이 직사각형인 경우, 제1전극(830, 930)과 제2전극(840, 940)은 2, 4, 6, 8...과 같이 2의 배수로 형성될 수 있다. LED의 발광 효율을 높이기 위해서는 제1전극(830, 930)과 제2전극(840, 940)의 개수는 최소화하는 것이 바람직하므로, 도 9 및 도 10에 도시된 바와 같이, 제1전극(830, 930)과 제2전극(840, 940)은 각각 2개 형성될 수 있다. 이때 2개의 제1전극(830, 930)과 2개의 제2전극(840, 940)은 2-fold 대칭성을 갖도록 형성된다. 따라서 2개의 제1전극(830, 930)과 2개의 제2전극(840, 940)은 도 9 및 도 10에 도시된 바와 같이 각각 중심(A)과 동일한 거리에 위치하며 2개의 제1전극(830, 930)과 2개의 제2전극(840, 940)을 잇는 각각의 직선 상에 중심(A)이 위치하게 된다.As shown in FIGS. 9 and 10, when the upper surfaces of the semiconductor devices 820 and 920 have a rectangular shape, the first and second rotations may be rotated by 180 ° with respect to the center A of the upper surfaces of the semiconductor devices 820 and 920. Since the same, the n value is 2. Therefore, when the top surfaces of the semiconductor devices 820 and 920 are rectangular, the first electrodes 830 and 930 and the second electrodes 840 and 940 may be formed in multiples of 2, such as 2, 4, 6, 8,. Can be. In order to increase the luminous efficiency of the LED, it is preferable to minimize the number of the first electrodes 830 and 930 and the second electrodes 840 and 940. As shown in FIGS. 9 and 10, the first electrodes 830, Two 930 and two electrodes 840 and 940 may be formed. In this case, the two first electrodes 830 and 930 and the two second electrodes 840 and 940 are formed to have 2-fold symmetry. Accordingly, the two first electrodes 830 and 930 and the two second electrodes 840 and 940 are positioned at the same distance from the center A as shown in FIGS. 9 and 10, respectively. The center A is positioned on each straight line connecting the 830 and 930 and the two second electrodes 840 and 940.

이와 같이 반도체 소자(820, 920)의 상면의 형상이 직사각형이고, 각각 2개의 제1전극(830, 930)과 제2전극(840, 940)이 2-fold 대칭성을 갖는 반도체 칩은 어떠한 형태로 패키징되더라도 제1전극(830, 930)과 제2전극(840, 940)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.As described above, semiconductor chips 820 and 920 have a rectangular shape, and two semiconductor electrodes 830 and 930 and two electrodes 840 and 940 have 2-fold symmetry, respectively. Even when packaged, the first and second electrodes 830 and 930 and the second and second electrodes 840 and 940 are inserted into recessed recesses formed in the packaging substrate so that the first and second electrodes 830 and 930 always have the same position. Done.

도 11은 반도체 소자의 상면이 평행사변형이고, 제1전극과 제2전극 각각이 2개인 경우, 제1전극과 제2전극 배치를 나타낸 도면이다.FIG. 11 is a diagram illustrating an arrangement of a first electrode and a second electrode when the upper surface of the semiconductor device has a parallelogram and two first electrodes and two second electrodes.

도 11에 도시된 바와 같이, 반도체 소자(1020)의 상면의 형상이 평행사변형이면, 직사각형인 경우와 마찬가지로, 상기 n 값은 2가 된다. 따라서 직사각형인 경우와 동일한 이유로 도 11에 도시된 바와 같이, 제1전극(1030)과 제2전극(1040)은 각각 2개 형성될 수 있다. 그리고 2개의 제1전극(1030)과 2개의 제2전극(1040)은 2-fold 대칭성을 갖도록 형성된다. 따라서 2개의 제1전극(1030)과 2개의 제2전극(1040)은 도 11에 도시된 바와 같이 각각 중심(A)과 동일한 거리에 위치하며 2개의 제1전극(1030)과 2개의 제2전극(1040)을 잇는 각각의 직선 상에 중심(A)이 위치 하게 된다.As illustrated in FIG. 11, when the shape of the upper surface of the semiconductor device 1020 is parallelogram, the n value is equal to 2 as in the case of a rectangular shape. Therefore, as shown in FIG. 11, two first and second electrodes 1030 and 1040 may be formed, for the same reason as in the case of a rectangle. The two first electrodes 1030 and the two second electrodes 1040 are formed to have 2-fold symmetry. Accordingly, the two first electrodes 1030 and the two second electrodes 1040 are located at the same distance from the center A as shown in FIG. 11, respectively. The center A is positioned on each straight line connecting the electrodes 1040.

이와 같이 반도체 소자(1020)의 상면의 형상이 평행사변형이고, 각각 2개의 제1전극(1030)과 제2전극(1040)이 2-fold 대칭성을 갖는 반도체 칩은 어떠한 형태로 패키징되더라도 제1전극(1030)과 제2전극(1040)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.As described above, the semiconductor chip 1020 has a parallelogram shape and the first and second electrodes 1030 and 1040 each have a 2-fold symmetrical semiconductor chip. Since the 1030 and the second electrode 1040 are inserted into a recessed recess area formed in the packaging substrate to have the same position at all times, the first electrode and the second electrode can be distinguished from each other.

도 12는 반도체 소자의 상면이 직사각형이고, 제2전극은 중심에 형성되어 있고 제1전극은 2개인 경우, 제1전극과 제2전극 배치를 나타낸 도면이다.FIG. 12 is a diagram illustrating a first electrode and a second electrode when the top surface of the semiconductor device is rectangular, the second electrode is formed at the center, and the first electrode is two.

도 12의 경우, 반도체 소자(1120)의 상면의 형상이 직사각형이므로 상기 n 값은 2이다. 제2전극(1140)은 도 12에 도시된 바와 같이 반도체 소자(1120) 상면의 중심(A)에 형성되어 있으므로 어떠한 형태로 패키징되더라도 제2전극(1140)은 항상 중심에 위치하게 된다. 그리고 n이 2이므로, 제1전극(1130)은 2의 배수 바람직하게는 도 12에 도시된 바와 같이 2개 형성되며, 2개의 제1전극(1130)은 2-fold 대칭성을 가진다. 따라서 어떠한 형태로 패키징되더라도 제1전극(1130)과 제2전극(1140)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.In the case of FIG. 12, since the shape of the upper surface of the semiconductor device 1120 is rectangular, the n value is 2. Since the second electrode 1140 is formed at the center A of the upper surface of the semiconductor device 1120 as shown in FIG. 12, the second electrode 1140 is always positioned at the center regardless of the package. And since n is 2, two first electrodes 1130 are formed in multiples of 2, preferably as shown in FIG. 12, and the two first electrodes 1130 have 2-fold symmetry. Therefore, the first electrode 1130 and the second electrode 1140 are inserted into a recessed recess area formed in the packaging substrate so that the first electrode 1130 and the second electrode 1140 always have the same position, so that the first electrode and the second electrode can be distinguished. Done.

도 13은 도 12의 전극 배치에 보조전극이 더 형성되어 있는 경우, 제1전극, 제2전극 및 보조전극의 배치를 나타낸 도면이다.FIG. 13 is a diagram illustrating an arrangement of a first electrode, a second electrode, and an auxiliary electrode when an auxiliary electrode is further formed in the electrode arrangement of FIG. 12.

도 13의 전극 배치는 기본적으로 도 12와 유사하므로, 직사각형 형상을 갖는 반도체 소자(1160)의 상면에 2 개의 제1전극(1170)과 1개의 제2전극(1180)이 형성 되어 있다. 이때, 2개의 제1전극(1170)은 2-fold 대칭성을 가지도록 형성되고, 1개의 제2전극(1180)은 반도체 소자(1160) 상면의 중심에 형성된다. 그리고 보조전극(1190)은 2개의 제1전극(1170)을 연결하는 전극으로서, 원형의 링 형상으로 형성된다. 링 형상의 보조전극(1190)은 중심이 반도체 소자(1160) 상면의 중심(A)에 위치하도록 형성된다. 이와 같이, 보조전극(1190)이 반도체 소자(1160) 상면의 중심(A) 주변에 링 형상으로 형성되면, 어떠한 형태로 패키징되더라도, 제1전극(1170)과 제2전극(1180) 뿐만 아니라, 보조전극(1190)도 항상 동일한 위치를 가지게 되므로, 제1전극(1170)과 제2전극(1180)이 구별 가능하게 된다.Since the electrode arrangement of FIG. 13 is basically similar to that of FIG. 12, two first electrodes 1170 and one second electrode 1180 are formed on an upper surface of the semiconductor device 1160 having a rectangular shape. In this case, the two first electrodes 1170 are formed to have 2-fold symmetry, and the one second electrode 1180 is formed at the center of the upper surface of the semiconductor device 1160. In addition, the auxiliary electrode 1190 is an electrode connecting two first electrodes 1170 and is formed in a circular ring shape. The ring-shaped auxiliary electrode 1190 is formed such that its center is located at the center A of the upper surface of the semiconductor device 1160. As such, when the auxiliary electrode 1190 is formed in a ring shape around the center A of the upper surface of the semiconductor device 1160, in addition to the first electrode 1170 and the second electrode 1180, no matter what shape is packaged, Since the auxiliary electrode 1190 always has the same position, the first electrode 1170 and the second electrode 1180 can be distinguished from each other.

도 14는 반도체 소자의 상면이 평행사변형이고, 제2전극은 중심에 형성되어 있고 제1전극은 2개인 경우, 제1전극과 제2전극 배치를 나타낸 도면이다.FIG. 14 is a diagram illustrating a first electrode and a second electrode arrangement when the upper surface of the semiconductor device is parallelogram, the second electrode is formed at the center, and the first electrode is two.

도 14의 경우, 반도체 소자(1220)의 상면의 형상이 평행사변형이므로 상기 n 값은 2이다. 제2전극(1240)은 도 14에 도시된 바와 같이 반도체 소자(1220) 상면의 중심(A)에 형성되어 있으므로 어떠한 형태로 패키징되더라도 제2전극(1240)은 항상 중심에 위치하게 된다. 그리고 n이 2이므로, 제1전극(1230)은 2의 배수 바람직하게는 도 13에 도시된 바와 같이 2개 형성되며, 2개의 제1전극(1230)은 2-fold 대칭성을 가진다. 따라서 어떠한 형태로 패키징되더라도 제1전극(1230)과 제2전극(1240)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.In the case of FIG. 14, since the shape of the upper surface of the semiconductor device 1220 is parallelogram, the n value is two. As shown in FIG. 14, since the second electrode 1240 is formed at the center A of the upper surface of the semiconductor device 1220, the second electrode 1240 is always positioned at the center regardless of the package. And since n is 2, the first electrode 1230 is a multiple of 2, preferably two as shown in Figure 13, the two first electrode 1230 has a 2-fold symmetry. Accordingly, the first electrode 1230 and the second electrode 1240 are inserted into a recessed recess area formed in the packaging substrate so that the first electrode 1230 and the second electrode 1240 always have the same position, so that the first electrode and the second electrode can be distinguished. Done.

도 15는 도 14의 전극 배치에 보조전극이 더 형성되어 있는 경우, 제1전극, 제2전극 및 보조전극의 배치를 나타낸 도면이다.FIG. 15 is a diagram illustrating an arrangement of a first electrode, a second electrode, and an auxiliary electrode when an auxiliary electrode is further formed in the electrode arrangement of FIG. 14.

도 15의 전극 배치는 기본적으로 도 14와 유사하므로, 평행사변형 형상을 갖는 반도체 소자(1260)의 상면에 2-fold 대칭성을 갖는 2 개의 제1전극(1270)이 형성되어 있고, 1개의 제2전극(1280)이 반도체 소자(1260) 상면 중심에 형성되어 있다. 그리고 보조전극(1290)은 2개의 제1전극(1270)을 연결하는 전극으로서, 원형의 링 형상으로 형성되며, 그 중심이 반도체 소자(1260) 상면의 중심(A)에 위치한다.이와 같이, 보조전극(1290)이 반도체 소자(1260) 상면의 중심(A) 주변에 링 형상으로 형성되면, 어떠한 형태로 패키징되더라도, 제1전극(1270)과 제2전극(1280) 뿐만 아니라, 보조전극(1290)도 항상 동일한 위치를 가지게 되므로, 제1전극(1270)과 제2전극(1280)이 구별 가능하게 된다.Since the electrode arrangement of FIG. 15 is basically similar to that of FIG. 14, two first electrodes 1270 having 2-fold symmetry are formed on an upper surface of the semiconductor element 1260 having a parallelogram shape, and one second An electrode 1280 is formed at the center of the upper surface of the semiconductor device 1260. The auxiliary electrode 1290 is an electrode connecting two first electrodes 1270 and is formed in a circular ring shape, the center of which is located at the center A of the upper surface of the semiconductor device 1260. When the auxiliary electrode 1290 is formed in a ring shape around the center A of the upper surface of the semiconductor device 1260, the auxiliary electrode 1270 and the second electrode 1280, as well as the first electrode 1270 and the second electrode 1280, may be formed. Since 1290 always has the same position, the first electrode 1270 and the second electrode 1280 can be distinguished from each other.

도 16은 제1전극이 원형의 링 형상을 갖는 경우, 제1전극과 제2전극의 배치를 나타낸 도면이다.FIG. 16 is a diagram illustrating an arrangement of a first electrode and a second electrode when the first electrode has a circular ring shape.

도 16에 도시된 바와 같이, 반도체 소자(1620)의 상면에는 제1전극(1630)과 제2전극(1640)이 이격되어 형성되어 있다. 제2전극(1640)은 반도체 소자(1620) 상면의 중심(A)에 형성되고 제1전극(1630)은 원형의 링 형상으로 형성된다. 이때 링 형상의 제1전극(1630)은 그 중심이 반도체 소자(1620) 상면의 중심(A)에 위치하도록 형성된다. 도 16과 같이 제1전극(1630)과 제2전극(1640)이 구성되면, 어떠한 형태로 패키징되더라도 제1전극(1630)과 제2전극(1640)은 항상 동일한 위치를 갖도록 패키징용 기판에 형성된 오목한 홈부(recess area)에 삽입되므로, 제1전극과 제2전극이 구별 가능하게 된다.As illustrated in FIG. 16, the first electrode 1630 and the second electrode 1640 are spaced apart from each other on the upper surface of the semiconductor device 1620. The second electrode 1640 is formed at the center A of the upper surface of the semiconductor device 1620, and the first electrode 1630 is formed in a circular ring shape. In this case, the ring-shaped first electrode 1630 is formed such that the center thereof is located at the center A of the upper surface of the semiconductor device 1620. When the first electrode 1630 and the second electrode 1640 are configured as shown in FIG. 16, the first electrode 1630 and the second electrode 1640 are always formed on the packaging substrate so that the first electrode 1630 and the second electrode 1640 are always in the same position. Since it is inserted into a recessed recess, the first electrode and the second electrode can be distinguished.

도 16은 반도체 소자(1620)의 상면이 정사각형인 경우에 대해서 도시하였으 나, 이에 한정된 것은 아니고, 직사각형이나 평행상변형인 경우에도 제2전극은 반도체 소자 상면 중심에 형성되고, 제1전극은 반도체 소자 상면 중심과 동일한 중심을 갖는 원형의 링 형상으로 형성된다면, 패키징시 제1전극과 제2전극이 구별 가능하게 된다.FIG. 16 illustrates a case in which the top surface of the semiconductor device 1620 is square. However, the present invention is not limited thereto, and the second electrode is formed at the center of the top surface of the semiconductor device even in the case of rectangular or parallel phase deformation. If formed in a circular ring shape having the same center as the center of the upper surface of the device, it is possible to distinguish between the first electrode and the second electrode during packaging.

도 17은 본 발명에 따른 반도체 칩에 있어서, 반도체 소자의 상면에 제1부전극과 제2부전극이 형성되어 있는 경우를 나타낸 도면이다.17 illustrates a case in which a first sub electrode and a second sub electrode are formed on an upper surface of a semiconductor device according to the present invention.

반도체 소자(1320)의 면적이 넓게 되면, 제1전극(1330)과 제2전극(1340)만을 이용하는 경우, 전체 반도체 소자(1320)에 흐르는 전류가 균일하게 되도록 하는 것에 어려움이 있다. 따라서 전체 반도체 소자(1320)에 흐르는 전류가 균일하게 되도록 전류 스프레딩(current spreading)을 위해, 도 17에 도시된 바와 같이 제1부전극(1350)과 제2부전극(1360)가 반도체 소자(1320)의 상면에 형성될 수 있다. 제1부전극(1350)은 제1전극(1330)과 전기적으로 연결되어 제1전극(1330)을 통해 흐르는 전류를 스프레딩하는 효과를 나타내기 위한 것이고, 제2부전극(1360)은 제2전극(1340)과 전기적으로 연결되어 제2전극(1340)을 통해 흐르는 전류를 스프레딩하는 효과를 나타내기 위한 것이다.When the area of the semiconductor device 1320 is increased, when only the first electrode 1330 and the second electrode 1340 are used, it is difficult to make the current flowing through the entire semiconductor device 1320 uniform. Accordingly, as shown in FIG. 17, the first sub-electrode 1350 and the second sub-electrode 1360 may be formed of a semiconductor device (i.e., current spreading) so that the current flowing through the entire semiconductor device 1320 is uniform. It may be formed on the upper surface of 1320. The first sub electrode 1350 is electrically connected to the first electrode 1330 to exhibit an effect of spreading a current flowing through the first electrode 1330, and the second sub electrode 1360 is a second electrode. It is to show an effect of spreading the current flowing through the second electrode 1340 is electrically connected to the electrode 1340.

다시 도 4로 돌아가서, 본 발명에 따른 반도체 칩(400, 401, 402)은 볼록부(450)를 구비할 수 있다. 볼록부(450)는 반도체 칩(400, 401, 402)의 상면과 하면을 구분하기 위한 것이다. 즉, 반도체 칩(400, 401, 402)이 패키징될 때, 제1전극(430, 431, 432)과 제2전극(440, 441, 442)이 패키징용 기판에 형성된 오목한 홈부(recess area)를 향하여 정렬되도록 하는 역할을 한다. 이를 위해, 볼록부(450) 는 오목한 홈부(recess area)의 깊이보다 두껍게 되도록 형성되어야 하며, 바람직하게는 50μm 이상의 두께를 갖도록 형성된다. LED의 경우 기판(410)의 후면을 통해 광이 방출되는 구조이므로 광을 투과하는 물질로 이루어지는 것이 바람직하다. 특히 발광하는 파장에 대한 투과도가 높은 재료로 형성된다. 이를 위해, 볼록부(450)는 사파이어 기판 자체를 절삭 가공하여 형성하거나 투명한 UV 에폭시(epoxy)를 도포하여 형성할 수 있다. 볼록부(450)는 반도체 칩(400, 401, 402)의 상면과 하면을 구분하는 역할만 하면 되므로, 모양과 개수에 크게 제한받지 않는다. 볼록부(450)의 예를 도 18에 나타내었다.4, the semiconductor chips 400, 401, and 402 according to the present invention may include convex portions 450. The convex portion 450 is used to distinguish the upper and lower surfaces of the semiconductor chips 400, 401, and 402. That is, when the semiconductor chips 400, 401, and 402 are packaged, the first electrodes 430, 431, and 432 and the second electrodes 440, 441, and 442 form concave recesses formed in the packaging substrate. To be aligned toward To this end, the convex portion 450 should be formed to be thicker than the depth of the recessed recess area, and preferably formed to have a thickness of 50 μm or more. In the case of LED, since light is emitted through the rear surface of the substrate 410, the LED is preferably made of a material that transmits light. In particular, it is formed of a material having high transmittance with respect to the wavelength of emitted light. To this end, the convex portion 450 may be formed by cutting the sapphire substrate itself or by applying a transparent UV epoxy. Since the convex portion 450 only needs to distinguish the upper and lower surfaces of the semiconductor chips 400, 401, and 402, the convex portion 450 is not limited to the shape and number. An example of the convex portion 450 is shown in FIG. 18.

도 18에 도시된 바와 같이, 볼록부(450)는 하나의 직육면체 형태(1450)로 형성되거나, 두 개의 직육면체 형태(1451)로 형성될 수 있다. 또한 삼각뿔 형태(1452)나 반구 형태(1453) 형태로 볼록부(450)가 형성되는 것도 가능하다.As shown in FIG. 18, the convex portion 450 may be formed in one rectangular parallelepiped form 1450 or in two rectangular parallelepiped forms 1451. In addition, the convex portion 450 may be formed in the form of a triangular pyramid shape 1452 or a hemispherical shape 1453.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the present invention belongs to the present invention without departing from the gist of the present invention as claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.

도 1은 멀티칩 어레이(multi chip array) 소자를 개략적으로 나타낸 도면이다.1 is a schematic view of a multi chip array device.

도 2는 자기조립 패키지에 대해 개략적으로 나타낸 도면이다.2 is a schematic view of a self-assembled package.

도 3은 종래의 실리콘 기반의 반도체 칩으로 자기조립 패키지시 전극 구별이 되도록 방향성을 부여한 일 예를 나타낸 도면이다.3 is a diagram illustrating an example in which a direction is provided to distinguish electrodes in a self-assembly package with a conventional silicon-based semiconductor chip.

도 4는 본 발명에 따른 반도체 칩에 대한 개략적인 구성을 나타낸 도면들이다.4 is a view showing a schematic configuration of a semiconductor chip according to the present invention.

도 5 및 도 6은 반도체 소자의 상면이 정사각형이고, 제1전극과 제2전극 각각이 4개인 경우, 제1전극과 제2전극의 배치를 나타낸 도면들이다. 5 and 6 are diagrams illustrating arrangements of the first electrode and the second electrode when the top surface of the semiconductor device is square and the first and second electrodes are four.

도 7은 반도체 소자의 상면이 정사각형이고, 제2전극은 중심에 형성되어 있고 제1전극은 4개인 경우, 제1전극과 제2전극의 배치를 나타낸 도면이다.FIG. 7 illustrates the arrangement of the first electrode and the second electrode when the top surface of the semiconductor device is square, the second electrode is formed at the center, and the first electrode is four.

도 8은 정사각형 형상을 갖는 반도체 소자의 상면에 보조전극이 더 형성되어 있는 경우, 제1전극, 제2전극 및 보조전극의 배치를 나타낸 도면이다.8 is a diagram illustrating an arrangement of a first electrode, a second electrode, and an auxiliary electrode when an auxiliary electrode is further formed on an upper surface of a semiconductor device having a square shape.

도 9 및 도 10은 반도체 소자의 상면이 직사각형이고, 제1전극과 제2전극 각각이 2개인 경우, 제1전극과 제2전극의 배치를 나타낸 도면들이다.9 and 10 illustrate arrangements of the first electrode and the second electrode when the top surface of the semiconductor device is rectangular and has two first electrodes and two second electrodes.

도 11은 반도체 소자의 상면이 평행사변형이고, 제1전극과 제2전극 각각이 2개인 경우, 제1전극과 제2전극 배치를 나타낸 도면이다.FIG. 11 is a diagram illustrating an arrangement of a first electrode and a second electrode when the upper surface of the semiconductor device has a parallelogram and two first electrodes and two second electrodes.

도 12는 반도체 소자의 상면이 직사각형이고, 제2전극은 중심에 형성되어 있고 제1전극은 2개인 경우, 제1전극과 제2전극의 배치를 나타낸 도면이다.FIG. 12 illustrates a layout of a first electrode and a second electrode when the top surface of the semiconductor device is rectangular, the second electrode is formed in the center, and the first electrode is two.

도 13은 직사각형 형상을 갖는 반도체 소자의 상면에 보조전극이 더 형성되어 있는 경우, 제1전극, 제2전극 및 보조전극의 배치를 나타낸 도면이다.FIG. 13 is a diagram illustrating an arrangement of a first electrode, a second electrode, and an auxiliary electrode when an auxiliary electrode is further formed on an upper surface of a semiconductor device having a rectangular shape.

도 14는 반도체 소자의 상면이 평행사변형이고, 제2전극은 중심에 형성되어 있고 제1전극은 2개인 경우, 제1전극과 제2전극의 배치를 나타낸 도면이다.FIG. 14 is a view showing the arrangement of the first electrode and the second electrode when the upper surface of the semiconductor element is parallelogram, the second electrode is formed at the center, and the first electrode is two.

도 15는 평행사변형 형상을 갖는 반도체 소자의 상면에 보조전극이 더 형성되어 있는 경우, 제1전극, 제2전극 및 보조전극의 배치를 나타낸 도면이다.FIG. 15 is a diagram illustrating an arrangement of a first electrode, a second electrode, and an auxiliary electrode when an auxiliary electrode is further formed on an upper surface of a semiconductor device having a parallelogram shape.

도 16은 제1전극이 원형의 링 형상을 갖는 경우, 제1전극과 제2전극의 배치를 나타낸 도면이다.FIG. 16 is a diagram illustrating an arrangement of a first electrode and a second electrode when the first electrode has a circular ring shape.

도 17은 본 발명에 따른 반도체 칩에 있어서, 반도체 소자의 상면에 제1부전극과 제2부전극이 형성되어 있는 경우를 나타낸 도면이다.17 illustrates a case in which a first sub electrode and a second sub electrode are formed on an upper surface of a semiconductor device according to the present invention.

도 18은 본 발명에 따른 반도체 칩에 있어서, 기판의 후면에 형성되어 있는 볼록부의 예를 나타낸 도면들이다.18 is a view showing an example of the convex portion formed on the rear surface of the substrate in the semiconductor chip according to the present invention.

Claims (13)

기판과 상기 기판 상에 형성된 반도체 소자를 구비한 반도체 칩으로,A semiconductor chip having a substrate and a semiconductor element formed on the substrate, 상기 반도체 소자의 상면에 a 개의 제1전극과 b 개의 제2전극이 각각 이격되어 형성되어 있고,A first electrodes and b second electrodes are formed on the upper surface of the semiconductor device to be spaced apart from each other, 상기 반도체 소자의 상면의 중심을 기준으로, 360°/n (n은 2 이상의 자연수)의 각도로 상기 반도체 소자를 회전시켰을 때, 회전 전과 회전 후의 상기 반도체 소자의 상면의 형상이 동일하며,When the semiconductor element is rotated at an angle of 360 ° / n (n is a natural number of 2 or more) with respect to the center of the upper surface of the semiconductor element, the shape of the upper surface of the semiconductor element before and after the rotation is the same, 상기 a 및 b는 상기 n의 배수이고,A and b are multiples of n, 상기 a 개의 제1전극과 b 개의 제2전극은 각각 상기 반도체 소자의 상면의 중심을 기준으로 n-fold 대칭성(symmetry)을 갖도록 형성되는 것을 특징으로 하는 반도체 칩.And the a first electrodes and the b second electrodes are formed to have n-fold symmetry with respect to the center of the upper surface of the semiconductor device. 제1항에 있어서,The method of claim 1, 상기 반도체 소자의 상면은 정사각형 형상으로 형성되고,The upper surface of the semiconductor device is formed in a square shape, 상기 a 및 b는 4로서, 상기 4개의 제1전극과 제2전극은 각각 4-fold 대칭성을 갖는 것을 특징으로 하는 반도체 칩.And a and b are 4, wherein the four first electrodes and the second electrode each have a 4-fold symmetry. 제1항에 있어서,The method of claim 1, 상기 반도체 소자의 상면은 직사각형 또는 평행사변형 형상으로 형성되고,The upper surface of the semiconductor device is formed in a rectangular or parallelogram shape, 상기 a 및 b는 2로서, 상기 2개의 제1전극과 제2전극은 각각 2-fold 대칭성을 갖는 것을 특징으로 하는 반도체 칩.And a and b are 2, wherein the two first electrodes and the second electrode each have a 2-fold symmetry. 기판과 상기 기판 상에 형성된 반도체 소자를 구비한 반도체 칩으로,A semiconductor chip having a substrate and a semiconductor element formed on the substrate, 상기 반도체 소자의 상면에 a 개의 제1전극과 한 개의 제2전극이 각각 이격되어 형성되어 있고,A first electrode and a second electrode are formed on the upper surface of the semiconductor device to be spaced apart from each other, 상기 반도체 소자의 상면의 중심을 기준으로, 360°/n (n은 2 이상의 자연수)의 각도로 상기 반도체 소자를 회전시켰을 때, 회전 전과 회전 후의 상기 반도체 소자의 상면의 형상이 동일하며,When the semiconductor element is rotated at an angle of 360 ° / n (n is a natural number of 2 or more) with respect to the center of the upper surface of the semiconductor element, the shape of the upper surface of the semiconductor element before and after the rotation is the same, 상기 a는 상기 n의 배수이고,A is a multiple of n, 상기 a 개의 제1전극은 상기 반도체 소자의 상면의 중심을 기준으로 n-fold 대칭성을 갖도록 형성되며, 상기 제2전극은 상기 반도체 소자의 상면의 중심에 형성되는 것을 특징으로 하는 반도체 칩.And the a first electrode is formed to have n-fold symmetry with respect to the center of the upper surface of the semiconductor device, and the second electrode is formed at the center of the upper surface of the semiconductor device. 제4항에 있어서,The method of claim 4, wherein 상기 반도체 소자의 상면은 정사각형 형상으로 형성되고,The upper surface of the semiconductor device is formed in a square shape, 상기 a는 4로서, 상기 4개의 제1전극은 4-fold 대칭성을 갖는 것을 특징으로 하는 반도체 칩.A is 4, and the four first electrodes have 4-fold symmetry. 제4항에 있어서,The method of claim 4, wherein 상기 반도체 소자의 상면은 직사각형 또는 평행사변형 형상으로 형성되고,The upper surface of the semiconductor device is formed in a rectangular or parallelogram shape, 상기 a는 2로서, 상기 2개의 제1전극은 2-fold 대칭성을 갖는 것을 특징으로 하는 반도체 칩.A is 2, and the two first electrodes have 2-fold symmetry. 제4항에 있어서,The method of claim 4, wherein 상기 반도체 소자의 상면에는 상기 a 개의 제1전극을 연결하는 원형의 링 형상의 보조전극이 더 형성되되,On the upper surface of the semiconductor device is further formed a circular ring-shaped auxiliary electrode connecting the first electrodes, 상기 링 형상의 보조전극의 중심이 상기 반도체 소자의 상면의 중심에 위치하도록 상기 보조전극이 형성되는 것을 특징으로 하는 반도체 칩.And the auxiliary electrode is formed such that the center of the ring-shaped auxiliary electrode is located at the center of the upper surface of the semiconductor device. 기판과 상기 기판 상에 형성된 반도체 소자를 구비한 반도체 칩으로,A semiconductor chip having a substrate and a semiconductor element formed on the substrate, 상기 반도체 소자의 상면에 제1전극과 제2전극이 이격되어 형성되어 있고,The first electrode and the second electrode is formed spaced apart from the upper surface of the semiconductor device, 상기 제1전극은 원형의 링 형상으로 형성되되, 상기 링 형상의 제1전극의 중심이 상기 반도체 소자의 상면의 중심에 위치하도록 형성되며,The first electrode is formed in a circular ring shape, the center of the ring-shaped first electrode is formed so as to be located in the center of the upper surface of the semiconductor device, 상기 제2전극은 상기 반도체 소자의 상면의 중심에 형성되는 것을 특징으로 하는 반도체 칩.The second electrode is a semiconductor chip, characterized in that formed in the center of the upper surface of the semiconductor device. 제8항에 있어서,The method of claim 8, 상기 반도체 소자의 상면은 정사각형, 직사각형 및 평행사변형 중 어느 하나의 형상으로 형성된 것을 특징으로 하는 반도체 칩.The upper surface of the semiconductor device is a semiconductor chip, characterized in that formed in the shape of any one of square, rectangular and parallelogram. 제1항 내지 제9항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 9, 상기 반도체 소자의 상면에는 상기 제1전극과 전기적으로 연결된 제1부전극과, 상기 제2전극과 전기적으로 연결된 제2부전극이 더 형성되어 있는 것을 특징으로 하는 반도체 칩.And a second sub electrode electrically connected to the first electrode and a second sub electrode electrically connected to the second electrode on the upper surface of the semiconductor device. 제1항 내지 제9항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 9, 상기 반도체 소자는 발광소자이고, 상기 기판은 사파이어 기판인 것을 특징으로 하는 반도체 칩.The semiconductor device is a light emitting device, the substrate is a semiconductor chip, characterized in that the sapphire substrate. 제1항 내지 제9항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 9, 상기 기판의 후면에는 볼록부가 형성되어 있는 것을 특징으로 하는 반도체 칩.A semiconductor chip, characterized in that the convex portion is formed on the rear surface of the substrate. 제12항에 있어서,The method of claim 12, 상기 볼록부는 광을 투과하는 물질로 이루어진 것을 특징으로 하는 반도체 칩.The convex portion is a semiconductor chip, characterized in that made of a material that transmits light.
KR1020090030232A 2009-04-08 2009-04-08 Semiconductor device chip for self-assembly package KR101021974B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090030232A KR101021974B1 (en) 2009-04-08 2009-04-08 Semiconductor device chip for self-assembly package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090030232A KR101021974B1 (en) 2009-04-08 2009-04-08 Semiconductor device chip for self-assembly package

Publications (2)

Publication Number Publication Date
KR20100111831A true KR20100111831A (en) 2010-10-18
KR101021974B1 KR101021974B1 (en) 2011-03-16

Family

ID=43131940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090030232A KR101021974B1 (en) 2009-04-08 2009-04-08 Semiconductor device chip for self-assembly package

Country Status (1)

Country Link
KR (1) KR101021974B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019245098A1 (en) * 2018-06-22 2019-12-26 엘지전자 주식회사 Display device using semiconductor light-emitting element
WO2022139432A1 (en) * 2020-12-22 2022-06-30 중앙대학교 산학협력단 C2 symmetric led element and method for manufacturing display module by using arrangement of c2 symmetric led element using wave energy

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230048890A (en) * 2021-10-05 2023-04-12 (주)포인트엔지니어링 Assembly, Method For Manufacturing Assembly, Method For Aligning Micro Device, Apparatus Aligning Micro Device And Method For Manufacturing Display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103666U (en) * 1991-02-18 1992-09-07 日亜化学工業株式会社 Electrode of blue light emitting device
JP2001144330A (en) * 1999-11-17 2001-05-25 Showa Denko Kk Semiconductor light-emitting diode
JP4810746B2 (en) 2000-03-31 2011-11-09 豊田合成株式会社 Group III nitride compound semiconductor device
JP2002319704A (en) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Led chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019245098A1 (en) * 2018-06-22 2019-12-26 엘지전자 주식회사 Display device using semiconductor light-emitting element
US11437352B2 (en) 2018-06-22 2022-09-06 Lg Electronics Inc. Display device using semiconductor light-emitting element
WO2022139432A1 (en) * 2020-12-22 2022-06-30 중앙대학교 산학협력단 C2 symmetric led element and method for manufacturing display module by using arrangement of c2 symmetric led element using wave energy

Also Published As

Publication number Publication date
KR101021974B1 (en) 2011-03-16

Similar Documents

Publication Publication Date Title
US10403608B2 (en) Light-emitting diode (LED) device for realizing multi-colors
US11296060B2 (en) LED pixel device having chip stack structure
CN109923683B (en) Micro light-emitting diode and manufacturing method thereof
US9595638B2 (en) Light emitting diode package and method for manufacturing the same
US7755099B2 (en) Light emitting device package
TWI574358B (en) Semiconductor device and manufacturing method of semiconductor device
US9171881B2 (en) LED component by integrating epitaxial structure and package substrate together and method of manufacturing the same
CN110061027A (en) Light-emitting component
CN105206728A (en) Light emitting diode chip, light emitting diode, backlight and display device
KR101021974B1 (en) Semiconductor device chip for self-assembly package
JP2022542259A (en) Inkjet printing device, method for aligning bipolar elements, and method for manufacturing display device
TWI668747B (en) Cutting method of semiconductor package module and semiconductor package unit
TW200905924A (en) Multi-chip light emitting diode package
KR102484661B1 (en) Sheet lighting and manufacturing method of the same
CN109065686B (en) Micro light-emitting diode and light-emitting device
CN203503689U (en) Flip-chip-type LED chip
CN203787469U (en) Light-emitting structure
KR102111142B1 (en) Light emitting device and method of making the same
CN202549840U (en) Multi-wafer integration type white-light light emitting diode (LED) packaging structure
CN205039172U (en) Emitting diode chip, emitting diode , backlight and display device
KR102100286B1 (en) Light emitting diode structure
TWI555241B (en) A light emitting diode array structure
JP7442058B2 (en) Light emitting elements and light emitting devices
TWI466333B (en) A method of manufacturing led
US20150295150A1 (en) Light-emitting structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee