KR20100108206A - 전기적으로 퓨즈된 암호화 키의 보안을 위한 방법 - Google Patents

전기적으로 퓨즈된 암호화 키의 보안을 위한 방법 Download PDF

Info

Publication number
KR20100108206A
KR20100108206A KR1020100020398A KR20100020398A KR20100108206A KR 20100108206 A KR20100108206 A KR 20100108206A KR 1020100020398 A KR1020100020398 A KR 1020100020398A KR 20100020398 A KR20100020398 A KR 20100020398A KR 20100108206 A KR20100108206 A KR 20100108206A
Authority
KR
South Korea
Prior art keywords
fuses
security
output
inverters
ecc
Prior art date
Application number
KR1020100020398A
Other languages
English (en)
Inventor
로버트 월터 베리 쥬니어
존 사무엘 리버티
조나단 제임스 디멘트
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100108206A publication Critical patent/KR20100108206A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

전기적으로 퓨즈된 암호화 키 보안을 위한 방법은 보안 퓨즈들 뱅크와 퓨즈 센스 논리 모듈(a fuse sense logic module) 사이에 다수의 인버터들(inverter)을 삽입하는 단계(inserting)를 포함한다. 또한, 본 발명의 방법은 보안 퓨즈들 뱅크와 다수의 인버터들의 활성 세트를 센싱하는 단계(sensing)를 포함한다. 또한, 본 발명의 방법은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 보안 퓨즈들과 다수의 인버터들의 센스된(sensed) 활성 세트를 소프트웨어 키(software key)와 비교하는 단계(comparing)를 포함한다.

Description

전기적으로 퓨즈된 암호화 키의 보안을 위한 방법{METHOD FOR SECURITY IN ELECTRONICALLY FUSED ENCRYPTION KEYS}
본 명세서는 전기적으로 퓨즈된 암호화 키들의 보안을 향상시키기 위한 방법 및 시스템에 관한 것이다.
반도체 장치들은 승인 받지 않은 접근으로부터의 보호를 위해 보안 키들(security keys)을 사용한다. 반도체 산업에서는 전기적 퓨즈들을 사용하는데, 이 퓨즈들은 제조 과정(in a manufacturing environment)에서 블로운(blown) 될 수 있고, 그 결과로 개별 프로세서 단위로(on a per processor basis) 특정 데이터(unique data)를 영구적으로 저장할 수 있다. 상기 전기적 퓨즈들은, 통상, 전원이 공급될 때(power-on) 즉, 데이터를 읽을 때, 전기적으로 센스된다(sensed). 이때 승인 받지 않은 사용자들(예를 들어, 암호화 키에 매칭되는 키가 없는 사용자)은 비정상적인 전압(unnatural voltage), 전압 시퀀스(voltage sequences), 온도(temperature), 및 주파수(frequency)를 사용하여 상기와 같은 보안 설계들(security schemes)을 회피하려는 작업(work)을 시도한다. 예를 들어, 승인 받지 않은 사용자는 부트 시퀀스(a boot sequence)동안, 전압을 정상보다 더 낮추어서 프로세서를 냉각(cool)시키려고 시도하는데, 이는 전기적 퓨즈들을 알려진 상태, 즉 모두 "0" 혹은 모두 "1"인 상태로 만들어(바이패스를 위한 하나의 간단한 방법일 수 있다) 오작동(malfunction) 하도록 하기 위함이다.
전기적으로 퓨즈된 암호화 키(electronically fused encryption key)의 보안을 위한 방법은 다수의 인버터들(inverters)을 보안 퓨즈들 뱅크(a bank of security fuses)와 퓨즈 센스 논리 모듈(a fuse sense logic module) 사이에 삽입하는 단계(inserting)를 포함한다. 또한, 상기 본 발명의 방법은 상기 보안 퓨즈들 뱅크와 상기 다수의 인버터들의 활성(activated) 세트를 센싱하는 단계(sensing)를 포함한다. 상기 본 발명의 방법은 또한, 적어도 실질적 매치(substantial match)가 이루어졌는지를 결정하기 위해 상기 보안 퓨즈들 뱅크와 다수의 인버터들의 센스된(sensed) 활성 세트를 소프트웨어 키(software key)와 비교하는 단계(comparing)를 포함한다.
전기적으로 퓨즈된 암호화 키 보안 시스템은 다수의 보안 퓨즈들 및 다수의 인버터들(다수의 보안 퓨즈들과 퓨즈 센스 논리 모듈 사이에 동작 가능하게 연결되어 있다(operably coupled))을 포함한다. 상기 퓨즈 센스 논리 모듈(fuse sense logic module)은 상기 다수의 보안 퓨즈들 및 상기 다수의 인버터들의 출력(output)을 센싱(sensing)하도록 구성된다. 또한 상기 시스템은 미리 구성된(preconfigured) 퓨즈 센스 패턴을 포함하는 소프트웨어 키 및 퓨즈 센스 논리 모듈의 출력과 소프트웨어 키를 비교하도록 구성된 비교 모듈을 포함한다.
전기적으로 퓨즈된 암호화 키 보안 시스템은 다수의 보안 퓨즈들과 오류 교정 코드(ECC) 체크 모듈을 포함하는데, 상기 ECC 체크 모듈은 상기 다수의 보안 퓨즈들과 퓨즈 센스 논리 모듈 사이에 동작 가능하게 연결되어 있고(operably coupled), 상기 퓨즈 센스 논리 모듈은 상기 ECC 체크 모듈의 출력을 센싱(sensing)하도록 구성된다. 또한 상기 본 발명의 시스템은 상기 ECC 체크 모듈에 동작 가능하게 연결되어 있는 다수의 ECC 퓨즈들을 포함한다. 여기서 상기 ECC 체크 모듈은 적어도 실질적 매치(at least a substantial match)가 이루어졌는지를 결정하기 위해 다수의 보안 퓨즈들로부터의 출력을 다수의 ECC 퓨즈들로부터의 출력과 비교하도록 구성된다. 또한 상기 시스템은 미리 구성된(preconfigured) 퓨즈 센스 패턴을 포함하는 소프트웨어 키 및 퓨즈 센스 논리 모듈의 출력과 소프트웨어 키를 비교하도록 구성된 비교 모듈을 포함한다.
상기 개략적인 설명과 이하의 상세한 설명들은 오로지 예시와 설명을 위한 것이며, 본 발명의 범위을 제한하지 않는 것으로 이해되어야 한다. 또한 본 출원의 명세서에 포함되어 명세서의 일 부분을 구성하는, 첨부된 도면들은 개시된 본 발명의 주제에 관해 설명한다. 본 발명의 상세한 설명과 첨부된 도면들은 다 함께 개시된 본 발명의 내용을 설명하는데 도움을 준다.
본 명세서의 수 많은 이점들은 이하 첨부한 도면들의 참조를 통해서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 더 쉽게 이해될 수 있을 것이다.
도 1은, 전기적으로 퓨즈된(electronically fused) 암호화 키 보안 시스템의 일 실시 예를 도시하는 블록도이다.
도 2는, 전기적으로 퓨즈된(electronically fused) 암호화 키 보안 시스템의 또 다른 실시 예를 도시하는 블록도이다.
도 3은, 전기적으로 퓨즈된 암호화 키 보안을 위한 방법을 도시하는 흐름도이다.
도 4는, 도 3의 흐름도의 또 다른 실시 예를 도시한다.
도 5는, 도 3의 흐름도의 또 다른 실시 예를 도시한다.
도 6는, 도 3의 흐름도의 또 다른 실시 예를 도시한다.
도 7는, 도 3의 흐름도의 또 다른 실시 예를 도시한다.
도 8는, 도 3의 흐름도의 또 다른 실시 예를 도시한다.
도 9는, 도 3의 흐름도의 또 다른 실시 예를 도시한다.
이제, 첨부한 도면을 참조하여 개시된 본 발명의 주제에 관해 상세하게 설명할 것이다.
도 1을 참조하면, 전기적으로 퓨즈된 암호화 키 보안 시스템(100)의 일 실시 예를 도시하는 블록도를 나타내고 있다. 시스템(100)은 보안 퓨즈들 뱅크(110)을 포함한다. 예를 들어, 보안 퓨즈들 뱅크(110)은 다수의 보안 퓨즈들을 포함하는데, 상기 다수의 보안 퓨즈들은 암호화 키를 생성하기 위해 사용된다. 상기 암호화 키는 승인 받지 않은 사용(use)으로부터 장치 또는 장치에 있는 정보(information)를 보호하기 위한 것이며, 이러한 보호는 사용자에게 상기 장치 또는 정보(데이터)의 암호화를 언락(unlock)하기 위한 매칭 키(matching key)를 갖도록 함으로서 이루어진다. 일 실시 예에서, 상기 보안 퓨즈들 뱅크(110)는 제조과정에서(in a manufacturing environment) 블로운되는(blown) 전기적 퓨즈들을 포함하며, 이 블로운된 퓨즈들은 개별 프로세서 단위로(on a per processor basis) 데이터가 저장되도록, 즉 레이저(laser) 혹은 본 발명이 속하는 기술분야에서 통상 이해되는 다른 방법을 통해서 영구적으로 저장되도록 한다. 보안 퓨즈들 뱅크(110)에서 퓨즈들의 수를 증가시키면, 보호 수준을 증가시킬 수 있는데, 즉 암호화 키에 추가적인 비트들(additional bits)을 더하여, 지수적 크기로(an exponential scale) 보호 수준을 증가시킬 수 있다. 그 이유는 암호화 키 상의 비트들을 증가시키면 가능한 키들(possible keys)의 수가 증가하지만, 이들 중 오직 하나의 키만이 유효한 키가 될 수 있기 때문이다.
또한, 시스템(100)은 퓨즈 센스 논리 모듈(120)을 포함한다. 퓨즈 센스 논리 모듈(120)은 활성 보안 퓨즈들 뱅크(110)의 세트를 센스(sense)하도록, 즉 보안 퓨즈들 뱅크(110)으로부터 출력 신호(output signal)를 수신함에 의해서 센스하도록, 구현될 수 있다. 다시 말하면, 사용자가 시스템(100)에 접근을 시도할 때 보안 퓨즈들 뱅크(110)로부터의 출력(output)이 프로세싱(processing)을 위해 퓨즈 센스 논리 모듈(120)에 전송될 수 있는데, 예를 들면 출력 신호를 통해서 전송될 수 있다. 퓨즈 센스 논리 모듈(120)은 보안 퓨즈들 뱅크(110)의 출력을 소프트웨어 키(140)와 비교하도록 구성될 수 있다. 예를 들면, 퓨즈 센스 논리 모듈(120)은 비교 모듈(130)을 제어하도록 구성될 수도 있고, 혹은 비교(comparison)를 수행하도록 지원하는 하드웨어 및/또는 소프트웨어를 구비한 비교 모듈(130)을 포함할 수도 있다. 여기서 상기 하드웨어 및/또는 소프트웨어는 당해 기술 분야에서 알려진 형태(form)를 가질 수 있다.
소프트웨어 키(140)은 미리 구성된 퓨즈 센스 패턴(a preconfigured fuse sense pattern)을 포함할 수 있는데, 상기 퓨즈 센스 패턴은 보안 퓨즈들 뱅크(110)의 출력에 비교될 하나의 키를 제공할 수 있다. 한 실시 예에서, 소프트웨어 키(140)은 시스템(100)의 한 레지스터(a register)에 저장된다. 예를 들어, 소프트웨어 키(140)은 시스템(100)내의 비휘발성 메모리 컴포넌트(non-volatile memory component)와 같은 메모리 시스템에 저장될 수 있다. 이러한 비휘발성 메모리 컴포넌트에는 하나 또는 그 이상의 ROM(읽기 전용 메모리), PROM(프로그램가능한 ROM), EPROM(삭제 가능한 PROM), EEPROM(전기적으로 삭제 가능한 PROM), 플래시 메모리(flash memory), 또는 기타 적절한 메모리가 포함될 수 있다. 다른 실시 예에서, 소프트웨어 키(140)는 외부 메모리를 통해 시스템(100)에 공급될 수 있다. 여기서 상기 외부 메모리는 하드 디스크 드라이브(hard disc drive), 광학디스크(optical disc), 플래시 메모리 디바이스, 또는 다른 적절한 휴대형 메모리가 될 수 있다.
전술한 바와 같이, 퓨즈 센스 논리 모듈(120)은 보안 퓨즈들 뱅크(110)의 출력을 소프트웨어 키(140)와 비교(130)하도록 구성될 수 있다. 한 실시 예에서, 상기 비교는 적어도(at least) 실질적 매치(a substantial match)가 이루어졌는지를 결정하기 위한 것이다. 예를 들면, 상기 실질적 매치가 적어도 이루어졌다 함은 보안 퓨즈들 뱅크(110)의 출력 비트들의 과반수(majority)가 상기 소프트웨어 키의 비트들과 매칭하는 것을 포함하거나, 또는 실질적 매치를 표시하는 퍼센티지(percentiles)의 어떤 범위, 예를 들어 60 내지 90% 사이 혹은 이와 비슷한 범위를 포함할 수 있다. 그러나, 매치가 이루어졌는지를 결정하는데 있어서 요구되는 기준(specificity)은 어떠한 정도(any degree)로도 할 수 있다는 것을 이해할 필요가 있다. 예를 들어, 완전한 매치(exact match)를 요구하는 것을 포함할 수 있다. 여기서 완전한 매치라 함은 보안 퓨즈들 뱅크(110)의 출력이 상기 소프트웨어 키와 완전히(exactly) 매치하는 것, 즉 보안 퓨즈들 뱅크(110)의 출력의 비트들이 소프트웨어 키의 비트들과 완전히 매치하는 것을 말한다. 퓨즈 센스 논리 모듈(120)이 비교의 요구 정도(requisite degree of comparison)가 달성되었다(established)고 결정한 때, 퓨즈 센스 논리 모듈(120)은 CPU, 즉 컴퓨터/장치 하드웨어, 또는 그와 유사한 것에 언락(unlock) 제어 신호(150)를 전송하여 장치 또는 장치에 있는 정보에의 접근을 가능하게 한다. 이하에서 설명하는 바와 같이, 적합한 인증 키(authentication key)를 가진 사용자는 장치 또는 장치에 있는 정보에 접근하도록 하고, 반면 바이패싱(bypassing) 기술들을 사용하는 승인 받지 않은 사용자는 접근을 하지 못하도록 하는데 도움을 주기 위해서 많은 기술들(techniques)이 사용될 수 있다.
시스템(100)은 보안 퓨즈들 뱅크(110)에서 선택된 퓨즈들의 출력을 인버트(invert) 하기 위해 다수의 인버터들(160)을 포함한다. 여기서, 상기 다수의 인버터들은 보안 퓨즈들 뱅크(110)와 퓨즈 센스 논리 모듈(120) 사이에 동작 가능하게 연결(couple)되어 있다. 일 실시 예에서, 다수의 인버터들(160)은 보안 퓨즈들 뱅크(110)와 퓨즈 센스 논리 모듈(120) 사이에 슈도-랜덤 배열(pseudo-random arrangement)로 포함될 수 있다. 예를 들어, 보안 퓨즈들 뱅크(110)의 슈도-랜덤 배열된 퓨즈들은 상기 출력 신호들(output signals)이 퓨즈 센스 논리 모듈(120)에 보내지기 전에 인버트된 출력들(outputs)을 가질 수 있다. 이 때문에, 보안 퓨즈들 뱅크(110)에 의해 형성된 키(key)는 모든 퓨즈들이 동일한 값으로 센스된 경우조차도, 의미있는 값(less trivial)이 될 수 있다. 예를 들어, 승인 받지 않은 사용자가 비정상적인 전압(unnatural voltages), 전압 시퀀스(voltage sequences), 온도(temperature), 및 주파수(frequency)와 같은 기술들을 사용하여 모든 퓨즈들이 의도되지 않은(unintended) 예측가능한 패턴(predictable pattern)으로 센스되도록(sensed) 시도를 할 때에도, 상기 인버터들은 그러한 기술들이 보안 퓨즈들 뱅크(110)의 출력과 소프트웨어 키(140) 간에 실질적 매치를 제공하는 것을 막는다. 또한 이러한 방식으로, 상기 인버터들(inverters)은 모두 "0" 혹은 "1"인 상태와 같은 의미없는 패턴(a trivial pattern)이 비교(130)를 위해 퓨즈 센스 논리 모듈(120)에 도달하는 것을 막을 수 있다(비교를 위하여 승인 받지 않은 사용자는 모두 "0" 혹은 "1"인 상태에 대응하는 소프트웨어 키를 제공할 수 있다). 보안 퓨즈들 뱅크로부터의 퓨즈들의 출력에 원하는 인버젼 효과(inversion effect)를 제공하기 위해서 어떠한 수의 인버터들(any number of inverters)도 이용될 수 있다는 것과, 또한 그러한 인버터들이 패턴의 일부로 혹은 랜덤 또는 슈도-랜덤 배열로 이용될 수 있다는 것을 이해할 수 있을 것이다.
다수의 인버터들(160)은 제조 시(time of manufacturing), 예를 들어, 소프트웨어 키(140)에 매치될 암호화 키를 세팅(setting)할 때, 고려될 수 있다. 인버터가 있는 비트 위치들(bit positions) 때문에, 상기 암호화 키는 보안 퓨즈들 뱅크(110)의 e-퓨즈에 인버트되어 저장될 수 있다. 그렇기 때문에, 소프트웨어 키(140)를 제공하는 승인 받은 사용자(an authorized user)는 상기 키를 덮어 감추기(obscure) 위해 하드웨어에서 일어나는 상기 인버젼(inversion)에 관해서는 알 필요가 없다.
이제 도 2를 참조하면, 도 2는 전기적으로 퓨즈된 암호화 키 보안 시스템(100)의 또 다른 실시 예를 도시한 블록도가 나타나 있다. 시스템(100)은 오류 교정 코드(ECC) 체크 모듈(170)과 다수의 ECC 퓨즈들(180)을 포함할 수 있다. ECC 체크 모듈(170)은 보안 퓨즈들 뱅크(110)와 퓨즈 센스 논리 모듈(120) 사이에 동작 가능하게 연결되어 있다. 또한 다수의 ECC 퓨즈들(180)도 ECC 체크 모듈(170)에 동작 가능하게 연결되어 있다.
ECC 체크 모듈(170)은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 보안 퓨즈들 뱅크(110)로부터의 출력과 다수의 인버터들(160)을 다수의 ECC 퓨즈(180)로부터의 출력과 비교하도록 구성될 수 있다. 예를 들어 다수의 ECC 퓨즈들은(180)는 다수의 체크 비트들(check-bits)을 포함할 수 있는데, 상기 다수의 체크 비트들은 보안 퓨즈들 뱅크(110)의 활성 세트가 유효한 키(a valid key)인지를 결정하기 위해 보안 퓨즈들 뱅크(110)로부터의 출력과 비교될 수 있다. 이때, 보안 퓨즈들 뱅크(110) 및 다수의 인버터들(160)의 출력을 다수의 ECC 퓨즈들(180)의 출력과 비교한 결과(result) 적어도 실질적 매치가 없는 것으로 결정되면, 보안 퓨즈들 뱅크(110)의 활성 세트는 ECC 체크 모듈(170)에 의해 거부(reject)될 것이다(190). 그러면 상기 시도한 키(attempted key)는 유효하지 않은 것(invalid)으로 간주되는데(190), 퓨즈 센스 논리 모듈(120)이 상기 시도한 키와 소프트웨어 키(140)를 비교하기 전이라도 상기 시도한 키가 실패(fail) 할 수도 있다. 이 예에서, 언락(unlock) 제어 신호(150)는 CPU, 컴퓨터/장치 하드웨어, 또는 그와 유사한 것에 전송되지 않을 것이며, 따라서 장치 또는 장치에 있는 정보는 잠금(locked)/ 접근제한(restricted) 상태로 유지될 것이다.
시도한 키(attempted key)가 ECC 체크 모듈(170)에 의해 유효한 것(valid)으로 간주되면, 퓨즈 센스 논리 모듈(120)이 보안 퓨즈들 뱅크(110)의 출력을 소프트웨어 키(140)와 비교(130)한다. 퓨즈 센스 논리 모듈(120)이 비교의 요구 정도(requisite degree of comparison)가 달성되었다(established)고 결정한 경우, 퓨즈 센스 논리 모듈(120)은, CPU, 컴퓨터/장치 하드웨어, 또는 그와 유사한 것에 언락(unlock) 제어 신호(150)을 전송하여, 장치 또는 장치에 있는 정보에의 접근을 가능하게 한다.
또한, 시스템(100)은 다수의 인버터들(160) 없이도 구현될 수 있다. 즉, 상기 시스템은 ECC 체크 모듈(170)과 다수의 ECC 퓨즈들(180)에만 의존해서도 승인 받지 않은 사용자로부터 장치 또는 장치에 있는 정보에의 접근을 피할 수 있다.
이제 도 3을 참조하면, 도 3에는 전기적으로 퓨즈된 암호화 키의 보안을 위해 예시적인 동작의 흐름(300)을 도시하는 흐름도가 나타나 있다. 도 3 및 이하의 도면들(다양한 흐름도의 예시를 포함한다)에서는, 전술한 도 1 및 도 2의 예시들 및/또는 그 밖의 다른 예시들 및 다른 상황들(contexts)과 관련된 논의와 설명이 제공될 것이다. 그러나, 상기 흐름도(flow charts)는 수많은 다른 환경들과 상황들 및/또는 도 1 및 도 2의 변경된 버젼들(modified versions)에서도 실행될 수 있음을 이해해야 한다. 또한, 비록 상기 다양한 흐름들은 순서(sequence(s))대로 도시되어 있지만, 도시된 것과는 다른 순서로 동작이 수행되거나 혹은 도시된 동작들이 동시에(concurrently) 수행될 수도 있음을 이해해야 한다.
동작(310)은 보안 퓨즈들 뱅크와 퓨즈 센스 논리 모듈 사이에 다수의 인버터를 삽입하는 단계(inserting)를 도시한다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 다수의 인버터들(160)은 보안 퓨즈들 뱅크(110)의 다수의 퓨즈들에 동작 가능하게 연결될 수 있는데, 이는 모든 퓨즈들을 강제하여 예측가능한 값(predictable value)을 초래하는 결과가 일어나는 것을 막을 수 있다. 그 다음, 동작(320)은 보안 퓨즈들 뱅크와 상기 다수의 인버터들의 활성(activated) 세트를 센싱하는 단계(sensing)를 도시한다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 상기 보안 퓨즈들의 뱅크와 상기 다수의 인버터들의 활성 세트는 퓨즈 센스 논리 모듈(120) 및/또는 ECC 체크 모듈(170)에 의해 탐지되거나(detected) 또는 센스될 수 있다.
동작(330)은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 센스된(sensed) 활성(activated) 세트를 소프트웨어 키와 비교하는 단계(comparing)를 도시한다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 퓨즈 센스 논리 모듈(110)은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 센스된(sensed) 활성(activated) 세트를 소프트웨어 키와 비교한다.
도 4는 도 3의 흐름도의 또 다른 실시 예를 도시하고 있다. 도 4는 도 3의 예시적인 동작의 흐름(operational flow)(300)에서 적어도 하나의 추가적인 동작(additional operation)을 포함하는 일 실시 예를 도시하고 있다. 상기 추가적인 동작에는 동작(402)를 포함할 수 있다. 동작(310),(320) 및 (330) 이후 동작의 흐름(300)은 동작(402)로 이동한다. 동작(402)는, 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 센스된(sensed) 활성(activated) 세트를 소프트웨어 키와 비교한 결과 적어도 실질적 매치가 있는 것으로 결정된 경우, CPU에 언락 제어 신호(unlock control signal)를 전송하는 단계(sending)를 도시한다. 예를 들어, 도 1 및 도 2에서 도시된 바와 같이, 퓨즈 센스 논리 모듈(120) 및/또는 비교 모듈은 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 센스된(sensed) 활성(activated) 세트를 소프트웨어 키와 비교(130)하여 적어도 실질적 매치가 존재하는 것으로 결정되면, CPU에 언락 제어 신호(unlock control signal)(150)이 전송될 수 있다.
도 5는, 도 3의 예시적인 동작의 흐름(300)의 또 다른 실시 예를 도시하고 있다. 도 5는 동작(310)에 적어도 하나의 추가적인 동작을 포함하는 일 실시 예를 도시하고 있다. 상기 적어도 하나의 추가적인 동작에는 동작(502)가 포함될 수 있다. 동작(502)는 보안 퓨즈들 뱅크와 퓨즈 센스 논리 모듈 사이에 다수의 인버터들을 슈도-랜덤 배열(a pseudo-random arrangement)로 삽입하는 단계(inserting)를 도시하고 있다. 예를 들어, 도 1 및 도 2에 도시된 바와 같이, 다수의 인버터들은 보안 퓨즈들 뱅크(110)의 다수 퓨즈들 다음에(after) 슈도-랜덤 배열로 동작 가능하게 연결되어 있다.
도 6은, 도 3의 흐름도의 또 다른 실시 예를 도시하고 있다. 도 6은, 도 3의 예시적인 동작의 흐름(300)에서 적어도 하나의 추가적인 동작을 포함하는 일 실시 예를 도시하고 있다. 상기 추가적인 동작에는 동작(602)가 포함될 수 있다. 동작(310),(320) 및 (330) 이후에, 동작의 흐름(300)은 동작(602)로 이동한다. 동작(602)는 인버트되도록 지정된(designated as inverted) 적어도 하나의 비트(at least one bit)를 보안 퓨즈들 뱅크에 저장하는 단계(storing)를 도시하며, 이때 상기 적어도 하나의 비트는 인버터가 삽입되는 위치에 대응한다. 전술한 바와 같이, 다수의 인버터들(160)은 제조 시, 예를 들어 소프트웨어 키(140)에 매치될 암호화 키를 세팅(setting)할 때, 고려될 수 있다. 인버터가 있는 비트 위치들(bit positions) 때문에, 상기 암호화 키는 보안 퓨즈들 뱅크(110)의 e-퓨즈에 인버트되어 저장될 수 있다.
도 7은 도 3의 흐름도의 또 다른 구체적인 실시 예를 도시하고 있다. 도 7은 도 3의 예시적인 동작의 흐름(300)에서 적어도 하나의 추가적인 동작을 포함하는 일 실시 예를 도시하고 있다. 상기 추가적인 동작에는 동작(702)가 포함될 수 있다. 동작(310),(320) 및 (330) 이후에, 동작의 흐름(300)은 동작(702)로 이동한다. 동작(702)는 다수의 오류 교정 코드(error correction code: ECC) 퓨즈들을 삽입하는 단계(inserting)를 도시한다. 예를 들어, 도 2에 도시된 바와 같이, 다수의 ECC 퓨즈들(180)은 시스템(100) 내부에 삽입되어 ECC 체크 모듈(170)에 동작 가능하게 연결될 수 있다.
도 8은 도 3의 흐름도의 또 다른 구체적인 실시 예를 도시하고 있다. 도 8은 도 7의 예시적인 동작의 흐름(300)에서 적어도 하나의 추가적인 동작을 포함하는 일 실시 예를 도시하고 있다. 상기 추가적인 동작에는 동작(802)가 포함될 수 있다. 동작(310),(320),(330), 및 (702) 이후에 동작의 흐름(300)은 동작(802)로 이동한다. 동작(802)는 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 보안 퓨즈들 뱅크 및 다수의 인버터들로부터의 출력을 다수의 ECC 퓨즈들로부터 출력과 비교하는 단계(comparing)를 도시한다. 예를 들어, 도 2에 도시된 바와 같이, ECC 체크 모듈(170)은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 보안 퓨즈들 뱅크(110) 및 다수의 인버터들(160)로부터의 출력을 다수의 ECC 퓨즈들(180)로부터의 출력과 비교할 수 있다.
도 9는 도 3의 흐름도의 또 다른 구체적인 실시 예를 도시하고 있다. 도 9는 도 8의 예시적인 동작의 흐름(300)에서 적어도 하나의 추가적인 동작을 포함하는 일 실시 예를 도시하고 있다. 상기 추가적인 동작에는 동작(902)가 포함될 수 있다. 동작(310),(320),(330),(702), 및 (802) 이후에 동작의 흐름(300)은 동작(902)로 이동한다. 동작(902)는, 보안 퓨즈들 뱅크 및 다수의 인버터들로부터의 출력을 다수의 ECC 퓨즈들로부터 출력과 비교한 결과 적어도 실질적 매치가 없는 것으로 결정된 경우, 보안 퓨즈들 뱅크 및 다수의 인버터들의 활성 세트를 거부하는 단계(rejecting)를 도시하고 있다. 예를 들어, 도 2에서, 유효하지 않은 키는 실패하는데(190), 이는 ECC 체크 모듈(170)이 보안 퓨즈들 뱅크(110) 및 다수의 인버터들(160)로부터의 출력을 다수의 ECC 퓨즈(180)로부터의 출력과 비교한 결과 적어도 실질적 매치가 없는 것으로 결정하였을 때이다.
본 명세서에 개시된 방법은 장치(device)에 의해 가독가능한 소프트웨어 또는 명령들세트(a set of instructions)로 구현될 수 있다. 또한 상기 개시된 방법들에서의 단계들의 특정한 순서(specific order) 혹은 체계(hierarchy)는 예시적인 것들이다. 또한 본 발명의 방법들에서 단계들의 특정한 순서(specific order) 혹은 체계(hierarchy)는, 설계상의 필요에 의해서 개시된 본 발명의 사상 범위 내에서 재배열될 수 있다. 이하에 첨부한 방법 청구항들에서는 예시적인 순서(a sample order)로 다양한 단계들의 요소(elements)를 제시하지만, 이것은 반드시 그 특정한 순서 혹은 체계에 본 발명이 제한된다는 것을 의미하는 것은 아니다.
여기서 개시된 본 발명과 그에 수반된 많은 이점들은 전술한 설명을 통해 쉽게 이해될 수 있을 것이다. 그리고 개시된 발명의 주제를 벗어나지 않고 또는 개시된 발명의 모든 실질적 이점들에 대한 희생 없이 상기 컴포넌트의 형상(form), 구조(construction), 및 배열(arrangement)에 관한 다양한 변형들이 이루어질 수 있음도 명백하다. 여기서 상기 설명한 형상(form)은 단지 예시를 위한 것이며 이하 첨부된 특허청구범위의 청구항들은 그러한 변형들을 포함하도록 의도되었다.

Claims (20)

  1. 전기적으로 퓨즈된 암호화 키 보안을 위한 방법에 있어서,
    다수의 인버터들(inverters)을 보안 퓨즈들 뱅크와 퓨즈 센스 논리 모듈 사이에 삽입하는 단계(inserting);
    상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 활성 세트(activated set)를 센싱하는 단계(sensing); 및
    적어도 실질적 매치가 이루어졌는지를 결정하기 위해 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 센스된(sensed) 활성 세트를 소프트웨어 키(software key)와 비교하는 단계를 포함하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  2. 제 1항에 있어서,
    상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 센스된(sensed) 활성 세트를 상기 소프트웨어 키와 비교한 결과 적어도 실질적 매치인 것으로 결정된 경우, CPU에 언락 제어 신호(unlock control signal)를 전송하는 단계(sending)를 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  3. 제 1항에 있어서,
    상기 다수의 인버터들(inverters)을 보안 퓨즈들 뱅크 및 퓨즈 센스 논리 모듈 사이에 삽입하는 단계는 다수의 인버터들을 보안 퓨즈들 뱅크와 퓨즈 센스 논리 모듈 사이에 슈도-랜덤 배열(a pseudo-random arrangement)로 삽입하는 단계를 포함하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  4. 제 1항에 있어서,
    인버트되도록 지정된(designated as inverted) 적어도 하나의 비트를 상기 보안 퓨즈들 뱅크에 저장하는 단계(storing)를 더 포함하되, 상기 적어도 하나의 비트는 인버터(inverter)가 삽입된 위치에 대응하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  5. 제 1항에 있어서,
    다수의 오류 교정 코드(ECC) 퓨즈들을 삽입하는 단계
    를 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  6. 제 5항에 있어서,
    적어도 실질적 매치가 이루어졌는지를 결정하기 위해 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들로부터의 출력을 상기 다수의 ECC 퓨즈들로부터의 출력과 비교하는 단계를 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  7. 제 6항에 있어서,
    상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들로부터의 출력을 상기 다수의 ECC 퓨즈들로부터의 출력과 비교한 결과 적어도 실질적 매치가 아닌 것으로 결정된 경우, 상기 보안 퓨즈들 뱅크 및 상기 다수의 인버터들의 활성 세트를 거부하는 단계(rejecting)를 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안을 위한 방법.
  8. 전기적으로 퓨즈된 암호화 키 보안 시스템에 있어서,
    다수의 보안 퓨즈들;
    상기 다수의 보안 퓨즈들과 퓨즈 센스 논리 모듈(a fuse sense logic module) 사이에 동작 가능하게 연결된(coupled) 다수의 인버터들(inverters) - 여기서 상기 퓨즈 센스 논리 모듈은 상기 다수의 보안 퓨즈들 및 상기 다수의 인버터들의 출력을 센싱(sensing) 하도록 구성됨 -;
    미리 구성된(preconfigured) 퓨즈 센스 패턴을 포함하는 소프트웨어 키(a software key); 및
    상기 퓨즈 센스 논리 모듈의 출력을 상기 소프트웨어 키와 비교하도록 구성된 비교 모듈(a comparison module)을 포함하는
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  9. 제 8항에 있어서,
    상기 비교 모듈은 상기 미리 구성된 퓨즈 센스 패턴이 상기 퓨즈 센스 논리 모듈의 출력과 적어도 실질적 매치인 경우 CPU에 언락 제어 신호(unlock control signal)를 전송(send)하도록 구성된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  10. 제 8항에 있어서,
    상기 다수의 인버터들은 상기 다수의 보안 퓨즈들과 상기 퓨즈 센스 논리 모듈 사이에 슈도-랜덤 배열(a pseudo-random arrangement)로 동작 가능하게 연결된(coupled)
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  11. 제 8항에 있어서,
    상기 다수의 보안 퓨즈들과 상기 퓨즈 센스 논리 모듈 사이에 동작 가능하게 연결된 오류 교정 코드(ECC) 체크 모듈을 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  12. 제 11항에 있어서,
    상기 ECC 체크 모듈에 동작 가능하게 연결된 다수의 ECC 퓨즈들을 더 포함하되, 상기 ECC 체크 모듈은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 상기 다수의 보안 퓨즈들로부터 출력을 상기 다수의 ECC 퓨즈들로부터 출력과 비교하도록 구성된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  13. 제 12항에 있어서,
    상기 ECC 체크 모듈은 상기 다수의 보안 퓨즈들로부터 출력을 상기 다수의 ECC 퓨즈들로부터 출력과 비교한 결과 적어도 실질적 매치가 아닌 것으로 결정된 경우, 상기 다수의 보안 퓨즈들로부터 출력을 거부(reject) 하도록 더 구성된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  14. 제 8항에 있어서,
    상기 소프트웨어 키를 저장하기 위한 레지스터(a register)를 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  15. 전기적으로 퓨즈된 암호화 키 보안 시스템에 있어서,
    다수의 보안 퓨즈들;
    상기 다수의 보안 퓨즈들과 퓨즈 센스 논리 모듈사이에 동작 가능하게 연결된(coupled) 오류 교정 코드(ECC) 체크 모듈 - 여기서 상기 퓨즈 센스 논리 모듈은 상기 ECC 체크 모듈의 출력을 센싱(sensing) 하도록 구성됨 ;
    상기 ECC 체크 모듈에 동작 가능하게 연결된 다수의 ECC 퓨즈들 - 여기서 상기 ECC 체크 모듈은 적어도 실질적 매치가 이루어졌는지를 결정하기 위해 상기 다수의 보안 퓨즈들로부터 출력을 상기 다수의 ECC 퓨즈들로부터 출력과 비교하도록 구성됨;
    미리 구성된(preconfigured) 퓨즈 센스 패턴을 포함하는 소프트웨어 키(a software key); 및
    상기 퓨즈 센스 논리 모듈의 출력을 상기 소프트웨어 키와 비교하도록 구성된 비교 모듈(a comparison module)을 포함하는
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  16. 제 15항에 있어서,
    상기 비교 모듈은 상기 미리 구성된 퓨즈 센스 패턴이 상기 퓨즈 센스 논리 모듈의 출력과 적어도 실질적 매치인 경우, CPU에 언락 제어 신호(unlock control signal)를 전송 하도록 더 구성된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  17. 제 15항에 있어서,
    상기 ECC 체크 모듈은 상기 다수의 보안 퓨즈들로부터 출력이 상기 다수의 ECC 퓨즈들로부터 출력의 적어도 실질적 매치가 아닌 것으로 결정된 경우, 상기 다수의 보안 퓨즈들로부터 출력을 거부(reject) 하도록 더 구성된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  18. 제 15항에 있어서,
    상기 다수의 보안 퓨즈들과 상기 ECC 체크 모듈 사이에 동작 가능하게 연결된 다수의 인버터들(inverters)을 더 포함하되, 상기 퓨즈 센스 논리 모듈은 상기 다수의 보안 퓨즈들 및 상기 다수의 인버터들의 출력을 센싱(sensing) 하도록 구성된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  19. 제 18항에 있어서,
    상기 다수의 인버터들은 상기 다수의 보안 퓨즈들과 상기 퓨즈 센스 논리 모듈 사이에 슈도-랜덤 배열(a pseudo-random arrangement)로 동작 가능하게 연결된
    전기적으로 퓨즈된 암호화 키 보안 시스템.
  20. 제 15항에 있어서,
    상기 소프트웨어 키를 저장하기 위한 레지스터(a register)를 더 포함하는
    전기적으로 퓨즈된 암호화 키 보안 시스템.
KR1020100020398A 2009-03-27 2010-03-08 전기적으로 퓨즈된 암호화 키의 보안을 위한 방법 KR20100108206A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/413,016 US8230495B2 (en) 2009-03-27 2009-03-27 Method for security in electronically fused encryption keys
US12/413,016 2009-03-27

Publications (1)

Publication Number Publication Date
KR20100108206A true KR20100108206A (ko) 2010-10-06

Family

ID=42772548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020398A KR20100108206A (ko) 2009-03-27 2010-03-08 전기적으로 퓨즈된 암호화 키의 보안을 위한 방법

Country Status (3)

Country Link
US (1) US8230495B2 (ko)
KR (1) KR20100108206A (ko)
CN (1) CN101848080B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9203617B2 (en) * 2011-08-17 2015-12-01 Vixs Systems, Inc. Secure provisioning of integrated circuits at various states of deployment, methods thereof
US8924740B2 (en) * 2011-12-08 2014-12-30 Apple Inc. Encryption key transmission with power analysis attack resistance
US9262259B2 (en) * 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security
US10318748B2 (en) * 2016-09-30 2019-06-11 Intel Corporation Techniques to protect fuses against non-destructive attacks
US10223531B2 (en) * 2016-12-30 2019-03-05 Google Llc Secure device state apparatus and method and lifecycle management
US11182308B2 (en) * 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5033084A (en) * 1990-04-02 1991-07-16 Data I/O Corporation Method and apparatus for protection of software in an electronic system
US5452355A (en) * 1994-02-02 1995-09-19 Vlsi Technology, Inc. Tamper protection cell
US5559889A (en) * 1995-03-31 1996-09-24 International Business Machines Corporation System and methods for data encryption using public key cryptography
US5799080A (en) * 1995-07-13 1998-08-25 Lsi Logic Corporation Semiconductor chip having identification/encryption code
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
US7120696B1 (en) * 2000-05-19 2006-10-10 Stealthkey, Inc. Cryptographic communications using pseudo-randomly generated cryptography keys
US6505324B1 (en) * 2000-10-05 2003-01-07 International Business Machines Corporation Automated fuse blow software system
JP4015385B2 (ja) 2001-07-31 2007-11-28 三菱電機株式会社 暗号化装置及び暗号化方法及び暗号化プログラム及び復号装置及び復号方法及び復号プログラム及び暗号化復号システム
US7076699B1 (en) * 2001-09-19 2006-07-11 Lsi Logic Corporation Method for testing semiconductor devices having built-in self repair (BISR) memory
US7266848B2 (en) * 2002-03-18 2007-09-04 Freescale Semiconductor, Inc. Integrated circuit security and method therefor
DE10254320A1 (de) * 2002-11-21 2004-06-03 Philips Intellectual Property & Standards Gmbh Schaltungsanordnung mit nicht-flüchtigem Speichermodul und Verfahren zum Ver-/Entschlüsseln von Daten des nicht-flüchtigen Speichermoduls
US7069494B2 (en) * 2003-04-17 2006-06-27 International Business Machines Corporation Application of special ECC matrix for solving stuck bit faults in an ECC protected mechanism
JP2005174386A (ja) * 2003-12-08 2005-06-30 Elpida Memory Inc 半導体集積回路装置
US7019534B2 (en) * 2004-03-26 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Detecting the status of an electrical fuse
US7274283B2 (en) * 2004-04-29 2007-09-25 International Business Machines Corporation Method and apparatus for resisting hardware hacking through internal register interface
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
US20060136858A1 (en) * 2004-12-17 2006-06-22 International Business Machines Corporation Utilizing fuses to store control parameters for external system components
US7268577B2 (en) * 2004-12-17 2007-09-11 International Business Machines Corporation Changing chip function based on fuse states
US9041411B2 (en) * 2005-08-10 2015-05-26 Nxp B.V. Testing of an integrated circuit that contains secret information
US7941769B1 (en) * 2007-03-28 2011-05-10 Guoan Hu Method and apparatus for integrated circuits design security
US7821041B2 (en) * 2007-05-15 2010-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuse circuit for security applications
US20090080659A1 (en) * 2007-09-21 2009-03-26 Texas Instruments Incorporated Systems and methods for hardware key encryption
US20090292931A1 (en) * 2008-05-24 2009-11-26 Via Technology, Inc Apparatus and method for isolating a secure execution mode in a microprocessor
US8819839B2 (en) * 2008-05-24 2014-08-26 Via Technologies, Inc. Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels
US7761714B2 (en) * 2008-10-02 2010-07-20 Infineon Technologies Ag Integrated circuit and method for preventing an unauthorized access to a digital value

Also Published As

Publication number Publication date
CN101848080A (zh) 2010-09-29
US20100250943A1 (en) 2010-09-30
US8230495B2 (en) 2012-07-24
CN101848080B (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
CN108269605B (zh) 安全器件状态设备和方法
US8489888B2 (en) Processor apparatus having a security function
KR20100108206A (ko) 전기적으로 퓨즈된 암호화 키의 보안을 위한 방법
EP2854066B1 (en) System and method for firmware integrity verification using multiple keys and OTP memory
US8194489B2 (en) Paired programmable fuses
US20070297606A1 (en) Multiple key security and method for electronic devices
US20150235020A1 (en) Storage device, storage system, and authentication method
US8867746B2 (en) Method for protecting a control device against manipulation
CN101351807A (zh) 用于把嵌入式安全芯片与计算机相关联的方法和系统
EP2080145A2 (en) Method and system for encryption of information stored in an external nonvolatile memory
JP2009505266A (ja) 不揮発性メモリモジュールを有する回路装置、およびこの不揮発性メモリモジュールに対する攻撃を記録する方法
KR20060135467A (ko) 보호된 비휘발성 메모리를 사용하는 시스템 및 방법
JP2001356963A (ja) 半導体装置およびその制御装置
US20150321642A1 (en) Method for preventing an unauthorized operation of a motor vehicle
JP7113115B2 (ja) シリコンデバイスファームウェア上のロールバック攻撃を防止するセキュリティシステム、および、方法
JP6518798B2 (ja) 安全な集積回路状態を管理する装置およびその方法
US11481523B2 (en) Secure element
US11941159B2 (en) Configuration data deletion based on tamper status
CN111695164B (zh) 电子设备及其控制方法
US20230109011A1 (en) Placing a device in secure mode
GB2605168A (en) An integrated circuit having a secure area
JP2008129820A (ja) 半導体記憶装置および電子情報機器

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application