KR20100106522A

KR20100106522A - 통합된 광 커넥터 아키텍처

Info

Publication number: KR20100106522A
Application number: KR1020107016591A
Authority: KR
Inventors: 프라샨트 알. 찬드라
Original assignee: 인텔 코오퍼레이션
Priority date: 2007-12-27
Filing date: 2008-11-25
Publication date: 2010-10-01
Also published as: EP2229741A4; BRPI0819472B1; JP2011510366A; EP2229741B1; JP2013232899A; EP2229741A1; KR101413782B1; US20090169214A1; JP5781561B2; WO2009085498A1; US7991293B2; CN101911548A; CN101911548B; BRPI0819472A2; TWI371678B; TW200933347A

Abstract

시스템, 장치, 및 방법이 개시된다. 하나의 실시예에서 시스템은 광 링크 및 그 광 링크에 광학적으로 연결된 주변 장치를 포함한다. 시스템은 또한 그래픽, 네트워크, 또는 I/O 컨트롤러와 같은, 호스트 컨트롤러를 포함한다. 시스템은 또한 광 링크에 광학적으로 연결되고 제1 호스트 컨트롤러에 전기적으로 연결된, 통합된 광 커넥터 포트를 포함한다. 상기 포트는 상기 주변 장치와 통신하기 위해 이용되는 광 신호에 대하여 광 파장을 할당할 수 있는 파장 할당 유닛을 갖는다. 상기 포트는 또한 상기 제1 호스트 컨트롤러로부터 수신된 전기 신호를 제1 광 파장에서 할당된 광 신호로 변환할 수 있는 전기-광 송신 유닛을 포함한다. 상기 전기-광 송신 유닛은 또한 제1 광 신호 내의 하나 이상의 데이터 패킷들을 상기 광 링크를 가로질러 상기 주변 장치에 송신할 수 있다.

Description

통합된 광 커넥터 아키텍처{UNIFIED OPTICAL CONNECTOR ARCHITECTURE}

본 발명은 컴퓨터 시스템에 걸쳐서 통합된 광 커넥터 아키텍처의 구현에 관한 것이다.

현재의 컴퓨터 플랫폼 아키텍처는 컴퓨터 플랫폼들과 그 플랫폼들에 연결되어 있는 주변 장치들 사이에 다수의 상이한 유형의 I/O를 구현하는 다양한 호스트 컨트롤러들을 갖는다. 예를 들면, 그래픽 호스트 컨트롤러는 잠재적으로 대응하는 연결 인터페이스들을 갖는 아날로그 및 디지털 포트들을 갖는다(즉, 디스플레이 장치를 컴퓨터 플랫폼에 연결하는 케이블들의 끝에 있는 플러그들). 플랫폼 내의 LAN(local area network) 컨트롤러들은 일반적으로 하나 이상의 이더넷 잭들을 갖는다. USB(Universal Serial Bus) 서브시스템은 다수의 연관된 USB 플러그 인터페이스들을 갖는다. IEEE 1394 파이어와이어(Firewire)도 하나 이상의 플러그 인터페이스들을 가질 수 있다. 주변 장치들을 컴퓨터 플랫폼에 플러그인하는 개별적인 별개의 포트들의 목록 및 연관된 하드웨어 인터페이스들은 계속해서 진행되고 있다. 모든 이러한 인터페이스들 및 대응하는 하드웨어 잭들/플러그들을 갖는 컴퓨터 플랫폼들은 모든 이 하드웨어를 하나의 장소에 두기 위해 많은 양의 마더보드 및 케이스 리얼 에스테이트(real estate)에 대한 상당한 요건을 갖는다. 이것은 모바일 컴퓨터들이 이러한 인터페이스들의 전량(full complement)을 갖는 능력을 제한하였고 다수의 데스크톱 시스템들의 후방 주변 장치 인터페이스 패널도 유감스럽게도 사이즈가 증가하였다.

본 발명은 도면들에 의해 예로서 도시되고 도면들에 의해 제한되지는 않으며, 도면들에서 같은 참조 번호들은 유사한 구성 요소들을 나타낸다.
도 1은 통합된 광 커넥터 아키텍처의 시스템-레벨 구현의 하나의 실시예를 묘사한다.
도 2는 통합된 광 커넥터 포트 내의 변환 및 송신 로직의 실시예를 묘사한다.
도 3은 통합된 광 커넥터 아키텍처의 시스템-레벨 구현의 다른 실시예를 묘사한다.
도 4는 개별 그래픽 및 LAN(local area network) 카드들에 대한 통합된 광 커넥터 아키텍처 슬롯 커넥터의 실시예를 묘사한다.
도 5는 주변 장치로 확장된 통합된 광 커넥터 아키텍처의 하나의 실시예를 묘사한다.
도 6은 통합된 광 커넥터 아키텍처 환경에서 데이터 패킷들을 라우팅하는 프로세스의 하나의 실시예의 흐름도이다.

컴퓨터 플랫폼 상에 통합된 광 커넥터 아키텍처를 구현하는 시스템, 장치, 및 방법의 실시예들이 설명된다. 다음의 설명에서는, 다수의 특정한 상세들이 제시된다. 그러나, 실시예들은 이러한 특정한 상세들 없이 실시될 수 있다는 것은 물론이다. 다른 예들에서, 잘 알려진 구성 요소들, 명세들, 및 프로토콜들은 본 발명을 불명료하게 하는 것을 피하기 위하여 상세히 설명되지 않았다.

도 1은 통합된 광 커넥터 아키텍처의 시스템-레벨 구현의 하나의 실시예를 묘사한다. 많은 실시예들에서, 시스템은 중앙 처리 장치(CPU)(100)와 같은 하나 이상의 프로세서들을 포함한다. 상이한 실시예들에서, CPU(100)는 하나의 코어 또는 다수의 코어들을 포함할 수 있다. 일부 실시예들에서, 시스템은 프로세서들 각각이 하나의 코어 또는 다수의 코어들을 갖는 멀티프로세서 시스템(도시되지 않음)이다.

CPU(100)는 하나 이상의 고속 링크들(즉, 인터커넥트들(interconnects), 버스들 등)을 통하여 시스템 메모리(102)에 연결된다. 시스템 메모리(102)는 CPU(100)가 프로그램들 및 운영 체제들을 운전하고 실행하기 위해 이용하는 정보를 저장할 수 있다. 상이한 실시예들에서, 시스템 메모리(102)는 DRAM(dynamic random access memory)의 한 형태와 같은 임의의 사용 가능한 유형의 판독 가능하고 기입 가능한 메모리일 수 있다.

일부 실시예들에서, CPU(100)는 또한 추가적인 고속 링크를 통하여 개별 그래픽 컨트롤러(104)에 연결된다. 개별 그래픽 컨트롤러(104)는 슬롯 커넥터를 통하여 마더보드 또는 다른 그러한 인쇄 회로 기판에 물리적으로 연결될 수 있다. 많은 실시예들에서, 개별 그래픽 컨트롤러는 PCI Express® 그래픽 슬롯 커넥터에 플러그인되는 PCI Express® 그래픽 컨트롤러/카드일 수 있다. 이 경우, PCI Express® 그래픽 컨트롤러/카드는 2006년 12월 20일에 발표된 PCI Express® Base Specification, Rev. 2.0과 같은 명세의 개정에 따를 수 있다. 다른 실시예들에서, 개별 그래픽 컨트롤러는 PCI Express® 이외의 프로토콜을 이용한다. 일부 실시예들에서, CPU(100)는 다수의 개별 그래픽 컨트롤러들에 연결된다(다수의 개별 그래픽 컨트롤러들을 갖는 실시예들은 도시되지 않는다).

CPU(100)는 또한 많은 실시예들에서 I/O 콤플렉스(I/O complex)(106)에 연결된다. I/O 콤플렉스(106)는 I/O 호스트 컨트롤러(108)와 같은 하나 이상의 I/O 호스트 컨트롤러들을 수납(house)할 수 있다. 각 I/O 호스트 컨트롤러는 CPU(100)가 컴퓨터 시스템에 부착된 I/O 주변 장치들과 통신하는 것을 허용하는 하나 이상의 I/O 링크들을 제어한다. 예를 들면, I/O 호스트 컨트롤러(108)는 2000년 4월 27일에 발표된 USB 명세의 개정 2.0에 따르는 USB(Universal Serial Bus) 호스트 컨트롤러일 수 있다. 웹 카메라(110), 디스플레이(112), 디스플레이(114), 및 무선 라우터(116)와 같은 I/O 주변 장치들은 컴퓨터 시스템에 부착될 수 있는 I/O 주변 장치들의 예들이다.

I/O 콤플렉스(106)는 많은 실시예들에서 개별 네트워크 인터페이스 컨트롤러(NIC)(118)에 연결된다. 개별 NIC(118)는 컴퓨터 시스템과 컴퓨터 시스템의 외부의 하나 이상의 네트워크들 사이의 인터페이스를 제공할 수 있다. 이러한 네트워크들은 컴퓨터가 그 안에 위치하는 영역 내의 무선 및 유선 인트라넷 네트워크들과 같은 네트워크들을 포함할 수 있고 또는 그것들은 또한 인터넷 자체를 포함할 수 있다.

많은 실시예들에서, 도 1의 시스템은 포트들(120, 122, 및 124)과 같은 하나 이상의 통합된 광 커넥터(UOC) 포트들을 포함한다. 많은 실시예들에서, 전기 링크(electrical link)(즉, 전기 신호가 가로질러 송신될 수 있는 하나 이상의 와이어들)가 각 UOC 포트를 컴퓨터 시스템 내의 각 호스트 컨트롤러와 연결한다. 예를 들면, 도 1에서는, 그래픽 호스트 컨트롤러(104), 네트워크 호스트 컨트롤러(118), 및 I/O 호스트 컨트롤러(108)가 컴퓨터 시스템에 존재한다.

따라서, 많은 실시예들에서, 전기 링크(126)는 그래픽 컨트롤러(104)와 UOC 포트들(120, 122, 및 124) 각각의 사이에 그래픽 데이터를 포함하는 전기 신호를 송신하기 위한 매체이다. 또한, 전기 링크(128)는 네트워크 컨트롤러(118)와 UOC 포트들(120, 122, 및 124) 각각의 사이에 네트워크 데이터를 포함하는 전기 신호를 송신하기 위한 매체이다. 마지막으로, 전기 링크(130)는 I/O 호스트 컨트롤러(108)와 UOC 포트들(120, 122, 및 124) 각각의 사이에 I/O 데이터를 포함하는 전기 신호를 송신하기 위한 매체이다. 더 많은 호스트 컨트롤러들 및 UOC 포트들이 시스템에 존재할 수 있지만, 도 3에 도시된 실시예는 3개의 컨트롤러들 및 3개의 포트들을 이용한다. 따라서, 도시된 실시예에서, 각 UOC 포트는 컴퓨터 시스템에 플러그인된 하나 이상의 주변 장치들과의 상호 작용을 잠재적으로 필요로 하는 컴퓨터 시스템 내의 모든 호스트 컨트롤러에 연결된다.

많은 실시예들에서, 각 UOC 포트는 또한 광 링크(optical link)에 연결되고 광 링크는 그 링크의 하나의 단부로부터 그 링크의 다른 단부로 광 신호를 전송할 수 있는 하나 이상의 광 섬유들을 포함한다. 예를 들면, 도 1에서는, 광 링크(132)가 UOC 포트(120)에 연결되고, 광 링크(134)가 UOC 포트(122)에 연결되고, 광 링크(136)가 UOC 포트(124)에 연결된다. 많은 실시예들에서, 각 광 링크는 파장 분할 다중화 기술(wavelength division multiplexing technology)을 이용하고, 따라서 각 광 링크를 가로질로 동시에 송신되는 2개 이상의 광 신호가 있을 수 있다.

일부 실시예들에서, 각 UOC 포트는 전기 신호를 대응하는 광 신호로 변환하고 반대로 광 신호를 대응하는 전기 신호로 변환한 다음 그 변환된 신호를 대체 매체 링크 상에 송신할 수 있는 추가의 로직을 포함한다. 예를 들면, 웹캠(webcam)(110)은, 광 링크(132)에 직접 연결되어 있지 않지만, 디스플레이(112)에 연결되고, 디스플레이(112)는 광 링크(132)에 연결되어 있다. 웹캠(110)은 I/O 호스트 컨트롤러(108)와의 통신을 필요로 할 수 있고 디스플레이(112)는 디스플레이 호스트 컨트롤러(104)와의 통신을 필요로 할 수 있다.

그래픽 컨트롤러(104)로부터 발신하고 디스플레이(112)를 목표로 삼는 제1 통신(예를 들면, 하나 이상의 데이터 패킷들)은 처음에 UOC 포트(120)에 도달하는 전기 링크(126)를 가로질러 전기 신호로서 전기적으로 송신된다. UOC 포트(120)는 그 후 제1 통신을 광 신호로 변환하고 그 광 신호를 광 링크(132)를 가로질러 디스플레이(112)에 송신한다. 이 예에서는, 제1 통신이 일어나고 있는 것과 동시에, I/O 호스트 컨트롤러(108)가 웹캠(110)을 목표로 삼는 제2 통신을 생성한다. 이 제2 통신은 처음에 또한 UOC 포트(120)에 도달하는 전기 링크(128)를 가로질러 전기 신호로서 전기적으로 송신된다. UOC 포트(120)는 그 후 제2 통신을 광 신호로 변환하고 그 광 신호를 광 링크(132)를 가로질러 디스플레이(112)에 송신한다(디스플레이는 그 후 그 통신이 단순히 웹캠(110)으로 통과하게 하거나 또는 그 통신을 스스로 웹캠(110)에 재송신한다).

많은 실시예들에서, 그래픽 컨트롤러(104)로부터의 제1 통신 및 I/O 호스트 컨트롤러(108)로부터의 제2 통신은 UOC 포트(120) 내의 파장 분할 다중화 로직을 이용하여 동시에 광 링크(132)를 가로질러 송신된다. 이 로직은 2개의 변환된 광 신호들을 함께 다중화하고 그 다중화된 신호를 송신한다. 다중화된 신호는 그 후 디스플레이(112)에 도달하고 디스플레이(112)는 그 후 그 광 신호를 통신 2개의 개별적인 통신들로 역다중화(demultiplex)하는데, 제1 통신은 디스플레이(112)에 의해 수신되고 제2 통신은 웹캠(110)으로 통과되어 거기에서 수신된다.

UOC 포트들 각각 내의 추가의 로직은 정반대의 변환이 일어나는 것을 허용한다. 예를 들면, 웹캠(110) 및 디스플레이(112)는 양쪽 모두 동시의 통신들을 I/O 호스트 컨트롤러(108) 및 그래픽 컨트롤러(104)에 각각 송신한다. 웹캠(110)은 처음에 신호를 디스플레이(112)에 송신한다. 이 신호는 상이한 실시예들에서 전기 또는 광일 수 있다. 만약 신호가 전기이면, 디스플레이(112) 내의 로직은 웹캠 송신을 광 신호로 변환한다. 만약 웹캠으로부터 발신하는 신호가 광이면, 어떤 변환도 요구되지 않는다. 웹캠 및 디스플레이 광 신호들 양쪽 모두가 생성된 후에, 디스플레이 내의 추가의 로직은(예를 들면, 잠재적으로 각 장치는 포트마다 모든 내부 로직이 동일하거나 유사한 UOC 포트를 갖는다) 2개의 광 신호를 다중화하고 다중화된 신호를 UOC 포트(120)에 송신한다.

다중화된 신호를 수신한 후에, UOC 포트(120)는 그 신호를 2개의 개별적인 광 신호들로 역다중화한다. UOC 포트는 그 후 2개의 광 신호들 각각을 웹캠(110) 및 디스플레이(112)로부터의 통신들을 운반하는 대응하는 전기 신호들로 변환한다. 마지막으로, 변환된 전기 신호들은 각각 전기 링크들(126 및 128)을 가로질러 송신되고, 거기에서 그것들은 그들의 목표들(즉, 디스플레이 컨트롤러(104) 및 I/O 호스트 컨트롤러(108))에 도달한다.

UOC 포트들(122 및 124)은 컴퓨터 시스템(138) 내의 하나 이상의 호스트 컨트롤러들과 광 링크(132, 134, 및/또는 136)를 이용하는 하나 이상의 주변 장치들 사이에 유사한 변환들 및 송신들을 수행한다.

파장 분할 다중화에서는, 단 하나의 광 링크가 다수의 광 신호들을 동시에 운반할 수 있고 여기서 광 신호들 각각은 송신되고 있는 모든 다른 광 신호들과는 다른(즉, 고유한) 파장에서 송신된다. 많은 실시예들에서, 호스트 컨트롤러에 대응하는 각 전기 신호는 광 링크들(132-136) 중 하나 이상의 광 링크를 가로질러 송신하기 위한 광의 특정한 파장을 할당받을 수 있다. 파장 할당 테이블(140)은 파장 할당들의 예를 나타낸다. 전기 링크(126)를 가로질러 그래픽 컨트롤러(104)에 의해 송신 및 수신되는 전기 신호는 광 파장 1(λ1)을 할당받고, 전기 링크(128)를 가로질러 I/O 호스트 컨트롤러(108)에 의해 송신 및 수신되는 전기 신호는 광 파장 2(λ2)를 할당받고, 전기 링크(130)를 가로질러 네트워크 컨트롤러(114)에 의해 송신 및 수신되는 전기 신호는 광 파장 3(λ3)를 할당받는다. 일부 실시예들에서, 컨트롤러에 대한 파장 할당은 시스템 부팅시에 일어날 수 있다.

도 2는 통합된 광 커넥터 포트 내의 변환 및 송신 로직의 실시예를 묘사한다. 많은 실시예들에서, UOC 포트(200)는 호스트 컨트롤러들(202, 204, 및 206)에 전기적으로 연결되고, 이것은 호스트 컨트롤러를 UOC 포트(200)에 물리적으로 연결하는 전기 링크(즉, 인터커넥트, 버스)를 나타낸다. 예를 들면, 호스트 컨트롤러(202)는 링크 A에 의해 UOC 포트(200)에 전기적으로 연결된다.

또한, UOC 포트(200)는 광 링크 D에 의해 주변 장치(208)에 광학적으로 연결된다. 도 2에 도시된 실시예와 같은, 많은 실시예들에서, 광 링크 D는 2개의 개별적인 광섬유들을 갖는데, 하나의 섬유는 UOC 포트(200)로부터 주변 장치(208)로 송신되는 통신을 위한 매체이고, 제2 섬유는 주변 장치(208)로부터 UOC 포트(200)로 송신되는 통신을 위한 매체이다. 광 링크 D는 또한 주변 장치 등에 전력을 공급하기 위해 이용되는 하나 이상의 전기 와이어들을 포함할 수 있다.

호스트 컨트롤러(202)와 같은 호스트 컨트롤러는 주변 장치(208)와의 통신을 시작할 수 있다. 이 통신은 (하나 이상의 데이터 패킷들과 같은 정보를 운반하는) 전기 신호를 전기 링크 A를 가로질러 UOC 포트(200)에 송신하는, 호스트 컨트롤러, 예를 들면, 호스트 컨트롤러(202)로부터 시작된다. UOC 포트(200)는 링크 A로부터의 전기 신호를 파장 할당 유닛(238)에서 수신한다. 파장 할당 유닛은 이미 사용되고 있지 않은 광 신호 파장을 할당하고 그 파장을 호스트 컨트롤러(202)로부터 수신된 전기 신호에 바인딩한다. 각 파장은 전용의 전기-광 변환기(electric-to-optical converter)(210, 212, 및 214)뿐만 아니라 대응하는 송신(Tx) 레이저(216, 218, 및 220)를 갖는다. 따라서, 도 2는 단지 3개의 쌍의 전기-광 변환기들 및 대응하는 Tx 레이저들을 나타내지만, 많은 실시예들에서, UOC 포트의 구현은 할당할 파장들만큼 많은 쌍의 전기-광 변환기들 및 대응하는 Tx 레이저들을 포함할 것이다. 예를 들면, 4개의 디스플레이, 하나의 네트워크 연결, 및 8개의 USB 포트를 갖는 워크스테이션 컴퓨터 시스템에서는, 총 6개의 할당할 파장이 있을 수 있다(디스플레이를 위한 4개, 네트워크를 위한 1개, 및 8개의 USB 포트에 의해 공유되는 1개).

도 2로 되돌아가서, 일단 전기 링크로부터의 특정한 전기 신호에 광 파장이 할당되면, 파장 할당 유닛(238)은 그 전기 신호를 특정한 전기-광 변환기로 라우팅하고, 그 전기-광 변환기는 그 파장에서의 광 신호로 변환한다. 예를 들면, 파장 할당 유닛은 전기 신호 A에 파장 1(λ1)을 할당할 수 있다. 많은 실시예들에서, 파장 할당 유닛(238)은 그 후 전기 신호 A 트래픽(즉, 전기 신호 A 내에서 운송되고 있는 데이터 패킷(들))을 λ1 로직으로 라우팅할 것이다. 따라서, 전기-광 변환기 유닛(210)은 그 신호를 광 신호(즉, 할당된 파장의 광파)로 변환하고, 그 광 신호는 그 후 Tx 레이저(216)에 의해 광 다중화기(optical multiplexer)(222)에 송신된다.

광 다중화기(222)는 필요하다면 파장 분할 다중화 기술을 이용하여 2개 이상의 광 송신 신호들을 다중화한다. 이 예에서는 호스트 컨트롤러(202)로부터 발신하는 광학적으로 변환된 신호만이 이용되므로, 다수의 광 신호들의 다중화가 요구되지 않는다. 그러나, 다른 실시예들에서는 호스트 컨트롤러(204) 및/또는 호스트 컨트롤러(206)의 전기 신호들이 또한 수신된다. 따라서 추가의 신호(들)는 그 후 전기-광 변환기 유닛들(212 및/또는 214)을 이용하여 (λ2 및 λ3와 같은) 추가의 파장들의 광 신호들로 변환된 다음 각각 Tx 레이저들(218 및/또는 220)을 이용하여 광 다중화기(222)에 송신된다. 다수의 파장들이 이용되는 실시예들에서, 광 다중화기는 그 다수의 파장들을 광 링크 D를 가로질러 주변 장치(208)로 송신되는 단 하나의 신호로 결합한다.

도 2는 또한 통신의 귀환 경로(return path)(즉, 호스트 컨트롤러들(202-206) 중 하나 이상의 호스트 컨트롤러를 목표 수신처로 하여 주변 장치(208)에서 발신하는 통신 신호 경로)를 묘사한다. 이 통신은 (하나 이상의 데이터 패킷들과 같은 정보를 운반하는) 광 신호를 광 링크 D를 가로질러 UOC 포트(200)에 송신하는 주변 장치(208)로부터 시작된다. 이 광 신호는 주변 장치가 다중화를 달성하기 위한 파장 분할 다중화 기술을 갖는다면 다중화될 수 있다. UOC 포트(200)는 그 광 신호를 광 역다중화기(optical demultiplexer)(224)에서 수신한다.

광 역다중화기(224)는 다중화된 신호로부터 각각의 개별 광 신호를 분리해낸다. 예를 들면, 주변 장치(208)는 2개의 광 신호들, 즉 호스트 컨트롤러(202)를 목표로 삼는 제1 광 신호 및 호스트 컨트롤러(204)를 목표로 삼는 제2 광 신호를 송신하였을 수 있다. 특정한 파장의 각 광 신호가 특정한 수신(Rx) 광 검출기 유닛(photo detector unit)에 송신된다. 이 예에서, 호스트 컨트롤러(202)를 목표로 삼는 광 신호는 파장 λ1을 이용하고 있고, 따라서 그것은 Rx 광 검출기(226)에 송신된다. 또한, 호스트 컨트롤러(204)를 목표로 삼는 광 신호는 파장 λ2를 이용하고 있고, 따라서 그것은 Rx 광 검출기(228)에 송신된다. Rx 광 검출기 유닛들은 검출 정보를 그들의 대응하는 광-전기 변환기 유닛들에 공급한다. 이 예에서는, 광-전기 변환기 유닛들(232 및 234)이 그 정보를 수신한다. 각 광-전기 변환기 유닛은 그 후 그것이 수신하는 광 신호를 대응하는 전기 신호로 변환한다.

변환된 전기 신호는 그 후 파장 할당 정보를 유지하는 파장 할당 유닛(238)에 송신된다. 따라서, 파장 할당 유닛(238)은 그것이 광-전기 변환기(232)로부터 수신하는 전기 신호는 파장 λ1에 대응한다는 것을 알고 그 유닛은 따라서 이 전기 신호를 전기 신호 링크 A를 가로질러 호스트 컨트롤러(202)로 라우팅할 수 있다. 또한, 파장 할당 유닛(238)은 그것이 광-전기 변환기(234)로부터 수신하는 전기 신호는 파장 λ2에 대응한다는 것을 알고 그 유닛은 따라서 이 전기 신호를 전기 신호 링크 B를 가로질러 호스트 컨트롤러(204)로 라우팅할 수 있다.

추가의 실시예들에서는, 주변 장치(208)가 호스트 컨트롤러(206)를 목표로 삼는 광 신호를 송신할 수 있다. 이러한 실시예들에서는, 일단 이 광 신호가 광 역다중화기(224)에서 다른 광 신호들로부터 분리되면, Rx 광 검출기 유닛(230) 및 광-전기 변환기 유닛(236) 양쪽 모두가 이용되어 광 신호를 수신하고, 광 신호를 전기 신호로 변환하고, 그 전기 신호를 파장 할당 유닛에 송신하고, 파장 할당 유닛은 그 후 따라서 그 전기 신호를 전기 링크 C를 가로질러 호스트 컨트롤러(206)로 라우팅한다.

많은 실시예들에서는, 네이티브 장치 발견 프로토콜(native device discovery protocol)이 이용된다. 일부 실시예들에서는, 광 링크 D가 그 광 링크에 연결된 장치의 존재를 검출하기 위해 이용되는 하나 이상의 전기 와이어들을 추가로 포함할 수 있다. 검출에 도움이 되는 하나 이상의 전기 와이어들이 존재할 경우, 그것들은 UOC 포트(200)에 들어가는 즉시 링크에서 분리되어 전기 링크(240)를 따라서 장치 발견 유닛(242)으로 라우팅될 수 있다. 장치 발견 유닛은 링크 D에 연결된 주변 장치(208)를 발견함으로써 발견 프로세스를 도울 수 있다.

많은 실시예들에서, 파장 할당 유닛은 이용되지 않는 특정한 파장들에 대하여 송신, 검출, 및 변환 유닛들을 파워 다운(power down)할 수 있다. 이 구현과 관련된 제어 라인들은 도 2에 도시되어 있지 않지만, 그것들은 단순히 파장과 관련된 전기-광 변환기, 광-전기 변환기, Tx 레이저, 및 Rx 광 검출기 유닛들 내에 포함된 로직에 전력을 공급하는 전원을 제어하는 특정한 파장과 관련된 각 유닛에의 제어 라인들을 포함할 수 있다.

예를 들면, 만약 호스트 컨트롤러(202)가 UOC 포트(200)를 통하여 주변 장치(208)와 통신하고 있고 유일한 통신 수단은 파장 λ1에 할당되는 단 하나의 신호라면, 파장 할당 유닛은 파장들 λ2 및 λ3와 관련된 모든 로직 유닛들(즉, 유닛들(212, 214, 218, 220, 228, 230, 234, 및 236)의 셧 다운(shut down)할 수 있다.

다른 실시예들에서는, 주어진 유닛을 파워 업(power up)하기 위해 요구되는 시간의 길이뿐만 아니라 비활동의 시간의 길이에 따라서, 이들 유닛들 일부만이 셧 다운된다(즉, 만약 유닛이 파워 업되고 있는 것과 그 유닛이 완전히 기능하는 때의 사이에 상당한 대기 시간(latency)을 갖는다면, 그 유닛은 온 상태로 남아 있을 수 있거나, 또는 그것이 어떤 작업 부하도 없이 아이들(idle) 상태가 된 후에 보다 긴 시간 기간 동안 온 상태로 남아 있을 수 있다).

많은 실시예들에서, 만약 주변 장치가 부착되어 있지 않다면, 주어진 파장과 특별히 관련되어 있는 UOC 포트(200) 내의 모든 로직 유닛들은 파워 다운된다(즉, 모든 전기-광 변환기들, 모든 광-전기 변환기들, 모든 Tx 레이저들, 및 모든 Rx 광 검출기들). 다른 실시예들에서는, 이러한 유닛들의 일부 또는 전부가 완전히 파워 다운되지 않고, 그보다는 감소된 전력 모드로 전원이 공급된다.

주변 장치가 검출되지 않는 경우 위에 언급된 유닛들의 일부 또는 전부가 파워 다운되는 많은 실시예들에서, 장치 발견 유닛(242)은 완전히 운전 중인(fully operational) 상태로 남는다. 완전히 운전 중인 장치 발견 유닛(242)은 주변 장치 플러그인 이벤트로부터의 활동에 대하여 링크 D를 모니터할 것이다. 일단 장치 발견 유닛(242)이 이 활동을 발견한다면, 그것은 하나 이상의 파장들에 대응하는 유닛들의 하나 이상의 세트들을 깨우도록 파장 할당 유닛에 통지할 수 있다.

일단 주변 장치가 발견되면, 장치 열거 프로세스(device enumeration process)가 시작된다. 장치 열거는 파장 할당 유닛(238) 내의, 장치 발견 유닛(242) 내의, 또는 컴퓨터 시스템의 다른 로직 내의 로직을 이용할 수 있다.

도 3은 통합된 광 커넥터 아키텍처의 시스템-레벨 구현의 다른 실시예를 묘사한다. 많은 다른 실시예들에서, UOC 포트(도 2로부터의 포트(200)) 내의 모든 로직이 UOC 포트로부터 제거되고 컴퓨터 시스템 내의 하나 이상의 호스트 컨트롤러들(예를 들면, 호스트 컨트롤러들(104, 108, 및 118))에 연결된 광 트랜스시버 로직 유닛(optical transceiver logic unit)(300) 안에 배치된다. 광 트랜스시버 로직 유닛(300)은 마더보드(138) 상의 중앙 위치에 위치하거나 또는 컴퓨터 시스템 마더보드(138) 상의 하나 이상의 호스트 컨트롤러들에 인접하여 위치할 수 있다. 많은 실시예들에서, 광 트랜스시버 로직 유닛은 전기 링크들(126, 128, 및 130)을 통하여 각각 호스트 컨트롤러들(104, 108, 및 118)에 연결된다.

이러한 실시예들에서, 도 2에 관련하여 위에 설명된 UOC 포트 내의 로직에 의해 수행되는 모든 작업은 대신에 문제의 호스트 컨트롤러(들)에 훨씬 더 근접하여 수행되고 광 링크가 마더보드 상에서 광 트랜스시버 로직 유닛(300)으로부터 UOC 포트(들)로 라우팅된다. 이러한 광 링크들(링크들(302, 304, 및 306))은 광 트랜스시버 로직 유닛(300)을 UOC 포트들(120, 122, 및 124)에 각각 연결한다.

이러한 실시예들에서, 실제의 UOC 포트들은 그들 안에 로직을 갖지 않고 단지 마더보드 상에서 그 포트에 플러그인된 외부 광 링크(광 링크들(132, 134, 및 136)로 라우팅되는 내부 광 링크(광 링크들(302, 304, 및 306))의 물리적 커넥터로서만 기능한다.

일부 실시예들에서, 광 트랜스시버 로직 유닛(300)은 모든 호스트 컨트롤러에 대한 송신, 수신, 및 변환 로직을 포함한다. (도시되지 않은) 다른 실시예들에서는, (각 호스트 컨트롤러에 인접하여) 호스트 컨트롤러마다 광 트랜스시버 로직 유닛이 있을 수 있다. (도시되지 않은) 또 다른 실시예들에서는, 각 호스트 컨트롤러에 통합된 송신, 수신, 및 변환 로직을 갖는 로직 유닛이 있을 수 있다.

도 4는 개별 그래픽 및 LAN(local area network) 카드들에 대한 통합된 광 커넥터 아키텍처 슬롯 커넥터의 실시예를 묘사한다. 현재의 개별 그래픽 및 LAN 카드들에 대한 변형들을 예시하기 위하여, 도 4는 각 카드의 현재의 버전을 각 카드의 통합된 광 커넥터 아키텍처(UOCA) 버전과 나란히 보여준다. 도 4에 도시된 예들은 PCI Express®를 이용하지만, 임의의 다른 관련된 프로토콜이 이용될 수 있다.

PCI Express® 개별 그래픽 카드(400)의 현재의 버전이 도시되어 있다. 그래픽 카드(400)는 도시된 바와 같이 슬롯 커넥터 핀들(402)을 포함한다. 또한, 그래픽 카드(400)는 외부 디스플레이 주변 장치 커넥터(404)를 갖는다. 현재의 PCI Express® 개별 그래픽 시나리오들에서는, 컴퓨터 시스템 마더보드 상의 PCI Express® 그래픽 카드 슬롯에 그래픽 카드(400)가 플러그인될 때 CPU 및 시스템 메모리로부터의 데이터가 슬롯 커넥터 핀들(402)에 물리적으로 연결되는 PCI Express® 링크를 가로질러 그래픽 카드(400)에 송신된다. 그래픽 카드(400)는 그 후 이 수신된 데이터에 작용하고 그것을 외부 디스플레이 주변 장치 커넥터(404)에 플러그인된 디스플레이 주변 장치에 송신한다.

이제 도 4에 도시된 실시예에서, UOCA를 갖는 개별 그래픽 카드(406)를 살펴보면, UOCA 가능한 그래픽 카드(406)는, 현재의 버전 그래픽 카드(400)와 유사하게, 슬롯 커넥터 핀들(408)을 포함한다. 그러나, 외부 디스플레이 주변 장치 커넥터를 갖는 대신에, UOCA를 갖는 개별 그래픽 카드(406)는 여분의 슬롯 커넥터 핀들(410)을 갖는다. 일단 UOCA를 갖는 개별 그래픽 카드(406)가 (슬롯 커넥터 핀들(408)로부터) PCI Express® 링크로부터의 데이터를 수신하고 그 수신된 데이터에 작용하였다면, UOCA 가능한 그래픽 카드(406)는 그 데이터를 마더보드 상의 UOC 포트에 플러그인된 디스플레이 주변 장치에 송신한다. 구체적으로, 그 데이터는 슬롯 커넥터로부터 컴퓨터 시스템 내의 UOC 포트로 라우팅되는 추가적인 PCI Express® 링크 레인들(link lanes)을 가로질러 송신된다(이것은 도 1에서 링크(126)로서 도시되어 있다). 이러한 추가적인 링크 레인들은 여분의 슬롯 커넥터 핀들(410)에 물리적으로 연결된다.

다음으로, 도 4는 (카드에 통합된 NIC를 갖는) PCI Express® 개별 LAN 카드(412)의 현재의 버전을 보여준다. LAN 카드(412)는 도시된 바와 같이 슬롯 커넥터 핀들(414)을 포함한다. 또한, LAN 카드(412)는 외부 LAN/이더넷 커넥터(416)를 갖는다. 현재의 PCI Express® 개별 LAN 카드 시나리오들에서는, 컴퓨터 시스템 마더보드 상의 PCI Express® LAN 카드 슬롯에 LAN 카드(412)가 플러그인될 때 CPU 및 시스템 메모리로부터의 데이터가 슬롯 커넥터 핀들(414)에 물리적으로 연결되는 PCI Express® 링크를 가로질러 LAN 카드(412)에 송신된다. LAN 카드(412)는 그 후 이 수신된 데이터를 패킷화(packetize)하고 그것을 LAN/이더넷 커넥터(416)가 플러그인되어 있는 네트워크를 가로질러 송신한다.

마지막으로, 이제 도 4에 도시된 실시예에서, UOCA를 갖는 개별 LAN 카드(418)를 살펴보면, UOCA 가능한 LAN 카드(418)는, 현재의 버전 LAN 카드(412)와 유사하게, 슬롯 커넥터 핀들(420)을 포함한다. 그러나, 외부 LAN/이더넷 커넥터를 갖는 대신에, UOCA를 갖는 개별 LAN 카드(418)는 여분의 슬롯 커넥터 핀들(422)을 갖는다. 일단 UOCA를 갖는 개별 LAN 카드(418)가 (슬롯 커넥터 핀들(420)로부터) PCI Express® 링크로부터의 데이터를 수신하고 그 수신된 데이터를 패킷화하였다면, UOCA 가능한 LAN 카드(418)는 그 데이터를 마더보드 상의 UOC 포트에 플러그인된 이더넷 케이블에 송신한다. 구체적으로, 추가적인 PCI Express® 링크 레인들을 가로질러 송신된 그 데이터는 슬롯 커넥터로부터 컴퓨터 시스템 내의 UOC 포트로 라우팅된다(이것은 도 1에서 링크(130)로서 도시되어 있다). 이러한 추가적인 링크 레인들은 여분의 슬롯 커넥터 핀들(422)에 물리적으로 연결된다.

도 5는 주변 장치로 확장된 통합된 광 커넥터 아키텍처의 하나의 실시예를 묘사한다. 많은 실시예들에서, 통합된 광 커넥터 아키텍처를 채용하는 컴퓨터 시스템(500)은 도 1-4에서 설명된 특정한 컴포넌트들 모두를 포함한다. 구체적으로, 적어도 하나의 UOC 포트가 존재하고 하나 이상의 호스트 컨트롤러들(잠재적으로 I/O 호스트 컨트롤러들, 디스플레이 컨트롤러들, 네트워크 컨트롤러들 등을 포함함)에 연결된다. 이 예는 3개의 UOC 포트들(502, 504, 및 506)을 도시하지만, 많은 컴퓨터 시스템들/플랫폼들에서는, 그 플랫폼 상에 4개, 6개, 8개 또는 그보다 많은 UOC 포트들이 존재할 것이다.

많은 실시예들에서는, 주변 장치(508)가 유니버설 커넥터 포트(universal connector port)(504)에 플러그인된 광 케이블(510)을 통하여 컴퓨터 시스템(500)에 연결된다. 주변 장치(508) 측에서, 광 케이블(510)이, 유니버설 커넥터 포트(504)와 동일한 폼 팩터를 가질 수 있는, 유니버설 커넥터 포트(512)에 플러그인된다. 주변 장치(508) 내의 UOC 포트(512)는 도 2에서 설명된 송신, 수신, 및 변환 로직 유닛들의 하나 이상의 세트들을 포함한다(즉, 세트는 전기-광 변환기, 광-전기 변환기, Tx 레이저, 및 Rx 광 검출기를 포함한다).

많은 실시예들에서, (컴퓨터 시스템뿐만 아니라 주변 장치 양쪽 모두의) 각 포트는 다수의 파장들에 대한 상기 참조된 로직의 세트들의 전량을 포함한다. 예를 들면, 각 포트가 이용할 수 있는 결정된 표준 파장들의 수가 존재할 수 있고, 따라서 각 포트는 그 표준 파장들 중 임의의 파장에서 광 신호들을 송신하고 수신하는 것과 관련된 로직을 가질 것이다. 각 포트가 파장들의 표준 세트를 이용할 수 있는 실시예들에서, 장치는 컴퓨터 시스템에 플러그인될 수 있고, 장치 발견 유닛(도 2의 242)은 장치를 발견할 수 있고, 그 후 파장 할당 유닛(도 2의 238)은 할당된 파장에서 광 핸드셰이크 신호(optical handshake signal)를 송신할 수 있고, 주변 장치(508)는 그것을 수신하고 그 후 그 수신된 파장에서 추가의 송신들을 시작한다. 따라서, 많은 실시예들에서, 주변 장치 상의 UOC 포트는 그것에 할당된 파장에 적응될 수 있다.

많은 다른 실시예들에서, (USB 장치와 같은) 특정한 유형의 주변 장치는 모든 USB 장치들에 대하여 이용되는 표준 파장(또는 표준 파장들의 서브세트)을 미리 할당받는다. 이러한 실시예들에서는, 주변 장치 UOC 포트만이 그 부류의 장치가 표준으로서 할당받은 파장(들)과 관련된 로직을 갖는다. 도 2의 예에서, 주변 장치(508)는 그것이 컴퓨터 시스템(500)에 위치하는 2개의 호스트 컨트롤러들과 통신하기 위해 이용하는 2개의 파장을 할당받는다. 이 2개의 파장들은 주변 장치(508) 상의 UOC 포트(512)에 의해 광 링크(510)를 가로질러 송신 및 수신된다. 언급된 바와 같이, 주변 장치(508) 상의 UOC 포트(512)는 할당된 파장(들)과 연관된 모든 로직 장치들을 포함하고, 그것들은 도 2에서 상세히 설명된 UOC 포트에서 도시된 것과 동일한 구성으로 셋업된다. 추가로, 주변 장치(508) 상의 UOC 포트(512)는 또한 광 다중화기 및 역다중화기를 포함한다(도 2의 UOC 포트에 도시된 것과 동일).

따라서, 동작 중에, 주변 장치(508) 상의 UOC 포트(512)는 광 링크(510)를 가로질러 컴퓨터 시스템(500)으로부터 다중화된 광 신호를 수신한다. UOC 포트(512) 내의 로직은 그 후 광 신호를 역다중화하고, 개별적인 결과의 광 신호들 각각을 그들의 전기 대응 신호들로 변환하고, 그 전기 신호들을 주변 장치 내의 내부 로직(514)에 송신한다. 내부 로직은 또한 하나 이상의 전기 신호들을 UOC 포트(512)에 송신할 수 있다. UOC 포트(512)에 송신된 전기 신호들은 그 후 광 신호들로 변환된다. 만약 다수의 광 신호들이 있다면, 그것들은 다중화기에서 결합된다. 그 후 다중화된 광 신호는 그 후 광 링크(510)를 가로질러 컴퓨터 시스템(500) 상의 UOC 포트(504)로 송신된다.

도 6은 통합된 광 커넥터 아키텍처 환경에서 데이터 패킷들을 라우팅하는 프로세스의 하나의 실시예의 흐름도이다. 이 프로세스는 하드웨어, 소프트웨어, 또는 양쪽의 조합에 의해 수행될 수 있다. 이제 도 6을 살펴보면, 프로세스는 주변 장치가 통합된 광 커넥터 포트에 플러그인되었는지를 결정하는 처리 로직에 의해 시작된다(처리 블록(600)). "플러그인"(plugging in)은 주변 장치가 통합된 광 커넥터 포트에 연결되거나 접속되는 것을 나타낸다. 상이한 실시예들에서, "플러그인"은 핫-플러깅(hot-plugging)이 허용되는 때 완전한 시스템 동작(full system operation) 동안에 또는 부팅 전과 같은, 임의의 시간에 일어날 수 있다. 만약 주변 장치가 플러그인되지 않았다면, 처리 블록(600)이 반복된다(즉, 통합된 광 커넥터 포트가 폴링(polling)된다 - 연속적으로 또는 폴링은 설정된 시간 주기마다 한번 일어날 수 있다).

다음으로, 일단 처리 로직이 장치가 플러그인된 것을 검출하면, 처리 로직은 주변 장치를 열거한다(처리 블록(602)). 그 후 처리 로직은 하나 이상의 광 파장들을 주변 장치에 할당한다(처리 블록(604)).

할당 후에, 처리 로직은 신호가 수신되었는지를 결정한다(처리 블록(606)). 만약 신호가 수신되지 않았다면, 처리 로직은 주변 장치에 변화/수정이 있었는지를 결정한다(처리 블록(608)). 예를 들면, 제1 주변 장치가 플러그 분리(unplug)되었고 제2 주변 장치가 동일한 통합된 광 커넥터 포트에 플러그인되었다. 만약 주변 장치의 상태에 변화가 없다면, 처리 로직은 처리 블록(606)으로 되돌아가고 다시 (데이터/데이터 패킷들을 포함하는) 신호가 수신되었는지를 조사한다. 그렇지 않고, 만약 주변 장치에 변화가 검출되었다면, 처리 로직은 처리 블록(600)으로 되돌아가서 주변 장치가 통합된 광 커넥터 포트에 플러그인되었는지를 재조사한다.

처리 블록(606)으로 되돌아가서, 만약 신호가 수신되었다면, 처리 로직은 신호가 주변 장치로부터 수신되었는지 호스트 컨트롤러로부터 수신되었는지를 결정한다(처리 블록(610)). 만약 신호가 주변 장치로부터 수신되었다면, 그 신호는 특정한 파장의 광 신호이다. 처리 로직은 그 후 필요하다면(즉, 만약 하나의 결합된 광 신호에 다중화된 다수의 광 신호들이 있다면) 광 신호를 역다중화하기 시작한다(처리 블록(612)). 다음으로, 처리 로직은 (원래의 신호가 다중화되었는지에 따라서) 광 신호 또는 신호들을 광 신호마다 대응하는 전기 신호로 변환한다(처리 블록(614)). 그 후 처리 로직은 각 변환된 전기 신호를 그의 각각의 호스트 컨트롤러에 송신한다(처리 블록(616)). 마지막으로, 처리 로직은 처리 블록(606)으로 되돌아가서 (추가의 데이터/데이터 패킷들을 포함하는) 다른 신호가 수신되었는지를 조사한다.

처리 블록(610)으로 되돌아가서, 만약 신호가 호스트 컨트롤러로부터 수신되었다면 그 신호는 전기 신호이다. 따라서, 처리 로직은 전기 신호를 광 신호로 변환하기 시작한다(처리 블록(618)). 그 후 처리 로직은, 필요하다면, 변환된 광 신호를 하나 이상의 다른 변환된 광 신호들과 다중화한다(처리 블록(620)). 다음으로, 처리 로직은 광 신호(다중화된 버전 또는 추가의 광 신호들이 송신되지 않는다면 단일 신호)를 주변 장치에 송신한다(처리 블록(622)). 마지막으로, 처리 로직은 처리 블록(606)으로 되돌아가서 (추가의 데이터/데이터 패킷들을 포함하는) 다른 신호가 수신되었는지를 조사한다.

이렇게, 컴퓨터 플랫폼 상에 통합된 광 커넥터 아키텍처를 구현하는 시스템, 장치, 및 방법의 실시예들이 설명되었다. 이 실시예들은 그것의 특정한 예시적인 실시예들에 관하여 설명되었다. 이 명세서의 수혜자들에게는 여기에 설명된 실시예들의 보다 폭넓은 정신 및 범위로부터 일탈하지 않고 이들 실시예들에 다양한 수정들 및 변경들이 이루어질 수 있다는 것이 명백할 것이다. 따라서, 본 명세서 및 도면들은 제한적인 점보다는 예시적인 점에서 간주되어야 한다.

Claims

광 링크(optical link);
상기 광 링크에 광학적으로 연결된 주변 장치;
제1 호스트 컨트롤러;
상기 광 링크에 광학적으로 연결되고 상기 제1 호스트 컨트롤러에 전기적으로 연결된, 통합된 광 커넥터 포트(unified optical connector port)
를 포함하고, 상기 포트는,
상기 주변 장치와 통신하기 위해 이용되는 제1 광 신호에 대하여 제1 광 파장을 할당하는 파장 할당 유닛; 및
상기 제1 호스트 컨트롤러로부터 수신된 제1 전기 신호를 상기 제1 광 파장에서 상기 제1 광 신호로 변환하고;
상기 제1 광 신호 내의 하나 이상의 데이터 패킷들을 상기 광 링크를 가로질러 상기 주변 장치에 송신하는 전기-광 송신 유닛(electrical-to-optical transmission unit)
을 포함하는 시스템.
제1항에 있어서, 상기 통합된 광 커넥터 포트는,
상기 광 링크로부터, 상기 제1 광 신호와 동일한 광 파장에서 상기 주변 장치에 의해 생성된 제2 광 신호 내의 하나 이상의 추가의 데이터 패킷들을 수신하고;
상기 제2 광 신호를 제2 전기 신호로 변환하고;
상기 제2 전기 신호를 상기 제1 호스트 컨트롤러에 송신하는 광-전기 수신 유닛(optical-to-electrical receiving unit)
을 더 포함하는 시스템.
제2항에 있어서,
각각이 상기 광 링크를 가로질러 미리 결정된 파장의 광 신호를 송신하는 하나 이상의 레이저 송신 유닛들; 및
각각이 상기 광 링크로부터 미리 결정된 파장의 광 신호를 수신하는 하나 이상의 광 수신 유닛들(photo reception units)
을 더 포함하는 시스템.
제3항에 있어서, 상기 파장 할당 유닛은 상기 통합된 광 커넥터 포트와 상기 주변 장치 사이의 통신에 이용되도록 할당되지 않은 파장들을 갖는 상기 하나 이상의 레이저 송신 유닛들 각각과 상기 하나 이상의 광 수신 유닛들 각각을 파워 다운(power down)하도록 더 동작 가능한 시스템.
제1항에 있어서,
제2 호스트 컨트롤러를 더 포함하고,
상기 파장 할당 유닛은 상기 주변 장치와 통신하기 위해 이용되는 제2 광 신호에 대하여 제2 광 파장을 할당하도록 더 동작 가능하고,
상기 전기-광 송신 유닛은 상기 제2 호스트 컨트롤러로부터 수신된 제2 전기 신호를 상기 제2 광 파장에서 상기 제2 광 신호로 변환하도록 더 동작 가능한 시스템.
제5항에 있어서,
상기 제1 광 신호 및 상기 제2 광 신호를 다중화된 광 신호로 결합하는 파장 분할 다중화 유닛(wavelength division multiplexing unit)을 더 포함하고,
상기 전기-광 송신 유닛은 상기 다중화된 광 신호를 상기 광 링크를 가로질러 상기 주변 장치에 송신하도록 더 동작 가능한 시스템.
제6항에 있어서,
상기 주변 장치는 상기 수신된 다중화된 광 신호를 개별적인 상기 제1 광 신호 및 제2 광 신호로 역다중화(demultiplex)하고;
상기 제1 광 신호를 상기 주변 장치 내의 대응하는 전기 신호로 변환하고;
상기 제2 광 신호를 상기 주변 장치 내의 대응하는 전기 신호로 변환하도록 더 동작 가능한 시스템.
제1항에 있어서, 상기 광 링크는,
상기 통합된 광 커넥터 포트로부터 상기 주변 장치로의 광 신호 송신을 위한 제1 광섬유; 및
상기 주변 장치로부터 상기 통합된 광 커넥터 포트로의 광 신호 송신을 위한 제2 광섬유를 포함하는 시스템.
통합된 광 커넥터 포트로서,
주변 장치와 통신하기 위해 이용되는 제1 광 신호에 대하여 제1 광 파장을 할당하는 파장 할당 유닛; 및
제1 호스트 컨트롤러로부터 수신된 제1 전기 신호를 상기 제1 광 파장에서 상기 제1 광 신호로 변환하고;
상기 제1 광 신호 내의 하나 이상의 데이터 패킷들을 광 링크를 가로질러 상기 주변 장치에 송신하는 전기-광 송신 유닛
을 포함하는 통합된 광 커넥터 포트.
제9항에 있어서, 상기 통합된 광 커넥터 포트는,
상기 광 링크로부터, 상기 제1 광 신호와 동일한 광 파장에서 상기 주변 장치에 의해 생성된 제2 광 신호 내의 하나 이상의 추가의 데이터 패킷들을 수신하고;
상기 제2 광 신호를 제2 전기 신호로 변환하고;
상기 제2 전기 신호를 상기 제1 호스트 컨트롤러에 송신하는 광-전기 수신 유닛
을 더 포함하는 통합된 광 커넥터 포트.
제10항에 있어서,
각각이 상기 광 링크를 가로질러 미리 결정된 파장의 광 신호를 송신하는 하나 이상의 레이저 송신 유닛들; 및
각각이 상기 광 링크로부터 미리 결정된 파장의 광 신호를 수신하는 하나 이상의 광 수신 유닛들
을 더 포함하는 통합된 광 커넥터 포트.
제10항에 있어서,
상기 파장 할당 유닛은 상기 주변 장치와 통신하기 위해 이용되는 제2 광 신호에 대하여 제2 광 파장을 할당하도록 더 동작 가능하고,
상기 전기-광 송신 유닛은 제2 호스트 컨트롤러로부터 수신된 제2 전기 신호를 상기 제2 광 파장에서 상기 제2 광 신호로 변환하도록 더 동작 가능한 통합된 광 커넥터 포트.
제12항에 있어서,
상기 제1 광 신호 및 상기 제2 광 신호를 다중화된 광 신호로 결합하는 파장 분할 다중화 유닛을 더 포함하고,
상기 전기-광 송신 유닛은 상기 다중화된 광 신호를 상기 광 링크를 가로질러 상기 주변 장치에 송신하도록 더 동작 가능한 통합된 광 커넥터 포트.
컴퓨터 시스템 내의 하나 이상의 집적 회로들로부터 수신된 하나 이상의 상이한 전기 신호들을 하나 이상의 대응하는 광 신호들로 변환하는 단계; 및
상기 하나 이상의 대응하는 광 신호들을 파장 분할 다중화를 이용하여 광 링크를 가로질러, 상기 컴퓨터 시스템에 연결된 주변 장치에 송신하는 단계
를 포함하는 방법.
제14항에 있어서, 상기 하나 이상의 대응하는 광 신호들 각각은 임의의 다른 대응하는 광 신호와 다른 파장에서 존재하는 방법.
제15항에 있어서, 상기 광 링크는 통합된 광 커넥터 포트에 연결되고 상기 복수의 집적 회로들 각각은 호스트 컨트롤러를 포함하는 방법.
제16항에 있어서,
상기 주변 장치가 상기 하나 이상의 수신된 대응하는 광 신호들 중 적어도 하나를 하나 이상의 대응하는 전기 신호들로 변환하는 단계를 더 포함하는 방법.
제16항에 있어서,
상기 광 링크에 연결된 상기 주변 장치를 발견하는 단계;
상기 주변 장치에 의해 이용되는, 각각이 상이한 파장의, 하나 이상의 광 신호들을 결정하는 단계; 및
상기 주변 장치에 의해 이용되는 상기 광 신호들만을 상기 광 링크를 가로질러 송신하는 것을 가능하게 하는 단계
를 더 포함하는 방법.
제17항에 있어서, 상기 하나 이상의 전기 신호들 각각을 변환하는 것이 상기 통합된 광 커넥터 포트에서 일어나는 방법.
제17항에 있어서, 상기 하나 이상의 전기 신호들 각각을 변환하는 것이 대응하는 하나 이상의 호스트 컨트롤러들에서 일어나는 방법.