KR20100106111A

KR20100106111A - 플래시 메모리장치

Info

Publication number: KR20100106111A
Application number: KR1020090024572A
Authority: KR
Inventors: 이준
Original assignee: 엘지전자 주식회사
Priority date: 2009-03-23
Filing date: 2009-03-23
Publication date: 2010-10-01

Abstract

본 발명은 플래시 메모리장치를 구성하는 메모리 셀을 구동할 때, 이웃하는 주변 셀의 전기적 특성 변화를 참조하여 주변 셀의 읽기 검출 값 범위와, 쓰기 전압값을 보상하는 플래시 메모리장치를 개시한다.

구동 셀, 주변 셀, 보상 값, 보상 테이블

Description

플래시 메모리장치{Flash memory device}

본 발명은 플래시 메모리장치에 관한 것이다.

플래시 메모리장치는 메모리 셀에 저장하는 데이터량에 따라 크게 SLC 방식과 MLC 방식으로 구분된다. SLC 방식의 플래시 메모리장치는 하나의 메모리 셀에 1비트만을 기록하는 반면, MLC 방식의 메모리장치는 하나의 메모리 셀에 2비트를 기록할 수 있다. MLC 방식과 SLC 방식의 플래시 메모리장치의 기본 구조는 동일하나, MLC 방식의 플래시 메모리장치는 메모리 셀을 구성하는 플로팅 게이트(floating gate)의 전하량을 가변하여 2비트를 표현한다. 따라서, MLC 방식의 플래시 메모리장치는 플로팅 게이트에 전하가 일정량 이상 존재하는지의 여부에 따라 논리 "0"과 논리 "1"을 구분하는 SLC 방식의 플래시 메모리장치에 비해 데이터 재생과 기록에서 더 많은 오류가 발생한다.

한편, 플래시 메모리장치에서 데이터를 저장하는 메모리 모듈은 복수의 블록으로 구획되고, 각 블록은 복수의 페이지로 구획되며, 각 페이지는 복수의 메모리 셀로 구성된다.

격자 구조로 배열되는 메모리 셀 중 쓰기 동작에 의해 전압이 가해지거나 읽 기 동작을 수행하는 셀은 주변에 위치하는 타 셀의 플로팅 게이트가 구비하는 전하량에 영향을 끼친다.

만일, 메모리 셀 중 고전압에 의해 프로그래밍 되는 셀과 프로그래밍 되지 않는 주변 셀이 이웃하게 위치할 경우, 주변 셀은 프로그래밍 되는 셀을 통과하는 고 전압에 의해 영향을 받아 플로팅 게이트에 저장된 전하량이 증가할 수 있으며, 증가한 전하량에 의해 출력전압이 증가할 수 있다. 전하량 변동은 4가지 상태를 표현하는 MLC 방식의 메모리 셀에 기록된 정보를 왜곡시키며, 메모리 셀에 기록된 정보의 신뢰성을 저하시키는 문제점이 있다.

따라서, 본 발명의 목적은 구동 셀에 의해 영향을 받는 주변 셀의 전기적인 특성 변화를 보상하여 메모리 셀에 저장되는 데이터의 신뢰성을 증가시키는 플래시 메모리장치를 제공함에 있다.

상기한 목적은 본 발명에 따라, 복수의 셀로 구성되는 메모리 모듈, 및 구동 셀이 구동할 때, 상기 구동 셀과 이웃하는 주변 셀의 전기적 특성 변동에 대한 보상 테이블을 참조하며, 상기 구동 셀이 구동 후, 상기 주변 셀에 대한 읽기 동작, 및 쓰기 동작 중 어느 하나가 수행될 때, 상기 보상 테이블을 참조하여 상기 주변 셀의 읽기 검출 값 범위와 쓰기 전압 값에 대해 보상값을 적용하는 제어부에 의해 달성된다.

본 발명은 플래시 메모리장치를 구성하는 셀, 또는 페이지 단위의 읽기 동작, 및 쓰기 동작에 의해 영향을 받는 주변 셀의 전기적 특성 변환을 참고하여 주변 셀에 대한 읽기 검출 값 범위와 쓰기 전압 값에 대해 보상을 함으로써 플래시 메모리장치의 데이터 복원 신뢰성을 증가시키고 오래 사용할 수 있도록 한다.

이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.

본 명세서에서 기술되는 플래시 메모리장치는 NAND 게이트, 또는 NOR 게이트 를 이용하는 플래시 메모리장치일 수 있다.

본 발명은, 어떤 종류의 메모리 셀을 이용하는가에 따라 그 기술적 사상이 영향을 받지 않는다. 따라서, 본 발명에서 언급되는 메모리 셀은 NAND 게이트나 NOR 게이트 방식의 플래시 메모리 칩에도 적용 가능하므로 따로 구분하여 설명하지 않는다.

또한, 이하의 설명에서는 메모리 셀을 제어하는 컨트롤러, 및 컨트롤러와 연동하여 구동하는 부분을 제어부라 하고, 제어부를 구성하는 구성요소에 대한 접미사로서 "모듈", 또는 "부"가 사용될 수 있다. 따라서, 제어부는 단일 칩(chip)으로 형성되거나, 복수의 칩(chip)이 모여서 하나의 구성요소를 이룰 수 있다.

본 명세서에서 사용되는 구성요소, 및 그에 대한 접미사는 본 명세서 작성의 용이함만을 고려하여 부여되는 것으로, 상기 "모듈", 및 "부"는 상호 혼용되어 사용될 수 있다.

본 명세서에서 기술되는 "플래시 메모리장치"는 SSD(Solid State Disk)로 구현되거나, 임베디드 장치에서 비 휘발성 저장매체의 역할을 수행할 수 있다.

본 명세서에서 플래시 메모리장치와 접속 가능한 퍼스널 컴퓨터, 서버, 노트북, PDA(Personal Digital Assistant), PMP(Personal Media Player), 비디오 게임기, 휴대단말기(mobile phone), 및 기타 데이터 저장을 위한 다양한 장치는 "호스트"라고 지칭한다.

도 1은 본 발명에 따른 플래시 메모리장치, 및 플래시 메모리장치와 호스트 의 접속관계에 대한 개념도를 도시한다.

도 1을 참조하면, 본 발명에 따른 플래시 메모리장치(100)는 호스트(50)에 접속되어 사용되며, 호스트(50)가 부팅될 때, 호스트(50)와 데이터 전송 방식을 협의하고, 협의된 데이터 전송 방식에 따라 상호 데이터 전송을 처리한다.

먼저, 호스트(50)가 부팅될 때, 프로세서(CPU)(51)는 바이오스(BIOS)(52)를 통해 플래시 메모리장치(100)에 대한 장치 정보를 획득한다. 바이오스(52)는 호스트(50)에 장착되는 각종 하드웨어 장치에 대한 장치 정보를 구비하며, 호스트(50)가 부팅될 때, 각종 하드웨어 장치 정보를 프로세서(51)로 전송한다. 다음으로, 프로세서(51)는 플래시 메모리장치(100)의 존재를 인식하고, 플래시 메모리장치(100)가 사용 가능한지를 확인한다(S1). 이때, 플래시 메모리장치(100)의 제어부(120)는 호스트(50)에 대해 사용 가능함을 응답하며(S2), 호스트(50)와 데이터 전송을 위한 주소 체계를 협의한다(S3). 주소체계는 통상 CHS 주소체계와 LBA 주소체계 중 하나가 적용될 수 있다. CHS 주소 체계는 바이오스(52)가 하드디스크 드라이브의 실린더(Cylinder), 헤드(Head), 섹터(Sector)정보를 저장해두고, 호스트(50) 측 프로세서(51)가 CHS 정보를 이용하여 하드디스크 드라이브와 데이터 통신을 수행하는 주소 체계를 의미한다.

LBA(Logical Block Addressing) 주소 체계는 하드디스크 드라이브(Hard disk drive)의 첫 번째 섹터에 일렬번호를 매긴 뒤, 그 다음번 일련번호를 그 다음번 섹터에 할당하여 주소를 형성하는 주소 체계를 의미한다. 본 명세서는 현재 가장 널리 이용되는 LBA 주소 체계를 기준으로 설명을 진행하도록 한다. 물론, 추후, 주 소 체계는 현재의 주소 체계(CHS, LBA)와 다른 것이 존재할 수 있으나, 새로운 주소 체계가 바이오스를 통해 프로세서(51)로 제공되고, 프로세서(51)가 플래시 메모리장치(100)와 협의할 수 있다면 본 발명에 따른 플래시 메모리장치(100)는 새로운 주소 체계를 이용할 수 있음이 자명하다 할 것이다.

호스트(50)와 플래시 메모리장치(100)의 제어부(120)가 상호 인식하고, 데이터 전송을 위한 주소 체계에 대한 협의가 종료되면, 호스트(50)는 플래시 메모리장치(100)로 데이터 읽기, 쓰기, 삭제, 및 기타 다양한 제어 명령어(command)를 전송할 수 있으며(S4), 플래시 메모리장치(100)는 호스트(50)의 제어 명령어(command)에 대한 응답(response)을 수행한다(S5). 플래시 메모리장치(100)의 응답은 호스트(50)가 원하는 데이터를 읽거나, 쓰거나, 삭제했을 때, 호스트(50)로 데이터를 전송하거나, 호스트(50)의 제어 명령어(commnand)에 대한 처리 결과를 호스트(50)로 전송하는 것 중 하나에 해당한다.

한편, 플래시 메모리장치(100)는 호스트(50)가 제어 명령어(command)를 전송하기 전, 메모리 모듈(140)을 구성하는 각 블록에 대해 매핑 테이블을 형성한다.

메모리 모듈(140)은 복수의 블록으로 구성되며, 각 블록은 기계식 하드디스크 드라이브와는 달리 실린더, 헤더, 및 섹터의 기준으로 구획되지 않는다. 따라서, 현재도 널리 사용되는 하드디스크 드라이브를 대신하여 호스트(50)와 데이터 통신을 수행하기 위해서는 각 물리적인 블록을 호스트(50)의 논리 주소체계와 대응시켜야 하며, 통상 "매핑 테이블"을 이용한다. 본 발명에서, 매핑 테이블은 복수로 구획되어 복수의 부분 매핑 테이블을 형성하고, 각 부분 매핑 테이블은 각 블 록(141a ∼ 141n)에 분산되어 저장된다.

여기서, 각각의 블록(141a ∼ 141n)은 복수의 페이지로 구성되고, 각 페이지는 복수의 셀로 구성된다.

페이지는 호스트(50)가 기록을 요청하는 데이터의 최소 기록단위로서 수 Byte ∼ 수 KB의 크기를 가질 수 있다.

제어부(120)는 호스트(50)와 데이터 통신을 수행하며, 호스트(50)의 제어 명령어를 수신하고, 수신된 제어 명령어에 대한 처리 결과를 호스트(50)로 리턴한다. 제어부(120)는 호스트(50)의 제어 명령에 따라, 메모리 모듈(140)에서 데이터를 읽거나, 기록하거나, 또는 삭제할 수 있으며, 호스트(50)가 플래시 메모리장치에 대한 상태정보를 요청할 때, 이에 응답하여 플래시 메모리장치의 상태 정보를 제공한다.

여기서, 제어부(120)는 메모리 모듈(140)을 제어하는 제1제어부(121)와 호스트(50)와 데이터 통신을 수행하는 제2제어부(122)로 나눌 수 있으며, 제1제어부(121)와 제2제어부(122)는 하나의 칩(chip)으로 형성되거나, 별개의 칩(chip)으로 형성될 수 있다.

제2제어부(122)는 호스트(50)의 제어 명령어를 수신하고, 수신된 제어 명령어에 대한 리스트를 작성한다.

제1제어부(121)는 제2제어부(122)를 통해 전달되는 호스트(50)의 데이터 쓰기 명령어와 읽기 명령어를 수신하며, 호스트(50)의 데이터 기록 요청에 응답하여 호스트(50)가 전송하는 데이터를 메모리 모듈(140)에 기록한다.

여기서, 제1제어부(121)는 메모리 모듈(140)에 데이터를 기록할 때, 페이지 단위로 데이터를 기록하며, 페이지를 구성하는 복수의 셀 들은 4개의 상태, 즉 10, 01, 00, 11 중 하나에 해당하는 출력전압을 갖도록 프로그래밍한다.

여기서, 제1제어부(121)에 의해 프로그래밍 되는 페이지의 셀, 또는 제1제어부(121)에 의해 데이터 읽기 동작이 수행되는 셀을 구동 셀(driving cell)이라 하고, 구동 셀과 이웃하여 위치하며, 데이터를 읽거나 쓰고 있지 않은 상태의 셀은 주변 셀이라 한다.

제1제어부(121)는 구동 셀에 데이터를 프로그래밍하기 위해, 구동 셀에 높은 전압을 인가한다. 제1제어부(121)가 구동 셀에 전압을 인가할 때, 주변 셀은 구동 셀에 인가되는 전압에 의해 영향을 받아 플로팅 게이트(floating gate)에 저장하고 있는 전하량이 변동된다.

제1제어부(121)는 구동 셀과 인접하는 주변 셀의 전기적 특성 변동을 정의하는 보상 테이블을 참조하여 주변 셀에 읽기 동작이나 쓰기 동작이 진행될 때, 읽기 검출 범위와 쓰기 전압값을 보상함으로써 주변 셀에 저장된 데이터의 신뢰성을 증가시키는 것은 물론, 주변 셀의 오동작을 방지한다.

보상 테이블은 구동 셀과 이웃하는 주변 셀의 전기적 특성 변화량, 또는 전기적 특성 변화량을 보상하기 위한 보상값을 구비한다. 예컨대, 구동 셀에 기록 동작이 수행된 후, 구동 셀과 인접한 주변 셀에 읽기 동작이 수행될 경우, 제1제어부(121)는 주변 셀의 데이터를 읽을 때, 읽기 검출 범위를 증가시켜 주변 셀의 데이터를 오류 없이 획득할 수 있다.

구동 셀에 고전압이 인가되어 쓰기 동작이 진행되면, 주변 셀의 플로팅 게이트의 전하량이 증가하며, 손실된 전하량에 의해 주변 셀에 읽기 동작을 수행할 경우, 주변 셀의 스레드 홀드 전압이 낮아지는 현상이 발생한다.

이는 도 2와 도 3을 함께 참조하여 설명하도록 한다.

도 2는 메모리 모듈을 구성하는 블록의 구조를 설명하기 위한 도면을 나타낸다.

도 2를 참조하면, 하나의 블록은 격자 형태로 배열되는 셀을 가로 방향으로 구획한 64개의 페이지로 구성되고, 각 페이지는 비트 라인(I/O)에 공동으로 접속된다.

도 2에서, 각 셀은 플로팅 게이트와 컨트롤 게이트를 구비한다. 컨트롤 게이트(142a, 142b)는 셀을 온-오프 제어하기 위해 마련되고, 플로팅 게이트(142c, 142d)는 컨트롤 게이트와 기판 사이에 마련되며, 셀의 데이터를 저장한다.

도면에서, 제1제어부(121)가 셀(142)에 대해 읽기 동작을 수행하거나, 쓰기 동작을 수행할 경우, 셀(142)은 구동 셀이며, 셀(142)과 이웃한 셀(143)은 주변 셀이 된다.

다음으로, 도 3은 제1제어부가 구동 셀에 쓰기 동작을 수행할 때, 구동 셀과 주변 셀의 관계를 설명하기 위한 도면을 나타낸다.

도 3을 참조하면, 제1제어부(121)가 셀(142f ∼ 142i)에 데이터 쓰기 동작을 수행할 때, 셀(142f ∼ 142i)에는 고전압(예컨대 20V)을 인가한다. 셀(142f ∼ 142i)에 고전압이 인가될 때, 셀(142f ∼ 142i)과 인접한 주변 셀(142j, 142k, 및 142l)에 인가되는 전압은 상대적으로 저압(10V)이며, 주변 셀(142j, 142k, 및 142l)에 저장된 전하량은 증가한다. 주변 셀(142j, 142k, 및 142l)은 전하량 증가에 의해 제1제어부(121)가 읽기 동작을 수행할 때, 더 높은 전압을 출력한다. 따라서, 제1제어부(121)가 주변 셀(142j, 142k, 및 142l)에 대해 읽기 동작을 수행할 때, 제1제어부(121)는 주변 셀(142j, 142k, 및 142l)의 증가한 전하량을 감안하여 읽기 검출값 범위를 늘릴 필요가 있다.

제1제어부(121)는 보상 테이블을 참조하여 쓰기 동작이 수행되는 셀(구동 셀)과, 구동 셀(142f ∼ 142i)과 이웃하는 주변 셀(142j, 142k, 및 142l) 사이의 전기적 특성 변화량에 대한 보정 값을 적용한다.

예컨대, 구동 셀(142f ∼ 142i)의 쓰기 동작에 의해 영향을 받는 주변 셀(142j, 142k, 및 142l)의 읽기 검출값 범위는 메모리 모듈(140)을 제조하는 측, 또는 메모리 모듈(140)을 이용하여 SSD와 같은 저장장치를 생산하는 측에서 미리 측정된 값을 적용하는 것이 바람직하다.

본 발명에서, 보상 테이블은 메모리 모듈(140)을 구성하는 복수의 셀 중 구동 셀에 의해 주변 셀(142j, 142k, 및 142l)의 읽기 검출값 범위 변경에 대한 테스트 결과값이 저장될 수 있다. 보상 테이블은 메모리 모듈(140)을 논리적으로 구획하는 블록(141a ∼ 141n)에 기록되거나, 제1제어부(121)에 내장되는 비 휘발성 메모리(미도시)에 저장될 수 있다.

제1제어부(121)는 구동 셀(142f ∼ 142i)에 쓰기 동작, 또는 읽기 동작을 수행 후, 구동 셀(142f ∼ 142i)이 이웃한 주변 셀(142j, 142k, 및 142l)에 쓰기 동 작, 또는 읽기 동작을 수행할 때, 보상 테이블을 참조하여 주변 셀(142j, 142k, 및 142l)에 쓰기 동작을 수행할 전압을 가변하거나, 읽기 동작을 수행할 경우, 주변 셀(142j, 142k, 및 142l)에 대한 읽기 검출값 범위를 보정한다.

제1제어부(121)가 구동 셀(142f ∼ 142i)에 쓰기 동작을 수행 후, 주변 셀(142j, 142k, 및 142l)에 대해 읽기 동작을 수행할 경우, 읽기 동작에 기준이 되는 전압보다 더 낮은 전압을 기준으로 주변 셀(142j, 142k, 및 142l)에 저장된 데이터를 읽는다.

주변 셀(142j, 142k, 및 142l)에 대한 읽기 검출값 범위, 및 보정 범위는 도 4를 함께 참조하여 설명하도록 한다.

도 4는 구동 셀에 의해 읽기 검출값 범위가 변동되는 주변 셀의 전압 범위를 개념적으로 나타낸다.

도 4를 참조하면, 참조부호 R1, R2, R3 는 각각 11, 10, 01, 00의 논리값을 구분하는 기준 전압을 나타낸다.

구동 셀(142f ∼ 142i)에 의해 전하량 증가가 발생하면 참조부호 L1, L2, L3의 읽기 검출값 전압은 A 방향으로 쉬프트한다.

도 4에서 읽기 검출값 범위는 R1, R2, 및 R3가 아니라, A 방향으로 쉬프트한 전압만큼 더하여 산출되어야 한다. 만일, 제1제어부(121)가 기준전압 R1보다 약간 높고 에러 발생영역(error1)에 해당하는 전압을 논리 "10"으로 판정한다면, 제1제어부는 논리 "11"을 논리 "10"으로 판정하게 된다.

즉, 제1제어부(121)는 구동 셀()에 대해 쓰기 동작을 수행 후, 구동 셀()과 이웃한 주변 셀()에 대해 읽기 동작을 수행할 때는 A 방향의 전압만큼 증가시켜 주변 셀()의 데이터값을 판별해야 한다. 이때, A 방향의 전압은 보상 테이블에 마련된다.

도 5는 메모리 모듈(140)의 마모도에 따라 제1제어부(121)가 보상 테이블을 적용하는 일 예를 개념적으로 설명한다.

도 5를 참조하면, 호스트(50)의 데이터 기록 명령에 응답하여 제어부(120)가 메모리 모듈(140)을 프로그래밍할 때, 또는 블록 단위로 소거할 때, 블록에 소속되는 셀들은 노후화되어 전하 저장능력이 감소된다.

SSD와 같은 플래시 메모리장치는 메모리 모듈(140) 전체가 균등하게 마모되도록 한다. 메모리 모듈(140)이 마모도 평준화에 의해 골고루 마모될 때, 메모리 모듈(140)을 구성하는 모든 셀의 전기적 특성은 저장하는 전하량이 감소하며, 제1제어부(121)가 쓰기 동작을 수행할 때, 더 많은 전압을 인가해야 한다.

도 5서 제1제어부(121)가 주변 셀()들 중 어느 하나에서 L1에 해당하는 전압을 획득했다고 가정할 때, 읽기 검출값의 최저전압(L1-1)은 B 전압만큼 좌측으로 쉬프트하여 L1-2로 이동하고, L2의 읽기 검출값의 최저전압(L2-1)은 L2-2로, L3의 읽기 검출값 최저전압(L3-1)은 L3-2로 쉬프트한다. 즉, 제1제어부(121)가 주변 셀(142j, 142k, 및 142l)에서 L3-2 전압을 검출했을 경우, 주변 셀(142j, 142k, 및 142l)에서 검출된 논리 값은 "01" 이 아니라 "00"에 해당한다.

보상 테이블은 구동 셀(142f ∼ 142i)이 구동 후, 주변 셀(142j, 142k, 및 142l)의 읽기 검출값 범위를 - B 전압으로 보정하는 보정정보를 구비하며, 제1제어 부(121)는 보상 테이블의 보정정보 -B를 반영하여 주변 셀(142j, 142k, 및 142l)에 대해 읽기 동작을 수행한다.

도 5에서, 각 셀의 플로팅 게이트는 마모도 증가에 의해 보유 전하량이 전반적으로 감소한다. 이를 해결하기 위해,

- 보상 테이블은 각 셀에 대한 소거 횟수나 프로그래밍 횟수의 증가에 따른 마모도 증가에 따라 각 셀의 읽기 검출값 범위를 설정하는 설정정보를 구비하고,

- 제1제어부(121)는 보상 테이블에 기재된 읽기 검출값 범위를 적용하여 각 메모리 셀에 대해 읽기 동작을 수행한다.

마찬가지로, 제1제어부(121)가 쓰기 동작을 수행할 때는,

- 보상 테이블은 각 셀에 대한 마모도 증가에 따라 각 셀에 인가해야 할 전압을 정의하고,

- 제1제어부(121)는 보상 테이블에 기재된 쓰기 전압값을 참조하여 각 메모리 셀에 대한 쓰기 동작을 수행하여야 한다.

도 6은 페이지 단위로 보상 테이블을 적용하는 일 예를 설명하기 위한 도면을 나타낸다.

도 6을 참조하면, 본 발명에 따른 플래시 메모리장치는 메모리 모듈(140)에 데이터를 기록하는 기본 단위인 페이지(page)를 기준으로 보상 테이블을 적용할 수 있다.

도 6에 도시된 페이지(145, 146, 147)는 복수의 셀이 가로 방향으로 나열된 다. 호스트(50)가 데이터 기록을 요청한 데이터는 제1제어부(121)가 메모리 모 듈(140)을 구성하는 복수의 블록들 중 선택한 블록에서 페이지 단위로 기록된다. 만일, 제1제어부(121)가 페이지(145)에 데이터를 기록한다면, 페이지(145)는 구동 페이지가 되고, 페이지(146)은 주변 페이지가 된다. 이때, 제1제어부(121)는 구동 페이지(145)에 데이터를 기록 후, 주변 페이지(146)에 데이터를 기록하거나, 주변 페이지(146)에서 데이터 읽기 동작을 수행할 때, 보상 테이블을 참조하여 주변 페이지(146)에 인가할 전압을 증가하거나, 주편 페이지(146)의 데이터 읽기 범위를 낮출 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

도 1은 본 발명에 따른 플래시 메모리장치, 및 플래시 메모리장치와 호스트의 접속관계에 대한 개념도,

도 2는 메모리 모듈을 구성하는 블록의 구조를 설명하기 위한 도면,

도 3은 제1제어부가 구동 셀에 쓰기 동작을 수행할 때, 구동 셀과 주변 셀의 관계를 설명하기 위한 도면,

도 4는 구동 셀에 의해 읽기 검출값 범위가 변동되는 주변 셀의 전압 범위를 개념적으로 나타내는 도면,

도 5는 메모리 모듈의 마모도에 따라 제1제어부가 보상 테이블을 적용하는 일 예를 개념적으로 설명하는 도면, 그리고

*도면의 주요 부분에 대한 부호의 설명*

50 : 호스트 120 : 제어부

121 : 제1제어부 122 : 제2제어부

140 : 메모리 셀

Claims

복수의 셀로 구성되는 메모리 모듈; 및

구동 셀이 구동할 때, 상기 구동 셀과 이웃하는 주변 셀의 전기적 특성 변동에 대한 보상 테이블을 참조하며,

상기 구동 셀이 구동 후, 상기 주변 셀에 대한 읽기 동작, 및 쓰기 동작 중 어느 하나가 수행될 때, 상기 보상 테이블을 참조하여 상기 주변 셀의 읽기 검출 값 범위와 쓰기 전압 값에 대해 보상값을 적용하는 제어부;를 포함하는 것을 특징으로 하는 플래시 메모리장치.
제1항에 있어서,

상기 보상 테이블은,

상기 메모리 모듈의 프로그래밍 단위인 블록에 기록되는 것을 특징으로 하는 플래시 메모리장치.
제1항에 있어서,

상기 제어부는,

상기 구동 셀과 이웃하지 않은 셀에 대해서는 상기 보상 값을 적용하지 않는 것을 특징으로 하는 플래시 메모리장치.
제1항에 있어서,

상기 제어부는,

상기 주변 셀에 대한 읽기 동작이 실패할 때,

상기 주변 셀에 대한 검출 값에 상기 보상 값을 적용하는 것을 특징으로 하는 플래시 메모리장치.
제1항에 있어서,

상기 제어부는,

상기 주변 셀에 대한 쓰기 동작이 실패할 때,

상기 주변 셀에 상기 보상 값을 적용하여 상기 쓰기 전압값을 가변하는 것을 특징으로 하는 플래시 메모리장치.
제1항에 있어서,

상기 보상 테이블은,

상기 블록의 소거 횟수에 따라 상기 보상 값을 구비하는 것을 특징으로 하는 플래시 메모리장치.
제6항에 있어서,

상기 제어부는,

상기 블록의 소거 횟수에 비례하여 상기 셀에 가하는 전압값을 증가시키는 것을 특징으로 하는 플래시 메모리장치.
제1항에 있어서,

상기 보상 테이블은,

상기 메모리 모듈을, 적어도 두 개의 셀을 단위로 하는 복수의 페이지로 구분하며, 상기 각 페이지 중 구동 페이지에 대한 주변 페이지의 보상값을 구비하는 것을 특징으로 하는 플래시 메모리장치.
제8항에 있어서,

상기 제어부는,

상기 구동 페이지를 구동 후, 상기 주변 페이지에 대해 읽기 동작, 및 쓰기 동작 중 어느 하나를 수행할 때, 상기 보상 테이블을 참조하여 주변 페이지의 읽기 검출값 범위와 쓰기 전압 값에 대한 보상값을 적용하는 것을 특징으로 하는 플래시 메모리장치.