KR20100095938A - 플래시 메모리장치 - Google Patents

플래시 메모리장치 Download PDF

Info

Publication number
KR20100095938A
KR20100095938A KR1020090014993A KR20090014993A KR20100095938A KR 20100095938 A KR20100095938 A KR 20100095938A KR 1020090014993 A KR1020090014993 A KR 1020090014993A KR 20090014993 A KR20090014993 A KR 20090014993A KR 20100095938 A KR20100095938 A KR 20100095938A
Authority
KR
South Korea
Prior art keywords
state value
data
memory module
flash memory
memory device
Prior art date
Application number
KR1020090014993A
Other languages
English (en)
Inventor
이준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090014993A priority Critical patent/KR20100095938A/ko
Publication of KR20100095938A publication Critical patent/KR20100095938A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, MLC 방식의 메모리 모듈에 기록되는 상태 값이 이웃하는 상태 값과 간섭을 일으킬 때, 이를 감소시켜 데이터의 안정성을 확보하는 플래시 메모리장치를 개시한다.
Figure P1020090014993
MLC, 상태 값, 더미 데이터, SLC

Description

플래시 메모리장치{Flash memory device}
본 발명은 플래시 메모리장치에 관한 것이다.
플래시 메모리장치는 데이터 저장 방식에 따라 크게 SLC(Single Level Cell) 방식과 MLC(Multi Level Cell) 방식으로 나뉜다.
SLC 방식은 하나의 셀이 논리 "0"과 논리 "1"중 하나를 기록하는 방식이고, MLC 방식은 하나의 셀에 서로 다른 드레스 홀드(threshold) 전압을 인가하여 4가지의 데이터를 표현하는 방식이다.
SLC 방식의 메모리 셀은 "0"과 "1"의 상태만을 나타내므로 읽고 쓰기가 간단하며, 데이터를 읽고 쓰는 속도가 빠른 반면, MLC 방식은 셀에 기록된 데이터의 드레스 홀드 전압을 판단해야 하므로 SLC 방식의 메모리 셀에 비해 읽고 쓰는 속도가 떨어진다.
반면, MLC 방식의 메모리 셀은 단위 셀당 데이터 기록 밀도가 SLC 방식에 비해 더 많아 현재 SSD 장치나 휴대단말기용 메모리로 널리 사용되고 있다.
한편, MLC 방식의 메모리 셀은 하나의 셀에 대해 4가지의 드레스 홀드 전압을 인가하여 "11", "10", "01", 및 "00", 네가지 상태 값을 표현하고 있다.
MLC 방식의 메모리 셀을 설계하여 생산하는 제조사에 따라 다소 편차는 있으나, 통상 "11"은 -1V ∼ 1V의 드레스 홀드 전압에 의해 프로그래밍 되고, "10"은 3V ∼ 4V의 드레스 홀드 전압에 의해 프로그래밍 되고, "01"은 4V ∼ 5V의 드레스 홀드 전압에 의해 프로그래밍 되며, "00"은 6V ∼ 7V의 드레스 홀드 전압에 의해 프로그래밍되고 있다. 여기서, 상태 값 "10"과 상태 값 "01"을 프로그래밍하는 드레스 홀드 전압이 유사하며, 두 상태 값이 연이어서 프로그래밍 될 때, 두 상태 값은 이웃한 상태 값에 영향을 끼쳐 데이터의 안정성을 저해한다.
본 발명의 목적은 MLC 방식의 메모리 셀에 기록되는 상태 값이 서로 영향을 끼치지 않도록 함으로서 메모리 셀에 기록되는 데이터의 안정성을 향상시키는 플래시 메모리장치를 제공함에 있다.
상기한 목적은 본 발명에 따라, 복수의 셀로 구성되며, 각 셀은 제1상태 값, 내지 제4상태 값 중 어느 하나의 상태 값으로 프로그래밍 되는 메모리 모듈, 및 호스트의 데이터 기록 명령에 응답하여 상기 각 셀을 프로그래밍하며, 상기 각 셀에 제1상태 값과 제2상태 값을 이웃하여 프로그래밍해야 할 때, 상기 제1상태 값과 상기 제2상태 값 사이에 상기 제3상태 값과 상기 제4상태 값 중 어느 하나를 더미(dummy)로 삽입하여 상기 제1상태 값과 상기 제2상태 값 사이의 간섭을 제한하는 제어부에 의해 달성된다.
본 발명은, MLC 방식의 메모리 모듈에 기록되는 데이터 열 사이의 간섭이 클 때, 이를 감소시켜 데이터의 안정성을 확보할 수 있다.
본 발명에서 기술되는 플래시 메모리 장치는 데이터 기록 밀도를 높이기 위해, 제1상태 값 ∼ 제4상태 값을 이용하는 MLC(Multi Level Cell) 방식의 플래시 메모리장치에 적용될 수 있다.
여기서, 제1상태 값 ∼ 제4상태 값은 메모리 셀을 프로그래밍하는 드레스홀드 전압(treshold voltage)에 의해 결정된다. 예컨대, 제1상태 값과 제2상태 값은 10, 또는 01로 표현될 수 있고, 제3상태 값과 제4상태 값은 11, 또는 00으로 표현될 수 있다. 이와같은 데이터 기록방법은 하나의 셀에 다양한 상태를 표현함으로써 기존의 SLC 방식의 플래시 메모리장치에 비해 더 많은 데이터를 기록할 수 있도록 하는데 그 이유가 있다.
본 명세서에서, 메모리 모듈, 및 메모리 모듈에 대한 제어로직에 대한 접미사로서 "부", 또는 "모듈"이 사용될 수 있다. 그러나, "부", 또는 "모듈"은 본 명세서 작성의 용이함만을 고려하여 부여하는 것으로, 상기 "부", 또는 "모듈"은 상호 혼용되어 상용될 수 있다.
본 발명에 따른 플래시 메모리장치는 설명의 편의를 위해, SSD(Solid State Disk)를 중심으로 설명을 진행하도록 한다. 본 명세서에서 기술되는 플래시 메모리장치는 퍼스널 컴퓨터, 서버, 노트북, PDA, PMP(Personal Media Player), 비디오 게임기, 휴대단말기(mobile phone), 및 기타 데이터 저장을 위한 다양한 장치에 적용될 수 있으며, 그 형태와 크기는 서로 상이할 수 있다. 본 명세서에서 SSD를 중심으로 설명한다 하여 본 발명의 플래시 메모리장치가 SSD에 한정되지 않음을 미리 밝혀둔다.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 1은 본 발명에 따른 플래시 메모리장치, 및 플래시 메모리장치와 호스트의 접속관계에 대한 개념도를 도시한다.
도 1을 참조하면, 본 발명에 따른 플래시 메모리장치(100)는 호스트(50)에 접속되어 사용되며, 호스트(50)가 부팅(booting), 또는 리셋(reset)될 때, 호스트(50)와 데이터 전송을 위한 주소체계를 협의하고, 협의 된 주소체계에 따라 상호 데이터 전송을 처리한다.
먼저, 호스트(50)가 부팅(또는 리셋)될 때, 프로세서(CPU)(51)는 바이오스(BIOS)(52)를 통해 플래시 메모리장치(SSD)(100)에 대한 장치 정보를 획득한다. 바이오스(52)는 호스트(50)에 장착되는 각종 하드웨어 장치에 대한 장치 정보를 구비하며, 호스트(50)가 부팅할 때, 각종 하드웨어 장치 정보를 프로세서(51)로 제공한다. 다음으로, 프로세서(51)는 플래시 메모리장치(100)의 존재를 인식하고, 플래시 메모리장치(100)가 사용 가능한지를 확인한다(S1). 플래시 메모리장치(100)의 제어부(120)가 호스트(50)가 사용 가능한 상태인지를 문의하는 명령어에 대해 응답 후(S2), 호스트(50)와 데이터 전송을 위한 주소 체계를 협의한다(S3). 현재 널리 이용되는 주소 체계는 LBA, CHS 방식 중 하나에 해당한다.
CHS 주소 체계는 바이오스(52)가 하드디스크 드라이브의 실린더(Cylinder), 헤드(Head), 섹터(Sector)정보를 저장해두고, 호스트(50) 측 프로세서(51)가 CHS 정보를 이용하여 하드디스크 드라이브와 데이터 통신을 수행하는 주소 체계를 의미한다.
LBA(Logical Block Addressing) 주소 체계는 하드디스크 드라이브의 첫 번째 섹터에 일렬번호를 매긴 뒤, 그 다음번 일련번호를 그 다음번 섹터에 할당하여 주소를 형성하는 주소 체계를 의미한다. 현재, LBA 주소 체계는 기계식 하드디스크 드라이브 이외에, 플래시 메모리장치에도 적용되어 사용되고 있다. 본 명세서는 현재 가장 널리 이용되는 LBA 주소 체계를 기준으로 설명을 진행하도록 한다.
호스트(50)와 플래시 메모리장치(100)의 제어부(120)가 상호 인식하고, 데이터 전송을 위한 주소 체계에 대한 협의가 종료되면, 호스트(50)는 플래시 메모리장치(100)의 컨트롤러(122)로 데이터 읽기, 쓰기, 삭제, 및 기타 다양한 제어 명령어(command)를 전송할 수 있으며(S4), 플래시 메모리장치(100)의 컨트롤러(122)는 호스트(50)의 제어 명령어(command)에 대한 응답(response)을 수행한다(S5). 컨트롤러(122)의 응답은 호스트(50)가 원하는 데이터를 읽거나, 쓰거나, 삭제했을 때, 호스트(50)로 데이터를 전송하거나, 호스트(50)의 제어 명령어(commnand)에 대한 처리 결과를 호스트(50)로 전송하는 것 중 하나에 해당한다.
한편, 플래시 메모리장치(100)는 호스트(50)가 제어 명령어(command)를 전송하기 전, 메모리 모듈 각각에 대한 전체 매핑 테이블을 형성해야 한다. 본 명세서에서, 메모리 모듈은 단일 메모리칩, 또는 복수의 메모리 칩이 모여 모듈의 형태를 가진 것을 의미하며, 메모리 모듈은 복수의 블록(Block), 및 페이지(page)와 같이 논리적으로 저장 영역을 구획할 수 있다.
전체 매핑 테이블은 기판(150)에 장착된 하나, 또는 둘 이상의 메모리 칩에 대한 부분 매핑 테이블을 하나의 매핑 테이블로 형성한 것을 의미한다. 본 발명에서, 부분 매핑 테이블은 각 메모리 칩에 마련되며 메모리 칩은 논리적으로 복수의 블록으로 구성된다.
메모리 모듈에 대한 블록들은 기계식 하드디스크 드라이브와는 달리 실린더, 헤더, 및 섹터의 기준으로 구획되지 않는다. 따라서, 현재도 널리 사용되는 하드디스크 드라이브를 대신하여 플래시 메모리장치(100)가 호스트(50)와 데이터 통신을 수행하기 위해서는 각 물리적인 블록을 호스트(50)의 논리 주소체계와 대응시켜야 하며, 호스트의 논리 주소와, 각 블록들의 물리 주소를 매핑하기 위한 전체 매핑 테이블을 이용하여야 한다.
제어부(120)는 메모리 모듈에 분산되어 저장되는 부분 매핑 테이블을 모아 하나의 전체 매핑 테이블을 형성하며, 형성된 전체 매핑 테이블은 메모리(150)에 저장한다. 이후, 제어부(120)는 호스트(50)가 논리 주소를 이용하여 읽기, 쓰기, 삭제, 및 포멧 등의 제어 명령어(command)를 전송할 때, 전체 매핑 테이블을 이용하여 해당하는 블록을 대응시킨다.
한편, 제어부(120)는 호스트(50)가 데이터 기록명령, 및 데이터를 전송할 때, 호스트(50)가 제공한 데이터의 패턴을 조회하여 데이터 열(data train)에 상호 간섭이 발생한다고 판단되면 간섭이 발생하는 데이터들 사이에 더미 데이터를 삽입한다.
더미 데이터는 본 발명에 따른 플래시 메모리장치가 MLC 방식의 메모리 칩을 이용하여 메모리 모듈(140)을 구성할 때, 메모리 모듈(140)에 저장되는 4개의 상태 값, 즉 10, 11, 01, 00이 상호 간섭을 일으킬 때, 상태 값 사이에 삽입되는 데이터를 의미한다.
예컨대, 메모리 모듈(140)을 프로그래밍하는 데이터들 중 10, 01에 해당하는 상태 값은 높은 전압에 의해 프로그래밍 되고, 00과 11을 프로그래밍하는 전압은 낮으므로 10, 01 사이에 프로그래밍 전압이 낮은 00, 또는 11의 상태 값을 프로그래밍하여 상태 값들 사이의 간섭을 최소화한다.
상태 값과 더미 데이터를 이용하여 간섭을 감소시키는 방법은 도 2 ∼ 도 4를 함께 참조하여 설명하도록 한다.
먼저, 도 2는 MLC 방식의 메모리 모듈에 적용되는 상태 값, 및 상태 값의 드레스홀드 전압값을 나타낸다.
도 2를 참조하면, MLC 방식의 메모리 모듈은 "11", "10", "01", "00" 네 가지의 상태 값에 의해 프로그래밍될 수 있다.
상태 값 "11"은 -1V ∼ 1V 사이의 드레스 홀드 전압에 의해 프로그래밍 되고,
상태 값 "10"은 3V ∼ 4V 사이의 드레스 홀드 전압에 의해 프로그래밍 되고,
상태 값 "01"은 4V ∼ 5V 사이의 드레스 홀드 전압에 의해 프로그래밍 되며,
상태 값 "00"은 6V ∼ 7V 사이의 드레스 홀드 전압에 의해 프로그래밍 된다.
상태 값 "10"과 상태 값 "01"은 프로그래밍을 위한 드레스 홀드 전압값이 유사하다. 따라서, 상태 값 "10"과 상태 값 "01"이 메모리 모듈(140)을 구성하는 셀에 연이어서 프로그래밍 될 때, 서로 간섭을 일으키며, 상호 간 간섭에 의해 기록되는 데이터에 영향을 끼치게 된다.
반대로, 상태 값 "11"과 상태 값 "00"의 드레스 홀드 전압은 상태 값 "10", 및 상태 값 "01"과 크게 차이가 나므로 간섭이 적다.
다음으로, 도 3과 도 4는 상태 값 사이에 더미 데이터를 삽입하는 일 예를 나타낸다.
도 3을 참조하면, 상태 값 "10"과 상태 값 "01" 사이에는 더미 데이터로서, 상태 값 "00"이 삽입된다. 더미 데이터 "00"은 6V ∼ 7V의 드레스 홀드 전압으로 프로그래밍 되므로 상태 값 "10"과 상태 값 "01"의 드레스 홀드 전압과는 큰 차이를 갖는다. 드레스 홀드 전압이 1V 정도 차이가 나는 상태 값 "10"과 상태 값 "01" 이 이웃하여 메모리 모듈(140)에 기록될 때, 상호 간섭되어 상태 값 "10"과 상태 값 "10"이 바뀌거나, 메모리 모듈(140)에 기록된 데이터가 불명확하게 될 수 있으나, 상태 값 "10"과 상태 값 "01" 사이에 상태 값 "00"이 더미 데이터로서 배치됨으로써 상태 값 "10"과 상태 값 "01" 사이의 간섭은 최소화된다.
도 4는 더미 데이터로서 상태 값 "11"이 적용된 일 예를 나타낸다.
도 4를 참조하면, 제어부(120)는 호스트(50)가 기록을 요청한 데이터에 상태 값 "10"과 상태 값 "01"에 해당하는 데이터가 연이어서 제공되면, 상태 값 "10"과 상태 값 "01"에 해당하는 데이터 사이에 상태 값 "11"에 해당하는 데이터를 삽입하고, 메모리 모듈(140)을 구성하는 셀을 프로그래밍함으로써 상태 값 "10"과 상태 값 "01" 사이의 간섭을 최소화한다.
상태 값 "11"은 메모리 모듈(140)을 프로그래밍하는 드레스 홀드 전압이 -1V ∼ 1V에 해당하므로 상태 값 "10"의 드레스 홀드 전압이나, 상태 값 "01"의 드레스 홀드 전압에 끼치는 영향이 매우 적다.
여기서, 도 2 도 4를 통해 설명된 상태 값은 -1V ∼ 7V 사이의 드레스 홀드 전압값에 의해 결정되었으나, 각 상태 값에 대한 드레스 홀드 전압값은 MLC 방식의 메모리 모듈을 설계하는 설계자에 따라 상이할 수 있다. 본 발명은 현재 MLC 방식의 메모리 모듈(140)에 일반적으로 사용되는 전압 값을 기준으로 설명하였으나, 상태 값의 드레스 홀드 전압범위는 다양할 수 있으며, 상태 값의 드레스 홀드 전압 범위는 변경될 수 있다. 따라서, 본 발명이 설명된 상태 값의 드레스 홀드 전압에 의해 한정되지 않는다.
제어부(120)는 제1제어부(121), 및 제2제어부(122)로 구성된다.
제2제어부(122)는 호스트(50)와 인터페이스를 담당하며, 호스트(50)가 전송하는 명령어에 응답하여 그 처리결과를 호스트(50)로 리턴한다.
제1제어부(121)는 제2제어부(122)가 호스트(50)로부터 수신한 제어명령어 중 데이터 읽기, 데이터 기록과 같이 메모리 모듈(140)에 대한 데이터 처리 요청이 있을 때, 메모리 모듈(140)을 제어하여 데이터를 읽거나, 데이터를 프로그래밍한다.
이때, 제1제어부(121)은 메모리 모듈(140)을 구성하는 각 블럭, 또는 페이지에 대해 마모도 평준화를 수행한다. 제1제어부(121)은 각 블럭, 또는 페이지에 기록된 부분 매핑 테이블을 램(150)에 로드하여 전체 매핑 테이블을 형성 후, 전체 매핑 테이블을 참조하여 데이터를 어느 블록, 또는 어느 페이지에 기록할 것인지를 판단한다.
또한, 제1제어부(121)는 호스트(50)가 기록을 요청한 데이터를 분석하여 데이터에 대한 드레스 홀드 전압 값이 상호 영향을 끼칠 수 있을 때, 상호 영향을 끼칠 수 있는 데이터 사이에 더미 데이터를 삽입하여 메모리 모듈(140)에 기록되는 데이터 사이의 간섭을 최소화한다.
바람직하게는, 제1제어부(121)는 ECC 인코더(121a), ECC 디코더(121c), 및 더미 처리부(121b)를 구비한다.
ECC 인코더(121a)는 제2제어부(122)를 통해 데이터 기록이 요청된 데이터에 대한 ECC 정보를 생성하고, ECC 정보가 생성된 데이터를 더미 처리부(121b)로 제공한다. 더미 처리부(121b)는 ECC 정보를 포함하는 데이터를 분석하여 상태 값이 상호 간섭을 일으킬 경우, 메모리 모듈(140)에 기록할 데이터 사이에 더미 데이터를 삽입한다. 데이터의 상태 값이 상호 간섭을 일으키는 경우는 앞서 설명한 바와 같이, 상태 값 "01"과 상태 값 "10"이 해당하며, 이때, 데이터 사이에 삽입되는 더미 데이터는 상태 값 "11", 또는 상태 값 "00"에 해당한다.
ECC 디코더(121c)는 메모리 모듈(140)에서 데이터를 읽어올 때, 메모리 모듈(140)에서 읽어들인 데이터에 대해 ECC 체크를 수행하여 오류를 정정하고, 정정된 데이터를 제2제어부(122)로 제공한다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
도 1은 본 발명에 따른 플래시 메모리장치, 및 플래시 메모리장치와 호스트의 접속관계에 대한 개념도, 및
도 2 ∼ 도 4는 상태 값과 더미 데이터를 이용하여 간섭을 감소시키는 방법에 대한 개념도를 나타낸다.
* 도면의 주요 부분에 대한 부호의 설명 *
50 : 호스트 120 : 제어부
121 : 제1제어부 122 : 제2제어부
140 : 메모리 셀 150 : 램

Claims (7)

  1. 복수의 셀로 구성되며, 각 셀은 제1상태 값, 내지 제4상태 값 중 어느 하나의 상태 값으로 프로그래밍 되는 메모리 모듈; 및
    호스트의 데이터 기록 명령에 응답하여 상기 각 셀을 프로그래밍하며, 상기 각 셀에 제1상태 값과 제2상태 값을 이웃하여 프로그래밍해야 할 때, 상기 제1상태 값과 상기 제2상태 값 사이에 상기 제3상태 값과 상기 제4상태 값 중 어느 하나를 더미(dummy)로 삽입하여 상기 제1상태 값과 상기 제2상태 값 사이의 간섭을 제한하는 제어부;를 포함하는 것을 특징으로 하는 플래시 메모리장치.
  2. 제1항에 있어서,
    상기 메모리 모듈은,
    MLC(Multi Level Cell) 타입인 것을 특징으로 하는 플래시 메모리장치.
  3. 제1항에 있어서,
    상기 제1상태 값과 상기 제2상태 값은,
    "10", 및 "01"의 데이터 값 중 어느 하나인 것을 특징으로 하는 플래시 메모리장치.
  4. 제1항에 있어서,
    상기 제3상태 값과 상기 제4상태 값은,
    "00", 및 "11" 중 어느 하나인 것을 특징으로 하는 플래시 메모리장치.
  5. 제1항에 있어서,
    상기 제어부는,
    상기 호스트가 전송하는 데이터를 ECC 인코딩하는 ECC 인코더; 및
    상기 ECC 인코딩된 데이터 열을 조회하며, 상기 제1상태 값과 상기 제2상태 값이 연이어 배열될 때, 상기 제1상태 값과 상기 제2상태 값 사이에 상기 제3상태 값을 삽입하는 더미 처리부;를 포함하는 것을 특징으로 하는 플래시 메모리장치.
  6. 제5항에 있어서,
    상기 제어부는,
    상기 메모리 모듈에서 읽어들인 데이터에 대해 ECC 디코딩하고, 디코딩된 데이터를 상기 더미 처리부로 제공하는 ECC 디코더;를 더 포함하는 것을 특징으로 하는 플래시 메모리장치.
  7. 제1항에 있어서,
    상기 제어부는,
    상기 메모리 모듈을 구성하는 셀들 중 어느 하나에 대해 상기 더미 데이터를 프로그래밍하는 것을 특징으로 하는 플래시 메모리장치.
KR1020090014993A 2009-02-23 2009-02-23 플래시 메모리장치 KR20100095938A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090014993A KR20100095938A (ko) 2009-02-23 2009-02-23 플래시 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014993A KR20100095938A (ko) 2009-02-23 2009-02-23 플래시 메모리장치

Publications (1)

Publication Number Publication Date
KR20100095938A true KR20100095938A (ko) 2010-09-01

Family

ID=43003752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014993A KR20100095938A (ko) 2009-02-23 2009-02-23 플래시 메모리장치

Country Status (1)

Country Link
KR (1) KR20100095938A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076516B2 (en) 2012-03-23 2015-07-07 Samsung Electronics Co., Ltd. Method for programming a nonvolatile memory device
US9411679B2 (en) 2012-05-22 2016-08-09 Samsung Electronics Co., Ltd. Code modulation encoder and decoder, memory controller including them, and flash memory system
US10042754B2 (en) 2013-06-12 2018-08-07 Samsung Electronics Co., Ltd. User device including a nonvolatile memory device and a data write method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076516B2 (en) 2012-03-23 2015-07-07 Samsung Electronics Co., Ltd. Method for programming a nonvolatile memory device
US9411679B2 (en) 2012-05-22 2016-08-09 Samsung Electronics Co., Ltd. Code modulation encoder and decoder, memory controller including them, and flash memory system
US10042754B2 (en) 2013-06-12 2018-08-07 Samsung Electronics Co., Ltd. User device including a nonvolatile memory device and a data write method thereof
US11093384B2 (en) 2013-06-12 2021-08-17 Samsung Electronics Co., Ltd. User device including a nonvolatile memory device and a data write method thereof
US11860774B2 (en) 2013-06-12 2024-01-02 Samsung Electronics Co., Ltd. User device including a nonvolatile memory device and a data write method thereof

Similar Documents

Publication Publication Date Title
US7864572B2 (en) Flash memory storage apparatus, flash memory controller, and switching method thereof
US8621139B2 (en) Data writing method for writing data into block of multi-level cell NAND flash memory by skipping a portion of upper page addresses and storage system and controller using the same
US8812784B2 (en) Command executing method, memory controller and memory storage apparatus
US8606987B2 (en) Data writing method for flash memory and controller using the same
US8001317B2 (en) Data writing method for non-volatile memory and controller using the same
US8386905B2 (en) Error correcting method, and memory controller and memory storage system using the same
US20100042773A1 (en) Flash memory storage system and data writing method thereof
US8060686B2 (en) Method, apparatus and controller for managing memories
US8296504B2 (en) Data management method and flash memory storage system and controller using the same
US8589619B2 (en) Data writing method, memory controller, and memory storage apparatus
US8559225B2 (en) Nonvolatile memory device and related method of operation
US20100042774A1 (en) Block management method for flash memory, and storage system and controller using the same
US8667234B2 (en) Data writing method, memory controller, and memory storage apparatus
US9268688B2 (en) Data management method, memory controller and memory storage apparatus
US20190332331A1 (en) Memory management method and storage controller
US11126369B1 (en) Data storage with improved suspend resume performance
US8423838B2 (en) Block management method, memory controller, and memory storage apparatus
TWI486766B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
US11809723B2 (en) Unbalanced plane management method, associated data storage device and controller thereof
US8423707B2 (en) Data access method for flash memory and storage system and controller using the same
CN111158579A (zh) 固态硬盘及其数据存取的方法
TW201239623A (en) Data merging method for non-volatile memory and controller and stoarge apparatus using the same
CN111949209A (zh) 具有后台擦除的增强型固态驱动器写入性能
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
KR20100095938A (ko) 플래시 메모리장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination