KR20100106104A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20100106104A
KR20100106104A KR1020090024559A KR20090024559A KR20100106104A KR 20100106104 A KR20100106104 A KR 20100106104A KR 1020090024559 A KR1020090024559 A KR 1020090024559A KR 20090024559 A KR20090024559 A KR 20090024559A KR 20100106104 A KR20100106104 A KR 20100106104A
Authority
KR
South Korea
Prior art keywords
semiconductor package
manufacturing
marked
circuit board
printed circuit
Prior art date
Application number
KR1020090024559A
Other languages
English (en)
Other versions
KR101060907B1 (ko
Inventor
현정호
조기식
김용민
조헌일
백현수
여동희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20090024559A priority Critical patent/KR101060907B1/ko
Publication of KR20100106104A publication Critical patent/KR20100106104A/ko
Application granted granted Critical
Publication of KR101060907B1 publication Critical patent/KR101060907B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • General Factory Administration (AREA)
  • Automation & Control Theory (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로, 인쇄회로기판을 마련하는 단계; 제조 대상인 반도체 패키지를 식별할 수 있는 기초 정보를 바코드화하여 태그에 마킹하는 단계; 상기 태그에 마킹된 바코드를 스캔하여 상기 기초 정보를 저장매체에 저장하는 단계; 상기 인쇄회로기판에 반도체 칩을 실장한 후, 상기 저장매체에 실장 공정 이력을 저장하는 단계; 상기 반도체 칩을 패키징하여 반도체 패키지를 형성한 후, 상기 저장매체에 패키징 공정 이력을 저장하는 단계; 및 상기 저장매체에 저장된 상기 기초 정보, 상기 실장 공정 이력 및 상기 패키징 공정 이력에 대한 정보를 바코드화하여 상기 반도체 패키지에 마킹하는 단계;를 포함함으로서, 스캐너를 이용하여 마킹된 정보를 쉽게 확인할 수 있고, 이로 인해 각각의 반도체 패키지에 대한 제조 이력의 추적관리가 가능하다.
마킹, 바코드, 생산이력 추적, 반도체 패키지

Description

반도체 패키지의 제조 방법{Method for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 더욱 상세하게는, 생산이력의 추적관리(Traceability)가 용이한 반도체 패키지를 제조할 수 있는 반도체 패키지의 제조 방법에 관한 것이다.
종래, 반도체 패키지 제조시, 칩 실장 공정, 패키징 공정과 같은 단위 공정에서 수행되는 이력 정보에 대한 명확한 관리 방법이 없으며, 롯 카드(lot card) 등에 수기로 기록하여 관리하고 있다.
이로 인해, 공정 불량 및 고객으로부터 불량 관련 이슈가 발생하면, 패키지 표면에 마킹된 모델명과 롯 넘버(lot number)를 확인하여 패키지 제조시 작성된 롯 카드를 찾아 기록된 내용을 근거로 대책마련 및 개선 활동을 진행해야 하므로, 과거 작성된 롯 카드를 찾는데 인력과 시간이 소요되는 등 업무 비효율을 초래하는 문제점이 있었다.
또한, 최근 반도체 패키지 모듈의 소형화 경향에 의해 패키지의 사이즈가 작아짐에 따라 패키지 표면에 마킹되는 정보에 대한 마킹 공간 협소로 마킹 글자수가 제약되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해서 제안된 것으로써, 그 목적은 각 단위 공정에서 수행되는 공정 이력 정보를 별도의 통합생산관리시스템에 저장하고, 이 저장된 공정 이력 정보를 반도체 패키지 표면에 마킹함으로써, 각각의 반도체 패키지에 대한 제조 이력을 용이하게 추적관리할 수 있는 반도체 패키지의 제조 방법을 제공하는데 있다. 또한, 본 발명의 다른 목적은, 마킹 형태를 바코드 형태로 대치함으로써 소형화된 반도체 패키지에 많은 정보를 마킹할 수 있는 반도체 패키지 제조 방법을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법은, 인쇄회로기판을 마련하는 단계; 제조 대상인 반도체 패키지를 식별할 수 있는 기초 정보를 바코드화하여 태그에 마킹하는 단계; 상기 태그에 마킹된 바코드를 스캔하여 상기 기초 정보를 저장매체에 저장하는 단계; 상기 인쇄회로기판에 반도체 칩을 실장한 후, 상기 저장매체에 실장 공정 이력을 저장하는 단계; 상기 반도체 칩을 패키징하여 반도체 패키지를 형성한 후, 상기 저장매체에 패키징 공정 이력을 저장하는 단계; 및 상기 저장매체에 저장된 상기 기초 정보, 상기 실장 공정 이력 및 상기 패키징 공정 이력에 대한 정보를 바코드화하여 상기 반도체 패키지에 마킹하는 단계;를 포함한다.
이때, 상기 바코드 형태는 2차원 매트릭스 형태일 수 있으며, 상기 반도체 패키지의 사이즈는 50×50×10 (가로×세로×높이) mm 이하일 수 있다.
또한, 상기 태그는 인쇄회로기판의 표면에 형성되거나, 상기 인쇄회로기판과 별도로 마련된 더미 기판에 형성될 수 있다.
또한, 상기 마킹 단계는, 레이저빔을 이용할 수 있으며, 또한, 상기 반도체 패키지의 제조 방법은 마킹된 반도체 패키지를 각 반도체 패키지 단위로 분리하는 단계;를 더 포함할 수 있으며, 또한, 상기 반도체 패키지의 전기적인 동작 상태를 검사하는 단계를 더 포함할 수 있다.
이와 같은 본 발명에 따른 반도체 패키지 제조 방법에 의하면, 통합생산관리시스템에 저장된 정보를 반도체 패키지 표면에 바코드 형태로 마킹함으로써 스캐너를 이용하여 마킹된 정보를 쉽게 확인할 수 있고, 이로 인해 각각의 반도체 패키지에 대한 제조 이력의 추적관리가 가능한 효과가 있다.
또한, 본 발명에 따른 반도체 패키지 제조 방법에 의하면, 마킹 형태를 바코드 형태로 마킹함으로써, 소형의 반도체 패키지에 대해서도 많은 정보를 마킹할 수 있는 효과가 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 설명되는 실시예에 한정되지 않으며, 본 발명의 실시예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다.
본 발명의 일실시 형태에 따른 반도체 패키지 제조 방법은, 반도체 패키지 제조시 제조 대상인 반도체 패키지를 식별할 수 있는 기초 정보, 반도체 칩 실장 공정, 패키징 공정과 같은 각 단위 공정에 대한 공정 이력 정보를 수집하고, 관리하기 위해서 인쇄회로기판 또는 인쇄회로기판과 별도로 마련된 더미 기판(Dummy plate)에 반도체 패키지를 식별하기 위한 기초 정보를 바코더로 마킹한다. 그리고, 각 단위 공정 진행시 마킹된 바코더를 스캔하여 반도체 패키지에 대한 기초 정보를 통합생산관리시스템에 저장한다. 또한, 각 단위 공정에서 발생하는 공정 이력 정보를 통합생산관리시스템에 저장한다. 이로써, 현재의 공정과 후속 공정에 대한 반도체 패키지 제조 이력 관리가 가능하다. 그런 다음, 레이저 마킹 공정을 통해 인쇄회로기판 또는 더미 기판에 마킹된 기초 정보와 각 단위 공정에서 수행된 공정 이력 정보를 반도체 패키지 표면에 바코더로 마킹한다. 이후, 반도체 패키지 표면에 마킹된 바코드는 테스트 공정 및 커스터머(Customer) 공정에서 반도체 패키지에 대한 생산 이력 정보 판독 목적으로 사용한다.
도 1은 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법을 설명하 기 위한 플로우 차트이다.
도 1을 참조하면, 본 발명의 반도체 패키지 제조 방법은, 인쇄회로기판 마련 단계(S110), 기초 정보 마킹 단계(S120), 기초 정보 저장 단계(S130), 반도체 칩 실장 및 실장 공정 이력 저장 단계(S140), 반도체 칩 패키징 및 패키징 공정 이력 저장 단계(S150), 및 기초 정보, 실장 공정 이력 및 패키징 공정 이력 정보 마킹 단계(S160)로 이루어진다. 여기서, 본 발명의 반도체 패키지 제조 방법은 각 반도체 패키지로 절단하는 소잉 단계(S170) 및 각 반도체 패키지에 대한 테스트 단계(S180)를 더 포함한다.
구체적으로 각 공정 단계를 설명하면, 먼저, 인쇄회로기판 마련 단계(S110)에서 인쇄회로기판은 제조 대상인 반도체 패키지의 형태에 따라 캐비티가 형성되어 있을 수도 있으나, 이를 한정하지 않는다.
이어서, 기초 정보 마킹 단계(S120)에서는, 제조 대상인 반도체 패키지를 식별할 수 있는 기초 정보를 바코드화하여 태그에 마킹한다. 여기서, 기초 정보는 제조 대상인 반도체 패키지의 모델명, 제조일자, 롯 넘버, 생산지 등을 포함하는 것이며, 바코드는 2차원 메트릭스 형태로 구현될 수 있으며 이에 한정되는 것은 아니다. 그리고, 마킹은 레이저 마킹 장치를 이용할 수 있다. 또한, 태그는 인쇄회로기판의 표면 또는 인쇄회로기판과 별도로 마련된 더미 기판에 형성될 수 있다.
이어서, 기초 정보 저장 단계(S130)에서는, 태그에 저장된 기초 정보를 스캔하여 저장매체에 저장한다. 저장매체는 컴퓨터와 같은 통합생산관리시스템(Manufacturing Execution System)(100)일 수 있다. 이 단계(S130)는 태그에 마킹된 바코드 형태의 기초 정보를 스캔하여 읽고, 이를 통합생산관리시스템(100)에 자동으로 저장되도록 시스템화 한다.
이어서, 반도체 칩 실장 및 실장 공정 이력 저장 단계(S140)에서는, 인쇄회로기판에 반도체 칩을 실장한 후 통합생산관리시스템(100)에 본 실장 공정 이력을 저장한다. 이때, 반도체 칩 실장은 외부배선 프린팅 공정, 반도체 칩 마운트(mount) 공정, 본딩 또는 리플로우(refolw) 공정을 통해 이루어진다. 즉, 반도체 칩 실장시 수행된 각 공정에 대한 이력 정보가 통합생산관리시스템(100)에 저장된다.
이어서, 반도체 칩 패키징 및 패키징 공정 이력 저장 단계(S150)에서는, 인쇄회로기판에 실장된 반도체 칩을 패키징하여 반도체 패키지를 형성한 후 통합생산관리시스템(100)에 본 패키징 공정 이력을 저장한다. 이때, 반도체 칩 패키징은 세정 공정, 몰딩(molding) 또는 언더필(underfill) 공정을 통해 이루어진다. 즉, 반도체 칩 패키징시 수행된 각 공정에 대한 이력 정보가 통합생산관리시스템(100)에 저장된다.
여기서, 각 후속 공정을 진행하기 전에, 통합생산관리시스템(100)에서는 태그에 마킹된 바코드를 스캔하여 읽어들인 기초 정보와, 각 단위 공정 진행시 통합생산관리시스템(100)에 저장된 정보를 비교하고, 그 비교 결과를 디스플레이하여 공정 담당자가 확인할 수 있도록 한다.
이어서, 기초 정보, 실장 공정 이력 및 패키징 공정 이력 정보 마킹 단계(S160)에서는, 통합생산관리시스템(100)에 저장된 제조 대상인 반도체 패키지에 대한 기초 정보, 반도체 칩 실장시 수행된 각 단위 공정에 대한 공정 이력 정보, 그리고 반도체 패키징시 수행된 각 단위 공정에 대한 공정 이력 정보를 바코드화하여 반도체 패키지의 표면에 마킹한다. 이때, 바코드의 마킹은 레이저 마킹 장치를 이용한 레이저 마킹 공정에 의해 수행된다. 또한, 바코드는 2차원 메트릭스 형태로 구현될 수 있으며 이에 한정되는 것은 아니다.
이어서, 마킹이 완료된 패키지를 인쇄회로기판의 라인을 따라 다수의 반도체 패키지로 절단하는 소잉(sawing) 공정(S170)을 진행한다. 그리고, 각 반도체 패키지에 대해 반도체 칩이 전기적으로 양호하게 연결되어 있는지에 대한 테스트 공정(S180)을 수행한다. 또한, 바코드의 마킹 상태와 같은 외관상태에 대하여 최종 검사 공정을 거침으로써 반도체 패키지의 제조가 완료되게 된다. 여기서 제조된 반도체 패키지의 사이즈는 50×50×10 (가로×세로×높이) mm 이하일 수 있다.
도 2는 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법의 기초 정보 마킹 단계에서 인쇄회로기판에 마킹된 바코드를 나타낸 것이다. 도 2에 도시된 바와 같이, 인쇄회로기판(200)의 특정 영역에 2차원-바코드가 마킹되어 있다. 참조 번호 210은 인쇄회로기판(200)에 마킹된 2차원-바코드의 확대한 것이다.
도 3은 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법의 기초 정보, 실장 공정 이력 및 패키징 공정 이력 정보 마킹 단계에서 반도체 패키지의 표면에 마킹된 바코드를 나타낸 사진이다. 도 3에 도시된 바와 같이, 반도체 패키지의 표면(300)에 2차원-바코드(310)가 마킹되어 있다.
따라서, 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법은, 인쇄회로기판 또는 더미 기판에 마킹된 바코드를 스캔하여 제조 대상인 반도체 패키지에 대한 기초 정보를 통합생산관리시스템에 저장하고, 또한, 이후 후속 공정에서 수행되는 각 단위 공정별 공정 이력 정보를 통합생산관리시스템에 저장함으로써, 반도체 패키지 제조 공정 중 각 단위 공정에서 어떠한 작업이 수행되었는지에 대한 추적 관리가 용이하다. 또한, 각 반도체 패키지의 제조 이력에 대한 모든 정보를 통합생산관리시스템으로부터 제공받아 반도체 패키지에 바코더 형태로 마킹할 수 있으므로, 이후 공정 불량 및 커스터머(customer)의 불량 관련 요구에 대해 스캐너를 통해 반도체 패키지의 제조 이력을 확인할 수 있으므로, 반도체 패키지의 추적관리가 용이하며, 공정 불량 및 불량관련 요구에 대한 대책 마련 및 개선활동과 같 은 업무효율을 향상시킨다.
또한, 본 발명의 일실시 형태에 따른 반도체 패캐지의 제조 방법은, 마킹 형태를 바코드 형태로 마킹함으로써, 반도체 패키지의 사이즈가 50×50×10 (가로×세로×높이) mm 이하인 경우에도, 많은 정보를 마킹할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 따라 한정되는 것이 아니고, 첨부된 청구범위에 따라 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우 차트이다.
도 2는 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법의 기초 정보 마킹 단계에서 인쇄회로기판에 마킹된 바코드를 나타낸 사진이다.
도 3은 본 발명의 일실시 형태에 따른 반도체 패키지의 제조 방법의 기초 정보, 실장 공정 이력 및 패키징 공정 이력 정보 마킹 단계에서 반도체 패키지의 표면에 마킹된 바코드를 나타낸 사진이다.

Claims (8)

  1. 인쇄회로기판을 마련하는 단계;
    제조 대상인 반도체 패키지를 식별할 수 있는 기초 정보를 바코드화하여 태그에 마킹하는 단계;
    상기 태그에 마킹된 바코드를 스캔하여 상기 기초 정보를 저장매체에 저장하는 단계;
    상기 인쇄회로기판에 반도체 칩을 실장한 후, 상기 저장매체에 실장 공정 이력을 저장하는 단계;
    상기 반도체 칩을 패키징하여 반도체 패키지를 형성한 후, 상기 저장매체에 패키징 공정 이력을 저장하는 단계; 및
    상기 저장매체에 저장된 상기 기초 정보, 상기 실장 공정 이력 및 상기 패키징 공정 이력에 대한 정보를 바코드화하여 상기 반도체 패키지에 마킹하는 단계;를 포함하는 반도체 패키지의 제조 방법.
  2. 제1항에 있어서,
    상기 바코드 형태는 2차원 매트릭스 형태인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 패키지의 사이즈는 50×50×10 (가로×세로×높이) mm 이하인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제1항에 있어서,
    상기 태그는 인쇄회로기판의 표면에 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제1항에 있어서,
    상기 태그는 인쇄회로기판과 별도로 마련된 더미 기판에 형성된 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제1항에 있어서,
    상기 마킹 단계는, 레이저빔을 이용한 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제1항에 있어서,
    마킹된 반도체 패키지를 각 반도체 패키지 단위로 분리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  8. 제1항에 있어서,
    상기 반도체 패키지의 전기적인 동작 상태를 검사하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR20090024559A 2009-03-23 2009-03-23 반도체 패키지의 제조 방법 KR101060907B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20090024559A KR101060907B1 (ko) 2009-03-23 2009-03-23 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090024559A KR101060907B1 (ko) 2009-03-23 2009-03-23 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100106104A true KR20100106104A (ko) 2010-10-01
KR101060907B1 KR101060907B1 (ko) 2011-08-30

Family

ID=43128530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090024559A KR101060907B1 (ko) 2009-03-23 2009-03-23 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR101060907B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387231B1 (ko) * 2012-06-21 2014-04-21 삼성전기주식회사 피씨비 연배열 코드 추적성 시스템 및 피씨비 연배열 코드 추적 관리방법
KR102473662B1 (ko) 2017-10-18 2022-12-02 삼성전자주식회사 반도체 소자의 제조 방법
KR102465255B1 (ko) * 2021-03-26 2022-11-10 (주)에이피텍 디스펜싱 인라인 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping

Also Published As

Publication number Publication date
KR101060907B1 (ko) 2011-08-30

Similar Documents

Publication Publication Date Title
JP5968705B2 (ja) 半導体装置の製造方法
JP5315186B2 (ja) 半導体装置の製造方法
US10431551B2 (en) Visual identification of semiconductor dies
KR101387231B1 (ko) 피씨비 연배열 코드 추적성 시스템 및 피씨비 연배열 코드 추적 관리방법
KR101060907B1 (ko) 반도체 패키지의 제조 방법
JP2014142729A (ja) 半導体装置の製造方法
JP2013157626A (ja) 半導体装置の製造方法
JP6557525B2 (ja) 検品方法および検品システム
CN115631167A (zh) 一种集成晶圆与芯片电子视图的云储存和标识追溯方法及系统
JP6415411B2 (ja) 半導体装置の製造方法
US20210365651A1 (en) Identification method of an integrated circuit chip and identfication system of an integrated circuit chip
US20080241999A1 (en) Semiconductor device and manufacturing method therefor
KR20100056234A (ko) 2ｄ바코드를 이용한 제품 관리시스템 및 방법
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
TWI402010B (zh) 積體電路模組製造程序及製造系統
JP4148365B2 (ja) プリント基板の検査装置
KR101148585B1 (ko) 에스엠티 시스템 및 이를 이용한 에스엠티 방법
JP2006130853A (ja) Ｉｃカードを用いた木材の管理方法
JP2006179670A (ja) 半導体装置の管理方法
JP4127930B2 (ja) 半導体装置及びその製造方法並びにその製造装置
JP2007035858A (ja) 移動装置および移動方法
JP2009272474A (ja) 半導体装置の製造方法
JP2006302248A (ja) 製品履歴管理方法
JP2008182133A (ja) レーザ捺印方法および捺印システム
KR20090121013A (ko) 반도체 패키지 제조공정의 인쇄회로기판용 맵 데이터활용방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8