KR20100100281A - 유기전계발광표시장치와 이의 제조방법 - Google Patents

유기전계발광표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20100100281A
KR20100100281A KR1020090019075A KR20090019075A KR20100100281A KR 20100100281 A KR20100100281 A KR 20100100281A KR 1020090019075 A KR1020090019075 A KR 1020090019075A KR 20090019075 A KR20090019075 A KR 20090019075A KR 20100100281 A KR20100100281 A KR 20100100281A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
organic light
transistor
energetic particles
Prior art date
Application number
KR1020090019075A
Other languages
English (en)
Inventor
최호원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090019075A priority Critical patent/KR20100100281A/ko
Publication of KR20100100281A publication Critical patent/KR20100100281A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예는, 기판; 기판 상에 위치하는 트랜지스터; 트랜지스터 상에 위치하며 트랜지스터의 소오스 또는 드레인에 연결된 하부전극; 트랜지스터 상에 위치하며 하부전극의 일부를 노출하는 개구부를 갖는 뱅크층; 뱅크층 상에 위치하는 금속전극; 하부전극 및 금속전극 상에 위치하는 유기 발광층; 유기 발광층 상에 위치하는 상부전극; 및 상부전극과 금속전극을 전기적으로 연결하도록 뱅크층 상에 위치하는 상부전극을 통해 침투된 에너제틱입자를 포함하는 유기전계발광표시장치를 제공한다.
유기전계발광표시장치, 에너제틱입자, 상부전극

Description

유기전계발광표시장치와 이의 제조방법{Organic Light Emitting Display and Manufacturing Method for the same}
본 발명은 유기전계발광표시장치와 이의 제조방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
유기전계발광표시장치에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연견된 하부전극, 유기 발광층 및 상부전극을 포함하는 유기 발광다이오드를 포함한다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
한편, 상부전극이 메탈로 형성된 종래 유기전계발광표시장치의 경우, 상부전극에 의한 고 저항으로 전압 강하가 발생함은 물론 휘도 불균일 현상이 발생하는 등의 문제로 중대형 유기전계발광표시장치 구현시 많은 어려움이 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 상부전극의 저항을 낮추어 휘도의 균일성을 향상시킬 수 있음은 물론 표시품질과 신뢰성을 향상시킬 수 있는 중대형 유기전계발광표시장치를 구현하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 기판; 기판 상에 위치하는 트랜지스터; 트랜지스터 상에 위치하며 트랜지스터의 소오스 또는 드레인에 연결된 하부전극; 트랜지스터 상에 위치하며 하부전극의 일부를 노출하는 개구부를 갖는 뱅크층; 뱅크층 상에 위치하는 금속전극; 하부전극 및 금속전극 상에 위치하는 유기 발광층; 유기 발광층 상에 위치하는 상부전극; 및 상부전극과 금속전극을 전기적으로 연결하도록 뱅크층 상에 위치하는 상부전극을 통해 침투된 에너제틱입자를 포함하는 유기전계발광표시장치를 제공한다.
에너제틱입자는, 금속전극이 위치하는 영역과 대응되는 영역의 일부 또는 전체에 침투될 수 있다.
금속전극은, 바(bar) 형태 또는 메쉬(mesh) 형태로 위치할 수 있다.
에너제틱입자는, 몰리브덴(Mo), 은(Ag), 알루미늄(Al), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn)을 포함하는 금속이나, ITO, IZO, AZO를 포함하는 금속 산화물일 수 있다.
한편, 다른 측면에서 본 발명의 실시예는, 기판 상에 트랜지스터를 형성하는 단계; 트랜지스터 상에 트랜지스터의 소오스 또는 드레인에 연결된 하부전극을 형성하는 단계; 트랜지스터 상에 위치하며 하부전극의 일부를 노출하는 개구부를 갖는 뱅크층을 형성하는 단계; 뱅크층 상에 금속전극을 형성하는 단계; 하부전극 및 금속전극 상에 유기 발광층을 형성하는 단계; 유기 발광층 상에 상부전극을 형성하는 단계; 및 뱅크층 상에 위치하는 상부전극에 에너제틱입자를 침투시켜 상부전극과 금속전극을 전기적으로 연결하는 단계를 포함하는 유기전계발광표시장치의 제조방법을 제공한다.
에너제틱입자를 침투시키는 단계는, DC(direct current) 스퍼터링 장치를 이용할 수 있다.
에너제틱입자를 침투시키는 단계는, RF(radio frequncy) 스퍼터링 장치를 이용할 수 있다.
에너제틱입자를 유발하는 스퍼터링 타겟 물질은, 몰리브덴(Mo), 은(Ag), 알루미늄(Al), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn)을 포함하는 금속이나, ITO, IZO, AZO를 포함하는 금속 산화물일 수 있다.
에너제틱입자를 침투시키는 단계는, 금속전극이 위치하는 영역과 대응되는 영역의 전체를 노출하는 개구부를 갖는 마스크를 얼라인 하고 스퍼터링 장치를 이용하여 에너제틱입자를 침투시킬 수 있다.
에너제틱입자를 침투시키는 단계는, 금속전극이 위치하는 영역과 대응되는 영역의 일부를 노출하는 개구부를 갖는 마스크를 얼라인 하고 스퍼터링 장치를 이 용하여 에너제틱입자를 침투시킬 수 있다.
본 발명의 실시예는, 저저항 유기전계발광표시장치를 구현할 수 있고, 상부전극의 저항을 낮추어 휘도의 균일성을 향상시킬 수 있음은 물론 표시품질과 신뢰성을 향상시킬 수 있는 중대형 유기전계발광표시장치를 구현할 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 평면도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치는 기판(100a) 상에 다수의 서브 픽셀(P)이 위치하는 표시부(AA)를 포함할 수 있다. 서브 픽셀(P)은 기판(100a) 상에 위치하는 트랜지스터부와 트랜지스터부 상에 위치하는 유기 발광다이오드를 포함할 수 있다. 이러한 서브 픽셀(P)은 발광층 재료에 따라 적색, 녹색 및 청색을 발광할 수 있으나 이에 한정되지 않는다.
기판(100a) 상에 위치하는 다수의 서브 픽셀(P)은 수분이나 산소에 취약하다. 이에 따라, 밀봉기판(100b)을 구비하고, 표시부(AA)의 외곽 기판(100a)에 접착 부재(150)를 형성하여 기판(100a)과 밀봉기판(100b)을 봉지할 수 있으나 이에 한정되진 않는다. 기판(100a) 및 밀봉기판(100b)의 경우 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있다. 기판(100a) 및 밀봉기판(100b)의 재료로는, 유리, 금속, 세라믹 또는 플라스틱(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다. 다만, 밀봉기판(100b)의 경우 봉지 방법에 따라 구비되지 않을 수도 있는데, 이 경우 다수의 서브 픽셀(P)은 절연층에 의해 봉지된다.
한편, 기판(100a) 상에 위치하는 다수의 서브 픽셀(P)은 기판(100a) 상에 위치하는 구동부(DRV)에 의해 구동되어 영상을 표현할 수 있다. 구동부(DRV)는 외부로부터 공급된 각종 신호에 대응하여 스캔 신호 및 데이터 신호 등을 생성할 수 있으며, 생성된 신호 등을 표시부(AA)에 위치하는 다수의 서브 픽셀(P)에 공급할 수 있다. 구동부(DRV)는 다수의 서브 픽셀(P)에 스캔 신호를 공급하는 스캔 구동부와 다수의 서브 픽셀(P)에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 구동부(DRV)는 스캔 구동부 및 데이터 구동부가 하나의 칩에 형성된 것을 일례로 개략적으로 도시한 것일 뿐 스캔 구동부와 데이터 구동부 중 하나 이상은 기판(100a) 또는 기판(100a)의 외부에 구분되어 위치할 수 있다.
이하, 서브 픽셀(P)에 대해 설명한다.
도 2는 서브 픽셀의 단면 예시도 이고, 도 3은 유기 발광다이오드의 계층 구 조 예시도 이다.
도 2를 참조하면, 기판(100a) 상에는 액티브층(110a, 110b, 110c)이 위치한다. 액티브층(110a, 110b, 110c)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 액티브층(110a, 110b, 110c)은 소오스 영역(110a), 채널 영역(110b) 및 드레인 영역(110c)을 포함할 수 있다. 아울러, 기판(100a) 상에는 커패시터의 전극이 되는 제1전극(111a) 또한 위치한다.
액티브층(110a, 110b, 110c) 상에는 제1절연막(120)이 위치한다. 제1절연막(120)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제1절연막(120) 상에는 게이트(125a)가 위치한다. 게이트(125a)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(125a)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(125a)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. 아울러, 제1절연막(120) 상에는 커패시터의 전극이 되는 제2전극(125b) 또한 위치한다.
제1절연막(120) 상에는 게이트(125a) 및 제2전극(125b)을 덮도록 제2절연막(130)이 위치한다. 제2절연막(130)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제2절연막(130) 상에는 소오스 영역(110a) 및 드레인 영역(110c)에 각각 연결되는 소오스(135a) 및 드레인(135b)이 위치한다. 소오스(135a) 및 드레인(135b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스(135a) 및 드레인(135b)이 단일층일 경우, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스(135a) 및 드레인(135b)이 다중층일 경우, 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
제2절연막(130) 상에는 소오스(135a) 및 드레인(135b)을 덮도록 제3절연막(140)이 위치한다. 제3절연막(140)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제3절연막(140) 상에는 소오스(135a) 또는 드레인(135b)에 연결된 하부전극(150)이 위치한다. 하부전극(150)은 애노드 또는 캐소드로 선택될 수 있다. 여기서, 애노드로 선택된 하부전극(150)은 알루미늄(Al) 등과 같이 불투명하고 반사도가 높은 재료를 사용할 수 있으나 이에 한정되지 않는다.
제3절연막(140) 상에는 하부전극(150)의 일부를 노출하는 개구부를 갖는 뱅크층(155)이 위치한다. 뱅크층(155)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.
뱅크층(155) 상에는 금속전극(160)이 위치한다. 금속전극(160)은 몰리브 덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나로 이루어질 수 있으나 이에 한정되지 않는다.
하부전극(150) 및 금속전극(160) 상에는 유기 발광층(165)이 위치한다. 유기 발광층(165)은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층을 포함할 수 있다. 도 3을 참조하면, 정공주입층(165a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 정공수송층(165b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(165c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층(165c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(165c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층(165c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 전자수송층(165d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 전자주입층(165e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다. 여기서, 본 발명은 도 3에 한정되는 것은 아니며, 정공주입층(165a), 정공수송층(165b), 전자수송층(165d) 및 전자주입층(165e) 중 적어도 어느 하나가 생략될 수도 있다.
유기 발광층(165) 상에는 상부전극(170)이 위치한다. 상부전극(170)은 캐소드 또는 애노드로 선택될 수 있다. 여기서, 캐소드로 선택된 상부전극(170)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
상부전극(170)에는 상부전극(170)과 금속전극(160)을 전기적으로 연결하도록 뱅크층(155) 상에 위치하는 상부전극(170)을 통해 침투된 에너제틱입자(180)가 위치한다. 에너제틱입자(180)는 금속전극(160)에 침투된 에너제틱입자(180a)와 상부전극(170) 상에 위치하는 에너제틱입자(180b)를 포함할 수 있다. 이러한 에너제틱입자(180)는 몰리브덴(Mo), 은(Ag), 알루미늄(Al), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn) 등의 금속이나, ITO, IZO, AZO 등의 금속 산화물일 수 있으나 이에 한정되지 않는다.
한편, 금속전극(160)과 에너제틱입자(180)는 다음과 같은 형태로 위치할 수 있다.
도 4는 금속전극 구조에 따른 에너제틱입자의 침투 예시를 나타낸 평면도이다.
도 4를 참조하면, 뱅크층(155)은 서브 픽셀의 개구영역(OPN)을 정의하도록 개구부를 갖는다. 여기서, 개구영역(OPN)은 발광영역에 해당되고, 개구영역(OPN) 이외의 영역은 비발광영역에 해당된다. 금속전극(160)은 도 4의 (a)와 (b)에 도시된 바와 같이, 뱅크층(155)의 일부 영역을 따라 바(bar) 형태로 위치하거나 뱅크층(155)의 모든 영역을 따라 메쉬(mesh) 형태로 위치할 수 있다.
에너제틱입자(180)는 금속전극(160)이 위치하는 영역과 대응되는 영역의 일 부 또는 전체에 침투되어 상부전극(170)과 금속전극(160)을 전기적으로 연결할 수 있다. 즉, 보조전극 역할을 하는 금속전극(160)과 상부전극(170)이 면접촉식 방식으로 접촉하지 않으므로 이종 물질 간의 면접촉시 발생하는 콘택저항 문제 등을 해결할 수 있게 된다. 따라서, 에너제틱입자(180)를 이용하여 상부전극(170)과 금속전극(160)을 전기적으로 연결하는 방식은, 종래의 면접촉식 방식 보다 접촉저항을 감소킬 수 있어 저저항 유기전계발광표시장치를 구현할 수 있는 효과가 있게 된다.
이하, 본 발명의 일 실시예에 따른 제조방법에 대해 설명한다.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 제조방법을 설명하기 위한 공정 흐름 단면도이다.
먼저, 기판(100a) 상에 트랜지스터를 형성하는 단계를 실시한다.
도 5에 도시된 바와 같이, 기판(100a) 상에 액티브층(110a, 110b, 110c)을 형성한다. 액티브층(110a, 110b, 110c)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 액티브층(110a, 110b, 110c)은 소오스 영역(110a), 채널 영역(110b) 및 드레인 영역(110c)을 포함할 수 있다. 아울러, 기판(100a) 상에 커패시터의 전극이 되는 제1전극(111a) 또한 형성한다.
그리고 액티브층(110a, 110b, 110c) 상에 제1절연막(120)을 형성한다. 제1절연막(120)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
그리고 제1절연막(120) 상에 게이트(125a)를 형성한다. 게이트(125a)는 몰리 브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(125a)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(125a)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. 아울러, 제1절연막(120) 상에 커패시터의 전극이 되는 제2전극(125b) 또한 형성한다.
그리고 제1절연막(120) 상에 게이트(125a) 및 제2전극(125b)을 덮도록 제2절연막(130)을 형성한다. 제2절연막(130)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
그리고 제2절연막(130) 상에 소오스 영역(110a) 및 드레인 영역(110c)에 각각 연결되는 소오스(135a) 및 드레인(135b)을 형성한다. 소오스(135a) 및 드레인(135b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스(135a) 및 드레인(135b)이 단일층일 경우, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스(135a) 및 드레인(135b)이 다중층일 경우, 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
그리고 제2절연막(130) 상에 소오스(135a) 및 드레인(135b)을 덮도록 제3절 연막(140)을 형성한다. 제3절연막(140)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
다음, 트랜지스터 상에 트랜지스터의 소오스 또는 드레인에 연결된 하부전극을 형성하는 단계를 실시한다.
도 6에 도시된 바와 같이, 제3절연막(140) 상에 소오스(135a) 또는 드레인(135b)에 연결된 하부전극(150)을 형성한다. 하부전극(150)은 애노드 또는 캐소드로 선택될 수 있다. 여기서, 애노드로 선택된 하부전극(150)은 알루미늄(Al) 등과 같이 불투명하고 반사도가 높은 재료를 사용할 수 있으나 이에 한정되지 않는다.
다음, 트랜지스터 상에 위치하며 하부전극의 일부를 노출하는 개구부를 갖는 뱅크층을 형성하는 단계를 실시한다.
도 7에 도시된 바와 같이, 제3절연막(140) 상에 하부전극(150)의 일부를 노출하는 개구부를 갖는 뱅크층(155)을 형성한다. 뱅크층(155)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다.
다음, 뱅크층 상에 금속전극을 형성하는 단계를 실시한다.
도 8에 도시된 바와 같이, 뱅크층(155) 상에 금속전극(160)을 형성한다. 금속전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나로 이루어질 수 있으나 이에 한정되지 않는다. 금속전극(160)은 앞서 도 3을 참조하여 설명한 바와 같이 뱅크 층(155) 상에 다양한 형태로 형성될 수 있는데, 이는 뱅크층(155) 상에 금속전극(160)을 형성한 후 이를 패터닝하는 방법 뿐만 아니라 마스크를 이용하여 금속전극(160)을 뱅크층(155) 상에만 형성 방법으로도 실시할 수 있다.
다음, 하부전극 및 금속전극 상에 유기 발광층을 형성하는 단계를 실시한다.
도 9에 도시된 바와 같이, 하부전극(150) 및 금속전극(160) 상에 유기 발광층(165)을 형성한다. 유기 발광층(165)은 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층을 포함할 수 있다.
다음, 유기 발광층 상에 상부전극을 형성하는 단계를 실시한다.
도 10에 도시된 바와 같이, 유기 발광층(165) 상에 상부전극(170)을 형성한다. 상부전극(170)은 캐소드 또는 애노드로 선택될 수 있다. 여기서, 캐소드로 선택된 상부전극(170)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
다음, 뱅크층 상에 위치하는 상부전극에 에너제틱입자를 침투시켜 상부전극과 금속전극을 전기적으로 연결하는 단계를 실시한다.
도 11에 도시된 바와 같이, 뱅크층(155) 상에 위치하는 상부전극(170)에 에너제틱입자(180)를 침투시켜 상부전극(170)과 금속전극(160)을 전기적으로 연결한다. 에너제틱입자(180)는 금속전극(160)에 침투된 에너제틱입자(180a)와 상부전극(170) 상에 위치하는 에너제틱입자(180b)를 포함할 수 있다. 에너제틱입자(180)를 침투시키는 공정은 DC(direct current) 스퍼터링 장치나 RF(radio frequncy) 스 퍼터링 장치를 이용할 수 있으나 이에 한정되지 않는다. 스퍼터링 장치를 이용하여 에너제틱입자(180)를 침투시키는 공정을 실시할 때, 챔버 내에는 아르곤(Ar+)이 주입된 분위기로 실시할 수 있다. 이때, 에너제틱입자(180)는 타겟 물질에서 유발하는 전도성 에너제틱 파티클 예를 들면, Ion, -ion, gamma-Electrons, Sputtered particle 등에 의해 형성된다. 이와 같은 에너제틱입자(180)는 몰리브덴(Mo), 은(Ag), 알루미늄(Al), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn) 등의 금속이나, ITO, IZO, AZO 등의 금속 산화물로 이루어진 스퍼터링 타겟 물질로부터 유발될 수 있으나 이에 한정되지 않는다.
한편, 에너제틱입자(180)를 침투시킬 때, 금속전극(160)이 위치하는 영역과 대응되는 영역의 전체를 노출하는 개구부를 갖는 마스크(MSK)를 얼라인 하고 스퍼터링 장치를 이용하여 에너제틱입자(180)를 침투시킬 수 있다. 또한, 에너제틱입자(180)를 침투시킬 때, 금속전극(160)이 위치하는 영역과 대응되는 영역의 일부를 노출하는 개구부를 갖는 마스크(MSK)를 얼라인 하고 스퍼터링 장치를 이용하여 에너제틱입자(180)를 침투시킬 수 있다. 이에 따라, 에너제틱입자(180)는 앞서 도 4를 참조하여 설명한 바와 같은 형태로 침투될 수 있으나 에너제틱입자(180)가 침투되는 영역은 마스크(MSK)의 개구부의 구조에 따라 달라질 수 있다.
실시예와 같은 공정 방법은, 보조전극 역할을 하는 금속전극(160)과 상부전극(170)이 면접촉식 방식으로 접촉하지 않으므로 이종 물질 간의 면접촉시 발생하는 콘택저항 문제 등을 해결할 수 있게 된다. 그러므로, 에너제틱입자(180)를 이용하여 상부전극(170)과 금속전극(160)을 전기적으로 연결하는 방식은, 종래의 면접 촉식 방식 보다 접촉저항을 감소킬 수 있어 저저항 유기전계발광표시장치를 구현할 수 있는 효과가 있게 된다. 아울러, 실시예와 같은 공정 방법은 상부전극의 저항을 낮추어 휘도의 균일성을 향상시킬 수 있음은 물론 표시품질과 신뢰성을 향상시킬 수 있는 중대형 유기전계발광표시장치를 구현할 수 있는 효과가 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 개략적인 평면도.
도 2는 서브 픽셀의 단면 예시도.
도 3은 유기 발광다이오드의 계층 구조 예시도.
도 4는 금속전극 구조에 따른 에너제틱입자의 침투 예시를 나타낸 평면도.
도 5 내지 도 11은 본 발명의 일 실시예에 따른 제조방법을 설명하기 위한 공정 흐름 단면도.
<도면의 주요 부분에 관한 부호의 설명>
120: 제1절연막 130: 제2절연막
140: 제3절연막 150: 하부전극
155: 뱅크층 160: 금속전극
165: 유기 발광층 170: 상부전극
180: 에너제틱입자

Claims (10)

  1. 기판;
    상기 기판 상에 위치하는 트랜지스터;
    상기 트랜지스터 상에 위치하며 상기 트랜지스터의 소오스 또는 드레인에 연결된 하부전극;
    상기 트랜지스터 상에 위치하며 상기 하부전극의 일부를 노출하는 개구부를 갖는 뱅크층;
    상기 뱅크층 상에 위치하는 금속전극;
    상기 하부전극 및 상기 금속전극 상에 위치하는 유기 발광층;
    상기 유기 발광층 상에 위치하는 상부전극; 및
    상기 상부전극과 상기 금속전극을 전기적으로 연결하도록 상기 뱅크층 상에 위치하는 상기 상부전극을 통해 침투된 에너제틱입자를 포함하는 유기전계발광표시장치.
  2. 제1항에 있어서,
    상기 에너제틱입자는,
    상기 금속전극이 위치하는 영역과 대응되는 영역의 일부 또는 전체에 침투된 것을 특징으로 하는 유기전계발광표시장치.
  3. 제1항에 있어서,
    상기 금속전극은,
    바(bar) 형태 또는 메쉬(mesh) 형태로 위치하는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제1항에 있어서,
    상기 에너제틱입자는,
    몰리브덴(Mo), 은(Ag), 알루미늄(Al), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn)을 포함하는 금속이나, ITO, IZO, AZO를 포함하는 금속 산화물인 것을 특징으로 하는 유기전계발광표시장치.
  5. 기판 상에 트랜지스터를 형성하는 단계;
    상기 트랜지스터 상에 상기 트랜지스터의 소오스 또는 드레인에 연결된 하부전극을 형성하는 단계;
    상기 트랜지스터 상에 위치하며 상기 하부전극의 일부를 노출하는 개구부를 갖는 뱅크층을 형성하는 단계;
    상기 뱅크층 상에 금속전극을 형성하는 단계;
    상기 하부전극 및 상기 금속전극 상에 유기 발광층을 형성하는 단계;
    상기 유기 발광층 상에 상부전극을 형성하는 단계; 및
    상기 뱅크층 상에 위치하는 상기 상부전극에 에너제틱입자를 침투시켜 상기 상부전극과 상기 금속전극을 전기적으로 연결하는 단계를 포함하는 유기전계발광표시장치의 제조방법.
  6. 제5항에 있어서,
    상기 에너제틱입자를 침투시키는 단계는,
    DC(direct current) 스퍼터링 장치를 이용하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  7. 제5항에 있어서,
    상기 에너제틱입자를 침투시키는 단계는,
    RF(radio frequncy) 스퍼터링 장치를 이용하는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 에너제틱입자를 유발하는 스퍼터링 타겟 물질은,
    몰리브덴(Mo), 은(Ag), 알루미늄(Al), 루테늄(Ru), 로듐(Rh), 인듐(In), 주석(Sn)을 포함하는 금속이나, ITO, IZO, AZO를 포함하는 금속 산화물인 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  9. 제5항에 있어서,
    상기 에너제틱입자를 침투시키는 단계는,
    상기 금속전극이 위치하는 영역과 대응되는 영역의 전체를 노출하는 개구부를 갖는 마스크를 얼라인 하고 스퍼터링 장치를 이용하여 상기 에너제틱입자를 침투시키는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
  10. 제5항에 있어서,
    상기 에너제틱입자를 침투시키는 단계는,
    상기 금속전극이 위치하는 영역과 대응되는 영역의 일부를 노출하는 개구부를 갖는 마스크를 얼라인 하고 스퍼터링 장치를 이용하여 상기 에너제틱입자를 침투시키는 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
KR1020090019075A 2009-03-06 2009-03-06 유기전계발광표시장치와 이의 제조방법 KR20100100281A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090019075A KR20100100281A (ko) 2009-03-06 2009-03-06 유기전계발광표시장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019075A KR20100100281A (ko) 2009-03-06 2009-03-06 유기전계발광표시장치와 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20100100281A true KR20100100281A (ko) 2010-09-15

Family

ID=43006373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019075A KR20100100281A (ko) 2009-03-06 2009-03-06 유기전계발광표시장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20100100281A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150001319A (ko) * 2013-06-27 2015-01-06 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150001319A (ko) * 2013-06-27 2015-01-06 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
US8436376B2 (en) Organic light emitting diode display
US7973474B2 (en) Electroluminescent display including conductive film coupled to connector
KR101698543B1 (ko) 유기 발광소자 및 그 제조방법
US10243033B2 (en) Organic light emitting diode display and manufacturing method thereof
KR20100040063A (ko) 연성회로기판과 이를 이용한 유기전계발광표시장치
US8772074B2 (en) Organic light emitting display and manufacturing method of the same
KR20100065745A (ko) 유기전계발광표시장치와 이의 리페어링 방법
CN101667625B (zh) 有机发光显示器及其制造方法
KR20100100281A (ko) 유기전계발광표시장치와 이의 제조방법
KR20110043327A (ko) 유기전계발광표시장치
KR101577819B1 (ko) 유기전계발광표시장치
KR101679066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101572264B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101939798B1 (ko) 유기전계발광표시장치
KR101678206B1 (ko) 유기전계발광표시장치
KR20100008179A (ko) 유기전계발광표시장치와 이의 제조방법
CN115621286A (zh) 一种显示面板及其制备方法、电子设备
KR20100022373A (ko) 유기전계발광표시장치
KR20100052805A (ko) 유기전계발광표시장치
KR20110049532A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100000822A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100122277A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100016783A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100084205A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid