KR101939798B1 - 유기전계발광표시장치 - Google Patents

유기전계발광표시장치 Download PDF

Info

Publication number
KR101939798B1
KR101939798B1 KR1020090031240A KR20090031240A KR101939798B1 KR 101939798 B1 KR101939798 B1 KR 101939798B1 KR 1020090031240 A KR1020090031240 A KR 1020090031240A KR 20090031240 A KR20090031240 A KR 20090031240A KR 101939798 B1 KR101939798 B1 KR 101939798B1
Authority
KR
South Korea
Prior art keywords
region
light emitting
sub
electrode
layer
Prior art date
Application number
KR1020090031240A
Other languages
English (en)
Other versions
KR20100112779A (ko
Inventor
안태준
김옥희
정상훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090031240A priority Critical patent/KR101939798B1/ko
Publication of KR20100112779A publication Critical patent/KR20100112779A/ko
Application granted granted Critical
Publication of KR101939798B1 publication Critical patent/KR101939798B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • H10K30/82Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • H01L2027/11868Macro-architecture
    • H01L2027/11874Layout specification, i.e. inner core region
    • H01L2027/11879Data lines (buses)
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는, 다수의 서브 픽셀이 배치된 기판을 포함하고, 다수의 서브 픽셀들 각각은 발광부가 위치하는 소자영역과, 발광부가 위치하지 않는 비소자영역을 포함하며, 비소자영역은 소자영역 대비 30% ~ 75%를 차지하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
유기전계발광표시장치, 소자영역, 비소자영역

Description

유기전계발광표시장치{Organic Light Emitting Display Device}
본 발명의 실시예는 유기전계발광표시장치에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
능동매트릭스형 유기전계발광표시장치에 배치된 서브 픽셀은 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터를 포함하는 트랜지스터부와 트랜지스터부에 포함된 구동 트랜지스터에 연결된 하부전극, 유기 발광층 및 상부전극을 포함하는 유기 발광부를 포함한다.
위와 같은 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
본 발명의 실시예는, 패널의 후면에 위치하는 사물이 패널의 전면에 비치도록 하여 활용도를 높일 수 있는 유기전계발광표시장치를 제공하는 것이다.
본 발명의 실시예는, 다수의 서브 픽셀이 배치된 기판을 포함하고, 다수의 서브 픽셀들 각각은 발광부가 위치하는 소자영역과, 발광부가 위치하지 않는 비소자영역을 포함하며, 비소자영역은 소자영역 대비 30% ~ 75%를 차지하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
한편, 다른 측면에서 본 발명의 실시예는, 다수의 서브 픽셀이 배치된기판을 포함하고, 다수의 서브 픽셀들 각각은 트랜지스터부와 발광부를 포함하는 소자가 위치하는 소자영역과, 소자가 위치하지 않는 비소자영역을 포함하며, 비소자영역은 소자영역 대비 30% ~ 75%를 차지하는 것을 특징으로 하는 유기전계발광표시장치를 제공한다.
소자영역은, 서브 픽셀의 발광영역을 정의하는 개구영역에 의해 정의될 수 있다.
비소자영역의 크기는, 서브 픽셀 영역의 크기와 비례할 수 있다.
발광부에 포함된 상부전극은, 서브 픽셀의 소자영역을 따라 위치하며 양의전원을 공급하는 양의전원배선에 연결될 수 있다.
서브 픽셀에 음의전원을 공급하는 음의전원배선은, 소자영역 내에 위치하는 스캔배선과 평행하도록 배선될 수 있다.
서브 픽셀은 개구영역을 정의하는 뱅크층을 포함하며, 음의전원배선은, 뱅크층에 의해 정의된 개구영역 보다 내측에 위치할 수 있다.
서브 픽셀에 연결된 데이터배선, 스캔배선 및 음의전원배선 중 어느 하나 이상은, 제1투명전극, 은 및 제2투명전극을 포함하는 3층 적층 구조로 형성될 수 있다.
서브 픽셀에 연결된 데이터배선, 스캔배선 및 음의전원배선 중 어느 하나 이상은, 금속전극을 덮는 투명전극을 포함하는 2층 캡 구조로 형성될 수 있다.
비소자영역 내에 위치하는 데이터배선은 투명할 수 있다.
본 발명의 실시예는, 패널의 후면에 위치하는 사물이 패널의 전면에 비치도록 하여 활용도를 높일 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 유기전계발광표시장치의 개략적인 도면이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치는 기판(110) 상에 다수의 서브 픽셀(P)이 매트릭스형태로 위치하는 표시부(AA)를 포함할 수 있다. 기판(110)은 투과성이 좋은 재료로 형성된다. 기판(110)의 재료로는 유리, 금속, 세라믹 또는 플라스틱(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있으나 이에 한정되지 않는다.
기판(110) 상에 위치하는 다수의 서브 픽셀(P)은 수분이나 산소에 취약하므로, 투과성이 좋은 밀봉기판(190)을 구비하고 표시부(AA)의 외곽 기판(110)에 접착부재(SL)를 형성하여 기판(110)과 밀봉기판(190)을 봉지할 수 있다. 그러나, 이와 달리 밀봉기판(110)은 필름이나 보호막과 같이 투과성이 좋은 재료로 봉지될 수도 있다.
유기전계발광표시장치는 수동매트릭스형과 능동매트릭스형으로 구분될 수 있다. 수동매트릭스형의 경우 서브 픽셀은 발광부가 위치하는 소자영역과, 발광부가 위치하지 않는 비소자영역을 포함한다. 능동매트릭스형의 경우 서브 픽셀은 트랜지스터부와 발광부를 포함하는 소자가 위치하는 소자영역과, 소자가 위치하지 않는 비소자영역을 포함한다. 수동매트릭스형은 발광부만 포함하는 단순한 구조를 취하므로 이에 대한 설명은 생략하고 이하에서는 능동매트릭스형을 기준으로 더욱 자세히 설명한다.
한편, 표시부(AA) 내에 위치하는 다수의 서브 픽셀(P)은 기판(110) 상에 위치하는 구동부(DRV)에 의해 구동되어 영상을 표현할 수 있다. 구동부(DRV)는 외부 로부터 공급된 각종 신호에 대응하여 스캔 신호 및 데이터 신호 등을 생성할 수 있으며 생성된 신호 등을 표시부(AA)에 공급할 수 있다.
구동부(DRV)는 다수의 서브 픽셀(P)에 스캔 신호를 공급하는 스캔 구동부와 다수의 서브 픽셀(P)에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 여기서, 구동부(DRV)는 스캔 구동부 및 데이터 구동부가 하나의 칩에 형성된 것을 일례로 개략적으로 도시한 것일 뿐 스캔 구동부 및 데이터 구동부는 기판(110) 또는 기판(110)의 외부에 구분되어 위치할 수도 있다.
이하, 표시부(AA) 내에 위치하는 서브 픽셀에 대해 더욱 자세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 서브 픽셀의 평면 영역을 나타낸 도면이고, 도 3은 비소자영역의 크기를 설명하기 위한 도면이다.
도 2를 참조하면, 일 실시예에 따른 서브 픽셀은 서브 픽셀 영역(PA) 내에 정의된 소자영역(DA)과, 비소자영역(NA)을 포함한다. 능동매트릭스형 서브 픽셀의 경우 소자영역(DA)에는 트랜지스터부와 발광부를 포함하는 소자가 위치하고, 비소자영역(NA)에는 소자가 위치하지 않으며 서브 픽셀 영역(PA)에서 소자영역(DA) 대비 30% ~ 75%를 차지한다.
서브 픽셀 영역(PA) 내에 정의된 비소자영역(NA)이 소자영역(DA) 대비 30% 이상을 차지하도록 하면, 패널 후면에 위치하는 사물이 패널의 전면에 비치도록 투과영역을 확보할 수 있게 된다. 그리고 서브 픽셀 영역(PA) 내에 정의된 비소자영역(NA)이 소자영역(DA) 대비 75% 이하를 차지하도록 하면, 패널 후면에 위치하는 사물이 패널의 전면에 비치는 비율을 높일 수 있도록 투과영역을 확보함과 아울러, 서브 픽셀이 발광할 때 패널에 표시되는 이미지가 왜곡되는 현상을 방지하며 영상을 표현할 수 있게 된다.
도 3을 참조하면, (a)는 인치당픽셀수가 105ppi(240*80)인 서브 픽셀을 나타낸 것이고, (b)는 인치당픽셀수가 117ppi(216*72)인 서브 픽셀을 나타낸 것이고, (c)는 인치당픽셀수가 128ppi(198*66)인 서브 픽셀을 나타낸 것이고, (d)는 인치당픽셀수가 166ppi(153*53)인 서브 픽셀을 나타낸 것이고, (e)는 인치당픽셀수가 181ppi(141*47)인 서브 픽셀을 나타낸 것이다. 도시된 바와 같이, 실시예에서 비소자영역(NA)의 크기는 서브 픽셀 영역(PA)의 크기와 비례할 수 있다.
서브 픽셀 영역(PA)의 크기가 크면 비소자영역(NA)의 크기는 75%까지 크게 형성할 수 있고, 서브 픽셀 영역(PA)의 크기가 작으면 비소자영역(NA)의 크기는 30%까지 작게 형성할 수 있다. 이와 같이, 비소자영역(NA)의 크기가 서브 픽셀 영역(PA)의 크기와 비례하게 되는 이유는 소자영역(DA) 내에 형성된 소자의 크기를 일정하게 유지하면서 서브 픽셀 영역(PA)의 크기를 조절할 수 있기 때문이다.
하기의 표 1은 서브 픽셀의 소자가 2T(트랜지스터)1C(커패시터)구조를 가질 때, 도 3에 도시된 서브 픽셀들의 인치당픽셀수에 따른 비소자영역(NA)의 투과도를 실험한 자료이다.
인치당픽셀수(ppi) 서브 픽셀 면적(㎛2) 소자 면적(㎛2) 투과도(%)
105ppi 19200 4644 75
117ppi 15552 4644 75
128ppi 13068 4644 64
166ppi 8109 4644 43
181ppi 6627 4644 30
이하, 2T1C 구조를 갖는 서브 픽셀의 회로 구성과 구조에 대해 설명한다.
도 4는 2T1C 구조를 갖는 서브 픽셀의 회로 구성도이다.
도 4를 참조하면, 2T1C 구조를 갖는 서브 픽셀은 스위칭 트랜지스터(S1), 구동 트랜지스터(T1), 커패시터(Cst), 발광부(D)를 포함한다. 스위칭 트랜지스터(S1)는 스캔배선(SCAN)에 게이트가 연결되고 데이터배선(DATA)에 제1전극이 연결되며 제1노드(A)에 제2전극이 연결된다. 구동 트랜지스터(T1)는 제1노드(A)에 게이트가 연결되고 제2노드(B)에 제1전극이 연결되며 음의전원배선(GND)에 제2전극이 연결된다. 커패시터(Cst)는 제1노드(A)에 제1전극이 연결되고 음의전원배선(GND)에 제2전극이 연결된다. 발광부(D)는 양의전원배선(VDD)에 애노드가 연결되고 제2노드(B)에 캐소드가 연결된다.
위와 같이 2T1C 구조를 갖는 서브 픽셀의 구동에 대해 개략적으로 설명하면 다음과 같다. 스캔배선(SCAN) 및 데이터배선(DATA)에 스캔신호와 데이터신호가 공급되면, 스위칭 트랜지스터(S1)가 턴온되고 커패시터(Cst)에 데이터전압이 저장된다. 그리고 이후 스위칭 트랜지스터(S1)가 턴오프되면, 커패시터(Cst)에 저장된 데이터전압에 의해 구동트랜지스터(T1)가 구동을 하게 되어 발광부(D)가 발광을 하게 된다.
도 5 내지 22는 도 4에 도시된 서브 픽셀을 제조하는 공정 단면도이다.
도 5에 도시된 바와 같이, 기판(110) 상에 버퍼층(111)을 형성한다. 버퍼층(111)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있으나 생략될 수도 있다. 버퍼층(111) 상에는 반도체층(112a)을 형성한다. 반도체층(112a)으로는 a-Si, poly-Si 또는 SiO2를 형성할 수 있으나 이에 한정되지 않는다. 다만, 실시예에서는 a-Si을 반도체층(112a)으로 형성한 것을 일례로 한다.
도 6 및 도 7에 도시된 바와 같이, 반도체층(112a)을 교번자장결정화(AMFC; Alternating Magnetic Field Crystallization)한다. 결정화된 반도체층(112b) 상에 불순물층(113)을 형성한다. 불순물층(113)으로는 n+을 도핑하는 형태로 형성할 수 있으나 이에 한정되지 않는다. 불순물층(113) 상에 오믹콘택층(114)을 형성한다. 오믹콘택층(114)으로는 몰리브덴(Mo)과 같은 금속을 형성할 수 있으나 이에 한정되지 않는다.
도 8에 도시된 바와 같이, 오믹콘택층(114) 상에 포토레지스트(PR)를 형성하고 회절 노광을 하여 채널을 형성할 영역에 대응되는 포토레지스트(PR)의 영역을 "H1"과 같이 패터닝한다.
도 9에 도시된 바와 같이, 포토레지스트(PR)를 에싱(Ashing) 하여 "H2"와 같이 오믹콘택층(114)이 노출되도록 한다.
도 10에 도시된 바와 같이, 포토레지스트(PR)를 이용하여 오믹콘택층(114)부터 반도체층(112b)까지 에칭(Etching)을 실시하여 "H3"와 같이 채널영역을 노출하고, 포토레지스트(PR)를 제거한다.
도 11에 도시된 바와 같이, 버퍼층(111) 상에 위치하는 반도체층(112b), 불순물층(113), 오믹콘택층(114)을 덮도록 제1투명금속(115)으로 소오스 드레인을 형성한다. 제1투명금속(115)으로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al2O3 doped ZnO) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
도 12에 도시된 바와 같이, 제1투명금속(115)을 에칭하여 "H4"와 같이 채널영역을 노출하도록 패터닝하여 제1투명금속(115)을 소오스 전극(115a)과 드레인 전극(115b)으로 분리 형성한다.
도 13에 도시된 바와 같이, 제1투명금속(115)을 덮도록 제1절연막(116)을 형성한다. 제1절연막(116)으로는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제1절연막(116) 상에 게이트금속(117a)을 형성한다. 게이트금속(117a)으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나로 이루어진 단층 또는 이들의 합금으로 이루어진 다중층일 수 있으나 이에 한정되지 않는다.
도 14에 도시된 바와 같이, 제1절연막(116) 상에 형성된 게이트금속(117a)을 패터닝하여 게이트(117b)로 형성한다.
도 15에 도시된 바와 같이, 소오스 전극(115a) 및 드레인 전극(115b)과 대응되는 영역에 위치하는 제1절연막(116)을 에칭하여 "H5"와 같이 콘택홀을 형성한다.
도 16에 도시된 바와 같이, 제1절연막(116) 상에 제2투명금속(118)을 형성한다. 제2투명금속(118)은 제1투명금속(115)과 동일한 재료를 이용할 수 있으나 이에 한정되지 않는다.
도 17에 도시된 바와 같이, 제1절연막(116) 상에 형성된 제2투명금속(118)을 패터닝한다. 제2투명금속(118)을 패터닝할 때, 게이트(117b), 소오스 전극(115a) 및 드레인 전극(115b)과 연결되는 부분을 제외하고 패턴한다. 이에 따라, 제2투명금속(118)은 "118a"과 "118b"로 구분된다.
도 18에 도시된 바와 같이, 제1절연막(116) 상에 패턴된 제2투명금속(118a, 118b)을 덮도록 제2절연막(119)을 형성한다. 제2절연막(119)으로는 제1절연막(116)과 동일한 재료를 이용할 수 있으나 이에 한정되지 않는다.
도 19에 도시된 바와 같이, 제2절연막(119)의 하부에 형성된 소오스 전극(115a) 및 드레인 전극(115b)을 노출하도록 "H6"과 같이 콘택홀을 형성한다.
도 20에 도시된 바와 같이, 제2절연막(119) 상에 제3투명금속(120)을 형성한다. 제3투명금속(120)은 제1투명금속(115)이나 제2투명금속(118)과 동일한 재료를 이용할 수 있으나 이에 한정되지 않는다. 여기서, 제3투명금속(120)은 발광부의 하부전극이 된다. 하부전극은 발광부의 캐소드로 선택될 수 있다.
도 21에 도시된 바와 같이, 제3투명금속(120) 상에 뱅크층(121)을 형성한다. 뱅크층(121)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있으나 이에 한정되지 않는다. 뱅크층(121)을 형성할 때 제3투명금속(120)의 일부를 노출하도록 패터닝한다.
도 22에 도시된 바와 같이, 노출된 제3투명금속(120) 상에 유기 발광층(122)을 형성한다. 유기 발광층(122)은 전자수송층, 전자주입층, 발광층, 정공주입층 및 정공수송층을 포함할 수 있다. 전자주입층은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다. 전자수송층은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 발광층은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다. 발광층이 적색을 발광하는 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층이 녹색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 발광층이 청색을 발광하는 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다. 정공수송층은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 정공주입층은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다. 여기서, 본 발명은 이에 한정되는 것은 아니며, 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 적어도 어느 하나가 생략될 수도 있다.
유기 발광층(122) 상에 상부전극(123)을 형성한다. 상부전극(123)은 발광부의 애노드로 선택될 수 있다. 애노드로 선택된 상부전극(123)의 제1 내지 제3투명금속과 같이 투명한 재료로 형성될 수 있으나 이에 한정되지 않는다.
앞서 설명에서는 서브 픽셀을 제조하는 공정 단면도를 설명하였다. 이하에서는 서브 픽셀의 평면도를 참조하여 서브 픽셀의 구조에 대해 설명한다. 단, 도면의 특성상 절연막은 생략한다.
도 23 내지 31은 도 5 내지 도 22에 도시된 서브 픽셀의 평면 구조도 이다.
도 23을 참조하면, 실시예에 따른 서브 픽셀은 소자영역(DA)과, 비소자영역(NA)을 포함한다. 소자영역(DA)에는 도 5 내지 10의 공정에 따라 "H3"와 같이 채널영역이 노출된 스위칭 트랜지스터 및 구동 트랜지스터의 반도체층(114)이 각각 형성된다.
도 24를 참조하면, 실시예에 따른 서브 픽셀은 도 11 및 도 12의 공정에 따라 스위칭 트랜지스터의 소오스 전극(115c) 및 드레인 전극(115d)이 소자영역(DA)에 형성된다. 여기서, 스위칭 트랜지스터의 소오스 전극(115c)은 데이터배선에 연결되고, 드레인 전극(115d)은 커패시터의 제1전극이 된다.
도 25를 참조하면, 실시예에 따른 서브 픽셀은 도 13 및 도 14의 공정에 따라 스위칭 트랜지스터 및 구동 트랜지스터의 게이트(117b)가 각각 소자영역(DA)에 형성된다. 그리고 이때, 음의전원이 공급되는 음의전원배선(117d) 또한 게이트(117b)와 동일한 재료로 커패시터의 제1전극이 위치하는 영역에 형성된다. 음의전원배선(117d)은 소자영역(DA) 내에 위치하는 스캔배선인 게이트(117b)와 평행하도록 배선될 수 있다.
도 26을 참조하면, 실시예에 따른 서브 픽셀은 도 15의 공정에 따라 스위칭 트랜지스터의 및 구동 트랜지스터의 전극들 상에 콘택홀(H, HH)이 각각 소자영역(DA)에 형성된다.
도 27을 참조하면, 실시예에 따른 서브 픽셀은 도 16 및 도 17의 공정에 따라 스위칭 트랜지스터의 드레인과 구동 트랜지스터의 게이트는 콘택홀(H)를 통해 제2투명전극(118a)에 의해 연결된다. 그리고, 구동 트랜지스터의 드레인 전극은 콘택홀(HH)를 통해 제2투명전극(118c)에 의해 음의전원배선(117d)에 연결되는데, 이는 커패시터의 제2전극이 된다. 이상의 공정에 따라 스위칭 트랜지스터(ST1), 구동 트랜지스터(T1) 및 커패시터(Cst)가 완성된다.
도 28을 참조하면, 실시예에 따른 서브 픽셀은 도 19 및 도 20의 공정에 따라 구동 트랜지스터(T1)의 소오스 전극(115b)은 발광부의 캐소드인 제3투명전극(120)에 연결된다.
도 29를 참조하면, 실시예에 따른 서브 픽셀은 도 21의 공정에 따라 제3투명전극(120)의 일부를 노출하도록 개구영역을 갖는 뱅크층(121)이 형성된다. 개구영역은 즉, 소자영역(DA)으로 정의된다. 여기서, 앞서 형성된 음의전원배선(117d)은 뱅크층(121)에 의해 정의된 개구영역 보다 내측에 위치한다.
도 30을 참조하면, 실시예에 따른 서브 픽셀은 도 22의 공정에 따라 뱅크층(121)에 의해 정의된 개구영역 내에 유기 발광층(122)이 형성된다.
도 31을 참조하면, 실시예에 따른 서브 픽셀은 도 22의 공정에 따라 유기 발광층(122) 상에 상부전극(123)이 형성된다. 상부전극(123)은 애노드로 선택될 수 있다.
도 32는 상부전극의 연결 구조도이고, 도 33은 서브 픽셀에 연결된 배선 구조도이다.
도 32를 참조하면, 적색, 녹색 및 청색 서브 픽셀들(R,G,B)이 도시된다. 도 31의 공정에 따라 형성된 상부전극(123)은 적색, 녹색 및 청색 서브 픽셀들(R,G,B)의 소자영역(DA)을 따라 위치한다. 이와 같이 형성된 상부전극(123)은 미도시되어 있지만, 양의전원을 공급하는 양의전원배선에 연결된다. 이에 따라, 발광부는 구동 트랜지스터가 구동을 하게 되면 상부전극(123)을 통해 양의전원을 공급받게 된다.
도 33을 참조하면, 배선 구조도가 도시된다. 도시된 배선(117)은 서브 픽셀에 연결된 데이터배선, 스캔배선 및 음의전원배선 중 어느 하나 일 수 있다. 실시예에 따른 서브 픽셀의 경우 데이터신호, 스캔신호 및 음의전원을 공급하는 배선(117)이 (a)와 같이 제1투명전극(1st), 은(2nd) 및 제2투명전극(3rd)을 포함하는 3층 적층 구조로 형성될 수 있다. 여기서, 제1 및 제2투명전극(1st, 3rd)은 앞서 설명한 바와 같이, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al2O3 doped ZnO) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다. 이와 달리, 배선(117)은 (b)와 같이 금속전극(1st)을 덮는 투명전극(2nd)을 포함하는 2층 캡 구조로 형성될 수 있다. 여기서, 금속전극(1st)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
배선(117)을 위와 같이 형성하면, 저항을 낮출 수 있어 저항에 의한 손실을 줄일 수 있게 된다. 다만, 실시예에 따른 서브 픽셀의 배선을 형성할 때, 비소자영역(NA) 내에 위치하는 데이터배선은 투명금속만 이용하여 단층으로 형성함으로써 비소자영역(NA)의 투과도를 향상시킬 수 있다.
이상 본 발명의 실시예는, 패널의 후면에 위치하는 사물이 패널의 전면에 비치도록 하여 활용도를 높일 수 있는 유기전계발광표시장치를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 유기전계발광표시장치의 개략적인 도면.
도 2는 본 발명의 일 실시예에 따른 서브 픽셀의 평면 영역을 나타낸 도면.
도 3은 비소자영역의 크기를 설명하기 위한 도면.
도 4는 2T1C 구조를 갖는 서브 픽셀의 회로 구성도.
도 5 내지 22는 도 4에 도시된 서브 픽셀을 제조하는 공정 단면도.
도 23 내지 31은 도 5 내지 도 22에 도시된 서브 픽셀의 평면 구조도.
도 32는 상부전극의 연결 구조도.
도 33은 서브 픽셀에 연결된 배선 구조도.
<도면의 주요 부분에 관한 부호의 설명>
DA: 소자영역 NA: 비소자영역
110: 기판 111: 버퍼층
115: 제1투명전극 116: 제1절연막
118: 제2투명전극 119: 제2절연막
120: 제3투명전극 121: 뱅크층
122: 유기 발광층 123: 상부전극

Claims (10)

  1. 표시부를 갖는 기판; 및
    상기 표시부에 위치하는 다수의 서브 픽셀을 포함하고,
    상기 다수의 서브 픽셀들 각각은,
    발광부가 위치하는 소자영역과, 상기 발광부와 트랜지스터부가 위치하지 않는 비소자영역을 포함하며,
    상기 비소자영역은,
    상기 소자영역 대비 30% ~ 75%를 차지하는 투과영역인 유기전계발광표시장치.
  2. 표시부를 갖는 기판; 및
    상기 표시부에 위치하는 다수의 서브 픽셀을 포함하고,
    상기 다수의 서브 픽셀들 각각은,
    트랜지스터부와 발광부를 포함하는 소자가 위치하는 소자영역과, 상기 트랜지스터부와 상기 발광부를 포함하는 상기 소자가 위치하지 않는 비소자영역을 포함하며,
    상기 비소자영역은,
    상기 소자영역 대비 30% ~ 75%를 차지하는 투과영역인 유기전계발광표시장치.
  3. 제1항 또는 제2항에 있어서,
    상기 소자영역은,
    상기 서브 픽셀의 발광영역을 정의하는 개구영역에 의해 정의되는 것을 특징으로 하는 유기전계발광표시장치.
  4. 제1항 또는 제2항에 있어서,
    상기 비소자영역의 크기는,
    상기 서브 픽셀 영역의 크기와 비례하는 것을 특징으로 하는 유기전계발광표시장치.
  5. 제2항에 있어서,
    상기 발광부에 포함된 상부전극은,
    상기 서브 픽셀의 상기 소자영역을 따라 위치하며 양의전원을 공급하는 양의전원배선에 연결된 것을 특징으로 하는 유기전계발광표시장치.
  6. 제2항에 있어서,
    상기 서브 픽셀에 음의전원을 공급하는 음의전원배선은,
    상기 소자영역 내에 위치하는 스캔배선과 평행하도록 배선된 것을 특징으로 하는 유기전계발광표시장치.
  7. 제6항에 있어서,
    상기 서브 픽셀은 개구영역을 정의하는 뱅크층을 포함하며,
    상기 음의전원배선은,
    상기 뱅크층에 의해 정의된 상기 개구영역 보다 내측에 위치하는 것을 특징으로 하는 유기전계발광표시장치.
  8. 제2항에 있어서,
    상기 서브 픽셀에 연결된 데이터배선, 스캔배선 및 음의전원배선 중 어느 하나 이상은,
    제1투명전극, 은(Ag) 및 제2투명전극을 포함하는 3층 적층 구조로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  9. 제2항에 있어서,
    상기 서브 픽셀에 연결된 데이터배선, 스캔배선 및 음의전원배선 중 어느 하나 이상은,
    금속전극을 덮는 투명전극을 포함하는 2층 캡 구조로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  10. 제2항에 있어서,
    상기 비소자영역 내에 위치하는 데이터배선은 투명한 것을 특징으로 하는 유기전계발광표시장치.
KR1020090031240A 2009-04-10 2009-04-10 유기전계발광표시장치 KR101939798B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090031240A KR101939798B1 (ko) 2009-04-10 2009-04-10 유기전계발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090031240A KR101939798B1 (ko) 2009-04-10 2009-04-10 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20100112779A KR20100112779A (ko) 2010-10-20
KR101939798B1 true KR101939798B1 (ko) 2019-01-18

Family

ID=43132570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090031240A KR101939798B1 (ko) 2009-04-10 2009-04-10 유기전계발광표시장치

Country Status (1)

Country Link
KR (1) KR101939798B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102213114B1 (ko) * 2014-09-29 2021-02-04 엘지디스플레이 주식회사 투명 디스플레이 패널 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259572A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機el装置及びその駆動方法並びに電子機器
KR100692846B1 (ko) * 2005-12-14 2007-03-13 엘지전자 주식회사 유기 전계발광 표시소자 및 그 제조방법
JP2007078392A (ja) * 2005-09-12 2007-03-29 Seiko Epson Corp 導電膜の膜厚測定方法、及び導電膜の膜厚測定装置
KR100870653B1 (ko) * 2007-11-27 2008-11-26 엘지전자 주식회사 유기전계발광소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071712B1 (ko) * 2004-09-24 2011-10-11 엘지디스플레이 주식회사 유기전계발광 소자 및 그의 제조 방법
KR101153349B1 (ko) * 2005-12-22 2012-06-05 엘지디스플레이 주식회사 전압보상방식 유기전계발광소자 및 그 구동방법
KR100837641B1 (ko) * 2006-11-08 2008-06-12 엘지디스플레이 주식회사 유기전계발광표시장치
KR101327846B1 (ko) * 2007-09-28 2013-11-11 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259572A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機el装置及びその駆動方法並びに電子機器
JP2007078392A (ja) * 2005-09-12 2007-03-29 Seiko Epson Corp 導電膜の膜厚測定方法、及び導電膜の膜厚測定装置
KR100692846B1 (ko) * 2005-12-14 2007-03-13 엘지전자 주식회사 유기 전계발광 표시소자 및 그 제조방법
KR100870653B1 (ko) * 2007-11-27 2008-11-26 엘지전자 주식회사 유기전계발광소자

Also Published As

Publication number Publication date
KR20100112779A (ko) 2010-10-20

Similar Documents

Publication Publication Date Title
US8003417B2 (en) Organic electroluminescent display device and method of manufacturing the same
KR102562897B1 (ko) 유기 발광 표시 장치
KR101698543B1 (ko) 유기 발광소자 및 그 제조방법
US8330675B2 (en) Organic light emitting display
KR101802523B1 (ko) 유기전계발광표시장치와 이의 제조방법
US8772074B2 (en) Organic light emitting display and manufacturing method of the same
KR101476442B1 (ko) 유기전계발광표시장치
KR101937999B1 (ko) 유기전계발광표시장치
KR101367000B1 (ko) 유기전계발광표시장치
KR101939798B1 (ko) 유기전계발광표시장치
KR101570533B1 (ko) 유기전계발광표시장치
KR101577832B1 (ko) 유기전계발광표시장치와 섀도마스크
KR101679066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR101577819B1 (ko) 유기전계발광표시장치
KR101446344B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR101510903B1 (ko) 박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치
KR101739127B1 (ko) 유기전계발광표시장치
KR101678206B1 (ko) 유기전계발광표시장치
KR101572264B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101424272B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101613730B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20100008179A (ko) 유기전계발광표시장치와 이의 제조방법
KR101596967B1 (ko) 유기전계발광표시장치
KR101464752B1 (ko) 유기전계발광표시장치
KR101679072B1 (ko) 유기전계발광표시장치의 제조방법과 이의 어레이기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101000174; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170112

Effective date: 20181019

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)