KR101570533B1

KR101570533B1 - 유기전계발광표시장치

Info

Publication number: KR101570533B1
Application number: KR1020080111671A
Authority: KR
Inventors: 양희석; 이정환; 배효대
Original assignee: 엘지디스플레이 주식회사
Priority date: 2008-11-11
Filing date: 2008-11-11
Publication date: 2015-11-19
Also published as: KR20100052810A

Abstract

본 발명의 실시예는, 제1기판; 제1기판과 이격 대향하는 제2기판; 제1기판 상에 위치하는 제1 내지 제3서브 픽셀; 제1 내지 제3서브 픽셀 중 적어도 하나에 위치하는 하부마감층; 및 하부마감층 상에 위치하며 제1 내지 제3서브 픽셀을 통해 노출된 상부전극의 일부와 접촉하는 상부마감층을 포함하는 유기전계발광표시장치를 제공한다.

유기전계발광표시장치, 마감층, 광학

Description

유기전계발광표시장치{Organic Light Emitting Display Device}

본 발명의 실시예는 유기전계발광표시장치에 관한 것이다.

유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.

또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.

이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.

여기서, 서브 픽셀은 기판 상에 위치하는 트랜지스터와, 트랜지스터 상에 위치하는 유기 발광다이오드가 포함된다. 유기 발광다이오드의 경우 트랜지스터 상에 애노드, 유기 발광층 및 캐소드가 형성된 노말(Normal) 형과 트랜지스터 상에 캐소드, 유기 발광층 및 애노드가 형성된 인버티드(Inverted) 형이 있다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 서브 픽셀의 광경로를 달리하여 광출력 효율 및 표현되는 색의 특성을 향상시킬 수 있는 유기전계발광표시장치를 제공하는 것이다. 그리고 본 발명의 실시예는, 전극의 저항 상승요건을 해소하고 구동전압을 감소시켜 소비전력을 개선하여 대면적 표시패널 구현에 용이성을 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명의 실시예는, 제1기판; 제1기판과 이격 대향하는 제2기판; 제1기판 상에 위치하는 제1 내지 제3서브 픽셀; 제1 내지 제3서브 픽셀 중 적어도 하나에 위치하는 하부마감층; 및 하부마감층 상에 위치하며 제1 내지 제3서브 픽셀을 통해 노출된 상부전극의 일부와 접촉하는 상부마감층을 포함하는 유기전계발광표시장치를 제공한다.

하부마감층은 유기물로 형성되며, 유기물은 상부전극의 일부를 노출하도록 상부전극의 전면에 형성될 수 있다.

하부마감층은, 정공주입층 재료로 형성될 수 있다.

하부마감층은, 제1 내지 제3서브 픽셀에 포함된 정공주입층 재료와 동일한 재료로 형성될 수 있다.

하부마감층은, 제1서브 픽셀 상에 위치하는 제1하부마감층과, 제2서브 픽셀 상에 위치하는 제2하부마감층을 포함하며, 제1하부마감층의 두께는 제2하부마감층의 두께보다 두꺼울 수 있다.

상부마감층의 두께는, 제1 내지 제3서브 픽셀에 포함된 하부전극의 두께보다 얇을 수 있다.

제2기판 상에 위치하며 상부마감층과 접촉하고 제1 내지 제3서브 픽셀에 대응되는 영역마다 각각 다른 두께를 갖는 제1 내지 제3버스전극을 더 포함할 수 있다.

제2기판 상에 위치하며 상부마감층과 접촉하고 제1 내지 제3서브 픽셀에 대응되는 영역마다 동일하거나 하나 이상 다른 두께를 갖는 제1 내지 제3버스전극을 더 포함할 수 있다.

제1 내지 제3버스전극은, 제1 내지 제3서브 픽셀을 구분하는 뱅크층과 대응하는 영역에 위치할 수 있다.

제2기판 상에는 제1 내지 제3버스전극을 덮도록 제2기판 상에 위치하는 투명전극을 더 포함할 수 있다.

제1 내지 제3서브 픽셀은, 각각 적색, 녹색 및 청색을 발광할 수 있다.

본 발명의 실시예는, 서브 픽셀의 광경로를 달리하여 광출력 효율 및 표현되는 색의 특성을 향상시키는 효과가 있다. 또한, 본 발명의 실시예는, 전극의 저항 상승요건을 해소하고 구동전압을 감소시켜 소비전력을 개선하여 대면적 표시패널 구현에 용이성을 제공하는 효과가 있다.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

도 1은 본 발명의 실시예에 따른 유기전계발광표시장치의 개략적인 평면도 이다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치는 복수의 서브 픽셀(SP)이 배치된 표시부(AA)를 갖는 제1기판(110)을 포함할 수 있다. 또한, 제1기판(110) 상에 위치하는 표시부(AA)를 밀봉하도록 제1기판(110)과 대향 배치된 제2기판(180)을 포함할 수 있다. 또한, 제1기판(110) 상에 위치하는 소자들에 구동신호를 공급하는 구동부(160)를 포함할 수 있다. 또한, 외부로부터 공급되는 각종 신호를 전달하도록 외부회로기판과 연결되는 패드부(170)를 포함할 수 있다.

제1기판(110)은 투광성 또는 비투광성 재료로 형성될 수 있고, 제2기판(180)은 투광성 재료로 형성될 수 있다. 제1 및 제2기판(110, 180)의 재료로는 유리, 금속, 세라믹 또는 플라스틱(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다.

서브 픽셀(SP)은 제1기판(110) 상에 정의된 표시부(AA)에 매트릭스 형태로 위치할 수 있다. 서브 픽셀(SP)은 구동방식에 따라 능동매트릭스형과 수동매트릭스형으로 형성될 수 있다. 서브 픽셀(SP)이 능동매트릭스형인 경우 제1기판(110) 상에 형성된 트랜지스터와, 트랜지스터 상에 위치하는 유기 발광다이오드를 포함할 수 있다. 이와 달리, 수동매트릭스형인 경우 트랜지스터를 제외한 유기 발광다이오드를 포함할 수 있다.

구동부(160)는 표시부(AA)에 포함된 복수의 서브 픽셀(SP)에 데이터신호와 스캔신호를 공급하는 데이터구동부와 스캔구동부를 포함할 수 있다. 데이터구동부는 외부로부터 수평 동기 신호 및 영상 데이터신호를 공급받고 수평 동기 신호를 참조하여 데이터신호 등을 생성할 수 있다. 그리고 스캔구동부는 외부로부터 수직 동기 신호를 공급받고 수직 동기 신호를 참조하여 복수의 서브 픽셀(SP)에 공급할 스캔신호 및 제어신호 등을 생성할 수 있다. 여기서, 구동부(160)에 포함된 데이터구동부와 스캔구동부는 제1기판(110) 상에 각각 구분되어 위치할 수도 있다.

<제1실시예>

이하, 본 발명의 제1실시예에 대해 더욱 자세히 설명한다.

도 2는 본 발명의 제1실시예에 따른 도 1의 X-X 영역의 단면도 이다.

도 2를 참조하면, 제1기판(110) 상에 정의된 표시부(AA)에 배치된 제1 내지 제3서브 픽셀(SP1, SP2, SP3)이 도시된다. 도시된 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 적어도 하나의 서브 픽셀(SP1, SP2) 상에는 하부마감층(125)이 형성된다. 그리고 하부마감층(125) 상에는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)을 통 해 노출된 상부전극(122)의 일부와 접촉하는 상부마감층(126)이 형성된다.

제1서브 픽셀(SP1)은 적색, 제2서브 픽셀(SP2)은 녹색, 제3서브 픽셀(SP3)은 청색을 발광하는 서브 픽셀로 정의하되, 본 발명의 실시예는 이에 한정되지 않는다.

하부마감층(125)은 유기물로 형성될 수 있으며, 유기물은 상부전극(122)의 일부를 노출하도록 상부전극(122)의 전면에 형성될 수 있다. 상부전극(122)이 애노드로 형성된 경우 상부전극(122)의 두께를 얇게 형성할 수 있어 상부전극(122)의 증착과정에서 상부전극(122)의 하부에 형성되어 있는 유기 발광층에 입히는 데미지를 최소화할 수 있다. 그리고 이 경우 광학 및 색특성 최적화를 할 수 있도록 정공주입층과 정공수송층의 두께 전환의 자유도를 높일 수 있다. 상부전극(122)이 애노드로 형성된 경우 하부마감층(125)은 상부마감층(126)을 통해 공급되는 정공의 주입을 원활히 할 수 있도록 정공주입층 재료로 형성될 수 있다. 그리고, 하부마감층(125)을 정공주입층 재료로 형성하고자 할 때, 제조공정 상의 이점을 도모할 수 있도록 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 정공주입층 재료와 동일한 재료를 사용할 수 있다.

실시예의 일례로, 하부마감층(125)은 제1서브 픽셀(SP1) 상에 위치하는 제1하부마감층(125a)과, 제2서브 픽셀(SP2) 상에 위치하는 제2하부마감층(125b)으로 형성할 수 있다. 이 경우, 제1하부마감층(125a)의 두께는 제2하부마감층(125b)의 두께보다 두껍게 형성될 수 있다. 이와 같은 두께차를 갖도록 제1하부마감층(125a)과 제2하부마감층(125b)을 형성하면, 상부전극(122)부터 상부마감층(126)까지의 두 께 측정시 제1서브 픽셀(SP1)이 가장 두껍게 되고 제3서브 픽셀(SP3)이 가장 얇게 된다. 이와 같은 구조에 의해, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로는 각각 달라지게 된다.

상부마감층(126)은 하부마감층(125)을 덮으면서 투광성을 갖도록 금속막 예를 들면, 은(Ag), 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 티타늄(Ti), 니켈(Ni), 구리(Cu), 철(Fe) 또는 위와 같은 금속막들 중에서 선택한 하나 또는 둘 이상의 합금이나 ITO, IZO, AZO 등과 같은 투명전도성 물질 등의 재료를 수 nm의 두께로 얇게 형성할 수 있다. 상부마감층(126)의 두께는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 하부전극(117)의 두께보다 얇을 수 있다. 상부마감층(126)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(122)의 일부와 접촉하도록 형성되므로 상부전극(122)의 저항을 낮출 수 있게 된다.

본 발명의 제1실시예의 경우, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 구조가 위와 같을 때, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 유기 발광층에서 발광된 빛은 반사도가 높은 하부전극(117)과 투명한 상부전극(122) 사이에서 빛의 반사가 증폭되어 출사되는 마이크로 캐비티(microcavity) 효과가 발생한다. 이와 같이, 마이크로 캐비티(microcavity) 효과가 발생하면, 위와 같이 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로 차에 의해 출사되는 빛의 스펙트럼은 변하게되므로 마이크로 캐비티(microcavity) 효과는 증대될 수 있다. 이로 인해, 유기전계발광표시장치는 광출력 효율 및 표현되는 색의 특성을 향상시킬 수 있게 된다.

이하, 도 3을 참조하여 서브 픽셀의 구조에 대해 더욱 자세히 설명한다.

도 3은 서브 픽셀의 단면 예시도 이다.

도 3에 도시된 바와 같이, 제1기판(110) 상에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 제1기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있다. 버퍼층(111)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등을 사용할 수 있다.

버퍼층(111) 상에는 게이트(112)가 위치할 수 있다. 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(112)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트(112)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.

게이트(112) 상에는 제1절연막(113)이 위치할 수 있다. 제1절연막(113)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.

제1절연막(113) 상에는 액티브층(114)이 위치할 수 있다. 액티브층(114)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(114)은 채널 영역, 소오스 영역 및 드레인 영역을 포함 할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(114)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.

액티브층(114) 상에는 소오스 드레인(115a, 115b)이 위치할 수 있다. 소오스 드레인(115a, 115b)은 단일층 또는 다중층으로 이루어질 수 있으며, 소오스 드레인(115a, 115b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 소오스 드레인(115a, 115b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.

소오스 드레인(115a, 115b) 상에는 제2절연막(116a)이 위치할 수 있다. 제2절연막(116a)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.

소오스 드레인(115a, 115b) 중 하나는 제2절연막(116a) 상에 위치하며 소오스 드레인(115a, 115b) 간의 간섭을 방지하기 위한 실드(shield) 금속(118)에 연결될 수 있다.

제2절연막(116a) 상에는 평탄도를 높이기 위한 제3절연막(116b)이 위치할 수 있다. 제3절연막(116b)은 폴리이미드 등의 유기물을 포함할 수 있다.

이상은 제1기판(110) 상에 형성된 트랜지스터(T)가 바탐 게이트형인 것을 일 례로 설명하였다. 그러나, 제1기판(110) 상에 형성되는 트랜지스터(T)는 바탐 게이트형뿐만 아니라 탑 게이트형으로도 형성될 수 있다.

트랜지스터(T)의 제3절연막(116b) 상에는 소오스(115a) 또는 드레인(115b)에 연결된 하부전극(117)이 위치할 수 있다. 하부전극(117)은 애노드 또는 캐소드로 선택될 수 있다. 하부전극(117)이 캐소드로 선택된 경우, 캐소드의 재료로는 알루미늄(Al), 알루미늄 합금(Al alloy), 알미네리윰(AlNd) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다. 또한, 하부전극(117)이 캐소드로 선택된 경우, 캐소드의 재료로는 반사도가 높은 재료로 형성하는 것이 유리하다.

하부전극(117) 상에는 하부전극(117)의 일부를 노출하는 개구부를 갖는 뱅크층(119)이 위치할 수 있다. 뱅크층(119)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.

하부전극(117) 상에는 유기 발광층(121)이 위치할 수 있다. 유기 발광층(121)은 서브 픽셀에 따라 적색, 녹색 및 청색 중 어느 하나의 색을 발광하도록 형성될 수 있다.

유기 발광층(121) 상에는 상부전극(122)이 위치할 수 있다. 상부전극(122)은 캐소드 또는 애노드로 선택될 수 있다. 상부전극(122)이 애노드로 선택된 경우, 애노드의 재료로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.

이하, 도 4를 참조하여 유기 발광층(121)을 포함하는 유기 발광다이오드에 대해 더욱 자세히 설명한다.

도 4는 유기 발광다이오드의 계층 구조 예시도 이다.

도 4에 도시된 바와 같이, 유기 발광다이오드가 인버티드(Inverted)형 구조인 경우, 유기 발광다이오드는 하부전극(117), 전자주입층(121a), 전자수송층(121b), 발광층(121c), 정공수송층(121d), 정공주입층(121e) 및 상부전극(122)을 포함할 수 있다.

전자주입층(121a)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.

전자수송층(121b)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.

발광층(121c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.

발광층(121c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1- phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.

발광층(121c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.

발광층(121c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.

정공수송층(121d)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.

정공주입층(121e)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.

여기서, 본 발명의 실시예는 도 4에 한정되는 것은 아니며, 전자주입층(121a), 전자수송층(121b), 정공수송층(121d), 정공주입층(121e) 중 적어도 어느 하나가 생략될 수도 있다.

<제2실시예>

이하, 본 발명의 제2실시예에 대해 더욱 자세히 설명한다.

도 5는 본 발명의 제2실시예에 따른 도 1의 X-X 영역의 단면도 이고, 도 6은 도 5에 도시된 버스전극의 다양한 예시도 이다.

도 5를 참조하면, 제1기판(210) 상에 정의된 표시부(AA)에 배치된는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)이 도시된다. 도시된 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 두 개의 서브 픽셀(SP1, SP2) 상에는 각각 다른 두께를 갖는 하부마감층(225)이 형성된다. 그리고 하부마감층(225) 상에는 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(222)의 일부와 접촉하는 상부마감층(226)이 형성된다. 제2기판(280) 상에는 상부마감층(226)과 접촉하고 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 대응되는 영역마다 각각 다른 두께를 갖는 제1 내지 제3버스전극(227a, 227b, 227c)이 형성된다. 제1 내지 제3버 스전극(227a, 227b, 227c)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3)을 구분하는 뱅크층(219)과 대응하는 영역에 위치할 수 있다.

하부마감층(225)은 유기물로 형성될 수 있으며, 유기물은 상부전극(222)의 일부를 노출하도록 상부전극(222)의 전면에 형성될 수 있다. 상부전극(222)이 애노드로 형성된 경우 상부전극(222)의 두께를 얇게 형성할 수 있어 상부전극(222)의 증착과정에서 상부전극(222)의 하부에 형성되어 있는 유기 발광층에 입히는 데미지를 최소화할 수 있다. 그리고 이 경우 광학 및 색특성 최적화를 할 수 있도록 정공주입층과 정공수송층의 두께 전환의 자유도를 높일 수 있다. 상부전극(222)이 애노드로 형성된 경우 하부마감층(225)은 상부마감층(226)을 통해 공급되는 정공의 주입을 원활히 할 수 있도록 정공주입층 재료로 형성될 수 있다. 그리고, 하부마감층(225)을 정공주입층 재료로 형성하고자 할 때, 제조공정 상의 이점을 도모할 수 있도록 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 정공주입층 재료와 동일한 재료를 사용할 수 있다.

실시예의 일례로, 하부마감층(225)은 제1서브 픽셀(SP1) 상에 위치하는 제1하부마감층(225a)과, 제2서브 픽셀(SP2) 상에 위치하는 제2하부마감층(225b)으로 형성할 수 있다. 이 경우, 제1하부마감층(225a)의 두께는 제2하부마감층(225b)의 두께보다 두껍게 형성될 수 있다. 이와 같은 두께차를 갖도록 제1하부마감층(225a) 과 제2하부마감층(225b)을 형성하면, 상부전극(222)부터 상부마감층(226)까지의 두께 측정시 제1서브 픽셀(SP1)이 가장 두껍게 되고 제3서브 픽셀(SP3)이 가장 얇게 된다. 이와 같은 구조에 의해, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로는 각각 달라지게 된다.

상부마감층(226)은 하부마감층(225)을 덮으면서 투광성을 갖도록 금속막 예를 들면, 은(Ag), 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 티타늄(Ti), 니켈(Ni), 구리(Cu), 철(Fe) 또는 위와 같은 금속막들 중에서 선택한 하나 또는 둘 이상의 합금이나 ITO, IZO, AZO 등과 같은 투명전도성 물질 등의 재료를 수 nm의 두께로 얇게 형성할 수 있다. 상부마감층(226)의 두께는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 하부전극(217)의 두께보다 얇을 수 있다. 상부마감층(226)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(222)의 일부와 접촉하도록 형성되므로 상부전극(222)의 저항을 낮출 수 있게 된다. 여기서, 상부마감층(226)은 제1 내지 제3버스전극(227a, 227b, 227c)과 상부전극(222) 간의 접촉 저항을 낮추는 역할과 아울러 정공 주입 특성을 향상시키는 역할을 할 수 있다.

제1 내지 제3버스전극(227a, 227b, 227c)은 도 6의 (a) 내지 (d)와 같은 형상으로 형성할 수 있다. 또한, 제1 내지 제3버스전극(227a, 227b, 227c)의 형상은 이에 한정되지 않고 뱅크층(219)과의 접촉 또는 단차를 고려하여 다른 형상으로 형성할 수도 있다. 제1 내지 제3버스전극(227a, 227b, 227c)은 상부마감층(226)과 접촉하여 상부전극(222)의 저항을 낮출 수 있도록 돕는 보조전극 역할을 할 수 있다.

본 발명의 제2실시예의 경우, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 구조가 위와 같을 때, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 유기 발광층에서 발광된 빛은 반사도가 높은 하부전극(217)과 투명한 상부전극(222) 사이에서 빛의 반사가 증폭되어 출사되는 마이크로 캐비티(microcavity) 효과가 발생한다. 이와 같이, 마이크로 캐비티(microcavity) 효과가 발생하면, 위와 같이 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로 차에 의해 출사되는 빛의 스펙트럼은 변하게되므로 마이크로 캐비티(microcavity) 효과는 증대될 수 있다. 이로 인해, 유기전계발광표시장치는 광출력 효율 및 표현되는 색의 특성을 향상시킬 수 있게 된다. 아울러, 제2기판(280) 상에는 상부마감층(226)과 접촉하고 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 대응되는 영역마다 각각 다른 두께를 갖도록 제1 내지 제3버스전극(227a, 227b, 227c)이 형성되어 있다. 이와 같은 구조의 경우, 전극의 저항 상승요건을 해소하고 구동전압을 감소시켜 소비전력을 개선할 수 있게 된다. 이로 인해, 유기전계발광표시장치는 대면적 표시패널 구현에 용이성을 제공하게 된다.

<제3실시예>

이하, 본 발명의 제3실시예에 대해 더욱 자세히 설명한다.

도 7은 본 발명의 제3실시예에 따른 도 1의 X-X 영역의 단면도 이다.

도 7을 참조하면, 제1기판(310) 상에 정의된 표시부(AA)에 배치된는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)이 도시된다. 도시된 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 두 개의 서브 픽셀(SP1, SP2) 상에는 각각 다른 두께를 갖는 하부마 감층(325)이 형성된다. 그리고 하부마감층(325) 상에는 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(322)의 일부와 접촉하는 상부마감층(326)이 형성된다. 제2기판(380) 상에는 상부마감층(326)과 접촉하고 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 대응되는 영역마다 각각 다른 두께를 갖는 제1 내지 제3버스전극(327a, 327b, 327c)이 형성된다. 제1 내지 제3버스전극(327a, 327b, 327c)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3)을 구분하는 뱅크층(319)과 대응하는 영역에 위치할 수 있다. 그리고 제2기판(380) 상에는 제1 내지 제3버스전극(327a, 327b, 327c)을 덮도록 투명전극(328)이 형성된다.

하부마감층(325)은 유기물로 형성될 수 있으며, 유기물은 상부전극(322)의 일부를 노출하도록 상부전극(322)의 전면에 형성될 수 있다. 상부전극(322)이 애노드로 형성된 경우 상부전극(322)의 두께를 얇게 형성할 수 있어 상부전극(322)의 증착과정에서 상부전극(322)의 하부에 형성되어 있는 유기 발광층에 입히는 데미지를 최소화할 수 있다. 그리고 이 경우 광학 및 색특성 최적화를 할 수 있도록 정공주입층과 정공수송층의 두께 전환의 자유도를 높일 수 있다. 상부전극(322)이 애노드로 형성된 경우 하부마감층(325)은 상부마감층(326)을 통해 공급되는 정공의 주입을 원활히 할 수 있도록 정공주입층 재료로 형성될 수 있다. 그리고, 하부마감층(325)을 정공주입층 재료로 형성하고자 할 때, 제조공정 상의 이점을 도모할 수 있도록 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 정공주입층 재료와 동일한 재료를 사용할 수 있다.

실시예의 일례로, 하부마감층(325)은 제1서브 픽셀(SP1) 상에 위치하는 제1하부마감층(325a)과, 제2서브 픽셀(SP2) 상에 위치하는 제2하부마감층(325b)으로 형성할 수 있다. 이 경우, 제1하부마감층(325a)의 두께는 제2하부마감층(325b)의 두께보다 두껍게 형성될 수 있다. 이와 같은 두께차를 갖도록 제1하부마감층(325a)과 제2하부마감층(325b)을 형성하면, 상부전극(322)부터 상부마감층(326)까지의 두께 측정시 제1서브 픽셀(SP1)이 가장 두껍게 되고 제3서브 픽셀(SP3)이 가장 얇게 된다. 이와 같은 구조에 의해, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로는 각각 달라지게 된다.

상부마감층(326)은 하부마감층(325)을 덮으면서 투광성을 갖도록 금속막 예를 들면, 은(Ag), 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 티타늄(Ti), 니켈(Ni), 구리(Cu), 철(Fe) 또는 위와 같은 금속막들 중에서 선택한 하나 또는 둘 이상의 합금이나 ITO, IZO, AZO 등과 같은 투명전도성 물질 등의 재료를 수 nm의 두께로 얇게 형성할 수 있다. 상부마감층(326)의 두께는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 하부전극(317)의 두께보다 얇을 수 있다. 상부마감층(326)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(322)의 일부와 접촉하도록 형성되므로 상부전극(322)의 저항을 낮출 수 있게 된다. 여기서, 상부마감층(326)은 제1 내지 제3버스전극(327a, 327b, 327c)과 상부전극(322) 간의 접촉 저항을 낮추는 역할과 아울러 정공 주입 특성을 향상시키는 역 할을 할 수 있다.

제1 내지 제3버스전극(327a, 327b, 327c)은 앞서 도시한 도 6의 (a) 내지 (d)와 같은 형상으로 형성할 수 있다. 또한, 제1 내지 제3버스전극(327a, 327b, 327c)의 형상은 이에 한정되지 않고 뱅크층(319)과의 접촉 또는 단차를 고려하여 다른 형상으로 형성할 수도 있다.

본 발명의 제3실시예의 경우, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 구조가 위와 같을 때, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 유기 발광층에서 발광된 빛은 반사도가 높은 하부전극(317)과 투명한 상부전극(322) 사이에서 빛의 반사가 증폭되어 출사되는 마이크로 캐비티(microcavity) 효과가 발생한다. 이와 같이, 마이크로 캐비티(microcavity) 효과가 발생하면, 위와 같이 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로 차에 의해 출사되는 빛의 스펙트럼은 변화게되므로 마이크로 캐비티(microcavity) 효과는 증대될 수 있다. 이로 인해, 유기전계발광표시장치는 광출력 효율 및 표현되는 색의 특성을 향상시킬 수 있게 된다. 아울러, 제2기판(380) 상에는 상부마감층(326)과 접촉하고 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 대응되는 영역마다 각각 다른 두께를 갖도록 제1 내지 제3버스전극(327a, 327b, 327c)이 형성되어 있다. 또한, 제2기판(380) 상에는 제1 내지 제3버스전극(327a, 327b, 327c)을 덮도록 투명전극(328)이 형성되어 있다. 이와 같은 구조의 경우, 전극의 저항 상승요건을 해소하고 구동전압을 감소시켜 소비전력을 개선할 수 있게 된다. 이로 인해, 유기전계발광표시장치는 대면적 표시패널 구현에 용이성을 제공하게 된다.

<제4실시예>

이하, 본 발명의 제4실시예에 대해 더욱 자세히 설명한다.

도 8은 본 발명의 제4실시예에 따른 도 1의 X-X 영역의 단면도 이다.

도 8을 참조하면, 제1기판(410) 상에 정의된 표시부(AA)에 배치된는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)이 도시된다. 도시된 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 두 개의 서브 픽셀(SP1, SP2) 상에는 각각 다른 두께를 갖는 하부마감층(425)이 형성된다. 그리고 하부마감층(425) 상에는 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(422)의 일부와 접촉하는 상부마감층(426)이 형성된다. 제2기판(480) 상에는 상부마감층(426)과 접촉하고 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 대응되는 영역마다 모두 동일하거나 하나 이상 다른 두께를 갖는 제1 내지 제3버스전극(427a, 427b, 427c)이 형성된다. 제1 내지 제3버스전극(427a, 427b, 427c)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3)을 구분하는 뱅크층(419)과 대응하는 영역에 위치할 수 있다. 그리고 제2기판(480) 상에는 제1 내지 제3버스전극(427a, 427b, 427c)을 덮도록 투명전극(428)이 형성된다.

하부마감층(425)은 유기물로 형성될 수 있으며, 유기물은 상부전극(422)의 일부를 노출하도록 상부전극(422)의 전면에 형성될 수 있다. 상부전극(422)이 애노드로 형성된 경우 상부전극(422)의 두께를 얇게 형성할 수 있어 상부전극(422)의 증착과정에서 상부전극(422)의 하부에 형성되어 있는 유기 발광층에 입히는 데미지를 최소화할 수 있다. 그리고 이 경우 광학 및 색특성 최적화를 할 수 있도록 정공주입층과 정공수송층의 두께 전환의 자유도를 높일 수 있다. 상부전극(422)이 애노드로 형성된 경우 하부마감층(425)은 상부마감층(426)을 통해 공급되는 정공의 주입을 원활히 할 수 있도록 정공주입층 재료로 형성될 수 있다. 그리고, 하부마감층(425)을 정공주입층 재료로 형성하고자 할 때, 제조공정 상의 이점을 도모할 수 있도록 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 정공주입층 재료와 동일한 재료를 사용할 수 있다.

실시예의 일례로, 하부마감층(425)은 제1서브 픽셀(SP1) 상에 위치하는 제1하부마감층(425a)과, 제2서브 픽셀(SP2) 상에 위치하는 제2하부마감층(425b)으로 형성할 수 있다. 이 경우, 제1하부마감층(425a)의 두께는 제2하부마감층(425b)의 두께보다 두껍게 형성될 수 있다. 이와 같은 두께차를 갖도록 제1하부마감층(425a)과 제2하부마감층(425b)을 형성하면, 상부전극(422)부터 상부마감층(426)까지의 두께 측정시 제1서브 픽셀(SP1)이 가장 두껍게 되고 제3서브 픽셀(SP3)이 가장 얇게 된다. 이와 같은 구조에 의해, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로는 각각 달라지게 된다.

상부마감층(426)은 하부마감층(425)을 덮으면서 투광성을 갖도록 금속막 예를 들면, 은(Ag), 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 티타늄(Ti), 니켈(Ni), 구리(Cu), 철(Fe) 또는 위와 같은 금속막들 중에서 선택한 하나 또는 둘 이상의 합금이나 ITO, IZO, AZO 등과 같은 투명전도성 물질 등의 재료를 수 nm의 두께로 얇게 형성할 수 있다. 상부마감층(426)의 두께는 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 포함된 하부전극(417)의 두께보다 얇을 수 있다. 상부마감층(426)은 제1 내지 제3서브 픽셀(SP1, SP2, SP3) 중 하나의 서브 픽셀(SP3)을 통해 노출된 상부전극(422)의 일부와 접촉하도록 형성되므로 상부전극(422)의 저항을 낮출 수 있게 된다. 여기서, 상부마감층(426)은 제1 내지 제3버스전극(427a, 427b, 427c)과 상부전극(422) 간의 접촉 저항을 낮추는 역할과 아울러 정공 주입 특성을 향상시키는 역할을 할 수 있다.

제1 내지 제3버스전극(427a, 427b, 427c)은 앞서 도시한 도 6의 (a) 내지 (d)와 같은 형상으로 형성할 수 있다. 또한, 제1 내지 제3버스전극(427a, 427b, 427c)의 형상은 이에 한정되지 않고 뱅크층(419)과의 접촉 또는 단차를 고려하여 다른 형상으로 형성할 수도 있다.

본 발명의 제4실시예의 경우, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 구조가 위와 같을 때, 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 유기 발광층에서 발광된 빛은 반사도가 높은 하부전극(417)과 투명한 상부전극(422) 사이에서 빛의 반사가 증폭되어 출사되는 마이크로 캐비티(microcavity) 효과가 발생한다. 이와 같이, 마이크로 캐비티(microcavity) 효과가 발생하면, 위와 같이 제1 내지 제3서브 픽셀(SP1, SP2, SP3)의 광경로 차에 의해 출사되는 빛의 스펙트럼은 변화게되므로 마이크로 캐비티(microcavity) 효과는 증대될 수 있다. 이로 인해, 유기전계발광표시 장치는 광출력 효율 및 표현되는 색의 특성을 향상시킬 수 있게 된다. 아울러, 제2기판(480) 상에는 상부마감층(426)과 접촉하고 제1 내지 제3서브 픽셀(SP1, SP2, SP3)에 대응되는 영역마다 모두 동일하거나 하나 이상 다른 두께를 갖도록 제1 내지 제3버스전극(427a, 427b, 427c)이 형성되어 있다. 또한, 제2기판(480) 상에는 제1 내지 제3버스전극(427a, 427b, 427c)을 덮도록 투명전극(428)이 형성되어 있다. 경우에 따라, 투명전극(428)은 생략할 수도 있다. 이와 같은 구조의 경우, 전극의 저항 상승요건을 해소하고 구동전압을 감소시켜 소비전력을 개선할 수 있게 된다. 이로 인해, 유기전계발광표시장치는 대면적 표시패널 구현에 용이성을 제공하게 된다.

이상 본 발명의 실시예는, 서브 픽셀의 광경로를 달리하여 광출력 효율 및 표현되는 색의 특성을 향상시키는 효과가 있다. 또한, 본 발명의 실시예는, 전극의 저항 상승요건을 해소하고 구동전압을 감소시켜 소비전력을 개선하여 대면적 표시패널 구현에 용이성을 제공하는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진 다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 실시예에 따른 유기전계발광표시장치의 개략적인 평면도.

도 2는 본 발명의 제1실시예에 따른 도 1의 X-X 영역의 단면도.

도 3은 서브 픽셀의 단면 예시도.

도 4는 유기 발광다이오드의 계층 구조 예시도.

도 5는 본 발명의 제2실시예에 따른 도 1의 X-X 영역의 단면도.

도 6은 도 5에 도시된 버스전극의 다양한 예시도.

도 7은 본 발명의 제3실시예에 따른 도 1의 X-X 영역의 단면도.

도 8은 본 발명의 제4실시예에 따른 도 1의 X-X 영역의 단면도.

<도면의 주요 부분에 관한 부호의 설명>

110, 210, 310, 410: 제1기판 117, 217, 317, 417: 하부전극

119, 219, 319, 419: 뱅크층 122, 222, 322, 422: 상부전극

125, 225, 325, 425: 하부마감층 126, 226, 326, 426: 상부마감층

180, 280, 380, 480: 제2기판

Claims

제1기판;

상기 제1기판과 이격 대향하는 제2기판;

상기 제1기판 상에 위치하는 제1 내지 제3서브 픽셀;

상기 제1 내지 제3서브 픽셀의 상부전극 상에 위치하는 하부마감층; 및

상기 하부마감층 상에 위치하며 상기 제1 내지 제3서브 픽셀을 통해 노출된 상부전극의 일부와 접촉하는 상부마감층을 포함하고,

상기 하부 마감층은 상기 제1 내지 제3 서브 픽셀 중 적어도 어느 하나의 서브 픽셀 상에 형성되고, 상기 상부 마감층은 상기 제 1 내지 제 3 서브 픽셀 전면을 모두 덮도록 형성되고,

상기 하부마감층은 정공주입층 재료로 형성된 것을 특징으로 하는 유기전계발광표시장치.
삭제
삭제
제1항에 있어서,

상기 하부마감층은,

상기 제1 내지 제3서브 픽셀에 포함된 정공주입층 재료와 동일한 재료로 형성된 것을 특징으로 하는 유기전계발광표시장치.
제1항에 있어서,

상기 하부마감층은,

상기 제1서브 픽셀 상에 위치하는 제1하부마감층과, 상기 제2서브 픽셀 상에 위치하는 제2하부마감층을 포함하며,

상기 제1하부마감층의 두께는 상기 제2하부마감층의 두께보다 두꺼운 것을 특징으로 하는 유기전계발광표시장치.
제1항에 있어서,

상기 상부마감층의 두께는,

상기 제1 내지 제3서브 픽셀에 포함된 하부전극의 두께보다 얇은 것을 특징으로 하는 유기전계발광표시장치.
제1항에 있어서,

상기 제2기판 상에 위치하며 상기 상부마감층과 접촉하고 상기 제1 내지 제3서브 픽셀에 대응되는 영역마다 각각 다른 두께를 갖는 제1 내지 제3버스전극을 더 포함하는 유기전계발광표시장치.
제1항에 있어서,

상기 제2기판 상에 위치하며 상기 상부마감층과 접촉하고 상기 제1 내지 제3서브 픽셀에 대응되는 영역마다 동일하거나 하나 이상 다른 두께를 갖는 제1 내지 제3버스전극을 더 포함하는 유기전계발광표시장치.
제7항 또는 제8항에 있어서,

상기 제1 내지 제3버스전극은,

상기 제1 내지 제3서브 픽셀을 구분하는 뱅크층과 대응하는 영역에 위치하는 것을 특징으로 하는 유기전계발광표시장치.
제7항 또는 제8항에 있어서,

상기 제2기판 상에는 상기 제1 내지 제3버스전극을 덮도록 상기 제2기판 상에 위치하는 투명전극을 더 포함하는 유기전계발광표시장치.
제1항에 있어서,

상기 제1 내지 제3서브 픽셀은,

각각 적색, 녹색 및 청색을 발광하는 것을 특징으로 하는 유기전계발광표시장치.