KR20100065745A - 유기전계발광표시장치와 이의 리페어링 방법 - Google Patents

유기전계발광표시장치와 이의 리페어링 방법 Download PDF

Info

Publication number
KR20100065745A
KR20100065745A KR1020080124246A KR20080124246A KR20100065745A KR 20100065745 A KR20100065745 A KR 20100065745A KR 1020080124246 A KR1020080124246 A KR 1020080124246A KR 20080124246 A KR20080124246 A KR 20080124246A KR 20100065745 A KR20100065745 A KR 20100065745A
Authority
KR
South Korea
Prior art keywords
light emitting
organic light
electrode
spacers
display device
Prior art date
Application number
KR1020080124246A
Other languages
English (en)
Inventor
이병준
배정규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080124246A priority Critical patent/KR20100065745A/ko
Publication of KR20100065745A publication Critical patent/KR20100065745A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예는, 트랜지스터영역에 형성된 트랜지스터들과 더미영역에 형성된 전원전극들을 포함하는 제1기판; 표시영역에 형성된 서브 픽셀들과 비표시영역에 형성된 더미 픽셀들을 포함하는 제2기판; 서브 픽셀들과 더미 픽셀들의 영역을 각각 정의하도록 서브 픽셀들과 더미 픽셀들의 주변에 형성된 격벽들; 서브 픽셀들 내에 형성되고 서브 픽셀들에 포함된 상부전극들이 트랜지스터들의 소오스 또는 드레인들과 각각 전기적으로 연결되도록 돌출된 제1스페이서들; 비표시영역 내에 위치하고 더미 픽셀들보다 외곽에 형성되며 서브 픽셀들에 포함된 하부전극이 전원전극들과 각각 전기적으로 연결되도록 돌출된 제2스페이서들; 및 격벽들과 대응하는 영역에 위치하고 격벽들 중 적어도 하나의 격벽과 대응하는 영역에 개구부를 갖는 금속전극을 포함하는 유기전계발광표시장치를 제공한다.
Figure P1020080124246
유기전계발광표시장치, 격벽, 리페어

Description

유기전계발광표시장치와 이의 리페어링 방법{Organic Light Emitting Display Device and Repairing Method thereof}
본 발명의 실시예는 유기전계발광표시장치와 이의 리페어링 방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
종래 유기전계발광표시장치 중 일부는 트랜지스터와 유기 발광다이오드를 각각 제1기판과 제2기판에 형성하고 제1기판과 제2기판을 접착부재로 접착 밀봉한 구 조가 있다. 이와 같은 구조는 제1기판 상에 형성된 트랜지스터와 제2기판 상에 위치하는 유기 발광다이오드 간의 전기적인 연결을 하기 위해 스페이서를 이용하였다. 그리고 제조공정 상의 이점을 도모하기 위해 제2기판 상에 격벽을 형성하였다.
한편, 종래 유기전계발광표시장치의 경우 제조공정시 격벽에 이물 등이 형성되면 이를 제거하기 의해 레이저 리페어 공정을 실시해야 한다. 그런데, 레이저 리페어 공정의 경우 패널의 표시영역 전반에 걸쳐 실시하므로 패널에 손상을 입힐 수 있는 위험이 있어 이의 개선책이 마련되어야 한다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 제조공정시 격벽에 형성된 이물에 의한 영향을 효과적으로 리페어링할 수 있는 유기전계발광표시장치와 이의 리페어링 방법을 제공하여 생산수율 및 표시품질을 향상시키는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 트랜지스터영역에 형성된 트랜지스터들과 더미영역에 형성된 전원전극들을 포함하는 제1기판; 표시영역에 형성된 서브 픽셀들과 비표시영역에 형성된 더미 픽셀들을 포함하는 제2기판; 서브 픽셀들과 더미 픽셀들의 영역을 각각 정의하도록 서브 픽셀들과 더미 픽셀들의 주변에 형성된 격벽들; 서브 픽셀들 내에 형성되고 서브 픽셀들에 포함된 상부전극들이 트랜지스터들의 소오스 또는 드레인들과 각각 전기적으로 연결되도록 돌출된 제1스페이서들; 비표시영역 내에 위치하고 더미 픽셀들보다 외곽에 형성되며 서브 픽셀들에 포함된 하부전극이 전원전극들과 각각 전기적으로 연결되도록 돌출된 제2스페이서들; 및 격벽들과 대응하는 영역에 위치하고 격벽들 중 적어도 하나의 격벽과 대응하는 영역에 개구부를 갖는 금속전극을 포함하는 유기전계발광표시장치를 제공한다.
금속전극은, 개구부를 하나 이상 포함하며 개구부는 격벽들 중 최외곽에 위 치하는 격벽과 대응하는 영역에 형성될 수 있다.
금속전극은, 격벽들을 따라 매시 형태로 형성될 수 있다.
서브 픽셀들은, 제2기판 상에 형성된 하부전극과, 하부전극 상에 형성되며 하부전극의 일부를 노출하는 뱅크층과, 하부전극 상에 형성된 유기 발광층과, 유기 발광층 상에 형성된 상부전극을 포함하며, 상부전극은, 격벽들에 의해 서브 픽셀들 마다 구분되어 형성될 수 있다.
금속전극은, 하부전극과 제2기판 사이에 형성되며 뱅크층과 대응하는 영역에 위치할 수 있다.
격벽들은, 뱅크층 상에 형성될 수 있다.
제1스페이서들은, 격벽들과 인접하도록 뱅크층 상에 형성될 수 있다.
상부전극은, 격벽들에 의해 제1스페이서들의 표면에 형성된 제1상부전극과 제2스페이서들의 표면과 비표시영역 내에 노출된 하부전극 상에 형성된 제2상부전극을 포함하며, 제1상부전극은 제1스페이서들에 의해 트랜지스터의 소오스 또는 드레인에 전기적으로 연결되고, 제2상부전극은 제2스페이서들에 의해 전원전극에 전기적으로 연결될 수 있다.
제1스페이서들 및 제2스페이서들은, 기저부 면적보다 상부 면적이 더 좁은 부등변사각형일 수 있다.
한편, 본 발명의 다른 실시예는 제1항 내지 제9항 중 어느 한 항에서 금속전극의 개구부를 통해 레이저를 조사하여 격벽들 주변에 형성된 이물에 의해 서브 픽셀에 발생된 휘점을 암전화하는 것을 특징으로 하는 유기전계발광표시장치의 리페 어링 방법을 제공한다.
본 발명의 실시예는, 제조공정시 격벽에 형성된 이물을 효과적으로 리페어링할 수 있는 유기전계발광표시장치와 이의 리페어링 방법을 제공하여 생산수율 및 표시품질을 향상시킬 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 따른 유기전계발광표시장치의 개략적인 평면도 이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치는 서브 픽셀들이 배치된 표시영역(AA)과 더미 픽셀들이 배치된 비표시영역(NA)을 갖는 패널(110, 140)을 포함할 수 있다. 패널(110, 140)은 트랜지스터들과 전원전극들이 형성된 제1기판(110)과 제1기판(110)과 이격 대향하며 서브 픽셀들이 형성된 제2기판(140)이 접착부재에 의해 밀봉 합착된다.
제1기판(110)은 투광성 또는 비투광성 재료로 형성될 수 있고, 제2기판(140)은 투광성 재료로 형성될 수 있다. 제1 및 제2기판(110, 140)의 재료로는 유리, 금속, 세라믹 또는 플라스틱(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴 리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다.
제1기판(110) 상에는 패널(110, 140)에 구동신호를 공급하는 구동부(160)와 패드부(170)가 위치할 수 있다. 구동부(160)는 패널(110, 140)에 배치된 소자들에 데이터신호와 스캔신호를 공급하는 데이터구동부와 스캔구동부를 포함할 수 있다. 데이터구동부는 외부로부터 수평 동기 신호 및 영상 데이터신호를 공급받고 수평 동기 신호를 참조하여 데이터신호 등을 생성할 수 있다. 스캔구동부는 외부로부터 수직 동기 신호를 공급받고 수직 동기 신호를 참조하여 스캔신호 및 제어신호 등을 생성할 수 있다. 구동부(160)에 포함된 데이터구동부와 스캔구동부는 제1기판(110) 상에 각각 구분되어 위치할 수도 있다. 패드부(170)는 외부로부터 공급되는 각종 신호를 구동부(160)와 패널(110, 140)에 전달하도록 외부회로기판과 연결된다.
이하, 서브 픽셀의 회로 구성에 대해 설명한다.
도 2는 서브 픽셀의 회로 구성 예시도 이다.
도 2를 참조하면, 서브 픽셀은 스위칭 트랜지스터(S1), 제1커패시터(Cbst), 제2커패시터(Cst), 구동 트랜지스터(T1), 유기 발광다이오드(D)를 포함할 수 있다.
스위칭 트랜지스터(S1)는 스캔 배선(SCAN)에 게이트가 연결되고 데이터 배선(DATA)에 일단이 연결된다. 제1커패시터(Cbst)는 스위칭 트랜지스터(S1)의 타단에 일단이 연결되고 제1노드(A)에 타단이 연결된다. 제2커패시터(Cst)는 제1노드(A)에 일단이 연결되고 제3노드(C) 및 제2전원배선(VSS)에 타단이 연결된다. 구 동 트랜지스터(T1)는 제1노드(A)에 게이트가 연결되고 제2노드(B)에 일단이 연결되며 제3노드(C) 및 제2전원배선(VSS)에 타단이 연결된다. 유기 발광다이오드(D)는 제1전원배선(VDD)에 애노드가 연결되고 제2노드(B)에 캐소드가 연결된다.
본 발명의 실시예에 따른 유기전계발광표시장치는 서브 픽셀에 포함된 스위칭 트랜지스터(S1), 구동 트랜지스터(T1), 제1커패시터(Cbst) 및 제2커패시터(Cst) 등이 제1기판(110) 상에 형성되고, 유기 발광다이오드(D) 등이 제2기판(140) 상에 위치하는 구조로 형성될 수 있다. 한편, 경우에 따라 제1커패시터(Cbst)는 생략될 수도 있다.
이러한 서브 픽셀 구조를 갖는 패널(110, 140)은 데이터 구동부 및 스캔 구동부로부터 데이터 신호 및 스캔 신호 등이 공급되면, 유기 발광다이오드(D)의 캐소드와 구동 트랜지스터(T1)의 소오스 또는 드레인을 연결하는 제2노드(B)를 통해 구동전류가 흐름으로써 유기 발광다이오드(D)가 발광을 하게 되므로 영상을 표현할 수 있게 된다.
이하, 도 1에 도시된 패널의 일부 단면도를 참조하여 본 발명의 실시예에 따른 유기전계발광표시장치에 대해 더욱 자세히 설명한다.
도 3은 도 1에 도시된 패널의 일부 단면도이고, 도 4는 유기 발광층의 계층 구조도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 유기전계발광표시장치의 패널(110), 140)은 제1기판(110)과 제2기판(140)이 접착부재(150)에 의해 합착 밀 봉된다.
앞서 설명한 바와 같이, 제1기판(110) 상에는 스캔 배선(SCAN), 데이터 배선(DATA) 및 제2전원 배선(VSS)에 연결된 트랜지스터(TR)과, 제1전원배선(VDD)에 연결된 전원전극(CN)이 위치할 수 있다. 그리고 제2기판(140) 상에는 서브 픽셀(SP) 및 더미 픽셀(DP)이 위치할 수 있다. 여기서, 트랜지스터(TR)는 스위칭 트랜지스터, 구동 트랜지스터 및 커패시터 등을 포함하나 간략 도시한다. 한편, 트랜지스터(TR)는 제1기판(110) 상에 정의된 트랜지스터영역에 위치할 수 있고, 전원전극(CN)은 제1기판(110) 상에 정의된 더미영역에 위치할 수 있다.
제1기판(110) 상에는 트랜지스터 영역에 형성된 제1게이트(102a)와 더미영역에 형성된 제2게이트(102b)가 위치할 수 있다. 제1게이트(102a)는 제1기판(110) 상에 형성된 트랜지스터(TR)의 게이트일 수 있고, 제2게이트(102b)는 제1기판(110) 상에 형성된 제1전원 배선(VDD)에 연결된 전원전극(CN)일 수 있다. 도시되어 있진 않지만, 이 밖에 제1기판(110) 상에는 커패시터의 하부 전극을 구성하는 게이트 금속이 더 위치할 수 있다. 제1게이트(102a) 및 제2게이트(102b)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 제1게이트(102a) 및 제2게이트(102b)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 제1게이트(102a) 및 제2게이트(102b)는 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
제1게이트(102a) 및 제2게이트(102b) 상에는 제1절연막(103)이 위치할 수 있다. 제1절연막(103)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다.
제1절연막(103) 상에는 액티브층(104)이 위치할 수 있다. 액티브층(104)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 액티브층(104)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다. 또한, 액티브층(104)은 접촉 저항을 낮추기 위한 오믹 콘택층을 포함할 수도 있다.
액티브층(104) 상에는 소오스(105) 및 드레인(106)이 위치할 수 있다. 소오스(105) 및 드레인(106) 중 하나는 제1기판(110) 상에 형성된 커패시터의 하부 전극과 대향 배치되어 커패시터를 구성할 수 있다. 소오스(105) 및 드레인(106)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스(105) 및 드레인(106)이 단일층일 경우 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스(105) 및 드레인(106)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
소오스(105) 및 드레인(106) 상에는 제2절연막(107)이 위치할 수 있다. 제2절연막(107)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있으나 이에 한정되지 않는다. 제2절연막(107)은 패시베이션막 또는 평탄화막일 수 있다.
제2절연막(107) 상에는 트랜지스터(TR)의 소오스(105) 또는 드레인(106)에 연결된 제1콘택 전극(109a)이 위치할 수 있다. 또한, 제2절연막(107) 상에는 제2게이트(102b)에 연결된 제2콘택 전극(109b)이 위치할 수 있다.
이상은 제1기판(110) 상에 위치하는 트랜지스터(TR)가 바탐 게이트형 인 것을 일례로 설명하였다. 그러나, 제1기판(110) 상에 위치하는 트랜지스터(TR)는 이에 한정되지 않고 탑 게이트형으로도 형성될 수 있다.
한편, 제2기판(140) 상에는 하부전극(121)이 위치할 수 있다. 하부전극(121)은 애노드로 선택될 수 있다. 애노드로 선택된 하부 전극(121)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(ZnO doped Al2O3) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
하부전극(121) 상에는 하부전극(121)의 일부를 노출하는 뱅크층(123a, 123b, 123c, 123d)이 위치할 수 있다. 뱅크층(123a, 123b, 123c, 123d)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다. 여기서, 뱅크층(123a, 123b, 123c, 123d)은 표시영역(AA) 및 비표시영역(NA)에 위치하는 하부전극(121)의 일부를 노출하도록 패턴된다.
뱅크층(123a, 123b, 123c, 123d) 상에는 격벽(124)이 위치할 수 있다. 격 벽(124)은 서브 픽셀(SP)과 더미 픽셀(DP)의 영역을 각각 정의하도록 서브 픽셀(SP)과 더미 픽셀(DP)의 주변에 형성될 수 있다. 이러한 격벽(124)은 이후 유기 발광층 및 상부전극을 형성할 때 공정의 편의성을 제공하기 위해 형성될 수 있으며, 이는 상부 면적보다 기저부 면적이 더 좁은 역 테이퍼형으로 형성될 수 있다.
표시영역(AA) 내에 위치하는 뱅크층(123b) 상에는 제1스페이서(125)가 위치할 수 있다. 제1스페이서(125)는 격벽(124)과 인접하도록 서브 픽셀(SP) 내에 위치하는 뱅크층(123b) 상에 형성될 수 있다. 이러한 제1스페이서(125)는 뱅크층(123b)과 동일하게 형성되거나 유기물, 무기물 또는 유무기 혼합으로 형성될 수 있으나 이에 한정되지 않는다.
비표시영역(NA) 내에 위치하는 뱅크층(123d) 상에는 제2스페이서(126)가 위치할 수 있다. 제2스페이서(126)는 제2기판(140)의 외곽 영역인 더미 픽셀(DP)와 인접하는 뱅크층(123d) 상에 형성될 수 있다. 이러한 제2스페이서(126) 또한 뱅크층(123d)과 동일하게 형성되거나 유기물, 무기물 또는 유무기 혼합으로 형성될 수 있으나 이에 한정되지 않는다.
한편, 앞서 설명한 제1스페이서(125) 및 제2스페이서(126)는 기저부 면적보다 상부 면적이 더 좁은 부등변사각형 형태로 돌출되어 형성될 수 있으나 이에 한정되지 않는다.
서브 픽셀(SP) 내에 위치하는 뱅크층(123a, 123b)을 통해 노출된 하부전극(121) 상에는 유기 발광층(127)이 위치할 수 있다. 그리고 더미 픽셀(DP) 내에 위치하는 뱅크층(123b, 123c)을 통해 노출된 하부전극(121) 상에는 유기물(128)이 위치할 수 있다. 유기 발광층(127)은 격벽(124)에 의해 서브 픽셀(SP)별로 구분되어 형성될 수 있다. 그리고 유기물(128) 또한 격벽(124)에 의해 더미 픽셀(DP)별로 구분되어 형성될 수 있다. 더미 픽셀(DP)에 위치하는 유기물(128)의 경우 발광층이 생략된 것으로 실질적인 발광은 하지 않도록 형성되는 것이 일반적이나 이에 한정되지 않는다.
도 4를 참조하면, 유기 발광층(127)은 정공주입층(127a), 정공수송층(127b), 발광층(127c), 전자수송층(127d) 및 전자주입층(127e)을 포함할 수 있다.
정공주입층(127a)은 정공의 주입을 원활하게 하는 역할을 할 수 있으며, CuPc(cupper phthalocyanine), PEDOT(poly(3,4)-ethylenedioxythiophene), PANI(polyaniline) 및 NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
정공수송층(127b)은 정공의 수송을 원활하게 하는 역할을 하며, NPD(N,N-dinaphthyl-N,N'-diphenyl benzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine)로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(127c)은 적색, 녹색, 청색 및 백색을 발광하는 물질을 포함할 수 있으며, 인광 또는 형광물질을 이용하여 형성할 수 있다.
발광층(127c)이 적색인 경우, CBP(carbazole biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1- phenylisoquinoline)acetylacetonate iridium), PQIr(acac)(bis(1-phenylquinoline)acetylacetonate iridium), PQIr(tris(1-phenylquinoline)iridium) 및 PtOEP(octaethylporphyrin platinum)로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 도펀트를 포함하는 인광물질로 이루어질 수 있고, 이와는 달리 PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(127c)이 녹색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(fac tris(2-phenylpyridine)iridium)을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있고, 이와는 달리, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
발광층(127c)이 청색인 경우, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, (4,6-F2ppy)2Irpic을 포함하는 도펀트 물질을 포함하는 인광물질로 이루어질 수 있다. 이와는 달리, spiro-DPVBi, spiro-6P, 디스틸벤젠(DSB), 디스트릴아릴렌(DSA), PFO계 고분자 및 PPV계 고분자로 이루어진 군에서 선택된 어느 하나를 포함하는 형광물질로 이루어질 수 있으나 이에 한정되지 않는다.
전자수송층(127d)은 전자의 수송을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 및 SAlq로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있으나 이에 한정되지 않는다.
전자주입층(127e)은 전자의 주입을 원활하게 하는 역할을 하며, Alq3(tris(8-hydroxyquinolino)aluminum), PBD, TAZ, spiro-PBD, BAlq 또는 SAlq를 사용할 수 있으나 이에 한정되지 않는다.
한편, 본 발명은 도 4에 한정되는 것은 아니며, 정공주입층(127a), 정공수송층(127b), 전자수송층(127d) 및 전자주입층(127e) 중 적어도 어느 하나가 생략될 수도 있다.
유기 발광층(127) 및 유기물(128) 상에는 상부전극(128a, 128b, 129c)이 위치할 수 있다. 상부전극(128a, 128b, 129c)은 캐소드로 선택될 수 있다. 캐소드로 선택된 상부전극(128a, 128b, 129c)은 알루미늄(Al), 알루미늄 합금(Al alloy), 알미네리윰(AlNd) 중 어느 하나로 형성될 수 있으나 이에 한정되지 않는다.
상부전극(128a, 128b, 129c)은 격벽(124)에 의해 분리 형성되어 서브 픽셀(SP)은 물론 더미 픽셀(DP)과 더미 픽셀(DP) 외곽에 노출된 하부전극(121) 상에 형성된다. 상부전극(128a, 128b, 129c) 격벽(124)에 의해 제1스페이서(125)의 표면에 형성된 제1상부전극(128a)과 제2스페이서(126)의 표면과 비표시영역(NA) 내에 노출된 하부전극(121) 상에 형성된 제2상부전극(129c) 및 더미 픽셀(DP) 상부에 형성된 제3상부전극(129b)을 포함할 수 있다.
이와 같이 제1스페이서(125) 및 제2스페이서(126)의 표면을 덮도록 형성된 제1상부전극(128a) 및 제2상부전극(128c)은 제1기판(110)과 제2기판(140)을 진공합착할 때, 각각 제1콘택 전극(109a)과 제2콘택 전극(109b)에 전기적으로 연결된다.
한편, 본 발명의 실시예에 따른 유기전계발광표시장치는 격벽(124)과 대응하 는 영역에 위치하고 격벽(124) 중 적어도 하나의 격벽(124)과 대응하는 영역에 개구부(OPN)를 갖는 금속전극(122)이 위치할 수 있다. 금속전극(122)은 하부전극(121)과 제2기판(140) 사이에 형성되며 뱅크층(123a, 123b, 123c, 123d)과 대응하는 격벽(124)이 형성된 영역과 중첩하도록 격벽(124)을 따라 매시 형태로 위치할 수 있다. 이러한 금속전극(122)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나로 이루어질 수 있다. 금속전극(122)은 하부전극(122)의 저항을 낮추는 보조전극으로써의 역할을 한다.
금속전극(122)은 하나 이상의 개구부(OPN)를 포함하며 개구부(OPN)는 격벽(124) 중 최외곽에 위치하는 격벽(124)과 대응하는 영역에 형성될 수 있다. 즉, 최외곽에 위치하는 더미 픽셀(SP)의 영역을 정의하는 격벽(124)과 대응하는 영역에 형성될 수 있다.
본 발명의 실시예에서, 금속전극(122)에 개구부(OPN)를 형성하는 이유는 제조공정시 격벽(124)에 이물 등이 형성되면 개구부(OPN)를 통해 레이저를 조사하여 격벽(124)에 의해 발생한 휘점 불량 영역을 리페어링하기 위함이다. 금속전극(122)은 몰리브덴(Mo) 등과 같은 재료로 형성되므로 이와 같이 개구부(OPN)를 형성하면, 조사된 레이저가 매시 형태로 형성된 격벽(124) 상에 위치하는 상부전극을 통해 제2기판(140)의 전 영역에 효과적으로 전달된다.
이하, 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 유기전계발광표시 장치의 리페어링 방법에 대해 설명한다.
도 5는 금속전극의 개구부를 통한 레이저 조사 방법을 나타낸 예시도이고, 도 6은 리페어링 방법을 설명하기 위한 도면이다.
도 5 및 도 6에 도시된 바와 같이 금속전극(122)에 형성된 개구부(OPN)를 통해 레이저(L)를 조사한다. 조사된 레이저(L)는 매시 형태로 형성된 격벽(124) 상에 위치하는 상부전극을 따라 제2기판(140)의 전 영역에 전달된다. 여기서, 소자 제조공정시 제2기판(140) 상에 위치하는 격벽(124)에 다소 큰 이물(PP) 등에 의해 서브 픽셀에 휘점이 발생한 경우 상부전극과 전원전극 간의 쇼트를 유도하여 서브 픽셀에 손상을 주지 않고 휘점 을 암점화하는 리페어링(RP)이 가능해진다. 이와 더불어, 격벽(124)에 미세한 이물이 형성된 경우 조사된 레이저(L)에 의해 해당 이물이 제거될 수도 있다.
실시예에 따른 리페어링 방법의 경우, 종래 리페어링 방법과 같이 패널의 표시영역 전반에 걸쳐 레이저를 조사하지 않고 비표시영역에 레이저를 조사하여 리페어링을 실시할 수 있다. 따라서, 실시예는 표시영역(AA) 내에 형성된 서브 픽셀의 손상을 방지하면서 이물(PP)에 의한 영향을 리페어링할 수 있어 유기전계발광표시장치의 생산수율 및 표시품질을 향상시킬 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다 는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 유기전계발광표시장치의 개략적인 평면도.
도 2는 서브 픽셀의 회로 구성 예시도.
도 3은 도 1에 도시된 패널의 일부 단면도.
도 4는 유기 발광층의 계층 구조도.
도 5는 금속전극의 개구부를 통한 레이저 조사 방법을 나타낸 예시도.
도 6은 리페어링 방법을 설명하기 위한 도면.
<도면의 주요 부분에 관한 부호의 설명>
110: 제1기판 103: 제1절연막
104: 액티브층 105: 소오스
106: 드레인 107: 제2절연막
121: 하부전극 122: 금속전극
124: 격벽 125: 제1스페이서
126: 제2스페이서 127: 유기 발광층
128: 유기층 OPN: 개구부
CN: 전원전극 TR: 트랜지스터
140: 제2기판 150: 접착부재
123a, 123b, 123c, 123d: 뱅크층
129a, 129b, 129c: 상부전극

Claims (10)

  1. 트랜지스터영역에 형성된 트랜지스터들과 더미영역에 형성된 전원전극들을 포함하는 제1기판;
    표시영역에 형성된 서브 픽셀들과 비표시영역에 형성된 더미 픽셀들을 포함하는 제2기판;
    상기 서브 픽셀들과 상기 더미 픽셀들의 영역을 각각 정의하도록 상기 서브 픽셀들과 상기 더미 픽셀들의 주변에 형성된 격벽들;
    상기 서브 픽셀들 내에 형성되고 상기 서브 픽셀들에 포함된 상부전극들이 상기 트랜지스터들의 소오스 또는 드레인들과 각각 전기적으로 연결되도록 돌출된 제1스페이서들;
    상기 비표시영역 내에 위치하고 상기 더미 픽셀들보다 외곽에 형성되며 상기 서브 픽셀들에 포함된 하부전극이 상기 전원전극들과 각각 전기적으로 연결되도록 돌출된 제2스페이서들; 및
    상기 격벽들과 대응하는 영역에 위치하고 상기 격벽들 중 적어도 하나의 격벽과 대응하는 영역에 개구부를 갖는 금속전극을 포함하는 유기전계발광표시장치.
  2. 제1항에 있어서,
    상기 금속전극은,
    상기 개구부를 하나 이상 포함하며 상기 개구부는 상기 격벽들 중 최외곽에 위치하는 격벽과 대응하는 영역에 형성된 것을 특징으로 하는 유기전계발광표시장치.
  3. 제1항에 있어서,
    상기 금속전극은,
    상기 격벽들을 따라 매시 형태로 형성된 것을 특징으로 하는 유기전계발광표시장치.
  4. 제1항에 있어서,
    상기 서브 픽셀들은,
    상기 제2기판 상에 형성된 상기 하부전극과,
    상기 하부전극 상에 형성되며 상기 하부전극의 일부를 노출하는 뱅크층과,
    상기 하부전극 상에 형성된 유기 발광층과,
    상기 유기 발광층 상에 형성된 상기 상부전극을 포함하며,
    상기 상부전극은,
    상기 격벽들에 의해 상기 서브 픽셀들 마다 구분되어 형성된 것을 특징으로 하는 유기전계발광표시장치.
  5. 제4항에 있어서,
    상기 금속전극은,
    상기 하부전극과 상기 제2기판 사이에 형성되며 상기 뱅크층과 대응하는 영역에 위치하는 것을 특징으로 하는 유기전계발광표시장치.
  6. 제4항에 있어서,
    상기 격벽들은,
    상기 뱅크층 상에 형성된 것을 특징으로 하는 유기전계발광표시장치.
  7. 제4항에 있어서,
    상기 제1스페이서들은,
    상기 격벽들과 인접하도록 상기 뱅크층 상에 형성된 것을 특징으로 하는 유기전계발광표시장치.
  8. 제1항에 있어서,
    상기 상부전극은,
    상기 격벽들에 의해 상기 제1스페이서들의 표면에 형성된 제1상부전극과 상기 제2스페이서들의 표면과 상기 비표시영역 내에 노출된 상기 하부전극 상에 형성된 제2상부전극을 포함하며,
    상기 제1상부전극은 상기 제1스페이서들에 의해 상기 트랜지스터의 소오스 또는 드레인에 전기적으로 연결되고,
    상기 제2상부전극은 상기 제2스페이서들에 의해 상기 전원전극에 전기적으로 연결되는 것을 특징으로 하는 유기전계발광표시장치.
  9. 제1항에 있어서,
    상기 제1스페이서들 및 상기 제2스페이서들은,
    기저부 면적보다 상부 면적이 더 좁은 부등변사각형인 것을 특징으로 하는 유기전계발광표시장치.
  10. 제1항 내지 제9항 중 어느 한 항에서 상기 금속전극의 상기 개구부를 통해 레이저를 조사하여 상기 격벽들 주변에 형성된 이물에 의해 서브 픽셀에 발생된 휘점을 암전화하는 것을 특징으로 하는 유기전계발광표시장치의 리페어링 방법.
KR1020080124246A 2008-12-08 2008-12-08 유기전계발광표시장치와 이의 리페어링 방법 KR20100065745A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124246A KR20100065745A (ko) 2008-12-08 2008-12-08 유기전계발광표시장치와 이의 리페어링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124246A KR20100065745A (ko) 2008-12-08 2008-12-08 유기전계발광표시장치와 이의 리페어링 방법

Publications (1)

Publication Number Publication Date
KR20100065745A true KR20100065745A (ko) 2010-06-17

Family

ID=42364938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124246A KR20100065745A (ko) 2008-12-08 2008-12-08 유기전계발광표시장치와 이의 리페어링 방법

Country Status (1)

Country Link
KR (1) KR20100065745A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336708B2 (en) 2013-10-11 2016-05-10 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof
US9391125B2 (en) 2013-10-10 2016-07-12 Samsung Display Co., Ltd. Organic light emitting diode display including dummy circuit portions
US9520457B2 (en) 2015-01-13 2016-12-13 Samsung Display Co., Ltd. Display panel and repairing method thereof
KR20170038565A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 유기 발광 표시 장치
US9685487B2 (en) 2015-03-03 2017-06-20 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9767722B2 (en) 2015-01-07 2017-09-19 Samsung Display Co., Ltd. Display device
US9858860B2 (en) 2015-05-14 2018-01-02 Samsung Display Co., Ltd. Organic light-emitting diode display
US10043444B2 (en) 2014-07-31 2018-08-07 Samsung Display Co., Ltd. Display panel and organic light-emitting diode (OLED) display including the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391125B2 (en) 2013-10-10 2016-07-12 Samsung Display Co., Ltd. Organic light emitting diode display including dummy circuit portions
US9336708B2 (en) 2013-10-11 2016-05-10 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof
US10043444B2 (en) 2014-07-31 2018-08-07 Samsung Display Co., Ltd. Display panel and organic light-emitting diode (OLED) display including the same
US9767722B2 (en) 2015-01-07 2017-09-19 Samsung Display Co., Ltd. Display device
US9520457B2 (en) 2015-01-13 2016-12-13 Samsung Display Co., Ltd. Display panel and repairing method thereof
US9685487B2 (en) 2015-03-03 2017-06-20 Samsung Display Co., Ltd. Organic light emitting diode display and method of manufacturing the same
US9858860B2 (en) 2015-05-14 2018-01-02 Samsung Display Co., Ltd. Organic light-emitting diode display
KR20170038565A (ko) * 2015-09-30 2017-04-07 엘지디스플레이 주식회사 유기 발광 표시 장치

Similar Documents

Publication Publication Date Title
KR101320655B1 (ko) 유기전계발광표시장치
KR100652352B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR20100065745A (ko) 유기전계발광표시장치와 이의 리페어링 방법
US12058880B2 (en) Display substrate, manufacturing method thereof and display panel
KR20110030211A (ko) 유기전계발광표시장치
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
KR101352237B1 (ko) 유기전계발광표시장치의 제조방법
KR101476442B1 (ko) 유기전계발광표시장치
KR100739649B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR101577819B1 (ko) 유기전계발광표시장치
KR101679066B1 (ko) 유기전계발광표시장치와 이의 제조방법
KR20110040157A (ko) 유기전계발광표시장치와 이의 제조방법
KR20100071708A (ko) 박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치
KR101678206B1 (ko) 유기전계발광표시장치
KR101572264B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR20090059603A (ko) 유기전계발광표시장치 및 그 제조방법
KR20100067388A (ko) 유기전계발광표시장치
KR101318753B1 (ko) 유기전계발광표시장치
KR20100052805A (ko) 유기전계발광표시장치
KR20110007494A (ko) 표시장치와 이의 제조방법
KR20100084205A (ko) 유기전계발광표시장치
KR20100008179A (ko) 유기전계발광표시장치와 이의 제조방법
KR20090056184A (ko) 유기전계발광표시장치 및 이의 제조방법
KR20110049532A (ko) 유기전계발광표시장치와 이의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid