KR20100099873A - 능동 인덕터 - Google Patents

능동 인덕터 Download PDF

Info

Publication number
KR20100099873A
KR20100099873A KR1020090018429A KR20090018429A KR20100099873A KR 20100099873 A KR20100099873 A KR 20100099873A KR 1020090018429 A KR1020090018429 A KR 1020090018429A KR 20090018429 A KR20090018429 A KR 20090018429A KR 20100099873 A KR20100099873 A KR 20100099873A
Authority
KR
South Korea
Prior art keywords
active inductor
mosfet
gate
current source
source
Prior art date
Application number
KR1020090018429A
Other languages
English (en)
Other versions
KR101043668B1 (ko
Inventor
김창선
박장현
최성훈
윤태열
김영민
Original Assignee
한국전자통신연구원
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 한양대학교 산학협력단 filed Critical 한국전자통신연구원
Priority to KR1020090018429A priority Critical patent/KR101043668B1/ko
Publication of KR20100099873A publication Critical patent/KR20100099873A/ko
Application granted granted Critical
Publication of KR101043668B1 publication Critical patent/KR101043668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance

Landscapes

  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 능동 인덕터에 관한 것으로, 더욱 상세하게는 접지 능동 인덕터에 관한 것이다.
본 발명에 따른 능동 인덕터는, 전원(VDD)에 일단이 연결된 전류원과, 전류원의 타단에 드레인이 연결되고 접지에 소스가 연결된 제 1 MOSFET와, 전원에 드레인이 연결되고 전류원의 타단에 게이트가 연결되고 제 1 MOSFET의 게이트에 소스가 연결된 제 2 MOSFET와, 제 1 MOSFET의 게이트에 일단이 연결되고 접지에 타단이 연결된 저항과, 전류원의 타단에 일단이 연결되고 접지에 타단이 연결된 버랙터(varactor)를 포함한다.
능동 인덕터(active inductor), 버랙터(varactor), RFIC(Radio Frequency integrated Circuits)

Description

능동 인덕터{ACTIVE INDUCTOR}
본 발명은 능동 인덕터에 관한 것으로, 더욱 상세하게는 접지 능동 인덕터에 관한 것이다.
RFIC(Radio Frequency integrated Circuits)는 무선 통신 시스템의 송신단과 수신단에서 사용되는 여러 회로적 소자들을 집적한 집적회로를 의미한다.
이러한 RFIC 칩은 공정기술의 발달에 인하여, 칩 자체의 면적이 점점 줄어들고 있다. 하지만, RFIC 칩의 면적이 줄어들면, 칩 내에 존재하는 여러 회로들은 잡음에 더욱 민감하게 반응한다. 특히, RFIC 칩 내에 수동 인덕터가 사용되는 경우, 수동 인덕터는 다음과 같은 단점을 갖는다.
첫째, 수동 인덕터는 일반적인 MOSFET, 캐패시터 또는 저항보다 상대적으로 크기 때문에, RFIC 칩 내에서 큰 면적을 차지한다. 따라서, RFIC 칩의 소형화가 어렵다.
둘째, CMOS(Complementary metal-oxide semiconductor) 공정에서는 실리콘 기판이 갖는 고유 손실 때문에, 높은 Q-펙터(factor)를 갖기 어렵다.
이러한 수동 인덕터의 단점을 보완하기 위해, 트랜지스터와 수동 소자를 적절히 조합한 능동 인덕터가 제안되었다. 능동 인덕터를 수동 인덕터 대신 RFIC 칩 내에 사용하는 경우, 능동 인덕터는 트랜지스터와 수동 소자, 예를 들면, 저항 또는 캐패시터로 구성되기 때문에, RFIC 칩 자체의 면적을 줄일 수 있고, 높은 Q-factor를 가질 수 있다. 또한, 트랜지스터의 트랜스 컨덕턴스 값을 조절하여 원하는 인덕턴스 값을 선택할 수 있다. 이러한 능동 인덕터는 주로 광대역에서 동작하는 전압제어 발진기(VCO), 대역 통과 필터(BPF), 저잡음 증폭기(LNA) 등에 사용되고 있다. 그러면, 이하에서는 첨부된 도면을 참조하여 일반적인 능동 인덕터들을 구체적으로 살펴보기로 한다.
도 1은 일반적인 자이레이터(gyrator)-C의 회로도이다.
도 1에 도시된 바와 같이, 일반적인 자이레이터-C는,
Figure 112009013303441-PAT00001
값을 갖는 제 1 능동소자(100), -
Figure 112009013303441-PAT00002
값을 갖는 제 2 능동소자(200), 캐패시터(C1)로 구성된다. 여기서, 제 1 능동소자(100)와 제 2 능동소자(200)는 일반적인 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)를 포함한다. 캐패시터 전류(
Figure 112009013303441-PAT00003
)는 입력단에 인가되는 입력전압(V)과 제 1 능동소자(100)의
Figure 112009013303441-PAT00004
값에 비례하고, 입력전류(
Figure 112009013303441-PAT00005
)는 캐패시터(C1)에 충전된 캐패시터 전압()과 제 2 능동소자(200)의
Figure 112009013303441-PAT00007
값에 비례한다. 이러한 일반적인 자이레이터-C의 동작을 이하에서 살펴보기로 한다.
입력단에 소정의 입력전압(V)이 인가되면, 입력전압(V)과 제 1 능동소 자(100)의
Figure 112009013303441-PAT00008
값에 비례하는 캐패시터 전류(
Figure 112009013303441-PAT00009
)가 발생한다. 이러한 캐패시터 전류(
Figure 112009013303441-PAT00010
)는
Figure 112009013303441-PAT00011
을 소정의 캐패시터 전압(
Figure 112009013303441-PAT00012
)으로 충전시킨다. 그러면, 캐패시터 전압(
Figure 112009013303441-PAT00013
)과 제 2 능동소자(2)의 -
Figure 112009013303441-PAT00014
값에 비례하는 입력전류(-
Figure 112009013303441-PAT00015
)가 발생한다.
이러한 도 1에 도시된 일반적인 자이레이터-C의 입력 임피던스(
Figure 112009013303441-PAT00016
)를 구하면 아래의 <수학식 1>과 같다. 그리고 이러한 입력 임피던스(
Figure 112009013303441-PAT00017
) 값은 인덕터의 임피던스와 같다.
Figure 112009013303441-PAT00018
<수학식 1>을 참조하면, 입력 임피던스(
Figure 112009013303441-PAT00019
)는 제 1 능동소자(100)의
Figure 112009013303441-PAT00020
과 제 2 능동소자(200)의
Figure 112009013303441-PAT00021
값에 따라 달라진다. 따라서, 인덕터의 인덕턴스 값도
Figure 112009013303441-PAT00022
과
Figure 112009013303441-PAT00023
값에 따라 달라진다.
도 2는 또 다른 일반적인 접지 능동 인덕터의 회로도이다.
도 2에 도시된 바와 같이, 일반적인 접지 능동 인덕터는, VDD, 제 1 NMOSFET(M1), 제 2 NMOSFET(M2), 제 1 전류원(
Figure 112009013303441-PAT00024
) 및 제 2 전류원(
Figure 112009013303441-PAT00025
)으로 구성된다.
이러한 일반적인 접지 능동 인덕터는, M1, M2와 각 M1, M2의 내부 캐패시턴스가 자이레이터 구조를 이루어 인덕턴스를 형성한다. 따라서, 제 1 전류원(
Figure 112009013303441-PAT00026
)과 제 2 전류원(
Figure 112009013303441-PAT00027
)을 적절히 조절하면, 사용자가 원하는 인덕턴스 값을 선택할 수 있다.
이러한 도 2에 도시된 일반적인 접지 능동 인덕터는 구조가 단순하여 작은 면적으로 구현이 가능하다는 장점이 있다. 하지만, 이러한 일반적인 접지 능동 인덕터는 높은 Q-factor를 갖기 어렵고, Q-factor와 내부 인덕턴스 값을 가변시키기 위해
Figure 112009013303441-PAT00028
값을 가변하면, 전류 소모량이 변하는 문제점이 있다. 또한, 이러한 일반적인 접지 능동 인덕터가 넓은 인덕턴스 가변 범위를 갖기 위해서는 전류의 변화폭이 커야 하는데, 전류의 변화폭이 커지면 커질수록 전류 소모량도 커지는 문제점이 있다.
도 3은 일반적인 접지 능동 인덕터의 또 다른 회로도이다. 도 3에 도시된 일반적인 접지 능동 인덕터는, 도 2에 도시된 접지 능동 인덕터의 제 1 전류원(
Figure 112009013303441-PAT00029
)과 M1 사이에 M3을 캐스캐이드(cascade) 형태로 추가시키고, 피드백 저항(R1)을 M2의 게이트 단자에 추가시킨 것이다. 이러한 접지 능동 인덕터의 전체 저항(
Figure 112009013303441-PAT00030
)는 아래의 <수학식 2>와 같다. 여기서, 전체 저항(
Figure 112009013303441-PAT00031
)은 입력 임피던스(Zin)의 실수(real) 성분을 의미한다.
Figure 112009013303441-PAT00032
<수학식 2>에서,
Figure 112009013303441-PAT00033
은 M1의 트랜스-컨덕턴스(trans-conductance)를 의미하고,
Figure 112009013303441-PAT00034
는 M2의 트랜스-컨덕턴스를 의미하고,
Figure 112009013303441-PAT00035
은 M3의 트랜스-컨덕턴스를 의미하고,
Figure 112009013303441-PAT00036
는 M2의 드레인과 소스간 컨덕턴스를 의미하고,
Figure 112009013303441-PAT00037
는 M3의 드레인과 소스간 컨덕턴스를 의미하고,
Figure 112009013303441-PAT00038
은 M1의 게이트와 소스간 캐패시턴스를 의미하고,
Figure 112009013303441-PAT00039
은 M2의 게이트와 소스간 캐패시턴스를 의미하고,
Figure 112009013303441-PAT00040
는 주파수를 의미한다.
<수학식 2>를 참조하면,
Figure 112009013303441-PAT00041
을 줄이면 전체 저항(
Figure 112009013303441-PAT00042
)이 낮아지고, 피드백 저항(R1)값을 높이면 전체 저항(
Figure 112009013303441-PAT00043
)이 낮아진다. 한편, Q-factor는 저장되는 에너지를 전제 저항(
Figure 112009013303441-PAT00044
)으로 나눈 값으로 표현된다. 따라서 <수학식 2>의 전체 저항(
Figure 112009013303441-PAT00045
)을 낮추면, Q-factor를 높일 수 있다. 하지만, 이러한 일반적인 접지 능동 인덕터는, M3을 제 1 전류원(
Figure 112009013303441-PAT00046
)과 M1 사이에 캐스캐이드 형태로 추가하기 때문에, 전압 헤드룸(Voltage headroom)의 문제와 전력 소모가 많다는 문제점이 있다. 또한, 일반적인 접지 능동 인덕터의 Q-factor와 인덕턴스 값을 가변시키기 위해
Figure 112009013303441-PAT00047
값을 가변하면, 접지 능동 인덕터 자체의 전류 소모량이 변하는 문제점이 있다. 또한, 일반적인 접지 능동 인덕터가 넓은 인덕턴스 가변 범위를 갖기 위해서는 전류의 변화폭이 커야 하는데, 전류의 변화폭이 커지면 커질수록 접지 능동 인덕터 자체의 전류 소모량이 커지는 문제점이 있다.
따라서 본 발명에서는 전류 소모량을 줄일 수 있는 능동 인덕터를 제공한다.
또한, 본 발명에서는 전류 소모량을 일정한 값으로 유지할 수 있는 능동 인덕터를 제공한다.
본 발명에 따른 능동 인덕터는, 전원(VDD)에 일단이 연결된 전류원과, 전류원의 타단에 드레인이 연결되고 접지에 소스가 연결된 제 1 MOSFET와, 전원에 드레인이 연결되고 전류원의 타단에 게이트가 연결되고 제 1 MOSFET의 게이트에 소스가 연결된 제 2 MOSFET와, 제 1 MOSFET의 게이트에 일단이 연결되고 접지에 타단이 연결된 저항과, 전류원의 타단에 일단이 연결되고 접지에 타단이 연결된 버랙터(varactor)를 포함한다.
또한, 상기 능동 인덕터는, 전류원의 타단과 제 2 MOSFET의 게이트 사이에 연결된 저항을 더 포함하는 것이 바람직하다.
또한, 상기 능동 인덕터의 제 1 MOSFET과 제 2 MOSFET은 NMOSFET인 것이 바람직하다.
또한, 상기 능동 인덕터의 제 1 MOSFET은 포화(saturation) 영역에서 동작하고, 제 2 MOSFET은 서브쓰레숄드(subthreshold) 영역에서 동작하는 것이 바람직하다.
또한, 상기 능동 인덕터의 전류원은 PMOSFET이고, PMOSFET는 게이트에 인가되는 전압에 따라 전류원에서 생성되는 전류가 가변하는 것이 바람직하다.
또한, 상기 능동 인덕터의 버랙터는 가변 캐패시터인 것이 바람직하다.
본 발명에 따른 능동 인덕터를 사용하면, 전류 소모량을 줄일 수 있고, 전류 소모량을 일정한 값으로 유지할 수 있다.
또한, 본 발명에 따른 능동 인덕터를 사용하면, 입력 임피던스의 Q-factor, 인덕턴스 및 자기 공명 주파수(Self Resonance Frequency, SRF)를 가변할 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 설명한다. 본 발명을 설명함에 있어 당업자에게 자명한 부분에 대하여는 본 발명의 요지를 흩뜨리지 않도록 생략하기로 한다. 또한 이하에서 설명되는 각 용어들은 본 발명의 이해를 돕기 위해 사용된 것일 뿐이며, 각 제조 회사 또는 연구 그룹에서는 동일한 용도임에도 불구하고 서로 다른 용어로 사용될 수 있음에 유의해야 한다.
도 4는 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 회로도이다.
도 4를 참조하면, 본 발명의 바람직한 실시 예에 따른 능동 인덕터는, 전류원(I1), 제 1 NMOSFET(M1), 제 2 NMOSFET(M2), 제 1 저항(R1), 제2 저항(R2) 및 버 랙터(Cvar1)를 포함한다.
전류원(I1)은 VDD와 V2 노드(node) 사이에 연결된다. 이러한 전류원(I1)은 PMOSFET으로 구현되는 것이 바람직하다. 전류원(I1)이 PMOSFET로 구현된 경우, PMOSFET은 게이트에 인가되는 전압(VI1)에 의해 전류의 양이 제어된다.
제 1 NMOSFET(M1)의 드레인은 V2 노드와 연결되고, 소스는 접지와 연결되며, 게이트는 V1 노드와 연결된다. 제 2 NMOSFET(M2)의 드레인은 VDD와 연결되고, 소스는 V1 노드와 연결되며, 게이트는 제 1 저항(R1)의 일단과 연결된다.
제 1 저항(R1)은 V2 노드와 제 2 NMOSFET(M2)의 게이트 사이에 연결된다. 여기서, 제 1 저항(R1)은 본 발명의 바람직한 실시 예에 따른 능동 인덕터의Q-factor를 높이는 역할을 수행한다. 따라서, 제1 저항(R1)이 없어도 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 효과를 얻을 수 있음에 유의해야 한다.
제 2 저항(R2)는 V1 노드와 접지 사이에 연결된다. 이러한 제 2 저항(R2)에 의해, 제 1 NMONFET(M1)는 포화(saturation) 영역에서 동작하게 되고, 제 2 NMOSFET(M2)은 서브쓰레숄드(subthreshold) 영역에서 동작하게 된다. 자세한 설명은 이후 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 동작을 설명하는 부분에서 설명하도록 한다.
버랙터(Cvar1)는 V2 노드와 접지 사이에 연결된다. 이러한 버랙터(Cvar1)는 가 변 캐패시터로 구성되는 것이 바람직하다. 이렇게 버랙터(Cvar1)가 가변 캐패시터로 구성하여, 버랙터(Cvar1)의 양단 전압을 조절함으로써, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 전류 소모량을 일정한 값으로 유지시켜줄 수 있다. 이에 대한 자세한 설명은 이후 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 동작을 설명하는 부분에서 설명하도록 한다.
그러면, 이하 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 동작을 살펴보기로 한다.
본 발명의 바람직한 실시 예에 따른 능동 인덕터를 동작시키는 방법에는, 제 1 NMOSFET(M1)을 포화(Saturation) 영역에서 동작시키고 제 2 NMOSFET(M2)를 서브쓰레숄드(Subthreshold) 영역에서 동작시키는 방법과, 반대로 제 1 NMOSFET(M1)를 서브쓰레숄드(Subthreshold) 영역에서 동작시키고 제 2 NMOSFET(M2)을 포화(Saturation) 영역에서 동작시키는 방법이 있다. 이러한 두 가지 방법 중 후자의 방법은, 서브쓰레숄드(Subthreshold) 영역의 동작범위가 협소하고, 포화(Saturation) 영역의 동작범위가 넓기 때문에, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 전류 소모량이 많아진다. 따라서, 본 발명의 바람직한 실시 예에 따른 능동 인덕터에 있어서는, 제2 NMOSFET(M2)를 서브쓰레숄드(Subthreshold) 영역에서 동작시키고 제 1 NMOSFET(M1)를 포화(Saturation) 영역에서 동작시키는 방법을 사용하고자 한다. 한편, 제 1 및 제2 NMOSFET(M1, M2) 모두를 서브쓰레숄드(Subthreshold) 영역에서 동작시키는 방법도 있지만, 이러한 방법도 역시 동작범 위가 협소하고, 수동 인덕터보다 낮은 Q-factor를 가지기 때문에 적합하지 못하다. 이하, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 구체적인 동작을 설명하기로 한다.
본 발명의 바람직한 실시 예에 따른 능동 인덕터의 제 1 NMOSFET(M1)를 포화(Saturation) 영역에서 동작시키기 위해서는 아래의 <수학식 3>의 조건을 만족해야 한다.
Figure 112009013303441-PAT00048
<수학식 3>에서,
Figure 112009013303441-PAT00049
은 제 1 NMOSFET(M1)의 드레인과 소스간 전압,
Figure 112009013303441-PAT00050
은 제1 NMOSFET(M1)의 게이트와 소스간 전압,
Figure 112009013303441-PAT00051
은 제1 NMOSFET(M1)의 문턱전압이다. 그리고, 제 1 NMOSFET(M1)가 서브쓰레숄드(Subthreshold) 영역에서 동작하지 못하도록 아래의 <수학식 4>의 조건을 만족해야 한다.
Figure 112009013303441-PAT00052
<수학식 4>에서,
Figure 112009013303441-PAT00053
은 제1 NMOSFET(M1)의 게이트 전압이면서 NMOSFET(M2)의 소스 전압이다. 여기서,
Figure 112009013303441-PAT00054
은 아래의 <수학식 5>에 의해 결정되므로, 제 2 저항(R2)가 충분히 큰 저항값을 가져야만 <수학식 4>의 조건을 만족할 수 있다.
Figure 112009013303441-PAT00055
<수학식 5>에서,
Figure 112009013303441-PAT00056
는 제 2 NMOSFET(M2)의 전류이다.
제 1 NMOSFET(M1)이 <수학식 3>과 <수학식 4>를 만족한 상태에서, 전류원(
Figure 112009013303441-PAT00057
)의 가변전압(VI1)이 서서히 증가하면
Figure 112009013303441-PAT00058
은 감소한다. 그러면,
Figure 112009013303441-PAT00059
과 같은
Figure 112009013303441-PAT00060
도 감소하고, 결국
Figure 112009013303441-PAT00061
도 감소한다. 또한, 제 2 NMOSFET(M2)의 게이트 전압이면서 제 1 NMOSFET(M1)의 드레인 전압인
Figure 112009013303441-PAT00062
도 감소한다. 따라서,
Figure 112009013303441-PAT00063
와
Figure 112009013303441-PAT00064
도 감소한다. 이 경우, 아래의 <수학식 6>의 조건하에서 제 2 NMOSFET(M2)은 서브쓰레숄드(Subthreshold) 영역에서 동작한다.
Figure 112009013303441-PAT00065
<수학식 6>에서,
Figure 112009013303441-PAT00066
는 제 2 NMOSFET(M2)의 게이트와 소스간 전압,
Figure 112009013303441-PAT00067
는 제 2 NMOSFET(M2)의 문턱전압이다.
이러한 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 동작에 따른 결과값들을 아래의 <표 1>에 나타내었다.
Figure 112009013303441-PAT00068
(V)		 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
Figure 112009013303441-PAT00069
(mA)		 5.93 5.59 5.2 4.75 4.26 3.72 3.14 2.56 1.99 1.45 0.96
Figure 112009013303441-PAT00070
(mA)		 5.71 5.37 4.99 4.55 4.06 3.52 2.96 2.38 1.82 1.28 0.80
Figure 112009013303441-PAT00071
(mA)		 0.22 0.22 0.21 0.20 0.20 0.20 0.18 0.18 0.17 0.17 0.16
Figure 112009013303441-PAT00072
(V)		 1.23 1.22 1.2 1.19 1.17 1.15 1.12 1.1 1.07 1.04 1
Figure 112009013303441-PAT00073
(V)		 0.752 0.741 0.729 0.715 0.698 0.679 0.658 0.635 0.609 0.579 0.546
Figure 112009013303441-PAT00074
(V)		 0.478 0.479 0.471 0.475 0.472 0.471 0.462 0.465 0.461 0.461 0.454
단,
Figure 112009013303441-PAT00075
,
Figure 112009013303441-PAT00076
<표 1>은 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 전류원(
Figure 112009013303441-PAT00077
)의 전압(
Figure 112009013303441-PAT00078
)을 가변한 경우의 총 전류 소모량(
Figure 112009013303441-PAT00079
),
Figure 112009013303441-PAT00080
,
Figure 112009013303441-PAT00081
,
Figure 112009013303441-PAT00082
,
Figure 112009013303441-PAT00083
,
Figure 112009013303441-PAT00084
의 변화를 보여준다. 여기서,
Figure 112009013303441-PAT00085
,
Figure 112009013303441-PAT00086
의 값은 TSMC 0.18
Figure 112009013303441-PAT00087
라이브러리를 사용하여 캐이던스 툴(Cadence tool)로 구한 값이다.
이러한 <표 1>을 참조하면, 앞서 상술한 바와 같이,
Figure 112009013303441-PAT00088
의 전압이 감소하면
Figure 112009013303441-PAT00089
의 전압도 감소하는 것을 보여준다. 그리고
Figure 112009013303441-PAT00090
이 0~1V일 때, 이므로, 제 2 NMOSFET(M2)은 서브쓰레숄드(Subthreshold) 영역에서 동작하는 것을 확인할 수 있다. 또한,
Figure 112009013303441-PAT00091
이 0~1V일 때,
Figure 112009013303441-PAT00092
,
Figure 112009013303441-PAT00093
이므로, 제 1 NMOSFET(M1)은 포화(Saturation) 영역에서 동작하는 것을 확인할 수 있다.
아래의 <표 2>는 도 3에 도시된 일반적인 접지 능동 인덕터의
Figure 112009013303441-PAT00094
값을 변화시켰을 때, 총 전류 소모량(
Figure 112009013303441-PAT00095
)의 변화를 보여주는 표이다.
VI1 (V) 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
Itotal (mA) 14.5 14.3 14 13.7 13.3 12.9 12.3 10.3 10.1 9.62 8.67
<표 2>를 <표 1>와 대비하여 살펴보면, 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터는 도 3에 도시된 일반적인 접지 능동 인덕터보다 더 낮은 전류 소모량을 가짐을 확인할 수 있다. 이러한 전류 소모량의 차이를 도 5에 나타내었다.
도 5는 도 3에 도시된 일반적인 접지 능동 인덕터와 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 총 전류 소모량(
Figure 112009013303441-PAT00096
)을 비교한 그래프이다.
도 5를 참조하면, 앞서 살핀바와 같이, 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터가 도 3에 도시된 일반적인 접지 능동 인덕터보다 더 낮은 전류 소모량을 가짐을 확인할 수 있다.
이와 같이, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 제 1 NMOSFET(M1)가 포화 영역에서 동작하고, 제 2 NMOSFET(M2)가 서브쓰레숄드 영역에서 동작하는 경우, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 총 전류 소모량은 종래의 일반적인 능동 인덕터의 전류 소모량(평균 10mA이상)보다 훨씬 낮음을 확인할 수 있다.
도 6 내지 도 7은 바렉터(
Figure 112009013303441-PAT00097
)의 전압(
Figure 112009013303441-PAT00098
)이 1.8V로 고정된 경우,
Figure 112009013303441-PAT00099
에 따라 변하는 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 입력 임피던스(
Figure 112009013303441-PAT00100
)의 Q-factor, 인덕턴스, SRF를 나타낸 그래프이다.
도 6은
Figure 112009013303441-PAT00101
에 따라 변하는 Q-factor의 값을 나타낸 그래프이다. 도 6에 도시된 바와 같이,
Figure 112009013303441-PAT00102
이 0.8V일 때 가장 높은 Q-factor 값을 가짐을 확인할 수 있다.
도 7은
Figure 112009013303441-PAT00103
에 따라 변하는 인덕턴스 값을 나타낸 그래프이다.
한편, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의
Figure 112009013303441-PAT00104
을 가변하면, 일반적인 능동 인덕터와 비교하여 볼 때, 낮은 전류 소모량을 가지지만, 능동 인덕터의 총 전류 소모량(
Figure 112009013303441-PAT00105
)이
Figure 112009013303441-PAT00106
에 따라 변하는 문제가 발생한다. 이렇게 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 전류 소모량이 변하는 문제를 개선하기 위해서,
Figure 112009013303441-PAT00107
을 소정의 전압으로 고정하고, 버랙터의 양단 전압(
Figure 112009013303441-PAT00108
)을 가변하였다. 이 때의 실험 결과는 아래의 <표 3>과 같다.
Vvar1 (V) 0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
Itotal (mA) 1.99 1.99 1.99 1.99 1.99 1.99 1.99 1.99 1.99 1.99 1.99
<표 3>를 참조하면, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 버랙터의 양단 전압(
Figure 112009013303441-PAT00109
)이 가변할 때, 총 전류 소모량(
Figure 112009013303441-PAT00110
)은 변화가 없는 것을 확인할 수 있었다. 즉, 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 버랙터의 양단 전압을 가변하면, 일반적인 능동 인덕터와 달리 전류 소모량이 변하지 않는다.
도 8 내지 도 9는 전류원의 전압(
Figure 112009013303441-PAT00111
)을 0.8V로 고정시켰을 때, 버랙터의 전압(
Figure 112009013303441-PAT00112
)에 따라 변하는 입력 임피던스(
Figure 112009013303441-PAT00113
)의 Q-factor, 인덕턴스, SRF를 나타낸 그래프이다.
도 8은 버랙터의 전압(
Figure 112009013303441-PAT00114
)에 따라 변하는 Q-factor의 그래프이다. 도 6의 그래프와 비교해 볼 때, 도 8의 그래프가 더 선형적으로 변하는 것을 확인할 수 있다. 또한, 버랙터의 전압(
Figure 112009013303441-PAT00115
)이 1.8V일 때, 가장 높은 Q-factor 값을 갖게 됨을 확인할 수 있다.
도 9는 버랙터의 전압(
Figure 112009013303441-PAT00116
)에 따라 변하는 인덕턴스의 그래프이다. 도 7의 그래프와 비교해 볼 때, 도 9의 그래프가 더 선형적으로 변하는 것을 확인할 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 일반적인 자이레이터(gyrator)-C의 회로도,
도 2는 일반적인 접지 능동 인덕터의 회로도,
도 3은 또 다른 일반적인 접지 능동 인덕터의 회로도,
도 4는 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 회로도,
도 5는 도 3에 도시된 일반적인 접지 능동 인덕터와 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의 총 전류 소모량을 비교한 그래프,
도 6은 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의
Figure 112009013303441-PAT00117
(전류원의 전압)의 변화에 따른 Q-factor를 도시한 그래프,
도 7은 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의
Figure 112009013303441-PAT00118
(전류원의 전압)의 변화에 따른 인덕턴스를 도시한 그래프,
도 8은 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의
Figure 112009013303441-PAT00119
(바렉터의 전압)의 변화에 따른 Q-factor을 도시한 그래프,
도 9는 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 능동 인덕터의
Figure 112009013303441-PAT00120
(바렉터의 전압)의 변화에 따른 인덕턴스를 도시한 그래프.

Claims (6)

  1. 능동 인덕터에 있어서,
    전원(VDD)에 일단이 연결된 전류원과,
    상기 전류원의 타단에 드레인이 연결되고, 접지에 소스가 연결된 제 1 MOSFET와,
    상기 전원에 드레인이 연결되고, 상기 전류원의 타단에 게이트가 연결되고, 상기 제 1 MOSFET의 게이트에 소스가 연결된 제 2 MOSFET와,
    상기 제 1 MOSFET의 게이트에 일단이 연결되고, 상기 접지에 타단이 연결된 저항과,
    상기 전류원의 타단에 일단이 연결되고, 상기 접지에 타단이 연결된 버랙터(varactor)
    를 포함하는, 능동 인덕터.
  2. 제 1 항에 있어서,
    상기 전류원의 타단과 상기 제 2 MOSFET의 게이트 사이에 연결된 저항을 더 포함하는, 능동 인덕터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 MOSFET과 상기 제 2 MOSFET은 NMOSFET인, 능동 인덕터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 MOSFET은 포화(saturation) 영역에서 동작하고, 상기 제 2 MOSFET은 서브쓰레숄드(subthreshold) 영역에서 동작하는, 능동 인덕터.
  5. 제 4 항에 있어서,
    상기 전류원은 PMOSFET이고, 상기 PMOSFET는 게이트에 인가되는 전압에 따라 상기 전류원에서 생성되는 전류가 가변하는, 능동 인덕터.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 버랙터는 가변 캐패시터인, 능동 인덕터.
KR1020090018429A 2009-03-04 2009-03-04 능동 인덕터 KR101043668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090018429A KR101043668B1 (ko) 2009-03-04 2009-03-04 능동 인덕터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090018429A KR101043668B1 (ko) 2009-03-04 2009-03-04 능동 인덕터

Publications (2)

Publication Number Publication Date
KR20100099873A true KR20100099873A (ko) 2010-09-15
KR101043668B1 KR101043668B1 (ko) 2011-06-24

Family

ID=43006018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018429A KR101043668B1 (ko) 2009-03-04 2009-03-04 능동 인덕터

Country Status (1)

Country Link
KR (1) KR101043668B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312294A (zh) * 2013-06-08 2013-09-18 上海集成电路研发中心有限公司 有源电感
EP2814171A3 (en) * 2013-06-14 2015-03-11 Fujitsu Limited Variable inductor circuit and high frequency circuit
CN105071784A (zh) * 2015-07-19 2015-11-18 北京工业大学 一种宽频带、高q值有源电感
EP4307562A1 (en) * 2022-07-13 2024-01-17 NXP USA, Inc. Analog amplitude pre-distortion circuit and method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10958248B1 (en) 2020-05-27 2021-03-23 International Business Machines Corporation Jitter attenuation buffer structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101393A (ja) 1998-09-22 2000-04-07 Japan Radio Co Ltd アクティブインダクタ
JP4458754B2 (ja) * 2003-03-04 2010-04-28 株式会社ルネサステクノロジ Ｌ負荷差動回路
KR20080112813A (ko) * 2007-06-22 2008-12-26 주식회사 동부하이텍 능동 인덕터를 이용한 전압제어 발진기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312294A (zh) * 2013-06-08 2013-09-18 上海集成电路研发中心有限公司 有源电感
EP2814171A3 (en) * 2013-06-14 2015-03-11 Fujitsu Limited Variable inductor circuit and high frequency circuit
US9374065B2 (en) 2013-06-14 2016-06-21 Fujitsu Limited Variable inductor circuit and high frequency circuit
CN105071784A (zh) * 2015-07-19 2015-11-18 北京工业大学 一种宽频带、高q值有源电感
EP4307562A1 (en) * 2022-07-13 2024-01-17 NXP USA, Inc. Analog amplitude pre-distortion circuit and method

Also Published As

Publication number Publication date
KR101043668B1 (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
He et al. A 2.5-GHz low-power, high dynamic range, self-tuned Q-enhanced LC filter in SOI
Berny et al. A wideband low-phase-noise CMOS VCO
JP4481590B2 (ja) アクティブインダクタンス回路及び差動アンプ回路
JP3599627B2 (ja) 能動インダクタ
US8098109B2 (en) Differential varactor circuit for a voltage controlled oscillator
KR101043668B1 (ko) 능동 인덕터
US9935583B2 (en) Power amplifier circuit
US20130143511A1 (en) Method and Apparatus of an Input Resistance of a Passive Mixer to Broaden the Input Matching Bandwidth of a Common Source/Gate LNA
Wu et al. Frequency tuning range extension in LC-VCOs using negative-capacitance circuits
US20110018646A1 (en) Lc voltage-controlled oscillator
US20110109396A1 (en) Resonance type oscillation circuit and semiconductor device
US8237531B2 (en) Tunable high quality factor inductor
US20140368286A1 (en) Low Noise Voltage Controlled Oscillator
US20090072919A1 (en) Voltage-controlled oscillator with wide oscillation frequency range and linear characteristics
Ben Hammadi et al. RF and microwave reconfigurable bandpass filter design using optimized active inductor circuit
Manjula et al. Design of low power low noise tunable active inductors for multiband RF front end communication circuits
KR100860794B1 (ko) 이중대역 저잡음 증폭기
US7583166B2 (en) Inductor Q factor enhancement apparatus has bias circuit that is coupled to negative resistance generator for providing bias signal
Christensen et al. A high dynamic range programmable CMOS front-end filter with a tuning range from 1850 to 2400 MHz
US20060055477A1 (en) Voltage controlled oscillator using complementary transistors
Ghorbel et al. A subthreshold low-power CMOS LC-VCO with high immunity to PVT variations
Manjula et al. A 1GHz current reuse low noise amplifier with active inductor load
KR100800791B1 (ko) 궤환 병렬회로를 이용한 능동 인덕터
Li et al. An integrated 1.5 V 6 GHz Q-enhanced LC CMOS filter with automatic quality factor tuning using conductance reference
Maheshwari et al. Design & optimization of switched capacitor array based differential CMOS LC VCO for wide band application

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee