KR20100098319A - 가요성 기판 상에 전자 장치를 형성하기 위한 방법 및 전자 장치 - Google Patents
가요성 기판 상에 전자 장치를 형성하기 위한 방법 및 전자 장치 Download PDFInfo
- Publication number
- KR20100098319A KR20100098319A KR1020100017241A KR20100017241A KR20100098319A KR 20100098319 A KR20100098319 A KR 20100098319A KR 1020100017241 A KR1020100017241 A KR 1020100017241A KR 20100017241 A KR20100017241 A KR 20100017241A KR 20100098319 A KR20100098319 A KR 20100098319A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electronic device
- forming
- master
- flexible substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 153
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000003750 conditioning effect Effects 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 31
- 230000001143 conditioned effect Effects 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 9
- 239000004033 plastic Substances 0.000 claims description 20
- 229920003023 plastic Polymers 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 5
- HIZCTWCPHWUPFU-UHFFFAOYSA-N Glycerol tribenzoate Chemical compound C=1C=CC=CC=1C(=O)OCC(OC(=O)C=1C=CC=CC=1)COC(=O)C1=CC=CC=C1 HIZCTWCPHWUPFU-UHFFFAOYSA-N 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 27
- 239000010409 thin film Substances 0.000 description 17
- 238000000151 deposition Methods 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000000314 lubricant Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- -1 as described earlier Polymers 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 208000003164 Diplopia Diseases 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012744 reinforcing agent Substances 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920001059 synthetic polymer Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명의 가요성 기판 상에 전자 장치를 형성하기 위한 방법에 따르면, 가요성 기판의 표면이 컨디셔닝되어, 그 전도성을 증가시켜 컨디셔닝된 기판 표면을 제공한다. 마스터 표면이 컨디셔닝된 기판 표면에 각인된다. 이어서, 마스터 표면은 컨디셔닝된 기판 표면으로부터 이형되어, 기판 상에 회로측 표면을 형성한다. 그 후, 전자 장치는 회로측 표면 상에 형성된다. 기판은 상기 방법 동안에 캐리어 상에 지지될 수 있다.
Description
본 발명은 일반적으로는 전자 장치 제조, 더 구체적으로는 전자 장치 제조용 플렉서블 기판에 관한 것으로, 상기 기판 표면은 마스터 표면에 대한 적합도에 의해 컨디셔닝된다.
전자 광학 어레이 및 디스플레이 패널을 비롯한 소정 범위의 장치에 사용하기 위한 가요성 회로의 개발에 관심이 있다. 그러나, 스위칭 및 드라이버 회로에 사용되는 가요성 금속 및 플라스틱 기판 상에 박막 트랜지스터(TFT) 장치를 제조하기 위한 제안된 해결방안은 상업적인 성공에 이르지 못하였다.
통상적으로, 박막 트랜지스터 장치는 강성 기판 일반적으로 유리 또는 실리콘 상에 공지된 일련의 퇴적, 패터닝 및 에칭 공정을 이용하여 제조되었다. 예를 들어, 비결정질 실리콘 박막 트랜지스터 장치에는 기판 상에 알루미늄, 크롬 또는 몰리브덴과 같은 금속과, 비결정질 실리콘 반도체와, SiO2 또는 Si3N4와 같은 절연체의 퇴적, 패터닝 및 에칭이 필요하다. 반도체 박막 필름은 수 나노미터(nm)부터 수백 나노미터까지의 범위의 전형적인 두께를 가진 층에 형성되고, 중간층은 약 수 미크론의 두께를 가지고 있으며, 강성 기판 위에 놓여 있는 절연 표면 위에 형성될 수 있다.
강성 기판에 대한 요건은 제조 공정 자체의 요구에 대체로 기초하고 있다. 강성은 제조 시스템이 다양한 제조 단계에 대해 기판을 적소에 보다 정확하게 맞추는 것을 가능하게 한다. 열적 특성 또한 특히 연관성이 있다. 박막 트랜지스터 장치는 비교적 고온에서 제조되어, 열팽창 특성 때문에 많은 유형의 플라스틱 및 어떤 금속으로는 가공되기 어렵다. 이에 따라, 성공적으로 사용된 기판 재료의 범위가 일반적으로 유리, 석영, 또는 다른 강성의 실리콘계 재료로 다소 한정된다.
박막 트랜지스터 장치는 소정 유형의 금속 포일 및 플라스틱 기판 상에 성공적으로 형성되어 왔고, 이것은 그 제조를 허용하는 가요성에 대한 적어도 몇 가지 조치가 있다는 것을 의미한다. 그러나, 고유한 문제점으로는, 기판과 박막 트랜지스터 재료 사이의 재료 불화합성과, 기판과 장치 층 사이의 열팽창 부조화와, 평면도 또는 평활도와 표면 형태로 인한 어려움이 있다. 상업화를 실현시키기 위해 이러한 문제점을 만족스럽게 해결할 것이 요망된다.
박막 트랜지스터의 제조 공정에는 많은 유형의 플라스틱 기판이 사용될 수 없는 수준의 온도를 포함하는 일반적으로 125 내지 300 ℃ 범위의 온도가 필요하다. 따라서, 마루야먀 등의 명의의 미국 특허 제 7,045,442 호에 언급되어 있는 바와 같이 박막 트랜지스터가 플라스틱 기판 상에 직접 형성될 수 없다고 널리 생각된다.
그라프(Graff) 등의 명의의 미국 특허 제 6,492,026 호에는 비교적 높은 유리 천이 온도(Tg), 일반적으로 120℃ 이상을 갖는 가요성 플라스틱 기판의 사용이 개시되어 있다. 그러나, 이러한 기판이 이러한 범위를 훨씬 초과하는 통상적인 박막 트랜지스터 제조 온도를 견디는 능력은 의문스럽다. 더욱이, 이러한 플라스틱을 사용하기 위해, 다중 배리어 층을 사용하는 것과 같이 스크래치 손상 및 수분 침투로부터 형성된 장치 및 기판을 보호하는 데에 상당한 노력이 소비된다. 그라프 등의 상기 미국 특허 제 6,492,026 호에 기재된 바와 같은 고성능 플라스틱의 사용은 열팽창의 난점{열팽창 계수(CTE)를 사용하여 표현됨)을 여전히 남겨두고 있다. 이러한 유형의 해결방안은 일반적으로 추가의 평탄층 및 격리층과 플라스틱을 보호하기 위한 공정을 필요로 한다.
하나의 문제점은 평면도(planarity)라고도 지칭되는 기판의 표면 품질에 관한 것이다. 박막 트랜지스터 제조는 기판 표면이 오직 약 50nm의 피크 대 피크 조도로 극히 매끄러울 것이 요구된다. 그러나, 이러한 수준의 매끄러움은 특수 공구 또는 다른 플라스틱의 처리 없이는 달성하기 매우 어렵다. 스핀 코팅 또는 다른 증착 기법과 같은 방법에서조차도 이러한 수준의 매끄러움을 반복적이고 저비용으로 달성할 수 없다.
프렌치(French) 등의 명의의 "액티브 매트릭스 디스플레이 및 플라스틱 기판을 갖는 다른 전자 장치"라는 발명의 명칭을 가진 미국 특허 출원 공보 제 2007/0091062 호에는 먼저 유리 캐리어 판 상에 기판 재료를 그들 사이에 선택적인 해제층을 구비한 상태로 퇴적함으로써, 가요성 기판을 형성한다. 이어서, 일단 기판 두께가 달성되면, 노출된 기판 표면은 하나 이상의 추가의 층을 추가하는 것과 같은 평탄화 처리되고, 박막 트랜지스터 어레이와 같은 회로 구성부품이 그 위에 제조될 수 있다. 구성부품 제조 공정의 말기에, 기판 및 그 회로는 이어서 예를 들어 레이저 해제 처리를 이용하여 유리 캐리어로부터 제거될 수 있다.
프렌치 등의 명의의 미국 특허 출원 제 2007/0091062 호에 개시되어 있는 것과 같은 방법으로, 스핀 코팅과, 블레이드를 이용한 스키빙(skiving), 또는 다양한 인쇄 기법과 같은 퇴적 방법을 이용하여, 매끄럽고 균일한 표면을 제공하도록 관리된다.
그러나, 스핀 코팅 및 다른 고정밀 증착 방법을 사용하여도, 증착된 기판의 표면은 회로 레이 다운이 시작하기 이전에 평탄화를 개선하기 위한 추가의 단계가 여전히 필요할 수 있다. 또한, 통상적인 해결방안은 표면을 매끄럽게 하는 것이고, 표면 매끄러움을 제공할 뿐 아니라, 기판에 하나 이상의 릴리프 형상부를 제공하는 용례가 있을 수 있다.
캐리어 상에 가요성 기판을 지지하기 위한 다양한 기법이 개발되었다. 예를 들어, "그 위에 형성된 전자 장치를 가진 가요성 기판"이라는 발명의 명칭으로 커르(Kerr) 등에 의해 2006년 7월 31일자로 출원된 미국 특허 출원 번호 제 11/461,080 호와, "전자 장치와 트레이스를 구비한 가요성 기판"이라는 발명의 명칭으로 커르 등에 의해 2006년 10월 3일자로 출원된 미국 특허 출원 번호 제 11/538,173 호를 참조하라. 이러한 출원의 각 개시 내용은 본 출원의 명세서에 참조로서 통합되어 있다.
이에 따라, 가요성 기판으로서 플라스틱의 사용을 개발 및 확장하는 데에 비록 관심이 있을지라도, 평탄화와 같은 표면 처리에 추가의 단계가 여전히 필요함을 알 수 있다.
본 발명은 전자 장치 제조용의 가요성 기판에 대한 필요성을 해결하는 것을 목적으로 하고 있다.
이러한 목적을 고려하여, 본 발명은 전성을 증가시켜서 컨디셔닝된 기판 표면을 제공하도록 가요성 기판의 표면을 컨디셔닝하는 단계와, 상기 컨디셔닝된 기판 표면에 맞닿아 마스터 표면을 각인시키는 단계와, 상기 컨디셔닝된 기판 표면으로부터 마스터 표면을 이형시켜서, 기판 상에 회로측 표면을 형성하는 단계와, 회로측 표면 상에 전자 장치를 형성하는 단계를 포함하는 가요성 기판 상에 전자 장치를 형성하기 위한 방법을 제공한다. 기판은 상기 방법 동안에 캐리어 상에 지지될 수 있다. 본 발명은 또한 기재된 방법에 따라 제조된 전자 장치를 제공한다.
본 발명의 특징은, 그 위에 전자 장치의 제조를 위해 적절하게 컨디셔닝되는 표면을 구비한 가요성 기판을 제공하는 것이다. 본 발명의 실시예를 이용하여 사용가능한 가요성 기판의 범위는 다양한 유형의 플라스틱 및 소정의 금속을 포함할 수 있다.
본 발명의 장점은 마스터 표면을 따라 형상화되고, 유리 또는 다른 재료로 형성된 캐리어와 함께 사용될 수 있는 회로측 표면을 가진 기판을 제공하는 것이다.
본 발명의 예시적인 실시예가 도시 및 기재되어 있는 도면과 관련하여 이하의 발명의 상세한 설명을 읽는다면 본 발명의 이러한 목적 및 다른 목적과, 특징과, 이점은 당업자에게 명확해질 것이다.
도 1은 캐리어 상에 지지되는 가요성 기판에 형성되는 전자 장치의 측면도,
도 2a는 본 발명에 따라 기판 표면을 컨디셔닝하기 위해 사용되는 구성부품을 보여주는 개략적인 분해 측면도,
도 2b는 기판 표면을 컨디셔닝하도록 결합되어 있는 도 2a의 구성부품에 대한 측면도,
도 2c는 압력판의 분리가 뒤따르는 도 2b의 구성부품이 도시되어 있는 도면,
도 2d는 기판의 표면으로부터 컨디셔닝 마스터의 분리가 뒤따르는 도 2c의 구성부품이 도시되어 있는 도면,
도 3은 본 발명의 실시예의 표면 제공에 사용되는 구성부품의 분해도,
도 4는 다수의 형상부를 갖는 마스터 표면을 복제하기 위해 처리된 기판 표면의 분해 사시도,
도 5는 일 실시예에서의 기판의 회로측 표면으로부터의 마스터 표면의 해제를 보여주는 분해 단면도,
도 6a, 도 6b 및 도 6c는 단일 압력 롤러를 이용하여 기판 표면을 형성하는 일련의 방법을 도시하고 있는 도면,
도 7a 및 도 7b는 한 쌍의 압력 롤러 사이의 닙에서 기판 표면을 처리하기 위한 단계를 도시하고 있는 도면,
도 8은 기판 제조에 사용되는 패턴화된 마스터 롤러의 사시도,
도 9의 (a) 및 (b)는 본 발명의 방법에 따라 제공되는 기판의 표면 상의 전자 장치의 형성을 보여주는 측면도.
도 2a는 본 발명에 따라 기판 표면을 컨디셔닝하기 위해 사용되는 구성부품을 보여주는 개략적인 분해 측면도,
도 2b는 기판 표면을 컨디셔닝하도록 결합되어 있는 도 2a의 구성부품에 대한 측면도,
도 2c는 압력판의 분리가 뒤따르는 도 2b의 구성부품이 도시되어 있는 도면,
도 2d는 기판의 표면으로부터 컨디셔닝 마스터의 분리가 뒤따르는 도 2c의 구성부품이 도시되어 있는 도면,
도 3은 본 발명의 실시예의 표면 제공에 사용되는 구성부품의 분해도,
도 4는 다수의 형상부를 갖는 마스터 표면을 복제하기 위해 처리된 기판 표면의 분해 사시도,
도 5는 일 실시예에서의 기판의 회로측 표면으로부터의 마스터 표면의 해제를 보여주는 분해 단면도,
도 6a, 도 6b 및 도 6c는 단일 압력 롤러를 이용하여 기판 표면을 형성하는 일련의 방법을 도시하고 있는 도면,
도 7a 및 도 7b는 한 쌍의 압력 롤러 사이의 닙에서 기판 표면을 처리하기 위한 단계를 도시하고 있는 도면,
도 8은 기판 제조에 사용되는 패턴화된 마스터 롤러의 사시도,
도 9의 (a) 및 (b)는 본 발명의 방법에 따라 제공되는 기판의 표면 상의 전자 장치의 형성을 보여주는 측면도.
또한, 본 명세서에 참고용으로 통합되어 있는 "유지 형상부를 갖는 캐리어 상에 형성되는 기판 및 최종 전자 장치"라는 발명의 명칭으로 트레드웰(Tredwell) 등에 의해 2009년 2월 27일자로 출원되rh, 공동 양수되어 계류 중인 미국 특허 출원 제 12/394,518 호를 참조하라.
이하의 발명의 상세한 설명에서 구체적으로 설명되거나 도시되지 않은 구성요소는 당업자에게 공지되어 있는 다양한 형태를 취할 수 있다.
본 출원에 제시된 도면은 전체 공간 관계와 기판 상의 퇴적을 위한 층의 구성을 나타내고, 축적에 맞게 도시되어 있지 않을 수 있다. 본 출원의 설명에서 용어가 사용될 때, "플라스틱"이란 경화제, 충전재, 강화제, 착색제 및 가소제와 같은 다른 성분과 화합될 수 있는 폴리머 합성 수지로부터 일반적으로 제조되는 고분자 화합물 성분을 갖는 재료를 의미한다. "수지"는 합성 폴리머 또는 자연 발생 폴리머일 수 있다. 플라스틱은 그 최종 상태에서 고체이고, 최종 물품으로의 그 제조 또는 처리 동안의 소정의 단계에서 플로우(flow)에 의해 성형될 수 있다. 플라스틱은 일반적으로 용매가 적절한 속도로 증발될 수 있는 경화 공정을 이용하여 형성된다. 경화는 또한 자외선 또는 다른 에너지 공급원을 이용하여 수행될 수 있다. 플라스틱은 열가소성 재료와 열경화성 재료를 포함하고 있다. 본 발명의 개시 내용의 문장에서 사용되는 "가요성"이란 용어는 일반적으로 약 1.5 mm보다 얇은 시트 재료를 의미한다.
당업자에 의해 이해되는 바와 같이, "전성(malleable)"이라는 용어는 해머 가공, 매끄러운 다이 또는 피쳐드 다이(featured die)를 이용한 프레스 가공, 또는 매끄러운 또는 피쳐드 롤러(featured roller)를 이용한 프레스 가공에 의해 연신되거나 성형될 수 있는 재료를 의미한다. 따라서, 이러한 재료로 제조되는 기판의 노출된 표면은 마스터 표면으로부터의 각인을 수용 및 보유하기에 충분히 유연성이 있다. 특정 기판 재료에 필요한 전성은 대개 재료 자체에 의존하고, 다른 폴리머 또는 금속과의 소정의 실험이 필요할 수 있다.
도 1을 참조하면, 앞서 언급한 미국 특허 출원 번호 제 11/461,080 호에 기재되어 있는 해결방안을 이용하여 캐리어(18) 상에 형성된 전자 장치(10)가 도시되어 있다. 컨덕터, 박막 트랜지스터, 다이오드와 같은 박막 구성부품(12) 또는 다른 구성부품이 플라스틱 필름 또는 금속 포일과 같은 가요성 기판(20) 상에 형성되어 있다. 장치 제조 중에, 기판(20)은 박막 장치 제조에 필요한 처리 온도 및 조건의 범위에 걸쳐서 기판(20)에 수치 안정성을 제공하는 캐리어(18) 상에 지지되어 있다.
선택적인 평탄층 또는 격리층(14)이 일반적으로 구성부품을 형성하기 이전에 기판(20) 상에 부착된다. 이 층은 표면을 매끄럽게 하고, 박막 회로 제조에 요구되는 필요한 표면 품질을 제공하는 데에 도움을 준다. 평탄층(14)의 두께는 이 층이 형성되는 표면의 조도에 따라 달라진다. 평탄화 처리가 필요한 경우에는 언제나, 평탄층을 가능한 얇게 제조하는 것이 유리하다. TFT 및 유사 장치에 있어서, 이 표면에는, 약 0.2 내지 0.3 미크론 미만, 바람직하게는 50 nm 미만의 최소 표면 조도가 요구된다.
도 2a 내지 도 2d에는 기판(20)의 회로측 표면(28)의 형성 방법 또는 순서에 대한 일 실시예가 도시되어 있다. 기판(20)은 먼저 그 표면이 전성이 증가된 상태가 되도록 처리된다. 열이 기판(20)을 지지 또는 유지시키는 지지부(40)에 가해진다. 별법으로서, 본 발명에 따라, 기판(20)은 캐리어(18)에 의해 지지되는 한편, 2개의 구성부품은 지지부(44)에 의해 유지되거나 지지된다. 다른 경우에, 마스터(30)가 기판(20)의 회로측 표면(28)에 부착된다. 마스터(30)는 도시되어 있는 바와 같이 그 하부면에 마스터 표면(32)을 포함하고 있는데, 이 마스터 표면은 사용 시에 도 2b에 도시되어 있는 바와 같은 기판(20)의 컨디셔닝된 전성 표면에 각인된다. 이어서, 압력판(40) 또는 다른 압력 공급원을 사용하여 마스터 표면(32)을 회로측 표면(28)에 맞대어 가압한다. 그 후, 도 2c에 도시되어 있는 바와 같이 압력판(40)이 제거된다. 도 2d에는 마스터 표면(32)을 해제하는 것이 도시되어 있다. 최종 회로측 표면(28)은 마스터 표면(32)의 임프린트(imprint)를 갖게 된다. 선택적인 평탄층(도시되어 있지 않음)은 그 후 회로측 표면(28)의 상부에 필요하거나 필요하지 않을 수 있다. 그 후, 기판(20), 또는 경우에 따라서 기판(20) 및 캐리어(18)의 조합체가 지지부(44)로부터 제거되거나, 또는 이하의 추가 처리가 제거될 수 있다.
도 3의 분해도에는 회로측 표면(28)을 형성하는 데에 사용될 수 있는 구성요소에 대한 다른 실시예가 도시되어 있다. 여기서, 마스터(30)는 시트 재료이고, 비교적 강성 또는 가요성일 수 있다. 마스터(30)는 회로측 표면(28)에 매우 매끄러운 표면을 제공하도록 매끄러울 수 있다. 선택적으로, 도 3 및 도 4에 도시되어 있는 바와 같이, 마스터(30)는 그 하부 상에서 도시되어 있는 바와 같이 패턴화되어 회로측 표면(28) 상에 패턴을 각인할 수 있다. 형성된 패턴은 예를 들어, 전자 장치(10)의 구조 중 일부를 포함할 수 있다. 마스터(30)는 유리, 금속, 또는 고 다듬질면을 가질 수 있는 다른 재료일 수 있다. 변형예로서, 마스터(30)는 예를 들어 이형제 또는 다른 중간 재료에 의해 기판(20)의 표면에 접착되는 것을 방지하는 플라스틱 시트 재료일 수 있다. 기판(20)은 도 1에 도시되어 있는 캐리어(18) 상에, 도 3에 도시되어 있는 캐리어(26) 상에, 또는 소정의 다른 방법으로 지지될 수 있다.
마스터(30)의 각인을 수용하기 위해 더 전성이 있도록 기판(20) 표면의 컨디셔닝을 위해 유용한 다수의 방법이 있다. 도 2a 내지 도 2d의 실시예에 있어서, 열이 사용된다. 기판(20), 마스터(30), 압력판(40), 또는 이들 구성요소의 조합체에 열을 가할 수 있다. 변형예에 있어서, 용제가 재료를 연화시키고 그 전성을 증대시키기 위해 기판(20)의 표면에 가해질 수 있다. 또 다른 변형예에서와 같이, 비경화 또는 부분적으로 경화된 폴리머도 사용될 수 있다. 그 후, 마스터(30)의 제거 후에 경화가 수행된다.
마스터 표면(32)의 해제가 임의의 다수의 방법으로 가능할 수 있다. 열 또는 용제를 가하여 그 제거를 도울 수 있다. 변형예에 있어서, 마스터(30)가 손상없이 회로측 표면(28)으로부터 박리될 수 있도록 이형제의 광코팅이 처리 이전에 중간 재료로서 사용될 수 있다. 특별한 재료에 대한 적절한 이형제의 선택은 플라스틱 제조 기술의 당업자에게 잘 알려진 기술일 수 있다. 이어서, 세심한 세정이 수행되어 전자 장치 제조 단계로 진행되기 이전에 회로측 표면(28)으로부터 중간 재료를 제거한다. 다른 실시예에 있어서, 진공을 이용하여 분리 동안에 더 견고하게 기판(20) 또는 마스터(30)를 유지할 수 있다.
별개의 압력판(40)의 사용은 선택적이다. 도 4 및 도 5에는, 마스터(30)는 기판(20)의 표면과 맞닿아 가압될 때 혼자서 충분한 힘을 전달할 수 있도록 충분히 강하다. 도 4의 마스터(30)는 마스터 표면(32) 상에 형성된 다수의 형상부(34)를 갖도록 패턴화된다. 마스터(30)의 표면이 기판(20)의 표면과 맞닿아 각인되는 단계가 후속되면, 마스터(30) 상에 제공된 형상부(34)를 복제한 형상부(24)가 기판(20) 상에 형성된다. 도 5는 마스터 표면(32) 상의 형상부(34)와 일치하도록 형상부(24)가 형성되는 방식을 보여주는 측면도이다. 도 4 및 도 5의 실시예에 있어서, 마스터 표면(32)이 회로측 표면(28)으로부터 해제됨에 따라 소정 타입의 이형제 또는 기구가 분리를 용이하게 하는 데에 이용될 수 있다. 윤활제, 용제, 또는 다른 유체 또는 재료가 이형제로서 사용될 수 있다. 열 또는 냉각이 마스터 표면을 해제하기 위해 사용될 수도 있다. 또한, 마스터 표면(32)이 부착되어 회로측 표면(28)으로부터 마스터 표면(32)을 제거하는 동안에, 경화 공정이 수행될 수 있다.
도 6a, 도 6b 및 도 6c에는 기판(20)에 마스터 표면(32)을 순간적으로 각인하기 위한 롤러(36)의 사용이 도시되어 있다. 이전과 같이, 본 발명에 따르면, 기판(20)은, 2개의 구성부품이 롤러(36)의 인가 동안에 지지부(44)에 의해 지지되거나 유지되는 동안에, 캐리어(18) 상에 지지될 수 있다. 도 6a에 있어서, 마스터(30)는 기판(20)의 표면 상에 또는 부근에 부착된다. 열이 예를 들어, 가열 지지부(44)에 의해 기판(20)에 가해진다. 별법으로서, 롤러(36)가 가열되거나, 또는 기판(20)과 롤러(36) 모두가 가열될 수 있다. 롤러(36)가 하강되고 마스터(30)의 배면에 맞닿게 이동하여, 도 6b의 기판(30)과 맞닿아 마스터 표면(32)을 각인시킨다. 이어서, 도 6c에 있어서, 롤러(36)가 마스터(30)의 제거를 허용하도록 이동한다.
도 7a의 단면도에는 압력을 가하기 위한 2개의 롤러(36)의 사용이 도시되어 있다. 기판(20) 및 마스터(30)는 롤러(36) 사이의 닙(42)을 통해 급송되어, 마스터 표면(32) 복사를 위해 압력을 가한다. 도 7b에는 회로측 표면(28)으로부터의 마스터(30)의 박리가 도시되어 있다. 다시, 기판(20)은, 2개의 구성부품 및 마스터(30)가 롤러(36) 사이를 통과하는 동안에, 캐리어(18) 상에 지지될 수 있다.
도 8에는 외측 원통형 마스터 표면(32)을 가진 패턴화된 롤러(38)를 이용하는 기판(20) 제조를 위한 공정의 사시도가 도시되어 있다. 도 4를 참조하여 설명한 바와 같이, 회로측 표면(28) 상의 형상부(24)는 롤러 표면 상의 형상부(34)에서 복제된다.
본 발명의 방법은 가요성 기판에 전자 장치의 제조에 적합한 표면이 마련되는 것을 가능하게 한다. 추가의 평탄화 재료가 사용 및 추가되어 개선된 평활도를 제공할 수 있지만, 필수적인 것은 아니다. 도 9의 (a)의 측면도에 도시되어 있는 바와 같이, 도 1 및 도 9의 (b)에 도시되어 있는 유형의 하나 이상의 전자 장치가 본 발명의 방법에 따라 준비된 기판(20)의 회로측 표면(28) 상에 형성될 수 있다.
본 발명의 방법은 초기에 기판(20)을 형성하기 위한 다수의 실시예를 허용한다. 기판(20)은 비경화 또는 부분적으로 경화된 상태로 제공되고, 이어서 후속되는 또는 표면(28) 준비의 일부로서 처리 및 경화되는 플라스틱일 수 있다. 언급한 바와 같이, 기판(20)은 그 표면 컨디셔닝(도 3)을 위해 캐리어(18 또는 26) 상에 교대로 퇴적될 수 있고, 또는 시트 형태 또는 다른 형태로 제공될 수 있다.
기판(20) 시트의 재료는 원하는 특성에 근거하여 폴리머 범위로부터 선택될 수 있다. 특별 관심의 소정의 적절한 플라스틱 재료로는 앞서 언급한 바와 같은 폴리이미드와, 듀퐁 인크 사에 의해 판매되는 테프론(Teflon®)으로서 상업적으로 알려진 폴리[퍼플루오로-알복시(perfluoro-alboxy)]플루오로폴리머(PFA) 또는 폴리테트라플루오로에틸렌(PTFE)이 있다.
실시예
일 실시예에 있어서, 폴리이미드 시트가 가요성 기판 시트(20)에 사용된다. 이러한 시트의 공칭 두께는 1 mm 미만이다. 이러한 실시예에 있어서, 매끄러운 회로측 표면이 요구된다.
이러한 재료가 제공될 때, 가요성 기판 시트(20)를 이용한 TFT 제조 공정은 아래와 같다.
1. 마스터(30)의 준비
유리 마스터를 사용하여, 매우 매끄러운 마스터 표면(32)을 제공한다.
2. 기판(20)의 컨디셔닝
표면 처리를 위해 폴리이미드 기판 재료를 충분히 연화시키도록 열을 사용한다. 이전과 같이, 본 발명에 따라, 기판(20)이 컨디셔닝 동안에 캐리어(18 또는 26) 상에 지지될 수 있다. 300℃의 온도가 약 5분까지 가해져, 원하는 표면 전성 또는 순응성을 얻게 된다.
3. 마스터 표면(32)의 부착
경량 층의 윤활제가 이형제로서 마스터 표면(32)에 도포된다. 이어서, 마스터(30)가 컨디셔닝된 기판에 부착된다.
4. 압력의 인가
압력판(40)을 사용하여 마스터(30)에 균일한 압력을 가한다.
5. 마스터(30)의 해제
기판(20)이 냉각하기 시작하도록 열을 제거한다. 그 후, 기판(20)을 마스터(30)로부터 박리시키고, 세정하여 소량의 윤활제 또는 다른 재료를 제거한다.
6. 필요하다면 캐리어 상에 기판(20)을 장착함
이 단계는 구성부품 제조 공정 동안에 기판(20)을 지지한다. 별법으로서, 기판은 단계 2 이후에 캐리어에 장착될 수 있다.
7. 구성부품의 제조
그 후, 하나 이상의 회로 구성요소가 가요성 기판 시트(20) 상에 패턴화된다. 이어서, 기판 시트(20)가 그 캐리어로부터 제거될 수 있다.
기판 시트(20)가 이러한 방식으로 캐스팅에 의해 형상화 가능하게 되면 회로측 표면(28) 상의 회로 구성부품의 제조 능력이 확장된다. 예를 들어, 회로측 표면(28) 상의 만입부의 형성은 다양한 두께의 재료를 도포하는 후속 퇴적 및 패터닝 단계를 허용할 수 있다.
주목하게도, 도 1의 구성의 평탄층(14)은 본 발명의 실시예에서 필요하지 않을 수 있는데, 그 이유는 회로측 표면(28)이 피크 대 피크(peak-to-peak) 조도가 약 50nm를 초과하지 않게 매우 매끄럽게 제조될 수 있기 때문이다.
기판 시트(20) 상에 형성된 전자 장치는 다수의 다양한 타입의 구성부품에게 또는 그것으로부터 신호를 제공하기 위해 사용될 수 있고, 이미지 디스플레이 픽셀 또는 이미지 감지 픽셀용의 특별한 용도를 갖고 있다. 예를 들어, 회로측 표면(28) 상에 형성된 전자 장치는 예를 들어, 대응 액정 픽셀, 발광 다이오드 픽셀, 또는 디스플레이용의 유기 발광 다이오드 픽셀과 결합될 수 있다. 이미지 감지를 위해, 기판 시트(20) 표면 상에 형성된 전자 장치는 활성가능한 인 픽셀 또는 생물학적 탐지기를 포함하는 다른 유형의 센서 픽셀과 결합될 수 있다. 따라서, 제공되는 것은 가요성 기판 상에 전자 장치를 제조하기 위한 방법이다.
본 발명을 소정의 바람직한 실시예를 특히 참고하여 자세히 설명하였지만, 첨부된 특허청구범위에 기재되고 전술한 바에 따른 본 발명의 보호범위 내에서 본 발명의 보호범위를 벗어나지 않는 한 당업자에 의해 수정 및 변형이 있을 수 있다.
10 : 전자 장치 12 : 박막 구성부품
14 : 평탄층 또는 격리층 18 : 캐리어
20 : 가요성 기판 시트 24 : 형상부
26 : 캐리어 28 : 회로측 표면
30 : 마스터 32 : 마스터 표면
34 : 형상부 36 : 롤러
38 : 패턴화 롤러 40 : 압력판
42 : 닙 44 : 지지부
14 : 평탄층 또는 격리층 18 : 캐리어
20 : 가요성 기판 시트 24 : 형상부
26 : 캐리어 28 : 회로측 표면
30 : 마스터 32 : 마스터 표면
34 : 형상부 36 : 롤러
38 : 패턴화 롤러 40 : 압력판
42 : 닙 44 : 지지부
Claims (17)
- 가요성 기판 상에 전자 장치를 형성하기 위한 방법에 있어서,
전성을 증가시켜서 컨디셔닝된 기판 표면을 제공하도록 가요성 기판의 표면을 컨디셔닝하는 단계와,
상기 컨디셔닝된 기판 표면에 맞닿아 마스터 표면을 각인시키는 단계와,
상기 컨디셔닝된 기판 표면으로부터 마스터 표면을 이형시켜, 기판 상에 회로측 표면을 형성하는 단계와,
회로측 표면 상에 전자 장치를 형성하는 단계를 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 가요성 기판의 표면을 컨디셔닝하는 단계는 열을 가하는 것을 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 가요성 기판의 표면을 컨디셔닝하는 단계는 용제를 가하는 것을 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 마스터 표면은 유리인
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 마스터 표면은 금속인
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 마스터 표면은 롤러 표면인
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 마스터 표면은 형상화되어 있는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 컨디셔닝된 기판 표면에 마스터 표면을 각인시키기 이전에, 상기 마스터 표면과 컨디셔닝된 기판 표면 사이에 중간 재료를 도포하는 단계와,
마스터 표면이 이형되면 중간 재료를 제거하는 단계를 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 가요성 기판의 표면을 컨디셔닝하는 단계는 기판을 비경화된 상태의 플라스틱으로 제공하는 것을 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 회로측 표면에 평탄화 재료를 가하는 단계를 더 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 컨디셔닝된 기판 표면에 마스터 표면을 각인시키는 단계는 2개의 롤러 사이의 닙을 통해 기판과 마스터를 통과시키는 것을 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 컨디셔닝된 기판 표면에 마스터 표면을 각인시키는 단계는 압력판을 이용하는 것을 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
상기 가요성 기판은 플라스틱인
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
컨디셔닝 단계, 각인 단계, 이형 단계 및 형성 단계 동안에 캐리어 상에 기판을 지지하는 단계를 더 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
각인 단계, 이형 단계 및 형성 단계 동안에 캐리어 상에 기판을 지지하는 단계를 더 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 제 1 항에 있어서,
형성 단계 동안에 캐리어 상에 기판을 지지하는 단계를 더 포함하는
가요성 기판 상에 전자 장치를 형성하기 위한 방법. - 전자 장치에 있어서,
제 1 항의 방법에 따라 형성된
전자 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/394,575 US8800138B2 (en) | 2008-02-08 | 2009-02-27 | Method for conditioning a substrate surface for forming an electronic device thereon and resultant device |
| US12/394,575 | 2009-02-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100098319A true KR20100098319A (ko) | 2010-09-06 |
Family
ID=43005287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100017241A KR20100098319A (ko) | 2009-02-27 | 2010-02-25 | 가요성 기판 상에 전자 장치를 형성하기 위한 방법 및 전자 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100098319A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200139160A (ko) | 2018-04-05 | 2020-12-11 | 가부시키가이샤 도쿠야마 | 다결정 실리콘 로드의 제조 방법 및 반응로 |
-
2010
- 2010-02-25 KR KR1020100017241A patent/KR20100098319A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200139160A (ko) | 2018-04-05 | 2020-12-11 | 가부시키가이샤 도쿠야마 | 다결정 실리콘 로드의 제조 방법 및 반응로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9114592B2 (en) | Method for manufacturing fine concave-convex pattern and sheet for manufacturing fine concave-convex pattern | |
| US20140087191A1 (en) | Method of Transferring Thin Films | |
| US20070009827A1 (en) | Lamination and delamination technique for thin film processing | |
| US20070062639A1 (en) | Method for manufacturing a flexible display | |
| RU2695290C2 (ru) | Способ изготовления штампа с рисунком, штамп с рисунком и способ отпечатывания | |
| CA2462347A1 (en) | Patterned structure reproduction using nonsticking mold | |
| US11453232B2 (en) | Patterned stamp manufacturing method, patterned stamp imprinting method and imprinted article | |
| US20100052216A1 (en) | Nano imprint lithography using an elastic roller | |
| EP2047513A1 (en) | Flexible substrate with electronic devices formed thereon | |
| US20080309900A1 (en) | Method of making patterning device, patterning device for making patterned structure, and method of making patterned structure | |
| KR100797092B1 (ko) | 미세 접촉 인쇄를 이용한 유기박막 구동소자의 제조방법 | |
| JP4147247B2 (ja) | 微細凹凸格子のピッチ縮小方法及びそれにより得られた微細凹凸格子部材 | |
| US7743492B2 (en) | Method for forming cast flexible substrate and resultant substrate and electronic device | |
| US9138977B2 (en) | Process for forming a laminated structure | |
| KR20100098319A (ko) | 가요성 기판 상에 전자 장치를 형성하기 위한 방법 및 전자 장치 | |
| US9627420B2 (en) | Method for forming an electronic device on a flexible substrate supported by a detachable carrier | |
| US8800138B2 (en) | Method for conditioning a substrate surface for forming an electronic device thereon and resultant device | |
| KR101970911B1 (ko) | 도전 회로를 갖춘 굴곡성과 신축성의 기판의 제조 방법 | |
| KR20050012165A (ko) | 필름 고정 장치, 필름 고정 픽스처, 플라스틱 필름의 고정방법, 처리 필름의 제조 방법, 처리 제품의 제조 방법, 및처리 필름 제조용 제조 시스템 | |
| JP4952915B2 (ja) | インク層の転写方法および電子装置の製造方法 | |
| US20160107926A1 (en) | Manufacturing method of flexible substrate | |
| EP1369003A1 (en) | Transfer printing | |
| KR101649557B1 (ko) | 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴 | |
| KR101298410B1 (ko) | 고속 롤-투-롤 핫 엠보싱 장치 및 이를 이용한 공정 | |
| CN101226327B (zh) | 可传递打印的聚合物材料图形结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |