KR101649557B1 - 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴 - Google Patents

전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴 Download PDF

Info

Publication number
KR101649557B1
KR101649557B1 KR1020150020168A KR20150020168A KR101649557B1 KR 101649557 B1 KR101649557 B1 KR 101649557B1 KR 1020150020168 A KR1020150020168 A KR 1020150020168A KR 20150020168 A KR20150020168 A KR 20150020168A KR 101649557 B1 KR101649557 B1 KR 101649557B1
Authority
KR
South Korea
Prior art keywords
pattern
substrate
organic substrate
forming
perfluoropolymer
Prior art date
Application number
KR1020150020168A
Other languages
English (en)
Other versions
KR20160098645A (ko
Inventor
박세근
김명수
이진균
정석현
황석호
여준석
권민지
이강희
Original Assignee
인하대학교 산학협력단
단국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단, 단국대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020150020168A priority Critical patent/KR101649557B1/ko
Publication of KR20160098645A publication Critical patent/KR20160098645A/ko
Application granted granted Critical
Publication of KR101649557B1 publication Critical patent/KR101649557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L51/0034—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 유기 기판 상부에 과불소 중합체 층을 형성하는 단계(단계 1); 상기 단계 1의 과불소 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성하는 단계(단계 2); 상기 단계 2에서 형성된 홈 패턴 내부로 금속 잉크와 이소프로필 알콜, 에탄올, 메탄올 및 물로 이루어지는 군으로부터 선택되는 1 종 이상의 용매가 혼합된 금속 잉크 분산액을 도포하여 금속 잉크 패턴을 형성하는 단계(단계 3); 및 상기 과불소 중합체 층을 플루오르계 용매로 제거하는 단계(단계 4);를 포함하는 전도성 패턴의 제조방법을 제공한다. 본 발명에 따른 전도성 패턴의 제조방법은 홈 패턴 이외에 부분에 잔여물이 형성되지 않아 추가적인 공정이 필요없을 뿐만 아니라, 추가적인 공정으로 인하여 발생할 수 있는 유기 기판의 손상 가능성이 없다. 또한, 전도성 패턴의 선폭 조절이 용이하다.

Description

전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴{Fabrication method for conductive pattern and the conductive pattern thereby}
본 발명은 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴에 관한 것으로, 상세하게는 금속 잉크 패턴의 제조방법에 관한 것이다.
최근, 전자제품의 경박 단소화 추세로 디스플레이 또는 트랜지스터 등의 전자 소자들은 공통적으로 고밀도, 고집적의 형태로 제작될 것이 요구됨에 따라 전극 또는 배선(metallization lines)용에 사용할 수 있는 미세한 금속 패턴을 형성하는 기술이 주목되고 있다.
지금까지 널리 알려져 있는 금속의 미세 패터닝 제작기술은 통상적으로, 박막의 진공 증착과 결합한 포토리소그래피 공정을 거쳐 형성된다. 기재에 도전성 소재를 증착한 후 미세패턴 회로를 형성하기 위해 드라이 필름(Dry Film) 또는 감광액을 도전성 소재 표면에 도포한 다음 자외선(UV)을 조사하여 경화시킨 후, 현상액을 이용하여 현상하고, 이어서 화학 부식액을 이용하여 구현하고자하는 미세패턴을 형성하는 방법이다. 포토리소그래피 공정은 고 해상도(resolution)를 갖는 패터닝을 할 수 있는 장점이 있지만, 고가의 장비, 복잡한 생산 공정, 에칭공정의 반복으로 인한 과량의 화학 폐기물이 배출되는 단점을 가지고 있다.
또한 최근에는 플렉서블 전자소자의 도래와 더불어 저온에서 대면적화가 가능한 패터닝 공정의 중요성이 제기되고 있어 고가의 장비와 고비용으로 대표되는 기존의 포토리소그래피 공정을 대체하는 대안을 찾고자 하는 많은 연구 개발이 진행되고 있다. 예컨대, 잉크젯 프린팅을 이용한 패터닝, 그라비아 옵셋 프린팅을 이용한 패터닝, 리버스 옵셋 프린팅을 이용한 패터닝, 레이저 에칭을 이용한 패터닝 등이 있다.
나아가, 나노 임프린트 기술은 상기의 직접 패터닝 방식의 단점을 보완하고 포토리소그래피 공정의 문제점을 위하여 제시된 것으로서, 기판위에 광경화성 수지 또는 열경화성 수지를 도포한 후, 나노에서 마이크론 크기의 요철을 포함하는 몰드를 상기 도포된 수지층 상에 가압하고, 자외선 또는 열을 가하여 이를 경화시킴으로써 패턴을 기판에 전사하는 기술이다. 이러한 현재의 나노임프린팅 기술은 수십 마이크로미터(㎛) 선폭의 라인을 형성하는 기술로 이용되고 있는 직접 패터닝 형성 방법과 포토리소그래피 방법과 비교할 때, 제조단가와 해상도 측면에서 이들의 중간 정도 수준이며, 나노와 마이크로 분야의 교량 역할을 하는 동시에 부분적으로 이들 기술을 점진적으로 대체해 나가고 있다.
최근, 이러한 나노 임프린팅 방법을 사용해 일반적인 미세 패턴을 형성하는 기술은 많이 개발되어 있으나, 전극 또는 배선용으로 사용하기위한 저 저항의 초미세패턴 전극형성 기술은 아직까지도 기술개발이 필요한 상황이다. 대한민국 공개특허 제10-2007-0102263호에서는 기판위에 광경화 또는 열경화가 가능한 전도성 레지스트층을 도포하여 몰드로 가압한 후 전도성 레지스트층을 식각하여 패턴을 형성하는 방법이 있으나 저 저항의 전극을 형성하기 위해서는 전도성 금속층이 필요하나 상기 방법으로는 어려움이 있다.
또한, 대한민국 공개특허 제10-2011-0100034호에서는 임프린팅 공정으로 미세 홈을 형성하고 금속층을 그 홈에 충진하여 금속 미세선폭을 형성하는 방법이 있으나 서브 마이크론의 선폭을 구현하는데 문제가 있고 또한 저 저항의 전극을 형성하는 데 한계를 가지고 있다.
이에, 본 발명자들은 전도성 패턴으로 금속 패턴의 제조방법에 대하여 연구하던 중, 유기 기판에 과불소 중합체를 사용하여 중합체 층을 형성하며, 상기 형성된 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성한 후, 은 나노 와이어를 포함하는 분산액을 홈 패턴 내부로 도포하여 패턴을 형성하고, 과불소 중합체 층을 제거하여 전도성 패턴을 제조하는 방법을 개발하고, 본 발명을 완성하였다.
본 발명의 목적은 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은
유기 기판 상부에 과불소 중합체 층을 형성하는 단계(단계 1);
상기 단계 1의 과불소 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성하는 단계(단계 2);
상기 단계 2에서 형성된 홈 패턴 내부로 금속 잉크와 이소프로필 알콜, 에탄올, 메탄올 및 물로 이루어지는 군으로부터 선택되는 1 종 이상의 용매가 혼합된 금속 잉크 분산액을 도포하여 금속 잉크 패턴을 형성하는 단계(단계 3); 및
상기 과불소 중합체 층을 플루오르계 용매로 제거하는 단계(단계 4);를 포함하는 전도성 패턴의 제조방법을 제공한다.
또한, 본 발명은
상기의 제조방법으로 제조되고,
홈 패턴이 형성된 유기 기판; 및
상기 유기 기판의 홈 패턴에 충진된 금속 잉크;를 포함하는 전도성 패턴을 제공한다.
본 발명에 따른 전도성 패턴의 제조방법은 홈 패턴 이외에 부분에 잔여물이 형성되지 않아 추가적인 공정이 필요없을 뿐만 아니라, 추가적인 공정으로 인하여 발생할 수 있는 유기 기판의 손상 가능성이 없다. 또한, 전도성 패턴의 선폭 조절이 용이하다.
도 1은 본 발명에 따른 전도성 패턴의 제조방법의 일례를 개략적으로 도시한 모식도이고;
도 2 및 도 3은 본 발명에 따른 실시예 1 및 실시예 2에서 제조된 전도성 패턴의 표면 형상을 주사 전자 현미경(SEM) 및 광학 현미경으로 관찰한 사진이다.
본 발명은
유기 기판 상부에 과불소 중합체 층을 형성하는 단계(단계 1);
상기 단계 1의 과불소 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성하는 단계(단계 2);
상기 단계 2에서 형성된 홈 패턴 내부로 금속 잉크와 이소프로필 알콜, 에탄올, 메탄올 및 물로 이루어지는 군으로부터 선택되는 1 종 이상의 용매가 혼합된 금속 잉크 분산액을 도포하여 금속 잉크 패턴을 형성하는 단계(단계 3); 및
상기 과불소 중합체 층을 플루오르계 용매로 제거하는 단계(단계 4);를 포함하는 전도성 패턴의 제조방법을 제공한다.
이때, 본 발명에 따른 전도성 패턴의 제조방법의 일례를 도 1의 모식도를 통해 개략적으로 나타내었으며,
이하, 도 1의 모식도를 참고하여 본 발명에 따른 전도성 패턴의 제조방법을 각 단계별로 상세히 설명한다.
먼저, 본 발명에 따른 전도성 패턴의 제조방법에 있어서, 단계 1은 유기 기판 상부에 과불소 중합체 층을 형성하는 단계이다.
상기 단계 1에서는 일반적으로 사용될 수 있는 유기 기판 상부에 과불소 중합체 층을 형성한다.
구체적으로, 상기 단계 1의 과불소 중합체는 폴리(퍼플루오로알킬 메타크릴레이트)(Poly(perfluoroalkyl methacrylate) 또는 폴리(퍼플루오로알킬 아크릴레이트)(Poly(perfluoroalkyl acrylate)를 포함하는 단일 중합체 또는 공중합체를 사용할 수 있다. 이때, 폴리(퍼플루오로알킬 메타크릴레이트)(Poly(perfluoroalkyl methacrylate) 또는 폴리(퍼플루오로알킬 아크릴레이트)(Poly(perfluoroalkyl acrylate)에서 알킬은 C3 내지 C20의 직쇄 또는 측쇄 알킬일 수 있으며, 바람직하게는 C6 내지 C12의 직쇄 또는 측쇄 알킬일 수 있다. 또한, 플루오르기(-F)를 6 개 이상 포함할 수 있다. 나아가, 적정량의 비불소화 단량체를 폴리(퍼플루오로알킬 메타크릴레이트)(Poly(perfluoroalkyl methacrylate)와 공중합하여 고불소화 용제와의 용해성을 확보한 공중합체, 상용화되어 있는 비결정성 고분자 재료인 CYTOP, TEFLOON AF 등일 수 있다. 일례로써, 폴리(1H,1H,2H,2H-퍼플루오로데실 메타크릴레이트)(Poly(1H,1H,2H,2H-Perfluorodecyl methacrylate, PFDMA))일 수 있다.
또한, 상기 단계 1의 유기 기판은 과불소 중합체와의 접착력이 우수한 유기 기판이면 제한되지 않고 사용할 수 있으나, 일례로써 폴리에틸렌 테레프탈레이트(PET) 기판, 폴리에틸렌나프탈레이트(PEN) 기판, 폴리이미드(PI) 기판, 폴리카보네이트(PC) 기판, 폴리프로필렌(PP) 기판, 트리아세틸셀룰로오스(TAC) 기판 및 폴리에테르술폰(PES) 기판 등을 사용할 수 있다.
나아가, 상기 단계 1에서 형성된 과불소 중합체 층의 두께는 50 nm 내지 10 ㎛인 것이 바람직하고, 100 nm 내지 1.5 ㎛인 것이 더욱 바람직하다. 만약, 상기 단계 1에서 형성된 과불소 중합체 층의 두께가 50 nm 미만일 경우에는 압력에 의한 홈 패턴에 있어서 깊이를 조절하기 어려운 문제가 있으며, 10 ㎛를 초과하는 경우에는 홈 패턴 형성공정에서 구현되는 선폭의 제어가 어려운 문제가 있다.
다음으로, 본 발명에 따른 전도성 패턴의 제조방법에 있어서, 단계 2는 상기 단계 1의 과불소 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성하는 단계이다.
상기 단계 2는 유기 기판 표면에 대하여 홈 패턴을 형성하는 단계로, 도 1에 도시된 바와 같이 과불소 중합체 층과 이의 하부에 위치하는 유기 기판 표면에 대하여 동시에 홈 패턴을 형성한다.
구체적인 일례로써, 상기 단계 2에서 홈 패턴의 형성은,
표면에 삼각 요철 형태의 패턴이 형성된 기판을 준비하는 단계(단계 a); 및
상기 단계 a에서 준비된 기판의 표면을 상기 단계 1에서 유기 기판에 형성된 과불소 중합체 층과 접촉시킨 후, 압력을 가하는 단계(단계 b);를 포함하는 방법으로 수행될 수 있다.
먼저, 단계 a는 표면에 삼각 요철 형태의 패턴이 형성된 기판을 준비하는 단계이다.
도 1에 나타낸 바와 같이, 홈 패턴을 형성하는 방법의 구체적인 일례로 표면에 삼각 요철 형태의 패턴이 형성된 기판을 사용하여 과불소 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성할 수 있다.
다음으로, 단계 b는 상기 단계 a에서 준비된 기판의 표면을 상기 단계 1에서 유기 기판에 형성된 과불소 중합체 층과 접촉시킨 후, 압력을 가하는 단계이다.
상기 단계 a에서 준비된 표면에 삼각 요철 형태의 패턴이 형성된 기판의 표면을 과불소 중합체 층과 접촉시킨 후 압력을 가해 홈 패턴을 형성한다.
구체적으로, 상기 단계 b는 40 ℃ 내지 70 ℃의 온도에서 수행되는 것이 바람직하고, 50 ℃ 내지 60 ℃의 온도에서 수행되는 것이 더욱 바람직하다. 과불소 중합체 층 및 유기 기판의 표면에 대한 홈 패턴 형성을 더욱 용이하게 수행하기 위해 유기 기판을 가열시킨 후 수행될 수 있다.
또한, 상기 단계 b의 압력은 0.5 kPs 내지 100 kPs인 것이 바람직하고, 1 kPs 내지 10 kPs인 것이 더욱 바람직하다. 만약, 상기 단계 b의 압력이 0.5 kPs 미만일 경우에는 유기 기판 표면에 홈 패턴을 형성하기 어려운 문제가 있으며, 100 kPs을 초과하는 경우에는 유기 기판이 뚫릴 수 있는 문제가 있다.
본 발명에서는 압력의 조절만으로 홈 패턴의 선폭을 조절할 수 있어 추후 형성되는 금속 잉크 패턴의 선폭 조절이 용이하다.
상기 단계 2에서 홈 패턴의 형성은, 또 다른 일례로써
표면에 삼각 요철 형태의 패턴이 형성된 롤을 준비하는 단계(단계 a); 및
상기 단계 a에서 준비된 롤을 상기 단계 1에서 유기 기판에 형성된 과불소 중합체 층과 접촉시킨 후, 회전시키는 단계(단계 b);를 포함하는 방법으로 수행될 수 있다.
먼저, 단계 a는 표면에 삼각 요철 형태의 패턴이 형성된 롤을 준비하는 단계이다.
도 1에 나타낸 바와 같이, 홈 패턴을 형성하는 방법의 구체적인 일례로 표면에 삼각 요철 형태의 패턴이 형성된 롤을 사용하여 과불소 중합체 층과 이의 하부에 위치하는 유기 기판 표면에 대하여 동시에 홈 패턴을 형성할 수 있다.
다음으로, 단계 b는 상기 단계 a에서 준비된 롤을 상기 단계 1에서 유기 기판에 형성된 과불소 중합체 층과 접촉시킨 후, 회전시키는 단계이다.
상기 단계 a에서 준비된 표면에 삼각 요철 형태의 패턴이 형성된 롤을 과불소 중합체 층과 접촉시킨 후 회전시켜 홈 패턴을 형성한다.
구체적으로, 상기 단계 b는 40 ℃ 내지 70 ℃의 온도에서 수행되는 것이 바람직하고, 50 ℃ 내지 60 ℃의 온도에서 수행되는 것이 더욱 바람직하다. 과불소 중합체 층 및 유기 기판의 표면에 대한 홈 패턴 형성을 더욱 용이하게 수행하기 위해 유기 기판을 가열시킨 후 수행될 수 있다.
한편, 본 발명에 따른 단계 2의 홈 패턴 형성은 상기한 방법에 한정되는 것은 아니며, 본 발명의 홈 패턴 형성은 다양한 방법으로 수행될 수 있다.
다음으로, 본 발명에 따른 전도성 패턴의 제조방법에 있어서, 단계 3은 상기 단계 2에서 형성된 홈 패턴 내부로 금속 잉크와 이소프로필 알콜, 에탄올, 메탄올 및 물로 이루어지는 군으로부터 선택되는 1 종 이상의 용매가 혼합된 금속 잉크 분산액을 도포하여 금속 잉크 패턴을 형성하는 단계이다.
상기 단계 3은 금속 잉크와 특정 용매를 혼합한 분산액을 제조하고, 이를 상기 단계 2에서 형성된 홈 패턴 내부로 도포하여 금속 잉크 패턴을 형성하는 단계로서, 금속 잉크와 이소프로필 알콜, 에탄올, 메탄올 및 물 중 1 종 이상의 용매를 혼합하여 금속 잉크 분산액을 제조한다.
기판, 특히 유기 기판 및 과불소 중합체 층을 포함하는 표면에 금속 잉크 패턴을 형성하기 위해서는 금속 잉크 패턴으로 형성될 물질과 유기 기판 또는 과불소 중합체와의 반응성, 분산액에 포함되는 용매와 유기 기판 또는 과불소 중합체와의 반응성이 고려되어야 한다.
이를 위해, 상기 단계 3에서는 금속 잉크를 사용하고, 특정 용매로 이소프로필 알콜, 에탄올, 메탄올 및 물 중 1 종 이상의 용매를 사용한다. 이외에 다른 물질을 사용하는 경우에는 유기 기판 또는 과불소 중합체와의 반응성으로 인해 전도성 패턴을 형성하기 어려운 문제가 있다.
구체적으로, 상기 단계 3의 금속 잉크는 은 잉크를 사용할 수 있다. 전도성이 우수한 은 잉크를 사용하여 은 잉크 패턴을 형성할 수 있다.
또한, 상기 단계 3에서 금속 잉크 패턴을 형성하고난 후, 금속 잉크 패턴을 유기 기판에 고정시키기 위하여 추가적으로, 상기 단계 3의 금속 잉크 패턴이 형성된 유기 기판을 60 ℃ 내지 120 ℃의 온도로 1 초 내지 60 초 동안 가열하는 단계;를 더 수행할 수 있다. 바람직하게는, 80 ℃ 내지 100 ℃의 온도로 5 초 내지 30 초 동안 가열할 수 있다.
다음으로, 본 발명에 따른 전도성 패턴의 제조방법에 있어서, 단계 4는 상기 과불소 중합체 층을 플루오르계 용매로 제거하는 단계이다.
최종적으로 금속 잉크 패턴을 형성하기 위하여, 상기 단계 4에서는 상기 과불소 중합체 층을 플루오르계 용매로 제거한다.
이때, 본 발명에서는 과불소 중합체를 패턴 형성을 위한 물질로 사용하기 때문에, 이를 제거하기 위한 용매를 플루오르계 용매를 사용할 수 있으며, 상기 플루오르계 용매는 금속 잉크를 포함하는 전도성 패턴 뿐만 아니라, 유기 기판에 손상을 가하지 않고 과불소 중합체를 제거할 수 있다.
따라서, 우수한 전도성 패턴을 얻을 수 있다.
구체적으로, 상기 단계 4의 플루오르계 용매는 하이드로플루오로에테르(Hydrofluoroether, HFE), 하이드로플루오로카본(Hydrofluorocarbon), 퍼플루오로카본(Perfluorocarbon) 및 고불소화 방향족 용매(Highly fluorinated aromatic solvent)를 사용할 수 있다.
또한, 상기 단계 4에서 과불소 중합체 층을 제거하고난 후, 금속 잉크 패턴을 소성하기 위해, 과불소 중합체 층이 제거되고, 금속 잉크 패턴이 형성된 유기 기판을 60 ℃ 내지 120 ℃의 온도로 60 초 내지 600 초 동안 가열하는 단계;를 더 포함할 수 있다.
나아가, 본 발명은
상기의 제조방법으로 제조되고,
홈 패턴이 형성된 유기 기판; 및
상기 유기 기판의 홈 패턴에 충진된 금속 잉크;를 포함하는 전도성 패턴을 제공한다.
본 발명에 따른 전도성 패턴은 금속 잉크 패턴으로 제조된 전도성 패턴으로, 제조할 때 홈 패턴 이외에 부분에 잔여물이 형성되지 않아 추가적인 공정이 필요없으며, 이에 따라 추가적인 공정으로 인하여 발생할 수 있는 유기 기판의 손상 가능성이 없어 우수한 성능을 나타낼 수 있다.
이하, 하기 실시예 및 실험예에 의하여 본 발명을 상세히 설명한다.
단, 하기 실시예 및 실험예는 본 발명을 예시하는 것일 뿐 발명의 범위가 실시예 및 실험예에 의해 한정되는 것은 아니다.
<실시예 1> 전도성 패턴의 제조 1
단계 1: 하이드로플루오로에테르(Hydrofluoroether)에 폴리(1H,1H,2H,2H-퍼플루오로데실 메타크릴레이트)(Poly(1H,1H,2H,2H-perfluorodecyl methacrylate), PFDMA)를 용해시켜 상기 고분자의 함량이 전체 용액에 대하여 13 중량%인 혼합 용액을 제조하였다.
상기에서 제조된 혼합 용액을 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN, Teonex® Q65HA-125, Teijin DuPont Films) 기판에 도포하고 1,000 rpm의 회전속도로 30 초 동안 스핀 코팅하여 과불소 중합체 층을 형성시킨다. 이때 형성된 과불소 중합체 층의 두께는 500 nm이다.
단계 2: 동적만능시험기의 압착형 지그 위에 삼각 요철 형태의 칼날을 부착한 뒤, 과불소 중합체 층이 형성된 PEN 기판을 60 ℃의 온도로 가열시킨 후, PEN 기판에 형성된 과불소 중합체 층과 삼각 요철 형태의 칼날을 접촉시킨 후, 3 kPs의 압력을 가하여 과불소 중합체 층과 이의 하부에 위치하는 유기 기판에 대하여 홈 패턴을 형성하였다. 이때, 형성된 홈 패턴의 선폭은 1 ㎛이다.
단계 3: 상기 단계 2에서 형성된 홈 패턴 내부로 은 잉크(TEC-CO-011, 잉크테크)와 아이소프로필알콜(IPA)을 1 : 1의 무게비로 혼합한 은 잉크 분산액을 도포한 후, 스핀코터를 이용하여 2,000 rpm의 회전속도로 코팅하였다.
이후, 코팅된 은 잉크를 PEN 기판과 접합시키기 위해 핫플레이트를 이용하여 100 ℃의 온도에서 10 초 동안 가열하였다.
단계 4: 플루오르계 용매인 HFE 7300 용매를 사용하여 상기 과불소 중합체 층을 제거하여 1 ㎛의 선폭을 갖는 은 잉크 패턴인 전도성 패턴을 제조하였다.
이후, 상기 은 잉크 패턴을 소성하기 위해 핫플레이트를 이용하여 100 ℃의 온도에서 3 분 동안 가열하였다.
<실시예 2> 전도성 패턴의 제조 2
상기 실시예 1의 단계 2에서 6 kPs의 압력을 가하여 과불소 중합체 층과 이의 하부에 위치하는 유기 기판에 대하여 홈 패턴을 형성한 것을 제외하고 상기 실시예 1과 동일하게 수행하여 전도성 패턴을 제조하였다.
이때, 형성된 홈 패턴의 선폭은 5 ㎛이다.
<실시예 3> 전도성 패턴의 제조 3
단계 1: 하이드로플루오로에테르(Hydrofluoroether)에 폴리(1H,1H,2H,2H-퍼플루오로데실 메타크릴레이트)(Poly(1H,1H,2H,2H-perfluorodecyl methacrylate), PFDMA)를 용해시켜 상기 고분자의 함량이 전체 용액에 대하여 13 중량%인 혼합 용액을 제조하였다.
상기에서 제조된 혼합 용액을 폴리에틸렌나프탈레이트(polyethylene naphthalate, PEN, Teonex® Q65HA-125, Teijin DuPont Films) 기판에 도포하고 1,000 rpm의 회전속도로 30 초 동안 스핀 코팅하여 과불소 중합체 층을 형성시킨다. 이때 형성된 과불소 중합체 층의 두께는 500 nm이다.
단계 2: 표면에 삼각 요철 형태의 패턴이 형성된 롤을 준비한 후, 과불소 중합체 층이 형성된 PEN 기판을 60 ℃의 온도로 가열시키고, PEN 기판에 형성된 과불소 중합체 층과 롤의 표면을 접촉시킨 후, 회전시켜 과불소 중합체 층과 이의 하부에 위치하는 유기 기판에 대하여 홈 패턴을 형성하였다. 이때, 형성된 홈 패턴의 선폭은 3 ㎛이다.
단계 3: 상기 단계 2에서 형성된 홈 패턴 내부로 은 잉크(TEC-CO-011, 잉크테크)와 아이소프로필알콜(IPA)을 1 : 1의 무게비로 혼합한 은 잉크 분산액을 도포한 후, 스핀코터를 이용하여 2,000 rpm의 회전속도로 코팅하였다.
이후, 코팅된 은 잉크를 PEN 기판과 접합시키기 위해 핫플레이트를 이용하여 100 ℃의 온도에서 10 초 동안 가열하였다.
단계 4: 플루오르계 용매인 HFE 7300 용매를 사용하여 상기 과불소 중합체 층을 제거하여 1 ㎛의 선폭을 갖는 은 잉크 패턴인 전도성 패턴을 제조하였다.
이후, 상기 은 잉크 패턴을 소성하기 위해 핫플레이트를 이용하여 100 ℃의 온도에서 3 분 동안 가열하였다.
<실험예 1>
본 발명에 따른 전도성 패턴의 제조방법으로 제조된 전도성 패턴의 표면 형상을 관찰하기 위하여, 상기 실시예 1 및 실시예 2에서 제조된 전도성 패턴을 주사 전자 현미경(Scanning electron microscope, SEM) 및 광학 현미경(LEXT OLS4500, Olympus)으로 관찰하였으며, 그 결과를 도 1 및 도 2에 나타내었다.
도 1에 나타낸 바와 같이, 압력을 3 kPs로 수행하여 과불소 중합체 층을 관통하고, PEN 기판에 드러나는 선폭은 약 1 ㎛인 것을 확인할 수 있으며, 은 잉크가 균일하게 패턴을 형성한 것을 확인할 수 있었다.
또한, 과불소 중합체 층이 제거되고 난 후, 홈 패턴 이외에 PEN 기판 표면에 은 잉크가 남아있지 않음을 확인할 수 있었다.
또한, 도 2에 나타낸 바와 같이, 압력을 6 kPs로 수행하여 과불소 중합체 층을 관통하고, PEN 기판에 드러나는 선폭은 약 5 ㎛인 것을 확인할 수 있으며, 은 잉크가 균일하게 패턴을 형성한 것을 확인할 수 있었다.
또한, 과불소 중합체 층이 제거되고 난 후, 홈 패턴 이외에 PEN 기판 표면에 은 잉크가 남아있지 않음을 확인할 수 있었다.
이와 같이, 본 발명에 따른 전도성 패턴의 제조방법은 홈 패턴 이외에 부분에 잔여물이 형성되지 않아 추가적인 공정이 필요없을 뿐만 아니라, 추가적인 공정으로 인하여 발생할 수 있는 유기 기판의 손상 가능성이 없는 것을 확인할 수 있다. 또한, 전도성 패턴의 선폭 조절이 용이한 것을 확인할 수 있었다.

Claims (12)

  1. 유기 기판 상부에 과불소 중합체 층을 형성하는 단계(단계 1);
    상기 단계 1의 과불소 중합체 층 및 유기 기판 표면에 대하여 홈 패턴을 형성하는 단계(단계 2);
    상기 단계 2에서 형성된 홈 패턴 내부로 금속 잉크와 이소프로필 알콜, 에탄올, 메탄올 및 물로 이루어지는 군으로부터 선택되는 1 종 이상의 용매가 혼합된 금속 잉크 분산액을 도포하여 금속 잉크 패턴을 형성하는 단계(단계 3); 및
    상기 과불소 중합체 층을 플루오르계 용매로 제거하는 단계(단계 4);를 포함하되, 상기 단계 1의 과불소 중합체는 폴리(퍼플루오로알킬 메타크릴레이트)(Poly(perfluoroalkyl methacrylate) 또는 폴리(퍼플루오로알킬 아크릴레이트)(Poly(perfluoroalkyl acrylate)를 포함하는 단일 중합체 또는 공중합체인 것을 특징으로 하는 전도성 패턴의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 단계 1의 유기 기판은 폴리에틸렌 테레프탈레이트(PET) 기판, 폴리에틸렌나프탈레이트(PEN) 기판, 폴리이미드(PI) 기판, 폴리카보네이트(PC) 기판, 폴리프로필렌(PP) 기판, 트리아세틸셀룰로오스(TAC) 기판 및 폴리에테르술폰(PES) 기판으로 이루어지는 군으로부터 선택되는 1 종인 것을 특징으로 하는 전도성 패턴의 제조방법.
  4. 제1항에 있어서,
    상기 단계 1에서 형성된 과불소 중합체 층의 두께는 50 nm 내지 10 ㎛인 것을 특징으로 하는 전도성 패턴의 제조방법.
  5. 제1항에 있어서,
    상기 단계 2에서 홈 패턴의 형성은,
    표면에 삼각 요철 형태의 패턴이 형성된 기판을 준비하는 단계(단계 a); 및
    상기 단계 a에서 준비된 기판의 표면을 상기 단계 1에서 유기 기판에 형성된 과불소 중합체 층과 접촉시킨 후, 압력을 가하는 단계(단계 b);를 포함하는 방법으로 수행되는 것을 특징으로 하는 전도성 패턴의 제조방법.
  6. 제5항에 있어서,
    상기 단계 b는 40 ℃ 내지 70 ℃의 온도에서 수행되는 것을 특징으로 하는 전도성 패턴의 제조방법.
  7. 제5항에 있어서,
    상기 단계 b의 압력은 0.5 kPs 내지 100 kPs인 것을 특징으로 하는 전도성 패턴의 제조방법.
  8. 제1항에 있어서,
    상기 단계 2에서 홈 패턴의 형성은,
    표면에 삼각 요철 형태의 패턴이 형성된 롤을 준비하는 단계(단계 a); 및
    상기 단계 a에서 준비된 롤을 상기 단계 1에서 유기 기판에 형성된 과불소 중합체 층과 접촉시킨 후, 회전시키는 단계(단계 b);를 포함하는 방법으로 수행되는 것을 특징으로 하는 전도성 패턴의 제조방법.
  9. 제1항에 있어서,
    상기 단계 3의 금속 잉크는 은 잉크인 것을 특징으로 하는 전도성 패턴의 제조방법.
  10. 제1항에 있어서,
    상기 단계 3에서 금속 잉크 패턴을 형성하고난 후,
    상기 단계 3의 금속 잉크 패턴이 형성된 유기 기판을 60 ℃ 내지 120 ℃의 온도로 1 초 내지 60 초 동안 가열하는 단계;를 더 포함하는 것을 특징으로 하는 전도성 패턴의 제조방법.
  11. 제1항에 있어서,
    상기 단계 4에서 과불소 중합체 층을 제거하고난 후,
    과불소 중합체 층이 제거되고, 금속 잉크 패턴이 형성된 유기 기판을 60 ℃ 내지 120 ℃의 온도로 60 초 내지 600 초 동안 가열하는 단계;를 더 포함하는 것을 특징으로 하는 전도성 패턴의 제조방법.
  12. 제1항의 제조방법으로 제조되고,
    홈 패턴이 형성된 유기 기판; 및
    상기 유기 기판의 홈 패턴에 충진된 금속 잉크;를 포함하는 전도성 패턴.
KR1020150020168A 2015-02-10 2015-02-10 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴 KR101649557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150020168A KR101649557B1 (ko) 2015-02-10 2015-02-10 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150020168A KR101649557B1 (ko) 2015-02-10 2015-02-10 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴

Publications (2)

Publication Number Publication Date
KR20160098645A KR20160098645A (ko) 2016-08-19
KR101649557B1 true KR101649557B1 (ko) 2016-08-22

Family

ID=56855002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150020168A KR101649557B1 (ko) 2015-02-10 2015-02-10 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴

Country Status (1)

Country Link
KR (1) KR101649557B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3279978T3 (pl) 2016-08-02 2021-04-19 Ecopro Bm Co., Ltd. Złożony tlenek litu dla dodatniego materiału aktywnego baterii akumulatorowej i sposób jego wytwarzania

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064888A (ja) * 2007-09-05 2009-03-26 Olympus Corp 配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035134A (ko) * 2001-10-11 2005-04-15 브레우어 사이언스 인코포레이션 비점착성 몰드를 이용한 패턴 구조의 재현
KR20120105062A (ko) * 2003-12-19 2012-09-24 더 유니버시티 오브 노쓰 캐롤라이나 엣 채플 힐 소프트 또는 임프린트 리소그래피를 이용하여 분리된 마이크로- 및 나노- 구조를 제작하는 방법
US9441117B2 (en) * 2012-03-20 2016-09-13 Basf Se Mixtures, methods and compositions pertaining to conductive materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064888A (ja) * 2007-09-05 2009-03-26 Olympus Corp 配線基板の製造方法

Also Published As

Publication number Publication date
KR20160098645A (ko) 2016-08-19

Similar Documents

Publication Publication Date Title
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
JP3469204B2 (ja) 重合体フィルムをパターン化する方法及びその方法の使用
US20080047930A1 (en) Method to form a pattern of functional material on a substrate
JP2015516671A (ja) 硬化性パターン化可能インク並びに印刷方法
CN104662619A (zh) 利用热压焊接转移来制造柔性嵌入式电极膜的方法
JP2005354044A (ja) 電子機能材料からなる所望のパターンの製作方法
JP2017526177A (ja) 素子のフォトリソグラフパターン化方法
KR20070042309A (ko) 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
TW201244927A (en) Graphene film transfer method, and method for manufacturing transparent conductive film
EP2115794A2 (en) Deposition of organic layers
TW201330053A (zh) 於薄膜元件中壓印圖案化材料的製程
CN107850958B (zh) 图案化外覆层
Sneck et al. Reverse-offset printing of polymer resist ink for micrometer-level patterning of metal and metal-oxide layers
KR101649557B1 (ko) 전도성 패턴의 제조방법 및 이에 따라 제조되는 전도성 패턴
KR101588290B1 (ko) 나노 물질 패턴의 제조방법
KR101573052B1 (ko) 나노 물질 패턴의 제조방법
JP2007110054A (ja) パターン形成方法およびパターン形成ずみ基板
KR101636450B1 (ko) 전도성 접착제 필름의 제조방법 및 이에 따라 제조되는 전도성 접착제 필름
KR101588287B1 (ko) 나노 물질 패턴의 제조방법
JP2010283240A (ja) 薄膜のパターニング方法、デバイス及びその製造方法
CN107835974B (zh) 包括通孔的电子设备以及形成此类电子设备的方法
JP5071643B2 (ja) 電子装置の製造方法
TW201026513A (en) Imprinting process of polyimide
Shi et al. A micropatterning technique to fabricate organic thin-film transistors on various substrates
KR101435255B1 (ko) 미세구조와 계면상호작용으로 유도된 나노입자배열에 의해 제조된 회로기판, 그 패턴인쇄방법 및 주형 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 4