KR20100098087A - 솔더볼 형성방법 및 이를 이용한 기판 제조방법 - Google Patents

솔더볼 형성방법 및 이를 이용한 기판 제조방법 Download PDF

Info

Publication number
KR20100098087A
KR20100098087A KR1020090017089A KR20090017089A KR20100098087A KR 20100098087 A KR20100098087 A KR 20100098087A KR 1020090017089 A KR1020090017089 A KR 1020090017089A KR 20090017089 A KR20090017089 A KR 20090017089A KR 20100098087 A KR20100098087 A KR 20100098087A
Authority
KR
South Korea
Prior art keywords
section
temperature
solder ball
heating
reflow process
Prior art date
Application number
KR1020090017089A
Other languages
English (en)
Inventor
박종원
허광민
김호진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090017089A priority Critical patent/KR20100098087A/ko
Publication of KR20100098087A publication Critical patent/KR20100098087A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 솔더볼 형성방법 및 이를 이용한 기판 제조방법은 리플로우 공정에서 수행되는 가열구간의 온도변화율 편차를 줄임으로써 가열구간 중 플럭스가 솔더볼 전체를 감쌀 수 있으며, 이에 따라 접합 신뢰성을 보장하는 형상으로 솔더볼을 기판을 부착하는 것이 가능하다.
솔더볼, 플럭스, 리플로우, 가열팬, 온도

Description

솔더볼 형성방법 및 이를 이용한 기판 제조방법{METHOD OF FORMING A SOLDER BALL AND A METHOD OF MANUFACTURING THE SUBSTRATE USING THE SAME}
본 발명은 솔더볼 형상방법 및 기판 제조방법에 관한 것으로서, 보다 상세하게는 솔더볼의 찌그러짐 현상을 방지할 수 있는 솔더볼 형상방법 및 기판 제조방법에 관한 것이다.
일반적으로 인쇄회로기판(Printed Circuit Board; PCB)나 웨이퍼 레벨 패키지(Wafer Level Package; WLP) 등과 같은 외부 기판(Substrate)에 칩을 연결하는 방법에는 와이어 본딩 방법(Wire Bonding Method), 자동 테이프 본딩 방법(Tape Automatted Bonding Method; TAB), 플립 칩 방법(Flip Chip Method) 등이 사용된다.
이 중 플립 칩 방법은 전기접속의 경로(Electron Pathway)가 짧아 속도와 파워를 향상시킬 수 있고 단위 면적당 패드의 수를 증가시킬 수 있는 장점 때문에 우수한 전기적 특성을 필요로 하는 슈퍼컴퓨터에서 휴대용 전자 제품들까지 넓은 응용분야에서 이용되고 있다.
한편, 플립 칩 방법은 칩과 외부 기판의 양호한 본딩을 위해 웨이퍼(Wafer) 에 솔더 범프를 형성하는 데 이러한 솔더 범프늬 제작 기술은 양호한 전도성과 균일한 높이를 가지며 미세 피치(Fine Pitch)를 갖는 솔더 범프를 형성하는 방법으로 발달해 왔다.
이와 같은 플립 칩의 솔더 범프 형성 기술은 범핑 되는 물질에 따라 솔더 범프의 특성 및 그 응용 범위가 결정되는 특징이 있는데 대표적인 솔더 범프 형성 기술로는 용융 땝납에 패드 전극을 접촉시키는 용융 땝납 방법, 패드 전극 상에 솔더 페이스트(Solder Paste)를 스크린 인쇄한 후 리플로우(Reflow)하는 스크린 인쇄법, 패드전극 상에 솔더볼(Solder Ball)을 탑재해 리플로우하는 솔더 볼 법, 패드 전극에 땝납 도금을 실시하는 도금법 등이 있다.
이 중 솔더 볼이 탑재되는 기판의 전극 상에 플럭스(flux)를 인가하고, 솔더 볼을 플럭스 상에 위치시킨 후에, 솔더 볼을 가열 용해하여 전극에 접합시키는 방법이 일반적으로 이용된다
도 1은 종래 기술의 솔더볼 탑재 방법의 구체적인 예를 설명한 도면이다. 먼저 도 1a 내지 도 1b에 도시된 바와 같이 플럭스용 마스크(30)를 이용한 프린팅법으로 기판(10)의 접속패드(13)에 플럭스(50)를 도포한다. 기판(10)의 상면에는 복수의 접속패드(13)가 형성되어 있으며 이들은 솔더 레지스트층(15)으로부터 노출되어 있다.
이후, 도 1c에 도시된 바와 같이 솔더볼 배치용 마스크(60)를 이용하여 솔더볼(70)을 플럭스(50) 상부에 임시고정한다.
이후, 도 2에 도시된 것과 같은 가열장치(80)를 이용하여 리플로우 공정을 실시한다. 가열장치(80)는 기판(10)의 이동 경로 상하부에 배치된 가열팬(81, 83)이 열풍을 전달하여 기판(10)을 가열하게 되며 종래 기술의 리플로우 공정의 온도변화를 나타내는 그래프가 도 3에 도시되어 있다.
이후, 리플로우 공정이 완료되면 디플럭스(Deflux) 공정을 수행하여 도 1d에 도시된 바와 같이 솔더볼(70) 부착 공정을 완료할 수 있다.
그러나 종래기술에 따른 경우 도 1d에 도시된 것과 같이 솔더볼(70)의 상단부가 찌그러지는 현상이 발생하게 된다. 솔더볼(70)의 상단부가 찌그러지게 되면 플립칩 접합시 접합 불량이 발생할 가능성이 증가하므로 피해야한다.
그러나 도 3에 도시된 바와 같이, 종래기술에 따른 리플로우 공정은 공정 시간에 따른 온도변화율의 편차가 크기 때문에 플럭스(50)가 솔더볼(70)을 완전히 감싸지 못해 솔더볼(70)의 찌그러짐 현상을 방지할 수 없는 문제점이 있었다.
또한, 가열장치(80)의 상부 가열팬(83)이 항상 가동중에 있기 때문에 상부 가열팬(83)의 열풍이 플럭스(50)를 솔더볼(70) 상단부로부터 밀어내어 플럭스(50)가 솔더볼(70)을 완전히 감싸지 못한 상태에서 리플로우 공정이 수행되는 문제점이 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 리플로우 공정이 플럭스가 솔더볼을 완전히 감싼 상태에서 진행될 수 있도록 제조공정을 개선하여 솔더볼의 최종형상에 찌그러짐이 발생하지 않는 솔더볼 형성방법 및 이를 이용한 기판 제조방법을 제안한다.
본 발명에 따른 솔더볼 형성방법은, 리플로우 공정을 수행하여 기판의 외층에 솔더볼을 형성하는 방법에 있어서, 상기 리플로우 공정은 온도변화에 따라 구분되는 온도상승구간과 온도하강구간을 포함하며, 상기 온도상승구간은 상기 리플로우 공정 중 도달하는 최대 온도 값의 95%에 이르기까지 시간에 따라 온도가 증가하는 가열구간을 포함하고, 상기 가열구간은 상기 전체 가열구간 중에서 선택된 40초 동안의 구간에서 온도가 20 ℃ 내지 70 ℃ 상승하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 리플로우 공정은 상하로 배열된 가열팬이 배치된 가열장치에 의해 수행되고, 상기 리플로우 공정의 온도조절은 상기 가열장치의 상부에 배치된 가열팬을 온/오프함으로써 수행되는 것에 있다.
본 발명에 따른 기판 제조방법은, (A) 접속패드를 갖는 베이스기판을 제공하는 단계; (B) 상기 접속패드에 플럭스를 도포하는 단계; (C) 상기 플럭스 상부에 솔더볼을 배치하는 단계; 및 (D) 리플로우 공정을 수행하는 단계;를 포함하고, 상 기 리플로우 공정은 온도변화에 따라 구분되는 온도상승구간과 온도하강구간을 포함하며, 상기 온도상승구간은 상기 리플로우 공정 중 도달하는 최대 온도 값의 95%에 이르기까지 시간에 따라 온도가 증가하는 가열구간을 포함하고, 상기 가열구간은 상기 전체 가열구간 중에서 선택된 40초 동안의 구간에서 온도가 20 ℃ 내지 70 ℃ 상승하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 리플로우 공정은 상하로 배열된 가열팬이 배치된 가열장치에 의해 수행되고, 상기 리플로우 공정의 온도조절은 상기 가열장치의 상부에 배치된 가열팬을 온/오프함으로써 수행되는 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 (D) 단계 이후에, 플럭스 세정공정을 수행하는 단계를 더 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (B) 단계는 플럭스 도포용 마스크를 이용한 프린팅법으로 수행되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (C) 단계는, 솔더볼 배치용 마스크 및 스퀴지를 이용하여 수행되는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 솔더볼 형성방법 및 이를 이용한 기판 제조방법은 리플로우 공정에서 수행되는 가열구간의 온도변화율 편차를 줄임으로써 가열구간 중 플럭스가 솔더볼 전체를 감쌀 수 있으며, 이에 따라 접합 신뢰성을 보장하는 형상으로 솔더볼을 기판을 부착하는 것이 가능하다는 장점이 있다.
또한 본 발명에 따르면 상부 및 하부 가열팬을 갖는 가열장치의 상부 가열 팬을 온/오프하여 온도를 조절함으로써 상부 가열팬에 의한 플럭스 퍼짐 방해 현상을 막아 양호한 형상으로 솔더볼을 기판에 부착하는 것이 가능하다.
이하, 본 발명에 따른 솔더볼 형성방법 및 이를 이용한 기판 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 4 내지 도 7은 본 발명의 바람직한 실시예에 따른 솔더볼 형성방법 및 이를 이용한 기판 제조방법을 공정순서대로 도시하는 도면이고, 도 8은 리플로우 공정에서의 온도변화를 나타내는 그래프이고, 도 9는 리플로우 공정에서 사용되는 가 열장치(800)의 구성을 개략적으로 도시하는 도면이다.
이를 참조하여 본 실시예에 따른 솔더볼 형성방법 및 이를 이용한 기판의 제조방법을 상세하게 서술한다.
먼저, 도 4 내지 도 5에 도시된 바와 같이, 접속패드(130)를 갖는 베이스기판(100)을 제공하고, 접속패드(130)에 플럭스(500)를 도포하는 단계이다. 여기서 베이스기판(100)은 타부품과 플립칩 방식으로 접속하는 반도체 기판 또는 인쇄회로기판이 될 수 있으며 베이스기판(100)의 외각층에는 추후 공정에서 솔더볼(700)과 접속하는 접속패드(130)가 형성되어 있다. 접속패드(130)는 전기 전도성 금속패턴으로 이루어지며 인쇄회로기판 또는 반도체 기판의 회로패턴과 전기적으로 접속하게 형성되어 있다.
이때 베이스기판(100)의 최외층에는 접속패드(130)를 노출하는 개구부를 갖는 표면보호층(150)을 갖는 것이 바람직하다. 표면보호층(150)은 솔더레지스트층과 같은 절연층이 될 수 있다.
표면보호층(150)을 갖는 베이스기판(100)의 제조는 공지의 방식에 의해 수행되므로 여기에서는 베이스기판(100)의 제조방법에 대해서는 상세하게 서술하지 않는다.
베이스기판(100)이 제공되면, 접속패드(130)에 플럭스(500)를 도포한다. 먼저 베이스기판(100) 상부에 플럭스 도포용 마스크(300; flux mask)를 설치한다. 플럭스 도포용 마스크(300)에는 접속패드(130)에 대응하는 개방홀(310)이 형성되어 있다. 플럭스 도포용 마스크(300)는 금속으로 이루어지는 것이 바람직하며, 두께가 베이스기판(100)에 형성된 보호층(150)의 두께와 유사한 것이 바람직하다.
플럭스 도포용 마스크(300)가 배치되면 스퀴지(400) 등을 이용하여 프린팅법으로 플럭스(500)를 접속패드(130) 상부에 도포할 수 있다. 플럭스(500)는 접속패드(130)의 접합면에 형성된 산화층을 제거하고 접속패드(130)를 감싸면서 접합 중에 접속패드(130)의 노출면이 산화되는 것을 방지하여 접속 신뢰성을 높이는 역할을 한다.
다음, 도 6에 도시된 바와 같이, 플럭스(500) 상부에 솔더볼(700)을 배치하는 단계이다. 플럭스(500)의 도포가 완료되면 플럭스 도포용 마스크(300)를 제거하고 솔더볼 배치용 마스크(600)를 배치한다. 솔더볼 배치용 마스크(600) 역시 접속패드(130)에 대응하는 개방홀(610)을 구비한다. 솔더볼 배치용 마스크(600)가 기판 위에 배열되면, 솔더볼 배치용 마스크(600)의 개방홀(610)에 스퀴지(squeegee) 등을 이용하여 솔더볼(700)을 공급하여 솔더볼(700)을 플럭스(500) 상부에 임시 고정 배치할 수 있다.
여기서 솔더볼(700)은 대략 주석(Sn) 63%와 납(Pb) 37%인 납-주석 합금으로 구성된 표준 솔더 볼(standard solder ball)이 될 수 있고, 이는 180 ℃의 공정온도에서 녹는다. 이 온도는 납 단독의 녹는 온도(327℃)와 주석 단독의 녹는 온도(231℃)보다 상당히 낮다.
이외에도 주석(Sn), 은(Ag) 구리(Cu)로 구성된(Sn/Ag/Cu) 217 ~ 219℃에서 녹는 솔더볼(700) 또는 주석(Sn), 은(Ag), 구리(Cu) 비스무트(Bi)를 포함하는(Sn/Ag/Cu/Bi) 210 ~ 216℃에서 녹는 무연 솔더볼(700)이 사용될 수 있다.
다음, 도 7에 도시된 바와 같이, 리플로우 공정을 수행하여 솔더볼(700)을 완전히 부착한다. 솔더볼(700)의 배치가 완료되면 솔더볼 배치용 마스크(600)를 기판으로부터 제거하고 리플로우 공정을 수행한다. 경우에 따라 솔더볼 배치용 마스크(600)를 제거하지 않고 리플로우 공정을 수행하는 것도 가능하다.
리플로우 공정은 베이스기판(100)에 고온의 복사열 또는 열풍을 가하여, 플럭스(500)가 휘발되면서 볼랜드에 솔더볼(700)이 융착되도록 하는 공정을 말한다. 리플로우 공정은 온도변화에 따라 구분되는 온도상승구간과 온도하강구간을 포함한다. 예를 들면, 리플로우 공정은 최대온도가 200 내지 300℃로 수행되는 것이 바람직하고, 솔더볼(700)에 납이 함유되어 있는 경우는 최대온도가 약 240℃로, 납이 함유되지 않은 경우는 약 260℃로 수행되는 것이 바람직하다.
이때, 본 실시예에서의 온도상승구간은 리플로우 공정 중 도달하는 최대 온도 값의 95%에 이르기까지 시간에 따라 온도가 증가하는 가열구간을 포함한다. 온도가 최대치가 근접하면 최대온도 구간에서 온도의 변화가 거의 없는 구간이 형성되는데 이 구간에 진입하기 전까지의 구간이 가열구간이 된다.
가열구간에서 플럭스(500)의 일부는 휘발되지 않고 솔더볼(700)의 전체 표면에 감싸여지는 형태로 퍼지게 되는데 이때 가열구간의 온도변화가 급격하게 되면 플럭스(500)가 솔더볼(700) 전체를 완전히 감싸지 못하게 되어 솔더볼(700)의 상단부가 찌그러지는 현상이 발생한다.
이때, 가열구간에서의 온도변화율을 일정 수준으로 유지하면 접속신뢰성을 보장하는 솔더볼(700)의 형상을 유지하는 것이 가능하다는 것이 실험적으로 밝혀졌다. 따라서, 본 실시예의 가열구간은 전체 가열구간 중에서 선택된 40초 동안의 구간에서 온도가 20 ℃ 내지 70 ℃ 상승하도록 하여 리플로우 공정을 수행하였으며 결과적으로 매우 양호한 형상의 솔더볼(700)이 형성됨을 알 수 있었다.
도 8을 참조하여 가열구간의 온도변화율을 상세하게 설명한다. 본 실시예에서의 리플로우 공정은 최대온도가 242 ℃로 수행되고 따라서 가열구간은 최대온도의 95 %의 온도, 즉 시작점부터 약 230 ℃의 온도까지 도달하기 까지의 0초 내지 163초 사이의 구간이다. 가열구간 동안 온도 변화가 완전히 일정하지는 않지만 도 3에 도시된 종래기술의 온도변화에 비해 상당히 기울기 변화가 완만해진 것을 알 수 있다.
즉, 본 실시예의 가열구간 중 온도변화율이 가장 큰 구간은 0초 내지 40초 사이의 구간으로 온도변화율이 약 70 ℃(약 30 ℃에서 약 100 ℃로 상승)이고, 온도변화율이 가장 작은 구간은 60초 내지 100초 사이의 구간으로 온도변화율이 약 25 ℃(약 128 ℃에서 약 153 ℃로 상승)이다.
이러한 수치를 도 3을 참조하여 종래기술과 비교하면, 종래기술의 가열구간 중 온도변화율이 가장 큰 구간은 20초 내지 60초 사이의 구간으로 온도변화율이 약 100 ℃(약 30 ℃에서 약 130 ℃로 상승)이고, 온도변화율이 가장 작은 구간은 100초 내지 140초 사이의 구간으로 온도변화율이 약 13 ℃(약 167 ℃에서 약 180 ℃로 상승)이다. 즉, 종래기술의 본 실시예에 비해 온도변화율의 편차가 매우 크다는 것을 알 수 있다.
이하에서는 도 9를 참조하여 리플로우 공정의 온도 조절 방식에 대해 서술한다. 도 9를 참조하면 리플로우 공정에 사용되는 가열장치(800)의 개략적인 구성도가 도시된다. 가열장치(800)는 베이스기판(100)의 이동경로 상부 및 하부에 배치된 가열팬(810, 830)을 포함하여 구성된다. 베이스기판(100)이 투입되면 경로(A)를 따라 이동하면서 가열팬의 열풍에 의해 가열되게 된다.
써머커플(thermocouple; 미도시) 등의 온도측정 장치를 통해서 기판에 가해지는 열을 조절할 수 있는데 이때, 가열구간에서의 온도 조절은 가열장치(800)의 상부에 배치된 및 가열팬(810, 830)을 온/오프함으로써 행해진다. 물론 베이스기판(100)의 이동 경로 상하부에 배치된 히터를 제어하는 것이 병행될 수 있다.
상술한 바와 같이, 가열구간에서는 플럭스(500)의 일부가 솔더볼(700)의 전체 표면에 감싸여지는 형태로 퍼지게 되는데, 솔더볼(700)이 배치된 베이스기판(100)의 상부면에 상부 가열팬(830)이 배출하는 열풍에 의해 플럭스(500)가 미쳐 솔더볼(700)의 상단부까지 감싸지 못하게 되기 때문이다.
본 실시예에서는 7개의 상부 가열팬(830) 중 베이스기판(100)이 투입되는 방향에 배치된 4개의 상부 가열팬(830)을 오프시키고 리플로우 공정을 수행한 결과 양호한 형상의 솔더볼(700)을 형성하는 것이 가능하였다.
다음, 리플로우 공정이 완료되면 잔존하는 플럭스(500)를 제거하는 플럭스(500) 세정 공정(flux cleaning process) 등을 실시하여, 도 7에 도시된 것과 같은 솔더볼(700) 탑재 기판을 제조할 수 있다.
본 실시예에서는 리플로우 공정에서 수행되는 가열구간의 온도변화율 편차를 줄여 가열구간 중 플럭스(500)가 솔더볼(700) 전체를 감쌀 수 있으며, 이에 따라 접합 신뢰성을 보장하는 형상으로 솔더볼(700)을 기판에 부착하는 것이 가능하다는 장점이 있다.
또한 본 실시예에 따르면 상부 및 하부 가열팬(810)을 갖는 가열장치(800)의 상부 가열팬(830)을 온/오프하여 온도를 조절함으로써 상부 가열팬(830)에 의한 플럭스(500) 퍼짐 방해 현상을 막아 양호한 형상으로 솔더볼(700)을 기판에 부착하는 것이 가능하다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래 기술의 솔더볼 탑재 방법의 구체적인 예를 설명한 도면이다.
도 2는 종래기술에 따른 리플로우 공정에서 사용되는 가열장치의 구성을 개략적으로 도시하는 도면이다.
도 3은 종래기술에 따른 리플로우 공정에서의 온도변화를 나타내는 그래프이다.
도 4 내지 도 7은 본 발명의 바람직한 실시예에 따른 솔더볼 형성방법 및 이를 이용한 기판 제조방법을 공정순서대로 도시하는 도면이다.
도 8은 본 발명의 바람직한 실시예에서 수행되는 리플로우 공정에서의 온도변화를 나타내는 그래프이다.
도 9는 본 발명의 바람직한 실시예에서 수행되는 리플로우 공정에서 사용되는 가열장치의 구성을 개략적으로 도시하는 도면이다.
< 도면의 주요 부호에 대한 설명 >
100 베이스기판 110 절연재
130 접속패드 150 표면보호층
300 플럭스 도포용 마스크 310 개방홀
500 플럭스 400 스퀴지
600 솔더볼 배치용 마스크 610 개방홀
700 솔더볼 800 가열장치
810 하부 가열팬 830 상부 가열팬

Claims (7)

  1. 리플로우 공정을 수행하여 기판의 외층에 솔더볼을 형성하는 방법에 있어서,
    상기 리플로우 공정은 온도변화에 따라 구분되는 온도상승구간과 온도하강구간을 포함하며, 상기 온도상승구간은 상기 리플로우 공정 중 도달하는 최대 온도 값의 95%에 이르기까지 시간에 따라 온도가 증가하는 가열구간을 포함하고,
    상기 가열구간은 상기 전체 가열구간 중에서 선택된 40초 동안의 구간에서 온도가 20 ℃ 내지 70 ℃ 상승하는 것을 특징으로 하는 솔더볼 형성방법.
  2. 제1항에 있어서,
    상기 리플로우 공정은 상하로 배열된 가열팬이 배치된 가열장치에 의해 수행되고, 상기 리플로우 공정의 온도조절은 상기 가열장치의 상부에 배치된 가열팬을 온/오프함으로써 수행되는 것을 특징으로 하는 솔더볼 형성방법.
  3. (A) 접속패드를 갖는 베이스기판을 제공하는 단계;
    (B) 상기 접속패드에 플럭스를 도포하는 단계;
    (C) 상기 플럭스 상부에 솔더볼을 배치하는 단계; 및
    (D) 리플로우 공정을 수행하는 단계;
    를 포함하고,
    상기 리플로우 공정은 온도변화에 따라 구분되는 온도상승구간과 온도하강구 간을 포함하며, 상기 온도상승구간은 상기 리플로우 공정 중 도달하는 최대 온도 값의 95%에 이르기까지 시간에 따라 온도가 증가하는 가열구간을 포함하고,
    상기 가열구간은 상기 전체 가열구간 중에서 선택된 40초 동안의 구간에서 온도가 20 ℃ 내지 70 ℃ 상승하는 것을 특징으로 하는 기판 제조방법.
  4. 제3항에 있어서,
    상기 리플로우 공정은 상하로 배열된 가열팬이 배치된 가열장치에 의해 수행되고, 상기 리플로우 공정의 온도조절은 상기 가열장치의 상부에 배치된 가열팬을 온/오프함으로써 수행되는 것을 특징으로 하는 기판 제조방법.
  5. 제3항에 있어서,
    상기 (D) 단계 이후에,
    플럭스 세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 기판 제조방법.
  6. 제3항에 있어서,
    상기 (B) 단계는
    플럭스 도포용 마스크를 이용한 프린팅법으로 수행되는 것을 특징으로 하는 기판 제조방법.
  7. 제3항에 있어서,
    상기 (C) 단계는,
    솔더볼 배치용 마스크 및 스퀴지를 이용하여 수행되는 것을 특징으로 하는 기판 제조방법.
KR1020090017089A 2009-02-27 2009-02-27 솔더볼 형성방법 및 이를 이용한 기판 제조방법 KR20100098087A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090017089A KR20100098087A (ko) 2009-02-27 2009-02-27 솔더볼 형성방법 및 이를 이용한 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017089A KR20100098087A (ko) 2009-02-27 2009-02-27 솔더볼 형성방법 및 이를 이용한 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20100098087A true KR20100098087A (ko) 2010-09-06

Family

ID=43005108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017089A KR20100098087A (ko) 2009-02-27 2009-02-27 솔더볼 형성방법 및 이를 이용한 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20100098087A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616297B1 (ko) * 2014-12-24 2016-04-29 주식회사 루멘스 발광 소자용 솔더볼 접합 방법과, 발광 소자용 웨이퍼 및 발광 소자
KR20160144790A (ko) * 2015-06-09 2016-12-19 주식회사 에스에프에이반도체 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법
US9905551B2 (en) 2015-06-09 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Method of manufacturing wafer level packaging including through encapsulation vias

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616297B1 (ko) * 2014-12-24 2016-04-29 주식회사 루멘스 발광 소자용 솔더볼 접합 방법과, 발광 소자용 웨이퍼 및 발광 소자
KR20160144790A (ko) * 2015-06-09 2016-12-19 주식회사 에스에프에이반도체 반도체 패키지 및 웨이퍼 레벨 패키지의 제조 방법
US9905551B2 (en) 2015-06-09 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Method of manufacturing wafer level packaging including through encapsulation vias

Similar Documents

Publication Publication Date Title
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
KR101156819B1 (ko) 솔더볼의 무플럭스 마이크로-피어싱 방법 및 이를 채용한 장치
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
KR101279234B1 (ko) 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치
JPH0810716B2 (ja) 電子パッケージ
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US20080185711A1 (en) Semiconductor package substrate
JP5927850B2 (ja) 半導体装置及びその製造方法
JP2006202969A (ja) 半導体装置およびその実装体
US20090256256A1 (en) Electronic Device and Method of Manufacturing Same
CN103098191B (zh) 电子元器件安装体、电子元器件及基板
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
JP4887879B2 (ja) 電子部品の実装構造およびその製造方法
KR20100098087A (ko) 솔더볼 형성방법 및 이를 이용한 기판 제조방법
TW200536646A (en) Vertical removal of excess solder from a circuit substrate
CN101360388B (zh) 电路板的电性连接端结构及其制法
JP2011216682A (ja) 底面電極部品の取り外し方法
TWI647769B (zh) 電子封裝件之製法
TW201931543A (zh) 具有增進的互連之晶片封裝組件以及製造其之方法
US20120126397A1 (en) Semiconductor substrate and method thereof
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2007073617A (ja) 電極構造体、実装用基板及び突起電極並びにこれらの製造方法
TWI690947B (zh) 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
JP2016162813A (ja) プリント基板及びハンダ付け方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application