KR20100093356A - Fabricating method of semiconductor device comprising fuse box - Google Patents
Fabricating method of semiconductor device comprising fuse box Download PDFInfo
- Publication number
- KR20100093356A KR20100093356A KR1020090012505A KR20090012505A KR20100093356A KR 20100093356 A KR20100093356 A KR 20100093356A KR 1020090012505 A KR1020090012505 A KR 1020090012505A KR 20090012505 A KR20090012505 A KR 20090012505A KR 20100093356 A KR20100093356 A KR 20100093356A
- Authority
- KR
- South Korea
- Prior art keywords
- adhesive layer
- bonding pad
- opening
- region
- fuse
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
본 발명은 퓨즈박스를 구비한 반도체 장치의 제조방법에 관한 것으로, 보다 자세하게는 퓨즈박스의 정전기 불량을 개선하기 위한 반도체 장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device having a fuse box, and more particularly, to a method for manufacturing a semiconductor device for improving an electrostatic defect of a fuse box.
일반적으로 반도체 제조 공정은 크게 가공(fabrication; 이하 "FAB"이라 한다), 전기적 다이 분류(electrical die sorting; 이하 "EDS"라 한다), 조립(assembly) 및 검사(test)로 구분된다.In general, the semiconductor manufacturing process is largely divided into fabrication (hereinafter referred to as "FAB"), electrical die sorting (hereinafter referred to as "EDS"), assembly and test (test).
이 중 EDS 공정은 웨이퍼 내의 칩을 검사하여 양·불량을 선별하고 그 데이터를 발생시키는 프리-레이저 검사(pre-laser test), 상기 프리-레이저 검사에서 발생한 데이터를 기준으로 하여 레이저빔으로써 수리 가능한 칩을 수리하는 레이저 리페어(laser repair) 공정, 웨이퍼 내의 수리된 다이(die)를 선택하여 검증하는 포스트-레이저 검사(post-laser test) 및 웨이퍼의 후면을 다이아몬드 휠을 이용하여 연마하는 후면 연마(back-grinding) 공정으로 구성된다.Among them, the EDS process can inspect the chips in the wafer, sort out the defects and generate the data, and generate the data. Laser repair process to repair chips, post-laser test to select and verify repaired die in the wafer, and back polishing to polish the back side of the wafer using a diamond wheel ( back-grinding) process.
상기 레이저 리페어 공정은 불량 메모리 셀에 연결된 퓨즈를 레이저빔으로 커팅(cutting)하고 칩 내에 내장된 리던던시 셀(redundancy cell)과 대체시키는 공정으로서, 상기 퓨즈는 메모리 셀 내의 각 비트에서 불량(fail)이 발생했을 때 불량 메모리 셀을 끊고 칩 제조시에 추가로 만들어 놓은 리던던시 셀을 구동시키기 위해 사용되는 것이다. 이때, 리페어가 이루어지는 부분을 퓨즈 박스라 일컫는다.The laser repair process is a process of cutting a fuse connected to a defective memory cell with a laser beam and replacing a redundancy cell embedded in a chip, wherein the fuse has a failure at each bit in the memory cell. When it occurs, it is used to shut down bad memory cells and drive redundancy cells created during chip manufacturing. At this time, the part where the repair is made is called a fuse box.
한편, 반도체 제조 공정 중에는 의도하지 않은 정전기가 발생하게 되는데, 예를 들면, 칩 접착(Chip Attach)을 위한 개별 반도체 픽업(Pick-UP)공정 및 칩 접착(Chip Attach)공정 중에 발생되는 정전기는 상기 퓨즈 박스의 오픈 영역을 통해 퓨즈박스 내의 도체로 정전기가 유입됨으로써, 퓨즈박스의 불량 발생의 원인이 되는 문제점이 있다.On the other hand, unintentional static electricity is generated during the semiconductor manufacturing process. For example, the static electricity generated during the individual semiconductor pick-up process and the chip attach process for the chip attach may be generated. Since the static electricity flows into the conductor in the fuse box through the open area of the fuse box, there is a problem that causes a failure of the fuse box.
따라서, 본 발명은 퓨즈박스의 정전기에 의한 불량발생의 문제점을 해결하는 것을 목적으로 한다.Therefore, an object of the present invention is to solve the problem of failure caused by static electricity in the fuse box.
본 발명은 퓨즈영역 및 본딩패드영역을 구비하고, 전면에 반도체 소자의 회로 패턴들이 형성된 반도체 기판을 준비하는 단계; 상기 퓨즈영역에 퓨즈를 포함하는 퓨즈박스를 형성하고, 상기 본딩패드영역에 본딩패드를 형성하는 단계; 상기 퓨즈 및 상기 본딩패드를 각각 노출시키는 개구부를 구비하는 절연막을 형성하는 단계; 상기 절연막을 포함하는 반도체 기판의 전면에 후면연마 공정용 라미네이션 테잎을 부착하는 단계; 및 상기 반도체 기판의 후면을 연마하는 단계를 포함하고, 상기 후면연막 공정용 라미네이션 테잎은 기재 필름층, 상기 기재 필름층 상에 형성되는 제1점착층 및 상기 제1점착층 상에 형성되는 제2점착층으로 이루어지는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.The present invention includes preparing a semiconductor substrate having a fuse region and a bonding pad region and having circuit patterns of semiconductor elements formed thereon; Forming a fuse box including a fuse in the fuse region, and forming a bonding pad in the bonding pad region; Forming an insulating film having an opening for exposing the fuse and the bonding pad, respectively; Attaching a lamination tape for a back polishing process to an entire surface of the semiconductor substrate including the insulating layer; And polishing a rear surface of the semiconductor substrate, wherein the lamination tape for the backside film process is formed of a base film layer, a first adhesive layer formed on the base film layer, and a second adhesive layer formed on the first adhesive layer. Provided is a method for manufacturing a semiconductor device having a fuse box, comprising a pressure-sensitive adhesive layer.
또한, 본 발명은 상기 제2점착층은 컷팅부를 구비하고, 상기 컷팅부는 본딩패드를 노출시키는 절연막의 개구부에 대응하여 형성되는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a semiconductor device having a fuse box, characterized in that the second adhesive layer has a cut portion, the cut portion is formed corresponding to the opening of the insulating film to expose the bonding pad.
또한, 본 발명은 상기 제2점착층은 개구부를 구비하고, 상기 제2점착층의 개구부는 상기 본딩패드를 노출시키는 절연막의 개구부와 대응하여 형성되는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.The present invention also provides a semiconductor device including a fuse box, wherein the second adhesive layer includes an opening, and the opening of the second adhesive layer corresponds to an opening of the insulating layer exposing the bonding pad. It provides a manufacturing method.
또한, 본 발명은 상기 제1점착층은 UV 경화형 점착제로 이루어지는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a semiconductor device having a fuse box, characterized in that the first adhesive layer is made of a UV curable pressure-sensitive adhesive.
또한, 본 발명은 상기 반도체 기판의 후면을 연마하는 단계이후, 상기 반도체 기판의 전면에 부착된 라미네이션 테잎에 UV를 조사하여 제1점착층의 점착력을 저하시키는 단계를 더 포함하는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.Also, after the polishing of the back surface of the semiconductor substrate, the fuse further comprises the step of reducing the adhesive force of the first adhesive layer by irradiating UV on the lamination tape attached to the front surface of the semiconductor substrate. A manufacturing method of a semiconductor device having a box is provided.
또한, 본 발명은 상기 라미네이션 테잎에 UV를 조사하는 것은 마스크를 사용하여 조사하고, 상기 마스크는 제2점착층의 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역과 대응되는 영역에 광차단영역이 형성되어 있는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.In addition, according to the present invention, the UV irradiation on the lamination tape is performed by using a mask, and the mask has a light blocking area in an area corresponding to an area corresponding to an opening of the insulating layer exposing the bonding pad of the second adhesive layer. Provided is a method of manufacturing a semiconductor device having a fuse box, which is formed.
또한, 본 발명은 상기 라미네이션 테잎에 UV를 조사하는 단계 이후, 반도체 기판의 전면에 부착된 라미네이션 테잎을 제거하는 단계를 더 포함하고, 상기 라미네이션 테잎을 제거하는 단계는 기재필름층, 제1점착층 및 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역의 제2점착층이 동시에 제거되는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.The present invention may further include removing the lamination tape attached to the entire surface of the semiconductor substrate after the step of irradiating UV on the lamination tape, and removing the lamination tape may include a base film layer and a first adhesive layer. And a second adhesive layer in a region corresponding to the opening of the insulating film exposing the bonding pads is removed at the same time.
또한, 본 발명은 상기 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역의 제2점착층이 제거되어, 상기 본딩패드를 노출시키는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.The present invention also provides a method for manufacturing a semiconductor device having a fuse box, wherein the second adhesive layer in a region corresponding to an opening of an insulating film exposing the bonding pad is removed to expose the bonding pad. .
또한, 본 발명은 상기 제2점착층은 개구부를 구비하고, 상기 제2점착층의 개구부는 상기 본딩패드를 노출시키는 절연막의 개구부와 대응하여 형성되는 것을 특 징으로 하며, 상기 라미네이션 테잎에 UV를 조사하는 단계 이후, 반도체 기판의 전면에 부착된 라미네이션 테잎을 제거하는 단계를 더 포함하고, 상기 라미네이션 테잎을 제거하는 단계는 상기 기재필름층 및 상기 제1점착층이 동시에 제거되는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.In addition, the present invention is characterized in that the second adhesive layer has an opening, the opening of the second adhesive layer is formed to correspond to the opening of the insulating film that exposes the bonding pads, UV to the lamination tape After the irradiating step, further comprises the step of removing the lamination tape attached to the front surface of the semiconductor substrate, the step of removing the lamination tape, the fuse, characterized in that the substrate film layer and the first adhesive layer is removed at the same time A manufacturing method of a semiconductor device having a box is provided.
또한, 본 발명은 상기 본딩패드는 상기 제2점착층의 개구부를 통하여 노출되는 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.The present invention also provides a method of manufacturing a semiconductor device having a fuse box, wherein the bonding pad is exposed through an opening of the second adhesive layer.
또한, 본 발명은 상기 제2점착층은 열 경화형 점착제인 것을 특징으로 하는 퓨즈박스를 구비한 반도체 장치의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a semiconductor device having a fuse box, characterized in that the second adhesive layer is a thermosetting adhesive.
따라서, 본 발명은 퓨즈박스를 포함하는 반도체 기판 상에 제2점착층을 형성하여, 퓨즈박스의 오픈 영역을 점착층을 통해 보호함으로써, 퓨즈 박스의 정전기 불량을 방지할 수 있는 효과가 있다.Therefore, the present invention has the effect of forming a second adhesive layer on the semiconductor substrate including the fuse box to protect the open area of the fuse box through the adhesive layer, thereby preventing the static electricity failure of the fuse box.
또한, 본 발명은 퓨즈박스를 포함하는 반도체 기판 상에 제2점착층을 형성함에 있어서, 라미네이션 테잎을 제거하는 공정에서 본딩패드를 노출시킴으로써, 별도의 추가 공정없이 본딩패드를 노출시킬 수 있는 효과가 있다.In addition, the present invention in forming the second adhesive layer on the semiconductor substrate including the fuse box, by exposing the bonding pad in the process of removing the lamination tape, there is an effect that can expose the bonding pad without additional process have.
첨부한 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하 기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.Embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed contents are thorough and complete, and that the spirit of the present invention can be sufficiently delivered to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.
일반적으로, 반도체 기판의 전면에 반도체 소자의 회로 패턴들이 형성되고 나면, 반도체 기판의 후면에 확산층이 형성되어 있는데, 후면에 형성된 확산층을 제거하기 위해 가장 적합한 두께의 조절과 평활한 면을 만들어 주는 반도체 기판의 후면 연마공정을 실시하게 된다.In general, after the circuit patterns of the semiconductor device are formed on the front surface of the semiconductor substrate, a diffusion layer is formed on the rear surface of the semiconductor substrate. The back surface polishing process of the substrate is performed.
또한, 이러한 반도체 기판 후면 연마공정은 반도체 제품의 소형화 추세에 따라 반도체 패키지의 두께를 감소시키는 방법으로써도 의미가 있다.In addition, this semiconductor substrate back surface polishing process is also meaningful as a method of reducing the thickness of the semiconductor package according to the trend of miniaturization of semiconductor products.
이어서, 후면 연마공정을 거친 반도체 기판은 소잉(sawing) 공정을 거쳐, 반도체 칩의 형태로 패키징 다이(리드프레임, 인쇄회로기판 등) 또는 다른 반도체 칩에 결합되게 된다.Subsequently, the semiconductor substrate, which has undergone back polishing, is subjected to a sawing process and then bonded to a packaging die (lead frame, printed circuit board, etc.) or another semiconductor chip in the form of a semiconductor chip.
한편, 상술한 바와 같은 반도체 기판의 후면 연마공정을 실시하기 위해서는 웨이퍼 레벨의 공정이 완료된 반도체 기판의 전면에 라미네이션 테잎(lamination tape)을 부착한 후에 실시하게 된다.Meanwhile, in order to perform the back surface polishing process of the semiconductor substrate as described above, the lamination tape is attached to the front surface of the semiconductor substrate on which the wafer level process is completed.
즉, 반도체 기판의 후면이 연마되는 동안, 반도체 기판의 전면이 웨이퍼로부터 발생되는 실리콘 가루들에 의해 오염되거나, 연마되는 작업에 의한 스트레스로 인해 반도체 기판의 전면의 회로 패턴들이 손상받지 않도록 하기 위해, 반도체 기판의 전면에 라미네이션 테잎(lamination tape)을 부착한 후에 후면 연마공정을 실시하게 된다.That is, while the back surface of the semiconductor substrate is being polished, so that the front surface of the semiconductor substrate is not contaminated by silicon powders generated from the wafer, or the circuit patterns on the front surface of the semiconductor substrate are not damaged by the stress caused by the polishing operation. After lamination tape is attached to the front surface of the semiconductor substrate, the backside polishing process is performed.
도 1은 본 발명에 따른 연마공정용 라미네이션 테잎을 나타내는 단면도이다.1 is a cross-sectional view showing a lamination tape for a polishing process according to the present invention.
도 1을 참조하면, 본 발명에 따른 연마공정용 라미네이션 테잎(10)은 기재 필름층(11), 상기 기재 필름층 상에 형성되는 제1점착층(12) 및 상기 제1점착층 상에 형성되는 제2점착층(13)으로 이루어져 있다.Referring to FIG. 1, the
상기 기재 필름층(11)은 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리테트라플루오르에틸렌 필름, 폴리에틸렌테테프탈레이트 필름, 폴리우레탄 필름, 에틸렌 비닐 아세테이트 필름, 에틸렌-프로필렌 공중합체 필름, 에틸렌-아크릴산 에틸 공중합체 필름, 에틸 공중합체 필름 또는 에틸렌-아크릴산 메틸 공중합체 필름 등을 사용할 수 있으며, 본 발명에서 상기 기재 필름층의 재질을 한정하는 것은 아니다.The
또한, 상기 제1점착층은 UV 경화형 점착제를 사용할 수 있으며, 이때, 상기 UV 경화형 점착제라 함은 UV가 조사된 경우 점착제의 응집력이 높아져 점착력이 저하되는 점착제를 일컫는 것으로, 상기 UV 경화형 점착제는 응집력과 탄성률이 높은 아크릴계 수지 등을 사용할 수 있다. UV 경화형 점착제에 관한 설명은 당업계에서 자명한 사항이므로, 이하 생략하기로 한다.In addition, the first adhesive layer may be a UV-curable pressure-sensitive adhesive, wherein the UV-curable pressure-sensitive adhesive refers to the pressure-sensitive adhesive to increase the cohesive force of the pressure-sensitive adhesive when UV is irradiated, the UV-curable pressure-sensitive adhesive is a cohesive force And acrylic resin with high elastic modulus can be used. Description of the UV-curable pressure-sensitive adhesive is obvious in the art, it will be omitted below.
또한, 상기 제2점착층은 열 경화형 점착제를 사용할 수 있으며, 이때, 상기 열 경화형 점착제라 함은 열이 가해진 경우 점착력이 저하되는 점착제를 일컫는 것 으로, 상기 열 경화형 점착제는 에폭시 수지 또는 실리콘계 수지 등을 사용할 수 있다. 열 경화형 점착제에 관한 설명은 당업계에서 자명한 사항이므로, 이하 생략하기로 한다.In addition, the second adhesive layer may use a heat-curable pressure-sensitive adhesive, wherein the heat-curable pressure-sensitive adhesive refers to a pressure-sensitive adhesive when heat is applied, wherein the heat-curable pressure-sensitive adhesive is epoxy resin or silicone resin Can be used. Description of the heat-curable pressure-sensitive adhesive is a matter apparent in the art, it will be omitted below.
도 2 내지 6은 본 발명의 제1실시예에 따른 퓨즈박스를 구비하는 반도체 장치의 제조방법을 설명하기 위한 개략적인 단면도이다. 이때, a도는 퓨즈영역을 나타내며, b도는 본딩패드영역을 나타낸다.2 to 6 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor device having a fuse box according to a first embodiment of the present invention. In this case, a represents a fuse region and b represents a bonding pad region.
먼저, 도 2a 및 도 2b를 참조하면, 퓨즈영역 및 본딩패드영역을 구비하고, 전면에 반도체 소자의 회로 패턴들(미도시)이 형성된 반도체 기판(100)을 준비한다. First, referring to FIGS. 2A and 2B, a
이후, 상기 반도체 기판 상에 예를 들면, 퓨즈영역에 퓨즈(110)를 포함하는 퓨즈박스(A)를 형성하고, 본딩패드영역에 본딩패드(130)를 형성한다.Subsequently, a fuse box A including the
상기 반도체 기판의 전면에 실리콘 산화막, 실리콘 질화막 또는 감광성 폴리이미드막 등으로 이루어지는 절연막(120)을 형성하고, 상기 절연막을 식각하여, 각각 퓨즈영역의 퓨즈 및 본딩패드영역의 본딩패드를 노출시키는 개구부(110a, 130a)를 형성한다.An
이때, 상기 반도체 기판은 쏘잉(sawing)공정을 진행시켜 개별 반도체 칩 단위로 분리하기 위한 컷팅라인(C)를 포함할 수 있다.In this case, the semiconductor substrate may include a cutting line (C) for separating into individual semiconductor chip units by performing a sawing process.
다만, 본 발명에서는 상기 퓨즈영역 및 본딩패드영역의 구체적인 구조를 한정하는 것은 아니며, 이는 당업계에서 자명한 사항이므로 이하 구체적인 설명은 생 략하기로 한다. However, the present invention is not limited to the specific structures of the fuse area and the bonding pad area, which are obvious in the art, and thus, the following detailed description will be omitted.
다음으로, 도 3a 및 도 3b를 참조하면, 후면연마 공정을 진행하기 위해 상기 절연막을 포함하는 반도체 기판의 전면에 후면연마 공정용 라미네이션 테잎을 부착한다.Next, referring to FIGS. 3A and 3B, a lamination tape for a back polishing process is attached to a front surface of a semiconductor substrate including the insulating layer to proceed a back polishing process.
이때, 상기 후면연마 공정용 라미네이션 테잎은 상술한 바와 같이, 기재 필름층(11), 상기 기재 필름층 상에 형성되는 제1점착층(12) 및 상기 제1점착층 상에 형성되는 제2점착층(13)으로 이루어져 있으며, 상기 제2점착층이 상기 절연막 상에 부착된다.At this time, the lamination tape for the back polishing process, as described above, the
상기 후면연마 공정용 라미네이션 테잎은 반도체 기판의 후면이 연마되는 동안, 반도체 기판의 전면이 웨이퍼로부터 발생되는 실리콘 가루들에 의해 오염되거나, 연마되는 작업에 의한 스트레스로 인해 반도체 기판 전면의 회로 패턴들이 손상받지 않도록 하기 위해 부착하는 것으로, 구체적인 재질은 상술한 바와 같으며, 이하 구체적인 설명은 생략하기로 한다.The lamination tape for the back polishing process is damaged while the back surface of the semiconductor substrate is polished, the front surface of the semiconductor substrate is contaminated by silicon powder generated from the wafer, or the circuit patterns on the front surface of the semiconductor substrate are damaged due to the stress caused by the polishing operation. In order to attach so as not to receive, the specific material is as described above, the detailed description thereof will be omitted.
계속해서, 도 3a 및 도 3b를 참조하면, 본딩패드영역을 나타내는 도 3b는 퓨즈영역을 나타내는 도 3a와 달리, 상기 라미네이션 테잎의 제2점착층(13)에 컷팅부(13a)를 구비하고 있다.3A and 3B, unlike FIG. 3A, which illustrates a bonding pad region, the
이때, 상기 본딩패드영역의 제2점착층(13)의 컷팅부(13a)는 본딩패드(130)를 노출시키는 절연막의 개구부(130a)에 대응하여 형성되어 있으며, 따라서, 상기 본딩패드영역의 제2점착층(13)은 상기 컷팅부(13a)에 의하여 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(13b)과 그 외의 영역으로 분리되어 있다.In this case, the cutting
즉, 상기 본딩패드영역의 제2점착층(13)이 상기 컷팅부(13a)에 의하여 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)과 그 외의 영역으로 분리되어 형성됨으로써, 후술하는 공정에 의해 상기 제2점착층을 제거함에 있어서, 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)과 그 외의 영역의 분리가 용이하게 진행될 수 있다.That is, the second
이어서, 후면연마 공정용 라미네이션 테잎이 부착된 반도체 기판의 후면을 연마하는 공정을 진행한다. 상기 후면 연마공정은 후면에 형성된 확산층을 제거하고, 반도체 제품의 소형화 추세에 따라 반도체 패키지의 두께를 감소시키는 방법으로써 의미가 있다.Subsequently, a process of polishing the back surface of the semiconductor substrate on which the lamination tape for the back polishing process is attached is performed. The backside polishing process is meaningful as a method of removing the diffusion layer formed on the backside and reducing the thickness of the semiconductor package according to the miniaturization trend of semiconductor products.
다음으로 도 4a 및 도 4b를 참조하면, 반도체 기판의 전면에 부착된 라미네이션 테잎에 UV를 조사한다.Next, referring to FIGS. 4A and 4B, UV is applied to a lamination tape attached to the entire surface of the semiconductor substrate.
후술할 바와 같은 반도체 기판의 전면에 부착된 라미네이션 테잎을 제거하는 것은 라미네이션 테잎에 UV를 조사함으로써 실시할 수 있는데, 이때, UV의 조사에 의해 제1점착층(12)의 접착력이 저하됨으로써 실현될 수 있다.Removal of the lamination tape attached to the entire surface of the semiconductor substrate, which will be described later, may be carried out by irradiating the lamination tape with UV. In this case, the adhesive force of the first
즉, 상술한 바와 같이 상기 제1점착층(12)은 UV 경화형 점착제를 사용할 수 있으며, 이때, 상기 UV 경화형 점착제라 함은 UV가 조사된 경우 점착제의 응집력이 높아져 접착력이 저하되는 점착제를 일컫는 것으로, 상기 제1점착층에 UV를 조사함으로써, 제1점착층과 제2점착층간의 점착력이 저하되어 제2점착층으로부터 제1점착층을 분리할 수 있으며, 상기 제1점착층이 제거되면서 기재필름층(11)이 동시에 제거된다.That is, as described above, the first
한편, 상기 라미네이션 테잎에 UV를 조사하는 것은 마스크(140)를 사용하여 조사한다.On the other hand, irradiating UV to the lamination tape is irradiated using the
이때, 퓨즈영역을 나타내는 도 4a를 참조하면, 퓨즈영역에 배치되는 마스크(140)은 전체가 광투과영역으로 이루어져 있으며, 본딩패드영역을 나타내는 도 4b를 참조하면, 본딩패드영역에 배치되는 마스크(140)은 광차단영역(140a)과 광투과영역(140b)으로 이루어져 있다.In this case, referring to FIG. 4A, which illustrates a fuse region, the
상기 광차단영역(140a)은 제1점착층에 UV가 조사되지 않도록 UV를 차단하는 영역으로, 상기 광차단영역(140a)은 제2점착층의 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(13b)과 대응되어 형성되어 있다.The
즉, 상기 본딩패드영역에 배치되는 마스크와 퓨즈영역에 배치되는 마스크는 하나의 동일한 마스크로써, 상기 마스크(140)는 제2점착층의 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)과 대응되는 영역에 광차단영역(140a)이 형성되어 있다.That is, the mask disposed in the bonding pad region and the mask disposed in the fuse region are one and the same mask, and the
또한, 상기 광차단영역(140a)에 의하여, UV 조사시 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(13b)과 대응하는 영역의 제1점착층에는 UV가 조사되지 않게 되며, 따라서, 제1점착층 중 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(11b)은 점착력이 저하되지 않게 된다.In addition, UV is not irradiated to the first adhesive layer of the
즉, UV조사를 통하여 제1점착층의 점착력을 저하시킴에 있어서, 제1점착층 중 상기 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(11b)의 점착력은 저하되지 않고 점착력이 유지되게 된다.That is, in lowering the adhesive force of the first adhesive layer through UV irradiation, the adhesive force of the
다음으로, 도 5a 및 도 5b를 참조하면, 반도체 기판의 전면에 부착된 라미네이션 테잎을 제거하는 공정을 실시한다.Next, referring to FIGS. 5A and 5B, a process of removing the lamination tape attached to the entire surface of the semiconductor substrate is performed.
즉, 상술한 바와 같은 UV 조사공정에 의해 점착력이 저하된 제1점착층을 제거하면서 기재필름층을 동시에 제거한다.That is, the base film layer is simultaneously removed while removing the first adhesive layer whose adhesive force is decreased by the UV irradiation process as described above.
이때, 제1점착층 중 상기 본딩패드를 노출시키는 개구부에 대응하는 영역(11b)의 점착력은 저하되지 않고 점착력이 유지되게 된다.At this time, the adhesive force of the
따라서, 퓨즈영역을 나타내는 도 5a를 참조하면, 퓨즈영역 상의 제1점착층의 점착력은 저하되어 제1점착층과 제2점착층이 분리됨으로써, 제2점착층(13)만이 절연막 상에 남아있게 된다.Thus, referring to FIG. 5A showing the fuse region, the adhesive force of the first adhesive layer on the fuse region is lowered so that the first adhesive layer and the second adhesive layer are separated, so that only the second
하지만, 본딩패드영역을 나타내는 도 5b를 참조하면, 제1점착층 중 상기 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(11b)의 점착력은 저하되지 않고 점착력이 유지되므로, 이 영역에서는 제1점착층과 제2점착층의 접착력이 유지되게 되고, 따라서, 제1점착층을 제거하는 공정에서, 제2점착층 중 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(13b)의 제2점착층 부분이 동시에 제거되게 된다.However, referring to FIG. 5B illustrating the bonding pad region, since the adhesive force of the
결국, 제2점착층은 반도체 기판 상에 전체적으로 형성되어 있으나, 제2점착층 중 본딩패드를 노출시키는 절연막의 개구부(130a)에 대응하는 영역(13b)은 제거되며, 이 영역에서는 반도체 기판상에 제2점착층이 형성되어 있지 않으므로, 제2점착층이 반도체 기판 상에 형성되더라도 본딩패드를 노출시킬 수 있게 된다. As a result, although the second adhesive layer is formed entirely on the semiconductor substrate, the
이때, 상술한 바와 같이, 상기 본딩패드영역의 제2점착층(13)이 컷팅부(13a) 에 의하여 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)과 그 외의 영역으로 분리됨으로써, 이들의 분리가 용이하게 진행될 수 있다.At this time, as described above, the second
한편, 상술한 바와 같이, 제2점착층은 반도체 기판 상에 전체적으로 형성되어 있으나, 제2점착층 중 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)은 제거되어 본딩패드를 노출시킬 수 있게 된다.Meanwhile, as described above, the second adhesive layer is entirely formed on the semiconductor substrate, but the
본 발명에 있어서, 반도체 기판 상에 제2점착층을 형성하는 것은 반도체 제조 공정 중에 발생되는 의도하지 않은 정전기로 인하여 퓨즈박스의 불량을 방지하기 위한 것으로, 본 발명의 제1실시예에 따른 퓨즈박스를 구비한 반도체 장치의 제조방법은 퓨즈박스를 포함하는 반도체 기판 상에 제2점착층을 형성하므로, 즉, 퓨즈박스의 오픈 영역을 제2점착층을 통해 보호함으로써, 퓨즈 박스의 오픈 영역을 통해 퓨즈박스 내의 도체로 정전기가 유입되는 것을 방지할 수 있고, 따라서, 퓨즈박스의 불량이 발생하는 것을 방지할 수 있다.In the present invention, forming the second adhesive layer on the semiconductor substrate is to prevent the failure of the fuse box due to unintended static electricity generated during the semiconductor manufacturing process, the fuse box according to the first embodiment of the present invention In the method of manufacturing a semiconductor device having a second adhesive layer formed on a semiconductor substrate including a fuse box, that is, by protecting the open region of the fuse box through the second adhesive layer, through the open region of the fuse box It is possible to prevent the static electricity from flowing into the conductors in the fuse box, and thus to prevent the failure of the fuse box.
또한, 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)의 제2점착층을 제거하여 본딩패드를 노출시키는 것은 추후 공정에 의하여 와이어 본딩을 실시하기 위한 것으로, 제2점착층에 의하여 본딩패드까지 덮여지게 되는 경우 와이어 본딩 공정을 실시하기 위해 별도의 추가 공정에 의하여 본딩패드를 노출시켜야 하므로, 본 발명에서는 라미네이션 테잎을 제거하는 공정에서 별도의 추가 공정없이도 본딩패드를 노출시킬 수 있다. In addition, removing the second adhesive layer in the
다음으로, 도 6a 및 6b를 참조하면, 소잉(sawing)공정을 진행하여 반도체 기판을 개별 반도체 칩 단위로 분리하며, 이때, 상기 반도체 기판에 쏘잉(sawing)공 정을 진행하는 것은 상술한 바와 같은 컷팅라인(C)을 통해 실시할 수 있다.Next, referring to FIGS. 6A and 6B, a sawing process is performed to separate a semiconductor substrate into individual semiconductor chip units. In this case, the sawing process on the semiconductor substrate may be performed as described above. It can be carried out through the cutting line (C).
이때, 퓨즈영역을 나타내는 도 6a를 참조하면, 퓨즈(110)를 포함하는 퓨즈박스 상에 제2점착층(13)이 형성되어 있어, 소잉(sawing) 공정 및 칩 접착(Chip Attach)을 위한 개별 반도체 픽업(Pick-UP)공정 등에서 발생되는 의도하지 않은 정전기로 인한 퓨즈박스의 불량을 방지할 수 있다.In this case, referring to FIG. 6A, which illustrates a fuse area, a second
또한, 본딩패드영역을 나타내는 도 6b를 참조하면, 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)의 제2점착층이 제거되어, 와이어 본딩을 실시할 수 있도록 본딩패드가 노출되어 있다.In addition, referring to FIG. 6B showing the bonding pad region, the second adhesive layer of the
계속해서, 도면에는 도시되지 않았으나, 개별 반도체 칩 단위로 분리된 칩을 리드 프레임 표면의 칩 지지 패들 위에 올려 접착시키는 공정인 칩 접착(Chip Attach) 공정을 진행하고, 칩 내부의 외부 연결단자와 리드 프레임을 가는 금선으로 연결시키는 와이어 본딩(Wire Bonding) 공정을 진행할 수 있다.Subsequently, although not shown in the drawing, a chip attach process, which is a process of attaching chips separated by individual semiconductor chip units on a chip support paddle on the surface of a lead frame, is performed. The wire bonding process of connecting the frame with a thin gold wire may be performed.
이 경우에도 퓨즈(110)를 포함하는 퓨즈박스 상에 제2점착층(13)이 형성되어 있어, 의도하지 않은 정전기로 인한 퓨즈박스의 불량을 방지할 수 있다.In this case, since the second
계속해서, 도면에는 도시되지 않았으나, 금속선 연결이 완료된 리드 프레임을 금형에 넣고 화학 수지(EMC:Epoxy Molding Compound)를 금형 틀 내부로 주입 및 밀봉시키는 몰딩(Molding) 공정을 실시할 수 있다.Subsequently, although not shown in the drawing, a molding process may be performed by inserting a lead frame having a metal wire connection into a mold and injecting and sealing an epoxy molding compound (EMC) into the mold frame.
상기 칩 접착(Chip Attach) 공정, 와이어 본딩(Wire Bonding) 공정 및 몰딩(Molding) 공정 등은 당업계에서 자명한 사항이므로, 이하 구체적인 설명은 생략하기로 한다.Since the chip attach process, the wire bonding process, and the molding process are obvious in the art, detailed descriptions thereof will be omitted.
이때, 상기 몰딩(Molding) 공정을 진행하기 전에 개별 반도체 칩 단위로 분리된 칩 상에 형성된 제2점착층(13)을 제거할 수 있다.At this time, before the molding process, the second
상기 제2점착층을 제거하는 것은 상술한 바와 같이, 상기 제2점착층은 열 경화형 점착제를 사용할 수 있으며, 이때, 상기 열 경화형 점착제라 함은 열이 가해진 경우 점착력이 저하되는 점착제를 일컫는 것으로, 제2점착층 상에 열을 가해 점착력을 저하시킨 후 제2점착층을 제거할 수 있다.Removing the second adhesive layer, as described above, the second adhesive layer may use a heat curable pressure sensitive adhesive, wherein the heat curable pressure sensitive adhesive refers to the pressure-sensitive adhesive is reduced when heat is applied, After applying heat on the second adhesive layer to lower the adhesive force, the second adhesive layer can be removed.
도 7 및 도 8은 본 발명의 제2실시예에 따른 퓨즈박스를 구비하는 반도체 장치의 제조방법을 설명하기 위한 개략적인 단면도이다. 이때, a도는 퓨즈영역을 나타내며, b도는 본딩패드영역을 나타낸다.7 and 8 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor device having a fuse box according to a second embodiment of the present invention. In this case, a represents a fuse region and b represents a bonding pad region.
본 발명의 제2실시예에 따른 퓨즈박스를 구비하는 반도체 장치의 제조방법은 후술하는 것을 제외하고는 제1실시예에 따른 반도체 장치의 제조방법과 동일할 수 있다.The manufacturing method of the semiconductor device including the fuse box according to the second embodiment of the present invention may be the same as the manufacturing method of the semiconductor device according to the first embodiment except for the following description.
먼저, 도 7a 및 도 7b를 참조하면, 퓨즈영역 및 본딩패드영역을 구비하고, 전면에 반도체 소자의 회로 패턴들(미도시)이 형성된 반도체 기판(200)을 준비한다. First, referring to FIGS. 7A and 7B, a
이후, 상기 반도체 기판 상에 예를 들면, 퓨즈영역에 퓨즈(210)를 포함하는 퓨즈박스를 형성하고, 본딩패드영역에 본딩패드(230)를 형성한다.Subsequently, a fuse box including a
이후, 상기 반도체 기판의 전면에 실리콘 산화막, 실리콘 질화막 또는 감광성 폴리 이미드막 등으로 이루어지는 절연막(220)을 형성하고, 상기 절연막을 식각 하여, 각각 퓨즈영역의 퓨즈 및 본딩패드영역의 본딩패드를 노출시키는 개구부를 형성한다.Thereafter, an insulating
계속해서, 도 7a 및 도 7b를 참조하면, 후면연마 공정을 진행하기 위해 상기 반도체 기판의 전면에 후면연마 공정용 라미네이션 테잎을 부착한다.Subsequently, referring to FIGS. 7A and 7B, a lamination tape for a back polishing process may be attached to a front surface of the semiconductor substrate in order to proceed with a back polishing process.
이때, 상기 후면연마 공정용 라미네이션 테잎은 기재 필름층(11), 상기 기재 필름층 상에 형성되는 제1점착층(12) 및 상기 제1점착층 상에 형성되는 제2점착층(23)으로 이루어져 있다.At this time, the lamination tape for the back polishing process is a
한편, 본딩패드영역을 나타내는 도 7b는 퓨즈영역을 나타내는 도 7a와 달리, 상기 라미네이션 테잎의 제2점착층(23)에 개구부(23b)를 구비하고 있다.On the other hand, FIG. 7B showing the bonding pad region is different from FIG. 7A showing the fuse region, and the
이때, 상기 제2점착층의 개구부(23b)는 상기 본딩패드를 노출시키는 절연막의 개구부와 대응하여 형성되어 있으며, 따라서, 상기 본딩패드영역의 제2점착층(23)은 상기 본딩패드를 노출시키는 절연막의 개구부와 대응하는 영역에는 제2점착층이 형성되어 있지 않게 된다.In this case, the
이어서, 후면연마 공정용 라미네이션 테잎이 부착된 반도체 기판의 후면을 연마하는 공정을 진행한다. Subsequently, a process of polishing the back surface of the semiconductor substrate on which the lamination tape for the back polishing process is attached is performed.
다음으로 도 8a 및 도 8b를 참조하면, 반도체 기판의 전면에 부착된 라미네이션 테잎에 UV를 조사한다.Next, referring to FIGS. 8A and 8B, UV is applied to a lamination tape attached to the entire surface of the semiconductor substrate.
후술할 바와 같은 반도체 기판의 전면에 부착된 라미네이션 테잎을 제거하는 것은 라미네이션 테잎에 UV를 조사함으로써 실시할 수 있는데, 이때, UV의 조사에 의해 제1점착층(12)의 접착력이 저하됨으로써 실현될 수 있다.Removal of the lamination tape attached to the entire surface of the semiconductor substrate, which will be described later, may be carried out by irradiating the lamination tape with UV. In this case, the adhesive force of the first
즉, 상술한 바와 같이 상기 제1점착층(12)은 UV 경화형 점착제를 사용할 수 있으며, 이때, 상기 UV 경화형 점착제라 함은 UV가 조사된 경우 점착제의 응집력이 높아져 접착력이 저하되는 점착제를 일컫는 것으로, 상기 제1점착층에 UV를 조사함으로써, 제1점착층과 제2점착층간의 점착력이 저하되어 제2점착층으로부터 제1점착층을 분리할 수 있으며, 상기 제1점착층이 제거되면서 기재필름층(11)이 동시에 제거된다.That is, as described above, the first
한편, 본 발명의 제1실시예에 따른 반도체 장치의 제조방법에서는 상기 제1점착층에 UV를 조사하기 위하여 마스크를 사용하였으나, 본 발명의 제1실시예에 따른 반도체 장치의 제조방법에서는 상기 제1점착층에 UV를 조사하기 위하여 마스크를 사용하지 않고 전면적으로 UV를 조사한다.Meanwhile, in the method of manufacturing a semiconductor device according to the first embodiment of the present invention, a mask is used to irradiate UV to the first adhesive layer, but in the method of manufacturing a semiconductor device according to the first embodiment of the present invention, In order to irradiate UV to an adhesive layer, UV is irradiated across the entire surface without using a mask.
즉, 본 발명의 제1실시예에서는 마스크의 광차단영역을 통하여, 제1점착층 중 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역의 점착력을 유지시켜, 제1점착층을 제거하는 공정에서, 제2접착층 중 본딩패드를 노출시키는 절연막의 개구부에 대응하는 영역(13b)의 제2점착층 부분이 동시에 제거되게 하였으나, 본 발명의 제2실시예에서는 본딩패드를 노출시키는 절연막의 개구부와 대응하는 영역에는 제2점착층이 형성되어 있지 않으므로, 이러한 공정이 필요없는 것이다.That is, in the first embodiment of the present invention, in the process of removing the first adhesive layer by maintaining the adhesive force of the region corresponding to the opening of the insulating film of the first adhesive layer to expose the bonding pad through the light blocking region of the mask Although the second adhesive layer portion of the
결국, 반도체 기판의 전면에 부착된 라미네이션 테잎을 제거하는 공정을 실시하게 되면, 상술한 바와 같은 전면적인 UV 조사공정에 의해 점착력이 저하된 제1점착층이 제거되면서 기재필름층도 동시에 제거되게 되고, 이때, 본딩패드를 노출시키는 절연막의 개구부와 대응하는 영역에는 제2점착층이 형성되어 있지 않으므 로, 상기 라미네이션 테잎을 제거하는 공정이 완료되면, 본딩패드는 제2점착층에 덮이지 않고 노출되게 된다.As a result, when the lamination tape attached to the entire surface of the semiconductor substrate is removed, the base film layer is simultaneously removed while the first adhesive layer whose adhesive force is lowered by the entire UV irradiation process as described above is removed. In this case, since the second adhesive layer is not formed in the region corresponding to the opening of the insulating layer exposing the bonding pad, when the process of removing the lamination tape is completed, the bonding pad is not covered by the second adhesive layer. Will be.
따라서, 퓨즈박스의 오픈 영역을 제2점착층을 통해 보호함으로써, 퓨즈 박스의 오픈 영역을 통해 퓨즈박스 내의 도체로 정전기가 유입되는 것을 방지할 수 있고, 따라서, 퓨즈박스의 불량이 발생하는 것을 방지할 수 있으며, 또한, 본딩패드는 제2점착층에 덮이지 않고 노출되어 있으므로, 별도의 추가공정이 없이도 와이어 본딩 공정을 실시하기 위한 본딩패드의 노출이 가능하다.Therefore, by protecting the open area of the fuse box through the second adhesive layer, it is possible to prevent static electricity from flowing into the conductor in the fuse box through the open area of the fuse box, thereby preventing the failure of the fuse box. In addition, since the bonding pad is exposed without being covered by the second adhesive layer, it is possible to expose the bonding pad for performing the wire bonding process without any additional process.
이후의 공정은 상술한 제1실시예와 동일하므로 생략하기로 한다.The subsequent steps are the same as in the above-described first embodiment and will be omitted.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.The present invention has been shown and described with reference to the preferred embodiments as described above, but is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
도 1은 본 발명에 따른 연마공정용 라미네이션 테잎을 나타내는 단면도,1 is a cross-sectional view showing a lamination tape for a polishing process according to the present invention,
도 2 내지 6은 본 발명의 제1실시예에 따른 퓨즈박스를 구비하는 반도체 장치의 제조방법을 설명하기 위한 개략적인 단면도,2 to 6 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor device having a fuse box according to a first embodiment of the present invention;
도 7 및 도 8은 본 발명의 제2실시예에 따른 퓨즈박스를 구비하는 반도체 장치의 제조방법을 설명하기 위한 개략적인 단면도이다.7 and 8 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor device having a fuse box according to a second embodiment of the present invention.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090012505A KR20100093356A (en) | 2009-02-16 | 2009-02-16 | Fabricating method of semiconductor device comprising fuse box |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090012505A KR20100093356A (en) | 2009-02-16 | 2009-02-16 | Fabricating method of semiconductor device comprising fuse box |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100093356A true KR20100093356A (en) | 2010-08-25 |
Family
ID=42757785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090012505A KR20100093356A (en) | 2009-02-16 | 2009-02-16 | Fabricating method of semiconductor device comprising fuse box |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100093356A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412624B1 (en) | 2014-06-26 | 2016-08-09 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with substrate and method of manufacture thereof |
US9502267B1 (en) | 2014-06-26 | 2016-11-22 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with support structure and method of manufacture thereof |
-
2009
- 2009-02-16 KR KR1020090012505A patent/KR20100093356A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9412624B1 (en) | 2014-06-26 | 2016-08-09 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with substrate and method of manufacture thereof |
US9502267B1 (en) | 2014-06-26 | 2016-11-22 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with support structure and method of manufacture thereof |
US10109587B1 (en) | 2014-06-26 | 2018-10-23 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with substrate and method of manufacture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6916686B2 (en) | Method of manufacturing a semiconductor device | |
KR100337412B1 (en) | An integrated circuit and a semiconductor wafer having a bottom surface protective coating and method of making the same | |
CN101297394B (en) | Semiconductor device manufacturing method and semiconductor device | |
JP3888267B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5608521B2 (en) | Semiconductor wafer dividing method, semiconductor chip and semiconductor device | |
US6762074B1 (en) | Method and apparatus for forming thin microelectronic dies | |
US8796076B2 (en) | Stacked semiconductor devices and fabrication method/equipment for the same | |
JP5919087B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US20050179127A1 (en) | Stack MCP and manufacturing method thereof | |
JP2002026039A (en) | Method for manufacturing semiconductor device | |
JPH11204551A (en) | Manufacture of semiconductor device | |
KR20010085725A (en) | Semiconductor device and method for fabricating same | |
JP5902114B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2006008824A1 (en) | Method for manufacturing semiconductor integrated circuit device | |
CN1645597B (en) | Semiconductor device and method of manufacturing same | |
JP2012146892A (en) | Method for manufacturing semiconductor device | |
JP2013120767A (en) | Semiconductor device manufacturing method | |
JP2007048876A (en) | Manufacturing method for semiconductor device | |
CN109860065B (en) | Fan-out type packaging method | |
JP2009088109A (en) | Semiconductor device and method of manufacturing the same | |
KR20100093356A (en) | Fabricating method of semiconductor device comprising fuse box | |
JP2020025022A (en) | Semiconductor device and manufacturing method for the same | |
WO2007049356A1 (en) | Semiconductor device and method for manufacturing same | |
JP2004235612A (en) | Method of manufacturing semiconductor device | |
JPH0917756A (en) | Protective type for semiconductor and its usage method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |