KR20100091663A - 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터 - Google Patents

표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터 Download PDF

Info

Publication number
KR20100091663A
KR20100091663A KR1020090010965A KR20090010965A KR20100091663A KR 20100091663 A KR20100091663 A KR 20100091663A KR 1020090010965 A KR1020090010965 A KR 1020090010965A KR 20090010965 A KR20090010965 A KR 20090010965A KR 20100091663 A KR20100091663 A KR 20100091663A
Authority
KR
South Korea
Prior art keywords
group
formula
thin film
same
chemical formula
Prior art date
Application number
KR1020090010965A
Other languages
English (en)
Inventor
박정일
유병욱
김도환
이상윤
정은정
이방린
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090010965A priority Critical patent/KR20100091663A/ko
Priority to CN201010121441.9A priority patent/CN101799628B/zh
Priority to EP10153288.5A priority patent/EP2219244B1/en
Priority to CN201410007030.5A priority patent/CN103730575B/zh
Priority to US12/656,685 priority patent/US8847206B2/en
Publication of KR20100091663A publication Critical patent/KR20100091663A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

한쪽 말단에 에티닐기를 가지는 화합물을 포함하는 표면개질제를 제공한다. 또한 상기 표면개질제를 사용하여 제조된 적층 구조, 그 적층 구조의 제조방법 및 이를 포함하는 트랜지스터를 제공한다.
표면개질제, 에티닐기, 헤테로고리, 금속, 유기 반도체

Description

표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터{SURFACE MODIFYING AGENT, LAMINATED STRUCTURE USING THE SAME, METHOD OF MANUFACTURING THE STRUCTURE, AND TRANSISTOR INCLUDING THE SAME}
본 기재는 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조 방법 및 이를 포함하는 트랜지스터에 관한 것이다.
현재 반도체 소자, 집적회로, 유기 EL 디스플레이용 디바이스 등의 미세 디바이스의 제조방법으로는, 진공 증착, 스퍼터링 등에 의해서 기판 위에 기능성 재료의 박막을 형성시켜, 그 박막을 포토 리소그래피에 의해서 패턴화하는 방법이 사용되고 있다. 포토 리소그래피는 일반적으로 패터닝을 실시하는 재료의 박막을 기판 위에 형성하고, 박막 위에 포토 레지스트막을 형성하고, 소정 패턴을 갖는 포토 마스크를 사용하여 노광하며, 현상액으로 현상하여 포토 레지스트 패턴을 형성한 후, 상기 포토 레지스트 패턴을 마스크로 하여 에칭을 실시하고, 불필요한 부분을 제거하여 원하는 패턴 형상을 갖는 박막을 얻는 과정으로 이루어진다. 그러나 포토 리소그래피는 공정이 복잡하고, 클린룸 내에서 실시하여야 하므로 에너지, 재료 등의 이용 효율이 낮고 제조 비용이 고가이다.
이에 저비용, 저에너지로 실시할 수 있는 패턴 형성 방법으로 프린팅, 적하, 롤-투-롤(roll-to-roll) 공정, 잉크젯 인쇄 방법 등과 같은 용액 공정이 개발되었다. 그러나 상기 용액 공정은 공정이 복잡하고 미세 패턴을 형성하기가 어렵다.
본 발명의 일 구현예는 표면 특성을 상이하게 조절할 수 있는 표면 개질제를 제공하기 위한 것이다.
본 발명의 다른 일 구현예는 상기 표면개질제를 사용하여 표면 특성이 상이하게 조절된 적층 구조를 제공하기 위한 것이다.
본 발명의 또 다른 일 구현예는 상기 표면개질제를 사용하여 표면 특성이 상이하게 조절된 적층 구조의 제조방법을 제공하기 위한 것이다.
본 발명의 또 다른 일 구현예는 상기 적층 구조를 포함하는 트랜지스터를 제공하기 위한 것이다.
본 발명의 일 구현예에 따르면, 하기 화학식 1로 표시되는 화합물을 포함하는 표면개질제를 제공한다.
Figure 112009008399248-PAT00001
상기 화학식 1에서,
L은 탄소수 1 내지 30의 알킬렌기, 탄소수 1 내지 30의 퍼플루오로 알킬렌기, 하기 화학식 1a로 표시되는 연결기, 방향족기, 헤테로고리기, 아민기, 아미드기, 에스테르기 및 이들의 조합으로 이루어진 군에서 선택되는 하나이다.
Figure 112009008399248-PAT00002
상기 화학식 1a에서,
A는 O, S, NR1, NHCO, SO2, COO 및 CO로 이루어진 군에서 선택된 하나이고, 여기서 R1은 수소, 또는 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬이며, m은 1 내지 3의 정수이고, n은 1 내지 30의 정수이다.
X는 하기 화학식 1b 내지 화학식 1d로 표시되는 작용기, SH, CONHOH, COOH, OH, COSH, COSeH, SeH, SO3H, CN, 아미노기 및 포스피닐기로 이루어진 군으로부터 선택된 하나이다.
Figure 112009008399248-PAT00003
상기 화학식 1b에서,
D1 및 D2는 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 OH로 이루어진 군에서 선택된 하나이다.
Figure 112009008399248-PAT00004
상기 화학식 1c에서,
D3 및 D4는 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, OH, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 NR2R3로 이루어진 군에서 선택된 하나이고, 여기서 R2 및 R3는 동일하거나 서로 상이하며, 각각 독립적으로 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬기이다.
Figure 112009008399248-PAT00005
상기 화학식 1d에서,
D5 내지 D7은 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, OH, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬기로 이루어진 군에서 선택된 하나이고, D5 내지 D7은 동시에 알킬기는 아니다.
본 발명의 다른 일 구현예에 따르면, 표면 및 상기 표면 위에 위치하는 박막을 포함하고, 상기 박막은 화학식 2 내지 화학식 5로 표시되는 기 및 이들의 조합으로 이루어진 군에서 선택되는 기를 포함하는 적층 구조를 제공한다.
Figure 112009008399248-PAT00006
상기 화학식 2에서,
L은 상기 화학식 1에서 정의된 것과 동일하고, X'는 상기 화학식 1의 X와 상기 표면의 작용기가 결합하여 형성된 연결기이다.
Figure 112009008399248-PAT00007
상기 화학식 3에서,
L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, T는 에틸기 또는 에테닐기이다.
Figure 112009008399248-PAT00008
상기 화학식 4에서,
L 및 X'는 상기 화학식 2에서 정의된 것과 동일하다.
Figure 112009008399248-PAT00009
상기 화학식 5에서,
L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, K는 트리아졸기, 벤조트리아졸기, 이미다졸기, 벤즈이미다졸기, 테트라졸기, 피리딘기, 피라졸기, 이소옥사졸기 및 인돌리지논기로 이루어진 군에서 선택된 하나이다.
상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며, 상기 제2 박막은 서로 상이한 표면 특성을 가지는 적어도 두 개의 영역을 포함할 수 있다.
상기 제1 박막은 무기물, 유기물 또는 무기물과 유기물의 복합체를 포함하는 것일 수 있다.
상기 제1 박막은 Si, Al, In, Sn, Zr, Hf, La, Gd, Y, Ti, 이들의 조합 및 이들의 산화물로 이루어진 군에서 선택된 하나를 포함하는 것일 수 있다.
본 발명의 또 다른 일 구현예에 따르면, 표면 위에 상기 화학식 2로 표시되는 기를 포함하는 박막을 형성하는 단계 및 상기 박막의 소정 영역을 표면 처리하는 단계를 포함하는 적층 구조의 제조방법을 제공한다.
상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며, 상기 표면 처리하는 단계는 상기 제2 박막의 소정 영역을 H2 플라즈마 또는 자외선광에 노출하는 단계일 수 있다.
상기 표면 처리하는 단계 후에 상기 제2 박막 중 표면 처리되지 않은 영역을 헤테로고리화 반응시키는 단계를 더 포함할 수 있다.
본 발명의 또 다른 일 구현예에 따르면, 표면, 상기 표면 위에 위치하고 상기 화학식 3 또는 상기 화학식 4로 표시되는 기를 포함하는 제1 영역 및 상기 화학 식 5로 표시되는 기를 포함하는 제2 영역을 포함하는 박막, 상기 제2 영역 위에 위치하는 금속층 및 상기 제1 영역 위에 위치하는 유기 반도체를 포함하는 트랜지스터를 제공한다.
상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며, 상기 제1 박막은 무기물, 유기물 또는 무기물과 유기물의 복합체를 포함하는 것일 수 있다.
상기 트랜지스터는 상기 유기 반도체 하부에 위치하는 게이트 전극 및 상기 유기 반도체와 게이트 전극 사이에 위치하는 게이트 절연막을 더 포함할 수 있다.
상기 트랜지스터는 상기 유기 반도체 상부에 위치하는 게이트 전극 및 상기 유기 반도체와 상기 게이트 전극 사이에 위치하는 게이트 절연막을 더 포함할 수 있다.
상기 금속층은 Cu, Au, Ag, Mo, Ni, Cr, Ti, Co, Al, Pt 및 Nb로 이루어진 군에서 선택된 적어도 하나의 금속을 포함하는 것일 수 있다.
기타 본 발명의 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
표면개질제는 선택적으로 미세패턴 형성할 수 있어, 반도체 소자 분야, 전기 소자 분야 및 바이오 소재(바이오칩, 바이오 센서) 분야 등에 다양하게 이용될 수 있다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구항의 범주에 의해 정의될 뿐이다.
층, 막, 기판 등의 부분이 다른 구성요소 "위에" 있다고 할 때, 이는 다른 구성요소 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 구성요소가 있는 경우도 포함한다.
별도의 정의가 없는 한 "방향족기"란 탄소수 6 내지 30의 방향족 고리를 갖는 작용기로서, 선택적으로 상기 방향족기는 탄소수 1 내지 7의 알킬기가 치환될 수 있으며, "헤테로고리기"란 탄소수 3 내지 30의 헤테로아릴기, 탄소수 3 내지 30의 헤테로사이클로알킬기, 탄소수 3 내지 30의 헤테로사이클로알케닐기, 또는 탄소수 3 내지 30의 헤테로사이클로알키닐기를 의미하고, 여기서 헤테로는 N, O, S, Si 및 P으로 이루어진 군에서 선택되는 헤테로 원자를 포함하는 화합물을 의미하며, 하나의 고리내에 1 내지 3개의 헤테로원자가 포함될 수 있다. "아민기"는 탄소수 1 내지 7의 알킬을 포함하는 아민기를 의미하고, "아미드기"는 각각 또는 탄소수 1 내지 7의 알킬을 포함하는 아미드기를 의미한다. 또한, "*"는 동일하거나 상이한 원자 또는 화학식과 연결되는 부분을 의미한다.
본 발명의 일 구현예에 따르면, 하기 화학식 1로 표시되는 화합물을 포함하는 표면개질제를 제공한다.
[화학식 1]
Figure 112009008399248-PAT00010
상기 화학식 1에서,
L은 탄소수 1 내지 30의 알킬렌기, 탄소수 1 내지 30의 퍼플루오로 알킬렌기, 하기 화학식 1a로 표시되는 연결기, 방향족기, 헤테로고리기, 아민기, 아미드기, 에스테르기 및 이들의 조합으로 이루어진 군에서 선택되는 하나이다. 이러한 L의 결합가수에 따라 에티닐기는 복수로 존재할 수 있다.
[화학식 1a]
Figure 112009008399248-PAT00011
상기 화학식 1a에서,
A는 O, S, NR1, NHCO, SO2, COO 및 CO로 이루어진 군에서 선택된 하나이고, 여기서 R1은 수소, 또는 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬이며, m은 1 내지 3의 정수이고, n은 1 내지 30의 정수이다.
X는 하기 화학식 1b 내지 화학식 1d로 표시되는 작용기, SH, CONHOH, COOH, OH, COSH, COSeH, SeH, SO3H, CN, 아미노기 및 포스피닐기로 이루어진 군으로부터 선택된 하나이다.
[화학식 1b]
Figure 112009008399248-PAT00012
상기 화학식 1b에서,
D1 및 D2는 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 OH로 이루어진 군에서 선택된 하나이다.
[화학식 1c]
Figure 112009008399248-PAT00013
상기 화학식 1c에서,
D3 및 D4는 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, OH, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 NR2R3로 이루어진 군에서 선택된 하나이고, 여기서 R2 및 R3는 동일하거나 서로 상이하며, 각각 독립적으로 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬기이다.
[화학식 1d]
Figure 112009008399248-PAT00014
상기 화학식 1d에서,
D5 내지 D7은 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, OH, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬기로 이루어진 군에서 선택된 하나이다. 다만, D5 내지 D7은 동시에 알킬기는 아니다.
상기 화학식 1로 표시되는 화합물의 한쪽 말단에 있는 에티닐기는 H2 플라즈마 노출과 같은 외부 자극이 인가된 영역에서 선택적으로 에틸기 또는 에테닐기로 환원된다.
또한 상기 화학식 1로 표시되는 화합물의 한쪽 말단에 있는 에티닐기는 자외선광 노출과 같은 외부 자극이 인가된 영역에서 선택적으로 중합되어 하기 화학식 4a로 표시되는 작용기로 개질된다. 이에 따라 적층 구조의 표면특성을 선택적으로 상이하게 조절할 수 있다.
Figure 112009008399248-PAT00015
상기 화학식 1에서, L은 연결기이며, 한쪽 말단의 에티닐기와 다른쪽 말단의 작용기 X를 연결하는 역할을 수행한다. 상기 L의 구체적인 예는 상술한 바와 같다.
상기 화학식 1에서, 상기 X는 기판 또는 기판 위에 형성된 박막의 표면에 상기 표면개질제를 연결하는 역할을 수행한다. 상기 기판 또는 기판 위에 형성된 박막 위에 산화막이 형성되는 경우 상기 X는 상기 산화막의 표면에 상기 표면개질제를 연결시킬 수 있다.
상기 X는 금속 또는 금속 산화물과 친화력이 있는 작용기일 수 있으며, 상기 X의 구체적인 예는 상술한 바와 같다.
본 발명의 다른 일 구현예에 따르면, 표면 위에 상기 화학식 2 내지 화학식 5로 표시되는 기(group) 및 이들의 조합으로 이루어진 군에서 선택되는 기를 포함하는 박막이 형성된다. 박막 하부에 위치하는 표면은 어떠한 것도 포함되며, 예컨대 유리, 플라스틱 또는 유기 화합물로 만들어진 기판의 표면 또는 상기 기판 위에 형성된 다른 박막의 표면일 수 있다. 상기 박막의 구체적인 예로는 자기조립단층(Self Assembled Monolayer; SAM)을 들 수 있으나, 이에 한정되는 것은 아니다.
[화학식 2]
Figure 112009008399248-PAT00016
상기 화학식 2에서, L은 상기 화학식 1에서 정의된 것과 동일하고, X'는 상기 화학식 1의 X와 표면의 작용기가 결합하여 형성된 연결기이다.
[화학식 3]
Figure 112009008399248-PAT00017
상기 화학식 3에서, L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, T는 에틸기 또는 에테닐기이다.
[화학식 4]
Figure 112009008399248-PAT00018
상기 화학식 4에서, L 및 X'는 상기 화학식 2에서 정의된 것과 동일하다.
[화학식 5]
Figure 112009008399248-PAT00019
상기 화학식 5에서, L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, K 는 트리아졸기, 벤조트리아졸기, 이미다졸기, 벤즈이미다졸기, 테트라졸기, 피리딘기, 피라졸기, 이소옥사졸기 및 인돌리지논기로 이루어진 군에서 선택된 하나이다.
상기 트리아졸기의 구체적인 예로는 하기 화학식 6으로 표시되는 작용기가 있다.
Figure 112009008399248-PAT00020
상기 화학식 6에서, R은 수소, 탄소수 1 내지 30의 알킬기, 방향족기, 헤테로고리기, 아민기, 아미드기, 에스테르기 및 이들의 조합으로 이루어진 군에서 선택되는 하나이다. 또한 R은 그의 치환기로서 카복실산기, 인산기, 술폰산기, 아민기, 아지리디늄기 또는 크라운에테르기를 더 포함함으로써 친수성을 높일 수 있다.
이하 도 1 내지 도 4를 참조하여 상기 적층 구조를 설명한다.
도 1은 본 발명의 일 구현예에 따른 적층 구조를 보여주는 단면도이다.
도 1을 참조하면, 본 발명의 일 구현예에 따른 적층 구조는 기판(10), 상기 기판(10) 위에 위치하는 하부막(12) 및 상기 하부막(12) 위에 위치하는 상부막(14)을 포함한다.
상기 기판(10)은 무기물, 유기물 또는 무기물과 유기물의 복합체를 포함하는 것일 수 있다. 상기 유기물로는 예컨대 플라스틱을 들 수 있으며, 상기 무기물로는 예컨대 유리 또는 금속을 들 수 있다. 금속의 구체적인 예로는 Si, Al, In, Sn, Zr, Hf, La, Gd, Y, Ti 및 이들의 조합으로 이루어진 군에서 선택된 하나를 들 수 있다.
상기 하부막(12)은 Si, Al, In, Sn, Zr, Hf, La, Gd, Y, Ti, 이들의 조합 및 이들의 산화물로 이루어진 군에서 선택된 하나로 이루어진 것일 수 있다.
상기 상부막(14)은 제1 영역(A1)에 상기 화학식 3으로 표시되는 기를 포함하고, 제2 영역(B)에 상기 화학식 2로 표시되는 기를 포함한다. 여기서, 제1 영역(A1)은 상기 화학식 2로 표시되는 기가 H2 플라즈마에 노출되어 표면 처리된 영역일 수 있고, 제2 영역(B)은 표면 처리되지 않은 영역일 수 있다.
상기 화학식 2로 표시되는 기의 한쪽 말단에는 에티닐기가 포함되어 있고, 상기 화학식 3으로 표시되는 기의 한쪽 말단에는 에틸기 또는 에테닐기가 포함되어 있다.
상기 에티닐기는 에틸기 및 에테닐기와 특성이 상이하다. 에티닐기는 헤테로고리화 반응에 대한 반응성이 우수한 반면, 상기 에틸기 및 에테닐기는 상기 헤테로고리화 반응에 관여하지 않는다. 이에 이후 상기 에티닐기는 헤테로고리화 반응을 통하여 선택적으로 헤테로고리기로 변화될 수 있다. 따라서 상기 적층 구조는 표면 특성이 상이한 적어도 두 개의 영역을 가질 수 있다.
도 2는 본 발명의 다른 일 구현예에 따른 적층 구조를 설명하기 위한 단면도이다. 상기 도 1에 도시한 적층 구조와 동일한 부분은 그 설명을 생략한다.
도 2를 참조하면, 상부막(14)은 제1 영역(A1)에 상기 화학식 3으로 표시되는 기를 포함하고, 제2 영역(B)에 상기 화학식 5로 표시되는 기를 포함한다. 여기서, 제2 영역(B)은 헤테로고리화된 영역일 수 있고, 제1 영역(A1)은 헤테로고리화되지 않은 영역일 수 있다.
상기 화학식 5로 표시되는 기의 한쪽 말단에는 헤테로고리기가 포함되어 있고, 상기 화학식 3으로 표시되는 기의 한쪽 말단에는 에틸기 또는 에테닐기가 포함되어 있다.
상기 헤테로고리기는 에틸기 및 에테닐기와 특성이 상이하다. 헤테로고리기는 금속과의 친화력이 우수하여 그 위에 선택적으로 금속층을 형성시킬 수 있다. 이에 의해 상기 적층 구조는 표면 특성의 차이를 이용하여 원하는 영역 위에만 선택적으로 금속층을 형성시킬 수 있다. 상기 금속층에 사용될 수 있는 금속의 구체적인 예로는 Cu, Au, Ag, Mo, Ni, Cr, Ti, Co, Al, Pt 및 Nb로 이루어진 군에서 선택된 하나 이상의 금속이 있으나, 이에 한정되는 것은 아니다.
반면, 에틸기 및 에테닐기는 금속과의 친화력은 약하고, 유기물질과의 친화력이 우수하여 그 위에 선택적으로 유기물질을 결합시킬 수 있다. 이에 의해 상기 적층 구조는 표면 특성의 차이를 이용하여 원하는 영역 위에만 선택적으로 유기물질을 형성시킬 수 있다. 상기 유기물질은 반도체 특성을 나타내는 모든 유기 저분자 및 유기 고분자 물질을 포함하며, 구체적인 예로는 펜타센(pentacene), 헤테로아센(heteroacenes), 올리고티오펜(oligothiophenes), 폴리티오펜(polythiophenes), 폴리페닐렌비닐렌(polyphenylenevinylene) 및 아릴렌카보디이미드(arylenecarbodiimdes)가 있으나, 이에 한정되는 것은 아니다.
이에 의해 상기 헤테로고리기에는 친수성 물질을, 상기 에틸기 또는 에테닐기에는 소수성 물질을 선택적으로 형성시킬 수 있다. 또한 헤테로고리기의 치환기를 강한 친수성기로 변화시키면 헤테로고리기의 친수성을 높일 수 있다.
도 3은 본 발명의 또 다른 일 구현예에 따른 적층 구조를 설명하기 위한 단면도이다. 상기 도 1 및 도 2에 도시한 적층 구조와 동일한 부분은 그 설명을 생략한다.
도 3을 참조하면, 상부막(24)은 제1 영역(A2)에 상기 화학식 4로 표시되는 기를 포함하고, 제2 영역(B)에 상기 화학식 2로 표시되는 기를 포함한다. 여기서, 제1 영역(A2)은 상기 화학식 2로 표시되는 기가 자외선 광에 노출되어 표면 처리된 영역일 수 있고, 제2 영역(B)은 표면 처리되지 않은 영역일 수 있다. 상기 화학식 2로 표시되는 기의 한쪽 말단에는 에티닐기가 포함되어 있고, 상기 화학식 4로 표시되는 기의 한쪽 말단에는 상기 화학식 4a로 표시되는 기가 포함되어 있다. 상기 에티닐기는 상기 화학식 4a로 표시되는 기와 특성이 상이하다. 따라서 상기 적층 구조는 상이한 표면 특성을 가진다.
상기 화학식 4a로 표시되는 기는 에틸기 또는 에테닐기와 그 화학적 특성이 유사하며, 이에 대한 설명은 생략한다.
도 4는 본 발명의 또 다른 일 구현예에 따른 적층 구조를 설명하기 위한 단면도이다. 상기 도 1 내지 도 3에 도시한 적층 구조와 동일한 부분은 그 설명을 생략한다.
도 4을 참조하면, 상부막(24)은 제1 영역(A2)에 상기 화학식 4로 표시되는 기를 포함하고, 제2 영역(B)에 상기 화학식 5로 표시되는 기를 포함한다. 여기서, 제2 영역(B)은 헤테로고리화된 영역일 수 있고, 제1 영역(A2)은 헤테로고리화되지 않은 영역일 수 있다. 따라서 상기 적층 구조는 상이한 표면 특성을 가진다.
상기 도 1 내지 도 4에 나타난 적층 구조는 상기 하부막(12)을 제외한 구조로 형성될 수 있다. 이 경우 상기 상부막(14, 24)은 직접 상기 기판(10) 위에 형성될 수 있으며, 이때 표면개질제에 포함되는 화학식 1의 화합물의 작용기 X는 기판(10) 표면에 있는 작용기와 결합하여 화학식 2 내지 5의 X'를 형성할 수 있다.
상기 적층 구조는 상이한 표면특성을 가지므로, 이를 이용하면 하나의 상부막 위에 두 가지 상이한 물질층을 동시 또는 이시에 형성시킬 수 있다. 상이한 물질층을 형성하는 공정은 용액 공정으로 실시될 수 있으며, 상기 용액 공정을 이용하더라도 뱅크를 사용할 필요가 없고 추가적인 공정을 필요로 하지 않는다. 이에 의해 상기 적층 구조는 반도체 소자, 전기 소자, 바이오칩, 바이오센서 분야 등 박막 표면 특성의 차이를 이용하는 패터닝이 필요한 다양한 분야에 이용될 수 있다.
이하, 본 발명의 또 다른 구현예에 따른 적층 구조의 제조방법을 설명한다.
본 발명의 또 다른 일 구현예에 따르면, 적층 구조의 제조방법은 표면 위에 상기 화학식 2로 표시되는 기를 포함하는 박막을 형성하는 단계 및 상기 박막의 소정 영역을 표면 처리하는 단계를 포함한다.
상기 표면 및 박막에 대한 설명은 이하에서 달리 설명되지 않는 한 상술한 바와 같다.
상기 표면 처리하는 단계 후에 상기 박막 중 표면 처리되지 않은 영역을 헤 테로고리화 반응시키는 단계를 더 포함할 수 있으며, 상기 헤테로고리화 반응은 휘스겐 1,3-양쪽성 고리첨가반응(Huisgen 1,3-dipolar cycloaddition)일 수 있다.
이하, 도 5 및 도 6를 참조하여 상기 적층 구조의 제조방법을 설명한다.
도 5는 본 발명의 일 구현예에 따른 적층 구조의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.
도 5를 참조하면, 기판(10) 위에 하부막(12)을 형성하고, 이후 상기 하부막(12) 위에 상기 화학식 2로 표시되는 기를 포함하는 상부막(14)을 형성한다. 이를 위해 상기 하부막(12)이 형성된 기판(10)을 상기 화학식 1로 표시되는 화합물을 포함하는 표면개질제에 침지시킨다. 하부막없이 상부막(14)을 직접 기판(10) 표면에 형성하는 경우에는 기판(10)을 상기 화학식 1로 표시되는 화합물을 포함하는 표면 개질제에 침지시킨다.
상기 상부막(14)은 상기 화학식 1로 표시되는 화합물 중 작용기 X가 하부막(12)과 결합함으로써 형성될 수 있다. 상기 기판(10) 위에 상기 하부막(12)이 없는 경우에는 상기 작용기 X가 상기 기판(10)과 결합할 수 있다.
이후 상기 상부막(14)의 소정 영역을 마스크(16)를 이용하여 H2 플라즈마(1)에 노출시킨다. H2 플라즈마(1)에 노출되면 상기 상부막(14)은 표면 처리되지 않은 제2 영역(B)과 표면 처리된 제1 영역(A1)으로 구분된다.
상기 제1 영역(A1)은 상기 화학식 2로 표시되는 기가 상기 화학식 3으로 표시되는 기로 변화된다.
이로써 화학식 2로 표시되는 기 및 화학식 3으로 표시되는 기를 각각 소정 영역에 포함하는 상부막(14)을 형성할 수 있다.
이후 상기 제2 영역(B)을 헤테로고리화 반응시키는 경우 상기 화학식 2로 표시되는 기의 한쪽 말단에 있는 에티닐기가 반응에 관여한다. 상기 화학식 2로 표시되는 기를 헤테로고리화 반응시키면 상기 화학식 5로 표시되는 기로 변화된다.
상기 형성된 상부막(14)의 표면특성이 상이하므로, 소정 영역에 선택적으로 헤테로고리화 반응을 수행할 수 있다. 상기 헤테로고리화 반응은 용액 공정으로 수행될 수 있다. 예를 들어 상기 제2 영역(B)을 휘스겐 1,3-양쪽성 고리첨가반응시킨다. 휘스겐 1,3-양쪽성 고리첨가반응 반응은 상기 제2 영역(B)에 N3R(상기 식에서, R는 수소, 탄소수 1 내지 30의 알킬기, 방향족기, 헤테로고리기, 아민기, 아미드기, 에스테르기 및 이들의 조합으로 이루어진 군에서 선택되는 하나이다. 또한 R은 그의 치환기로서 카복실산기, 인산기, 술폰산기, 아민기, 아지리디늄기 또는 크라운에테르기를 더 포함함으로써 친수성을 높일 수 있다.) 및 CuI의 혼합용액을 처리하거나; 또는 N3R(상기 식에서, R는 상기와 동일함), CuBr2 또는 CuSO4, 및 나트륨 아스코르베이트의 혼합용액을 처리함으로써 실시할 수 있다.
상기 제2 영역(B)에서 휘스겐 1,3-양쪽성 고리첨가반응 반응이 실시되면, 상기 제2 영역(B)은 상기 화학식 2로 표시되는 기가 상기 화학식 5로 표시되는 기로 변화되는데, 상기 화학식 5로 표시되는 기의 말단은 상기 화학식 6으로 표시되는 작용기를 가진다.
이로써 화학식 3으로 표시되는 기 및 화학식 5로 표시되는 기를 각각 소정 영역에 포함하는 상부막(14)을 형성할 수 있다.
상기 휘스겐 1,3-양쪽성 고리첨가반응 반응은 당업자에게 잘 이해될 수 있는 내용이므로 자세한 설명은 생략하기로 한다.
도 6은 본 발명의 일 구현예에 따른 적층 구조의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도이다.
도 6에 도시한 적층 구조의 제조방법은 상기 도 5에 도시한 적층 구조의 제조방법과 대체로 동일하나, 표면 처리하는 단계가 다르다. 상기 도 5에 도시한 적층 구조의 제조방법과 동일한 부분은 그 설명을 생략하고, 상기 도 5에 도시한 적층 구조의 제조방법과 다른 점만을 설명한다.
상술한 바와 같이 기판(10) 위에 하부막(12)을 형성하고, 이후 상기 하부막(12) 위에 상기 화학식 2로 표시되는 기를 포함하는 상부막(24)을 형성한다.
이후 상기 상부막(24)의 소정 영역을 마스크(16)를 이용하여 자외선광(2)에 노출시킨다. 자외선광(2)에 노출되면 상기 상부막(24)은 표면 처리된 제1 영역(A2)과 표면 처리되지 않은 제2 영역(B)으로 구분된다.
상기 화학식 2로 표시되는 기의 말단 에티닐기들이 자외선광(2)에 노출되면 라디칼 반응에 따라 중합함으로써, 상기 제1 영역(A2)은 상기 화학식 2로 표시되는 기가 상기 화학식 4로 표시되는 기로 변화된다.
이로써 화학식 2로 표시되는 기 및 화학식 4로 표시되는 기를 각각 소정 영역에 포함하는 상부막(24)을 형성할 수 있다.
이후 상기 제2 영역(B)을 헤테로고리화 반응시킨다. 이 역시 상기 화학식 4로 표시되는 기의 말단에 있는 상기 화학식 4a로 표시되는 작용기가 헤테로고리화 반응에 반응성이 없으므로, 용액 공정으로 처리할 수 있다.
이로써 화학식 4로 표시되는 기 및 화학식 5로 표시되는 기를 각각 소정 영역에 포함하는 상부막(24)을 형성할 수 있다.
이에 의해 상기와 같은 적층 구조 위에는 선택적으로 상이한 물질들을 형성할 수 있다.
이하, 본 발명의 일 구현예에 따른 트랜지스터를 설명한다.
본 발명의 일 구현예에 따른 트랜지스터는 표면, 상기 표면 위에 위치하고 상기 화학식 3 또는 하기 화학식 4로 표시되는 기를 포함하는 제1 영역 및 하기 화학식 5로 표시되는 기를 포함하는 제2 영역을 포함하는 박막, 상기 제2 영역 위에 위치하는 금속층 및 상기 제1 영역 위에 위치하는 유기 반도체를 포함한다.
여기서 상기 표면 및 박막에 대한 설명은 이하에서 달리 설명되지 않는 한 상술한 바와 같다.
상기 금속층은 Cu, Au, Ag, Mo, Ni, Cr, Ti, Co, Al, Pt 및 Nb로 이루어진 군에서 선택된 하나 이상의 금속을 포함하는 것일 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 구현예에 따르면, 상기 트랜지스터는 상기 유기 반도체 하부에 위치하는 게이트 전극 및 상기 유기 반도체와 게이트 전극 사이에 위치하는 게이트 절연막을 포함할 수 있다.
도 7은 상기 트랜지스터의 개략적인 단면도이다.
도 7을 참조하면, 상기 트랜지스터는 기판(30) 위에 게이트 전극(31)이 형성되어 있다. 상기 게이트 전극(31)을 덮는 하부막(32)이 형성되어 있다. 여기서 상기 하부막(32)은 산화막일 수 있다. 또한 상기 하부막(32)은 게이트 절연막일 수 있다. 상기 하부막(32) 위에 상부막(34)이 형성되어 있다. 여기서 상기 상부막(34)은 자기조립단층일 수 있다. 상기 상부막(34) 중 일부 영역 위에 소스 전극(33) 및 드레인 전극(35)이 형성되어 있고, 나머지 영역 위에 유기 반도체(37)가 형성되어 있다.
상기 상부막(34)은 금속에 대한 선택적인 결합 특성을 가진다. 따라서 상기 상부막(34) 위에는 Au, Ag 및 Cu 등 다양한 금속을 형성할 수 있으며, 상기 금속들을 소스 전극(33) 및 드레인 전극(35)으로 사용할 수 있다. 상기 Au, Ag 및 Cu를 소스 전극(33) 및 드레인 전극(35)으로 사용하는 경우 그 일함수 값이 유기 반도체의 일함수 값과 유사하므로 전하 이동 특성을 개선할 수 있다.
본 발명의 다른 일 구현예에 따르면, 상기 트랜지스터는 상기 유기 반도체 상부에 위치하는 게이트 전극 및 상기 유기 반도체와 상기 게이트 전극 사이에 위치하는 게이트 절연막을 포함할 수 있다. 도 8은 상기 트랜지스터의 개략적인 단면도이다.
도 8을 참조하면, 상기 트랜지스터는 기판(40) 위에 하부막(42)이 형성되어 있다. 여기서 상기 하부막(42)은 산화막일 수 있다. 상기 하부막(42) 위에 상부막(44)이 형성되어 있다. 여기서 상기 상부막(44)은 자기조립단층일 수 있다. 상 기 상부막(44) 중 일부 영역 위에 소스 전극(43) 및 드레인 전극(45)이 형성되어 있고 나머지 영역 위에 유기 반도체(47)가 형성되어 있다. 상기 소스 전극(43), 유기 반도체(47) 및 드레인 전극(45)을 포함한 기판 전면에 게이트 절연막(49)이 형성되어 있다. 상기 게이트 절연막(49) 위에 게이트 전극(41)이 형성되어 있다.
상기 본 발명의 일 구현예에 따른 트랜지스터는 박막트랜지스터 일 수 있다. 박막트랜지스터일 경우 박막의 두께는 수 ㎚ 내지 수 ㎛일 수 있다.
상기 자기조립단층으로 본 발명의 일 구현예에 따른 상부막을 이용하는 경우의 효과는 상술한 바와 같다.
이하, 본 발명의 예시적인 실시예를 기재한다. 다만, 하기의 실시예는 본 발명의 예시적인 일 실시예일뿐, 본 발명이 하기 실시예에 의해 한정되는 것은 아니다.
실시예
실시예 1 적층 구조의 제조
실리콘웨이퍼(Si wafer)표면에 열처리 방법으로 실리콘 산화막을 형성한다. 상기 실리콘 산화막의 두께는 300Å이다.
400㎕ 7-옥티닐트리클로로실란을 200㎖ 핵산에 용해시켜 제조한 용액에 상기 실리콘 산화막이 형성된 실리콘 웨이퍼를 20분 동안 침지시킨다. 그 결과 상기 실리콘 웨이퍼의 실리콘 산화막 위에 7-옥티닐트리클로로실릴기의 자기조립단층이 형성된다.
상기 자기조립단층이 형성된 실리콘 웨이퍼 위에 마스크를 이용하여 H2 플라즈마 처리한다. 상기 H2 플라즈마 처리의 노광부는 말단 에티닐기가 대부분 에틸기로 변화되고 일부가 에테닐기로 변화된다.
상기 H2 플라즈마 처리 전후의 라만 스펙트럼을 도 9에 나타낸다. 도 9에서 A가 플라즈마 처리 전의 라만스펙트럼이고, B가 플라즈마 처리 후의 라만스펙트럼이다.
도 9에 나타난 바에 의하면, 상기 H2 플라즈마 처리 전에 관찰되던 삼중결합의 C-C 스트레칭 피크인 약 2150㎝-1의 피크가 상기 H2 플라즈마 처리 후에는 그 크기가 작아진다. 대신 C-H 스트레칭 피크인 약 2900㎝-1의 피크가 커진다. 이로써 노광부의 에티닐기가 에틸기 또는 에테닐기로 변화됨을 확인할 수 있다.
상기 마스크를 제거하고, 상기 실리콘 웨이퍼를 NaN3(350㎎), CuBr2(40㎍) 및 나트륨 아스코베이트(2.4g)가 혼합되어 있는 디메틸포름아미드(200㎖) 용액에 24시간 동안 침지시킨다. 이로써 비노광부의 말단 에티닐기는 휘스겐 1,3-양쪽성 고리첨가반응 반응을 통해 1,2,3-트리아졸기로 변화된다.
이로써 본 발명의 일 구현에 따른 적층 구조를 제조한다.
실시예 2 Cu 가 증착된 적층 구조의 제조
상기 실시예 1에 따라 제조한 실리콘 웨이퍼의 1,2,3-트리아졸기를 포함하는 자기조립단층 위에 1.0Å/sec의 증착속도로 열증착(thermal evaporation) 방법을 이용하여 Cu를 증착시킨다. 상기 Cu의 증착 두께는 700Å이다. 이로써 Cu가 증착된 적층 구조를 제조한다.
비교예 1 Cu 가 증착된 기판의 제조
실리콘웨이퍼 표면에 열처리 방법으로 실리콘 산화막을 형성한다. 생성된 실리콘 산화막의 두께는 300Å이다.
상기 실리콘 산화막 위에 1.0Å/sec의 증착속도로 열증착(thermal evaporation) 방법을 이용하여 Cu를 증착시킨다. 상기 Cu의 증착 두께는 700Å이다.
이로써 Cu가 증착된 실리콘 웨이퍼를 제조한다.
실시예 3 Cu 를 이용한 트랜지스터의 제조
실시예 1에 따라 제조한 실리콘 웨이퍼를 이용하며, 소스 전극 및 드레인 전극으로 Cu를 사용하고, 유기 반도체로 펜타센을 이용하며, 게이트 전극으로 인(P)으로 도핑된 Si를 이용한다. 실시예 2에서 제조한 기판 위에 소스 전극 및 드레인 전극 사이 영역에 펜타센을 진공 증착하여 도 7의 구조와 같은 트랜지스터를 제조한다.
실시예 4 Au 를 이용한 트랜지스터의 제조
소스 전극 및 드레인 전극으로 Au를 사용한 것을 제외하고는 상기 실시예 3과 동일한 방법으로 도 7의 구조와 같은 트랜지스터를 제조한다.
실시예 5 Ag 를 이용한 트랜지스터의 제조
소스 전극 및 드레인 전극으로 Ag를 사용한 것을 제외하고는 상기 실시예 3과 동일한 방법으로 도 7의 구조와 같은 트랜지스터를 제조한다.
실험예 1 기판 위에 Cu 의 증착 특성 비교
상기 실시예 2의 실리콘 웨이퍼와 비교예 1의 실리콘 웨이퍼를 헥산 40㎖와 OTSCl3 200㎕를 혼합하여 제조한 옥틸트리클로로실란(octyltrichlorosilane, OTS) 용액에 20분간 침지시킨 후, 꺼내어 건조시킨다. 건조시킨 후에 찍은 사진을 도 10a 및 10b에 나타낸다. 도 10a가 실시예 2에 대한 광학 사진이고 도 10b가 비교예 1에 대한 광학 사진이다. 도 10a에 나타난 바와 같이 실시예 2의 적층 구조가 OTS 용액의 처리에도 벗겨지지 않고 안정적으로 Cu의 증착 상태를 유지한다. 이로써 본 발명의 일 구현예에 따른 적층 구조가 Cu 증착 특성이 우수함을 확인할 수 있다.
실험예 2 트랜지스터의 특성 비교
KEITHLEY사의 Semiconductor Characterization System(4200-SCS) 측정장치를 이용하여 상기 실시예 3 및 실시예 4에 따라 제조한 트랜지스터들에 각각 -10V 바이어스 전압 및 -40V 바이어스 전압을 인가하여 트랜지스터의 전류전달특성을 측정한다.
그 결과를 도 11a, 11b 및 11c에 나타낸다. 도 11a, 11b 및 11c는 Ids-Vgs 곡선을 나타낸 그래프로서, 도 11a는 실시예 4에 따라 제조한 트랜지스터의 특성 평가 결과를 나타낸 그래프이고, 11b는 실시예 3에 따라 제조한 트랜지스터의 특성 평가 결과를 나타낸 그래프이고, 도 11c는 실시예 5에 따라 제조한 트랜지스터의 특성 평가 결과를 나타낸 그래프이다. 상기 도 11a, 11b 및 11c에서 A가 -40V 바이어스 전압을 인가한 경우이고, B가 -10V 바이어스 전압을 인가한 경우이다.
도 11a, 11b 및 11c 에 나타난 바와 같이, Cu나 Ag를 소스 전극 및 드레인 전극으로 사용한 경우와 Au를 소스 전극 및 드레인 전극으로 사용한 경우의 트랜지스터의 특성이 크게 차이가 나지 않는다.
따라서, 본 발명의 일 구현예에 따른 적층 구조를 이용하면 상기 적층 구조 위에 Au 뿐 아니라 Ag 및 Cu도 용이하게 증착시킬 수 있으며, 이들을 트랜지스터의 전극으로 사용할 경우 모두 그 특성이 우수함을 확인할 수 있다.
본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 일 구현예에 따른 적층 구조의 단면도이다.
도 2는 다른 일 구현예에 따른 적층 구조의 단면도이다.
도 3은 또 다른 일 구현예에 따른 적층 구조의 단면도이다.
도 4는 또 다른 일 구현예에 따른 적층 구조의 단면도이다.
도 5는 일 구현예에 따른 적층 구조의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 개략적인 단면도이다.
도 6은 다른 일 구현예에 따른 적층 구조의 제조방법을 설명하기 위하여 공정 순서에 따라 도시한 개략적인 단면도이다.
도 7은 일 구현예에 따른 트랜지스터의 개략적인 단면도이다.
도 8은 다른 일 구현예에 따른 트랜지스터의 개략적인 단면도이다.
도 9는 실시예 1에서 H2 플라즈마 처리 전후의 라만 스펙트럼이다.
도 10a는 실시예 2에서 제조된 적층 구조에서의 Cu 증착 특성에 대한 결과를 나타낸 광학 사진이다.
도 10b는 비교예 1에서 제조된 적층 구조에서의 Cu 증착 특성에 대한 결과를 나타낸 광학 사진이다.
도 11a는 실시예 4에서 제조된 트랜지스터의 Ids-Vgs 곡선을 나타낸 그래프이다.
도 11b는 실시예 3에서 제조된 트랜지스터의 Ids-Vgs 곡선을 나타낸 그래프 이다.
도 11c는 실시예 5에서 제조된 트랜지스터의 Ids-Vgs 곡선을 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 30, 40: 기판 12, 32, 42: 하부막
14, 24, 34, 44: 상부막 A1, A2: 제1 영역
B: 제2 영역 16: 마스크
1: H2 플라즈마 2: 자외선광
31, 41: 게이트 전극 33, 43: 소스 전극
35, 45: 드레인 전극 37, 47: 유기 반도체

Claims (13)

  1. 하기 화학식 1로 표시되는 화합물을 포함하는 표면개질제:
    [화학식 1]
    Figure 112009008399248-PAT00021
    상기 화학식 1에서,
    L은 탄소수 1 내지 30의 알킬렌기, 탄소수 1 내지 30의 퍼플루오로 알킬렌기, 하기 화학식 1a로 표시되는 연결기, 방향족기, 헤테로고리기, 아민기, 아미드기, 에스테르기 및 이들의 조합으로 이루어진 군에서 선택되는 하나이고,
    [화학식 1a]
    Figure 112009008399248-PAT00022
    상기 화학식 1a에서,
    A는 O, S, NR1, NHCO, SO2, COO 및 CO로 이루어진 군에서 선택된 하나이고, 여기서 R1은 수소, 또는 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬이며, m은 1 내지 3의 정수이고, n은 1 내지 30의 정수이며,
    X는 하기 화학식 1b 내지 화학식 1d로 표시되는 작용기, SH, CONHOH, COOH, OH, COSH, COSeH, SeH, SO3H, CN, 아미노기 및 포스피닐기로 이루어진 군으로부터 선택된 하나이고,
    [화학식 1b]
    Figure 112009008399248-PAT00023
    상기 화학식 1b에서,
    D1 및 D2는 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 OH로 이루어진 군에서 선택된 하나이며,
    [화학식 1c]
    Figure 112009008399248-PAT00024
    상기 화학식 1c에서,
    D3 및 D4는 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, OH, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 NR2R3로 이루어진 군에서 선택된 하나이고, 여기서 R2 및 R3는 동일하거나 서로 상이하며, 각각 독립적으로 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬기이고,
    [화학식 1d]
    Figure 112009008399248-PAT00025
    상기 화학식 1d에서,
    D5 내지 D7은 동일하거나 서로 상이하며, 각각 독립적으로 할로겐, OH, 탄소수 1 내지 3의 직쇄 또는 분지쇄 알콕시기 및 탄소수 1 내지 3의 직쇄 또는 분지쇄 알킬기로 이루어진 군에서 선택된 하나이고, D5 내지 D7은 동시에 알킬기는 아니다.
  2. 표면 및 상기 표면 위에 위치하는 박막을 포함하고,
    상기 박막은 화학식 2 내지 화학식 5로 표시되는 기 및 이들의 조합으로 이루어진 군에서 선택되는 기를 포함하는 적층 구조:
    [화학식 2]
    Figure 112009008399248-PAT00026
    상기 화학식 2에서,
    L은 상기 화학식 1에서 정의된 것과 동일하고, X'는 상기 화학식 1의 X와 상기 표면의 작용기가 결합하여 형성된 연결기이고,
    [화학식 3]
    Figure 112009008399248-PAT00027
    상기 화학식 3에서,
    L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, T는 에틸기 또는 에테닐기이며,
    [화학식 4]
    Figure 112009008399248-PAT00028
    상기 화학식 4에서,
    L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고,
    [화학식 5]
    Figure 112009008399248-PAT00029
    상기 화학식 5에서,
    L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, K는 트리아졸기, 벤조트리아졸기, 이미다졸기, 벤즈이미다졸기, 테트라졸기, 피리딘기, 피라졸기, 이소옥사졸기 및 인돌리지논기로 이루어진 군에서 선택된 하나이다.
  3. 제2항에 있어서,
    상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며, 상기 제2 박막은 서로 상이한 표면 특성을 가지는 적어도 두 개의 영역을 포함하는 적층 구조.
  4. 제2항에 있어서,
    상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며,
    상기 제1 박막은 무기물, 유기물 또는 무기물과 유기물의 복합체를 포함하는 적층 구조.
  5. 제3항에 있어서,
    상기 제1 박막은 Si, Al, In, Sn, Zr, Hf, La, Gd, Y, Ti, 이들의 조합 및 이들의 산화물로 이루어진 군에서 선택된 하나를 포함하는 것인 적층 구조.
  6. 표면 위에 하기 화학식 2로 표시되는 기를 포함하는 박막을 형성하는 단계; 및
    상기 박막의 소정 영역을 표면 처리하는 단계
    를 포함하는 적층 구조의 제조방법:
    [화학식 2]
    Figure 112009008399248-PAT00030
    상기 화학식 2에서,
    L은 상기 화학식 1에서 정의된 것과 동일하고, X'는 상기 화학식 1의 X와 상기 표면의 작용기가 결합하여 형성된 연결기이다.
  7. 제6항에 있어서,
    상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며,
    상기 표면 처리하는 단계는 상기 제2 박막의 소정 영역을 H2 플라즈마 또는 자외선광에 노출하는 단계를 포함하는 적층 구조의 제조방법.
  8. 제6항에 있어서,
    상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며,
    상기 표면 처리하는 단계 후에 상기 제2 박막 중 표면 처리되지 않은 영역을 헤테로고리화 반응시키는 단계를 더 포함하는 적층 구조의 제조방법.
  9. 표면;
    상기 표면 위에 위치하고 하기 화학식 3 또는 하기 화학식 4로 표시되는 기를 포함하는 제1 영역 및 하기 화학식 5로 표시되는 기를 포함하는 제2 영역을 포함하는 박막;
    상기 제2 영역 위에 위치하는 금속층; 및
    상기 제1 영역 위에 위치하는 유기 반도체를 포함하는
    트랜지스터:
    [화학식 3]
    Figure 112009008399248-PAT00031
    상기 화학식 3에서,
    L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, T는 에틸기 또는 에테닐기이며,
    [화학식 4]
    Figure 112009008399248-PAT00032
    상기 화학식 4에서,
    L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고,
    [화학식 5]
    Figure 112009008399248-PAT00033
    상기 화학식 5에서,
    L 및 X'는 상기 화학식 2에서 정의된 것과 동일하고, K는 트리아졸기, 벤조트리아졸기, 이미다졸기, 벤즈이미다졸기, 테트라졸기, 피리딘기, 피라졸기, 이소옥사졸기 및 인돌리지논기로 이루어진 군에서 선택된 하나이다.
  10. 제9항에 있어서,
    상기 표면은 제1 박막의 표면이고 상기 박막은 제2 박막이며,
    상기 제1 박막은 무기물, 유기물 또는 무기물과 유기물의 복합체를 포함하는 것인 트랜지스터.
  11. 제9항에 있어서,
    상기 유기 반도체 하부에 위치하는 게이트 전극; 및
    상기 유기 반도체와 게이트 전극 사이에 위치하는 게이트 절연막을 더 포함하는 트랜지스터.
  12. 제9항에 있어서,
    상기 유기 반도체 상부에 위치하는 게이트 전극; 및
    상기 유기 반도체와 상기 게이트 전극 사이에 위치하는 게이트 절연막을 더 포함하는 트랜지스터.
  13. 제9항에 있어서,
    상기 금속층은 Cu, Au, Ag, Mo, Ni, Cr, Ti, Co, Al, Pt 및 Nb로 이루어진 군에서 선택된 적어도 하나의 금속을 포함하는 것인 트랜지스터.
KR1020090010965A 2009-02-11 2009-02-11 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터 KR20100091663A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090010965A KR20100091663A (ko) 2009-02-11 2009-02-11 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터
CN201010121441.9A CN101799628B (zh) 2009-02-11 2010-02-11 表面改性剂、叠层结构体和其制法及包括其的晶体管
EP10153288.5A EP2219244B1 (en) 2009-02-11 2010-02-11 Surface modifying agent, laminated structure and transistor including the same, and method of manufacturing the laminated structure
CN201410007030.5A CN103730575B (zh) 2009-02-11 2010-02-11 表面改性剂、叠层结构体和其制法及包括其的晶体管
US12/656,685 US8847206B2 (en) 2009-02-11 2010-02-12 Surface modifying agent, laminated structure and transistor including the same, and method of manufacturing the laminated structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090010965A KR20100091663A (ko) 2009-02-11 2009-02-11 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터

Publications (1)

Publication Number Publication Date
KR20100091663A true KR20100091663A (ko) 2010-08-19

Family

ID=42136171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090010965A KR20100091663A (ko) 2009-02-11 2009-02-11 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터

Country Status (4)

Country Link
US (1) US8847206B2 (ko)
EP (1) EP2219244B1 (ko)
KR (1) KR20100091663A (ko)
CN (2) CN101799628B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242011B2 (en) * 2011-01-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal pillar
GB201312609D0 (en) * 2013-07-15 2013-08-28 Cambridge Display Tech Ltd Method
CN108254974B (zh) * 2018-01-12 2020-12-04 深圳市华星光电技术有限公司 一种基板表面处理方法、基板及液晶显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3855073T2 (de) * 1987-12-21 1996-10-02 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung von feinsten Metallfilmen und feinsten Metallbildern
GB9425090D0 (en) 1994-12-12 1995-02-08 Alpha Metals Ltd Copper coating
JP2000282265A (ja) 1999-03-31 2000-10-10 Mec Kk 銅または銅合金のマイクロエッチング剤およびそれを用いる表面処理法
DE10227850A1 (de) * 2002-06-21 2004-01-15 Infineon Technologies Ag Schaltungselement mit einer ersten Schicht aus einem elektrisch isolierenden Substratmaterial, Verfahren zur Herstellung eines Schaltungselements, Bispyridinium-Verbindungen sowie deren Verwendung in Schaltungselementen
US20050233473A1 (en) * 2002-08-16 2005-10-20 Zyomyx, Inc. Methods and reagents for surface functionalization
EP1538237B1 (en) 2002-09-10 2009-09-30 Nippon Mining & Metals Co., Ltd. Method for metal plating and pre-treating agent
US7132680B2 (en) * 2003-06-09 2006-11-07 International Business Machines Corporation Organic field-effect transistor and method of making same based on polymerizable self-assembled monolayers
KR20040105975A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 반도체 소자용 배선 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 표시판 및 그의 제조 방법
JP4742327B2 (ja) 2004-03-08 2011-08-10 独立行政法人産業技術総合研究所 物質の空間精密配置技術
WO2005124849A2 (en) 2004-04-21 2005-12-29 Aviza Technology, Inc. System and method for forming multi-component dielectric films
DE102004022603A1 (de) * 2004-05-07 2005-12-15 Infineon Technologies Ag Ultradünne Dielektrika und deren Anwendung in organischen Feldeffekt-Transistoren
KR100668615B1 (ko) 2005-02-24 2007-01-16 엘지전자 주식회사 표면개질층을 가지는 유기 박막 트랜지스터 및 그 제조방법
ATE482303T1 (de) 2005-10-25 2010-10-15 Atotech Deutschland Gmbh Zusammensetzung und verfahren zur haftfähigkeitsverbesserung der polymerischen materialien auf kupfer- oder kupferlegierungsoberflächen
US20070264747A1 (en) * 2006-05-15 2007-11-15 Kuo-Hsi Yen Patterning process and method of manufacturing organic thin film transistor using the same
JP2008060117A (ja) 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
TWI345835B (en) * 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof

Also Published As

Publication number Publication date
EP2219244B1 (en) 2017-09-13
CN103730575B (zh) 2016-04-20
EP2219244A3 (en) 2012-07-11
CN101799628A (zh) 2010-08-11
US8847206B2 (en) 2014-09-30
US20100200842A1 (en) 2010-08-12
CN101799628B (zh) 2014-02-12
EP2219244A2 (en) 2010-08-18
CN103730575A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
TWI471328B (zh) 以二噻吩并〔2,3-d:2’,3’-d’〕苯并〔1,2-b:4,5-b’〕二噻吩為主之高效能溶液可加工之半導體
KR101410150B1 (ko) 전계 효과 트랜지스터
TWI363760B (en) Novel condensed polycyclic aromatic compound, production method thereof, and usage thereof
US7964650B2 (en) Carbonyl-functionalized thiophene compounds and related device structures
US20140203254A1 (en) Organic Electronic Component
JP5840197B2 (ja) 有機電界効果トランジスタ及び有機半導体材料
Chen et al. Asymmetric fused thiophenes for field-effect transistors: crystal structure–film microstructure–transistor performance correlations
KR20070014125A (ko) 페릴렌 n-형 반도체 및 관련된 소자
JP2004006750A (ja) 有機半導体材料及び有機電子デバイス
WO2007016115A2 (en) 6,13-bis(thienyl)pentacene compounds
CN106062965A (zh) 有机薄膜晶体管及其制造方法
KR20180001482A (ko) 유기 반도체 소자의 제조 방법
KR102079292B1 (ko) 전자 장치
Gao et al. Linear benzene-fused bis (tetrathiafulvalene) compounds for solution processed organic field-effect transistors
JP2008258592A (ja) 電界効果トランジスタ
KR20100091663A (ko) 표면개질제, 이를 사용하여 제조된 적층 구조, 그 구조의 제조방법 및 이를 포함하는 트랜지스터
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
JP2006245559A (ja) 電界効果トランジスタ及びその製造方法
CN111261776B (zh) 有机薄膜、有机薄膜晶体管以及电子设备
KR101822888B1 (ko) 유기 반도체 화합물, 이의 제조방법 및 이를 함유하는 유기 전자 소자
JP4000836B2 (ja) 膜パターンの形成方法
US9718251B2 (en) Laminate having porous organic semicoductor thin film and chemical sensor comprising same
TWI323732B (en) Photosensing soluble organic semiconductor material
JP5397802B2 (ja) ポルフィセン及びその製造方法、フィルム、半導体材料、蛍光色素並びに太陽電池
JP2010043259A (ja) 半導体ポリマおよび半導体ポリマを調製する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101001866; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160328

Effective date: 20171228