KR20100084836A - 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치 - Google Patents

비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20100084836A
KR20100084836A KR1020090004192A KR20090004192A KR20100084836A KR 20100084836 A KR20100084836 A KR 20100084836A KR 1020090004192 A KR1020090004192 A KR 1020090004192A KR 20090004192 A KR20090004192 A KR 20090004192A KR 20100084836 A KR20100084836 A KR 20100084836A
Authority
KR
South Korea
Prior art keywords
bit line
precharge
complementary bit
transistor
precharge signal
Prior art date
Application number
KR1020090004192A
Other languages
English (en)
Inventor
장수봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090004192A priority Critical patent/KR20100084836A/ko
Priority to US12/460,128 priority patent/US8009494B2/en
Priority to TW098133736A priority patent/TW201029014A/zh
Priority to CN200910174044A priority patent/CN101783167A/zh
Publication of KR20100084836A publication Critical patent/KR20100084836A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Dram (AREA)

Abstract

본 발명은, 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치에 대하여 개시된다. 반도체 메모리 장치는, 비트라인과 상보 비트라인을 전원 전압 레벨에서 소정 전압 강하된 전압 레벨로 프리차아지시키는 프리차아지부와, 비트라인과 상보 비트라인 사이에 직렬 연결된 제1 및 제2 트랜지스터들의 게이트들이 상보 비트라인과 비트라인에 교차 연결되는 비트라인 센스 앰프를 포함한다. 프리차아지부는, 비트라인과 상보 비트라인을 제1 프리차아지 신호에 응답하여 전원 전압 레벨에서 제1 또는 제2 트랜지스터의 문턱 전압 만큼 강하된 전압 레벨로 프리차아지시키고, 제2 프리차아지 신호에 응답하여 전원 전압 레벨에서 제1 또는 제2 트랜지스터의 문턱 전압의 반에 해당하는 소정 전압만큼 떨어진 레벨로 프리차아지시킨다.
Figure P1020090004192
풀-전원 전압 비트라인 프리차아지, 비대칭 비트라인 센스 앰프, 센싱 마진

Description

비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치{Semiconductor memory device implementing full-VDD bitline precharge scheme usig bitline sense amplifier}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지를 구현하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치들 중 DRAM은 센스 앰프를 이용하여 메모리 셀에 저장된 데이터를 감지 증폭한다. 센스 앰프는 메모리 셀 비트라인과 연결되어, 비트라인으로 차아지 셰어링되는 전압 레벨과 비트라인 프리차아지 전압 레벨을 비교하여 메모리 셀 데이터를 센싱한다. 센싱 데이터의 정확성은 메모리 셀에 저장된 차아지의 크기와 비트라인의 커패시턴스의 영향을 받는 차아지 셰어링 동작에 의존적이다. 이에 따라, DRAM에서의 비트라인 프리차아지는 메모리 셀 억세스에 있어서 센싱 속도와 관련되는 중요한 기술 중의 하나이다.
점점, 전원 전압 레벨이 낮아지고, 로직 레벨 "1"과 로직 레벨 "0" 사이의 전압 차가 감소함에 따라, 통상적인 하프 전원 전압 레벨("VDD/2")의 프리차아지 방법보다 다른 비트라인 프리차아지 방법을 구현하기 위한 기술들이 개발되고 있다. 이와 관련하여, 전원 전압 레벨(VDD)로 비트라인을 프리차아지시키는 풀-VDD 비트라인 프리차아지(FVBP) 스킴과 접지 전압 레벨(VSS)로 비트라인을 프리차아지시키는 스킴이 설계되고 있다.
그런데, VDD 프리차아지된 비트라인들은 로직 레벨 "1"을 견디면서 안정적으로(acceptable and stable) 센싱하는 데 어려움이 있다. 왜냐하면, 메모리 셀 데이터가 로직 레벨 "1" 경우, 비트라인의 차아지 셰어링 전압이 존재하지 않기 때문이다. 마찬가지로, VSS 프리차아지된 비트라인들은, 메모리 셀 데이터가 로직 레벨 "0" 경우에 비트라인의 차아지 셰어링 전압이 존재하지 않기 때문에, 로직 레벨 "0"을 견디면서 안정적으로 센싱하는 데 어려움이 있다.
따라서, FVBP 스킴에서, 로직 레벨 "1" 센싱 시 비트라인의 차아지 셰어링 전압을 발생시킬 수 있다면, 로직 레벨 "1"센싱 동작이 안정적일 것이 기대된다.
본 발명의 목적은 FVBP 스킴에서 비트라인 센스 앰프를 이용하여 비트라인을 프리차아지시키는 반도체 메모리 장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 반도체 메모리 장치는, 한 쌍의 비트라인과 상보 비트라인, 비트라인과 상보 비트라인을 전원 전압 레벨에서 제1 전압 레벨 강하된 전압 레벨로 프리차아지시키는 프리차아지부, 그리고 제1 전류원으로 구동되고 비트라인과 상기 상보 비트라인 사이에 직렬 연결된 제1 및 제2 트랜지스터들의 게이트들이 상보 비트라인과 비트라인에 교차 연결되는 감지 증폭부를 포함하고, 제1 또는 제2 트랜지스터에 의해 제1 전압 레벨이 결정된다.
본 발명의 실시예들에 따라, 프리차아지부는 제1 및 제2 트랜지스터들과 제1 전류원이 연결되는 노드와 전원 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제3 트랜지스터와, 비트라인과 상보 비트라인 사이에 연결되고 제2 프리차아지 신호에 제어되는 제4 트랜지스터를 포함할 수 있다. 제2 프리차아지 신호는 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되도록 설정될 수 있다.
본 발명의 실시예들에 따라, 감지 증폭부는, 제2 전류원으로 구동되고, 비트라인과 상기 상보 비트라인 사이에 직렬 연결되는 제3 및 제4 트랜지스터들을 더 포함하고, 제3 및 제4 트랜지스터들의 게이트들이 비트라인과 상보 비트라인에 교차 연결되고, 제3 또는 제4 트랜지스터에 의해 제1 전압 레벨이 결정될 수 있다. 제1 및 제4 트랜지스터들의 구동 능력이 상기 제2 및 제3 트랜지스터들의 구동 능력보다 크도록 설정될 수 있다.
본 발명의 실시예들에 따라, 프리차아지부는, 제1 및 제2 트랜지스터들과 제1 전류원이 연결되는 노드와 제1 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제5 트랜지스터, 제3 및 제4 트랜지스터들과 제2 전류원이 연결되는 노드와 제1 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제6 트랜지스터, 그리고 비트라인과 상보 비트라인 사이에 연결되고 제2 프리차아지 신호에 제어되는 제7 트랜지스터를 포함할 수 있다. 제2 프리차아지 신호는 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되도록 설정될 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 반도체 메모리 장치는, 한 쌍의 비트라인과 상보 비트라인, 제1 전류원에 의해 구동되며 비트라인과 상보 비트라인에 교차 연결되는 제1 감지 증폭기와 제2 전류원에 의해 구동되며 비트라인과 상보 비트라인에 교차 연결되는 제2 감지 증폭기를 포함하는 감지 증폭부, 제1 프리차아지 신호에 응답하여 제1 감지 증폭기 내 제1 전류원이 연결되는 제1 노드와 제2 감지 증폭기 내 제2 전류원이 연결되는 제2 노드를 프리차아지시키는 제1 프리차아지부, 그리고 제2 프리차아지 신호에 응답하여 제1 노드와 제2 노드를 등화시키는 제2 프리차아지부를 포함한다.
본 발명의 실시예들에 따라, 제1 프리차아지부는, 제1 노드와 전원 전압 사 이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제1 트랜지스터와, 제2 노드와 전원 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제2 트랜지스터를 포함할 수 있다. 제2 프리차아지부는, 비트라인과 상보 비트라인 사이에 연결되고 제2 프리차아지 신호에 제어되는 제3 트랜지스터를 포함할 수 있다. 제2 프리차아지 신호는 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되도록 설정될 수 있다.
본 발명의 실시예들에 따라, 제1 프리차아지부는, 제1 노드와 프리차아지 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제1 트랜지스터와, 제2 노드와 프리차아지 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제2 트랜지스터를 포함할 수 있다. 제2 프리차아지부는, 비트라인과 상보 비트라인 사이에 연결되고 제2 프리차아지 신호에 제어되는 제3 트랜지스터를 포함할 수 있다. 제2 프리차아지 신호는 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되도록 설정될 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 또다른 면에 따른 반도체 메모리 장치는, 한 쌍의 비트라인과 상보 비트라인, 비트라인과 상보 비트라인을 프리차아지 전압 레벨에서 제1 전압 레벨 강하된 전압 레벨로 프리차아지시키는 프리차아지부, 그리고 비트라인과 상보 비트라인 사이에 직렬 연결된 제1 및 제2 트랜지스터들의 게이트들이 상보 비트라인과 비트라인에 교차 연결되는 감지 증폭부를 포함하고, 제1 또는 제2 트랜지스터에 의해 제1 전압 레벨이 결정된다.
본 발명의 실시예들에 따라, 프리차아지부는, 제1 트랜지스터와 제2 트랜지 스터 사이의 연결 노드와 프리차아지 전압 사이에 연결되고 프리차아지 신호에 의해 제어되는 제3 트랜지스터, 프리차아지 전압과 비트라인 사이에 연결되고 프리차아지 신호에 의해 제어되는 제4 트랜지스터, 프리차아지 전압과 상보 비트라인 사이에 연결되고 프리차아지 신호에 의해 제어되는 제5 트랜지스터, 그리고 비트라인과 상보 비트라인 사이에 연결되고 프리차아지 신호에 의해 제어되는 제6 트랜지스터를 포함할 수 있다.
본 발명의 실시예들에 따라, 감지 증폭부는, 비트라인과 상보 비트라인 사이에 직렬 연결되는 제1 및 제2 PMOS 트랜지스터들을 더 포함할 수 있고, 제1 및 제2 PMOS 트랜지스터들의 게이트들이 비트라인과 상보 비트라인에 교차 연결되고, 제1 및 제2 PMOS 트랜지스터들의 연결 노드는 전원 전압에 연결될 수 있다.
본 발명의 실시예들에 따라, 감지 증폭부는, 비트라인과 상보 비트라인 사이에 직렬 연결되는 제1 및 제2 PMOS 트랜지스터들을 더 포함할 수 있고, 제1 및 제2 PMOS 트랜지스터들의 게이트들이 비트라인과 상보 비트라인에 교차 연결되고, 제1 및 제2 PMOS 트랜지스터들의 연결 노드는 센싱 인에이블 신호에 응답하는 제3 PMOS 트랜지스터를 통하여 전원 전압에 연결될 수 있다.
상술한 본 발명의 반도체 메모리 장치에 의하면, 비트라인 프리차아지 동작에 의해 전원 전압 레벨에서 소정 전압 낮은 프리차아지 전압 레벨로 프리차아지된 비트라인과 상보 비트라인은, 로직 "1"의 메모리 셀 데이터 센싱 시 차아지 셰어링(charge sharing) 후 비트라인의 전압 레벨이 상보 비트라인의 전압 레벨보다 △ V 정도 올라가게 됨에 따라, 센싱 마진을 얻게 된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 반도체 메모리 장치를 설명하는 도면이다. 도 1을 참조하면, 반도체 메모리 장치(100)는, 비트라인(BL)과 상보 비트라인(BLB)으로 구성되는 비트라인 쌍, 감지 증폭부(120), 그리고 프리차아지부(140)를 포함한다.
비트라인(BL)에는 제1 메모리 셀(MC1)이 연결되고, 상보 비트라인(BLB)에는 제2 메모리 셀(MC2)이 연결된다. 감지 증폭부(120)는, 비트라인 쌍(BL, BLB)의 전압 레벨을 감지 증폭하는 제1 내지 제3 감지 증폭기들(122, 124, 126)과, 제1 및 제2 감지 증폭기들(122, 124)을 인에이블시키는 제1 및 제2 전류원들(128, 130)을 포함한다.
제1 감지 증폭기(122)는 비트라인(BL)과 상보 비트라인(BLB) 사이에 연결되는 제1 및 제2 NMOS 트랜지스터들(N1, N2)을 포함한다. 제1 NMOS 트랜지스터(N1)의 게이트는 상보 비트라인(BLB)에 연결되고, 제2 NMOS 트랜지스터(N2)의 게이트는 비트라인(BL)에 연결되어, 제1 및 제2 NMOS 트랜지스터들(N1, N2)은 서로 교차 연결된다(cross-coupled). 제1 NMOS 트랜지스터(N1)는 제2 NMOS 트랜지스터(N2) 보다 큰 너비를 갖도록 설계되어 전류 구동 능력이 크다. 제1 NMOS 트랜지스터(N1)와 제2 NMOS 트랜지스터(N2) 사이의 연결 노드인 제1 노드(LACB)는, 제1 전류원(120)에 연결된다.
제1 전류원(128)은 제1 센싱 인에이블 신호(LACNG)에 응답하여 제1 감지 증폭기(122)를 인에이블시킨다. 제1 전류원(128)은 제1 노드(LACB)와 접지 전압(VSS) 사이에 연결되고, 제1 센싱 인에이블 신호(LACNG)가 그 게이트에 연결되는 NMOS 트랜지스터로 구성된다. 제1 전류원(128)은, 제1 센싱 인에이블 신호(LACNG)의 활성화 동안, 제1 감지 증폭기(122)의 센싱 동작에 따른 구동 전류들을 싱크(sink)시킨다.
제1 감지 증폭기(122)가 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "1"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도로 올라가게 된다. 이에 따라, 제2 NMOS 트랜지스터(N2)를 흐르는 전류가 제1 NMOS 트랜지스터(N1)를 흐르는 전류보다 커지게 되고, 제1 전류원(128)을 통해 싱크된다.
제1 감지 증폭기(122)가 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "0"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도 낮아지게 된다. 이에 따라, 제1 NMOS 트랜지스터(N1)를 흐르는 전류가 제2 NMOS 트랜지스터(N2)를 흐르는 전류보다 커지게 되고, 제1 전류원(128)을 통해 싱크된다.
제2 감지 증폭기(124)는, 비트라인(BL)과 상보 비트라인(BLB) 사이에 연결되는 제3 및 제4 NMOS 트랜지스터들(N3, N4)을 포함한다. 제3 NMOS 트랜지스터(N3)의 게이트는 상보 비트라인(BLB)에 연결되고, 제4 NMOS 트랜지스터(N4)의 게이트는 비트라인(BL)에 연결되어, 제3 및 제4 NMOS 트랜지스터들(N3, N4)은 서로 교차 연결된다(cross-coupled). 제4 NMOS 트랜지스터(N4)는 제3 NMOS 트랜지스터(N3) 보다 큰 너비를 갖도록 설계되어 전류 구동 능력이 크다. 제3 NMOS 트랜지스터(N3)와 제4 NMOS 트랜지스터(N4) 사이의 연결 노드인 제2 노드(LATB)는, 제2 전류원(130)에 연결된다.
제2 전류원(130)은 제2 센싱 인에이블 신호(LATNG)에 응답하여 제2 감지 증폭기(124)를 인에이블시킨다. 제2 전류원(130)은 제2 노드(LATB)와 접지 전압(VSS) 사이에 연결되고, 제2 센싱 인에이블 신호(LATNG)가 그 게이트에 연결되는 NMOS 트랜지스터로 구성된다. 제2 전류원(130)은, 제2 센싱 인에이블 신호(LATNG)의 활성화 동안, 제2 감지 증폭기(124)의 센싱 동작에 따른 구동 전류들을 싱크(sink)시킨다.
제2 감지 증폭기(124)가 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "1"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도로 올라가게 된다. 이에 따라, 제4 NMOS 트랜지스터(N4)를 흐르는 전류가 제3 NMOS 트랜지스터(N3)를 흐르는 전류보다 커지게 되고 제2 전류원(130)을 통해 싱크된다.
제2 감지 증폭기(124)가 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "0"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도 낮아지게 된다. 이에 따라, 제3 NMOS 트랜지스터(N3)를 흐르는 전류가 제4 NMOS 트랜지스터(N4)를 흐르는 전류보다 커지게 되고, 제2 전류원(130)을 통해 싱크된다.
제1 감지 증폭기(122)와 제2 감지 증폭기(124)의 구조를 살펴보면, 비트라인(BL)과 상보 비트라인(BLB)에 교차 연결된 제1 및 제2 NMOS 트랜지스터들(N1, N2)과 제3 및 제4 NMOS 트랜지스터들(N3, N4)이 서로 비대칭적인 것을 볼 수 있다. 제1 및 제4 NMOS 트랜지스터들(N1, N4)은 전류 구동 능력이 큰 트랜지스터들로 구성되고, 제2 및 제3 NMOS 트랜지스터들(N2, N3)은 전류 구동 능력이 적은 트랜지스터들로 구성된다. 제1 및 제4 NMOS 트랜지스터들(N1, N4)은 서로 동일한 크기를 갖도록 설계되고, 제2 및 제3 NMOS 트랜지스터들(N2, N3)도 서로 동일한 크기를 갖도록 설계될 수 있다.
제1 감지 증폭기(122)와 제2 감지 증폭기(124)는, 제1 및 제2 센싱 인에이블 신호들(LACNG, LATNG)이 동시에 활성화되는 경우, 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "1"을 센싱할 때, 동일한 전압 레벨로 프리차아지되었던 비트 라인(BL)과 상보 비트라인(BLB)이 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도 올라가게 됨에 따라, 제2 NMOS 트랜지스터(N2)를 흐르는 전류와 제4 NMOS 트랜지스터(N4)를 흐르는 전류가 제1 전류원(128)와 제2 전류원(130)을 통해 싱크된다. 이에 따라, 상보 비트라인(BLB)은 접지 전압(VSS) 레벨로 떨어지게 된다.
제1 감지 증폭기(122)와 제2 감지 증폭기(124)는, 제1 및 제2 센싱 인에이블 신호들(LACNG, LATNG)이 동시에 활성화되는 경우, 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "0"을 센싱할 때, 동일한 전압 레벨로 프리차아지되었던 비트라인(BL)과 상보 비트라인(BLB)이 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도 떨어짐에 따라, 제1 NMOS 트랜지스터(N1)를 흐르는 전류와 제3 NMOS 트랜지스터(N3)를 흐르는 전류가 제1 전류원(128)와 제2 전류원(130)을 통해 싱크된다. 이에 따라, 비트라인(BLB)은 접지 전압(VSS) 레벨로 떨어지게 된다.
제3 감지 증폭기(126)는, 비트라인(BL)과 상보 비트라인(BLB) 사이에 연결되는 제1 및 제2 PMOS 트랜지스터들(P1, P2)을 포함한다. 제1 PMOS 트랜지스터(P1)의 게이트는 상보 비트라인(BLB)에 연결되고, 제2 PMOS 트랜지스터(P2)의 게이트는 비트라인(BL)에 연결되어, 제1 및 제2 PMOS 트랜지스터들(P1, P2)은 서로 교차 연결된다(cross-coupled). 제1 PMOS 트랜지스터(P1)와 제2 PMOS 트랜지스터(P2) 사이의 연결 노드는 전원 전압(VINTA)에 연결된다. 제1 PMOS 트랜지스터(P1)와 제2 PMOS 트랜지스터(P2)는 서로 동일한 너비를 갖도록 설계되어 전류 구동 능력이 동일하 다.
제3 감지 증폭기(126)가 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "1"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도로 올라가게 된다. 이에 따라, 제1 PMOS 트랜지스터(P1)를 흐르는 전류가 제2 PMOS 트랜지스터(P2)를 흐르는 전류보다 커지게 되어, 비트라인(BL)은 전원 전압(VINTA) 레벨로 상승한다.
제3 감지 증폭기(126)가 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "0"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V 정도 낮아지게 된다. 이에 따라, 제2 PMOS 트랜지스터(P2)를 흐르는 전류가 제1 PMOS 트랜지스터(P1)를 흐르는 전류보다 커지게 되어, 상보 비트라인(BLB)은 전원 전압(VINTA) 레벨로 상승한다.
감지 증폭부(120)는, 상술한 제1 내지 제3 감지 증폭기들(122, 124, 126)과 제1 및 제2 전류원들(128, 130)의 동작에 의해, 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "1"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지되었던 비트라인(BL)과 상보 비트라인(BLB)을, 차아지 셰어링(charge sharing) 후 비트라인(BL)은 전원 전압(VINTA) 레벨로 상승시키고 상보 비트라인(BLB)은 접지 전압(VSS) 레벨로 떨어뜨리는, 디벨롭(develop)시킨다. 마찬가지로, 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "0"을 센싱하는 경우, 동일한 전압 레벨로 프리차아지되었던 비트라인(BL)과 상보 비트라인(BLB)을, 차아지 셰어링(charge sharing) 후 비트라인(BL)은 접지 전압(VSS) 레벨로 떨어뜨리고 상보 비트라인(BLB)은 전원 전압(VINTA) 레벨로 상승시키는, 디벨롭시킨다.
프리차아지부(140)는 비트라인(BL)과 상보 비트라인(BLB)을 동일한 전압 레벨로 프리차아지시킨다. 프리차아지부(140)는 제1 프리차아지부(142)와 제2 프리차아지부(144)를 포함한다. 제1 프리차아지부(142)는 제1 프리차아지 신호(PEQ_SA)에 응답하여 감지 증폭부(120) 내 제1 및 제2 노드들(LACB, LATB)에 전원 전압(VINTA) 레벨을 인가한다. 제1 프리차아지부(142)는, 전원 전압(VINTA)과 제1 노드(LACB) 사이에 연결되고 제1 프리차아지 신호(PEQ_SA)에 제어되는 제3 피모스 트랜지스터(P3)와, 전원 전압(VINTA)과 제2 노드(LATB) 사이에 연결되고 제1 프리차아지 신호(PEQ_SA)에 제어되는 제4 PMOS 트랜지스터(P4)을 포함한다.
제2 프리차아지부(144)는 제2 프리차아지 신호(PEQIJ)에 응답하여 비트라인(BL)과 상보 비트라인(BLB)을 등화시킨다. 제2 프리차아지부(144)는 비트라인(BL)과 상보 비트라인(BLB) 사이에 연결되고 제2 프리차아지 신호(PEQIJ)에 제어되는 제5 피모스 트랜지스터(P5)를 포함한다.
프리차아지부(140)에 의한 비트라인 프리차아지 동작은 도 2의 타이밍 다이어그램을 참조하여 설명된다. 도 1과 연계하여 도 2를 참조하면, 반도체 메모리 장치(100)로 프리차아지 명령(PRE)이 인가되고, 제1 및 제2 센싱 인에이블 신호(LATNG, LATNG)가 로직 로우레벨로 비활성화되어 제1 및 제2 감지 증폭기(122, 124)를 디세이블시킨다. 비트라인(BL)과 상보 비트라인(BLB)의 상태는, 제1 메모리 셀(MC1)에 저장된 데이터, 예컨대, 로직 "1"을 감지 증폭하는 이전 동작에 의해, 비트라인(BL)은 전원 전압(VINTA) 레벨로, 그리고 상보 비트라인(BLB)은 접지 전압(VSS) 레벨로 디벨롭된 상태라고 가정하자. 제1 프리차아지 신호(PEQ_SA)의 로직 로우레벨로의 활성화에 응답하여 제1 프리차아지부(142)의 제3 및 제4 PMOS 트랜지스터들(P3, P4)이 턴온되어, 제1 및 제2 노드들(LACB, LATB)은 전원 전압(VINTA) 레벨로 상승한다(ⓐ). 이와 함께, 감지 증폭부(120) 내 제2 및 제4 NMOS 트랜지스터들(N2, N4)을 통하여 상보 비트라인(BLB)의 전압 레벨이 접지 전압(VSS) 레벨에서 점차 상승하게 되는 데(ⓑ), 상보 비트라인(BLB)은 제1 및 제2 노드들(LATB, LACB)의 전원 전압(VINTA) 레벨에서 제2 및 제4 NMOS 트랜지스터들(N2, N4)의 문턱 전압(NSA_Vth) 만큼 강하된 전압 레벨(VINTA-(NSA_Vth))이 된다. 이에 따라, 비트라인(BL)과 상보 비트라인(BLB) 사이의 전압 차는 제2 및 제4 NMOS 트랜지스터들(N2, N4)의 문턱 전압(NSA_Vth) 정도가 된다.
이 후, 제2 프리차아지 신호(PEQIJ)의 로직 로우레벨로의 활성화에 응답하여 제2 프리차아지부(144)의 제5 PMOS 트랜지스터(P5)가 턴온되어, 비트라인(BL)과 상보 비트라인(BLB)을 등화시킨다. 이 때, VINTA 전압 레벨의 비트라인(BL)과 전압 레벨의 상보 비트라인(BLB)은 등화되어, VINTA-(NSA_Vth)/2 전압 레벨이 된다(ⓒ). 즉, 비트라인(BL)과 상보 비트라인(BLB)은 전원 전압(VINTA)에서 소정 전압(α) 떨어진 레벨(VINT-α)로 프리차아지 레벨이 잡힌다. 소정 전압(α)은 제2 및 제4 NMOS 트랜지스터들(N2, N4)의 문턱 전압(NSA_Vth)의 반에 해당하는 전압이다.
도 3은 도 1의 반도체 메모리 장치(100)의 비트라인 프리차아지 동작 후의 센싱 동작을 설명하는 도면이다. 도 3을 참조하면, 제1 메모리 셀(MC1)에 저장된 데이터(D1), 예컨대, 로직 "1"을 센싱하는 경우, 상술한 도 2의 비트라인 프리차아지 동작에 의해 VINT-α 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BL)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V1 정도 올라가게 됨에 따라, 센싱 마진이 생기게 된다. 이는 종래의 FVBP 스킴에서 로직 "1"의 메모리 셀 데이터 센싱 시 비트라인의 차아지 셰어링 전압이 존재하지 않아 발생되었던 문제점을 해결한다.
제1 메모리 셀(MC1)에 저장된 데이터(D0), 예컨대, 로직 "0"을 센싱하는 경우, 상술한 도 2의 비트라인 프리차아지 동작에 의해 VINT-α 전압 레벨로 프리차아지된 비트라인(BL)과 상보 비트라인(BLB)은, 차아지 셰어링(charge sharing) 후 비트라인(BLB)의 전압 레벨이 상보 비트라인(BLB)의 전압 레벨보다 △V2 정도 떨어지게 된다. 이는 종래의 FVBP 스킴에서 로직 "0"의 메모리 셀 데이터 센싱 시 비트라인의 차아지 셰어링 전압 차보다 작지만, 센싱 마진에 영향을 끼치진 않는다.
도 4는 본 발명의 제2 실시예에 따른 반도체 메모리 장치를 설명하는 도면이다. 도 4를 참조하면, 도 1의 반도체 메모리 장치(100)와 비교하여, 감지 증폭부(420) 내 제3 감지 증폭기(426)의 제1 및 제2 피모스 트랜지스터들(P1, P2)의 연결 노드(LAC)가 제3 전류원(428)에 연결된다는 점에서 차이가 있다.
제3 전류원(428)은 제3 센싱 인에이블 신호(LACPG)에 응답하여 제3 감지 증폭기(326)를 인에이블시킨다. 제3 전류원(428)은 제3 노드(LATB)와 전원 전압(VINTA) 사이에 연결되고, 제3 센싱 인에이블 신호(LACPG)가 그 게이트에 연결되 는 PMOS 트랜지스터로 구성된다. 제3 전류원(428)은, 제3 센싱 인에이블 신호(LACPG)의 활성화 동안, 제3 감지 증폭기(426)의 센싱 동작에 따른 구동 전류들을 공급한다. 또한, 제3 전류원(428)은 제3 센싱 인에이블 신호(LACPG)의 비활성화 동안 구동 전류 공급을 차단하여 제3 감지 증폭기(426)를 디세이블시키는데, 이는 도 1의 제3 감지 증폭기(426) 내 제1 및 제2 PMOS 트랜지스터들(P1, P2)에 누설 전류에 의해 비트라인(BL)과 상보 비트라인(BLB)의 프리차아지 전압 레벨이 상승될 수 있는 문제점을 없앤다.
도 1 및 도 4의 실시예들에서는 감지 증폭부(120)와 프리차아지부(140)가 동일하게 전원 전압(VINTA)을 이용하는 것에 대하여 설명하고 있다. 이와는 달리, 본 발명의 제3 실시예인 도 5에 도시된 바와 같이, 감지 증폭부(120)의 전원과 프리차아지부(140)의 전원을 분리하여, 별개의 내부 전압들을 이용할 수도 있다. 프리차아지부(140)는 전원 전압(VINTA) 레벨보다 낮은 프리차아지 전압(VINT_PRE)을 이용한다. 도 5의 반도체 메모리 장치(500)는 비트라인(BL)과 상보 비트라인(BLB)의 프리차아지 전압 레벨이 프리차아지 전압(VINT_PRE)에서 감지 증폭부(120) 내 제2 및 제4 NMOS 트랜지스터들(N2, N4)의 문턱 전압(NSA_Vth)의 반에 해당하는 소정 전압(α) 만큼 떨어진 레벨(VINT_PRE-α)로 잡힌다. 이에 따라, 반도체 메모리 장치(500)는, 도 1의 반도체 메모리 장치(100)에 비하여, 로직 "1"의 제1 메모리 셀(MC1) 데이터 센싱 시 센싱 마진이 더 커지게 된다.
도 6은 본 발명의 제4 실시예에 따른 반도체 메모리 장치를 설명하는 도면이다. 도 6을 참조하면, 반도체 메모리 장치(600)는, 도 5의 반도체 메모리 장 치(500)와 비교하여, 프리차아지부(640) 내 제2 프리차아지부(644)가 제1 프리차아지 신호(PEQ_SA)에 응답하여 비트라인(BL)과 상보 비트라인(BLB)을 프리차아지 전압(VINT_PRE) 레벨로 프리차아지시킨다는 점에서 차이가 있다. 제2 프리차아지부(644)는, 비트라인(BL)과 상보 비트라인(BLB) 사이에 연결되고 제1 프리차아지 신호(PEQ_SA)에 응답하는 제5 PMOS 트랜지스터(P5), 프리차아지 전압(VINT_PRE)과 비트라인(BL) 사이에 연결되고 제1 프리차아지 신호(PEQ_SA)에 응답하는 제6 PMOS 트랜지스터(P6), 그리고 프리차아지 전압(VINT_PRE)과 상보 비트라인(BLB) 사이에 연결되고 제1 프리차아지 신호(PEQ_SA)에 응답하는 제7 PMOS 트랜지스터(P7)를 포함한다.
반도체 메모리 장치(600)는, 프리차아지부(640)에 의해 비트라인(BL)과 상보 비트라인(BLB)을 전원 전압(VINT) 레벨보다 낮은 프리차아지 전압(VINT_PRE) 레벨로 프리차아지시킴으로써, 종래의 FVBP 스킴과 비교하여 로직 "1"의 제1 메모리 셀(MC1) 데이터 센싱 시 센싱 마진을 갖게 된다.
본 실시예에서는 비대칭 센스 앰프를 구성하는 제1 및 제4 NMOS 트랜지스터들(N1, N4)은 전류 구동 능력이 큰 트랜지스터들로 구성되고, 제2 및 제3 NMOS 트랜지스터들(N2, N3)은 전류 구동 능력이 적은 트랜지스터들로 구성되는 예에 대하여 설명하고 있으나, 이와는 달리 제1 및 제4 NMOS 트랜지스터들(N1, N4)이 전류 구동 능력이 적은 트랜지스터들로 구성되고, 제2 및 제3 NMOS 트랜지스터들(N2, N3)은 전류 구동 능력이 큰 트랜지스터들로 구성될 수도 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 장치를 설명하는 도면이다.
도 2는 도 1의 반도체 메모리 장치의 프리차아지 타이밍 다이어그램이다.
도 3은 도 1의 반도체 메모리 장치의 센싱 다이어그램이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 메모리 장치를 설명하는 도면이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 메모리 장치를 설명하는 도면이다.
도 6은 본 발명의 제4 실시예에 따른 반도체 메모리 장치를 설명하는 도면이다.

Claims (20)

  1. 한 쌍의 비트라인과 상보 비트라인;
    상기 비트라인과 상기 상보 비트라인을 전원 전압 레벨에서 제1 전압 레벨 강하된 전압 레벨로 프리차아지시키는 프리차아지부; 및
    제1 전류원으로 구동되고, 상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결된 제1 및 제2 트랜지스터들의 게이트들이 상기 상보 비트라인과 상기 비트라인에 교차 연결되는 감지 증폭부를 구비하고,
    상기 제1 또는 제2 트랜지스터에 의해 상기 제1 전압 레벨이 결정되는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 프리차아지부는
    상기 제1 및 제2 트랜지스터들과 상기 제1 전류원이 연결되는 노드와 상기 전원 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제3 트랜지스터; 및
    상기 비트라인과 상기 상보 비트라인 사이에 연결되고 제2 프리차아지 신호에 제어되는 제4 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 프리차아지부는
    상기 제2 프리차아지 신호는 상기 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 감지 증폭부는
    제2 전류원으로 구동되고, 상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결되는 제3 및 제4 트랜지스터들을 더 포함하고, 상기 제3 및 제4 트랜지스터들의 게이트들이 상기 비트라인과 상기 상보 비트라인에 교차 연결되고, 상기 제3 또는 제4 트랜지스터에 의해 상기 제1 전압 레벨이 결정되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 감지 증폭부는
    상기 제1 및 제4 트랜지스터들의 구동 능력이 상기 제2 및 제3 트랜지스터들의 구동 능력보다 크도록 설정되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 프리차아지부는
    상기 제1 및 제2 트랜지스터들과 상기 제1 전류원이 연결되는 노드와 제1 전압 사이에 연결되고 제1 프리차아지 신호에 의해 제어되는 제5 트랜지스터;
    상기 제3 및 제4 트랜지스터들과 상기 제2 전류원이 연결되는 노드와 제1 전압 사이에 연결되고 상기 제1 프리차아지 신호에 의해 제어되는 제6 트랜지스터; 및
    상기 비트라인과 상기 상보 비트라인 사이에 연결되고, 상기 제2 프리차아지 신호에 제어되는 제7 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 프리차아지부는
    상기 제2 프리차아지 신호는 상기 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  8. 한 쌍의 비트라인과 상보 비트라인;
    제1 전류원에 의해 구동되며 상기 비트라인과 상기 상보 비트라인에 교차 연결되는 제1 감지 증폭기와, 제2 전류원에 의해 구동되며 상기 비트라인과 상기 상보 비트라인에 교차 연결되는 제2 감지 증폭기를 포함하는 감지 증폭부;
    제1 프리차아지 신호에 응답하여, 상기 제1 감지 증폭기 내 제1 전류원이 연결되는 제1 노드와 상기 제2 감지 증폭기 내 제2 전류원이 연결되는 제2 노드를 프리차아지시키는 제1 프리차아지부; 및
    제2 프리차아지 신호에 응답하여 상기 제1 노드와 제2 노드를 등화시키는 제2 프리차아지부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 제1 프리차아지부는
    상기 제1 노드와 전원 전압 사이에 연결되고 상기 제1 프리차아지 신호에 의해 제어되는 제1 트랜지스터; 및
    상기 제2 노드와 상기 전원 전압 사이에 연결되고 상기 제1 프리차아지 신호에 의해 제어되는 제2 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제9항에 있어서, 상기 제2 프리차아지부는
    상기 비트라인과 상기 상보 비트라인 사이에 연결되고 상기 제2 프리차아지 신호에 제어되는 제3 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제10항에 있어서,
    상기 제2 프리차아지 신호는 상기 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제8항에 있어서, 상기 제1 프리차아지부는
    상기 제1 노드와 프리차아지 전압 사이에 연결되고 상기 제1 프리차아지 신호에 의해 제어되는 제1 트랜지스터; 및
    상기 제2 노드와 상기 프리차아지 전압 사이에 연결되고 상기 제1 프리차아지 신호에 의해 제어되는 제2 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제12항에 있어서, 상기 제2 프리차아지부는
    상기 비트라인과 상기 상보 비트라인 사이에 연결되고 상기 제2 프리차아지 신호에 제어되는 제3 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제13항에 있어서,
    상기 제2 프리차아지 신호는 상기 제1 프리차아지 신호의 활성화되고 소정 시간 지연된 후 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제8항에 있어서, 상기 감지 증폭부는
    상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결되는 제1 및 제2 PMOS 트랜지스터들을 더 포함하고, 상기 제1 및 제2 PMOS 트랜지스터들의 게이트들이 상기 비트라인과 상기 상보 비트라인에 교차 연결되고, 상기 제1 및 제2 PMOS 트랜지스터들의 연결 노드는 전원 전압에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제8항에 있어서, 상기 감지 증폭부는
    상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결되는 제1 및 제2 PMOS 트랜지스터들을 더 포함하고, 상기 제1 및 제2 PMOS 트랜지스터들의 게이트들이 상기 비트라인과 상기 상보 비트라인에 교차 연결되고, 상기 제1 및 제2 PMOS 트랜지 스터들의 연결 노드는 센싱 인에이블 신호에 응답하는 제3 PMOS 트랜지스터를 통하여 전원 전압에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  17. 한 쌍의 비트라인과 상보 비트라인;
    상기 비트라인과 상기 상보 비트라인을 프리차아지 전압 레벨에서 제1 전압 레벨 강하된 전압 레벨로 프리차아지시키는 프리차아지부; 및
    상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결된 제1 및 제2 트랜지스터들의 게이트들이 상기 상보 비트라인과 상기 비트라인에 교차 연결되는 감지 증폭부를 구비하고,
    상기 제1 또는 제2 트랜지스터에 의해 상기 제1 전압 레벨이 결정되는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제17항에 있어서, 상기 프리차아지부는
    상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 연결 노드와 상기 프리차아지 전압 사이에 연결되고 상기 프리차아지 신호에 의해 제어되는 제3 트랜지스터;
    상기 프리차아지 전압과 상기 비트라인 사이에 연결되고 상기 프리차아지 신호에 의해 제어되는 제4 트랜지스터;
    상기 프리차아지 전압과 상기 상보 비트라인 사이에 연결되고 상기 프리차아지 신호에 의해 제어되는 제5 트랜지스터; 및
    상기 비트라인과 상기 상보 비트라인 사이에 연결되고 상기 프리차아지 신호에 의해 제어되는 제6 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제18항에 있어서, 상기 감지 증폭부는
    상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결되는 제1 및 제2 PMOS 트랜지스터들을 더 포함하고, 상기 제1 및 제2 PMOS 트랜지스터들의 게이트들이 상기 비트라인과 상기 상보 비트라인에 교차 연결되고, 상기 제1 및 제2 PMOS 트랜지스터들의 연결 노드는 전원 전압에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제18항에 있어서, 상기 감지 증폭부는
    상기 비트라인과 상기 상보 비트라인 사이에 직렬 연결되는 제1 및 제2 PMOS 트랜지스터들을 더 포함하고, 상기 제1 및 제2 PMOS 트랜지스터들의 게이트들이 상기 비트라인과 상기 상보 비트라인에 교차 연결되고, 상기 제1 및 제2 PMOS 트랜지스터들의 연결 노드는 센싱 인에이블 신호에 응답하는 제3 PMOS 트랜지스터를 통하여 전원 전압에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
KR1020090004192A 2009-01-19 2009-01-19 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치 KR20100084836A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090004192A KR20100084836A (ko) 2009-01-19 2009-01-19 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치
US12/460,128 US8009494B2 (en) 2009-01-19 2009-07-14 Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier
TW098133736A TW201029014A (en) 2009-01-19 2009-10-05 Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier
CN200910174044A CN101783167A (zh) 2009-01-19 2009-10-20 执行全电源电压位线预充电方案的半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090004192A KR20100084836A (ko) 2009-01-19 2009-01-19 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100084836A true KR20100084836A (ko) 2010-07-28

Family

ID=42644019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004192A KR20100084836A (ko) 2009-01-19 2009-01-19 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20100084836A (ko)

Similar Documents

Publication Publication Date Title
KR101053532B1 (ko) 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법
US8009494B2 (en) Semiconductor memory device implementing full-VDD bit line precharge scheme using bit line sense amplifier
US7505341B2 (en) Low voltage sense amplifier and sensing method
US10269410B2 (en) Semiconductor device for compensating offset of sense amplifier
US8345498B2 (en) Sense amplifier
US9286969B2 (en) Low power sense amplifier for static random access memory
US9047980B2 (en) Sense amplifier for static random access memory with a pair of complementary data lines isolated from a corresponding pair of complementary bit lines
US9183921B2 (en) Circuit for reducing leakage current
US9542995B2 (en) Threshold voltage mismatch compensation sense-amplifiers for static random access memories with multiple differential inputs
KR20090110494A (ko) 반도체 메모리 장치
US20190237114A1 (en) Multi-level sensing circuit and semiconductor memory device including the same
KR102259905B1 (ko) 반도체 메모리 장치
US10311919B2 (en) Apparatuses and methods for calibrating sense amplifiers in a semiconductor memory
KR100546373B1 (ko) 기준셀을 사용하지 않는 ｖｓｓ／ｖｄｄ 비트라인프리차지 스킴을 갖는 반도체 메모리장치
KR20150139287A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
US8320209B2 (en) Sense amplifier using reference signal through standard MOS and DRAM capacitor
KR20100049192A (ko) 비트라인 디스터브 방지부를 갖는 반도체 메모리 장치
US8837244B2 (en) Memory output circuit
US9013940B2 (en) Sense amplifier
KR101543327B1 (ko) 비대칭 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치의 배치 방법
KR101923714B1 (ko) 반도체 장치
KR20100084836A (ko) 비트라인 센스 앰프를 이용하여 풀-전원 전압 비트라인 프리차아지 스킴을 구현하는 반도체 메모리 장치
US8411490B2 (en) Sense amplifier for static random access memories
KR100837804B1 (ko) 프리차지 유닛을 구비한 비트라인 센스앰프
US9324412B2 (en) Memory architecture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application