KR20100083112A - Luminescence device - Google Patents

Luminescence device Download PDF

Info

Publication number
KR20100083112A
KR20100083112A KR1020100053822A KR20100053822A KR20100083112A KR 20100083112 A KR20100083112 A KR 20100083112A KR 1020100053822 A KR1020100053822 A KR 1020100053822A KR 20100053822 A KR20100053822 A KR 20100053822A KR 20100083112 A KR20100083112 A KR 20100083112A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
light emitting
transparent electrode
emitting device
Prior art date
Application number
KR1020100053822A
Other languages
Korean (ko)
Inventor
윤여진
오덕환
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100053822A priority Critical patent/KR20100083112A/en
Publication of KR20100083112A publication Critical patent/KR20100083112A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device is provided to improve light transmittance and light output by forming a mesh type transparent electrode. CONSTITUTION: An N type semiconductor layer(120) is formed on a sapphire substrate(110). An active layer(130) is formed on the N type semiconductor layer. A P-type semiconductor layer(140) is formed on the active layer. A mesh type transparent electrode(150) is formed on the P type semiconductor layer. A P type electrode(170) is formed on the mesh type transparent electrode.

Description

발광 소자{luminescence device}Light emitting device

본 발명은 발광 소자에 관한 것으로, 보다 구체적으로는 발광 소자의 투명전극에 관한 것이다. The present invention relates to a light emitting device, and more particularly to a transparent electrode of the light emitting device.

종래의 발광 소자는 사파이어 기판 상에 N-GaN층, 활성층 및 P-GaN층을 순차적으로 형성한다. 이때, N-GaN층 하부의 사파이어 기판이 부도체이기 때문에 N-GaN층 상부의 활성층과 P-GaN층의 일부를 식각하여 N-GaN층을 노출시켜 이를 외부 전원과 연결하였다. 또한, P-GaN층의 저항 성분이 매우 크기 때문에 P-GaN층 상부 표면에 균일하게 전압을 인가할 수 있도록 P-GaN층 상부에 균일한 두께의 판형상의 투명전극을 형성하였다. Conventional light emitting devices sequentially form an N-GaN layer, an active layer and a P-GaN layer on a sapphire substrate. At this time, since the sapphire substrate under the N-GaN layer is an insulator, a portion of the active layer and the P-GaN layer on the N-GaN layer are etched to expose the N-GaN layer and connected to an external power source. In addition, since the resistance component of the P-GaN layer is very large, a plate-shaped transparent electrode having a uniform thickness is formed on the P-GaN layer so that voltage can be applied uniformly to the upper surface of the P-GaN layer.

도 1은 종래의 발광 소자를 설명하기 위한 단면도이고, 도 2는 종래의 발광 소자를 설명하기 위한 평면도이다. 1 is a cross-sectional view illustrating a conventional light emitting device, and FIG. 2 is a plan view illustrating a conventional light emitting device.

도 1 및 도 2를 참조하면, 발광 소자는 사파이어 기판(10)과 사파이어 기판(10)상에 형성된 N-GaN층(20)과, N-GaN층(20) 일부 영역 상에 형성된 활성층(30)과, 활성층(30) 상에 형성된 P-GaN층(40)과, P-GaN층(40) 상에 형성된 투명전극(50)을 포함하고, 상기 N-GaN층(20) 및 투명전극(50) 상에 전극(60, 70)이 각각 형성된다. 이를 위해 사파이어 기판(10)상에 N-GaN층(20), 활성층(30) 및 P-GaN층(40)을 순차적으로 적층한 다음, P-GaN층(40)과 활성층(30)의 일부를 제거하여 N-GaN층(20)의 소정 영역을 개방한다. 이후, 투명전극(50)을 P-GaN층(40) 상에 형성하고, 개방된 N-GaN층(20) 상에 N전극(60)을 형성하고, 투명전극(50) 상에 P전극(70)을 형성한다. 1 and 2, the light emitting device includes an N-GaN layer 20 formed on the sapphire substrate 10 and the sapphire substrate 10, and an active layer 30 formed on a portion of the N-GaN layer 20. ), A P-GaN layer 40 formed on the active layer 30, and a transparent electrode 50 formed on the P-GaN layer 40, wherein the N-GaN layer 20 and the transparent electrode ( Electrodes 60 and 70 are formed on 50, respectively. To this end, the N-GaN layer 20, the active layer 30, and the P-GaN layer 40 are sequentially stacked on the sapphire substrate 10, and then a portion of the P-GaN layer 40 and the active layer 30 are formed. Is removed to open a predetermined region of the N-GaN layer 20. Subsequently, the transparent electrode 50 is formed on the P-GaN layer 40, the N electrode 60 is formed on the open N-GaN layer 20, and the P electrode ( 70).

상술한 바와 같이 종래의 GaN계 발광 소자의 최상층에 형성된 P-GaN층(40)의 저항이 커 전기 전도성 특성이 좋지 않기 때문에 일반적으로 투명전극(50)을 P-GaN층(40) 상부 전면에 형성하여 사용하고 있다. 하지만, 이러한 투명전극(50)은 발광 소자의 전기 전도적인 특성은 향상시킬 수는 있지만 활성층에서 발생한 광을 흡수하는 문제점과, P-GaN층과 투명전극 사이의 계면에 많은 열이 발생하여 소자의 신뢰성을 저하시키는 문제점을 갖고 있다. As described above, since the resistance of the P-GaN layer 40 formed on the uppermost layer of the GaN-based light emitting device is large and the electrical conductivity is not good, the transparent electrode 50 is generally disposed on the upper surface of the upper portion of the P-GaN layer 40. It is formed and used. However, the transparent electrode 50 may improve the electrical conductivity of the light emitting device, but absorbs light generated in the active layer, and generates a lot of heat at the interface between the P-GaN layer and the transparent electrode. It has a problem of lowering reliability.

또한, P-GaN층 상부에 형성된 투명전극은 그 표면이 매끄러운 판형상으로 형성되기 때문에 그 표면에서 광자가 반사되는 등의 문제로 인해 소자의 외부 양자 효율이 낮아지는 문제점이 발생한다. In addition, since the transparent electrode formed on the P-GaN layer is formed in a smooth plate shape, the external quantum efficiency of the device is lowered due to a problem such that photons are reflected from the surface.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 요철 형상의 굴절패턴을 갖는 투명전극을 통해 P형 반도체층의 전기 전도성을 향상시킬 뿐만 아니라 소자의 신뢰성을 향상시키고, 발광 소자의 외부 양자 효율을 상승시킬 수 있는 발광 소자 및 이의 제조 방법을 제공함을 그 목적으로 한다.
Accordingly, the present invention not only improves the electrical conductivity of the P-type semiconductor layer but also improves the reliability of the device and increases the external quantum efficiency of the light emitting device through the transparent electrode having the uneven refractive pattern in order to solve the above problems. It is an object of the present invention to provide a light emitting device and a method of manufacturing the same.

본 발명에 따른 기판 상에 N형 반도체층, 활성층 및 P형 반도체층을 형성하는 단계와, 상기 P형 반도체층 및 상기 활성층의 일부를 패터닝하여 상기 N형 반도체층의 일부를 노출시키는 단계와, 상기 P형 반도체층 상에 매시 형태의 투명전극을 형성하는 단계 및 상기 N형 반도체층 상에 N형 전극을 형성하고, 상기 투명전극 또는 상기 투명전극 및 상기 P형 반도체층 상에 P형 전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. Forming an N-type semiconductor layer, an active layer and a P-type semiconductor layer on a substrate according to the present invention, patterning the P-type semiconductor layer and a portion of the active layer to expose a portion of the N-type semiconductor layer, Forming a transparent electrode having a mesh shape on the P-type semiconductor layer, and forming an N-type electrode on the N-type semiconductor layer, and forming a P-type electrode on the transparent electrode or the transparent electrode and the P-type semiconductor layer. It provides a method of manufacturing a light emitting device comprising the step of forming.

여기서, 상기 매시 형태의 투명전극을 형성하는 단계는, 상기 P형 반도체층 상에 전기 빔 증착법으로 상기 투명전극을 형성하는 단계와, 상기 투명전극 상에 역 매시 패턴의 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 식각마스크로 하는 식각공정을 통해 투명전극을 제거하는 단계를 포함한다. The forming of the transparent electrode of the mesh type may include forming the transparent electrode on the P-type semiconductor layer by an electric beam deposition method, forming a photoresist pattern of an inverse mesh pattern on the transparent electrode; And removing the transparent electrode through an etching process using the photoresist pattern as an etching mask.

이때, 매시 형태의 상기 투명전극의 노출된 영역의 형상이 평면도로 볼 때, 삼각형, 사각형, 육각형 등과 같은 다각형과 원형과, 타원형과, 톱니형 중 적어도 어느 하나의 형상으로 형성되고 단면도상으로는 피라미드형으로 형성되지만 옆면이 볼록 또는 오목한 형상으로 되고 피라미드 꼭지점은 평평한 모양으로 제작된다. 또한, 상기 매시 형태는 직선 형태, 사선 형태, 두 직선이 교차된 형태, 두 사선이 교차된 형태, 직선과 사선이 교차된 형태 및 매트릭스 배열된 도형 형태중 적어도 어느 하나의 패턴 형태이다. At this time, when the shape of the exposed area of the transparent electrode of the mesh shape in a plan view, it is formed in at least one of a polygon, a circle, an ellipse, a sawtooth, such as a triangle, a square, a hexagon, etc. The sides are convex or concave and the pyramid vertices are flat. In addition, the mesh shape may be at least one of a pattern form of a straight line, a diagonal line, a cross form of two straight lines, a cross line of two diagonal lines, a cross line of a straight line and a diagonal line, and a shape of a matrix arranged in a matrix.

또한, 본 발명에 따른 기판과, 상기 기판상에 형성된 N형 반도체층과, 상기 N형 반도체층 일부 영역에 형성된 활성층과, 상기 활성층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 매시 형태의 투명전극 및 상기 N형 반도체층 상에 형성된 N형 전극과, 상기 투명전극 또는 상기 투명전극 및 상기 P형 반도체층 상에 형성된 P형 전극을 포함하는 발광 소자를 제공한다. Further, a substrate according to the present invention, an N-type semiconductor layer formed on the substrate, an active layer formed in a portion of the N-type semiconductor layer, a P-type semiconductor layer formed on the active layer, and the P-type semiconductor layer Provided is a light emitting device including a formed mesh-shaped transparent electrode, an N-type electrode formed on the N-type semiconductor layer, and a P-type electrode formed on the transparent electrode or the transparent electrode and the P-type semiconductor layer.

여기서, 매시 형태의 상기 투명전극의 노출된 영역의 형상이 삼각형, 사각형, 육각형 등과 같은 다각형과 원형과, 타원형과, 톱니형 중 적어도 어느 하나의 형상으로 형성되고 단면도상으로는 피라미드형으로 형성되지만 옆면이 볼록 또는 오목한 형상으로 되고 피라미드 꼭지점은 평평한 모양으로 제작된다. 또한, 상기 매시 형태는 직선 형태, 사선 형태, 두 직선이 교차된 형태, 두 사선이 교차된 형태, 직선과 사선이 교차된 형태 및 매트릭스 배열된 도형 형태중 적어도 어느 하나의 패턴 형태이다. Here, the shape of the exposed area of the transparent electrode in the form of a mesh is formed in at least one of a polygon, a circle, an ellipse, and a sawtooth, such as a triangle, a square, a hexagon, and the like, and a pyramid in cross section, but the side surface is It is convex or concave and the pyramid vertices are made flat. In addition, the mesh shape may be at least one of a pattern form of a straight line, a diagonal line, a cross form of two straight lines, a cross line of two diagonal lines, a cross line of a straight line and a diagonal line, and a shape of a matrix arranged in a matrix.

그리고, 상기 P형 반도체층의 표면적을 1 로 하였을 경우, 이 상부에 형성된 상기 매시 형태의 상기 투명전극이 상기 P형 반도체층 표면적의 0.1 내지 0.9 정도로 그 표면에 고르게 분포된다. When the surface area of the P-type semiconductor layer is 1, the transparent electrode in the form of the mesh formed thereon is evenly distributed on the surface at about 0.1 to 0.9 of the surface area of the P-type semiconductor layer.

또한, 본 발명에 따른 기판과, 상기 기판 상에 순차적으로 형성된 n-형 반도체 층, 활성층 및 p-형 반도체 층을 포함하고, 상기 p-형 반도체층 상에 표면에 요철 형상의 굴절패턴을 갖는 투명전극층을 포함하는 발광소자를 제공한다. In addition, the substrate according to the present invention includes an n-type semiconductor layer, an active layer and a p-type semiconductor layer sequentially formed on the substrate, and has a concave-convex refractive pattern on the surface on the p-type semiconductor layer. Provided is a light emitting device including a transparent electrode layer.

여기서, 상기 p-형 반도체층과 상기 투명전극층 사이에 고농도 이온 주입층을 더 Here, a high concentration ion implantation layer is further provided between the p-type semiconductor layer and the transparent electrode layer.

포함한다. 이때, 상기 요철 형상의 굴절패턴은 삼각형, 사각형, 육각형 등과 같은 다각형과, 원형과, 타원형과, 톱니형 중 적어도 어느 하나의 형상으로 형성되고, 상기 요철 형상의 단면은 피라미드형으로 형성되며, 상기 피라미드형 요철의 꼭지점은 평평하게 형성되고, 상기 피라미드형 요철의 옆면은 볼록 또는 오목한 형상이다.Include. In this case, the uneven pattern of refraction is formed in at least one of a polygon, such as a triangle, a square, a hexagon, and the like, a circle, an ellipse, and a sawtooth, the cross-section of the irregular shape is formed in a pyramid shape, The vertices of the pyramidal irregularities are formed flat, and the side surfaces of the pyramidal irregularities are convex or concave.

또한, 여기서, 상기 요철 형상의 굴절패턴은 직선형태, 사선형태, 두 직선이 교차된 형태, 두 사선이 교차된 형태, 직선과 사선이 교차된 형태 및 매트릭스 배열된 도형 형태 중 적어도 어느 하나의 패턴형태를 갖는 매시 형태이고, 상기 n-형 반도체층 상에 형성된 요철형상 패턴을 더 포함하며, 상기 투명전극층의 하부에 반사금속을 포함한다.Here, the uneven pattern of refraction is a pattern of at least one of a straight line, a diagonal line, a cross form of two straight lines, a cross form of two diagonal lines, a cross form of a straight line and an oblique line, and a matrix form of a figure arranged in a matrix. It is in the form of a mash having a form, and further comprises a concave-convex pattern formed on the n-type semiconductor layer, and includes a reflective metal on the lower portion of the transparent electrode layer.

상술한 바와 같이, 본 발명은 매시 형태의 투명전극을 형성하여 발광 소자의 광출력 및 광투과율을 향상시킬 수 있다. As described above, the present invention can improve the light output and the light transmittance of the light emitting device by forming a transparent electrode of the mesh form.

또한, ITO 투명전극을 증착하고, 이를 매시 패턴으로 형성하여 공정을 단순화 시킬 수 있어 제조 원가를 줄일 수 있다. In addition, by depositing an ITO transparent electrode and forming it in a mesh pattern, the process can be simplified to reduce manufacturing costs.

도 1은 종래의 발광 소자를 설명하기 위한 단면도.
도 2는 종래의 발광 소자를 설명하기 위한 평면도.
도 3a 내지 도 3c는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 4a 내지 도 4c는 본 발명의 매시형태의 투명전극을 설명하기 위한 발광 소자의 평면도.1 is a cross-sectional view illustrating a conventional light emitting device.
2 is a plan view for explaining a conventional light emitting device.
3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting device according to the present invention.
4A to 4C are plan views of light emitting devices for explaining the transparent electrode of the mash form of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Like numbers refer to like elements in the figures.

도 3a 내지 도 3c는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이다. 3A to 3C are cross-sectional views illustrating a method of manufacturing a light emitting device according to the present invention.

도 3a를 참조하면, 사파이어 기판(110) 상에 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)을 순차적으로 형성한다. P형 반도체층(140) 및 활성층(130)의 일부를 패터닝 하여 N형 반도체층(140)의 일부를 노출시킨다. Referring to FIG. 3A, the N-type semiconductor layer 120, the active layer 130, and the P-type semiconductor layer 140 are sequentially formed on the sapphire substrate 110. A portion of the P-type semiconductor layer 140 and the active layer 130 are patterned to expose a portion of the N-type semiconductor layer 140.

상기의 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 또한, P형 반도체층(140) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 이때, P형 반도체층(140)에 고농도 이온주입을 통해 상부의 투명전극층(150)과 P형 반도체층(140)간의 접촉저항을 줄이도록 한다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다. The N-type semiconductor layer 120 preferably uses a gallium nitride (GaN) film in which N-type impurities are implanted, and is not limited thereto. A material layer having various semiconductor properties may be used. In addition, the P-type semiconductor layer 140 also uses a gallium nitride film implanted with P-type impurities. At this time, the contact resistance between the upper transparent electrode layer 150 and the P-type semiconductor layer 140 is reduced by high concentration ion implantation into the P-type semiconductor layer 140. In the above, Si is used as the N-type impurity, Zn is used when InGaAlP is used as the P-type impurity, and Mg is used in the case of nitride.

또한 활성층(130)으로는 InGaN막을 사용하되, 효율을 높이기 위해 다중양자우물구조를 삽입한다. 이때, 우물층과 장벽층의 조성 및 두께를 제어하여 목표로 하는 파장의 빛을 얻을 수 있다. 또한, 본 발명은 상술한 구조에 한정되지 않고, 발광소자의 특성에 따라 각각의 층사이에 다양한 층들이 더 형성될 수 있다. 즉, N형 반도체층(120) 하부와 기판(110) 사이에 별도의 버퍼층을 더 형성할 수 있다. 또한, 활성층(120)으로 다수의 막으로 이루어진 층으로 구성할 수도 있다. In addition, an InGaN film is used as the active layer 130, and a multi-quantum well structure is inserted to increase efficiency. At this time, the composition and thickness of the well layer and the barrier layer may be controlled to obtain light having a target wavelength. In addition, the present invention is not limited to the above-described structure, and various layers may be further formed between each layer according to the characteristics of the light emitting device. That is, a separate buffer layer may be further formed between the N-type semiconductor layer 120 and the substrate 110. In addition, the active layer 120 may be composed of a layer composed of a plurality of films.

상술한 바와 같이 다수의 발광 반도체막층을 형성한 다음, 그 상부에 제 1 감광막 패턴을 형성한다. 즉, P형 반도체층(140)상에 감광막을 도포한 다음, 마스크를 이용한 사진식각공정을 통해 N형 전극이 형성될 영역을 개방하는 제 1 감광막 패턴을 형성한다. 상기 제 1 감광막 패턴을 식각마스크로 하는 식각공정을 통해 P형 반도체층(140) 및 활성층(130)을 제거하여 하부의 N형 반도체층(120)을 노출한다. As described above, a plurality of light emitting semiconductor film layers are formed, and then a first photosensitive film pattern is formed thereon. That is, after the photosensitive film is coated on the P-type semiconductor layer 140, a first photosensitive film pattern for opening an area where the N-type electrode is to be formed is formed through a photolithography process using a mask. The P-type semiconductor layer 140 and the active layer 130 are removed through an etching process using the first photoresist pattern as an etching mask to expose the lower N-type semiconductor layer 120.

도 3b를 참조하면, P형 반도체층(140) 상에 매시(Mesh) 형태의 투명전극(150)을 형성한다. Referring to FIG. 3B, a transparent electrode 150 having a mesh shape is formed on the P-type semiconductor layer 140.

이를 위해 먼저 P형 반도체층(140) 상부영역을 제외한 영역에 제 2 감광막 패턴을 형성한다. 이후, 노출된 P형 반도체층(140) 상에 전기 빔(Electric Beam)으로 투명전극(150)을 증착한다. 전기 빔 증착은 챔버내에 증착할 시료와 소스를 로딩하고, 고 진공 상태 <5.0×107 torr이하에서 증착을 실시한다. 외부의 전압은 10000V 전압을 흘려 에미터 어셈블리 파트(Emmitter Assembly Part)의 텅스텐을 통과한 빔이 하스 포켓(Hass Pocket)의 소스에 맞게 되면 챔버내에 로딩된 웨이퍼에 소정의 박막이 증착되는 증착법을 사용한다. 이때, 챔버 상단의 크리스탈 센서(Crystal Sensor)가 금속 두께를 스캔하여 증착되는 막의 두께를 조절할 수 있다. To this end, first, a second photoresist layer pattern is formed in an area except the upper region of the P-type semiconductor layer 140. Thereafter, the transparent electrode 150 is deposited on the exposed P-type semiconductor layer 140 by an electric beam. Electron beam deposition loads the sample and the source to be deposited into the chamber and performs deposition under a high vacuum <5.0 × 10 7 torr. When the external voltage flows 10000V and the beam passing through the tungsten of the emitter assembly part is matched to the source of the Hass Pocket, a deposition method is used in which a predetermined thin film is deposited on the wafer loaded in the chamber. do. At this time, the crystal sensor (Crystal Sensor) at the top of the chamber can be adjusted to the thickness of the deposited film by scanning the metal thickness.

본 실시예에서는 투명전극(150)으로 ITO(Indium Tin Oxide)를 사용한다. 투명전극(150) 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각공정을 실시하여 제 2 감광막 패턴을 형성한다. 이후, 상기 제 2 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 투명전극(150)을 제거하여 매시 형태의 굴절패턴을 갖는 투명전극을 형성한다. 상기 식각공정은 습식식각을 실시한다. 이후, 제 1 및 제 2 감광막 패턴을 제거한다.In this embodiment, indium tin oxide (ITO) is used as the transparent electrode 150. After the photoresist is coated on the transparent electrode 150, a photolithography process using a predetermined mask is performed to form a second photoresist pattern. Thereafter, an etching process using the second photoresist layer pattern as an etching mask is performed to remove the transparent electrode 150 to form a transparent electrode having a refractive pattern of a mesh shape. The etching process is a wet etching. Thereafter, the first and second photoresist patterns are removed.

도 3c를 참조하면, 노출된 N형 반도체층(120) 상에 N형 전극(160)을 형성하고, 매시 형태의 투명전극(150) 상에 P형 전극(170)을 형성한다. Referring to FIG. 3C, the N-type electrode 160 is formed on the exposed N-type semiconductor layer 120, and the P-type electrode 170 is formed on the mesh-shaped transparent electrode 150.

도 4a 내지 도 4c는 본 발명의 매시형태의 투명전극을 설명하기 위한 발광 소자의 평면도들이다. 4A to 4C are plan views illustrating light emitting devices for explaining the transparent electrode of the mesh type according to the present invention.

매시 형태의 굴절 패턴중 노출된 영역의 형상은 삼각형, 사각형, 육각형 등과, 같은 다각형과 원형과, 타원형과, 톱니형 중 적어도 어느 하나의 형상으로 형성한다. 이때 매시 형태는 직선 형태, 사선 형태, 두 직선이 교차된 형태, 두 사선이 교차된 형태, 직선과 사선이 교차된 형태 및 매트릭스 배열된 도형 형태중 적어도 어느 하나의 패턴 형태인 것이 효과적이다. The exposed region of the mesh-type refraction pattern is formed in at least one of a polygon, a circle, an ellipse, and a sawtooth, such as a triangle, a rectangle, a hexagon, and the like. In this case, it is effective that the mesh form is at least one pattern form among a straight line, a diagonal line, a cross line of two lines, a cross line of two diagonal lines, a cross line of a straight line and a diagonal line, and a shape of a matrix arranged in a matrix.

도 4a에서와 같이 사각형태의 노출영역이 매트릭스 배열된 매시 형태의 투명전극(150)이 형성되어 있다. 이때 사각 형태의 노출영역을 통해 P형 반도체층(140)이 노출되어 있다. 도 4b 및 도 4c에서와 같이 원형 형태 및 육각형의 노출영역을 갖는 매시 형태의 투명전극(150)이 형성되어 있다. 본 실시예에서의 매시 형태의 투명전극(150)의 노출영역의 형상은 상술한 설명에 한정되지 않고 다양한 형상이 가능하다. 이때, 전체 P형 반도체층(140)의 표면적을 1 로 하였을 경우, 이 상부에 형성된 매시 형태의 투명전극(150)이 P형 반도체층(140)의 표면적의 0.1 내지 0.9 정도를 P형 반도체층(140)의 표면에 고르게 분포되도록 형성하는 것이 바람직하다. 가장 바람직하게는 0.3 내지 0.8 정도 P형 반도체층(140)의 표면적을 고르게 덮도록 형성한다. As shown in FIG. 4A, a transparent electrode 150 having a mesh shape in which a rectangular exposure area is arranged in a matrix is formed. At this time, the P-type semiconductor layer 140 is exposed through the rectangular exposure area. As shown in FIGS. 4B and 4C, a transparent electrode 150 having a mesh shape having circular and hexagonal exposed areas is formed. The shape of the exposed region of the transparent electrode 150 in the form of a mesh in the present embodiment is not limited to the above description and may be various shapes. At this time, when the surface area of the entire P-type semiconductor layer 140 is 1, the transparent electrode 150 of the mesh shape formed on the upper portion of the P-type semiconductor layer is about 0.1 to 0.9 of the surface area of the P-type semiconductor layer 140. It is preferable to form so as to distribute evenly on the surface of 140. Most preferably, it is formed to cover the surface area of the P-type semiconductor layer 140 evenly about 0.3 to 0.8.

또한, 본 발명의 매시 형태의 투명전극(150) 중 P형 전극(170)이 형성될 영역에는 노출영역이 형성되지 않도록 하는 것이 효과적이다. 이는 P형 전극(170)과 투명전극(150) 간의 저항을 최소화할 수 있고, P형 전극(170) 형성시 하부 단차로 인한 P형 전극(170) 형상이 왜곡되는 현상을 미연에 방지할 수 있다. In addition, it is effective to prevent the exposed region from being formed in the region where the P-type electrode 170 is to be formed among the transparent electrodes 150 of the mesh type of the present invention. This may minimize the resistance between the P-type electrode 170 and the transparent electrode 150, and may prevent a phenomenon in which the shape of the P-type electrode 170 is distorted due to the lower step when forming the P-type electrode 170. have.

상술한 바와 같이 매시 형상의 투명전극 즉, 소정의 관통영역을 갖는 투명전극을 통해 발광 소자의 광출력시 임계각이 좁아져 광출력 및 광투과율에 있어서 종래의 소자보다 우수한 발광 소자를 제조할 수 있다. 이때, 굴절률은 GaN이 2.4 이고, ITO가 2.0 이다. 이와 같이 ITO의 임계각 매시 구조를 통해 임계각이 좁아진 상태로 광자 움직임을 제어하여 광효율을 증대시킬 수 있다. GaN(2.4)>ITO(2.0)>SiO2(1.4)>에폭시(1.8)의 굴절률등식이 성립되어야 하는데 SiO2에서 에폭시(epoxy)로 굴절률을 보면 낮은 상수에서 다시 높은 상수로 바뀌게 되면 오히려 투과율이 좋지 않은 결과를 낼 수 있다. 이러한 칩 표면 보호와 굴절률향상을 위한 패시베이션(Passivation)역할로 SiO2를 증착하게 되는데 ITO가 투명전극으로 사용될 경우는 SiO2를 사용하지 않을 수 있다. 임계각(critical angle)은 굴절률이 큰 물질에서 작은 물질로 빛이 입사할 때, 그 이상의 더 큰 각도에서는 전반사가 일어나게 되는 입사각의 값을 지칭한다.As described above, through the mesh-shaped transparent electrode, that is, the transparent electrode having a predetermined through area, the critical angle at the time of light output of the light emitting device is narrowed, thereby making it possible to manufacture a light emitting device superior to the conventional device in light output and light transmittance. . At this time, the refractive index is GaN is 2.4 and ITO is 2.0. As described above, the photon movement can be controlled by narrowing the critical angle through the critical angle mesh structure of the ITO to increase the light efficiency. The refractive index equation of GaN (2.4)> ITO (2.0)> SiO 2 (1.4)> epoxy (1.8) should be established. When we change the refractive index from SiO 2 to epoxy, the transmittance is rather changed from low constant to high constant. It can produce bad results. SiO 2 is deposited as a passivation role for protecting the chip surface and improving the refractive index. When ITO is used as a transparent electrode, SiO 2 may not be used. Critical angle refers to the value of the angle of incidence where total reflection occurs at greater angles when light enters a material from a higher refractive index to a smaller material.

에폭시의 굴절률보다 SiO2의 굴절률이 낮은 관계로 이는 굴절률의 변화로 인하여 SiO2의 역할이 줄어들 수 있다. 이는 기능적인 요소로서 ITO의 특성 중 열적안정화, 높은 효율, 좋은 접촉저항, 낮은 작동 전류 등으로 확인된다.Since the refractive index of SiO 2 is lower than that of epoxy, the role of SiO 2 may be reduced due to the change of refractive index. This is a functional factor, which is confirmed by the thermal stability, high efficiency, good contact resistance and low operating current among the characteristics of ITO.

상술한 구성을 갖는 본 발명의 발광 소자는 기판과, 기판상에 형성된 N형 반도체층과, N형 반도체층 일부 영역에 형성된 활성층과, 활성층 상에 형성된 P형 반도체층과, P형 반도체층 상에 형성된 매시 형태의 투명전극과, N형 반도체층 상에 형성된 N형 전극과, 투명전극 또는 투명전극 및 P형 반도체층 상에 형성된 P형 전극을 포함한다. 이러한 매시 형태의 ITO 투명전극을 형성함으로 인해 광자의 임계각을 줄여 소자의 특성을 약 120% 이상 향상시킬 수 있다. 즉, 스케터링 포톤(scattering Photon) 들의 임계각을 좁혀주어 원할한 각을 형성할 수 있다. 본 발명의 ITO 후면에 0.001㎛ 내지 2.0㎛두께의 반사금속(Reflector metal)층을 증착 또는 성장시키는 것이 바람직하다. 또한, N형 반도체층 전체 영역에 대해서 텍스춰링(Texturing)을 조성할 수 있다.
The light emitting device of the present invention having the above-described configuration includes a substrate, an N-type semiconductor layer formed on the substrate, an active layer formed in a portion of the N-type semiconductor layer, a P-type semiconductor layer formed on the active layer, and a P-type semiconductor layer. And a mash-shaped transparent electrode formed thereon, an N-type electrode formed on the N-type semiconductor layer, and a P-type electrode formed on the transparent electrode or the transparent electrode and the P-type semiconductor layer. By forming the mesh type ITO transparent electrode, it is possible to reduce the critical angle of the photon to improve the characteristics of the device by about 120% or more. That is, by narrowing the critical angle of the scattering photons (scattering photon) it can form a desired angle. It is preferable to deposit or grow a reflective metal layer having a thickness of 0.001 μm to 2.0 μm on the back surface of the ITO of the present invention. In addition, texturing may be provided for the entire region of the N-type semiconductor layer.

10, 110 : 기판 20 : N-GaN층
30, 130 : 활성층 40 : P-GaN층
50, 150 : 투명전극 60, 70, 160, 170 : 전극
120 : N형 반도체층 140 : P형 반도체층10, 110: substrate 20: N-GaN layer
30, 130: active layer 40: P-GaN layer
50, 150: transparent electrode 60, 70, 160, 170: electrode
120: N-type semiconductor layer 140: P-type semiconductor layer

Claims (9)

기판과,
상기 기판 상에 순차적으로 형성된 n-형 반도체 층, 활성층 및 p-형 반도체 층을 포함하고,
상기 p-형 반도체층 상에 표면에 요철 형상의 굴절패턴을 갖는 투명전극층을 포함하는 발광소자.
Substrate,
An n-type semiconductor layer, an active layer, and a p-type semiconductor layer sequentially formed on the substrate,
Light emitting device comprising a transparent electrode layer having a concave-convex refractive pattern on the surface on the p- type semiconductor layer.
제 1 항에 있어서,
상기 p-형 반도체층과 상기 투명전극층 사이에 고농도 이온 주입층을 더 포함하는 것을 특징으로 하는 발광소자. The method of claim 1,
And a high concentration ion implantation layer between the p-type semiconductor layer and the transparent electrode layer. 제 2 항에 있어서,
상기 요철 형상의 굴절패턴은 삼각형, 사각형, 육각형 등과 같은 다각형과, 원형과, 타원형과, 톱니형 중 적어도 어느 하나의 형상으로 형성됨을 특징으로 하는 발광소자.
The method of claim 2,
The uneven refractive pattern is a light emitting device, characterized in that formed in at least one of a polygon, such as a triangle, a square, a hexagon, a circle, an ellipse, a sawtooth.
제 3 항에 있어서,
상기 요철 형상의 단면은 피라미드형으로 형성됨을 특징으로 하는 발광소자. The method of claim 3, wherein
The cross-section of the concave-convex shape is a light emitting device, characterized in that formed in a pyramid shape. 제 4 항에 있어서,
상기 피라미드형 요철의 꼭지점은 평평하게 형성됨을 특징으로 하는 발광소자.
The method of claim 4, wherein
A vertex of the pyramidal irregularities is a light emitting device, characterized in that formed flat.
제 5 항에 있어서,
상기 피라미드형 요철의 옆면은 볼록 또는 오목한 형상임을 특징으로 하는 발광소자.
The method of claim 5, wherein
The side surface of the pyramidal irregularities is a light emitting device, characterized in that the convex or concave shape.
제 3 항에 있어서,
상기 요철 형상의 굴절패턴은 직선형태, 사선형태, 두 직선이 교차된 형태, 두 사선이 교차된 형태, 직선과 사선이 교차된 형태 및 매트릭스 배열된 도형 형태 중 적어도 어느 하나의 패턴형태를 갖는 매시 형태임을 특징으로 하는 발광소자.
The method of claim 3, wherein
The concave-convex pattern of refraction may have a mesh shape having at least one of a straight line shape, an oblique line shape, two straight lines intersecting, two diagonal lines intersecting, a straight line and diagonal lines intersecting, and a matrix arranged figure shape. Light emitting device characterized in that the form.
제 7 항에 있어서,
상기 n-형 반도체층 상에 형성된 요철형상 패턴을 더 포함하는 발광소자.
The method of claim 7, wherein
The light emitting device further comprises a concave-convex pattern formed on the n-type semiconductor layer.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서
상기 투명전극층의 하부에 반사금속을 포함하는 발광소자.The method according to any one of claims 1 to 7.
A light emitting device comprising a reflective metal on the lower portion of the transparent electrode layer.
KR1020100053822A 2010-06-08 2010-06-08 Luminescence device KR20100083112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053822A KR20100083112A (en) 2010-06-08 2010-06-08 Luminescence device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053822A KR20100083112A (en) 2010-06-08 2010-06-08 Luminescence device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20040113117A Division KR101171357B1 (en) 2004-12-27 2004-12-27 luminescence device and Method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20100083112A true KR20100083112A (en) 2010-07-21

Family

ID=42642969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053822A KR20100083112A (en) 2010-06-08 2010-06-08 Luminescence device

Country Status (1)

Country Link
KR (1) KR20100083112A (en)

Similar Documents

Publication Publication Date Title
KR100640497B1 (en) Vertically structured gan type led device
KR101863714B1 (en) Light-emitting device having patterned interface and the manufacturing method thereof
US20090057700A1 (en) Light emitting element and a manufacturing method thereof
US8704227B2 (en) Light emitting diode and fabrication method thereof
JP5646503B2 (en) Optoelectronic semiconductor chip and method of manufacturing optoelectronic semiconductor chip
KR200472973Y1 (en) Light emitting diode substrate and light emitting diode
KR100730537B1 (en) Light emitting diode with vertical structure and method manufacturing for the same
CN109768138B (en) Light emitting diode chip and manufacturing method thereof
CN111244238A (en) High-brightness semiconductor light-emitting diode chip and manufacturing method thereof
JP2006128727A (en) Semiconductor light-emitting element
KR101274651B1 (en) Light emitting diode and method for fabricating the same
TWI593137B (en) Luminous element with heterogeneity material pattern and method for manufacturing the same
JP2014195069A (en) Semiconductor light-emitting element, manufacturing method of the same and optical base material
JP2005039197A (en) Semiconductor light emitting element and its manufacturing method
KR101171357B1 (en) luminescence device and Method of manufacturing the same
KR101239852B1 (en) GaN compound semiconductor light emitting element
JP2006128726A (en) Semiconductor light-emitting element
KR100716752B1 (en) Light emitting element and method for manufacturing thereof
TWI517444B (en) Optoelectronic semiconductor device
KR100650990B1 (en) GaN-based light emitting diode and Manufacturing method of the same
KR20130044909A (en) Light emitting device package and method of manufacturing the same
KR101321994B1 (en) Light emitting diode having improved light extraction efficiency and method for manufacturing the same
KR101805301B1 (en) Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction
JP2006019764A (en) Semiconductor light emitting device and its manufacturing method
KR20100083112A (en) Luminescence device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120614

Effective date: 20140128