KR100730537B1 - Light emitting diode with vertical structure and method manufacturing for the same - Google Patents

Light emitting diode with vertical structure and method manufacturing for the same Download PDF

Info

Publication number
KR100730537B1
KR100730537B1 KR1020040077211A KR20040077211A KR100730537B1 KR 100730537 B1 KR100730537 B1 KR 100730537B1 KR 1020040077211 A KR1020040077211 A KR 1020040077211A KR 20040077211 A KR20040077211 A KR 20040077211A KR 100730537 B1 KR100730537 B1 KR 100730537B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
light emitting
emitting diode
gallium nitride
Prior art date
Application number
KR1020040077211A
Other languages
Korean (ko)
Other versions
KR20050123028A (en
Inventor
염근영
김동우
유명철
Original Assignee
학교법인 성균관대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 성균관대학 filed Critical 학교법인 성균관대학
Publication of KR20050123028A publication Critical patent/KR20050123028A/en
Application granted granted Critical
Publication of KR100730537B1 publication Critical patent/KR100730537B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨계 수직구조 발광다이오드 및 그 제조방법에 관한것으로, 더욱 상세하게는 p형 GaN을 활성층 하부에 형성하고 n형 GaN을 활성층 상부에 형성하여 광학적 손실을 최소화한 수직방향 전극구조를 형성하고, 상기 상부층 상부에 빛이 외부로 방출되는 효과를 극대화 하기 위해 러프니스(roughness)를 형성하며, 상기 러프니스 상부에 발광다이오드의 동작전압을 감소시키기 위한 도전성 투명전도막(TCO)을 형성한 질화갈륨계 수직구조 발광다이오드 및 그 제조방법에 관한 것이다. The present invention relates to a gallium nitride-based vertical structure light emitting diode and a method for manufacturing the same, and more particularly, to form a vertical electrode structure in which p-type GaN is formed below the active layer and n-type GaN is formed above the active layer to minimize optical loss. To form a roughness to maximize the effect of the light emitted to the upper layer, and to form a conductive transparent conductive film (TCO) to reduce the operating voltage of the light emitting diode on the roughness. A gallium nitride-based vertical structure light emitting diode and a method of manufacturing the same.

GaN계, TCO, 수직구조, n형 GaN, p형 GaNGaN-based, TCO, vertical structure, n-type GaN, p-type GaN

Description

질화갈륨계 수직구조 발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE WITH VERTICAL STRUCTURE AND METHOD MANUFACTURING FOR THE SAME} LIGHT EMITTING DIODE WITH VERTICAL STRUCTURE AND METHOD MANUFACTURING FOR THE SAME

도 1은 종래 질화물반도체 발광소자를 설명하기 위한 단면도,1 is a cross-sectional view illustrating a conventional nitride semiconductor light emitting device;

도 2는 본 발명의 바람직한 실시예에 따른 질화갈륨계 수직구조 발광다이오드를 설명하기 위한 단면도,2 is a cross-sectional view illustrating a gallium nitride-based vertical structure light emitting diode according to a preferred embodiment of the present invention;

도 3는 건식식각공정을 이용하여 버퍼(buffer) GaN 또는 n형 GaN 표면에 평탄화 및 러프니스 형성 후 표면상태를 SEM을 통하여 관찰한 결과를 나타내는 도면,3 is a view showing the result of observing the surface state through SEM after planarization and roughness formation on the buffer GaN or n-type GaN surface using a dry etching process;

도 4는 습식식각공정을 이용한 버퍼 GaN 또는 n형 GaN 표면 러프니스(roughness) 형성의 SEM 관찰 결과를 나타내는 도면,4 is a view showing SEM observation results of the formation of buffer GaN or n-type GaN surface roughness using a wet etching process;

도 5는 건식식각공정을 이용하여 버퍼 GaN 또는 n형 GaN 표면에 GaN 렌즈를 형성 후 SEM으로 관찰한 결과를 나타내는 도면,FIG. 5 is a diagram illustrating the results of SEM observation after forming a GaN lens on a buffer GaN or n-type GaN surface by using a dry etching process. FIG.

도 6은 전자빔 증착법에 의한 ITO 박막의 열처리 과정후 4-점 프로브를 사용하여 측정한 비저항값을 나타내는 도면,6 is a view showing a specific resistance measured using a 4-point probe after the heat treatment of the ITO thin film by the electron beam deposition method,

도 7은 전자빔 증착법에 의한 열처리 과정동안 UV 분광광도법(spectrometry)을 사용하여 측정한 박막의 광학적 투과도 측정 결과를 나타내는 도면,FIG. 7 is a view showing optical transmittance measurement results of a thin film measured using UV spectrometry during the heat treatment process by electron beam deposition;

도 8은 전자빔 증착법에 의한 열처리 온도 변화에 따른 ITO의 n형 GaN에 대한 접촉저항값 측정결과를 나타내는 도면, 8 is a view showing a measurement result of contact resistance of n-type GaN of ITO according to the change in heat treatment temperature by electron beam deposition;

도 9는 스퍼터법에 의한 열처리시간 변화에 따른 ITO 박막의 비저항을 측정한 결과를 나타내는 도면,9 is a view showing the results of measuring the specific resistance of the ITO thin film according to the change in the heat treatment time by the sputtering method,

도 10은 스퍼터법에 의한 UV 분광광도법을 사용하여 측정한 박막의 광학적 투과도의 측정결과로 파장 460nm에서 측정한 값을 나타내는 도면,10 is a view showing a value measured at a wavelength of 460 nm as a result of measuring optical transmittance of a thin film measured using the UV spectrophotometry by sputtering method;

도 11은 이온건의 그리드에 걸어주는 전압의 변화에 따른 In2O3 박막의 비저항값의 변화를 나타내는 도면,11 is a view showing a change in the specific resistance value of the In 2 O 3 thin film according to the change in the voltage applied to the grid of the ion gun,

도 12는 ITO를 투명접촉으로 사용한 경우와 기존의 Ti/Al을 접촉으로 사용한 LED 소자의 I-V 특성을 나타내는 그래프,12 is a graph showing I-V characteristics of an LED device using ITO as a transparent contact and conventional Ti / Al as a contact;

도 13a는 본 발명의 질화갈륨계 수직구조 발광다이오드에서 n형 GaN 표면이 평탄화된 경우 전류의 흐름과 전압 강하를 이해하기 위한 모식도,FIG. 13A is a schematic diagram for understanding current flow and voltage drop when an n-type GaN surface is planarized in a gallium nitride based light emitting diode of the present invention; FIG.

도 13b는 본 발명의 질화갈륨계 수직구조 발광다이오드에서 러프니스가 형성된 경우 전류의 흐름과 전압 강하를 이해하기 위한 모식도,FIG. 13B is a schematic diagram for understanding current flow and voltage drop when roughness is formed in the gallium nitride based light emitting diode of the present invention; FIG.

도 14는 ITO 박막의 두께에 따른 전압강하의 특성도,14 is a characteristic diagram of a voltage drop according to a thickness of an ITO thin film;

도 15는 수직소자의 방출 강도를 비교한 그래프,15 is a graph comparing the emission intensity of the vertical element,

도 16은 ITO접촉층을 적용하여 빛의 외부 방출효과를 비교한 그래프,16 is a graph comparing the external emission effect of light by applying an ITO contact layer,

도 17은 습식 식각법 및 건식식각법을 이용한 표면 텍스쳐링(texturing) 또는 마이크로 렌즈를 형성한 수직형 소자의 특성을 비교한 결과를 나타낸 그래프,FIG. 17 is a graph illustrating a result of comparing characteristics of a vertical device in which surface texturing or microlenses are formed using wet etching and dry etching;

도 18은 본 발명의 고휘도 수직구조 발광다이오드의 SEM형상과 광학현미경을 통해 촬영한 동작 모습을 나타낸 도면.18 is a view showing the operation taken through the SEM shape and optical microscope of the high brightness vertical structure light emitting diode of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *    Explanation of symbols on the main parts of the drawings

120 : 하부층 130 : 활성층120: lower layer 130: active layer

140 : 상부층 150 : 도전성 산화박막층140: upper layer 150: conductive oxide thin film layer

160 : 본딩패드160: bonding pad

본 발명은 질화갈륨계 수직구조 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a gallium nitride based vertical light emitting diode and a method of manufacturing the same.

종래에 특허출원(출원번호:2002-0053653)에서 개시된 질화물반도체 발광소자는 도 1에 도시된 바와 같이, 기판(10) 상에 버퍼층(buffer layer, 11), n형 질화물반도체로 이루어지는 하부층(12), 질화물반도체로 이루어지는 활성층(13), p형 질화물반도체로 이루어지는 상부층(14)을 순차적으로 결정성장시키고, 하부층(12)을 노출시키는 메사식각을 한 다음에, 상부층(14)과 저항접촉을 이루는 p형 저항접촉투명금속층(15)을 형성한 후에, n형 접촉금속층(16) 및 외부로의 전기적 연결을 위한 본딩패드(17)를 형성함으로써 제조된다. The nitride semiconductor light emitting device disclosed in the prior patent application (application number: 2002-0053653) is a buffer layer (11), the lower layer 12 consisting of an n-type nitride semiconductor on the substrate 10, as shown in FIG. ), An active layer 13 made of nitride semiconductor, and an upper layer 14 made of p-type nitride semiconductor are sequentially crystal-grown, mesa-etched to expose the lower layer 12, and then resistive contact with the upper layer 14 is made. After the p-type resistive contact transparent metal layer 15 is formed, the n-type contact metal layer 16 and a bonding pad 17 for electrical connection to the outside are manufactured.

상기와 같은 발광다이오드 소자는 기본적으로 pn 접합의 접합부에서 빛이 발광하는 소자이나, 실제 횡방향 소자에 있어서는 p형 GaN층(14) 부분을 통하여 빛이 발광하는 구조로써, 도시된 바와 같이 p형 GaN층(14)은 소자의 구성에서 상대적으로 넓은 부분을 차지하고 있으며, 또한 p형 GaN층(14)은 전자 스프레딩(spreading)이 좋지 않아 p형 GaN층(14)의 거의 전면 부분에 p형 접합층(15)을 형성하여 전자의 스프레딩 효과를 높이는 구조를 갖는다. 그러나, 상기와 같은 횡방향 발광다이오드의 경우 저저항의 측면이나 전자 스프레딩 효과의 측면에서는 양호한 소자이나, p형 접합층(15)을 금속물질을 사용하며 횡방향의 전극배열로 인한 발광면적의 손실 때문에 재료의 활용도가 낮은, 또는 광학적 손실이 큰 문제점이 발생한다. Such a light emitting diode device is basically a device in which light emits light at a junction of a pn junction, but in an actual transverse device, light is emitted through a portion of the p-type GaN layer 14, and as shown, a p-type The GaN layer 14 occupies a relatively large portion of the device configuration, and the p-type GaN layer 14 has a poor p-type GaN layer 14 due to poor electron spreading. The bonding layer 15 is formed to increase the spreading effect of electrons. However, in the case of the above-mentioned lateral light emitting diodes, a device having a good resistance in terms of low resistance or electron spreading effect is used, but the p-type bonding layer 15 uses a metal material and the light emitting area due to the lateral electrode arrangement is used. The loss causes problems with low utilization of materials or high optical losses.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 p형 GaN을 활성층 하부에 형성하고 n형 GaN을 활성층 상부에 형성하여 활성층내에서 생성된 빛이 불투명 금속전극에 의해 손실되는 문제점을 개선하고, 상기 상부층에 빛이 외부로 방출되는 효과를 극대화 하기 위해 러프니스(roughness)를 형성하며, 상기 러프니스 상부에 발광다이오드의 동작전압을 감소시키기 위한 도전성 투명전도막(TCO)을 형성한 질화갈륨계 수직구조 발광다이오드를 제공하는데 있다.
Accordingly, the present invention has been made to solve the above conventional problems, an object of the present invention is to form a p-type GaN under the active layer and the n-type GaN formed on the active layer to make the light generated in the active layer opaque Conductive transparent to improve the problem lost by the metal electrode, to form a roughness (roughness) to maximize the effect of the light emitted to the upper layer to the outside, and to reduce the operating voltage of the light emitting diode on the roughness The present invention provides a gallium nitride-based vertical structure light emitting diode in which a conductive film (TCO) is formed.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 질화갈륨계 수직구조 발광다이오드는, 기판의 상부에 형성되며 p형 GaN으로 이루어진 하부층과; 상기 하부 층의 상부에 형성되며 GaN으로 이루어진 활성층과; 상기 활성층의 상부에 적어도 n형 GaN층을 포함하여 이루어진 상부층 및; 상기 상부층 상부에 형성되는 도전성 산화박막층; 을 포함하여 구성된 것을 특징으로 한다. A gallium nitride-based vertical structure light emitting diode according to the present invention for achieving the above object, and a lower layer formed on the substrate and made of p-type GaN; An active layer formed on top of the lower layer and made of GaN; An upper layer comprising at least an n-type GaN layer on top of the active layer; A conductive oxide thin film layer formed on the upper layer; Characterized in that configured to include.

여기서, 상기 상부층을 구성하는 n형 GaN층은 상부 표면이 식각공정을 통해 평탄화 또는 러프니스(roughness)가 형성되어 이루어진 것이 바람직하다. Here, the n-type GaN layer constituting the upper layer, the upper surface is preferably formed by the planarization or roughness (roughness) through the etching process.

또한, 상기 상부층은 상기 n형 GaN층 상에 형성되고 GaN로 이루어진 버퍼층을 더 포함하여 구성되고, 상기 버퍼층은 상부 표면이 식각공정을 통해 평탄화 또는 러프니스가 형성되어 이루어진 것이 바람직하다. In addition, the upper layer is formed on the n-type GaN layer further comprises a buffer layer made of GaN, the buffer layer is preferably formed by the top surface is formed by planarization or roughness through an etching process.

또한, 상기 러프니스는 구형, 반구형, 육각뿔형, 마이크로 렌즈 배열 형태 중 어느 하나인 것을 특징으로 하는 것이 바람직하다.In addition, the roughness is preferably characterized in that any one of the spherical, hemispherical, hexagonal pyramid, micro lens array form.

또한, 상기 도전성 산화박막은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)중 어느 하나로 이루어진 것이 바람직하다. The conductive oxide thin film may be formed of any one of indium tin oxide (ITO), indium oxide (IO), tin oxide (SnO 2 ), zinc oxide (ZnO), or indium zinc oxide (IZO). desirable.

또한, 상기 도전성 산화박막은 (질화갈륨계 소자에서 생성되는 파장)×(2n-1)/4ntco 의 두께로 이루어진 것이 바람직하다. In addition, the conductive oxide thin film is preferably made of a thickness of (wavelength generated in the gallium nitride-based device) × (2n-1) / 4n tco .

또한, 상기 도전성 산화박막은 상기 산화물중 서로 다른 산화물이 적층된 다층구조를 형성하여 이루어진 것이 바람직하다. In addition, the conductive oxide thin film is preferably formed by forming a multilayer structure in which different oxides among the oxides are stacked.

또한, 상기 도전성 산화박막은 상부 또는 하부에 금속산화물 또는 금속층이 적층되어 이루어진 것이 바람직하다. In addition, the conductive oxide thin film is preferably formed by laminating a metal oxide or a metal layer on the top or bottom.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 질화갈륨계 수직구조 발광다이오드의 제조방법은, 활성층과, 이 활성층의 상부에 형성된 n형 GaN으로 된 상부층과, 상기 활성층의 하부에 형성된 p형 GaN으로 된 하부층과, 상기 하부층의 하부에 순차 적층형성된 금속접촉층과 전극층을 포함하는 자립형 웨이퍼를 얻는 제1단계와; 상기 n형 GaN으로 된 상부층 상에 도전성 박막층을 형성하는 제2단계를 포함하여 이루어진 것을 특징으로 한다. A method of manufacturing a gallium nitride-based vertical structure light emitting diode according to the present invention for achieving the above object, the active layer, an upper layer of n-type GaN formed on top of the active layer, and a p-type GaN formed on the bottom of the active layer A first step of obtaining a self-supporting wafer comprising a lower layer comprising: a metal contact layer and an electrode layer sequentially stacked on the lower layer; And a second step of forming a conductive thin film layer on the upper layer of n-type GaN.

여기서, 상기 제1단계는, 사파이어 기판상에 GaN로 이루어진 버퍼층을 형성하는 단계와; 상기 GaN 버퍼층 상에 n형 GaN로 된 상부층을 형성하는 단계;The first step may include forming a buffer layer made of GaN on a sapphire substrate; Forming an upper layer of n-type GaN on the GaN buffer layer;

상기 상부층 상에 상기 활성층, 상기 하부층, 상기 금속접촉층 및 전극층을 순차 형성하는 단계; 상기 사파이어기판을 분리 제거하고 상기 전극층을 지지대로 하는 자립형 웨이퍼를 얻는 단계를 포함하여 이루어진 것이 바람직하다. Sequentially forming the active layer, the lower layer, the metal contact layer, and the electrode layer on the upper layer; And separating and removing the sapphire substrate and obtaining a self-supporting wafer for supporting the electrode layer.

또한, 상기 사바이어기판의 분리 제거시에 상기 버퍼층을 제거하고,In addition, the buffer layer is removed during separation and removal of the savia substrate.

상기 상부층의 상부면을 식각공정에 의해 일부 평탄화하거나 또는 러프니스를 형성하는 단계를 더 포함하여 구성된 것이 바람직하다. It is preferable that the upper surface of the upper layer is partially configured to be flattened by an etching process or to form a roughness.

또한, 상기 사바이어기판의 분리제거시에 상기 버퍼층을 잔존시키고,Further, the buffer layer is left during separation and removal of the savia substrate,

상기 상부층의 상부면을 식각공정에 의해 일부 평탄화하거나 또는 러프니스를 형성하는 단계를 더 포함하여 구성된 것이 바람직하다. It is preferable that the upper surface of the upper layer is partially configured to be flattened by an etching process or to form a roughness.

또한, 상기 러프니스 형성은 UV 램프를 사용하여 자외선을 조사하면서 KOH용액을 이용한 습식식각공정을 이용하여 육각뿔 형태를 형성하는 것이 바람직하다. In addition, the roughness is preferably formed by forming a hexagonal pyramid using a wet etching process using a KOH solution while irradiating UV light using a UV lamp.

또한, 상기 러프니스 형성은 포토레지스터를 이용한 건식식각공정을 이용하 여 마이크로렌즈 배열 형태를 형성하는 것이 바람직하다. In addition, the roughness is preferably formed by forming a microlens array using a dry etching process using a photoresist.

또한, 상기 상부층의 상부에 상기 도전성 산화박막층을 형성하는 방법에는 전자빔 증착법, 스퍼터법 또는 산소 이온빔 보조된 전자빔 증착법 중 어느 하나를 이용한 것이 바람직하다. In addition, it is preferable to use any one of an electron beam deposition method, a sputtering method, or an oxygen ion beam assisted electron beam deposition method for forming the conductive oxide thin film layer on the upper layer.

또한, 상기 전자빔 증착법은 상기 도전성 산화박막 증착 후 250℃이상 700℃이하의 온도에서 열처리 하는 과정을 포함한 것이 바람직하다. In addition, the electron beam deposition method preferably comprises a heat treatment at a temperature of 250 ℃ to 700 ℃ after the conductive oxide thin film deposition.

또한, 상기 스퍼터법은 상기 도전성 산화박막 증착 후 상온이상 450℃이하의 온도에서 열처리 하는 과정을 포함한 것이 바람직하다. In addition, the sputtering method preferably includes a step of heat treatment at a temperature of 450 ° C. or lower after the conductive oxide thin film is deposited.

이하, 본 발명의 바림직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명을 설명함에 있어서, 관련된 공지기술 혹은 제조과정의 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. In the following description of the present invention, if it is determined that the detailed description of the related well-known technology or manufacturing process may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

도 2는 본 발명의 바람직한 실시예에 따른 질화갈륨계 수직구조 발광다이오드를 위한 단면도이다. 2 is a cross-sectional view for a gallium nitride-based vertical structure light emitting diode according to a preferred embodiment of the present invention.

먼저, 미도시한 사파이어 기판상에 GaN을 예를 들면 에피텍셜 성장시켜 미도시한 GaN 버퍼층을 형성하고, 상기 GaN 버퍼층 상에 n형 GaN층(140)을 에피텍셜 성장 기법 등과 같은 통상의 방법에 의하여 형성한다. 그후, n형 GaN층(140)상에 통상의 기법에 의하여 활성층(130)과 p형 GaN층(120)을 순차 적층 형성한다. 이어, 상기 p형 GaN층(120)상에 Ni/Au나 Pt 또는 Pd 등을 소정 두께로 도포하여 금속막을 형성하고, 열처리과정을 통하여 p형 금속접촉층(110)을 형성한다. 그후, 상기 p형 금속접촉층(110)상에 Au층(100)을 형성하고, 이후의 공정에서 사파이어기판에서 분리될 GaN 발광다이오드 구조의 p형 전극 및 지지대로 사용될 두꺼운 금속층(미도시함)을 도금기법 등을 이용하여 형성한다. 이어, 레이저 리프트오프(Laser lift off)법을 이용하여 사파이어기판을 분리하여 GaN 발광다이오드 구조를 갖는 자립형 웨이퍼를 얻는다. 이후 공정에서는 상기 미도시한 두꺼운 금속층을 기저층 지지대로 사용한다.First, GaN is, for example, epitaxially grown on a sapphire substrate (not shown) to form a GaN buffer layer (not shown), and the n-type GaN layer 140 is epitaxially grown on the GaN buffer layer. To form. Thereafter, the active layer 130 and the p-type GaN layer 120 are sequentially stacked on the n-type GaN layer 140 by conventional techniques. Subsequently, Ni / Au, Pt, or Pd is coated on the p-type GaN layer 120 to a predetermined thickness to form a metal film, and a p-type metal contact layer 110 is formed through a heat treatment process. Thereafter, an Au layer 100 is formed on the p-type metal contact layer 110, and a thick metal layer to be used as a p-type electrode and a support of a GaN light emitting diode structure to be separated from a sapphire substrate in a subsequent process (not shown) Is formed using a plating technique or the like. Subsequently, the sapphire substrate is separated using a laser lift off method to obtain a self-standing wafer having a GaN light emitting diode structure. In the subsequent process, the thick metal layer, not shown, is used as the base layer support.

그후, 건식 식각공정을 이용하여 상기 잔존하는 미도시한 버퍼 GaN층을 제거한 후, 상기 n형 GaN층(140)의 상부면을 텍스쳐링(texturing)하여 상기 n형 GaN층(140)의 상부에 일부를 평탄화한 후 러프니스(roughness)를 형성한다. 그후, 상기 러프니스가 형성된 상기 n형 GaN층(140) 상에 도전성 산화박막층(150)을 일정 두께로 균일하게 형성한 후, 상기 도전성 산화박막층(150)의 소정 영역 위에 본딩패드(160)를 형성한다. 여기서, 상기한 설명에서는 사파이어기판을 분리하여 GaN 발광다이오드 구조를 갖는 자립형 웨이퍼에서 잔존하는 GaN 버퍼층을 제거한 후에 상기 n형 GaN층(140)의 상부에 러프니스를 형성하였지만, 잔존하는 GaN 버퍼층을 제거하지 않고 미도시한 GaN 버퍼층의 상부면을 텍스쳐링하여 상기 GaN 버퍼층의 상부에 러프니스를 형성한 후, 상기 러프니스가 형성된 상기 GaN 버퍼층 상에 도전성 산화박막층(150)을 형성하고, 상기 도전성 산화박막층(150) 위에 본딩패드(160)를 형성한다. 또한, 상기 GaN 버퍼층 또는 n형 GaN층(140)의 일부를 식각공정을 통해 평탄화한 후, 러프니스를 형성하지 않고 도전성 산화박막층(150)을 형성할 수도 있 다. Thereafter, the remaining buffer GaN layer, which is not shown, is removed using a dry etching process, and then, the upper surface of the n-type GaN layer 140 is textured to partially cover the n-type GaN layer 140. After planarizing, roughness is formed. Thereafter, the conductive oxide thin film layer 150 is uniformly formed to a predetermined thickness on the n-type GaN layer 140 on which the roughness is formed, and then a bonding pad 160 is formed on a predetermined region of the conductive oxide thin film layer 150. Form. Here, in the above description, the roughness is formed on the n-type GaN layer 140 after the sapphire substrate is removed to remove the remaining GaN buffer layer from the self-standing wafer having the GaN light emitting diode structure, but the remaining GaN buffer layer is removed. Without forming a roughness on top of the GaN buffer layer by texturing an upper surface of the GaN buffer layer (not shown), and then forming a conductive oxide thin film layer 150 on the roughened GaN buffer layer, and forming the conductive oxide thin film layer. A bonding pad 160 is formed on the 150. In addition, after the GaN buffer layer or the n-type GaN layer 140 is partially planarized through an etching process, the conductive oxide thin film layer 150 may be formed without forming roughness.

본 실시예에서는 기존의 다중 양자 우물구조 (Multiple Quantum Well Structure)형 활성층(130)내에서 생성된 빛이 불투명 금속 전극에 의해 손실되어지는 것을 줄이고자 기존의 p형 GaN층이 소자의 상부에 그리고 n형 GaN층이 소자의 하부에 존재하는 소자구조에서 n형 GaN층(140)이 소자의 상부에 p형 GaN층(120)이 소자의 하부에 존재하는 구조로 소자의 구조를 변경하였다. In this embodiment, in order to reduce the loss of light generated in the existing multiple quantum well structure type active layer 130 by the opaque metal electrode, the existing p-type GaN layer is formed on the top of the device. The device structure of the device is changed from the device structure in which the n-type GaN layer exists in the lower part of the device, to the structure in which the n-type GaN layer 140 exists in the upper part of the device.

기존에 고휘도 발광다이오드의 제작을 위해 소자구조의 최적화를 위한 가장 중요한 문제점 중 하나는 반도체 재료의 굴절율이 공기보다 훨씬 높기 때문에 반도체 내에서 생성된 빛의 내부 반사에 의해 반도체 외부로 빠져나가지 못하고 재료 내에 갇히게 되며 이러한 내부 반사되는 빛은 대부분 재료 및 기판물질 등에 흡수되어 소자 외부로 빠져 나오지 못하고 소멸되기 때문에 소자의 실제 외부 방출 효율은 약 10 % 이하이다. 따라서 본 발명의 발명자들은 이러한 문제점을 해결하기 위해 빛의 방출면 표면을 텍스쳐링하여 표면에 러프니스를 형성하여 임계각을 증가시킴으로써 소자 내부에서 생성된 빛을 외부로 방출시키는 효과를 극대화 하고자 하는 연구를 수행하였다. 상기 표면 러프니스는 구형, 반구형, 육각뿔 형태 또는 마이크로 렌즈 배열형태의 표면 구조를 의미하며 구체적인 러프니스 형성방법은 다음과 같다. One of the most important problems for optimizing the device structure for manufacturing high-brightness light emitting diodes is that since the refractive index of the semiconductor material is much higher than that of air, the internal reflection of light generated in the semiconductor does not escape to the outside of the semiconductor. Since the internally reflected light is mostly absorbed by the material and the substrate material and is extinguished without disappearing to the outside of the device, the actual external emission efficiency of the device is about 10% or less. Therefore, in order to solve this problem, the inventors of the present invention perform a study to maximize the effect of releasing light generated inside the device to the outside by increasing the critical angle by forming a roughness on the surface by texturing the surface of the light emitting surface. It was. The surface roughness refers to a surface structure of a spherical shape, a hemispherical shape, a hexagonal pyramid shape, or a micro lens array type, and a detailed roughness forming method is as follows.

도 3은 건식식각공정을 이용하여 가스 조합에 따른 표면상태를 SEM을 통하여 관찰한 결과이다. 본 실시예에서는 표면의 평탄화를 포함한 표면의 러프니스를 제 어하기 위해 Cl2/BCl3의 가스조합을 사용하여 표면 평탄화 및 러프닝 공정을 수행하였다. 상기 Cl2/BCl3의 가스조합은 BCl3가스를 주 가스로 하여 여기에 0 ~ 100 %의 Cl2가스가 첨가되는 모든 가스조합을 의미하며 이러한 가스조합을 이용한 건식식각 러프닝 공정을 통하여 구형, 반구형, 또는 마이크로 렌즈 배열형태의 표면 러프니스(roughness) 구조를 구현할 수 있다. 3 is a result of observing the surface state according to the gas combination by using a dry etching process through the SEM. In this embodiment, the surface planarization and roughening process were performed using a gas combination of Cl 2 / BCl 3 to control the roughness of the surface including the planarization of the surface. The gas combination of Cl 2 / BCl 3 means all gas combinations in which BCl 3 gas is added as a main gas and 0 to 100% of Cl 2 gas is added thereto, and spherical through dry etching roughening process using such gas combination. Surface roughness structures in the form of, hemispherical, or micro lens arrays can be implemented.

도 4는 습식식각공정을 이용한 표면 러프니스 형성의 SEM 관찰 결과이다. 본 실시예에서는 표면 러프니스 형성을 위해 KOH 용액을 이용하여 버퍼 GaN 및 n형 GaN의 표면을 식각 하였다. 도 4에서 볼 수 있듯이 KOH에서의 습식식각 결과 GaN 육각뿔 형태로 식각되는 것을 확인할 수 있다. 본 습식식각공정을 통한 표면 러프니스 형성은 KOH 수용액을 이용하는 것을 기본으로 하며 본 실시예에서는 식각공정시 KOH 수용액을 80℃ 이상으로 가열하며 UV 램프를 사용하여 UV를 조사함으로써 식각반응을 촉진시켜 육각뿔 형태의 구조가 구현되는 것을 확인하였다.4 is an SEM observation result of surface roughness formation using a wet etching process. In this embodiment, the surface of the buffer GaN and n-type GaN was etched using a KOH solution to form the surface roughness. As can be seen in Figure 4 it can be seen that the wet etching results in the form of GaN hexagonal pyramid KOH. The surface roughness formation through this wet etching process is based on using a KOH aqueous solution. In this embodiment, the KOH aqueous solution is heated to 80 ° C. or higher during the etching process, and the etching reaction is promoted by irradiating UV with a UV lamp. It was confirmed that the horn-shaped structure is implemented.

도 5는 건식식각공정을 이용하여 n형 GaN 표면에 마이크로 렌즈를 형성하기 위한 렌즈형태의 포토레지스터 마스크 및 소자의 표면에 제작된 GaN 렌즈를 SEM으로 관찰한 것이다. 이러한 패턴을 건식식각 공정을 이용하여 소자의 표면에 제작하였을 때 곡률반경의 제어가 가능한 마이크로 렌즈 배열을 형성할 수 있었다. FIG. 5 is a SEM observation of a GaN lens fabricated on a surface of a device and a photoresist mask in the form of a lens for forming a microlens on an n-type GaN surface by using a dry etching process. When such a pattern was fabricated on the surface of the device using a dry etching process, a microlens array capable of controlling the radius of curvature could be formed.

또한, 본 실시예에서는 레이저 리프트오프(Laser lift off)기법으로 형성되는 GaN면에 ITO 또는 IO(In2O3)를 투명 접촉으로 형성하여 동작 전압의 감소 및 빛 의 외부 방출 효율을 높이고자 하는 실험을 실시하였다. 상기 ITO 또는 IO(In2O3)를 증착하는 방법으로는 전자빔 증착법, 스퍼터법, 이온빔 보조 전자빔 증착법등을 이용하였으며 그 구체적인 방법은 하기에서 자세히 설명한다. In addition, the present embodiment is to form an ITO or IO (In 2 O 3 ) to the transparent contact on the GaN surface formed by the laser lift off technique to reduce the operating voltage and increase the external emission efficiency of light The experiment was conducted. As the method of depositing ITO or IO (In 2 O 3 ), an electron beam deposition method, a sputtering method, an ion beam assisted electron beam deposition method, or the like was used, and a detailed method thereof will be described below.

먼저, 전자빔 증착법을 이용하여 ITO 박막을 증착하는 경우에는 ITO박막의 증착을 위해 대표적으로 사용되는 10 wt% SnO2 / 90 wt% In2O3 조성의 전자빔 증착소스를 사용하였고 ITO 박막을 상온에서 증착하였다. 본 실시예에서는 ITO의 전기전도도 증가와 광학적 투과도의 증가, 또한 상부층에 대한 접촉저항의 감소를 위하여 상기 ITO박막의 증착후 질소(N2) 분위기의 열처리로에서 열처리를 실시하였으며 열처리 온도는 500℃부터 700℃까지 변화시켰다. 또한 열처리 과정에서 분위기는 아르곤(Ar)과 같은 비활성 가스를 사용할 수도 있으며 분위기 가스로써 산소(O2) 또는 산소를 포함하는 질소(N2)+산소(O2), 아르곤(Ar)+산소(O2)등의 가스조합을 사용하는 경우 열처리 온도는 500℃이하 250℃정도까지의 낮은 온도에서도 박막의 특성 향상이 가능하였다. 따라서 열처리 과정에서 열처리 분위기를 조절함으로써 공정상의 열처리 온도는 250℃부터 700℃정도까지 변화될 수 있다.First, in the case of depositing an ITO thin film by using an electron beam deposition method it is was used as the typical 10 wt% SnO electron beam evaporation source of the 2/90 wt% In 2 O 3 composition which is used for the deposition of the ITO thin film of ITO thin films at room temperature Deposited. In this embodiment, in order to increase the electrical conductivity of the ITO, increase the optical transmittance, and also decrease the contact resistance to the upper layer, the heat treatment was carried out in a heat treatment furnace in a nitrogen (N 2 ) atmosphere after the deposition of the ITO thin film. To 700 ° C. In addition, in the heat treatment process, the atmosphere may use an inert gas such as argon (Ar), and as an atmosphere gas, oxygen (O 2 ) or nitrogen containing oxygen (N 2 ) + oxygen (O 2 ), argon (Ar) + oxygen ( In the case of using a gas combination such as O 2 ), the heat treatment temperature was improved even at a low temperature of less than 500 ℃ to 250 ℃. Therefore, by controlling the heat treatment atmosphere in the heat treatment process, the heat treatment temperature in the process may be changed from 250 ℃ to about 700 ℃.

열처리과정 이전의 ITO 박막은 짙은 갈색을 나타내었으며 수 kΩ/□ 대의 면저항을 나타내었다. 이렇게 증착된 ITO 박막은 500℃이하의 열처리 온도에서는 투과도가 증가하지 않았으며 높은 저항값을 나타내었다. 따라서, 전자빔 증착법으로 증착한 ITO 박막의 경우 500℃ 이상의 열처리 온도에서 열처리 과정을 통하여 투과 도를 증가시킬 수 있으며 저항값 역시 감소시킬 수 있다. 도 6은 각각의 온도에서 열처리 후 ITO 박막은 500℃ 까지 비저항이 감소하는 경향을 보였으나 500℃ 보다 열처리 온도가 증가하였을 때 비저항의 값이 서서히 증가하는 경향을 보이며 700℃ 열처리 과정 후에는 비저항 값이 급격하게 증가하는 모습을 나타내었다. 일반적으로 ITO박막의 비저항은 산소 공핍에 의해 얻어지는 자유전자의 양과 주석원자에 의한 도핑효과에 영향을 받는데 상온에서 증착된 비정질의 ITO 경우 박막내 주석원자나 산소 공핍이 활성화되기 어려워 도핑효과를 기대하기 어렵다. 산소 공핍의 형성 또는 주석원자가 인듐의 자리에 치환되어져 들어가면서 자유전자의 양이 늘어나 도판트의 역할을 하여 비저항을 낮추게 되었으나 열처리 온도가 증가함에 따라 산소 원자가 ITO 박막내 산소 공핍을 영역에 들어가게 되어 산소 공핍이 감소하고 따라서 자유전자의 양이 줄어들면서 비저항 역시 높아지게 된 것으로 판단된다. 본 실시예서는 500℃ 에서 5분간 열처리하여 8×10-4 Ωcm의 최저 비저항 값을 얻을 수 있었다. 또한 각각의 온도에서 열처리 과정 UV 분광광도법(spectrometry)을 사용하여 측정한 박막의 광학적 투과도 측정 결과, ITO 박막의 투과도는 열처리 온도가 증가함에 따라 증가하는 것을 볼 수 있는데 이러한 ITO 박막의 투과도 증가는 전적으로 박막내 산소공핍밀도에 의존하므 로ITO 박막의 투과도 증가는 산소공핍밀도의 감소를 의미하게 된다. 즉, 전기적으로는 앞서 설명한 바와 같이 자유전자의 감소를 의미하게 된다. 본 실시예에서 ITO 박막의 460nm의 파장대 영역에서의 투과도는 500℃ 에서 열처리한 박막을 제외하고는 85 %이상의 값을 얻을 수 있었다.The ITO thin film before the heat treatment was dark brown and exhibited sheet resistance of several kΩ / □. The deposited ITO thin film did not increase the transmittance at the heat treatment temperature of less than 500 ℃ and showed a high resistance value. Therefore, in the case of the ITO thin film deposited by the electron beam deposition method, the transmittance may be increased through the heat treatment process at a heat treatment temperature of 500 ° C. or higher, and the resistance value may also be reduced. 6 shows that the resistivity of the ITO thin film was decreased up to 500 ° C. after the heat treatment at each temperature, but the value of the resistivity gradually increased when the heat treatment temperature was increased from 500 ° C., and after 700 ° C. This showed a sharp increase. In general, the resistivity of an ITO thin film is affected by the amount of free electrons obtained by oxygen depletion and the doping effect by tin atoms.In the case of amorphous ITO deposited at room temperature, it is difficult to activate tin atoms or oxygen depletion in the thin film. it's difficult. As the formation of oxygen depletion or tin atoms are replaced by indium, the amount of free electrons increases to act as a dopant, which lowers the specific resistance. However, as the heat treatment temperature increases, oxygen atoms enter oxygen depletion in the ITO thin film. As this decreases and thus the amount of free electrons decreases, the specific resistance also increases. In this embodiment, heat treatment was performed at 500 ° C. for 5 minutes to obtain a minimum resistivity value of 8 × 10 −4 Ωcm. In addition, as a result of measuring the optical transmittance of the thin film measured by UV annealing process UV spectrometry at each temperature, it can be seen that the transmittance of the ITO thin film increases with increasing the heat treatment temperature. Since the oxygen depletion density in the thin film is increased, the permeability increase of the ITO thin film means a decrease in the oxygen depletion density. In other words, as described above, it means the reduction of free electrons. In this embodiment, the transmittance in the 460nm wavelength region of the ITO thin film was obtained at a value of 85% or more except for the thin film heat-treated at 500 ℃.

스퍼터법을 이용하여 ITO 박막을 증착하는 경우에는, 대표적인 ITO 타겟 조성인 10wt% SnO2 / 90wt% In2O3 스퍼터 타겟을 사용하였다. 스퍼터 가스로는 Ar/O2 혼합가스를 사용하였다. When depositing the ITO thin film by using a sputtering method, used was a typical ITO target composition of 10wt% SnO 2 / 90wt% In 2 O 3 sputtering target. Ar / O 2 mixed gas was used as the sputter gas.

도 9는 Ar의 유입량을 고정한 상태로 O2유입량을 1.25sccm과 1.5sccm으로 하여 박막을 증착한 후 열처리시간 변화에 따른 ITO 박막의 비저항을 측정한 결과이다. 두 조건에서 ITO 박막의 비저항 값 차이는 화학량론적 ITO 박막에 포함되어 질 수 있는 O2의 양 조절에 의한 것으로 ITO 박막은 박막내 산소 공핍의 양이 부족한 경우 박막은 투과도와 전기전도도 모든 면에서 특성이 저하된다. 열처리는 질소 분위기의 열처리로(furnace)에서 실시하였으며 열처리 온도는 450℃이하로 하였다. 도 9에서 볼 수 있듯이 O2 유입량을 1.25sccm 조건에서 증착된 ITO 박막은 열처리 이전 1.45×10-3Ωcm의 비저항 값을 나타내었으나 열처리 시간이 증가함에 따라 박막의 비저항이 감소하였으며 7분 30초의 열처리 후 최저값인 3.78×10-3 Ωcm의 비저항 값을 나타내었다. O2 유입량을 1.5sccm 조건에서 열처리 시간 경과 5분까지는 열처리 시간이 증가할수록 비저항은 낮아졌으며 이후 비저항 값이 증가하는 경향을 나타내었다. 이러한 열처리 또는 O2 유입량에 따른 비저항 값의 변화는 열처리시간 증가에 따라 박막내 산소 공핍으로 인한 결함 밀도의 감소와 O2의 확산 및 활성화로 적절한 산소 공핍을 형성, 자유전자의 양이 늘어나 도판트의 역할을 하거나 주석원 자가 인듐의 자리에 치환되어져 도판트의 역할을 하여 비저항을 낮추게 되었으나 열처리 온도가 증가함에 따라 산소 원자가 ITO 박막내 산소 공핍을 채우게 되어 산소 공핍이 감소하고, 따라서 자유전자의 양이 줄어들면서 비저항 역시 높아지게 된 것으로 판단할 수 있다. 또한, 본 연구의 결과에서 ITO의 n형 GaN에 대한 접촉저항값은 1×10-5Ωcm2의 값을 나타내었다. 9 is a result of measuring the resistivity of the ITO thin film according to the change in heat treatment time after depositing the thin film with O 2 inflow rate of 1.25sccm and 1.5sccm while the inflow of Ar is fixed. The difference in resistivity value of ITO thin film under the two conditions is due to the amount of O 2 that can be included in the stoichiometric ITO thin film. The ITO thin film is characterized by both permeability and electrical conductivity when the amount of oxygen depletion in the thin film is insufficient. Is lowered. The heat treatment was carried out in a furnace (furnace) in a nitrogen atmosphere and the heat treatment temperature was 450 ℃ or less. As shown in FIG. 9, the ITO thin film deposited at 1.25 sccm of O 2 flow rate showed a specific resistance value of 1.45 × 10 −3 Ωcm before heat treatment, but the specific resistance of the thin film decreased as the heat treatment time was increased, and the heat treatment was performed for 7 minutes and 30 seconds. After that, a specific resistance value of 3.78 × 10 −3 Ωcm was shown. The specific resistance decreased as the heat treatment time was increased up to 5 minutes after the heat treatment time at 1.5 sccm under the condition of O 2 inflow. The change in resistivity due to the heat treatment or O 2 inflow is due to the decrease of the defect density due to oxygen depletion in the thin film and the proper oxygen depletion due to the diffusion and activation of O 2 as the heat treatment time increases. The specific resistance was lowered because tin atoms were substituted in the indium site, but as the dopant, but as the heat treatment temperature increased, oxygen atoms filled oxygen depletion in the ITO thin film, reducing oxygen depletion and thus the amount of free electrons. As this decreases, the resistivity also increases. In addition, the contact resistance of n-type GaN of ITO was 1 × 10 -5 Ωcm 2 .

또한, UV 분광광도법(spectrometry)을 사용하여 측정한 박막의 광학적 투과도의 측정 결과로 파장 460 nm에서 측정한 ITO 박막의 광학적 투과도는 앞선 실험의 결과와 같이 열처리 시간이 증가함에 따라 증가하는 것을 볼 수 있었는데 본 실험에서 얻게된 ITO 박막의 460nm 파장대 영역에서의 투과도는 O2 유입량 1.25 sccm로 증착된 박막의 경우 열처리 후 약 97%까지 증가하였으며 O2 유입량 1.5sccm로 증착된 박막의 경우 열처리 후 약 98.5%까지 증가하게 되었다. 이러한 스퍼터를 이용하여 증착한 ITO 박막의 전기적, 광학적 특성은 박막의 증착시 타겟과 기판과의 거리변화, 기판의 가열 및 O2 유입량의 변화 등의 공정변수의 변화를 통하여 박막의 특성을 변화시킬 수 있다. 따라서 스퍼터를 이용하여 증착한 ITO 박막은 소자에 적용시 박막 증착후 열처리 과정을 생략할 수 있는 장점을 지닌다.In addition, as a result of measuring optical transmittance of thin film measured by UV spectrophotometry, the optical transmittance of ITO thin film measured at wavelength 460 nm can be seen to increase with increasing annealing time as in the previous experiment. The transmittance in the 460nm wavelength region of the ITO thin film obtained in this experiment increased by about 97% after heat treatment for thin films deposited with an O 2 inflow rate of 1.25 sccm, and about 98.5 after heat treatment for thin films deposited with an O 2 flow rate of 1.5 sccm. Increased by%. The electrical and optical characteristics of the ITO thin film deposited using such a sputter may change the thin film characteristics by changing the process variables such as the distance between the target and the substrate, the heating of the substrate, and the O 2 inflow amount when the thin film is deposited. Can be. Therefore, the ITO thin film deposited using the sputter has the advantage that the heat treatment process after the thin film deposition can be omitted when applied to the device.

이온빔 보조 전자빔 증착법을 이용하여 IO(In2O3) 박막을 증착하는 경우, 이온빔 보조 전자빔 증착법을 이용하여 투명전도 산화박막을 증착한 이유는 앞선 실험에서 전자빔 증착법을 이용하여 ITO 박막을 증착한 경우 박막내 산소공핍의 부 족으로 인하여 열처리 온도를 600℃이상까지 증가시켜야 투과도를 얻을 수 있었기 때문인데 이러한 고온에서의 열처리는 소자의 제작에 있어 박막의 스트레스등에 의한 결함까지 고려를 해야함으로 특히 박막형태의 레이저 리프트오프(Laser lift off)기법으로 형성되는 GaN을 다루는 소자제작 공정에서는 사용하기에 어려운 점이 많다고 판단했기 때문이다. 따라서 증착기 내부에서 박막의 증착시 이온건을 사용하여 산소 라디칼을 생성 기판에 조사해 줌으로써 박막 증착시 적절한 산소 결합을 형성하고 박막내 산소 공핍을 제어할 수 있어 산소 이온빔 보조된 전자빔 증착법은 상온에서 낮은 전기저항과 높은 투과도를 갖는 박막의 증착이 가능한 산소 이온빔 보조된 전자빔 증착법을 사용하여 In2O3 박막을 증착하였으며 박막의 전기적, 광학적 특성을 살펴보았다. In the case of depositing the IO (In 2 O 3 ) thin film by using the ion beam assisted electron beam deposition, the reason for depositing the transparent conductive oxide thin film by using the ion beam assisted electron beam deposition is the case of depositing the ITO thin film using the electron beam deposition in the previous experiment. Due to the lack of oxygen depletion in the thin film, the heat treatment temperature must be increased to 600 ℃ or higher to obtain permeability. The heat treatment at such a high temperature requires consideration of defects due to the stress of the thin film in the fabrication of the device. This is because the device fabrication process dealing with GaN formed by the laser lift off technique is difficult to use. Therefore, by irradiating the substrate with oxygen radicals to produce the oxygen radicals in the deposition of the thin film inside the evaporator, it is possible to form an appropriate oxygen bond during the thin film deposition and to control the oxygen depletion in the thin film. In 2 O 3 thin films were deposited using oxygen ion beam assisted electron beam deposition, which enables the deposition of thin films with high resistance and high transmittance, and the electrical and optical properties of the thin films were investigated.

도 11은 이온건의 그리드에 걸어주는 전압의 변화에 따른 In2O3 박막의 비저항 값의 변화를 나타낸 것이다. 이때, 이온건 내 산소 플라즈마의 생성을 위해 RF power를 사용하였다. 도 11에서 볼 수 있듯이 그리드에 걸어준 가속전압의 증가에 따라 300V의 가속전압을 걸어준 상태에서 가장 낮은 비저항 값을 얻을 수 있었으며, 이때 비저항의 값은 5×10-4Ωcm이었으며 박막의 투과도를 측정한 결과 파장 460nm의 영역에서 약 92%의 투과도를 나타내었다. 또한 300V 이상의 가속전압이 가해졌을 때는 박막의 투과도는 증가하였으나 오히려 비저항 값이 다시 증가하는 경향을 보였는데 이는 가속전압의 증가로 산소 이온빔에 의한 박막표면의 에너지 증가로 박막표면에서 산소의 결합이 활성화 되어 박막내 적절한 산소공핍을 채우기 시작함으로써 박막의 투과도는 증가하였으나 박막의 비저항이 증가하는 경향을 나타낸 것으로 판단할 수 있다.Figure 11 shows the change in the specific resistance value of the In 2 O 3 thin film with a change in the voltage applied to the grid of the ion gun. At this time, RF power was used to generate the oxygen plasma in the ion gun. As shown in FIG. 11, the lowest resistivity value was obtained with an acceleration voltage of 300 V according to the increase in the acceleration voltage applied to the grid. The resistivity value was 5 × 10 −4 Ωcm and the transmittance of the thin film was increased. The measurement resulted in a transmittance of about 92% in the region of 460 nm wavelength. In addition, when the acceleration voltage was applied above 300V, the transmittance of the thin film was increased, but the resistivity value tended to increase again. This is due to the increase of the acceleration voltage and the increase of the energy of the thin film surface by the oxygen ion beam. By filling the oxygen depletion within the thin film, the permeability of the thin film increased, but the specific resistance of the thin film increased.

상기와 같이, 본 발명에서는 발광다이오드의 동작 전압을 감소시키기 위하여 레이저 리프트오프(Laser lift off)기법으로 형성되는 GaN면에 투명전도산화박막(TCO) 접합을 적용하였으며 이러한 접합의 형성으로 인해 성공적으로 소자의 동작전압을 감소시킬 수 있었다.  As described above, in the present invention, a transparent conductive oxide thin film (TCO) junction is applied to the GaN surface formed by the laser lift off technique to reduce the operating voltage of the light emitting diode. The operating voltage of the device could be reduced.

도 12는 레이저 리프트오프(Laser lift off)기법으로 형성되는 GaN면에 ITO를 투명 접촉으로 사용한 경우와 기존에 개발되어진 Ti/Al을 접촉으로 사용한 경우의 LED 소자의 I-V 특성을 나타내는 그래프이다. 도 12에서 볼 수 있듯이 Ti/Al을 접촉으로 사용한 경우 20mA에서의 동작전압은 약 10.24V 이었으며 열처리 이후에도 동작전압에는 거의 변화가 없었다. 그러나 ITO접합의 경우는 열처리 이전 4.28V, 열처리 이후 3.8V로 동작접압이 낮아지는 것을 확인할 수 있었다. 이러한 Ti/Al의 접촉시 접촉저항이 증가하는 현상은 상대적으로 높은 n-GaN층의 저항에 의해 면방향으로의 전류퍼짐 현상이 좋지 않기 때문이라고 판단되어지며, ITO 접촉 형성시 동작전압이 낮아지는 현상은 상대적으로 저항이 작은 ITO 접촉의 전면적인 증착으로 인하여 소자의 면방향으로의 전류퍼짐 현상을 개선했기 때문으로 판단된다. FIG. 12 is a graph showing I-V characteristics of an LED device when ITO is used as a transparent contact on a GaN surface formed by a laser lift off technique and when Ti / Al is developed as a contact. As shown in FIG. 12, when Ti / Al was used as a contact, the operating voltage at 20 mA was about 10.24 V, and there was little change in the operating voltage even after the heat treatment. However, in the case of ITO junction, the operating voltage was lowered to 4.28V before heat treatment and 3.8V after heat treatment. The increase in contact resistance during Ti / Al contact is considered to be due to the poor current spreading in the plane direction due to the relatively high resistance of the n-GaN layer. The phenomenon is thought to be due to the improvement of current spreading in the plane direction of the device due to the overall deposition of the relatively low resistance ITO contact.

도 13은 본 발명 수직구조 발광다이오드의 전류의 흐름과 전압 강하를 이해하기 위한 모식도이다. 도 13에서 화살표 "A"와 "B"는 임의의 전류 경로를 의미하며 이러한 경로를 거치는 동안에 ITO 접합을 포함한 소자와 ITO 접합을 포함하지 않는 소자 내에서 일어날 수 있는 전압강하 요소에 대해서 생각해 보기로 하였다. 편의상 도 13a에는 n형 GaN 상부층만을 도식화하였으며 표면을 평탄화층을 형성한 경우와 도 13b에는 러프니스층을 형성한 경우로 나누어 도식화하였으며 평탄화층을 가진 경우에 대한 전압 강하요소만을 수식화 하여 표현하기로 한다. 먼저 도 13에서 소자 전체에서 일어날 수 있는 총 전압강하는 경로 "A"와 "B"를 거치는 동안에 각각 다음과 같은 식으로 표현될 수 있다. 13 is a schematic diagram for understanding the current flow and the voltage drop of the vertical light emitting diode of the present invention. Arrows "A" and "B" in FIG. 13 mean arbitrary current paths, and we will consider voltage drop elements that can occur in devices with ITO junctions and devices without ITO junctions during these paths. It was. For convenience, only an n-type GaN upper layer is illustrated in FIG. 13A, and the surface is formed by forming a planarization layer and FIG. 13B is illustrated by dividing it into a case where a roughness layer is formed. do. First, in FIG. 13, the total voltage drop that may occur in the entire device may be expressed as follows during the paths "A" and "B", respectively.

Figure 112004043937273-pat00001
(1)
Figure 112004043937273-pat00001
(One)

Figure 112004043937273-pat00002
(2)
Figure 112004043937273-pat00002
(2)

여기에서 JVa는 각각 전류밀도와 활성층을 통한 전압강하를 나타내며ρ p ρ n 는 각각 p-GaN와 n-GaN의 비저항 그리고 t p t n 은 p형 GaN층과 n형 GaN층의 두께를 나타낸다. 그리고 전극패드의 가장자리로부터 소자의 면방향으로 흐르는 전류의 경로를 거리 l로 표시하였다. 식 (1)과 (2)의 관계로부터 소자의 활성층 전체를 균일한 전류가 통과하기 위한 조건은 식 (3)과 같이 얻을 수 있다.Where J and Va represent the current density and voltage drop through the active layer, respectively, ρ p and ρ n are the specific resistances of p-GaN and n-GaN, and t p and t n are the p-type GaN and n-type GaN layers, respectively. Indicates thickness. And the distance of the electric current which flows from the edge of an electrode pad to the surface direction of an element is shown by distance l . From the relationship between equations (1) and (2), conditions for allowing a uniform current to pass through the entire active layer of the device can be obtained as shown in equation (3).

Figure 112004043937273-pat00003
(3)
Figure 112004043937273-pat00003
(3)

이러한 관계조건에서 n형 GaN층(140)의 두께(t n )는 면방향으로 흐르는 전류의 경로(l)만큼 두꺼워야 하는데, 만약 n형 GaN층(140)의 두께가 l 만큼 커진다면 소자의 전압강하는 n형 GaN층을 통과하면서 n형 GaN층(140)의 비저항(ρ n )으로 인해 소자의 저항성은 더욱 증가하게 된다. 따라서, n형 GaN층(140)의 층의 두께가 두꺼워지는 것은 바람직하지 못하며 결국 접합패드의 가장자리로부터 소자 끝까지의 거 리가 n형 GaN층(140)의 두께만큼 짧아져야 한다는 결론을 얻게 된다. 즉, n형 GaN층(140)의 크기가 소자 전체를 덮을만큼 커져야 한다는 것을 의미하게 된다. 따라서, 본 실시예에서는 이러한 조건은 만족하기 위하여 도 13(b)와 같이 투명 전도성 재료인 ITO를 n형 GaN 접합층으로 사용하여 이러한 ITO 접합 적용시 소자에서 일어나는 전압강하 요소를 고려한 관계식을 다음의 식 (4)와 같이 구할 수 있었다. 이러한 ITO 접합이 적용된 소자에 있어 전압강하 경로는 ITO의 비저항이 n형 GaN층에 비해 충분히 낮으므로 소자의 면방향 경로(B)를 통한 전압강하만을 고려하여 비교할 수 있다.Under this relationship, the thickness t n of the n-type GaN layer 140 should be as thick as the current path l in the plane direction. If the thickness of the n-type GaN layer 140 is increased by l , As the voltage drop passes through the n-type GaN layer, the resistivity of the device is further increased due to the specific resistance ρ n of the n-type GaN layer 140. Therefore, it is not preferable that the thickness of the layer of the n-type GaN layer 140 is thick, and thus, it is concluded that the distance from the edge of the bonding pad to the end of the device should be as short as the thickness of the n-type GaN layer 140. That is, it means that the size of the n-type GaN layer 140 should be large enough to cover the entire device. Therefore, in this embodiment, in order to satisfy this condition, as shown in FIG. 13 (b), ITO, which is a transparent conductive material, is used as the n-type GaN junction layer. Equation (4) was obtained. In the device to which the ITO junction is applied, the voltage drop paths are sufficiently low in comparison with the n-type GaN layer because the specific resistance of the ITO can be compared by considering only the voltage drop through the plane path B of the device.

Figure 112004043937273-pat00004
(4)
Figure 112004043937273-pat00004
(4)

위의 식에서 ρ ITO 는 ITO 박막의 비저항을 나타내며 이러한 관계식을 식 (2)와 비교해보면 두 관계식으로부터 ITO 접합 유무에 따른 소자의 전압강하 차이를 식 (5)와 같이 계산해 낼 수 있다.In the above equation, ρ ITO represents the resistivity of the ITO thin film. Comparing this relation with Eq. (2), the difference in voltage drop of the device with or without ITO junction can be calculated from Equation (5).

Figure 112004043937273-pat00005
(5)
Figure 112004043937273-pat00005
(5)

위의 관계식에서 n형 GaN층(140)의 비저항(ρ n )과 관련된 항에서 두께(t n )는 면방향으로 흐르는 전류의 경로(l)보다 아주 작으므로 무시할 수 있다( t n << l ). 따라서 관계식으로부터 얻어지는 ITO 접합 유무에 따른 소자의 전압강하 차이는 ITO의 비저항 ρ ITO 와 n형 GaN의 비저항 ρ n 에 대한 함수로 구할 수 있다.In the above relation, in the term related to the specific resistance ( ρ n ) of the n-type GaN layer 140, the thickness ( t n ) is much smaller than the path ( l ) of the current flowing in the plane direction and can be ignored ( t n << l ). Therefore, the difference in the voltage drop of the device depending on the presence or absence of ITO junction obtained from the relationship can be obtained as a function of the specific resistance ρ ITO of ITO and the specific resistance ρ n of n-type GaN.

Figure 112004043937273-pat00006
(6)
Figure 112004043937273-pat00006
(6)

따라서, 도 12에서 제작된 소자로부터 얻은 전류-전압 곡선에서 ITO를 접합으로 사용한 소자에서의 동작전압 감소는 ITO의 비저항과 n형 GaN의 비저항의 차에 의해 감소하게 된 것임을 확인할 수 있다. Accordingly, it can be seen that the decrease in operating voltage in the device using ITO as a junction in the current-voltage curve obtained from the device fabricated in FIG. 12 is caused by the difference between the resistivity of ITO and the resistivity of n-type GaN.

도 14는 이러한 ITO 박막의 두께에 따른 전압강하의 특성을 알아보기 위하여 동작 전압을 ITO의 두께에 따라 나타내었으며 같은 종류의 수평형 소자를 제작하여 소자의 동작 전압값과 ITO 접합을 가지는 수직형 소자의 동작 전압값을 비교할 수 있도록 하였다. 도 14에서 볼 수 있듯이 ITO 접합 박막의 두께에 따라 소자의 동작 전압은 감소하였으며 100nm이상의 ITO 접합의 두께에서는 수평형 소자의 동작 전압과 거의 유사한 값을 가지게 되는 것을 확인하였다. 약 50 nm 두께의 ITO 박막에서는 투과도는 좋으나 박막내 결정 결함등에 의한 높은 비저항으로 인하여 동작 전압이 증가한 것으로 판단되며 두께가 150 nm 이상의 박막에서는 박막의 두께가 증가함에 따라 전기 전도도가 개선되어 소자의 동작 전압을 낮출 수 있었다. Figure 14 shows the operating voltage according to the thickness of the ITO in order to determine the characteristics of the voltage drop according to the thickness of the ITO thin film, and fabricated the same type of horizontal device, the vertical device having the operating voltage value and the ITO junction of the device The operating voltage values of can be compared. As shown in FIG. 14, the operating voltage of the device was decreased according to the thickness of the ITO junction thin film, and the thickness of the ITO junction of 100 nm or more was confirmed to have a value almost similar to that of the horizontal device. In the case of ITO thin film of about 50 nm thickness, the transmittance is good, but it is considered that the operating voltage is increased due to the high resistivity due to crystal defects in the thin film. In the thin film of 150 nm or more, the electrical conductivity improves as the thickness of the thin film increases. Could lower the voltage.

따라서 ITO 박막은 460nm의 파장을 고려한 100nm 이상의질화갈륨에서 생성되는 파장×(2n-1)/4ntco ( n=자연수, ntco = TCO박막의 굴절계수)의 두께로 증착되는 것이 적절할 것이다.Therefore, the ITO thin film will be appropriately deposited with a thickness of wavelength x (2n-1) / 4n tco (n = natural number, n tco = refraction coefficient of the TCO thin film) generated at 100 nm or more gallium nitride considering the wavelength of 460 nm.

한편, 본 발명의 ITO 및 IO(In2O3)를 투명접촉으로 형성한 발광다이오드에 대한 빛의 외부방출 효율을 OES를 사용하여 측정하였다. On the other hand, the external emission efficiency of the light for the light emitting diode formed with transparent contact of ITO and IO (In 2 O 3 ) of the present invention was measured using OES.

도 15는 기존의 수평방향으로 제작된 소자와 수직형으로 제작된 소자 및 건식식각을 통해 표면을 텍스쳐링한 수직 소자의 방출 강도를 비교한 것이다. 도 15 에서 볼 수 있듯이, 기존의 수평형 소자와 수직형 소자를 비교할 경우 약 20 %의 외부방출효과가 증가하는 것을 볼 수 있었으며 표면 텍스쳐링 공정을 실시하여 제작한 소자와 수평형 소자의 광방출 특성을 비교하였을 경우 약 100%배의 광방출 효율이 증가한 것으로 나타났다. 이러한 광방출 효율의 증가는 건식식각 공정을 이용한 표면 러프닝(roughening)에 의해 소자의 내부반사에 의한 손실을 줄일 수 있었던 것으로 판단된다.FIG. 15 compares the emission intensity of the device manufactured in the vertical direction, the device manufactured in the vertical direction, and the vertical device textured on the surface by dry etching. As can be seen in FIG. 15, when the conventional horizontal device and the vertical device were compared, the external emission effect of about 20% was increased, and the light emission characteristics of the device and the horizontal device manufactured by performing the surface texturing process were observed. Comparing the results, the light emission efficiency was increased by about 100%. The increase in the light emission efficiency may be due to the surface roughening using a dry etching process to reduce the loss due to the internal reflection of the device.

도 16은 표면 텍스쳐링으로 인하여 높은 동작전압을 갖는 소자의 빛의 외부 방출 효율과 ITO 접촉층을 적용하여 낮은 동작전압을 갖는 소자의 빛의 외부 방출 효과를 비교한 것이다. 실험은 Ti/Al 접합을 갖는 표면 텍스쳐링 소자를 기준으로 하여 표면 텍스쳐링 후 ITO 접촉층을 형성한 소자와 ITO 접촉층 형성 후 열처리 과정을 거친 상태의 소자 그리고 ITO 접촉층 형성과 열처리 공정 후 반사 방지막으로 적용 가능성을 검토한 SiO2를 그 위에 적층한 소자의 20 mA에서의 발광효율을 측정함으로써 소자의 빛의 외부 방출 효율을 측정하고자 하였다. 도 16에서 볼 수 있듯이 ITO를 접촉층으로 사용한 소자에서 열처리 공정 이전 다소 낮은 방출강도를 나타내었으며 열처리 공정을 거친 후에는 방출강도가 증가하는 것을 확인할 수 있었는데 이는 열처리 후 ITO의 투과도가 열처리 과정을 거치면서 증가하는 것에 기인한 것으로 판단되어진다. 또한, 표면 텍스쳐링 후 ITO 접촉층 형성과 열처리 공정을 거친 상태의 소자는 Ti/Al 접합을 갖는 표면 texturing 소자와 거의 유사한 방출강도를 나타낸다. 또한 ITO 접촉층 형성과 열처리 공정 후 SiO2 반사 방지막을 증착한 소자의 경우 같은 방식으로 계산하였을 때 Ti/Al 접합을 갖는 표면 텍스쳐링 소자를 기준으로 하여 약 11%의 효율 증가 및 표면 texturing 후 ITO 접촉층을 형성한 후 열처리 과정을 거친 상태의 소자를 기준으로 해서 약 5 %의 효율 증가를 기대할 수 있었으나 각각 5%와 4%정도가 증가한 방출강도를 나타냄으로써 역시 ITO 두께를 최적화 하지 못한 원인으로 인한 다소 투과도의 손실을 가져왔으나 표면 텍스쳐링 후 ITO 접촉층을 형성한 후 열처리 과정을 거친 상태의 소자를 기준으로 해서는 거의 유사한 값의 방출증가 효율을 가지는 소자의 제작이 가능하였다.FIG. 16 compares the external emission efficiency of light of a device having a high operating voltage due to surface texturing and the effect of external emission of light of a device having a low operating voltage by applying an ITO contact layer. The experiment is based on the surface texturing device with Ti / Al junction, and the device with the ITO contact layer after the surface texturing, the device after the ITO contact layer formation and the heat treatment process, and the anti-reflection film after the ITO contact layer formation and the heat treatment process. It was intended to measure the external emission efficiency of the light of the device by measuring the luminous efficiency at 20 mA of the device laminated SiO 2 on which the applicability was examined. As shown in FIG. 16, in the device using ITO as a contact layer, the emission intensity was slightly lowered before the heat treatment process, and the emission intensity increased after the heat treatment process. It is believed that this is due to the increase. In addition, the device after ITO contact layer formation and annealing after surface texturing exhibits almost similar emission intensity as the surface texturing device with Ti / Al junction. In addition, in the case of devices deposited with SiO 2 anti-reflection film after the formation of the ITO contact layer and the heat treatment process, the efficiency was increased by about 11% based on the surface texturing device having the Ti / Al junction and the ITO contact after the surface texturing. After forming the layer, the efficiency increase of about 5% was expected based on the device subjected to the heat treatment process, but the emission intensity increased by about 5% and 4%, respectively. Although the loss of permeability was somewhat reduced, it was possible to fabricate a device having an emission increase efficiency of almost similar value based on the device subjected to heat treatment after forming the ITO contact layer after surface texturing.

도 17은 습식 식각법 및 건식식각법을 이용한 표면 텍스쳐링 또는 마이크로 렌즈를 형성한 수직형 소자의 특성을 비교한 결과를 나타낸 것이며 또한 상온증착 IO(In2O3) 접촉 소자를 건식식각법으로 표면을 텍스쳐링한 소자에 적용하여 그 발광 특성을 관찰하고자 하였다. 건식식각법을 통하여 마이크로 렌즈를 적용한 소자와 습식 식각법을 통하여 육각뿔의 구조를 형성한 수직형 소자의 표면에는 ITO 접촉막을 적용하였으며 이들 소자의 실제 동작전압은 3.6~3.8 V@20 mA였다. 도 17에서 볼 수 있듯이, 건식식각법으로 표면 텍스쳐링한 소자의 방출 특성이 가장 높았으며 이에 비교하여 표면 텍스쳐링한 후 IO 접촉막을 형성한 소자의 경우 약 5 %정도 방출 특성이 감소하였으며 표면에 마이크로 렌즈를 형성한 소자의 경우 약 18.7%정도 감소하였다. 또한 습식식각을 통해 표면에 육각뿔 구조를 형성한 수직형 소자의 경우 약 30%의 방출 특성 감소를 가져왔다. 이러한 결과로부터 IO 접촉막을 형성한 소자의 경우에는 IO 박막의 투과율이 460nm 영역에서 약 92 %정도이므로 투과율 감소에 의한 것으로 판단되며 표면에 마이크로 렌즈를 형성한 소자의 경우 상대적으로 낮은 마이크로 렌즈의 밀도로 인해 방출 효율이 감소한 것으로 판단된다. 습식식각을 통한 육각뿔 구조를 형성한 수직형 소자의 경우 방출효율이 크게 감소한 것에 대해서는 빛의 방출 효율이 렌즈형태보다 떨어지기 때문인 것으로 판단된다.FIG. 17 shows the result of comparing the characteristics of a vertical device formed with surface texturing or microlens using wet etching method and dry etching method, and surface-heat-deposited IO (In 2 O 3 ) contact device by dry etching method. Was applied to the textured device to observe its luminescence properties. The ITO contact film was applied to the surface of the device with the micro lens through the dry etching method and the vertical device with the hexagonal pyramid structure through the wet etching method, and the actual operating voltage of these devices was 3.6 ~ 3.8 V @ 20 mA. As shown in FIG. 17, the emission characteristics of the device surface-textured by the dry etching method were the highest, and compared to the device having the IO contact layer formed after the surface texturing, the emission property was reduced by about 5%. In the case of the device where the was formed, the decrease was about 18.7%. In addition, the vertical type device with hexagonal pyramid structure formed on the surface through wet etching resulted in about 30% emission reduction. These results indicate that the IO contact film is formed by the reduction of transmittance because the transmittance of the IO thin film is about 92% in the 460nm region, and the device with the microlens formed on the surface has a relatively low density of microlenses. It seems that the emission efficiency is reduced. In the case of the vertical device having the hexagonal pyramid structure formed by wet etching, the emission efficiency is greatly reduced because the light emission efficiency is lower than that of the lens.

도 18은 본 발명의 마지막으로 텍스쳐링한 표면에 ITO 접촉을 형성한 수직 발광다이오드 소자의 SEM 형상과 광학현미경을 통하여 촬영한 완성된 고휘도 수직 발광다이오드의 동작하는 모습이다.18 is a view showing the operation of a completed high-brightness vertical light emitting diode photographed through an SEM and a SEM image of a vertical light emitting diode device having an ITO contact formed on a textured surface of the present invention.

상기와 같이 본 발명에서는 발광 표면 texturing 고휘도 발광다이오드의 동작 전압을 감소시키기 위하여 레이저 리프트오프(Laser lift off)기법으로 형성되는 GaN면에 TCO 접촉을 적용하였으며 이러한 접촉면의 형성으로 인해 성공적으로 소자의 동작전압을 감소시킬 수 있었으 며 향상된 고휘도, 고효율의 GaN계 수직구조 발광다이오드를 제작, 소자의 전기적 특성 및 빛의 방출특성을 관찰할 수 있었으며 개발된 공정으로 제작된 청색 수직형 발광다이오드의 광학적 효율은 기존의 수평형 발광다이오드의 효율을 2배이상 향상 시킬 수 있었다.As described above, in the present invention, the TCO contact is applied to the GaN surface formed by the laser lift off technique in order to reduce the operating voltage of the light emitting surface texturing high luminance light emitting diode. The voltage can be reduced, and the improved high brightness, high efficiency GaN-based vertical structure light emitting diode can be fabricated, and the electrical and light emission characteristics of the device can be observed. The efficiency of the conventional horizontal light emitting diodes can be more than doubled.

상기 TCO는 인듐-주석계 산화물(ITO), 인듐 산화물(IO)을 예시로 들었으나 이외 주석계 산화물(SnO2), 아연계 산화물(ZnO), 인듐-아연계 산화물(IZO) 등의 투명 전도 산화물을 사용할 수 있으며 또한 이들을 포함한 금속-TCO, TCO-TCO, TCO-금속등의 다층구조의 접촉을 형성하여 사용하는 것도 가능하다.The TCO includes indium tin oxide (ITO) and indium oxide (IO) as examples, but transparent conduction such as tin oxide (SnO 2 ), zinc oxide (ZnO), indium zinc oxide (IZO), and the like. Oxides can be used and it is also possible to form and use multi-layered contacts such as metal-TCO, TCO-TCO, TCO-metal and the like.

상기에서 설명한 것은 본 발명에 의한 투명 접합을 갖는 수직 방향 광전소자 및 그 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 물론이다.What has been described above is only one embodiment for carrying out the vertical photoelectric device having a transparent junction according to the present invention and a method for manufacturing the same, and the present invention is not limited to the above-described embodiment, it is within the technical spirit of the present invention. Of course, various modifications are possible by those skilled in the art.

상기의 설명에서와 같이, 본 발명은 p형 GaN을 활성층 하부에 형성하고 n형 GaN을 활성층 상부에 형성하여 활성층내에서 생성된 빛이 불투명 금속전극에 의해 손실되는 문제점을 개선하고, 상기 n형 GaN으로 이루어진 상부층에 빛이 외부로 방출되는 효과를 극대화 하기 위해 러프니스(roughness)를 형성하며, 또한 러프니스 상에 도전성 투명전도막(TCO)을 형성하여 발광다이오드의 동작전압을 감소시키는 장점이 있다. As described above, the present invention forms a p-type GaN under the active layer and the n-type GaN formed on the active layer to improve the problem that the light generated in the active layer is lost by the opaque metal electrode, the n-type Roughness is formed in the upper layer of GaN to maximize the effect of emitting light to the outside, and a conductive transparent conductive film (TCO) is formed on the roughness to reduce the operating voltage of the light emitting diode. have.

Claims (17)

기판의 상부에 형성되며 p형 GaN으로 이루어진 하부층,A lower layer formed on the substrate and made of p-type GaN, 상기 하부층의 상부에 형성되며 GaN으로 이루어진 활성층,An active layer formed on top of the lower layer and made of GaN, 상기 활성층의 상부에 적어도 n형 GaN층을 포함하여 이루어진 상부층 및An upper layer comprising at least an n-type GaN layer on top of the active layer; 상기 상부층 상부에 형성되는 도전성 산화박막층을 포함하여 구성되고,It comprises a conductive oxide thin film layer formed on the upper layer, 상기 도전성 산화박막은 (질화갈륨계 소자에서 생성되는 파장)×(2n-1)/4ntco 의 두께로 이루어지며, The conductive oxide thin film is formed of a thickness of (gallium nitride-based device) × (2n-1) / 4n tco , 상기 n은 자연수이고, 상기 ntco 는 도전성 산화박막의 굴절계수인 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드. Wherein n is a natural number and n tco is a refractive index of the conductive oxide thin film. 제 1항에 있어서,The method of claim 1, 상기 상부층을 구성하는 n형 GaN층은 상부 표면이 식각공정을 통해 평탄화 또는 러프니스(roughness)가 형성되어 이루어진 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드.The n-type GaN layer constituting the upper layer is a gallium nitride-based vertical structure light emitting diode, characterized in that the upper surface is formed by the planarization or roughness (roughness) through an etching process. 제 1항에 있어서,The method of claim 1, 상기 상부층은 상기 n형 GaN층 상에 형성되고 GaN로 이루어진 버퍼층을 더 포함하여 구성되고,The upper layer is formed on the n-type GaN layer further comprises a buffer layer made of GaN, 상기 버퍼층은 상부 표면이 식각공정을 통해 평탄화 또는 러프니스가 형성되어 이루어진 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드.The buffer layer is a gallium nitride-based vertical structure light emitting diode, characterized in that the upper surface is formed by the planarization or roughness through an etching process. 제 2항 또는 제 3항에 있어서, The method of claim 2 or 3, 상기 러프니스는 구형, 반구형, 육각뿔형, 마이크로 렌즈 배열 형태 중 어느 하나인 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드.The roughness is a gallium nitride-based vertical structure light emitting diode, characterized in that any one of spherical, hemispherical, hexagonal pyramid, micro lens array form. 제 1항 내지 제 3항중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 도전성 산화박막은 인듐-주석계 산화물(ITO), 인듐 산화물(IO), 주석계 산화물(SnO2), 아연계 산화물(ZnO) 또는 인듐-아연계 산화물(IZO)중 어느 하나로 이루어진 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드.The conductive oxide thin film is formed of any one of indium tin oxide (ITO), indium oxide (IO), tin oxide (SnO 2 ), zinc oxide (ZnO), or indium zinc oxide (IZO). Gallium nitride-based vertical structure light emitting diode. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 도전성 산화박막은 상기 산화물중 서로 다른 산화물이 적층된 다층구조를 형성하여 이루어진 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드.The conductive oxide thin film is a gallium nitride-based vertical structure light emitting diode, characterized in that formed by forming a multi-layer structure in which different oxides of the oxide are laminated. 제 7항에 있어서, The method of claim 7, wherein 상기 도전성 산화박막은 상부 또는 하부에 금속산화물 또는 금속층이 적층되어 이루어진 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드.The conductive oxide thin film is a gallium nitride-based vertical structure light emitting diode, characterized in that the metal oxide or metal layer is laminated on the top or bottom. 활성층과, 이 활성층의 상부에 형성된 n형 GaN으로 된 상부층과, 상기 활성층의 하부에 형성된 p형 GaN으로 된 하부층과, 상기 하부층의 하부에 순차 적층형성된 금속접촉층과 전극층을 포함하는 자립형 웨이퍼를 얻는 제1단계와A self-standing wafer comprising an active layer, an upper layer made of n-type GaN formed on top of the active layer, a lower layer made of p-type GaN formed on the bottom of the active layer, and a metal contact layer and an electrode layer sequentially stacked on the lower layer. The first step 상기 n형 GaN으로 된 상부층 상에 도전성 산화박막층을 형성하는 제2단계를 포함하여 이루어지고,And a second step of forming a conductive oxide thin film layer on the upper layer of n-type GaN, 상기 도전성 산화박막은 (질화갈륨계 소자에서 생성되는 파장)×(2n-1)/4ntco 의 두께로 이루어지며, The conductive oxide thin film is formed of a thickness of (gallium nitride-based device) × (2n-1) / 4n tco , 상기 n은 자연수이고, 상기 ntco 는 도전성 산화박막의 굴절계수인 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.N is a natural number, and n tco is a refractive index of the conductive oxide thin film manufacturing method of a gallium nitride-based vertical structure light emitting diode. 제 9항에 있어서,The method of claim 9, 상기 제1단계는, 사파이어 기판상에 GaN로 이루어진 버퍼층을 형성하는 단계와;The first step includes forming a buffer layer made of GaN on a sapphire substrate; 상기 GaN 버퍼층 상에 n형 GaN로 된 상부층을 형성하는 단계;Forming an upper layer of n-type GaN on the GaN buffer layer; 상기 상부층 상에 상기 활성층, 상기 하부층, 상기 금속접촉층 및 전극층을 순차 형성하는 단계;Sequentially forming the active layer, the lower layer, the metal contact layer, and the electrode layer on the upper layer; 상기 사파이어기판을 분리 제거하고 상기 전극층을 지지대로 하는 자립형 웨이퍼를 얻는 단계를 포함하여 이루어진 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.And separating and removing the sapphire substrate and obtaining a self-supporting wafer having the electrode layer as a support. 제 10항에 있어서,The method of claim 10, 상기 사바이어기판의 분리제거시에 상기 버퍼층을 제거하고,The buffer layer is removed during separation and removal of the savia substrate, 상기 상부층의 상부면을 식각공정에 의해 일부 평탄화하거나 또는 러프니스를 형성하는 단계를 더 포함하여 구성된 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.And partially planarizing the upper surface of the upper layer by an etching process or forming roughness. 제 11항에 있어서,The method of claim 11, 상기 사바이어기판의 분리제거시에 상기 버퍼층을 잔존시키고,The buffer layer is left during separation and removal of the savia substrate, 상기 버퍼층의 상부면을 식각공정에 의해 일부 평탄화하거나 또는 러프니스를 형성하는 단계를 더 포함하여 구성된 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.And partially planarizing the upper surface of the buffer layer by an etching process or forming roughness. 제 11항 또는 제 12항에 있어서, The method of claim 11 or 12, 상기 러프니스 형성은 UV 램프를 사용하여 자외선을 조사하면서 KOH용액을 이용한 습식식각공정을 이용하여 육각뿔 형태를 형성하는 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.The roughness formation is a method of manufacturing a gallium nitride-based vertical structure light emitting diode, characterized in that to form a hexagonal pyramid using a wet etching process using a KOH solution while irradiating UV light using a UV lamp. 제 11항 또는 제 12항에 있어서, The method of claim 11 or 12, 상기 러프니스 형성은 포토레지스터를 이용한 건식식각공정을 이용하여 마이크로렌즈 배열 형태를 형성하는 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.The roughness forming method of manufacturing a gallium nitride-based vertical structure light emitting diode, characterized in that to form a microlens array using a dry etching process using a photoresist. 제 9항 내지 제 12항 중 어느 한 항에 있어서, The method according to any one of claims 9 to 12, 상기 상부층의 상부에 상기 도전성 산화박막층을 형성하는 방법에는 전자빔 증착법, 스퍼터법 또는 산소 이온빔 보조된 전자빔 증착법 중 어느 하나를 이용한 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.The method of forming the conductive oxide thin film layer on the upper layer is a method of manufacturing a gallium nitride-based vertical structure light emitting diode, characterized in that any one of the electron beam deposition method, sputtering method or oxygen ion beam assisted electron beam deposition method. 제 15항에 있어서, The method of claim 15, 상기 전자빔 증착법은 상기 도전성 산화박막 증착 후 250℃이상 700℃이하의 온도에서 열처리 하는 과정을 포함한 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.The electron beam evaporation method is a method of manufacturing a gallium nitride-based vertical structure light emitting diode comprising the step of heat treatment at a temperature of 250 ℃ to 700 ℃ after the conductive oxide thin film deposition. 제 15항에 있어서, The method of claim 15, 상기 스퍼터법은 상기 도전성 산화박막 증착 후 상온이상 450℃이하의 온도에서 열처리 하는 과정을 포함한 것을 특징으로 하는 질화갈륨계 수직구조 발광다이오드의 제조방법.The sputtering method is a method of manufacturing a gallium nitride-based vertical structure light emitting diode comprising the step of heat-treating at a temperature of more than 450 ℃ at room temperature after the deposition of the conductive oxide thin film.
KR1020040077211A 2004-06-25 2004-09-24 Light emitting diode with vertical structure and method manufacturing for the same KR100730537B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040047988 2004-06-25
KR20040047988 2004-06-25

Publications (2)

Publication Number Publication Date
KR20050123028A KR20050123028A (en) 2005-12-29
KR100730537B1 true KR100730537B1 (en) 2007-06-20

Family

ID=37294770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077211A KR100730537B1 (en) 2004-06-25 2004-09-24 Light emitting diode with vertical structure and method manufacturing for the same

Country Status (1)

Country Link
KR (1) KR100730537B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999713B1 (en) 2009-03-17 2010-12-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
KR101064068B1 (en) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 Manufacturing method of light emitting device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100690366B1 (en) * 2005-08-26 2007-03-09 서울옵토디바이스주식회사 Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same
EP1821347B1 (en) * 2006-02-16 2018-01-03 LG Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same
KR100743468B1 (en) * 2006-03-31 2007-07-30 에피밸리 주식회사 Iii-nitride semiconductor light emitting device
KR100755656B1 (en) * 2006-08-11 2007-09-04 삼성전기주식회사 Method of manufacturing nitride-based semiconductor light emitting device
KR100784904B1 (en) * 2006-09-08 2007-12-11 김소자 Apparatus for extracting a process oil from synthetic resin sheet for cell seperator
KR100762003B1 (en) * 2006-09-22 2007-09-28 삼성전기주식회사 Method of manufacturing vertically structured nitride type light emitting diode
KR100826412B1 (en) * 2006-11-03 2008-04-29 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method of the same
KR100945989B1 (en) * 2007-02-09 2010-03-09 삼성전기주식회사 Semiconductor light emitting device using surface plasmon resonance
KR100886359B1 (en) * 2007-03-19 2009-03-03 전남대학교산학협력단 Light Emitting Diode with Microlens
KR100900288B1 (en) 2007-10-29 2009-05-29 엘지전자 주식회사 Light emitting device
KR100930187B1 (en) * 2008-02-05 2009-12-07 삼성전기주식회사 Vertical structure semiconductor light emitting device manufacturing method
KR101469979B1 (en) * 2008-03-24 2014-12-05 엘지이노텍 주식회사 group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
KR101007078B1 (en) 2009-11-02 2011-01-10 엘지이노텍 주식회사 Light emitting device and fabrication method thereof
CN102569575A (en) * 2010-12-22 2012-07-11 上海蓝光科技有限公司 Light-emitting diode chip structure
TW201347225A (en) * 2012-05-10 2013-11-16 wei-rong Zhong Vertical-like LED and its preparation method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196141A (en) 1998-12-28 2000-07-14 Shin Etsu Handotai Co Ltd Light emitting diode and its manufacture
JP2003224296A (en) 2002-01-30 2003-08-08 Dowa Mining Co Ltd Compound semiconductor light emitting element and its manufacturing method
KR20030089574A (en) * 2002-05-16 2003-11-22 시로 사카이 Gallium Nitride-Based Compound Semiconductor
KR20040058479A (en) * 2002-12-27 2004-07-05 삼성전기주식회사 VERTICAL GaN LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME
KR20050055916A (en) * 2003-12-09 2005-06-14 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196141A (en) 1998-12-28 2000-07-14 Shin Etsu Handotai Co Ltd Light emitting diode and its manufacture
JP2003224296A (en) 2002-01-30 2003-08-08 Dowa Mining Co Ltd Compound semiconductor light emitting element and its manufacturing method
KR20030089574A (en) * 2002-05-16 2003-11-22 시로 사카이 Gallium Nitride-Based Compound Semiconductor
KR20040058479A (en) * 2002-12-27 2004-07-05 삼성전기주식회사 VERTICAL GaN LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME
KR20050055916A (en) * 2003-12-09 2005-06-14 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064068B1 (en) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 Manufacturing method of light emitting device
US8039362B2 (en) 2009-02-25 2011-10-18 Lg Innotek Co., Ltd. Method for fabricating light emitting device
US8372727B2 (en) 2009-02-25 2013-02-12 Lg Innotek Co., Ltd. Method for fabricating light emitting device
KR100999713B1 (en) 2009-03-17 2010-12-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
US8618563B2 (en) 2009-03-17 2013-12-31 Lg Innotek Co., Ltd. Light emitting device with vertically adjustable light emitting pattern

Also Published As

Publication number Publication date
KR20050123028A (en) 2005-12-29

Similar Documents

Publication Publication Date Title
KR100730537B1 (en) Light emitting diode with vertical structure and method manufacturing for the same
KR100778820B1 (en) METHOD FOR FORMING METAL ELECTRODE AND MANUFACTURING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND GaN COMPOUND SEMICONDUCTOR LIGHT EMITTING ELEMENT
CN101350392B (en) P type nitride semiconductor Ohm contact electrode with nano pattern and preparation method thereof
RU2552867C2 (en) High brightness led having roughened active layer and conformal coating
JP2008518436A (en) GaN-based compound semiconductor light emitting device and manufacturing method thereof
JP2010263016A (en) Semiconductor light-emitting element and method for producing semiconductor light-emitting element
KR101634338B1 (en) Light emitting diode and method for manufacturing the same
CN101908593A (en) Making method of GaN (Gallium Nitride)-based LED imaging transparent conductive film
JP5872154B2 (en) Light emitting device and manufacturing method thereof
CN101093866A (en) Clear electrode of semiconductor light emitting device of nitride, and preparation method
JP2013191848A (en) Light-emitting device and method for manufacturing the same
US20100155765A1 (en) Light emitting device having vertical structure and method for manufacturing the same
TWI488333B (en) LED element and manufacturing method thereof
WO2017101522A1 (en) Light emitting diode and method for manufacturing same
JP5471485B2 (en) Nitride semiconductor device and pad electrode manufacturing method for nitride semiconductor device
JP2022153366A (en) Semiconductor element and semiconductor element package including the same
KR101203137B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101239852B1 (en) GaN compound semiconductor light emitting element
Zhang et al. Enhancement in the light output power of GaN-based light-emitting diodes with nanotextured indium tin oxide layer using self-assembled cesium chloride nanospheres
KR101132885B1 (en) Nitride light emitting diode and fabricating method thereof
KR101321994B1 (en) Light emitting diode having improved light extraction efficiency and method for manufacturing the same
KR20130044909A (en) Light emitting device package and method of manufacturing the same
KR20120005326A (en) Light-emitting device having mgo pyramid structure and method for manufacturing the same
KR101171357B1 (en) luminescence device and Method of manufacturing the same
KR20110083290A (en) Semiconductor light emitting device and preparing therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee