JP2006128727A - Semiconductor light-emitting element - Google Patents

Semiconductor light-emitting element Download PDF

Info

Publication number
JP2006128727A
JP2006128727A JP2006028267A JP2006028267A JP2006128727A JP 2006128727 A JP2006128727 A JP 2006128727A JP 2006028267 A JP2006028267 A JP 2006028267A JP 2006028267 A JP2006028267 A JP 2006028267A JP 2006128727 A JP2006128727 A JP 2006128727A
Authority
JP
Japan
Prior art keywords
layer
light emitting
transparent conductive
semiconductor light
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006028267A
Other languages
Japanese (ja)
Inventor
Masaharu Yasuda
正治 安田
Nobuyuki Takakura
信之 高倉
Shigenari Takami
茂成 高見
Kazunari Kuzuhara
一功 葛原
Takanori Akeda
孝典 明田
Akihiko Murai
章彦 村井
Hideo Kawanishi
英雄 川西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006028267A priority Critical patent/JP2006128727A/en
Publication of JP2006128727A publication Critical patent/JP2006128727A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light-emitting element of a GaN-based compound semiconductor as a light-emitting device by packaging by flip-chip junction that can effectively utilize light generated inside the element. <P>SOLUTION: In the semiconductor light-emitting element, an n-type layer, a light-emitting layer, and a p-type layer are laminated successively on one surface of a light-transmitting support substrate, and the GaN-based compound semiconductor layer, which has a recess for forming an n-type electrode on the n-type layer, is included. The recess has an inclined surface with p-type and n-type layer sides as a wide opening and a narrow bottom surface, respectively, and a reflection layer, which reflects light radiated from the light-emitting layer to the side of the support substrate, is provided at least on the inclined surface. The reflection layer is formed on the inclined surface from the n-type layer to the p-type layer, and is formed on a transparent conductive layer made of ITO, IZO, ZnO In<SB>2</SB>O<SB>3</SB>, SnO<SB>2</SB>, or CdO. The recess is formed in a comb shape in a plan view, thus composing comb-type p-type and n-type electrodes in a bitten manner. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、GaN系化合物半導体を用いた発光素子に関するものである。   The present invention relates to a light emitting device using a GaN-based compound semiconductor.

従来のGaN(窒化ガリウム)系化合物半導体発光素子としては、例えば、特許文献1に開示の構造を有するものが知られている。また、特許文献1に開示の構造を備えつつ、電極の構成を改良した半導体発光素子が、例えば特許文献2〜4に開示されている。   As a conventional GaN (gallium nitride) compound semiconductor light emitting device, for example, one having a structure disclosed in Patent Document 1 is known. Further, for example, Patent Documents 2 to 4 disclose semiconductor light-emitting elements that have the structure disclosed in Patent Document 1 and have an improved electrode configuration.

これらの特許文献に開示されているような従来の半導体発光素子の基本的な構造を図10に示す。サファイアなどからなる支持基板101上に、n型半導体からなるn層102、発光層103、p型半導体からなるp層104が順次積層されてなり、該p層104上にはp型電極105が設けられている。また、p層104側から、n層102が露出するように露出面が設けられ、該露出面上にn型電極106が設けられている。   A basic structure of a conventional semiconductor light emitting device as disclosed in these patent documents is shown in FIG. An n layer 102 made of an n-type semiconductor, a light emitting layer 103, and a p layer 104 made of a p-type semiconductor are sequentially stacked on a support substrate 101 made of sapphire or the like, and a p-type electrode 105 is formed on the p layer 104. Is provided. An exposed surface is provided from the p layer 104 side so that the n layer 102 is exposed, and an n-type electrode 106 is provided on the exposed surface.

そしてp型電極105とn型電極106との間に順方向バイアスを印加する(すなわち、p型電極に正電圧を印加する)ことにより、発光層103内で電子とホールが結合して、青色若しくは紫外の光が発生する。
特開平9−36422号公報(特許請求の範囲、図1など) 特許第3187284号公報(特許請求の範囲など) 特許第3244010号公報(特許請求の範囲など) 特許第3269070号公報(特許請求の範囲など)
Then, by applying a forward bias between the p-type electrode 105 and the n-type electrode 106 (that is, applying a positive voltage to the p-type electrode), electrons and holes are combined in the light emitting layer 103, and blue Or ultraviolet light is generated.
Japanese Patent Laid-Open No. 9-36422 (Claims, FIG. 1, etc.) Japanese Patent No. 3187284 (claims, etc.) Japanese Patent No. 3244010 (claims, etc.) Japanese Patent No. 3269070 (Claims etc.)

ところで、図10に示すような従来の半導体発光素子では、発光層で発生した光のうち、p型電極側へ向かう光は該p型電極に遮られ、また、素子側面から外部へ向かう光は、n型電極に吸収されたりする(図10中B2)ため、素子外部に取り出して有効に活用できる光量が減少する。   By the way, in the conventional semiconductor light emitting device as shown in FIG. 10, among the light generated in the light emitting layer, the light traveling toward the p-type electrode is blocked by the p-type electrode, and the light traveling outward from the device side surface is not transmitted. Or absorbed by the n-type electrode (B2 in FIG. 10), the amount of light that can be taken out of the device and used effectively is reduced.

また、半導体発光素子を、例えばフリップチップ接合して半導体発光装置とする場合には、支持基板側から光を取り出すことになるが、発光層からp型電極に向かう光の大部分はp型電極面で吸収されてしまうため、支持基板側へ反射して素子外部へ取り出し得る光(図10中B1)の割合は小さくなる。   Further, when the semiconductor light emitting element is, for example, flip-chip bonded to form a semiconductor light emitting device, light is extracted from the support substrate side, but most of the light traveling from the light emitting layer to the p type electrode is the p type electrode. Since the light is absorbed by the surface, the ratio of light (B1 in FIG. 10) that can be reflected to the support substrate side and taken out from the element is reduced.

このような現象により、図10に示す構造の半導体発光素子では、発光層で発生した光量に対して、素子外部に取り出して有効に活用し得る光量が小さくなるという問題があった。   Due to such a phenomenon, the semiconductor light emitting device having the structure shown in FIG. 10 has a problem that the amount of light that can be taken out of the device and effectively used is smaller than the amount of light generated in the light emitting layer.

本発明は上記事情に鑑みてなされたものであり、その目的は、フリップチップ接合により実装して半導体発光装置とするためのGaN系化合物半導体を用いた発光素子であって、該素子内部で発生する光をより有効に活用し得る半導体発光素子を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is a light-emitting element using a GaN-based compound semiconductor for mounting as a semiconductor light-emitting device by flip-chip bonding, and is generated inside the element. An object of the present invention is to provide a semiconductor light emitting device capable of more effectively utilizing the light to be emitted.

本発明の半導体発光素子は、透光性を有する支持基板の一方の面に、n層、発光層、p層が順次積層され、且つn型電極を前記n層上に形成するための凹部を有するGaN系化合物半導体層を含む半導体発光素子であって、前記凹部は、前記p層側を広い開口、前記n層側を狭い底面とする傾斜面を有し、少なくとも該傾斜面に前記発光層から放射される光を前記支持基板側へ反射するための反射層を有するものであり、前記反射層は、前記n層から前記p層に亘って前記傾斜面に形成され、ITO、IZO、ZnO、In、SnOまたはCdOより構成されてなる透明導電層上に形成され、前記凹部の形状が平面視で櫛型に形成されることにより、櫛型のp型電極と櫛型のn型電極を、互いに噛み込み状に構成されてなるものであるところに特徴がある。 In the semiconductor light emitting device of the present invention, an n layer, a light emitting layer, and a p layer are sequentially laminated on one surface of a translucent support substrate, and a recess for forming an n-type electrode on the n layer is formed. A semiconductor light emitting device including a GaN-based compound semiconductor layer, wherein the recess has an inclined surface having a wide opening on the p layer side and a narrow bottom surface on the n layer side, and at least the light emitting layer on the inclined surface A reflection layer for reflecting the light emitted from the support substrate side, the reflection layer being formed on the inclined surface from the n layer to the p layer, ITO, IZO, ZnO , In 2 O 3 , SnO 2, or CdO is formed on a transparent conductive layer, and the shape of the concave portion is formed in a comb shape in a plan view, whereby a comb-shaped p-type electrode and a comb-shaped electrode are formed. n-type electrodes configured to bite each other It is characterized in a certain place.

本発明の半導体発光素子は以上のように構成されており、上記傾斜面に設けられた反射層の作用により、発光層から放射される光のうち、特に該発光層側面から漏れ、従来は素子の各構成部材に吸収されていた光を、支持基板側へ反射させて取り出し得る。これにより、素子内部で発生した光のうち、外部に取り出して有効に活用し得る光の割合(以下、「光の取り出し効率」という場合がある)を高めることができる。そして、反射層は、n層からp層に亘って傾斜面に形成され、ITO、IZO、ZnO、In、SnOまたはCdOより構成されてなる透明導電層上に形成されている。これらの化合物の透明導電層は、p層とは電気的に接続可能であるがn層とは電気的に接続し得ないので、この透明導電層の存在により反射層による電流のリークを防止し得るから、半導体発光素子の発光効率を高めることができる。さらに、凹部の形状が平面視で櫛型に形成されることにより、櫛型のp型電極と櫛型のn型電極を、互いに噛み込み状に構成されてなるものであるので、p型電流領域での電流分布を均一化することができ、これにより半導体発光素子の発光自体を向上させることができる。 The semiconductor light-emitting device of the present invention is configured as described above, and the light emitted from the light-emitting layer, in particular, leaks from the side of the light-emitting layer due to the action of the reflective layer provided on the inclined surface. The light absorbed by each of the constituent members can be reflected and taken out to the support substrate side. As a result, it is possible to increase the proportion of the light generated inside the element that can be extracted outside and effectively used (hereinafter sometimes referred to as “light extraction efficiency”). The reflective layer is formed on an inclined surface from the n layer to the p layer, and is formed on a transparent conductive layer made of ITO, IZO, ZnO, In 2 O 3 , SnO 2 or CdO. Since the transparent conductive layer of these compounds can be electrically connected to the p layer but cannot be electrically connected to the n layer, the presence of the transparent conductive layer prevents current leakage by the reflective layer. Thus, the light emission efficiency of the semiconductor light emitting device can be increased. Furthermore, since the shape of the recess is formed in a comb shape in plan view, the p-type electrode and the n-type electrode of the comb shape are configured to be engaged with each other. The current distribution in the region can be made uniform, whereby the light emission itself of the semiconductor light emitting element can be improved.

<第1実施形態>
図1は、本発明の半導体発光素子の第1実施形態を示す断面模式図である。この第1実施形態の半導体発光素子10aでは、支持基板101上に、n層102、発光層103、p層104が順次積層されてなる半導体層が設けられており、さらにp層104上にはp型電極105が形成されている。この半導体層には、p層104側を広い開口、n層102側を狭い底面とする傾斜面を有する凹部が形成されており、該凹部の底面(n層102の露出面)にはn型電極106が設けられている。
<First Embodiment>
FIG. 1 is a schematic cross-sectional view showing a first embodiment of the semiconductor light emitting device of the present invention. In the semiconductor light emitting device 10 a according to the first embodiment, a semiconductor layer in which an n layer 102, a light emitting layer 103, and a p layer 104 are sequentially stacked is provided on a support substrate 101, and further on the p layer 104. A p-type electrode 105 is formed. In this semiconductor layer, a recess having an inclined surface with a wide opening on the p layer 104 side and a narrow bottom surface on the n layer 102 side is formed, and an n-type is formed on the bottom surface (exposed surface of the n layer 102) of the recess. An electrode 106 is provided.

p型電極105とn型電極との間に順方向バイアスを印加することにより、発光層103内で電子とホールが結合して、青色若しくは紫外の光(波長:500〜250nm)が発生する。この際、発光層103の上記凹部側に向かう光は、反射層(第1の反射層)107によって支持基板101側に反射される(図1中、A2およびA3)。これにより、半導体発光素子で発生した光のうち、外部に取り出して有効に活用し得る光の割合を高めることができる。なお、上記凹部の傾斜面と、凹部底面の延長線とのなす角の角度(以下、「テーパ角度」という)は、20〜80°とすることが好ましい。   By applying a forward bias between the p-type electrode 105 and the n-type electrode, electrons and holes are combined in the light-emitting layer 103 to generate blue or ultraviolet light (wavelength: 500 to 250 nm). At this time, the light toward the concave portion of the light emitting layer 103 is reflected to the support substrate 101 side by the reflective layer (first reflective layer) 107 (A2 and A3 in FIG. 1). Thereby, the ratio of the light which can be extracted outside and used effectively among the light generated in the semiconductor light emitting device can be increased. The angle formed by the inclined surface of the recess and the extension line of the bottom surface of the recess (hereinafter referred to as “taper angle”) is preferably 20 to 80 °.

本発明の半導体発光素子は、上記の通り、フリップチップ接合により実装されて半導体発光装置を構成するものであるため、支持基板101側から光を取り出す。よって、支持基板としては素子内部で発生した光を透過する素材から構成されるものであり、その素材としては、サファイアが一般的である。支持基板の厚みは、通常、30〜500μmである。   As described above, the semiconductor light-emitting element of the present invention is mounted by flip-chip bonding to constitute a semiconductor light-emitting device, so that light is extracted from the support substrate 101 side. Therefore, the support substrate is composed of a material that transmits light generated inside the element, and sapphire is generally used as the material. The thickness of the support substrate is usually 30 to 500 μm.

n層102は、n型GaN系化合物半導体からなる層であり、具体的には、AlInGa1−a−bN(0≦a,0≦b,a+b≦1)で表される化合物から構成される。例えば、aが0.5以下であるAlGa1−aNや、bが0.5以下であるInGa1−bNが好ましい。 The n layer 102 is a layer made of an n-type GaN compound semiconductor, and is specifically represented by Al a In b Ga 1-ab N (0 ≦ a, 0 ≦ b, a + b ≦ 1). Consists of compounds. For example, Al a Ga 1-a N where a is 0.5 or less and In b Ga 1-b N where b is 0.5 or less are preferable.

なお、図1では、n層102は単一の層として示したが、該n層が、支持基板側から、n型コンタクト層、n型クラッド層の順に積層された積層構造を有していてもよい。この場合、上記凹部は、底面にn型コンタクト層が露出するように形成する。n型コンタクト層としては、n層を構成する上記化合物の中でもGaNが一般的である。また、n型クラッド層としては、n層を構成する上記化合物のうち、Al0.3Ga0.7NやAlN、GaNなどが一般的である。 Although the n layer 102 is shown as a single layer in FIG. 1, the n layer has a laminated structure in which an n-type contact layer and an n-type cladding layer are laminated in this order from the support substrate side. Also good. In this case, the recess is formed so that the n-type contact layer is exposed on the bottom surface. As the n-type contact layer, GaN is common among the above-mentioned compounds constituting the n layer. As the n-type cladding layer, Al 0.3 Ga 0.7 N, AlN, GaN, etc. are common among the above-mentioned compounds constituting the n layer.

また、上記単層構造のn層、およびn型コンタクト層並びにn型クラッド層には、Si、Ge,Sなどのn型不純物をドープすることが、キャリア濃度を高め得ることなどから望ましい。   In addition, it is desirable to dope n-type impurities such as Si, Ge, and S into the n-layer having the single-layer structure, the n-type contact layer, and the n-type cladding layer because the carrier concentration can be increased.

n層の厚みとしては、n層が単層構造の場合には、0.5〜10μmが一般的である。また、n層がn型コンタクト層とn型クラッド層の積層構造である場合には、n型コンタクト層の厚みは0.2〜10μmが一般的であり、n型クラッド層の厚みは特に限定されないが、通常は、0.01〜3μmである。   The thickness of the n layer is generally 0.5 to 10 μm when the n layer has a single layer structure. Further, when the n layer has a laminated structure of an n-type contact layer and an n-type cladding layer, the thickness of the n-type contact layer is generally 0.2 to 10 μm, and the thickness of the n-type cladding layer is particularly limited. Usually, it is 0.01 to 3 μm.

発光層103は、GaN系化合物半導体からなる層であり、具体的には、AlInGa1−c−dN(0≦c,0≦d,c+d≦1)で表される化合物から構成される。この発光層において、例えば、上記化合物のInとAlの組成比を調節することにより、また、該発光層にSi、Ge、Sなどのn型不純物やMg、Znなどのp型不純物をドープすることにより、発生する光の波長を青色から紫外の範囲で調整することができる。 The light emitting layer 103 is a layer made of a GaN-based compound semiconductor. Specifically, the light emitting layer 103 is made of a compound represented by Al c In d Ga 1-cd N (0 ≦ c, 0 ≦ d, c + d ≦ 1). Composed. In this light emitting layer, for example, by adjusting the composition ratio of In and Al in the above compound, the light emitting layer is doped with n-type impurities such as Si, Ge and S and p-type impurities such as Mg and Zn. Thus, the wavelength of the generated light can be adjusted in the range from blue to ultraviolet.

なお、図1では、発光層103は単一の層で示したが、例えば、発光層を複数層からなる積層構造とし、各層を構成する化合物の組成を変えた所謂多重量子井戸構造とすることも好ましい。発光層の厚みは全厚みで、0.001〜0.5μmとすることが一般的である。   In FIG. 1, the light emitting layer 103 is shown as a single layer. For example, the light emitting layer has a stacked structure including a plurality of layers, and a so-called multiple quantum well structure in which the composition of the compounds constituting each layer is changed. Is also preferable. The total thickness of the light emitting layer is generally 0.001 to 0.5 μm.

p層104は、p型GaN系化合物半導体からなる層である。図1ではp層104は単一の層として示したが、発光層側から、p型クラッド層、p型コンタクト層の順に積層された積層構造を有するものが一般的である。   The p layer 104 is a layer made of a p-type GaN compound semiconductor. In FIG. 1, the p layer 104 is shown as a single layer, but generally has a laminated structure in which a p-type cladding layer and a p-type contact layer are laminated in this order from the light emitting layer side.

p型クラッド層は、例えば、AlGa1−eN(0<e≦1)で表される化合物により構成され、さらにp型不純物がドープされている。eは0.05以上であることが好ましい。p型コンタクト層は、例えば、p型不純物がドープされたp型GaNにより構成される。これらp型クラッド層およびp型コンタクト層にドープされるp型不純物は、Mg、Znなどが挙げられる。p型クラッド層の厚みは、通常、0.001〜1.5μmであり、p型コンタクト層の厚みは0.01〜2μmが一般的である。 The p-type cladding layer is made of, for example, a compound represented by Al e Ga 1-e N (0 <e ≦ 1), and is further doped with a p-type impurity. e is preferably 0.05 or more. The p-type contact layer is made of, for example, p-type GaN doped with p-type impurities. Examples of the p-type impurity doped in the p-type cladding layer and the p-type contact layer include Mg and Zn. The thickness of the p-type cladding layer is usually 0.001 to 1.5 μm, and the thickness of the p-type contact layer is generally 0.01 to 2 μm.

p型電極105を構成する素材としては、p層とオーミック接触できるものが要求され、例えば、Pd、Ni、Vやこれらの合金などが挙げられる。p型電極の厚みは、通常、0.05〜5μmである。   The material constituting the p-type electrode 105 is required to be in ohmic contact with the p-layer, and examples thereof include Pd, Ni, V, and alloys thereof. The thickness of the p-type electrode is usually 0.05 to 5 μm.

n型電極106を構成する素材としては、n層とオーミック接触できるものが要求され、例えば、Alやその合金などが挙げられる。n型電極の厚みは、通常、0.05〜5μmである。   The material constituting the n-type electrode 106 is required to have an ohmic contact with the n layer, and examples thereof include Al and its alloys. The thickness of the n-type electrode is usually 0.05 to 5 μm.

第1の反射層107は、発光層103から発生した光のうち、該発光層103の側面から漏れる光(上記傾斜面側へ向かう光)を支持基板101側へ反射するためのものである。反射層は、例えば、発光層103から放射される光の反射率が、少なくとも85%のものが好ましく、後記する反射層を構成し得る素材の中から、このような反射率を有する反射層を形成し得るものを選択することが推奨される。この場合には、支持基板101側へ反射し得る光量をより増大させることができる。上記の反射率を達成し得る反射層の代表的な素材としては、Al、Rh、Agなどが挙げられる。   The first reflecting layer 107 is for reflecting light leaking from the side surface of the light emitting layer 103 (light traveling toward the inclined surface side) out of the light generated from the light emitting layer 103 to the support substrate 101 side. For example, the reflective layer preferably has a reflectance of at least 85% of the light emitted from the light emitting layer 103, and a reflective layer having such a reflectance is selected from materials that can constitute the reflective layer described later. It is recommended to select what can be formed. In this case, the amount of light that can be reflected to the support substrate 101 side can be further increased. Typical materials for the reflective layer that can achieve the above reflectivity include Al, Rh, Ag, and the like.

ただし、図1に示すように、第1の反射層107は、上記凹部の傾斜面において、n層102からp層104に亘って形成されることが一般的であるため、このような構成とする場合には、該第1の反射層107を構成する素材は、n層またはp層のいずれかとはオーミック接触し得ないものであることが好ましい。   However, as shown in FIG. 1, the first reflective layer 107 is generally formed from the n layer 102 to the p layer 104 on the inclined surface of the concave portion. In this case, it is preferable that the material constituting the first reflective layer 107 cannot be in ohmic contact with either the n layer or the p layer.

また、例えば、第1の反射層107をp層104とのみオーミック接触できる素材で構成し、且つp型電極105を該反射層107と同じ素材で構成している場合には、発光層103から発生した光のうち、p型電極105側へ向かう光を支持基板101側へ反射することができる(図1中、A1およびA4)。よって、発生した光の取り出し効率をより高めることができる。このような素材としては、Rhやその合金などが挙げられる。   Further, for example, when the first reflective layer 107 is made of a material that can be in ohmic contact with only the p layer 104 and the p-type electrode 105 is made of the same material as the reflective layer 107, the light emitting layer 103 Of the generated light, the light traveling toward the p-type electrode 105 can be reflected toward the support substrate 101 (A1 and A4 in FIG. 1). Therefore, the extraction efficiency of the generated light can be further increased. Examples of such a material include Rh and its alloys.

この他、第1の反射層107をn層102とのみオーミック接触できる素材で構成し、且つn型電極106を該第1の反射層107と同じ素材で構成している場合には、発光層103から発生した光のうち、n型電極106側へ向かう光を支持基板101側へ反射することができる。よって、かかる場合にも発生した光の取り出し効率をより高めることができる。このような素材としては、Alやこれらの合金などが挙げられる。さらにこの場合には、p層104とp型電極105の間に反射層(第2の反射層、図示しない)を設けておくか、反射層と同様の反射能を確保し得る素材でp型電極105を形成しておくことも好ましく、これによりp型電極105側へ向かう光も支持基板101側へ反射させ得るため、光の取り出し効率を更に高めることができる。また、p層104とp型電極105の間の第2の反射層は、第2実施態様から第5実施態様で詳述する透明導電層(図示しない)を介してp層上に形成されていることも好ましい。   In addition, when the first reflective layer 107 is made of a material that can be in ohmic contact with only the n layer 102 and the n-type electrode 106 is made of the same material as the first reflective layer 107, the light emitting layer Of the light generated from 103, the light traveling toward the n-type electrode 106 can be reflected toward the support substrate 101. Therefore, the extraction efficiency of the generated light can be further increased in such a case. Examples of such a material include Al and alloys thereof. Further, in this case, a reflective layer (second reflective layer, not shown) is provided between the p-layer 104 and the p-type electrode 105, or a p-type material that can ensure the same reflectivity as the reflective layer. It is also preferable to form the electrode 105, whereby light traveling toward the p-type electrode 105 can also be reflected toward the support substrate 101, so that the light extraction efficiency can be further increased. The second reflective layer between the p layer 104 and the p-type electrode 105 is formed on the p layer via a transparent conductive layer (not shown) described in detail in the second to fifth embodiments. It is also preferable.

反射層の厚みは、上記凹部の傾斜面に設けるもの(第1の反射層)、p層とp型電極との間に設けるもの(第2の反射層)を問わず、0.001〜5μmとすることが好ましく、0.01〜1μmとすることがより好ましい。   The thickness of the reflective layer is 0.001 to 5 μm regardless of whether it is provided on the inclined surface of the recess (first reflective layer) or provided between the p layer and the p-type electrode (second reflective layer). Preferably, the thickness is 0.01 to 1 μm.

n層102、発光層103およびp層104を形成するに当たっては、公知の気相成長法[有機金属気相成長法(MOCVD法)]などの公知の製膜法を採用することができる。n層への上記n型不純物のドーピング、およびp層への上記p型不純物のドーピングは、これらの層の形成と同時に実施する。   In forming the n layer 102, the light emitting layer 103, and the p layer 104, a known film forming method such as a known vapor phase growth method [metal organic vapor phase growth method (MOCVD method)] can be employed. The doping of the n-type impurity into the n layer and the doping of the p-type impurity into the p layer are performed simultaneously with the formation of these layers.

なお、図1には示さないが、支持基板がサファイア基板の場合、n層を直接形成することは困難であるため、n層と支持基板の間にバッファ層を設けることが好ましい。かかるバッファ層は、支持基板とn層との格子不整合を緩和する作用を有するものであり、このバッファ層の存在により、n層の形成(n型GaN系化合物半導体結晶の成長)を良好に進めることが可能となる。バッファ層としては、例えば、GaN、AlN、GaAlN、ZnOなどが挙げられる。ちなみに、GaNを用いてn層を気相成長法により形成する際に、まず低温条件で製膜を行ってバッファ層を形成し、その後温度を高めてn層を形成する二段階成長法を採用することで、バッファ層とn層を、より簡便に形成できる。バッファ層の厚みは、通常、0.001〜1μmである。   Although not shown in FIG. 1, when the support substrate is a sapphire substrate, it is difficult to directly form the n layer. Therefore, it is preferable to provide a buffer layer between the n layer and the support substrate. Such a buffer layer has a function of relaxing the lattice mismatch between the support substrate and the n layer, and the presence of this buffer layer improves the formation of the n layer (growth of the n-type GaN compound semiconductor crystal). It is possible to proceed. Examples of the buffer layer include GaN, AlN, GaAlN, and ZnO. By the way, when forming an n layer using GaN by vapor phase growth, a two-step growth method is adopted in which a buffer layer is first formed by forming a film under low temperature conditions, and then the n layer is formed by raising the temperature. By doing so, the buffer layer and the n layer can be formed more easily. The thickness of the buffer layer is usually 0.001 to 1 μm.

上記凹部の形成法については後述する。また、p型電極、n型電極および反射層は、公知の蒸着法などにより形成すればよい。   The formation method of the said recessed part is mentioned later. Further, the p-type electrode, the n-type electrode, and the reflective layer may be formed by a known vapor deposition method or the like.

<第2実施形態>
図2は、本発明の半導体発光素子の第2実施形態を示す断面模式図である。第1実施形態と同じ機能を有する部分については、同一符号を付して、重複説明を避ける(後記の各実施形態についても同様である)。第2実施形態は、以下の点に特徴を有している。
Second Embodiment
FIG. 2 is a schematic cross-sectional view showing a second embodiment of the semiconductor light emitting device of the present invention. Parts having the same functions as those of the first embodiment are denoted by the same reference numerals to avoid redundant description (the same applies to the embodiments described later). The second embodiment is characterized by the following points.

第2実施形態に係る半導体発光素子10bでは、上記凹部の傾斜面上に、反射層107が絶縁膜109を介して形成されている。傾斜面に反射層を設けると、該反射層による電流のリークが生じ、これにより半導体発光素子の発光効率が低下する虞がある。しかし、上記絶縁膜の存在により、かかるリーク電流の発生を防止し得るため、半導体発光素子の発光効率を高めることができる。   In the semiconductor light emitting device 10b according to the second embodiment, the reflective layer 107 is formed on the inclined surface of the concave portion via the insulating film 109. When a reflective layer is provided on the inclined surface, current leakage is caused by the reflective layer, which may reduce the light emission efficiency of the semiconductor light emitting device. However, the presence of the insulating film can prevent the occurrence of such a leakage current, so that the light emission efficiency of the semiconductor light emitting element can be increased.

上記絶縁膜は、発光層から放射される光の透過率が、少なくとも80%以上であることが好ましい。より好ましくは90%以上である。このように、絶縁膜における上記光の透過率が大きい場合には、絶縁膜に吸収されてしまう光の比率が小さいため、反射層によって支持基板側へ向け得る光の比率が高くなり、光の取り出し効率が向上する。   The insulating film preferably has a transmittance of light emitted from the light emitting layer of at least 80%. More preferably, it is 90% or more. Thus, when the light transmittance in the insulating film is large, the ratio of light absorbed by the insulating film is small. Extraction efficiency is improved.

上記絶縁膜の素材としては、酸化シリコン(SiO)や窒化シリコン(Si)などが好ましい。絶縁膜は、これらの素材を用いて、公知の蒸着法により形成することができる。その厚みは、30〜10000Åとすることが好ましく、50〜1000Å(例えば100Å)とすることがより好ましい。このような絶縁膜は、公知の気相成長法(例えば、上記MOCVD法)などにより形成できる。 As the material for the insulating film, silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), or the like is preferable. The insulating film can be formed by a known vapor deposition method using these materials. The thickness is preferably 30 to 10000 mm, and more preferably 50 to 1000 mm (for example, 100 mm). Such an insulating film can be formed by a known vapor deposition method (for example, the MOCVD method).

また、図2では、上記凹部底面からTi層112、Al層110、Au層111を順次積層してなるn型電極106の例を示している。例えば、n型電極には、第1の反射層107、第2の反射層107aや、p型電極105と同じ素材を用いることが好ましく、この場合には、反射層とn型電極、あるいはp型電極とn型電極を同時に形成することができるため、半導体発光素子の製造工程を簡略化することができる。しかし、例えば、第1の反射層107、第2の反射層107aの素材として、反射能に優れたAlを採用した場合などでは、n層とAlとの密着性が比較的低いといった問題がある。よって、このような場合には、図2に示すように、n層102とAl層110との間に、Ti層112の如きこれらの密着性を向上させ得る素材から構成される層を設けることが推奨される。n型電極を図2に示す3層構造とする場合には、各層の厚みを、Ti層:10〜2000Å、Al層:10〜3000Å、Au層:30〜3000Åとし、n型電極の合計厚みを50〜8000Åとすることが推奨される。なお、Ti層、Al層、Au層は、同等の機能を果たし得るものであれば、夫々、Ti、Al、Au以外の素材から構成される層であってもよく、この場合でも、各層の厚みおよびn型電極の合計厚みは,上記の好適範囲内とすればよい。   FIG. 2 shows an example of an n-type electrode 106 in which a Ti layer 112, an Al layer 110, and an Au layer 111 are sequentially laminated from the bottom surface of the recess. For example, for the n-type electrode, it is preferable to use the same material as the first reflective layer 107, the second reflective layer 107a, and the p-type electrode 105. In this case, the reflective layer and the n-type electrode, or p Since the mold electrode and the n-type electrode can be formed at the same time, the manufacturing process of the semiconductor light emitting device can be simplified. However, for example, when Al having excellent reflectivity is used as the material of the first reflective layer 107 and the second reflective layer 107a, there is a problem that the adhesion between the n layer and Al is relatively low. . Therefore, in such a case, as shown in FIG. 2, a layer made of a material capable of improving the adhesion such as the Ti layer 112 is provided between the n layer 102 and the Al layer 110. Is recommended. When the n-type electrode has the three-layer structure shown in FIG. 2, the thickness of each layer is Ti layer: 10 to 2000 mm, Al layer: 10 to 3000 mm, Au layer: 30 to 3000 mm, and the total thickness of the n-type electrode Is recommended to be 50-8000cm. The Ti layer, the Al layer, and the Au layer may be layers made of materials other than Ti, Al, and Au, as long as they can perform the same function. The total thickness of the thickness and the n-type electrode may be within the above preferred range.

この他、図2では、p層104とp型電極105にも第2の反射層107aを設けた例を示しており、この第2の反射層107aによって、p型電極105側へ向かう光を支持基板101側へ反射させて(図2中、A1およびA4)、光の取り出し効率を高め得る。他方、第2の反射層107aを設けない態様であっても、p型電極において、例えば発光層から放射される光の反射率が、少なくとも85%である場合には、第2の反射層107aを設けた態様と同様の効果を確保できる。   In addition, FIG. 2 shows an example in which the p-type layer 104 and the p-type electrode 105 are also provided with the second reflective layer 107a, and the light reflected toward the p-type electrode 105 side is transmitted by the second reflective layer 107a. The light extraction efficiency can be improved by reflecting the light toward the support substrate 101 (A1 and A4 in FIG. 2). On the other hand, even if the second reflective layer 107a is not provided, in the p-type electrode, for example, when the reflectance of light emitted from the light emitting layer is at least 85%, the second reflective layer 107a. The effect similar to the aspect which provided can be ensured.

さらに図2では、第2の反射層107aが、透明導電層108a(第2の透明導電層。第1の透明導電層は、後記の第3実施形態において説明する。)を介してp型電極105上に形成されている。第2の透明導電層108aは、ITO(インジウム−スズ複合酸化物)、IZO(インジウム−亜鉛複合酸化物)、ZnO、In、SnO、CdOなどから構成されている。 Further, in FIG. 2, the second reflective layer 107 a is a p-type electrode through a transparent conductive layer 108 a (second transparent conductive layer. The first transparent conductive layer will be described in a third embodiment described later). 105 is formed. The second transparent conductive layer 108a is made of ITO (indium-tin composite oxide), IZO (indium-zinc composite oxide), ZnO, In 2 O 3 , SnO 2 , CdO, or the like.

この他、第2の透明導電層108aは、Ni、Pd、Pt、Cr、Mn、Ta、CuまたはFeを含む金属(例えば、これらの金属単体若しくはこれらの元素を含む合金)で構成されたものでもよい。透明導電層がこのような構成である場合には、p層104と反射層107aとの間の抵抗値を非常に低減することができる。ただし、上記の各元素を含む金属で構成される透明導電層の場合には、発光層103から発生した光のうち、該透明導電層側に向かう光、および第2の反射層により反射して支持基板101側へ向かう光を良好に透過できる程度の透明性を確保する必要がある。このため、上記各元素を含む金属で構成される透明導電層の場合には、その厚みを薄くすることが望ましく、例えば、20Å以上、より好ましくは50Å以上であって、200Å以下、より好ましくは100Å以下とすることが推奨される。   In addition, the second transparent conductive layer 108a is composed of a metal containing Ni, Pd, Pt, Cr, Mn, Ta, Cu, or Fe (for example, these metals alone or an alloy containing these elements). But you can. When the transparent conductive layer has such a configuration, the resistance value between the p layer 104 and the reflective layer 107a can be greatly reduced. However, in the case of a transparent conductive layer composed of a metal containing each of the above elements, the light emitted from the light-emitting layer 103 is reflected by the second reflective layer and the light traveling toward the transparent conductive layer. It is necessary to ensure transparency to the extent that light traveling toward the support substrate 101 can be satisfactorily transmitted. For this reason, in the case of a transparent conductive layer composed of a metal containing each of the above elements, it is desirable to reduce the thickness, for example, 20 mm or more, more preferably 50 mm or more, and 200 mm or less, more preferably It is recommended to keep it below 100mm.

また、図2では、第2の透明導電層108aを単一の層で示したが、これらが複数の層(例えば2層、3層、4層など)で構成される積層構造を有していることも好ましい。例えば、2層構造の場合には、p層104側の層(A層)が、Ni、Pd、Pt、Cr、Mn、Ta、CuまたはFeを含む金属(例えば、これらの金属単体若しくはこれらの元素を含む合金)で構成される層で、第2の反射層107a側の層(B層)が、ITO、IZO、In2O3、ZnO、SnOまたはCdOで構成される層であることが推奨される。第2の透明導電層がこのような構造の場合には、p層104と第2の反射層107aとの間の抵抗値を非常に低減しつつ、第2の透明導電層の全厚みも比較的大きくできるため、信頼性の高い層とし得る他、第2の透明導電層を、更に光の取り出し効率を高め得る形態とすることができる(後述の第5実施形態において、説明する)。 Further, in FIG. 2, the second transparent conductive layer 108a is shown as a single layer, but it has a laminated structure composed of a plurality of layers (for example, two layers, three layers, four layers, etc.). It is also preferable. For example, in the case of a two-layer structure, the layer (A layer) on the p layer 104 side is a metal containing Ni, Pd, Pt, Cr, Mn, Ta, Cu, or Fe (for example, these simple metals or these in layer composed of an alloy) containing an element, the layer of the second reflective layer 107a side (B layer), ITO, IZO, In2 O3, ZnO, be a layer composed of SnO 2 or CdO is recommended The When the second transparent conductive layer has such a structure, the resistance value between the p layer 104 and the second reflective layer 107a is greatly reduced, and the total thickness of the second transparent conductive layer is also compared. In addition to being able to be a highly reliable layer, the second transparent conductive layer can be configured to further increase the light extraction efficiency (described in a fifth embodiment described later).

他方、第2の反射層107aを設けない態様であっても、p型電極が透明導電層を介してp層上に形成されていてもよい。このような透明導電層を介在させることで、p型電極の素材として、p層とオーミック接触し得ない材料を選択することもできる。   On the other hand, even if the second reflective layer 107a is not provided, the p-type electrode may be formed on the p-layer via the transparent conductive layer. By interposing such a transparent conductive layer, a material that cannot make ohmic contact with the p layer can be selected as a material of the p-type electrode.

第2の反射層107aを設けない態様であって、p型電極にも反射能を付与する場合におけるp型電極の素材としては、Al、Ag、Rhなどが挙げられる。   Examples of the material of the p-type electrode when the second reflective layer 107a is not provided and the p-type electrode is also provided with reflectivity include Al, Ag, and Rh.

p層104とp型電極105との間に、第2の反射層107aや第2の透明導電層108aを形成する場合の詳細については、後記第3実施形態および第4実施形態において説明する。   Details of the case where the second reflective layer 107a and the second transparent conductive layer 108a are formed between the p layer 104 and the p-type electrode 105 will be described later in third and fourth embodiments.

<第3実施形態>
図3は、本発明の半導体発光素子の第3実施形態を示す断面模式図である。第3実施形態は、以下の点に特徴を有している。
<Third Embodiment>
FIG. 3 is a schematic cross-sectional view showing a third embodiment of the semiconductor light emitting device of the present invention. The third embodiment is characterized by the following points.

第3実施形態に係る半導体発光素子10cでは、第1の反射層107が第1の透明導電層108を介して、上記凹部の傾斜面に形成されている。   In the semiconductor light emitting device 10 c according to the third embodiment, the first reflective layer 107 is formed on the inclined surface of the recess through the first transparent conductive layer 108.

第1の透明導電層の構成素材としては、ITO、IZO、ZnO、In、SnOまたはCdOなどが挙げられる。第1の透明導電層を構成し得るこれらの化合物は、p層とは電気的に接続可能であるが、n層とは電気的に接続し得ない。よって、反射層による電流のリークを防止することができるため、半導体発光素子の発光効率を高めることが可能となる。第1の透明導電層の構成素材としては、ITOまたはIZOが、特に好ましい。 Examples of the constituent material of the first transparent conductive layer include ITO, IZO, ZnO, In 2 O 3 , SnO 2, and CdO. These compounds that can constitute the first transparent conductive layer can be electrically connected to the p layer, but cannot be electrically connected to the n layer. Therefore, current leakage due to the reflective layer can be prevented, and the light emission efficiency of the semiconductor light emitting element can be increased. As a constituent material of the first transparent conductive layer, ITO or IZO is particularly preferable.

また、図3では、p層104とp型電極105との間にも、p型電極105側に第2の透明導電層108aを介して第2の反射層107aを設けた例を示しており、該反射層によって、p型電極105側へ向かう光を支持基板101側へ反射させて(図3中、A1およびA4)、光の取り出し効率を高めている。ただし、この場合、図3に示すように第1の透明導電層108には間隙を設けておき、p型電極105やp層104とn型電極106の間でのショートを防止する必要がある。このような間隙は、透明導電層形成時にマスクを施しておくか、プラズマあるいは塩化鉄を含むエッチング液などを用いた公知のエッチングを透明導電層に施すことにより形成することができる。   FIG. 3 shows an example in which a second reflective layer 107a is provided between the p-layer 104 and the p-type electrode 105 via the second transparent conductive layer 108a on the p-type electrode 105 side. The reflection layer reflects light traveling toward the p-type electrode 105 toward the support substrate 101 (A1 and A4 in FIG. 3), thereby increasing the light extraction efficiency. However, in this case, as shown in FIG. 3, it is necessary to provide a gap in the first transparent conductive layer 108 to prevent a short circuit between the p-type electrode 105 and the p-layer 104 and the n-type electrode 106. . Such a gap can be formed by applying a mask at the time of forming the transparent conductive layer or by performing known etching using plasma or an etching solution containing iron chloride on the transparent conductive layer.

透明導電層は、第1、第2のいずれも、公知の蒸着法などにより形成することができるが、スパッタ法により形成することが望ましい。スパッタ法により形成すると、透明導電層とp層との密着性が良好なものとなる。   Both the first and second transparent conductive layers can be formed by a known vapor deposition method or the like, but it is desirable to form the transparent conductive layer by a sputtering method. When formed by sputtering, the adhesiveness between the transparent conductive layer and the p layer is good.

また、透明導電層をスパッタ法で形成する場合には、マグネトロンスパッタ装置を用いることが推奨される。図4は、マグネトロンスパッタ装置を用いて透明導電層を形成する場合の概念図である。図4中、113は透明導電層を形成する試料、114は透明導電層形成用ターゲット(すなわち、ITOターゲット、IZOターゲットなど)、115はマグネット、116は試料ホルダーを示している。ターゲット114にプラズマ118を当てることで、ターゲット114表面からスパッタ粒子が放出されるが、このマグネトロンスパッタ装置では、マグネット115により、対向するターゲット114、114間にプラズマ118を高密度に閉じ込めることができる。発生したスパッタ粒子はプラズマ118と衝突してランダム方向に飛ばされる。これらスパッタ粒子のうち、試料113側に向かうもの(図中117)が試料113の表面に堆積し、透明導電層が形成される。   Further, when the transparent conductive layer is formed by sputtering, it is recommended to use a magnetron sputtering apparatus. FIG. 4 is a conceptual diagram when a transparent conductive layer is formed using a magnetron sputtering apparatus. In FIG. 4, 113 is a sample for forming a transparent conductive layer, 114 is a target for forming a transparent conductive layer (that is, ITO target, IZO target, etc.), 115 is a magnet, and 116 is a sample holder. Sputtering particles are emitted from the surface of the target 114 by applying the plasma 118 to the target 114. In this magnetron sputtering apparatus, the plasma 118 can be confined between the opposing targets 114 and 114 with high density by the magnet 115. . The generated sputtered particles collide with the plasma 118 and fly away in a random direction. Among these sputtered particles, those facing the sample 113 (117 in the figure) are deposited on the surface of the sample 113, and a transparent conductive layer is formed.

このようにマグネトロンスパッタ装置を用いた場合には、試料(半導体発光素子中間体)を直接プラズマに曝さなくとも良いため、このプラズマによる試料(半導体層)のダメージを回避することができる。   When the magnetron sputtering apparatus is used in this way, the sample (semiconductor light emitting element intermediate) does not have to be directly exposed to plasma, and thus damage to the sample (semiconductor layer) due to the plasma can be avoided.

このようにして形成される透明導電層の厚みは、第1、第2のいずれにおいても、0.001〜2μmであることが好ましく、0.005〜0.5μmであることがより好ましい。なお、第2の透明導電層が、上記の積層構造の場合には、その全厚みがこの範囲内にあればよい。ただし、第2の透明導電層が、Ni、Pd、Pt、Cr、Mn、Ta、CuまたはFeを含む金属で構成される場合には、上述した通り、その厚みを、20Å以上、より好ましくは50Å以上であって、200Å以下、より好ましくは100Å以下とすることが推奨される。   The thickness of the transparent conductive layer thus formed is preferably 0.001 to 2 μm, and more preferably 0.005 to 0.5 μm in both the first and second layers. In addition, when the 2nd transparent conductive layer is said laminated structure, the total thickness should just be in this range. However, when the second transparent conductive layer is made of a metal containing Ni, Pd, Pt, Cr, Mn, Ta, Cu, or Fe, as described above, the thickness is preferably 20 mm or more, more preferably It is recommended that it is 50 cm or more and 200 cm or less, more preferably 100 cm or less.

さらに第1および/または第2の透明導電層には、p型ドーパント(p型不純物)がドープされていることが望ましく、これによりp層−透明導電層間のコンタクト抵抗を低減させることができる。さらに、このような観点からは、透明導電層中のp型ドーパント濃度が、反射層(第1の透明導電層においては第1の反射層、第2の透明導電層においては第2の反射層)との接触面近傍よりも、他面側近傍(p層近傍)の方が、大きくなっていることが好ましい。より好ましくは、p型ドーパント濃度が、反射層との接触面近傍から他面側近傍に向かって、段階的または傾斜的に増大している態様である。   Furthermore, it is desirable that the first and / or second transparent conductive layer is doped with a p-type dopant (p-type impurity), thereby reducing the contact resistance between the p layer and the transparent conductive layer. Further, from this point of view, the p-type dopant concentration in the transparent conductive layer is the reflection layer (the first reflection layer in the first transparent conductive layer and the second reflection layer in the second transparent conductive layer). It is preferable that the vicinity of the other side (near the p layer) is larger than the vicinity of the contact surface. More preferably, the p-type dopant concentration is gradually or gradually increasing from the vicinity of the contact surface with the reflective layer toward the vicinity of the other surface.

透明導電層にドープするp型ドーパントとしては、Mg、Zn、Cd、Ca、Be、Cなどが挙げられる。また、透明導電層にp型ドーパントをドープする手法は、特に制限されず、公知の手法が採用可能であるが、例えば、イオン注入法を採用することが望ましい。このイオン注入法では、加速電圧を調整することで、注入するドーパントを特定の厚み位置に集めることができるため、p型ドーパント濃度を、反射層との接触面近傍よりも、他面側近傍の方が大きくなるようにすることが容易である。また、イオン注入法によって、反射層との接触面近傍から他面側近傍に向けて、p型ドーパント濃度を段階的または傾斜的に増大させる場合には、ドープ中に加速電圧を段階的に変更する方法を採用すればよい。   Examples of the p-type dopant doped into the transparent conductive layer include Mg, Zn, Cd, Ca, Be, and C. In addition, the method for doping the transparent conductive layer with the p-type dopant is not particularly limited, and a known method can be employed. For example, it is desirable to employ an ion implantation method. In this ion implantation method, by adjusting the acceleration voltage, the dopant to be implanted can be collected at a specific thickness position. Therefore, the p-type dopant concentration is set closer to the other surface side than the contact surface with the reflective layer. It is easy to make it larger. In addition, when the p-type dopant concentration is increased stepwise or gradually from the vicinity of the contact surface with the reflective layer to the vicinity of the other surface by ion implantation, the acceleration voltage is changed stepwise during doping. It is sufficient to adopt a method to do this.

さらに、第1および/または第2の透明導電層は、希ガス、窒素および酸素よりなる群から選択される少なくとも一つのガス雰囲気下で、200〜800℃の温度で熱処理が施されていることも好ましい。このような熱処理を施すことで、透明導電層中でのキャリア密度を増加させ得るため、抵抗率を低下させることができる。   Further, the first and / or second transparent conductive layer is heat-treated at a temperature of 200 to 800 ° C. in at least one gas atmosphere selected from the group consisting of a rare gas, nitrogen and oxygen. Is also preferable. By performing such heat treatment, the carrier density in the transparent conductive layer can be increased, so that the resistivity can be lowered.

上記熱処理は、上記傾斜面(およびp層表面)に透明導電層を形成後、反射層形成前の半導体発光素子中間体に施すことが一般的であるが、この熱処理によって透明導電層表面が酸化して酸化層が形成される場合がある。この場合、上記酸化層を除去することが好ましく、これにより、透明導電層上に形成される反射層との接触抵抗を低くし、且つ密着性を向上させることできる。上記酸化層は、例えば、塩化鉄(FeCl)と塩酸の混合液などを用いたエッチングにより除去できる。 The heat treatment is generally applied to the semiconductor light emitting device intermediate before forming the reflective layer after the transparent conductive layer is formed on the inclined surface (and the p layer surface), but the surface of the transparent conductive layer is oxidized by this heat treatment. Thus, an oxide layer may be formed. In this case, it is preferable to remove the oxide layer, whereby the contact resistance with the reflective layer formed on the transparent conductive layer can be lowered and the adhesion can be improved. The oxide layer can be removed by etching using, for example, a mixed solution of iron chloride (FeCl 3 ) and hydrochloric acid.

第1および/または第2の反射層は、光の反射率が85%以上であることが好ましいことは上記した通りであるが、第3実施形態では、上記透明導電層を介して、上記凹部の傾斜面やp層上に反射層を形成するため、反射層の構成素材として、p層とオーミック接触し得ない素材を選択することができる。よって、反射層の構成素材としては、AlやAgなどが好適であるが、Agは腐食し易いといった問題があるため、Alが特に好適である。   As described above, the first and / or second reflective layer preferably has a light reflectance of 85% or more. However, in the third embodiment, the concave portion is interposed via the transparent conductive layer. Therefore, a material that cannot make ohmic contact with the p layer can be selected as a constituent material of the reflective layer. Therefore, Al or Ag is suitable as a constituent material of the reflective layer, but Al is particularly suitable because Ag has a problem of being easily corroded.

また、第3実施形態におけるp型電極105およびn型電極106の素材としては、特に限定されないが、Auが好適である。上記の通り、本発明の半導体発光素子はフリップチップ接合されるものであるため、これら電極のAuを金バンプとして利用することができる。ただし、実施形態を問わず、本発明の半導体発光素子は、実装の場合の接合手段が金バンプによる接合に限定されるわけではなく、例えばハンダバンプによって接合することも可能である。   In addition, the material of the p-type electrode 105 and the n-type electrode 106 in the third embodiment is not particularly limited, but Au is suitable. As described above, since the semiconductor light emitting device of the present invention is flip-chip bonded, Au of these electrodes can be used as a gold bump. However, regardless of the embodiment, in the semiconductor light emitting device of the present invention, the bonding means in the case of mounting is not limited to bonding by gold bumps, and can be bonded by, for example, solder bumps.

<第4実施形態>
図5は、本発明の半導体発光素子の第4実施形態を示す断面模式図である。第4実施形態は、以下の点に特徴を有している。
<Fourth embodiment>
FIG. 5 is a schematic cross-sectional view showing a fourth embodiment of the semiconductor light emitting device of the present invention. The fourth embodiment is characterized by the following points.

第4実施形態に係る半導体発光素子10dでは、第2の透明導電層108aが、第2の反射層107aとp層104との間の一部にのみ介在しており、第2の反射層107aとp層104が直接接する部分119が存在する。   In the semiconductor light emitting element 10d according to the fourth embodiment, the second transparent conductive layer 108a is interposed only in a part between the second reflective layer 107a and the p layer 104, and the second reflective layer 107a. And a portion 119 where the p layer 104 is in direct contact.

上記の第2実施形態や第3実施形態では、第2の透明導電層108aが、第2の反射層107aとp層104の間の全面に介在しているが(図2、図3)、この場合、発光層103から発生した光のうち、p型電極105側に向かう光は、全て第2の透明導電層108aを通過して第2の反射層107aに到達する。そして第2の反射層107aと第2の透明導電層108aの界面に到達した光は反射光となり、支持基板101側へ向かうが、この反射光も全て第2の透明導電層108aを通過する。発光層103からの光および上記反射光は、第2の透明導電層108aを通過する際に、僅かではあるが吸収される。そのため、発光層103から発生した光のうち、支持基板101側から取り出し得る光も、減少することになる。   In the second and third embodiments described above, the second transparent conductive layer 108a is interposed on the entire surface between the second reflective layer 107a and the p layer 104 (FIGS. 2 and 3). In this case, of the light generated from the light emitting layer 103, all the light directed to the p-type electrode 105 side passes through the second transparent conductive layer 108a and reaches the second reflective layer 107a. The light reaching the interface between the second reflective layer 107a and the second transparent conductive layer 108a becomes reflected light and travels toward the support substrate 101. All the reflected light also passes through the second transparent conductive layer 108a. Light from the light emitting layer 103 and the reflected light are slightly absorbed when passing through the second transparent conductive layer 108a. Therefore, among the light generated from the light emitting layer 103, the light that can be extracted from the support substrate 101 side is also reduced.

よって、第4実施形態に係る半導体発光素子10dでは、第2の反射層107aとp層104との間で電気的接続を達成するための第2の透明導電層108aの介在の程度を、発光に十分な電流量が確保できるレベルに抑え、第2の反射層107aとp層104とを直接接触させる面積を増やすことで、第2の透明導電層108aにより吸収される光の低減を達成している。   Therefore, in the semiconductor light emitting device 10d according to the fourth embodiment, the degree of interposition of the second transparent conductive layer 108a for achieving electrical connection between the second reflective layer 107a and the p layer 104 is reduced. The amount of light absorbed by the second transparent conductive layer 108a is reduced by increasing the area in which the second reflective layer 107a and the p-layer 104 are in direct contact with each other, by suppressing the current to a level that can secure a sufficient amount of current. ing.

第4実施形態に係る第2の透明導電層の形態は、発光に十分な電流量が確保できる限り、特に制限はない。例えば、平面視で、格子状、線状(例えば、複数本の線が平行に配列された形状)などの連続形状で、p層が露出できる箇所を複数備えた形態や、突起(ドット)などが平面視で不連続に点在する形態(いわゆる不連続層)が挙げられる。こうした第2の透明導電層の介在の程度は、第2の反射層とp層との間の平面視での全面積に対し、例えば、40面積%以上、より好ましくは60面積%以上であって、100面積%以下(第2の透明導電層による光の吸収が問題にならない場合は100面積%であってもよい)、より好ましくは80面積%以下とすることが望ましい。   The form of the second transparent conductive layer according to the fourth embodiment is not particularly limited as long as a sufficient amount of current for light emission can be secured. For example, in a plan view, a continuous shape such as a lattice shape or a linear shape (for example, a shape in which a plurality of lines are arranged in parallel), a form having a plurality of locations where the p layer can be exposed, a protrusion (dot), etc. May be discontinuously scattered in a plan view (so-called discontinuous layer). The degree of the intervention of the second transparent conductive layer is, for example, 40 area% or more, more preferably 60 area% or more with respect to the total area in a plan view between the second reflective layer and the p layer. Thus, it is desirable that the area be 100 area% or less (or 100 area% if light absorption by the second transparent conductive layer is not a problem), more preferably 80 area% or less.

第4実施形態に係る第2の透明導電層を形成するには、第3実施形態において説明した形成法を実施する際に、平面視でp層が露出すべき箇所にマスクを施しておく方法や、透明導電層形成後、プラズマあるいは塩化鉄を含むエッチング液などを用いた公知のエッチング法により、平面視でp層が露出する箇所を形成する方法などが採用できる。   In order to form the second transparent conductive layer according to the fourth embodiment, a mask is applied to a portion where the p-layer should be exposed in plan view when the formation method described in the third embodiment is performed. Alternatively, after forming the transparent conductive layer, a method of forming a portion where the p layer is exposed in a plan view can be adopted by a known etching method using an etching solution containing plasma or iron chloride.

なお、図5では、第1の反射層107が、絶縁膜109を介して上記傾斜面に形成されている態様を示したが、この絶縁膜に代えて、第1の透明導電層が第1の反射層107と上記傾斜面の間に介在していてもよく、また、n型電極106が図3に示す構造のものであってもよい。   FIG. 5 shows a mode in which the first reflective layer 107 is formed on the inclined surface with the insulating film 109 interposed therebetween, but the first transparent conductive layer is replaced with the first transparent conductive layer instead of the insulating film 109. The reflective layer 107 and the inclined surface may be interposed, and the n-type electrode 106 may have the structure shown in FIG.

<第5実施形態>
図6は、本発明の半導体発光素子の第5実施形態を示す模式図であり、(a)は各層の積層構造を示す断面図である。第5実施形態は、以下の点に特徴を有している。
<Fifth Embodiment>
FIG. 6 is a schematic view showing a fifth embodiment of the semiconductor light emitting device of the present invention, and FIG. 6A is a cross-sectional view showing a laminated structure of each layer. The fifth embodiment is characterized by the following points.

第5実施形態に係る半導体発光素子10eでは、第2の透明導電層108aが上記A層およびB層から構成される積層構造(図6中では単層で表現している)であり、且つB層側表面(第2の反射層107a側)に凹凸構造を有している。この凹凸構造の存在により、第2の反射層107aと第2の透明導電層108aとの界面での光の散乱を抑制できる。よって、発光層103から発生した光のうち、p型電極105側へ向かう光を、支持基板101側へ高効率に反射させることが可能であり、発光素子から外部へ取り出し得る光量を増加させることができる。   In the semiconductor light emitting device 10e according to the fifth embodiment, the second transparent conductive layer 108a has a laminated structure (represented as a single layer in FIG. 6) composed of the A layer and the B layer, and B The layer side surface (the second reflective layer 107a side) has an uneven structure. The presence of the uneven structure can suppress light scattering at the interface between the second reflective layer 107a and the second transparent conductive layer 108a. Therefore, light emitted from the light emitting layer 103 toward the p-type electrode 105 side can be reflected to the support substrate 101 side with high efficiency, and the amount of light that can be extracted from the light emitting element to the outside is increased. Can do.

第2の透明導電層108a表面に上記の凹凸構造を形成するには、例えば、第2の透明導電層108a(B層)形成後に、プラズマあるいは塩化鉄を含むエッチング液などを用いた公知の方法によってエッチングを施せばよい。そして、その後第2の反射層107aを形成することで、第2の透明導電層108aと第2の反射層107aの界面が凹凸状となる。   In order to form the concavo-convex structure on the surface of the second transparent conductive layer 108a, for example, a known method using plasma or an etching solution containing iron chloride after the second transparent conductive layer 108a (B layer) is formed. Etching may be performed. Then, by forming the second reflective layer 107a, the interface between the second transparent conductive layer 108a and the second reflective layer 107a becomes uneven.

また、第5実施形態に係る半導体発光素子10eでは、n層102の支持基板101側表面にも、凹凸構造を有している。図6(b)にn層102の支持基板側表面が凹凸構造を有する場合の一例を示す。この凹凸構造の存在により、支持基板101側へ向かう光が、n層102と支持基板101との界面で散乱することを抑制できる。このため、支持基板101を経て発光素子外部に取り出し得る光量を増加させることができる。   In the semiconductor light emitting device 10e according to the fifth embodiment, the surface of the n layer 102 on the support substrate 101 side also has a concavo-convex structure. FIG. 6B shows an example in which the surface of the n layer 102 on the support substrate side has an uneven structure. Due to the presence of the concavo-convex structure, light traveling toward the support substrate 101 can be prevented from being scattered at the interface between the n layer 102 and the support substrate 101. For this reason, the light quantity which can be taken out to the exterior of a light emitting element through the support substrate 101 can be increased.

n層102表面の上記凹凸構造は、例えば、支持基板101上にn層102を形成後、支持基板101側からレーザー光を照射し、n層102の一部を分解する方法が採用できる。n層102の分解物は、半導体発光素子側面から、外部に放散する。よって、このような凹凸構造形成法を採用した場合、凹部は空隙となる。   For example, a method in which a part of the n layer 102 is decomposed by irradiating a laser beam from the support substrate 101 side after the n layer 102 is formed on the support substrate 101 can be employed for the uneven structure on the surface of the n layer 102. The decomposition product of the n layer 102 is diffused to the outside from the side surface of the semiconductor light emitting element. Therefore, when such a concavo-convex structure forming method is adopted, the concave portion becomes a void.

第2透明導電層表面の上記凹凸構造、およびn層表面の上記凹凸構造の形態としては、例えば、三角錐形状や円柱形状などの形状を有する凸部が、周期的に形成された形態が挙げられる。こうした凸部のピッチは特に制限されないが、例えば、凸部の形状が三角錐や円柱の場合には、該三角錐または該円柱の底面の直径長さと同程度の距離(例えば同じ長さ)が例示できる。また、凸部が三角錐の場合には、三角錐の頂点と底面の中心点とを通る線分と三角錐側面とのなす角が、例えば30〜60°であることが望ましい。   Examples of the concavo-convex structure on the surface of the second transparent conductive layer and the concavo-convex structure on the surface of the n layer include a form in which convex portions having a shape such as a triangular pyramid shape or a cylindrical shape are periodically formed. It is done. The pitch of the convex portions is not particularly limited. For example, when the shape of the convex portion is a triangular pyramid or a cylinder, a distance (for example, the same length) is approximately the same as the diameter length of the bottom surface of the triangular pyramid or the cylinder. It can be illustrated. When the convex portion is a triangular pyramid, it is desirable that the angle formed by the line segment passing through the apex of the triangular pyramid and the center point of the bottom surface and the side surface of the triangular pyramid is, for example, 30 to 60 °.

なお、図6では、第2の透明導電層108a表面、n層102表面の両者が凹凸構造を有している態様を示したが、いずれか一方のみが凹凸構造を有する態様であってもよい。ただし、光の取り出し効率を更に高める観点からは、第2の透明導電層108a表面、n層102表面共、凹凸構造を有している態様が望ましい。   Note that although FIG. 6 shows a mode in which both the surface of the second transparent conductive layer 108a and the surface of the n layer 102 have a concavo-convex structure, only one of them may have a concavo-convex structure. . However, from the viewpoint of further increasing the light extraction efficiency, it is desirable that the surface of the second transparent conductive layer 108a and the surface of the n layer 102 have an uneven structure.

また、図6では、第1の反射層107が、絶縁膜109を介して上記傾斜面に形成されている態様を示したが、この絶縁膜に代えて、第1の透明導電層が第1の反射層107と上記傾斜面の間に介在していてもよく、また、n型電極106が図3に示す構造のものであってもよい。   FIG. 6 shows a mode in which the first reflective layer 107 is formed on the inclined surface with the insulating film 109 interposed therebetween, but the first transparent conductive layer is replaced with the first transparent conductive layer instead of the insulating film 109. The reflective layer 107 and the inclined surface may be interposed, and the n-type electrode 106 may have the structure shown in FIG.

<第6実施態様>
図7は、本発明の半導体発光素子の第6実施態様を示す斜視図である。この第6実施態様の半導体発光素子10fは、上記凹部の形状が平面視で櫛型に形成されており、これにより、櫛型のp型電極105と櫛型のn型電極106が、平面視で互いに噛み込み状に構成されている。なお、図7では、半導体発光素子の各層の構成の理解を容易にするために、反射層や透明導電層、絶縁膜は図示していないが、p型電極105の対向する2つの櫛歯と、これに挟まれる凹部を含む断面が、図1〜図3、図5または図6に示すような上記本発明の半導体発光素子の断面構造(第1実施形態〜第5実施形態)を有している。
<Sixth embodiment>
FIG. 7 is a perspective view showing a sixth embodiment of the semiconductor light emitting device of the present invention. In the semiconductor light emitting device 10f according to the sixth embodiment, the shape of the recess is formed in a comb shape in plan view, whereby the comb p-type electrode 105 and the comb n-type electrode 106 are seen in plan view. And are configured to bite each other. In FIG. 7, in order to facilitate understanding of the configuration of each layer of the semiconductor light emitting element, the reflective layer, the transparent conductive layer, and the insulating film are not shown, but two opposing comb teeth of the p-type electrode 105 The cross section including the recess sandwiched between the semiconductor light emitting devices has the cross-sectional structure (first embodiment to fifth embodiment) of the semiconductor light emitting device of the present invention as shown in FIGS. 1 to 3, 5, or 6. ing.

本発明の半導体発光素子が、かかる第6実施形態の場合には、各電流経路の抵抗を等しくして発光層103内の電流分布を広くすることにより、発光が電極直下に集中することを防止し、加えて発光面積を拡大させることができる。よって発生する光量を増大させることが可能である。   In the case of the sixth embodiment, the semiconductor light emitting device of the present invention prevents the light emission from concentrating directly under the electrodes by equalizing the resistance of each current path and widening the current distribution in the light emitting layer 103. In addition, the emission area can be increased. Therefore, it is possible to increase the amount of light generated.

<上記凹部の形成方法>
次に、上記凹部の形成方法について説明する。図8は、凹部形成の各工程を経た半導体発光素子中間体の断面構造を示したものである。まず、図8(a)に示すように、支持基板101上に、n層102、発光層103、p層104を順次積層してなるGaN系化合物半導体層を形成する。
<The formation method of the said recessed part>
Next, the formation method of the said recessed part is demonstrated. FIG. 8 shows a cross-sectional structure of a semiconductor light-emitting element intermediate that has undergone each step of forming a recess. First, as shown in FIG. 8A, a GaN-based compound semiconductor layer in which an n layer 102, a light emitting layer 103, and a p layer 104 are sequentially stacked is formed on a support substrate 101.

次に、p層104上にエッチングマスク層200を形成する[図8(b)]。エッチングマスク層200は、例えば、SiO、SiN、Ni、レジスト樹脂などを用いて、公知の蒸着法(SiO、SiN、Niなど)や、塗布・露光による硬化(レジスト樹脂)などにより製膜することで形成できる。その厚みは、0.1〜5μmとすることが好ましい。 Next, an etching mask layer 200 is formed on the p layer 104 [FIG. 8B]. The etching mask layer 200 is formed by using, for example, SiO 2 , SiN, Ni, resist resin, or the like by a known vapor deposition method (SiO 2 , SiN, Ni, etc.) or curing by application / exposure (resist resin). Can be formed. The thickness is preferably 0.1 to 5 μm.

次に、エッチングマスク層200上にレジスト樹脂(好ましくはポジ型フォトレジスト)を塗布し、露光・現像して、エッチングマスク層200をエッチングするためのパターン(開口部)を形成する。図8(c)は、エッチングマスク層200をエッチングするための開口部を形成したレジスト膜201を有する半導体発光素子中間体を示している。   Next, a resist resin (preferably a positive photoresist) is applied on the etching mask layer 200, exposed and developed, and a pattern (opening) for etching the etching mask layer 200 is formed. FIG. 8C shows a semiconductor light emitting element intermediate having a resist film 201 in which an opening for etching the etching mask layer 200 is formed.

次に、エッチングマスク層にエッチングを施し、GaN系化合物半導体層に上記凹部を設けるためのパターン(開口部)を形成する。エッチングマスク層がSiOより構成される場合のエッチングには、例えば、バッファフッ酸(BHF、NHFとHFの混合物)をエッチング液として用いることができる。この際、エッチング液に曝される時間が長くなるエッチングマスク層のレジスト膜側近傍ほど、該エッチングマスク層の側面方向のエッチング長さが大きくなり、他方、該エッチングマスク層のp層側近傍ほど、側面方向のエッチング長さが小さくなる。よって、このエッチングによって、エッチングマスク層には、レジスト膜側(レジスト膜を除去した後にあっては、表面側)を広い開口、p層側を狭い底面とする開口部が形成される。この開口部の形状(開口面積や開口部傾斜面の傾斜角)を調整することで、GaN系化合物半導体層に形成する凹部の形状(開口面積や傾斜面の傾斜角)を制御することができる。 Next, the etching mask layer is etched to form a pattern (opening) for providing the recess in the GaN-based compound semiconductor layer. For the etching when the etching mask layer is made of SiO 2 , for example, buffer hydrofluoric acid (BHF, a mixture of NH 4 F and HF) can be used as an etching solution. At this time, the etching length in the side surface direction of the etching mask layer becomes larger in the vicinity of the resist film side of the etching mask layer where the exposure time to the etching solution becomes longer, and on the other hand, in the vicinity of the p layer side of the etching mask layer. The etching length in the side surface direction is reduced. Therefore, by this etching, an opening having a wide opening on the resist film side (on the surface side after removing the resist film) and a narrow bottom surface on the p layer side is formed in the etching mask layer. By adjusting the shape of the opening (the opening area and the inclination angle of the inclined surface of the opening), the shape of the recess formed in the GaN-based compound semiconductor layer (the opening area and the inclination angle of the inclined surface) can be controlled. .

エッチングマスク層の上記開口部の形状は、BHFの濃度やエッチング時間で制御可能である。例えば、BHFとしては、NHF:HF=10〜0.1:1(体積比、以下同じ)とし、これを純水で1〜10倍(体積倍、以下同じ)に希釈した濃度のものが好ましく、また、エッチング時間は、エッチングマスク層の厚みにもよるが、例えば、0.5μmの厚みの場合には、2〜4分が好適であり、これらを基準として、形成する開口部の形状に応じて適宜選択すればよい。 The shape of the opening of the etching mask layer can be controlled by the concentration of BHF and the etching time. For example, BHF has a concentration of NH 4 F: HF = 10 to 0.1: 1 (volume ratio, the same applies hereinafter) and diluted 1 to 10 times (volume times, the same applies hereinafter) with pure water. In addition, although the etching time depends on the thickness of the etching mask layer, for example, when the thickness is 0.5 μm, 2 to 4 minutes is preferable. What is necessary is just to select suitably according to a shape.

エッチングマスク層に上記開口部を形成した後、レジスト膜を除去するが、その方法としては、レジスト膜を溶解し得る溶媒を使用して溶解除去することが一般的である。溶媒の種類は、レジスト樹脂の種類にもよるが、アセトンなどのケトン類や、発煙硝酸などが通常使用される。図8(d)は、エッチングマスク層200に上記開口部を形成後、レジスト膜を除去した半導体発光素子中間体を示している。例えば、図8(c)に示すように、レジスト膜201に設けられた開口部が比較的小さくても、例えばエッチング時間を長くするなどにより、図8(d)に示すように、エッチングマスク層200の開口面積を大きくすることが可能である。   After the opening is formed in the etching mask layer, the resist film is removed. As a method, the solvent film is generally dissolved and removed using a solvent capable of dissolving the resist film. Although the type of solvent depends on the type of resist resin, ketones such as acetone, fuming nitric acid and the like are usually used. FIG. 8D shows a semiconductor light emitting device intermediate in which the resist film is removed after the opening is formed in the etching mask layer 200. For example, as shown in FIG. 8C, even if the opening provided in the resist film 201 is relatively small, the etching mask layer is formed as shown in FIG. The opening area of 200 can be increased.

次に、図8(e)に示すように、塩素を含むプラズマ201によってエッチングを行い、上記凹部を形成する。このエッチングには、公知のプラズマ処理装置[反応性イオンエッチング装置(RIE)など]を使用すればよい。上記凹部の形状(開口面積や傾斜面の傾斜角)は、上述したエッチングマスク層200の開口部の形状に加えて、エッチングマスク層200の厚みや、エッチングの際のプラズマの生成電力を調整することによっても制御できる。このエッチングの際には、エッチングマスク層200の一部もエッチングされてしまうが、例えばSiOから構成されるエッチングマスク層では、GaN系化合物半導体層の方がエッチング速度が2〜4倍程度速い。よって、エッチングマスク層200の厚みや開口部の傾斜角を適切なものとすれば、例えば開口部の形状が図8(d)のようなエッチングマスク層200を設けておくことで、図8(e)のような形状の凹部を形成することができる。 Next, as shown in FIG. 8E, etching is performed with plasma 201 containing chlorine to form the recess. For this etching, a known plasma processing apparatus [reactive ion etching apparatus (RIE) or the like] may be used. In addition to the shape of the opening of the etching mask layer 200 described above, the shape of the recess (opening area and inclination angle of the inclined surface) adjusts the thickness of the etching mask layer 200 and the generation power of plasma during etching. Can also be controlled. In this etching, a part of the etching mask layer 200 is also etched. However, in the etching mask layer made of, for example, SiO 2, the etching rate of the GaN-based compound semiconductor layer is about 2 to 4 times faster. . Therefore, if the thickness of the etching mask layer 200 and the inclination angle of the opening are appropriate, for example, the etching mask layer 200 having the opening shape as shown in FIG. A recess having a shape as shown in e) can be formed.

塩素を含むプラズマによるエッチングの終了後、残存しているエッチングマスク層を除去して、GaN系化合物半導体層に上記凹部を形成した半導体発光素子中間体[図8(f)]を得ることができる。エッチングマスク層の除去方法は、特に制限されず、エッチングマスク層を構成する素材を溶解し得る溶媒を用いた溶解除去などが採用できる。エッチングマスク層が、例えばSiOで構成されている場合には、BHFやフッ酸などを用いればよい。 After the etching with chlorine-containing plasma is completed, the remaining etching mask layer is removed to obtain a semiconductor light emitting device intermediate [FIG. 8 (f)] in which the recess is formed in the GaN compound semiconductor layer. . The method for removing the etching mask layer is not particularly limited, and dissolution removal using a solvent capable of dissolving the material constituting the etching mask layer can be employed. Etching mask layer is, for example, when configured for SiO 2 may be used such as BHF acid or hydrofluoric acid.

<上記凹部形成後の工程>
次に、本発明の半導体発光素子のうち、上記第2実施形態を例にとり、上記凹部形成後の工程を説明する。第2実施形態の場合は、まず透明導電層(上記第2の透明導電層)と絶縁膜を形成する。これらの形成順序は特に限定されない。図9には、透明導電層108aを形成し[図9(a)]、その後、絶縁膜109を形成した例を示している[図9(b)]。透明導電層108a形成後は、上記条件下での熱処理や、p型ドーパントのドーピングを行うことが好ましい。また、上記熱処理を施した場合には、透明導電層表面に形成される酸化層を除去することが推奨される。
<Step after forming the recess>
Next, of the semiconductor light emitting device of the present invention, the process after forming the recess will be described by taking the second embodiment as an example. In the case of the second embodiment, first, a transparent conductive layer (the second transparent conductive layer) and an insulating film are formed. The formation order of these is not particularly limited. FIG. 9 shows an example in which the transparent conductive layer 108a is formed [FIG. 9A], and then the insulating film 109 is formed [FIG. 9B]. After the formation of the transparent conductive layer 108a, it is preferable to perform heat treatment under the above conditions or doping with a p-type dopant. In addition, when the heat treatment is performed, it is recommended to remove the oxide layer formed on the surface of the transparent conductive layer.

その後、n型電極を構成するTi層112、反射層107、107a、Al層110を形成する[図9(c)]。反射層107、107aがAlから構成される場合には、Al層110と同時に形成することができる。続いてp型電極105を形成して図2に示す第2実施形態の半導体発光素子が得られる。   Thereafter, the Ti layer 112, the reflective layers 107 and 107a, and the Al layer 110 constituting the n-type electrode are formed [FIG. 9C]. When the reflective layers 107 and 107a are made of Al, they can be formed simultaneously with the Al layer 110. Subsequently, the p-type electrode 105 is formed to obtain the semiconductor light emitting device of the second embodiment shown in FIG.

上記の各工程での層形成方法や熱処理、ドーピングについては、上述の第1実施形態から第5実施形態の項で説明した方法、条件に従えば良い。   About the layer formation method in each said process, heat processing, and doping, what is necessary is just to follow the method and conditions demonstrated by the term of the above-mentioned 1st Embodiment to 5th Embodiment.

以上の通り、本発明の半導体発光素子では、上記傾斜面に設けられた反射層(第1の反射層)によって、光の取り出し効率を高め得ることに加えて、該反射層を、絶縁膜を介して形成することにより、反射層によるリーク電流の発生を抑制でき、半導体発光素子の発光効率を高めることができる。   As described above, in the semiconductor light emitting device of the present invention, in addition to being able to increase the light extraction efficiency by the reflective layer (first reflective layer) provided on the inclined surface, the reflective layer is made of an insulating film. Accordingly, the generation of leakage current due to the reflective layer can be suppressed, and the light emission efficiency of the semiconductor light emitting element can be increased.

他方、上記傾斜面の反射層(第1の反射層)を、第1の透明導電層を介してp層と電気的に接続すると共に、p型電極とp層の間にも第2の反射層を設け、この第2の反射層についても、透明導電層を介してp層と電気的に接続する構成を採用した場合には、特に第2の反射層とp層とのオーミック性が良好となることで、p型電極部分でのロスを抑制できる。しかも、半導体発光素子を半導体発光装置などに使用するためにフリップチップ接合によって回路基板などに実装した場合に、この第2の反射層を設けることで、p型電極での光の吸収を抑えることができ、支持基板(サファイア基板)からの光の取り出し効率を高めることができる。   On the other hand, the reflective layer (first reflective layer) having the inclined surface is electrically connected to the p layer via the first transparent conductive layer, and the second reflection is also formed between the p-type electrode and the p layer. The second reflective layer also has a good ohmic property between the second reflective layer and the p layer, particularly when the second reflective layer is electrically connected to the p layer via the transparent conductive layer. Thus, loss at the p-type electrode portion can be suppressed. In addition, when the semiconductor light emitting element is mounted on a circuit board or the like by flip chip bonding for use in a semiconductor light emitting device or the like, the absorption of light at the p-type electrode is suppressed by providing this second reflective layer. The light extraction efficiency from the support substrate (sapphire substrate) can be increased.

また、第2の透明導電層を、第2の反射層とp層の間の一部にのみ介在させることで、第2の反射層−p層間の電気的接続を発光に十分な程度に保ちつつ、第2の反射層とp層が直接接する面積を増やすことができる。そのため、発光層から発生した光のうち、第2の透明導電層で吸収される光の量を減らすことができるため、光の取り出し効率をより高めることができる。   In addition, by interposing the second transparent conductive layer only in a part between the second reflective layer and the p layer, the electrical connection between the second reflective layer and the p layer is maintained at a level sufficient for light emission. However, the area where the second reflective layer and the p layer are in direct contact can be increased. Therefore, since the amount of light absorbed by the second transparent conductive layer among the light generated from the light emitting layer can be reduced, the light extraction efficiency can be further increased.

さらに、第2の透明導電層を、上述した特定の元素を含む金属から構成される薄膜(例えば、厚みが20〜200Å)とすることで、発光層から発生した光やその反射光の、該透明導電層による吸収を抑制しつつ、p層と第2の反射層との間の抵抗を低くでき、動作電圧の低い半導体発光素子とし得る。   Furthermore, by making the second transparent conductive layer a thin film (for example, having a thickness of 20 to 200 mm) made of a metal containing the above-mentioned specific element, the light generated from the light emitting layer and the reflected light thereof While suppressing absorption by the transparent conductive layer, the resistance between the p-layer and the second reflective layer can be lowered, and a semiconductor light-emitting element with a low operating voltage can be obtained.

加えて、第2の透明導電層を、上述した特定の積層構造とすることで、p層と第2の反射層との間の抵抗を低く、半導体発光素子の動作電圧を低下させつつ、第2の透明導電層の全厚みを比較的大きくできる。よって、第2の透明導電層の表面(第2の反射層側表面)を凹凸構造とすることができる。この場合、発光層から放射されて第2の反射層に向かう光を、第2の反射層と第2の透明導電層の界面での散乱を抑制しつつ効率的に支持基板側に反射できるため、光の取り出し効率をより高めることができる。   In addition, since the second transparent conductive layer has the above-described specific laminated structure, the resistance between the p layer and the second reflective layer is reduced, and the operating voltage of the semiconductor light emitting element is reduced. The total thickness of the transparent conductive layer 2 can be made relatively large. Therefore, the surface of the second transparent conductive layer (second reflective layer side surface) can have an uneven structure. In this case, light emitted from the light emitting layer and traveling toward the second reflective layer can be efficiently reflected to the support substrate side while suppressing scattering at the interface between the second reflective layer and the second transparent conductive layer. The light extraction efficiency can be further increased.

また、n層の支持基板側表面に凹凸構造を付すことで、発光層から放射された光のうち、支持基板側に向かう光の、n層−支持基板界面での散乱を抑制できる。このため、光の取り出し効率を更に高めることができる。   In addition, by providing a concavo-convex structure on the n-layer support substrate side surface, it is possible to suppress scattering of light emitted from the light emitting layer toward the support substrate side at the n layer-support substrate interface. For this reason, the light extraction efficiency can be further increased.

さらに、上記の層構成を採用し、加えて櫛型のn型電極と櫛型のp型電極が、互いに噛み込み状に配される構成を採用した半導体発光素子では、p型電極領域での電流分布を均一化することでき、これにより素子の発光自体を向上させ得ると共に、上述の通り、第1の反射層や第2の反射層の作用により、発光層側面やp型電極に向かう光を支持基板から取り出すことができるため、素子の明るさを一層高めることができる。   Further, in the semiconductor light emitting device that employs the above-described layer configuration and in addition the configuration in which the comb-type n-type electrode and the comb-type p-type electrode are arranged to be engaged with each other, in the p-type electrode region, The current distribution can be made uniform, thereby improving the light emission itself of the device, and as described above, the light directed to the side surface of the light emitting layer and the p-type electrode by the action of the first reflective layer and the second reflective layer. Can be taken out from the supporting substrate, so that the brightness of the element can be further increased.

以下、実施例に基づいて本発明を詳細に述べる。ただし、下記実施例は本発明を制限するものではなく、前・後記の趣旨を逸脱しない範囲で変更実施をすることは、全て本発明の技術的範囲に包含される。   Hereinafter, the present invention will be described in detail based on examples. However, the following examples are not intended to limit the present invention, and all modifications made without departing from the spirit of the preceding and following descriptions are included in the technical scope of the present invention.

<光の取り出し効率の評価実験>
実験1
実施例1
支持基板上にn層、発光層、p層を順次積層してなるGaN系化合物半導体層を有する半導体発光素子中間体Aを用意した。この支持基板、n層、発光層およびp層を構成する化合物と、各層の厚みを表1に示す。
<Evaluation experiment of light extraction efficiency>
Experiment 1
Example 1
A semiconductor light emitting element intermediate A having a GaN-based compound semiconductor layer in which an n layer, a light emitting layer, and a p layer are sequentially laminated on a support substrate was prepared. Table 1 shows the compounds constituting the support substrate, the n layer, the light emitting layer, and the p layer, and the thickness of each layer.

上記半導体発光素子中間体Aのp層表面に、SiOからなるエッチングマスク層(厚み:1μm)を形成した。エッチングマスク層の形成は、MOCVD法によって、450℃の温度下で、シランガス(SiH)と酸素の混合気体を用いて行った。 An etching mask layer (thickness: 1 μm) made of SiO 2 was formed on the surface of the p layer of the semiconductor light emitting device intermediate A. The etching mask layer was formed by a MOCVD method at a temperature of 450 ° C. using a mixed gas of silane gas (SiH 4 ) and oxygen.

さらにこのエッチングマスク層上に、ポジ型フォトレジスト(東京応化製「iP1800」)を、スピンコート法(500回転で10秒、その後2000回転で30秒)により塗布し、表面温度が110℃のホットプレート上に載せて4分間ベークした後、i線ステッパ装置(ミカサ社製「マニュアルアライナー MA−10」を用いて10.5秒露光した。その後、アルカリ現像液(東京応化社製「NMD3」を用いて現像を行った。現像時間は90秒とし、その後5分間水洗した。さらに110℃で2分間ポストベークを行い、図8(c)に示すような開口部を有するレジスト膜を形成した。   Further, a positive photoresist (“iP1800” manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied on the etching mask layer by a spin coating method (500 rotations for 10 seconds, then 2000 rotations for 30 seconds), and a hot surface having a surface temperature of 110 ° C. After being placed on the plate and baked for 4 minutes, it was exposed for 10.5 seconds using an i-line stepper device ("Manual Aligner MA-10" manufactured by Mikasa). Thereafter, an alkali developer ("NMD3" manufactured by Tokyo Ohka Kogyo Co., Ltd.) The development time was 90 seconds, followed by washing with water for 5 minutes, followed by post-baking at 110 ° C. for 2 minutes to form a resist film having openings as shown in FIG.

次に、上記レジスト膜の開口部から、BHFを用い、室温で6分間エッチングを施し、レジスト膜側表面を広い開口、p層側を狭い底面とする開口部を形成した。BHFは、関東化学社のNHF:HF=6:1(体積比)の製品に、HFを加えてNHF:HF=3:1に調製し、さらに純水で10倍に希釈したものを用いた。その後、アセトンを用いてレジスト膜を溶解除去した。 Next, the opening of the resist film was etched using BHF at room temperature for 6 minutes to form an opening having a wide opening on the resist film side surface and a narrow bottom surface on the p layer side. BHF was prepared by adding HF to a product of NH 4 F: HF = 6: 1 (volume ratio) manufactured by Kanto Chemical Co., Ltd. to make NH 4 F: HF = 3: 1, and further diluted 10 times with pure water. Things were used. Thereafter, the resist film was dissolved and removed using acetone.

次に、RIEを用いてプラズマエッチングを行い、GaN系化合物半導体層に上記凹部を形成し、半導体発光素子中間体Bとした。エッチングは、塩素ガスにArを加え、RFパワーとして200Wを供給して行った。この凹部のテーパ角度(傾斜面と、凹部底面の延長線とのなす角の角度)は30°である。   Next, plasma etching was performed using RIE to form the recesses in the GaN-based compound semiconductor layer, whereby a semiconductor light emitting device intermediate B was obtained. Etching was performed by adding Ar to chlorine gas and supplying 200 W as RF power. The taper angle of this concave portion (the angle formed by the inclined surface and the extension line of the concave bottom surface) is 30 °.

その後、上記の傾斜面上に絶縁膜(SiO)膜(厚み:0.1μm)を形成させた。絶縁膜は、MOCVD法によって、450℃の温度下で、シランガス(SiH)と酸素の混合気体を用いて、半導体発光素子中間体BのGaN系化合物半導体層の表面に形成させ、その後、エッチングマスク層をエッチングしたのと同様の手法によってエッチング処理を行い、図9(b)に示すように、傾斜面上にのみ絶縁膜が残るようにした。 Thereafter, an insulating film (SiO 2 ) film (thickness: 0.1 μm) was formed on the inclined surface. The insulating film is formed on the surface of the GaN-based compound semiconductor layer of the semiconductor light-emitting element intermediate B by a MOCVD method at a temperature of 450 ° C. using a mixed gas of silane gas (SiH 4 ) and oxygen, and then etched. Etching was performed in the same manner as the mask layer was etched, so that the insulating film remained only on the inclined surface as shown in FIG. 9B.

次に、傾斜面上に絶縁膜を形成した半導体発光素子中間体BのGaN系化合物半導体層および絶縁膜上にITOから構成される透明導電層(100Å)を形成させた。透明導電層は、マグネトロンスパッタ装置を用い、Arに2体積%の酸素を加え、真空度を0.07Paとした環境中で、RFパワー:100Wの条件で形成させた。その後、透明導電層表面に、上記エッチングマスク層上に設けたのと同様の手法により透明導電層エッチング用の開口部を有するレジスト膜を設け、RIEを用いて、Ar流量:50sccm、RFパワー:100Wの条件でエッチングを行い、図7(a)および(b)に示すような領域に透明導電層が残るようにして、半導体発光素子中間体Cとした。   Next, a GaN-based compound semiconductor layer of the semiconductor light emitting device intermediate B having an insulating film formed on the inclined surface and a transparent conductive layer (100Å) made of ITO were formed on the insulating film. The transparent conductive layer was formed under the condition of RF power: 100 W in an environment in which 2% by volume of oxygen was added to Ar and the degree of vacuum was 0.07 Pa using a magnetron sputtering apparatus. Thereafter, a resist film having an opening for etching the transparent conductive layer is provided on the surface of the transparent conductive layer by the same method as that provided on the etching mask layer. Ar flow rate: 50 sccm, RF power: Etching was performed under the condition of 100 W, so that the transparent conductive layer remained in the regions as shown in FIGS. 7A and 7B to obtain a semiconductor light emitting device intermediate C.

次に、半導体発光素子中間体Cの透明導電層に、ソース源:MgCl、ビーム電流:200μA、真空度:1×10−6Torrの条件でイオン注入(ドーピング)を行った。ドーズ量は1×1013/cmとした。 Next, ion implantation (doping) was performed on the transparent conductive layer of the semiconductor light emitting device intermediate C under the conditions of a source source: MgCl 2 , a beam current: 200 μA, and a degree of vacuum: 1 × 10 −6 Torr. The dose was 1 × 10 13 / cm 2 .

次に、ドーピング後の半導体発光素子中間体Cに、ランプアニール装置を用いて、窒素と酸素の混合気体雰囲気下(O濃度:2体積%、流量:50sccm)、500℃で1分熱処理を施した。その後、透明導電層表面に形成された酸化層を塩化鉄(FeCl)と塩酸の混合液によって除去した。 Next, the semiconductor light-emitting element intermediate C after doping is heat-treated at 500 ° C. for 1 minute in a mixed gas atmosphere of nitrogen and oxygen (O 2 concentration: 2 vol%, flow rate: 50 sccm) using a lamp annealing apparatus. gave. Thereafter, the oxide layer formed on the surface of the transparent conductive layer was removed with a mixed solution of iron chloride (FeCl 3 ) and hydrochloric acid.

続いて、上記熱処理・酸化層除去後の半導体発光素子中間体Cの表面にTi層(厚み:500Å)を形成させ、透明導電層と同様のエッチング処理により、図9(c)に示すように上記凹部表面部のみを残すようにした。その後、さらにAl層(厚み:8000Å)を形成させ、透明導電層と同様のエッチング処理により、図9(c)に示すように、Ti層上、絶縁膜上および透明導電層上のみを残すようにした。Ti層およびAl層は、いずれも、エレクトロンビーム蒸着装置を用い、エミッション電流:30mA、真空度:1×10−6Torrの条件で形成させた。 Subsequently, a Ti layer (thickness: 500 mm) is formed on the surface of the semiconductor light emitting device intermediate C after the heat treatment and oxide layer removal, and an etching process similar to that for the transparent conductive layer is performed, as shown in FIG. Only the concave surface portion was left. Thereafter, an Al layer (thickness: 8000 mm) is further formed, and only the Ti layer, the insulating film, and the transparent conductive layer are left as shown in FIG. 9C by the same etching process as that of the transparent conductive layer. I made it. Both the Ti layer and the Al layer were formed using an electron beam evaporation apparatus under the conditions of an emission current of 30 mA and a vacuum degree of 1 × 10 −6 Torr.

Al層の形成後、440℃、15分の条件で熱処理を行った。この熱処理は、Ti層とAl層との密着性の向上、p層と第2の透明導電層との密着性の向上、およびp層と第2の透明導電層との間の接触抵抗の低減を目的として実施するものである。本発明の半導体発光素子では、TiとAlを積層した電極を採用する場合には、層間密着性の向上およびTiとAlの接触抵抗低減の観点から、こうした熱処理を実施することが好ましい。   After the formation of the Al layer, heat treatment was performed at 440 ° C. for 15 minutes. This heat treatment improves the adhesion between the Ti layer and the Al layer, improves the adhesion between the p layer and the second transparent conductive layer, and reduces the contact resistance between the p layer and the second transparent conductive layer. It is carried out for the purpose. In the semiconductor light emitting device of the present invention, when an electrode in which Ti and Al are laminated is adopted, such heat treatment is preferably performed from the viewpoint of improving interlayer adhesion and reducing contact resistance between Ti and Al.

その後、スパッタ装置を用い、Ar流量:50sccm、RFパワー:200W、真空度:1×10−6Torrの条件でAu層(厚み:1.5μm)を形成させ、透明導電層と同様のエッチング処理により、図2に示すように、p型電極(105)およびn型電極のAl層上(111)のみを残して、半導体発光素子を得た。 Thereafter, using a sputtering apparatus, an Au layer (thickness: 1.5 μm) is formed under the conditions of Ar flow rate: 50 sccm, RF power: 200 W, vacuum degree: 1 × 10 −6 Torr, and etching treatment similar to that for the transparent conductive layer Thus, as shown in FIG. 2, only the p-type electrode (105) and the n-type electrode on the Al layer (111) were left to obtain a semiconductor light emitting device.

得られた半導体発光素子を光検出器(フォトダイオード)上に設置し、半導体発光素子に2mAの電流を供給して、支持基板側から素子外部に発生する光を光検出器で測定した。この光検出器では、検出した光を電流値でアウトプットするものである。結果を表2に示す。   The obtained semiconductor light-emitting device was placed on a photodetector (photodiode), a current of 2 mA was supplied to the semiconductor light-emitting device, and light generated outside the device from the support substrate side was measured with a photodetector. In this photodetector, the detected light is output as a current value. The results are shown in Table 2.

実施例2,3,比較例1
半導体発光素子中間体Bを得るためのエッチングマスク層のエッチングにおいて、BHFとして、関東化学社のNHF:HF=6:1の製品を純水で10倍に希釈したもの(実施例2)、関東化学社の該製品にNHFを添加してNHF:HF=10:1に調製し、純水で10倍に希釈したもの(実施例3)、または関東化学社の該製品にNHFを添加してNHF:HF=10:1に調製したもの(比較例1)に変更した他は、実施例1と同様にして半導体発光素子を得た。テーパ角度は、実施例2が45°、実施例3が60°、比較例が90°である。すなわち、比較例は従来の半導体発光素子に相当する。これらの半導体発光素子について、実施例1と同様にして光の強度(電流値)を測定した。結果を表2に示す。
Examples 2, 3 and Comparative Example 1
In etching of an etching mask layer for obtaining a semiconductor light emitting device intermediate B, a product of NH 4 F: HF = 6: 1 from Kanto Chemical Co., Inc. diluted 10 times with pure water as BHF (Example 2) In addition, NH 4 F was added to the product of Kanto Chemical Co. to prepare NH 4 F: HF = 10: 1 and diluted 10 times with pure water (Example 3), or the product of Kanto Chemical Co., Ltd. A semiconductor light-emitting device was obtained in the same manner as in Example 1 except that NH 4 F was added to the sample to change to NH 4 F: HF = 10: 1 (Comparative Example 1). The taper angle is 45 ° in Example 2, 60 ° in Example 3, and 90 ° in the comparative example. That is, the comparative example corresponds to a conventional semiconductor light emitting element. For these semiconductor light emitting devices, the light intensity (current value) was measured in the same manner as in Example 1. The results are shown in Table 2.

Figure 2006128727
Figure 2006128727

Figure 2006128727
Figure 2006128727

表2では、光強度比として、実施例1〜3の半導体発光素子の光電流値を、比較例の半導体発光素子で得られた光電流値を1とした場合の相対値として示している。また、これらの結果を図11のグラフにも示す。図11のグラフでは、縦軸に光強度比を、横軸に半導体発光素子の上記凹部のテーパ角度を表している。実施例1〜3の半導体発光素子では、凹部の傾斜面に設けた反射層(Al層)やAlで構成されるp型電極によって、支持基板側へ向けられる光、すなわち支持基板から取り出される光の割合が増大していると共に、絶縁膜により、電流のリークが防止されて供給電流が効率よく発光に利用されており、これらの効果によって表2および図11に示す結果が得られている。   In Table 2, as the light intensity ratio, the photocurrent values of the semiconductor light emitting devices of Examples 1 to 3 are shown as relative values when the photocurrent value obtained by the semiconductor light emitting device of the comparative example is 1. These results are also shown in the graph of FIG. In the graph of FIG. 11, the vertical axis represents the light intensity ratio, and the horizontal axis represents the taper angle of the concave portion of the semiconductor light emitting element. In the semiconductor light emitting devices of Examples 1 to 3, the light directed toward the support substrate by the reflective layer (Al layer) provided on the inclined surface of the recess or the p-type electrode made of Al, that is, the light extracted from the support substrate In addition, the current leakage is prevented by the insulating film and the supplied current is efficiently used for light emission. The results shown in Table 2 and FIG. 11 are obtained by these effects.

また、実施例4として、実施例1に記載のイオン注入(ドーピング)を透明導電層に施さない他は、実施例2と同様にして半導体発光素子を作製し、実施例2の半導体発光素子と、動作電圧の比較を行った。その結果、実施例2の半導体発光素子は、実施例4に比べて動作電圧が0.2V低く、透明導電層へのドーピングによる抵抗率低減効果が確認できた。   Further, as Example 4, a semiconductor light emitting device was fabricated in the same manner as in Example 2 except that the ion implantation (doping) described in Example 1 was not performed on the transparent conductive layer. The operation voltage was compared. As a result, the semiconductor light emitting device of Example 2 had an operating voltage of 0.2 V lower than that of Example 4, and the resistivity reduction effect by doping the transparent conductive layer was confirmed.

実験2
実施例5、比較例2
実施例2と同様の手法・条件により、表3に示す構成で、図3に示す構造の半導体発光素子(実施例5)を、また、比較例1と同様の手法・条件により、表3に示す構成で、図10に示す構造の半導体発光素子(比較例2)を作製した。なお、比較例2の半導体発光素子のp型電極、n型電極は、いずれも積層構造であり、Auが最表層となっている。
Experiment 2
Example 5, Comparative Example 2
The semiconductor light-emitting device (Example 5) having the structure shown in FIG. 3 with the configuration shown in Table 3 according to the same method and conditions as in Example 2, and Table 3 according to the same method and conditions as in Comparative Example 1 were used. A semiconductor light emitting device (Comparative Example 2) having the structure shown in FIG. The p-type electrode and the n-type electrode of the semiconductor light emitting device of Comparative Example 2 both have a laminated structure, and Au is the outermost layer.

Figure 2006128727
Figure 2006128727

これらの半導体発光素子の発光強度(光電流値)を実施例1と同様にして測定した。結果を表4に示す。   The emission intensity (photocurrent value) of these semiconductor light emitting devices was measured in the same manner as in Example 1. The results are shown in Table 4.

Figure 2006128727
Figure 2006128727

表4から分かるように、実施例5の半導体発光素子では、入力電流に対する光起電流が、比較例の半導体発光素子よりも大きく、発光強度が大きいことが分かる。特に供給電流が2mAの条件では、実施例5の半導体発光素子は、比較例2のものに比べて、約1.7倍の発光強度を有している。   As can be seen from Table 4, in the semiconductor light emitting device of Example 5, the photocurrent with respect to the input current is larger than that of the semiconductor light emitting device of the comparative example, and the light emission intensity is high. In particular, under the condition of a supply current of 2 mA, the semiconductor light emitting device of Example 5 has a light emission intensity of about 1.7 times that of Comparative Example 2.

実施例5の半導体発光素子では、凹部の傾斜面に設けた反射層(Al層)やAlで構成されるp型電極によって、支持基板側へ向けられる光、すなわち支持基板から取り出される光の割合が増大していると共に、傾斜面上に設けられたITOから構成される透明導電層により、電流のリークが防止されて供給電流が効率よく発光に利用されており、これらの効果によって表4に示す結果が得られている。   In the semiconductor light emitting device of Example 5, the ratio of light directed to the support substrate side, that is, the light extracted from the support substrate by the reflective layer (Al layer) provided on the inclined surface of the recess or the p-type electrode made of Al In addition, the transparent conductive layer made of ITO provided on the inclined surface prevents current leakage and efficiently uses the supplied current for light emission. The results shown are obtained.

<透明導電層の熱処理による効果確認実験>
透明導電層を形成し、ドーピングを施した後の半導体発光素子中間体Cの熱処理条件を200〜900℃で100℃ごとに変更した他は実施例2と同様にして半導体発光素子を作製し、透明導電層の抵抗値と熱処理温度との関係を調べた。透明導電層の抵抗値は、4端子法により測定した。p層上の透明導電層を平面視で正方形としておき、この透明導電層の4隅に1本ずつプローブを当てる。隣り合う2本ずつのプローブを一対とし、片対のプローブには一定電流を流し、他対のプローブで電圧を計測する。このときの電流(I)と電圧(V)の関係から透明導電層の抵抗値を算出する。測定装置には、アジレントテクノロジ社製「半導体パラメータアナライザ 4145B」を用いた。結果を図12に示す。
<Effect confirmation experiment by heat treatment of transparent conductive layer>
A semiconductor light emitting device was produced in the same manner as in Example 2 except that the heat treatment conditions of the semiconductor light emitting device intermediate C after forming the transparent conductive layer and doping were changed every 200 ° C. at 200 to 900 ° C., The relationship between the resistance value of the transparent conductive layer and the heat treatment temperature was investigated. The resistance value of the transparent conductive layer was measured by a four-terminal method. The transparent conductive layer on the p layer is made square in plan view, and probes are applied one by one to the four corners of the transparent conductive layer. Two adjacent probes are paired, a constant current is passed through one pair of probes, and the voltage is measured with the other pair of probes. The resistance value of the transparent conductive layer is calculated from the relationship between current (I) and voltage (V). As a measuring device, “Semiconductor Parameter Analyzer 4145B” manufactured by Agilent Technologies was used. The results are shown in FIG.

図12のグラフでは、縦軸に透明導電層の抵抗値を、横軸に熱処理温度を表している。図12から分かるように、透明導電層の熱処理温度が200〜800℃の場合には、抵抗値が非常に小さく、半導体発光素子に供給した電流が、より効率よく発光に使用され得ることを示している。   In the graph of FIG. 12, the vertical axis represents the resistance value of the transparent conductive layer, and the horizontal axis represents the heat treatment temperature. As can be seen from FIG. 12, when the heat treatment temperature of the transparent conductive layer is 200 to 800 ° C., the resistance value is very small, indicating that the current supplied to the semiconductor light emitting device can be used for light emission more efficiently. ing.

本発明の半導体発光素子の第1実施形態を示す断面模式図である。It is a cross-sectional schematic diagram which shows 1st Embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子の第2実施形態を示す断面模式図である。It is a cross-sectional schematic diagram which shows 2nd Embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子の第3実施形態を示す断面模式図である。It is a cross-sectional schematic diagram which shows 3rd Embodiment of the semiconductor light-emitting device of this invention. マグネトロンスパッタ装置により透明導電層を形成する場合の概念図である。It is a conceptual diagram in the case of forming a transparent conductive layer with a magnetron sputtering apparatus. 本発明の半導体発光素子の第4実施形態を示す断面模式図である。It is a cross-sectional schematic diagram which shows 4th Embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子の第5実施形態を示す模式図であり、(a)各層の積層構造を示す断面図、(b)n層の支持基板側表面の構造を示す断面図である。It is a schematic diagram which shows 5th Embodiment of the semiconductor light-emitting device of this invention, (a) It is sectional drawing which shows the laminated structure of each layer, (b) It is sectional drawing which shows the structure of the support substrate side surface of n layer. 本発明の半導体発光素子の第6実施形態を示す斜視図である。It is a perspective view which shows 6th Embodiment of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子の凹部を形成する工程を説明するための図である。It is a figure for demonstrating the process of forming the recessed part of the semiconductor light-emitting device of this invention. 本発明の半導体発光素子(第2実施形態)を製造する工程を説明するための図である。It is a figure for demonstrating the process of manufacturing the semiconductor light-emitting device (2nd Embodiment) of this invention. 従来の半導体発光素子の構造を示す断面模式図である。It is a cross-sectional schematic diagram which shows the structure of the conventional semiconductor light-emitting device. 実施例の実験1の結果を示すグラフである。It is a graph which shows the result of Experiment 1 of an example. 透明導電層の熱処理効果を示すグラフである。It is a graph which shows the heat processing effect of a transparent conductive layer.

符号の説明Explanation of symbols

10a 10b 10c 10d 10e 10f 20 半導体発光素子
101 支持基板
102 n層
103 発光層
104 p層
105 p型電極
106 n型電極
107 第1の反射層
107a 第2の反射層
108 第1の透明導電層
108a 第2の透明導電層
109 絶縁膜
110 Al層
111 Au層
112 Ti層
113 透明導電層を形成する試料
114 透明導電層形成用ターゲット
115 マグネット
116 試料ホルダー
117 スパッタ粒子の経路
118 プラズマ
119 p層と第2の反射層との接触面
120 第2の透明導電層の第2の反射層側表面の凹凸構造
121 n層の支持基板側表面の凹凸構造
200 エッチングマスク層
201 レジスト膜
202 塩素を含むプラズマ
A1 A2 A3 A4 反射層により支持基板側へ反射される光の経路
B1 p型電極面で反射される光の経路
B2 発光層から素子側面へ漏れる光の経路
10a 10b 10c 10d 10e 10f 20 Semiconductor light emitting element 101 Support substrate 102 n layer 103 light emitting layer 104 p layer 105 p type electrode 106 n type electrode 107 first reflective layer 107a second reflective layer 108 first transparent conductive layer 108a Second transparent conductive layer 109 Insulating film 110 Al layer 111 Au layer 112 Ti layer 113 Sample 114 forming transparent conductive layer Target 115 for forming transparent conductive layer Magnet 116 Sample holder 117 Sputtered particle path 118 Plasma 119 p layer and first layer Contact surface 120 of the second reflective layer 120 Uneven structure 121 on the second reflective layer side surface of the second transparent conductive layer 200 Uneven structure 200 on the surface of the n-side support substrate Etching mask layer 201 Resist film 202 Plasma A1 containing chlorine A2 A3 A4 Path B1 of light reflected by the reflective layer toward the support substrate Light path B2 reflected from the p-type electrode surface Light path from the light emitting layer to the device side surface

Claims (9)

透光性を有する支持基板の一方の面に、n層、発光層、p層が順次積層され、且つn型電極を前記n層上に形成するための凹部を有するGaN系化合物半導体層を含む半導体発光素子であって、
前記凹部は、前記p層側を広い開口、前記n層側を狭い底面とする傾斜面を有し、少なくとも該傾斜面に前記発光層から放射される光を前記支持基板側へ反射するための反射層を有するものであり、
前記反射層は、前記n層から前記p層に亘って前記傾斜面に形成され、ITO、IZO、ZnO、In、SnOまたはCdOより構成されてなる透明導電層上に形成され、
前記凹部の形状が平面視で櫛型に形成されることにより、櫛型のp型電極と櫛型のn型電極を、互いに噛み込み状に構成されてなるものであることを特徴とする半導体発光素子。
A GaN-based compound semiconductor layer having a recess for forming an n-type electrode on the n-layer is sequentially formed on one surface of a light-transmitting support substrate. A semiconductor light emitting device,
The concave portion has an inclined surface having a wide opening on the p-layer side and a narrow bottom surface on the n-layer side, and reflects at least the light emitted from the light emitting layer to the supporting substrate side on the inclined surface. Having a reflective layer,
The reflective layer is formed on the inclined surface from the n layer to the p layer, and is formed on a transparent conductive layer made of ITO, IZO, ZnO, In 2 O 3 , SnO 2 or CdO,
The semiconductor is characterized in that the shape of the concave portion is formed in a comb shape in a plan view so that the comb-shaped p-type electrode and the comb-shaped n-type electrode are configured to be engaged with each other. Light emitting element.
前記p層と前記p型電極との間にも、前記発光層から放射される光を前記支持基板側へ反射するための第2の反射層を有するものである請求項1に記載の半導体発光素子。   2. The semiconductor light emitting device according to claim 1, further comprising a second reflective layer for reflecting light emitted from the light emitting layer toward the support substrate between the p layer and the p-type electrode. element. 前記第2の反射層は、第2の透明導電層を介して前記p層と電気的に接続しているものである請求項2に記載の半導体発光素子。   The semiconductor light emitting element according to claim 2, wherein the second reflective layer is electrically connected to the p layer via a second transparent conductive layer. 前記第2の透明導電層が、前記第2の反射層と前記p層の間の一部に介在している請求項3に記載の半導体発光素子。   4. The semiconductor light emitting element according to claim 3, wherein the second transparent conductive layer is interposed in a part between the second reflective layer and the p layer. 前記第2の透明導電層は、ITO、IZO、ZnO、In、SnOまたはCdOより構成されてなるものである請求項1、3または4に記載の半導体発光素子。 5. The semiconductor light emitting element according to claim 1, wherein the second transparent conductive layer is made of ITO, IZO, ZnO, In 2 O 3 , SnO 2, or CdO. 前記第2の透明導電層は、Ni、Pd、Pt、Cr、Mn、Ta、CuまたはFeを含む金属で構成されてなり、その厚みが20〜200ÅであるA層と、
ITO、IZO,ZnO、In、SnOまたはCdOで構成されてなるB層を有してなり、且つ
B層が前記第2の反射層と接しているものである請求項4または5に記載の半導体発光素子。
The second transparent conductive layer is made of a metal containing Ni, Pd, Pt, Cr, Mn, Ta, Cu or Fe, and has a thickness of 20 to 200 mm,
6. A B layer composed of ITO, IZO, ZnO, In 2 O 3 , SnO 2 or CdO, and the B layer is in contact with the second reflective layer. A semiconductor light-emitting device according to 1.
前記第2の透明導電層に係るB層は、前記第2の反射層側表面に凹凸構造を有するものである請求項6に記載の半導体発光素子。   The semiconductor light emitting element according to claim 6, wherein the B layer related to the second transparent conductive layer has a concavo-convex structure on the surface of the second reflective layer. 前記第1および/または第2の透明導電層には、p型ドーパントがドープされているものである請求項1、3〜7のいずれかに記載の半導体発光素子。   8. The semiconductor light emitting device according to claim 1, wherein the first and / or second transparent conductive layer is doped with a p-type dopant. 前記第1および/または第2の透明導電層中のp型ドーパント濃度は、反射層との接触面近傍よりも、他面側近傍の方が、大きくなっているものである請求項8に記載の半導体発光素子。   The p-type dopant concentration in the first and / or second transparent conductive layer is larger in the vicinity of the other surface side than in the vicinity of the contact surface with the reflective layer. Semiconductor light emitting device.
JP2006028267A 2003-05-27 2006-02-06 Semiconductor light-emitting element Pending JP2006128727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006028267A JP2006128727A (en) 2003-05-27 2006-02-06 Semiconductor light-emitting element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003149582 2003-05-27
JP2003187683 2003-06-30
JP2006028267A JP2006128727A (en) 2003-05-27 2006-02-06 Semiconductor light-emitting element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004092179A Division JP3818297B2 (en) 2003-05-27 2004-03-26 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2006128727A true JP2006128727A (en) 2006-05-18

Family

ID=36722986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028267A Pending JP2006128727A (en) 2003-05-27 2006-02-06 Semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2006128727A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438108C (en) * 2006-06-15 2008-11-26 厦门大学 P.N electrode of tree leaf vein-shaped high power gallium nitride LED chip
WO2009119640A1 (en) * 2008-03-26 2009-10-01 パナソニック電工株式会社 Semiconductor light emitting element and illuminating apparatus using the same
JP2012527116A (en) * 2009-05-11 2012-11-01 クリー インコーポレイテッド Semiconductor light-emitting diode having a reflective structure and manufacturing method thereof
US8741715B2 (en) 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US8940624B2 (en) 2012-04-19 2015-01-27 Seoul Semiconductor Co., Ltd. Method for producing P-type nitride semiconductor layer
US9484499B2 (en) 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US9680065B2 (en) 2015-03-26 2017-06-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
US9705287B2 (en) 2013-02-14 2017-07-11 Seoul Semiconductor Co., Ltd. Method of fabricating a P type nitride semiconductor layer doped with carbon
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438108C (en) * 2006-06-15 2008-11-26 厦门大学 P.N electrode of tree leaf vein-shaped high power gallium nitride LED chip
US8878245B2 (en) 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
US9484499B2 (en) 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US8643039B2 (en) 2007-11-14 2014-02-04 Cree, Inc. Lateral semiconductor Light Emitting Diodes having large area contacts
US9397266B2 (en) 2007-11-14 2016-07-19 Cree, Inc. Lateral semiconductor light emitting diodes having large area contacts
US8525204B2 (en) 2008-03-26 2013-09-03 Panasonic Corporation Semiconductor light emitting element and illuminating apparatus using the same
WO2009119640A1 (en) * 2008-03-26 2009-10-01 パナソニック電工株式会社 Semiconductor light emitting element and illuminating apparatus using the same
US8741715B2 (en) 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
JP2012527116A (en) * 2009-05-11 2012-11-01 クリー インコーポレイテッド Semiconductor light-emitting diode having a reflective structure and manufacturing method thereof
US8940624B2 (en) 2012-04-19 2015-01-27 Seoul Semiconductor Co., Ltd. Method for producing P-type nitride semiconductor layer
US9705287B2 (en) 2013-02-14 2017-07-11 Seoul Semiconductor Co., Ltd. Method of fabricating a P type nitride semiconductor layer doped with carbon
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US9680065B2 (en) 2015-03-26 2017-06-13 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same

Similar Documents

Publication Publication Date Title
JP2006128727A (en) Semiconductor light-emitting element
KR100631840B1 (en) Nitride semiconductor light emitting device for flip chip
US8580668B2 (en) Method of forming ohmic contact layer and method of fabricating light emitting device having ohmic contact layer
JP5332882B2 (en) Semiconductor light emitting device
WO2009084325A1 (en) Led element and method for manufacturing led element
US20070029561A1 (en) Omni-directional reflector and light emitting diode adopting the same
JP3818297B2 (en) Semiconductor light emitting device
JP5713856B2 (en) Light transmissive metal electrode, electronic device and optical element
JP2005210051A (en) Nitride semiconductor light emitting diode for flip chip
US20130203194A1 (en) Method for producing group iii nitride semiconductor light-emitting device
TW200849355A (en) Method for roughening an object surface
TW480753B (en) Nitride based semiconductor light emitting element
JP2011040739A (en) Vertical light emitting diode and manufacturing method of the same
WO2018038105A1 (en) Group iii nitride semiconductor light-emitting element
JP2006128726A (en) Semiconductor light-emitting element
CN109346564B (en) Manufacturing method of flip light-emitting diode chip
TW201332145A (en) Photonic device and method of manufacturing the same
JP5318353B2 (en) GaN-based LED element and light emitting device
JP2006019764A (en) Semiconductor light emitting device and its manufacturing method
JP2007504639A (en) Radiation emission semiconductor device
KR101239852B1 (en) GaN compound semiconductor light emitting element
KR20110139909A (en) Manufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device formed by the same
JP4620340B2 (en) Light emitting device and manufacturing method thereof
KR20130044909A (en) Light emitting device package and method of manufacturing the same
KR100751632B1 (en) Light emitting device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905