KR20100082607A - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20100082607A
KR20100082607A KR1020090001978A KR20090001978A KR20100082607A KR 20100082607 A KR20100082607 A KR 20100082607A KR 1020090001978 A KR1020090001978 A KR 1020090001978A KR 20090001978 A KR20090001978 A KR 20090001978A KR 20100082607 A KR20100082607 A KR 20100082607A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
semiconductor
intrinsic
intrinsic semiconductor
Prior art date
Application number
KR1020090001978A
Other languages
English (en)
Other versions
KR101573930B1 (ko
Inventor
이승윤
안세원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090001978A priority Critical patent/KR101573930B1/ko
Publication of KR20100082607A publication Critical patent/KR20100082607A/ko
Application granted granted Critical
Publication of KR101573930B1 publication Critical patent/KR101573930B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지에 관한 것으로서, 상기 태양 전지는 기판, 상기 기판 위에 형성되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있는 제1 진성 반도체층, 상기 제1 진성 반도체층 위에 형성되어 있는 제1 도핑층, 상기 제1 도핑층 위에 형성되어 있는 제2 진성 반도체층, 그리고 상기 제2 진성 반도체층 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 진성 반도체층과 상기 제1 도핑층의 굴절율은 서로 상이하다. 이로 인해, 제1 진성 반도체층과 제1 도핑층간의 굴절율 차이로 인해, 제1 진성 반도체층을 통과한 빛은 제1 진성 반도체층으로 재입사되어 태양 전지의 동작 효율이 향상된다.
태양전지, 박막, 탄뎀

Description

태양 전지 및 그 제조 방법 {SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원인 태양 에너지가 무한할 뿐만 아니라 수명이 길다는 장점이 있다.
태양전지는 원료 물질에 따라 크게 실리콘 태양 전지(silicon solar cell), 화합물 반도체 태양 전지(compound semiconductor solar cell) 및 적층형 태양 전지(tandem solar cell)로 구분되며, 실리콘 태양 전지가 주류를 이루고 있다.
일반적인 실리콘 태양 전지는 p형의 실리콘 반도체로 이루어진 기판과 n형 실리콘 반도체로 이루어진 에미터층을 포함하고, 기판과 에미터층의 계면에는 다이오드와 유사하게 p-n 접합이 형성되어 있다.
이와 같은 구조를 갖는 태양 전지에 태양 광이 입사되면, 광기전력 효과(photovoltaic effect)에 의해 n형 또는 p형의 불순물이 도핑된 실리콘 반도체에서 전자와 정공이 발생한다. 예를 들어, n형 실리콘 반도체로 이루어진 n형 반도 체 에미터층에서는 전자가 다수 캐리어(carrier)로 발생되고, p형 실리콘 반도체로 이루어진 p형 반도체 기판에서는 정공이 다수 캐리어로 발생된다. 광기전력 효과에 의해 발생된 전자와 정공은 각각 n형 반도체 에미터층과 p형 반도체 기판쪽으로 끌어 당겨져, 전면 전극과 후면 전극으로 이동하여 이들 전극들을 전선으로 연결하여 전력을 얻는다.
이러한 실리콘 태양 전지와 달리, 적층형 태양 전지는 광전 변환 효율을 높이기 위한 것으로, 서로 다른 광학 밴드갭(optical band gap)을 갖도록 반도체 구조를 형성한다. 즉, 태양광이 먼저 흡수되는 쪽에는 광학 밴드갭이 높은 반도체 물질(예를 들어, 비정질 실리콘)을 이용하여 형성된 반도체 구조인 제1 반도체 셀을 형성하여 주로 단파장을 빛을 흡수하고, 나중에 흡수되는 쪽에는 광학 밴드갭이 낮은 반도체 물질(예를 들어, 미세결정 실리콘)을 이용하여 형성된 반도체 구조인 제2 반도체 셀을 형성하여 주로 장파장 빛을 흡수하도록 한다.
또한, 적층형 태양 전지는 두 반도체 구조의 두께 차이로 발생하는 전류량 차이로 인한 전류 정합(current matching) 문제와 광 열화 현상으로 인한 태양 전지의 안정화 효율 등을 고려하여 두 반도체 구조 사이에 중간 반사층을 더 구비한다. 이로 인해, 제1 반도체 셀의 진성 반도체층의 두께를 얇게 하여 광 열화 현상을 감소시키면서 중간 반사층에 의해 재입사된 빛에 의해 발생하는 전류량을 증가시켜 전류 정합 문제를 해소함으로써, 태양 전지의 동작 효율을 높이고 있다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 구조를 간소하여 태양 전지의 제조 비용과 제조 시간을 줄이는 것이다.
본 발명의 한 특징에 따른 태양 전지는 기판, 상기 기판 위에 형성되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있는 제1 진성 반도체층, 상기 제1 진성 반도체층 위에 형성되어 있는 제1 도핑층, 상기 제1 도핑층 위에 형성되어 있는 제2 진성 반도체층, 그리고 상기 제2 진성 반도체층 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 진성 반도체층과 상기 제1 도핑층의 굴절율은 서로 상이하다.
상기 제1 진성 반도체층의 굴절율과 상기 제1 도핑층의 굴절율의 차이는 2 이상인 것이 좋다.
상기 제1 진성 반도체층의 굴절율이 상기 제1 도핑층의 굴절율보다 큰 것이 바람직하다.
상기 제1 도핑층은 제1 도전성 타입의 제1 반도체층과 상기 제1 전도성 타입과 반대인 제2 전도성 타입의 제2 반도체층을 포함하고, 상기 제1 진성 반도체층의 굴절율은 상기 제1 반도체층과 상기 제2 반도체층 중 적어도 하나의 굴절율과 상이한 것이 좋다.
상기 제1 진성 반도체층은 수소화된 비정질 실리콘(a-Si:H)로 이루어질 수 있다.
상기 제1 반도체층과 상기 제2 반도체층 중 적어도 하나는 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H)(여기서, 0<x<1, 0<y<1) 중 적어도 하나로 이루어질 수 있다.
상기 제2 진성 반도체층은 상기 제1 진성 반도체층과 다른 재료로 이루어질 수 있다.
상기 제2 진성 반도체층은 수소화된 미세 결정 실리콘(μc-Si:H)으로 이루어질 수 있다.
상기 특징에 따른 태양 전지는 상기 제1 전극 위에 형성되어 있고, 상기 제1 진성 반도체층을 사이에 두고 상기 제1 도핑층과 대향하며, 제1 도전성 타입 또는 제2 도전성 타입의 반도체층으로 이루어진 제2 도핑층과 상기 제2 전극 위에 형성되어 있고, 상기 제2 진성 반도체층을 사이에 두고 상기 제1 도핑층과 대향하며, 제2 도전성 타입 또는 제1 전도성 타입의 반도체층으로 이루어진 제3 도핑층을 더 포함할 수 있다.
상기 특징에 따른 태양 전지는 상기 제3 도핑층과 상기 제2 전극 사이에 형성된 반사층을 더 포함할 수 있다.
상기 기판은 투명한 기판인 것이 좋다.
본 발명의 다른 특징에 따른 태양 전지는 기판, 상기 기판 위에 형성되어 있는 제1 전극, 상기 제1 전극 위에 형성되어 있고, 제1 진성 반도체층, 상기 제1 진성 반도체층을 사이에 두고 형성되며 서로 다른 도전성 타입을 갖는 제1 반도체층 및 제2 반도체층을 포함하는 제1 반도체 셀, 상기 제1 반도체 셀 위에 형성되어 있고, 제2 진성 반도체층, 상기 제2 진성 반도체층을 사이에 두고 형성되며 서로 다른 도전성 타입을 갖는 제3 반도체층 및 제4 반도체층을 포함하는 제2 반도체 셀, 그리고 상기 반도체 셀 위에 형성되어 있는 제2 전극을 포함하고, 상기 제1 진성 반도체층의 제1 굴절율은 상기 제2 반도체층과 상기 제3 반도체층 중 적어도 하나의 제2 굴절율과 상이하다.
상기 제1 굴절율이 상기 제2 굴절율보다 큰 것이 바람직하다.
상기 제1 굴절율과 상기 제2 굴절율의 차이는 2 이상인 것이 좋다.
상기 제1 진성 반도체층은 수소화된 비정질 실리콘(a-Si:H)로 이루어질 수 있다.
상기 제2 반도체층과 상기 제3 반도체층 중 적어도 하나는 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H)(여기서, 0<x<1, 0<y<1) 중 적어도 하나로 이루어질 수 있다.
상기 제2 진성 반도체층은 수소화된 미세 결정 실리콘(μc-Si:H)으로 이루어질 수 있다.
상기 제3 반도체층은 상기 제2 반도체층 위에 형성될 수 있다.
본 발명의 또 다른 특징에 따른 태양 전지의 제조 방법은, 기판 위에 제1 전극을 형성하는 단계, 상기 제1 전극 위에 제1 도전성 타입의 제1 반도체 도핑층, 제1 진성 반도체층 및 제1 도전성 타입과 다른 제2 도전성 타입의 제2 반도체 도핑 층을 구비한 제1 반도체 셀을 형성하는 단계, 상기 제1 반도체 셀 위에 상기 제1 도전성 타입의 제3 반도체 도핑층, 제2 진성 반도체층 및 상기 제2 도전성 타입의 제4 반도체 도핑층을 구비한 제2 반도체 셀을 형성하는 단계, 그리고 상기 제2 반도체 셀 위에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 진성 반도체층과 상기 제2 및 제3 반도체 도핑층 중 적어도 하나의 굴절율은 서로 상이하다.
상기 제1 진성 반도체층의 굴절율이 상기 제2 및 제3 반도체 도핑층 중 적어도 하나보다 큰 것이 좋다.
상기 굴절율 차이는 약 2 이상인 것이 좋다.
상기 제1 진성 반도체층은 수소화된 비정질 실리콘(a-Si:H)로 이루어질 수 있다.
상기 제2 반도체 도핑층과 상기 제3 반도체 도핑층 중 적어도 하나는 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H)(여기서, 0<x<1, 0<y<1) 중 적어도 하나로 이루어지는 것이 좋다.
본 발명의 특징에 따르면, 제1 진성 반도체층과 제1 도핑층간의 굴절율 차이로 인해, 제1 진성 반도체층을 통과한 빛은 제1 진성 반도체층으로 재입사되어 태양 전지의 동작 효율이 향상된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예인 태양 전지에 대하여 설명한다.
먼저, 도 1을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 부분 단면도이다.
도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지는 적층형 태양 전지(tandem solar cell)로서, 특히 기판(110)을 통해 빛이 입사되는 상 판(superstrate)형 구조이다.
이를 좀더 자세히 살펴보면 다음과 같이, 유리나 투명 플라스틱 등으로 이루어진 기판(110), 기판(110) 위에 형성된 도전성 투명 전극층(transparent conductive oxide, TCO)(120), 투명 전극층(120) 위에 형성된 제1 반도체 셀(130), 제1 반도체 셀(130) 위에 형성된 제2 반도체 셀(140), 제2 반도체 셀(140) 위에 형성된 후면 반사층(150), 그리고 후면 반사층(150) 위에 형성된 후면 전극(160)을 구비한다. 이때, 투명 전극층(120)는 전면 전극층으로서 제1 전극이라고 하며, 후면 전극(160)은 제2 전극이라 한다.
도전성 투명 전극층(120)은 기판(110)의 전체 면에 형성되어 있으면, 제1 반도체 셀(130)과 전기적으로 연결되어 있다. 따라서 도전성 투명 전극층(120)은 빛에 의해 생성된 캐리어 중 하나, 예를 들어 정공을 수집하여 출력한다. 본 실시예에서, 도전성 투명 전극층(120)은 또한 반사 방지막의 기능도 수행한다.
도전성 투명 전극층(120)의 상부 표면은 랜덤(random)한 피라미드 구조를 갖는 복수 개의 요철(121)을 구비한 텍스처링 표면(texturing surface)을 구비하고 있다. 이와 같이, 도전성 투명 전극층(120)의 표면을 텍스처링함에 따라 도전성 투명 전극층의 빛 반사도를 감소시키고, 피라미드 구조에서 복수 번의 입사와 반사 동작이 행해져 태양 전지 내부에 빛이 갇히게 되어 빛의 흡수율이 증가되므로, 태양 전지의 효율이 향상된다. 이때 형성되는 요철(121)의 높이는 약 1㎛ 내지 10㎛일 수 있다.
이러한 도전성 투명 전극층(120)은 대부분의 빛이 통과하며 전기가 잘 흐를 수 있도록 높은 광 투과도와 높은 전기 전도도가 요구된다. 이러한 도전성 투명 전극층(120)은 인듐 틴 옥사이드(indium tin oxide: ITO), 주석계 산화물(SnO2 등), AgO, ZnO-(Ga2O3 또는 Al2O3), 플루오린 틴 옥사이드(fluorine tin oxide: FTO) 및 이들의 혼합물로 이루어진 군에서 선택되는 것으로 형성될 수 있다. 도전성 투명 전극층(120)의 비저항 범위는 약 10-2Ω-㎝ 내지 10-11Ω-㎝일 수 있다.
제1 반도체 셀(130)은 수소화된 비정질 실리콘(hydrogenated amorphous silicon: a-Si:H)을 이용하는 비정질 실리콘 셀로서, 약 1.7eV의 광학 밴드갭을 갖고 근자외선, 보라, 파랑 등과 같은 단파장 대역의 빛을 주로 흡수한다.
이러한 제1 반도체 셀(130)은 도전성 투명 전극층(120) 위에 순차적으로 형성된 제1 도전성 타입의 반도체층인, 예를 들어 p형인 제1 p형 반도체층(131), 제1 진성 반도체층(132), 그리고 제1 도전성 타입과 반대인 제2 도전성 타입의 반도체층인, 예를 들어 n형인 제1 n형 반도체층(133)을 구비한다.
제1 p형 반도체층(131)은 실리콘(Si)을 포함한 원료 가스에 붕소, 갈륨, 인듐 등과 같은 3가 원소의 분순물을 포함하는 가스를 혼합하여 형성될 수 있다. 본 실시예에서 제1 p형 반도체층(11)은 실리콘 카바이드(SiC)나 a-Si:H로 형성될 수 있다.
제1 진성 반도체층(132)은 캐리어의 재결합율을 줄이고 광을 흡수하기 위한 것이다. 이로 인해, 제1 진성 반도체층(132)은 인가되는 단파장 대역의 빛을 주로 흡수하여, 전자와 정공과 같은 캐리어가 이곳에서 주로 생성한다. 이러한 제1 진 성 반도체층(132)은 a-Si:H로 형성될 수 있고, 약 200nm 내지 300nm의 두께를 가질 수 있다.
제1 n형 반도체층(133)은 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 가스를 혼합하여 형성될 수 있다. 본 실시예에서, 제1 n형 반도체층(133)은 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H) (여기서, 0<x<1, 0<y<1) 중 하나로 형성된다.
이러한 제1 반도체 셀(130)은 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD))에 의해 형성될 수 있다.
제1 반도체 셀(130)의 제1 p형 및 n형 반도체층(131, 132)과 같은 도핑층은 제1 진성 반도체층(132)을 사이에 두고 p-n 접합을 형성하고, 이로 인한 광기전력 효과(photovoltatic effect)의하여 광 흡수층인 제1 진성 반도체층(132)에서 생성된 전자와 정공은 접촉 전위차에 의해 분리되어 서로 다른 방향으로 이동된다. 예를 들어, 정공은 제1 p형 반도체층(131)을 통해 도전성 투명 전극층(120)쪽으로 이동하고, 전자는 제1 n형 반도체층(133)을 통해 후면 전극(160)쪽으로 이동한다.
제2 반도체 셀(140)은 수소화된 미세결정 실리콘(hydrogenated micro-crystalline silicon, μc- Si:H)을 이용한 미세 결정 실리콘 셀로서, 약 1.1eV의 광학 밴드갭을 갖고 적색에서 근적외선까지의 장파장 대역의 빛을 주로 흡수한다.
이러한 제2 반도체 셀(140)은 제1 반도체 셀(130)과 유사하게 제1 n형 반도체층(133) 위에 순차적으로 형성된 제2 p형 반도체층(141), 제2 진성 반도체층(142), 그리고 제2 n형 반도체층(143)을 구비하며, 이들 층(141-143)은 제1 반도체 셀(130)과 동일하게 PECVD와 같은 CVD로 형성될 수 있다.
제2 p형 반도체층(141)은 제1 p형 반도체층(131)과 유사하게 실리콘을 포함한 원료 가스에 붕소, 갈륨, 인듐 등과 같은 3가 원소의 분순물을 포함하는 가스를 혼합하여 형성된다. 본 실시예에서, 제2 p형 반도체층(141)은 μc-SiOx:H로, μc-SiNx:H 및 μc-SiOxNy:H 중 하나로 형성된다.
제2 진성 반도체층(142)는 제1 진성 반도체층(131)과 유사하게 캐리어의 재결합율을 줄이고 광을 흡수하기 위한 것이다. 이로 인해, 제2 진성 반도체층(142)은 인가되는 장파장 대역의 빛을 주로 흡수하여 전자와 전공을 이곳에서 주로 생성한다. 본 실시예에서, 제2 진성 반도체층(142)은 μc- Si:H로 형성되며, 약 1500nm 내지 2000nm의 두께를 가질 수 있다.
제2 n형 반도체층(143)는 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 가스를 혼합하여 형성될 수 있다. 본 실시에에서, 제2 n형 반도체층(143)은 μc-Si:H나 a-Si:H로 형성될 수 있다.
제1 반도체 셀(130)과 유사하게, 제2 반도체 셀(140)의 제2 p형 및 n형 반도체층(141, 142)의 도핑층은 제2 진성 반도체층(142)을 사이에 두고 p-n 접합을 형성하고, 이로 인하여 생성된 정공은 제2 p형 반도체층(141)을 통해 도전성 투명 전 극층(120)쪽으로 이동하여 수집되고, 생성된 전자는 제2 n형 반도체층(143)을 통해 후면 전극(160)쪽으로 이동하여 수집된다.
본 실시예에서, 제1 반도체 셀(130)의 제1 n형 반도체층(133)과 제2 반도체 셀(140)의 제2 p형 반도체층(141)의 적어도 하나의 굴절율은 제1 반도체 셀(130)의 제1 진성 반도체층(132)보다 작다. 예를 들어, 제1 반도체 셀(130)의 제1 n형 반도체층(133)과 제2 반도체 셀(140)의 제2 p형 반도체층(141)의 굴절율은 약 2 내지 2.5이고, 제1 반도체 셀(130)의 제1 진성 반도체층(132)의 굴절율은 약 4일 수 있다. 이미 설명한 것처럼, 이러한 굴절율 차이를 생성하기 위해 제1 n형 반도체층(133)과 제2 p형 반도체층(141) 중 적어도 하나는 μc-SiOx:H, μc-SiNx:H 및 μc-SiOxNy:H 중 하나로 형성된다.
후면 반사층(back reflector, 150)은 제2 반도체 셀(140)을 통과한 빛을 제2 반도체 셀(140)쪽으로 반사시켜, 제2 반도체 셀(140)의 동작 효율을 향상시키는 것이다. 이러한 후면 반사층(150)은 ZnO와 같은 투명한 도전성 물질로 형성되어 있다.
후면 전극(160)은 후면 반사층(150) 전체 면 위에 형성되어 있으며, 전기적으로 하부셀(140)의 제2 n형 반도체층(143)과 연결되어 있다. 이러한 후면 전극(160)은 p-n 접합을 통해 생성된 캐리어 중 전자를 수집하여 출력한다.
후면 전극(50)은 전도성 금속 물질로 이루어져 있다.
도 2a 내지 도 2e를 참고로 하여, 이러한 구조를 갖는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법에 대하여 설명한다.
도 2a 내지 도 2e는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 공정도이다.
먼저, 도 2a에 도시한 것처럼, 유리나 플라스틱과 같은 투명한 재료로 이루어진 기판(110) 위에 도전성 투명 전극층(120)을 형성한다. 도전성 투명 전극층(20)은 도전성 투명 전극 형성용 페이스트를 기판(110) 상에 도포한 후 열처리하여 형성하거나 스퍼터링 공정 등을 이용한 증착법 또는 도금법 등의 공정을 통해 형성될 수 있다. 도전성 투명 전극층(120)은 인듐 틴 옥사이드(indium tin oxide: ITO), 주석계 산화물(SnO2 등), AgO, ZnO-(Ga2O3 또는 Al2O3), 플루오린 틴 옥사이드(fluorine tin oxide: FTO) 및 이들의 혼합물로 이루어진 군에서 선택되는 것으로 형성될 수 있다.
다음, 도 2b에 도시한 것처럼, 도전성 투명 전극층(120)의 표면을 텍스처링하여 도전성 투명 전극층(120)에 복수의 요철(121)을 형성한다.
텍스처링은 예를 들어 약 0.5%의 염화 수소(HCl)와 같은 식각 용액에 약 15초간 표면 식각 용액이 담긴 욕조(bath)에 일정 시간 동안 반도체 기판(100)을 담가 놓은 것으로 이루어질 수 있고, 식각 용액과 접촉한 도전성 투명 전극층(120)의 표면이 식각되어 랜덤한 피라미드 구조 등을 갖는 요철(121)이 형성된다.
이때, 요철(121)은 투명 전극층(120)의 결정 방향에 따른 식각 속도의 차이에 의해 생성된다. 형성되는 요철(121)의 높이, 즉 각 피라미드 구조의 높이는 식각 용액의 농도, 식각 시간 등에 따라 가변되며, 약 1㎛ 내지 10㎛일 수 있다.
다음, 도 2c에 도시한 것처럼, PECVD와 같은 CVD를 이용하여 제1 p형 반도체층(131), 제1 진성 반도체층(132) 및 제1 n형 반도체층(133)을 차례로 형성하여 제1 반도체 셀(130)을 형성한다. 이때, 실리콘(Si)을 포함하는 원료 가스에 불순물의 종류를 변경하여 제1 p형 반도체층(131), 제1 진성 반도체층(132) 및 제2 n형 반도체층(133)을 형성한다. 이때, 사용되는 원료 가스는 SiH4, Si2H6, Si3H8 등의 가스를 사용할 수 있고, 이런 원료 가스를 분해하기 위한 플라즈마 형성을 위한 가스로는 H2, He 등을 사용할 수 있다. 또한, p형 불순물을 위한 가스로는 붕소(B)와 같은 3가 원소를 포함하는 가스(B2H6)를 혼합하며, n형 불순물을 위한 가스로는 인(P)과 같은 5가 원소를 포함하는 가스(PH3)를 혼합한다.
SiC로 이루어진 제1 p형 반도체층(131)을 형성하기 위한 한 예로서, SiH4의 원료 가스에 H2와 p형 불순물 형성을 위한 B2H6와 CH4를 더한 혼합 가스를 준비한 후 약 0.5 Torr 내지 1 Torr의 압력 하에서 약 20W 내지 100W의 고주파(radio frequency) 전력으로 PECVD를 행한다. 이때, 도전성 투명 전극층(120)을 구비한 반도체 기판 온도는 약 200℃일 수 있다.
또한, a-Si:H로 이루어진 제1 진성 반도체층(132)을 형성하기 위한 한 예로서, SiH4의 원료 가스에 H2을 혼합하여 약 0.3 Torr 내지 2 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를 행한다. 이때의 반도체 기판 온도 또한 약 200℃일 수 있다.
본 실시예에서, 제1 n형 반도체층(133)은 μc-SiOx:H, μc-SiNx:H, μc-SiOxNy:H(여기서, 0<x<1, 0<y<1) 중 하나로 형성된다.
제1 n형 반도체층(133)이 μc-SiO:H로 형성될 경우, SiH4의 원료 가스에 H2, CH4, PH3 및 CO2를 혼합하여 약 0.5 Torr 내지 1 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를 행한다. 또한 제1 n형 반도체층(133)이 μc-SiN:H로 형성될 경우, SiH4의 원료 가스에 H2, CH4, PH3 및 N2를 혼합하여 약 0.5 Torr 내지 1 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를 행하고, 제1 n형 반도체층(133)이 mc-SiN:H로 형성될 경우, SiH4의 원료 가스에 H2, CH4, PH3, CO2 및 N2를 혼합하여 약 0.5 Torr 내지 1 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를. 모든 경우의 반도체 기판 온도는 약 180℃일 수 있다,
다음, 도 2d에 도시한 것처럼, 제1 반도체 셀(130) 위에 제2 p형 반도체층(141), 제2 진성 반도체층(142) 및 제2 n형 반도체층(143)을 차례로 형성하여, 제2 반도체 셀(140)을 완성한다.
제1 반도체 셀(130)과 동일하게, 실리콘(Si)을 포함하는 원료 가스에 불순물의 종류를 변경하여 제2 p형 반도체층(141), 제2 진성 반도체층(142) 및 제2 n형 반도체층(143)을 형성할 수 있다.
제2 p형 반도체층(141)은 μc-SiOx:H로, μc-SiNx:H 및 μc-SiOxNy:H 중 하 나로 형성된다.
제2 p형 반도체층(141)이 μc-SiO:H로 형성될 경우, SiH4의 원료 가스에 H2와 B2H6을 혼합하여 약 0.5 Torr 내지 1 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를 행하여 형성한다. 또한 제2 p형 반도체층(141)을 μc-SiN:H로 형성할 경우, SiH4의 원료 가스에 H2, B2H6 및 N2를 혼합하여 약 0.5 Torr 내지 1 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를 행하고, 제2 p형 반도체층(141)이 μc-SiN:H로 형성될 경우, SiH4의 원료 가스에 H2, B2H6, CO2 및 N2를 혼합하여 약 0.5 Torr 내지 1 Torr의 압력 하에서, 약 20 내지 100W의 고주파 전력으로 PECVD를 행하여 형성한다. 모든 경우, 기판 온도는 약 180℃일 수 있다.
또한, μc-Si:H로 형성된 제2 진성 반도체층(142)을 형성하기 위한 한 예로서, SiH4의 원료 가스에 H2을 혼합하여 약 0.2 Torr 내지 1 Torr의 압력 하에서, 약 100W 내지 200W의 고주파 전력으로 PECVD를 행한다. 이때, 기판 온도는 약 180℃일 수 있다.
본 실시예에서, a-Si:H로 형성된 제2 n형 반도체층(143)을 형성하기 위해, SiH4의 원료 가스에 H2와 PH3을 혼합하여 약 0.5Torr 내지 1 Torr의 압력 하에서, 약 20W 내지 100W의 고주파 전력으로 PECVD를 행한다. 이때, 기판 온도는 약 180℃일 수 있다.
다음, 도 2e에 도시한 것처럼, 제2 반도체 셀(140) 위에 후면 반사층(150)을 형성한다. 후면 반사층(150)은 ZnO와 같은 투명한 도전성 물질로 형성될 수 있다.
후면 반사층(150) 위에 후면 전극(160)을 형성하여 태양 전지를 완성한다(도 1). 후면 전극은 도전성 금속 물질로 이루어지며, 그 형성 방법에 따라 다양한 물질로 형성될 수 있다. 예를 들어, 스크린 인쇄법으로 후면 전극(50)을 제조할 경우, 은(Ag), 알루미늄(Al) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있고, 잉크젯이나 디스펜싱법(dispensing)으로 제조할 경우 니켈(Ni), 은(Ag) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다. 또한 도금법으로 후면 전극(50)을 형성할 때 니켈(Ni), 구리(Cu), 은(Ag) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있고, 증착법으로 후면 전극(50)을 형성할 때에는 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag), 티타늄(Ti), 납(Pd), 크롬(Cr), 텅스턴(W) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다. 또한 스크린 인쇄법으로 후면 전극(50)을 형성할 경우, 은(Ag)과 도전성 고분자의 혼합물을 사용할 수 있다.
본 실시예에서, 제1 진성 반도체층(132)와 제2 진성 반도체층(142)은 각각 a-Si:H와 μc-Si:H로 서로 다른 물질로 형성되어 있지만, 이와는 달리 동일한 물질로 형성될 수 있다.
이와 같이, 본 실시예에 따른 적층형 태양 전지는 제1 반도체 셀(130)의 제1 n형 반도체층(133)과 제2 반도체 셀(140)의 제2 p형 반도체층(141) 중 적어도 하나를 μc-SiOx:H, μc-SiNx:H, μc-SiOxNy:H (0<x<1, 0<y<1) 중 적어도 하나로 형 성하여, 제1 반도체 셀(130)의 제1 진성 반도체층(132)의 제1 굴절율과 제1 반도체 셀(130)의 제1 n형 반도체층(133) 및 제2 반도체 셀(140)의 제2 p형 반도체층(141) 중 하나의 제2 굴절율은 서로 상이하게 된다. 즉, 제1 굴절율보다 제2 굴절율이 작다. 예를 들어, 제1 굴절율은 약 4이고, 제2 굴절율은 약 2 내지 2.2로서, 제1 및 제2 굴절율 차이가 약 2 이상 크게 발생한다.
이러한 굴절율 차이로 인해, 제1 반도체 셀(130)을 통과한 빛은 제1 n형 반도체층(133)과 제2 p형 반도체층(141)에 의해 반사되어 다시 제1 반도체 셀(130)쪽으로 재입사되므로, 제1 반도체 셀(130)에서 생성되는 전류량이 증가된다.
다음 [표 1]를 참고로 하여 제1 n형 반도체층(133)과 제2 p형 반도체층(141)을 모두 μc-Si:H으로 형성한 종래의 경우와 비교하여, 본 발명의 한 실시예에 따라 제1 n형 반도체층(133)과 제2 p형 반도체층(141) 중 적어도 하나를 μc-SiO:H, μc-SiN:H 및 μc-SiON:H 중 적어도 하나로 형성할 경우 태양 전지의 안정화 효율의 변화를 살펴본다. 이때, 제1 n형 반도체층(133)과 제2 p형 반도체층(141)중 적어도 하나의 층으로 사용된 μc-SiO:H, μc-SiN:H 및 μc-SiON:H은 각각 전도도가 약 10-1S/㎝ 내지 101S/㎝가 되도록 증착 조건, 예를 들어, 증착 가스의 유량비, 압력, 고주파 전력의 세기 등을 최적화시켰고, 제조된 태양 전지의 각 층의 두께는 태양 전지의 동작 효율을 최대화하기 위해 최적화되었다. 특히 제1 반도체 셀(130)과 제2 반도체 셀(140)의 전류 밀도를 맞추는 전류 정합을 위해 흡수층인 제1 및 제2 진성 반도체층(132, 142)의 두께를 최적화하였다.
샘플 번호 제1 반도체 셀의
제1 n형 반도체층		 제2 반도체 셀의
제2 p형 반도체층 		태양전지 안정화효율
(샘플 1 기준)
1 μc-Si:H μc-Si:H 1
2 μc- SiOx:H μc-Si:H 1.02
3 μc-Si:H μc-SiOx:H 1.06
4 μc-SiOx:H μc-SiOx:H 1.1
5 μc-SiNx:H μc-Si:H 1.03
6 μc-Si:H μc-SiNx:H 1.07
7 μc-SiNx:H μc-SiNx:H 1.09
8 μc-SiON:H μc-Si:H 1.02
9 μc-Si:H μc-SiON:H 1.07
10 μc-SiON:H μc-SiON:H 1.13
[표 1]에 도시한 것처럼, 제1 n형 반도체층(133)과 제2 p형 반도체층(141) 모두를 μc-Si:H으로 형성한 종래의 경우와 비교할 때, 제1 n형 반도체층(133)과 제2 p형 반도체층(141)중 적어도 하나를 μc-SiOx:H, μc-SiNx:H 및 μc-SiON:H 중 적어도 하나로 형성하여 태양 전지를 제조할 때 태양 전지의 안정화 효율이 향상됨을 알 수 있었다.
이를 좀더 상세히 살펴보면, 종래의 경우와 비교할 때, 제1 반도체 셀(130)의 제1 n형 반도체층(133)만을 μc-SiOx:H, μc-SiNx:H 및 μc-SiON:H 중 하나로 형성할 때(샘플: 1, 5 및 8)보다 제2 반도체 셀(140)의 제2 p형 반도체층(141)만을 μc-SiOx:H, μc-SiNx:H 및 μc-SiON:H 중 하나로 형성할 때(샘플: 3, 6 및 9), 태양 전지의 안정화 효율을 높았고, 제1 n형 반도체층(133)과 제2 p형 반도체층(141) 모두를 μc-SiOx:H, μc-SiNx:H 및 μc-SiON:H 중 하나로 형성할 때(샘플: 4, 7 및 10) 태양 전지의 안정화 효율이 제일 크게 향샹됨을 알 수 있었다.
결국, 제1 n형 반도체층(133) 및 제2 p형 반도체층(141) 모두 중간 반사층 역할을 할 때, 제1 반도체 셀(130)로 재입사되는 빛의 양도 최대가 되고 개방 전압(voltage of open circuit, Voc)의 증가 효과 또한 최대로 되므로, 태양 전지의 안정화 효율이 최대로 향상됨을 알 수 있었다.
이와 같이, 제1 반도체 셀(130)의 진성 반도체층(132)의 굴절율보다 작은 굴절율을 갖도록 제1 n형 반도체층(133) 및 제2 p형 반도체층(141) 중 적어도 하나를 형성하여, 제1 반도체 셀(130)을 통과한 빛은 제1 n형 반도체층(133) 및 제2 p형 반도체층(141) 중 적어도 하나에 의해 반사되어 제1 반도체 셀(130)로 쪽으로 재입사된다. 결국, 제1 반도체 셀(130)과 제2 반도체 셀(140)의 전류 정합을 실현하고, 광 열화 현상을 줄이기 위해, 별도의 제1 반도체 셀(130)과 제2 반도체 셀(140) 사이에 별도의 중간 반사층에 형성되었던 중간 반사층의 기능이 제1 n형 반도체층(133) 및 제2 p형 반도체층(141) 중 적어도 하나에 의해 실현되므로, 중간 반사층이 불필요하게 된다.
이로 인해, 적층형 태양 전지의 구조가 간단해진다. 또한 중간 반사층을 형성하는 공정이 불필요하므로, 적층형 태양 전지의 제조 공정이 단순화되고, 제조 비용 또한 역시 절감된다.
본 발명의 한 실시예에서는 투명한 기판(110) 위에 두 개의 반도체 셀이 순차적으로 형성된 상판형 구조를 기초로 하여 설명하였지만, 본 발명의 실시예는 금속의 기판 위에 제1 반도체 셀과 제2 반도체 셀이 형성되어 있고, 금속 기판의 반대 방향으로 빛이 입사되는 하판(substrate) 구조에도 물론 적용된다. 또한, 본 발명의 실시예는 세 개 이상의 반도체 셀을 구비하는 태양 전지에도 적용 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 부분 단면도이다.
도 2a 내지 도 2e는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 공정도이다.
*도면 부호에 대한 설명*
110: 기판 120: 도전성 투명 전극층
130, 140: 반도체 셀 131, 141: p형 반도체층
132, 142: 진성 반도체층 133, 143: n형 반도체층
150: 후면 반사층 160: 후면 전극

Claims (23)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있는 제1 진성 반도체층,
    상기 제1 진성 반도체층 위에 형성되어 있는 제1 도핑층,
    상기 제1 도핑층 위에 형성되어 있는 제2 진성 반도체층, 그리고
    상기 제2 진성 반도체층 위에 형성되어 있는 제2 전극을 포함하고,
    상기 제1 진성 반도체층과 상기 제1 도핑층의 굴절율은 서로 상이한 태양 전지.
  2. 제1항에서,
    상기 제1 진성 반도체층의 굴절율이 상기 제1 도핑층의 굴절율보다 큰 태양 전지.
  3. 제2항에서,
    상기 제1 진성 반도체층의 굴절율과 상기 제1 도핑층의 굴절율의 차이는 2 이상인 태양 전지.
  4. 제1항에서,
    상기 제1 도핑층은 제1 도전성 타입의 제1 반도체층과 상기 제1 전도성 타입과 반대인 제2 전도성 타입의 제2 반도체층을 포함하고,
    상기 제1 진성 반도체층의 굴절율은 상기 제1 반도체층과 상기 제2 반도체층 중 적어도 하나의 굴절율과 상이한 태양 전지.
  5. 제4항에서,
    상기 제1 진성 반도체층은 수소화된 비정질 실리콘(a-Si:H)로 이루어져 있는 태양 전지.
  6. 제5항에서,
    상기 제1 반도체층과 상기 제2 반도체층 중 적어도 하나는 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H)(여기서, 0<x<1, 0<y<1) 중 적어도 하나로 이루어져 있는 태양 전지.
  7. 제4항에서,
    상기 제2 진성 반도체층은 상기 제1 진성 반도체층과 다른 재료로 이루어져 있는 태양 전지.
  8. 제7항에서,
    상기 제2 진성 반도체층은 수소화된 미세 결정 실리콘(μc-Si:H)으로 이루어져 있는 태양 전지.
  9. 제5항에서,
    상기 제1 전극 위에 형성되어 있고, 상기 제1 진성 반도체층을 사이에 두고상기 제1 도핑층과 대향하며, 제1 도전성 타입 또는 제2 도전성 타입의 반도체층으로 이루어진 제2 도핑층과 상기 제2 전극 위에 형성되어 있고, 상기 제2 진성 반도체층을 사이에 두고 상기 제1 도핑층과 대향하며, 제2 도전성 타입 또는 제1 전도성 타입의 반도체층으로 이루어진 제3 도핑층을 더 포함하는 태양 전지.
  10. 제9항에서,
    상기 제3 도핑층과 상기 제2 전극 사이에 형성된 반사층을 더 포함하는 태양 전지.
  11. 제1항에서,
    상기 기판은 투명한 기판인 태양 전지.
  12. 기판,
    상기 기판 위에 형성되어 있는 제1 전극,
    상기 제1 전극 위에 형성되어 있고, 제1 진성 반도체층, 상기 제1 진성 반도 체층을 사이에 두고 형성되며 서로 다른 도전성 타입을 갖는 제1 반도체층 및 제2 반도체층을 포함하는 제1 반도체 셀,
    상기 제1 반도체 셀 위에 형성되어 있고, 제2 진성 반도체층, 상기 제2 진성 반도체층을 사이에 두고 형성되며 서로 다른 도전성 타입을 갖는 제3 반도체층 및 제4 반도체층을 포함하는 제2 반도체 셀, 그리고
    상기 반도체 셀 위에 형성되어 있는 제2 전극을 포함하고,
    상기 제1 진성 반도체층의 제1 굴절율은 상기 제2 반도체층과 상기 제3 반도체층 중 적어도 하나의 제2 굴절율과 상이한 태양 전지.
  13. 제12항에서,
    상기 제1 굴절율이 상기 제2 굴절율보다 큰 태양 전지.
  14. 제13항에서,
    상기 제1 굴절율과 상기 제2 굴절율의 차이는 2 이상인 태양 전지.
  15. 제14항에서,
    상기 제1 진성 반도체층은 수소화된 비정질 실리콘(a-Si:H)로 이루어져 있는 태양 전지.
  16. 제15항에서,
    상기 제2 반도체층과 상기 제3 반도체층 중 적어도 하나는 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H)(여기서, 0<x<1, 0<y<1) 중 적어도 하나로 이루어져 있는 태양 전지.
  17. 제16항에서,
    상기 제2 진성 반도체층은 수소화된 미세 결정 실리콘(μc-Si:H)으로 이루어져 있는 태양 전지.
  18. 제12항에서,
    상기 제3 반도체층은 상기 제2 반도체층 위에 형성되어 있는 태양 전지.
  19. 기판 위에 제1 전극을 형성하는 단계,
    상기 제1 전극 위에 제1 도전성 타입의 제1 반도체 도핑층, 제1 진성 반도체층 및 제1 도전성 타입과 다른 제2 도전성 타입의 제2 반도체 도핑층을 구비한 제1 반도체 셀을 형성하는 단계,
    상기 제1 반도체 셀 위에 상기 제1 도전성 타입의 제3 반도체 도핑층, 제2 진성 반도체층 및 상기 제2 도전성 타입의 제4 반도체 도핑층을 구비한 제2 반도체 셀을 형성하는 단계, 그리고
    상기 제2 반도체 셀 위에 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 진성 반도체층과 상기 제2 및 제3 반도체 도핑층 중 적어도 하나의 굴절율은 서로 상이한 태양 전지의 제조 방법.
  20. 제19항에서,
    상기 제1 진성 반도체층의 굴절율이 상기 제2 및 제3 반도체 도핑층 중 적어도 하나보다 큰 태양 전지의 제조 방법.
  21. 제20항에서,
    상기 굴절율 차이는 약 2 이상인 태양 전지의 제조 방법.
  22. 제21항에서,
    상기 제1 진성 반도체층은 수소화된 비정질 실리콘(a-Si:H)로 이루어져 있는 태양 전지의 제조 방법.
  23. 제22항에서,
    상기 제2 반도체 도핑층과 상기 제3 반도체 도핑층 중 적어도 하나는 수소화된 미세 결정 실리콘 산화물(μc-SiOx:H), 수소화된 미세 결정 실리콘 질화물(μc-SiNx:H) 및 수소화된 미세 결정 실리콘 산화 질화물(μc-SiOxNy:H)(여기서, 0<x<1, 0<y<1) 중 적어도 하나로 이루어져 있는 태양 전지의 제조 방법.
KR1020090001978A 2009-01-09 2009-01-09 태양 전지 및 그 제조 방법 KR101573930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090001978A KR101573930B1 (ko) 2009-01-09 2009-01-09 태양 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001978A KR101573930B1 (ko) 2009-01-09 2009-01-09 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100082607A true KR20100082607A (ko) 2010-07-19
KR101573930B1 KR101573930B1 (ko) 2015-12-02

Family

ID=42642656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001978A KR101573930B1 (ko) 2009-01-09 2009-01-09 태양 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101573930B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068043B2 (ja) 2003-10-28 2008-03-26 株式会社カネカ 積層型光電変換装置
JP4063735B2 (ja) * 2003-07-24 2008-03-19 株式会社カネカ 積層型光電変換装置を含む薄膜光電変換モジュール
KR100876613B1 (ko) 2008-05-27 2008-12-31 한국철강 주식회사 탄뎀 박막 실리콘 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
KR101573930B1 (ko) 2015-12-02

Similar Documents

Publication Publication Date Title
EP2469609B1 (en) Thin film solar cell
KR101142861B1 (ko) 태양 전지 및 그 제조 방법
KR100990111B1 (ko) 태양전지
KR101833941B1 (ko) 박막 태양 전지
KR101632451B1 (ko) 박막 태양 전지
KR20120055132A (ko) 박막 태양 전지
US9224886B2 (en) Silicon thin film solar cell
KR20110093046A (ko) 실리콘 박막 태양전지 및 그 제조 방법
KR101130200B1 (ko) 태양전지
US20110259398A1 (en) Thin film solar cell and method for manufacturing the same
KR20130036454A (ko) 박막 태양전지 모듈
KR101573930B1 (ko) 태양 전지 및 그 제조 방법
KR20120097786A (ko) 태양전지 및 그 제조방법
KR101784439B1 (ko) 박막 태양전지
KR20130039896A (ko) 박막 태양 전지
KR101821392B1 (ko) 박막 태양 전지
EP2642531B1 (en) Method for manufacturing thin film solar cell
KR20120096340A (ko) 태양전지 및 그 제조방법
KR20120064270A (ko) 박막 태양 전지
KR20110032307A (ko) 태양 전지
KR20150088617A (ko) 박막 태양 전지
KR20130049997A (ko) 박막 태양 전지
KR20120096343A (ko) 태양전지 및 그 제조방법
KR20140052390A (ko) 박막 태양 전지 및 그 제조 방법
KR20120091672A (ko) 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee