KR20100081139A - Fabricating method of rigid-flexible substrate - Google Patents

Fabricating method of rigid-flexible substrate Download PDF

Info

Publication number
KR20100081139A
KR20100081139A KR1020090000429A KR20090000429A KR20100081139A KR 20100081139 A KR20100081139 A KR 20100081139A KR 1020090000429 A KR1020090000429 A KR 1020090000429A KR 20090000429 A KR20090000429 A KR 20090000429A KR 20100081139 A KR20100081139 A KR 20100081139A
Authority
KR
South Korea
Prior art keywords
layer
via hole
region
rigid
metal layer
Prior art date
Application number
KR1020090000429A
Other languages
Korean (ko)
Other versions
KR101009072B1 (en
Inventor
신재호
조형주
김하일
유경철
이양제
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090000429A priority Critical patent/KR101009072B1/en
Publication of KR20100081139A publication Critical patent/KR20100081139A/en
Application granted granted Critical
Publication of KR101009072B1 publication Critical patent/KR101009072B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A manufacturing method of a rigid flexible substrate is provided to prevent a desmear attack by using a plating layer which is formed in a flexible region as a desmear attack blocking layer. CONSTITUTION: A flexible substrate is divided by a rigid region and a flexible region. A first via hole(124,126) is processed after laminating a first insulation layer(118) and a first metal layer(120) in the rigid region. A first plating layer(128) is formed on the first metal layer. A first circuit layer(130) is formed by patterning the first metal layer and the first plating layer. A second via hole is processed after laminating a second insulation layer and a second metal layer on the first insulation layer. The second plating layer is formed on the second metal layer. The second circuit layer is formed by patterning the second metal layer and the second plating layer.

Description

리지드-플렉시블 기판의 제조방법{Fabricating Method of Rigid-Flexible substrate}Fabrication Method of Rigid-Flexible substrate

본 발명은 리지드-플렉시블 기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a rigid-flexible substrate.

최근에는 반도체 소자의 집적도가 점점 높아지고 있어서, 반도체소자와 외부회로를 접속하기 위한 반도체소자에 배설되는 접속단자(pad)의 수는 증대하고 배설밀도 또한 높아지고 있는 추세이다. 예컨대, 실리콘 등으로 이루어진 반도체소자의 최소 가공 치수가 약 0.2㎛정도일 때, 10mm 정도의 반도체소자에 약 1000개의 접속단자를 배설할 필요가 생기고 있다.In recent years, the degree of integration of semiconductor devices has been increasing, and the number of connection pads (pads) disposed in semiconductor devices for connecting semiconductor devices and external circuits has increased, and the density of excretion has also increased. For example, when the minimum processing dimension of a semiconductor element made of silicon or the like is about 0.2 탆, it is necessary to arrange about 1000 connection terminals in a semiconductor element of about 10 mm.

또한, 이와 같은 반도체소자가 탑재되는 반도체 패키지 등의 반도체 장치에 있어서는, 실장 밀도의 향상 등을 위해 소형화, 박형화(薄型化)가 요구되고 있으며, 특히, 노트형 PC(personal computer), PDA, 휴대전화 등의 휴대형 정보기기 등에 대응하기 위해서는 반도체 패키지의 소형화, 박형화가 큰 과제이다.In addition, in semiconductor devices such as semiconductor packages on which such semiconductor devices are mounted, miniaturization and thinning are required for improvement in mounting density, and the like, in particular, notebook PCs, PDAs, and portable devices. In order to cope with portable information devices such as telephones, miniaturization and thinning of semiconductor packages are a major problem.

반도체소자를 패키지화하기 위해서는 반도체소자를 배선기판상에 탑재함과 더불어 반도체소자의 접속단자와 배선기판상의 접속단자를 접속할 필요가 있다. 그렇지만, 약 10mm 정도의 반도체소자의 주위에 1000개 정도의 접속단자를 배설하는 경우, 그 배설 피치(pitch)는 약 40㎛정도로 대단히 미세한 것으로 된다. 이와 같은 미세한 피치로 배설된 접속단자를 배선기판에 배설된 접속단자와 접속하기 위해서는, 배선기판상의 배선형성이나 접속할 때의 위치맞춤에 매우 높은 정밀도가 요구되어, 종래의 와이어 본딩(wire bonding) 기술이나 TAB(Tape Automated Bonding) 기술로는 대응하는 것이 매우 곤란하다는 문제가 있다.In order to package a semiconductor element, it is necessary to mount the semiconductor element on the wiring board and to connect the connection terminal of the semiconductor element and the connection terminal on the wiring board. However, when about 1000 connection terminals are arranged around a semiconductor element of about 10 mm, the pitch of the discharge is very fine, about 40 mu m. In order to connect the connection terminals arranged at such a fine pitch with the connection terminals arranged on the wiring board, very high precision is required for the formation of the wiring on the wiring board and the alignment at the time of connection, and the conventional wire bonding technology However, there is a problem that it is very difficult to cope with TAB (Tape Automated Bonding) technology.

이와 같은 문제를 해결하기 위한 수단으로서, 리지드 기판과 플렉시블 기판이 구조적으로 결합 되어 별도의 커넥터의 사용 없이 리지드 영역과 플렉시블 영역이 상호 연결된 구조를 갖는 리지드-플렉시블 기판(Rigidflexible Printed Circuit Board)의 사용이 점점 더 증가하고 있으며, 특히 리지드-플렉시블 기판은 모바일 기기의 고기능화에 따른 실장부품의 고집적화와 파인 피치의 요구에 대응하여 커넥터 사용에 의한 불필요한 공간을 제거하여 고집적화를 요구하는 핸드폰 등의 소형 단말기에 주로 사용되고 있다.As a means to solve such a problem, the use of a rigid flexible substrate (Rigidflexible Printed Circuit Board) having a structure in which the rigid substrate and the flexible substrate is structurally coupled so that the rigid region and the flexible region are interconnected without the use of a separate connector. Increasingly, rigid-flexible boards are mainly used for small terminals such as mobile phones, which require high integration by eliminating unnecessary space due to the use of connectors in order to increase the integration of mounting parts and the demand of fine pitches due to the high functionality of mobile devices. It is used.

도 1 내지 도 13은 종래의 8층 구조의 리지드-플렉시블 기판의 제조공정을 공정순서대로 도시한 공정단면도이다. 8층 구조의 리지드-플렉시블 기판은 폴리이미드층의 양면에 내층 회로층을 형성하는 S1 단계(도 1 참조), 제1 빌드업 공정을 수행하는 S2 단계(도 2 내지 도 7 참조), 제2 빌드업 공정을 수행하는 S3 단계(도 8 내지 도 12 참조), 및 제3 빌드업 공정을 수행하는 S4 단계(도 13 참조)로 수행된다. 1 to 13 are process cross-sectional views showing a conventional manufacturing process of a rigid-flexible substrate having an eight-layer structure, in the order of a process. In the 8-layer rigid-flexible substrate, an S1 step of forming an inner circuit layer on both sides of a polyimide layer (see FIG. 1), an S2 step of performing a first build-up process (see FIGS. 2 to 7), and a second Step S3 (see FIG. 8 to FIG. 12) performing the buildup process, and step S4 (see FIG. 13) performing the third buildup process are performed.

먼저, 도 1에 도시한 바와 같이, 폴리이미드층(12)의 양면에 내층 회로층(14)을 형성하고, 플렉시블 영역(F)의 내층 회로층(14)에 커버레이(coverlay; 16)를 부착한다. First, as shown in FIG. 1, the inner circuit layer 14 is formed on both sides of the polyimide layer 12, and a coverlay 16 is applied to the inner circuit layer 14 of the flexible region F. Attach.

다음, 도 2에 도시한 바와 같이, 리지드 영역(R)에 제1 절연층(18)을 적층하고, 플렉시블 영역(F)을 포함하여 제1 절연층(18)에 제1 금속층(20)을 적층한다. Next, as shown in FIG. 2, the first insulating layer 18 is stacked in the rigid region R, and the first metal layer 20 is disposed in the first insulating layer 18 including the flexible region F. Next, as shown in FIG. Laminated.

이때, 플렉시블 영역(F)에는 제1 절연층(18)이 적층되지 않기 때문에 도 2에 도시한 바와 같이, 제1 금속층(20)은 커버레이(16)와 접촉되지 않은 상태로 형성되게 된다.At this time, since the first insulating layer 18 is not stacked in the flexible region F, as shown in FIG. 2, the first metal layer 20 is formed in a state of not being in contact with the coverlay 16.

다음, 도 3에 도시한 바와 같이, 리지드 영역(R)에 형성될 제1 블라인드 비아홀 형성 영역의 제1 금속층(20)을 제거하여 제1 윈도우(22)를 가공한다. 3, the first window 22 is processed by removing the first metal layer 20 of the first blind via hole forming region to be formed in the rigid region R. Next, as shown in FIG.

이때, 제1 윈도우 가공 공정에서 사용되는 에칭액에 의해 커버레이(16)와 비접촉 상태로 형성된 플렉시블 영역(F)의 제1 금속층(20)이 찢어져, 에칭액이 플렉시블 영역(F)의 내부로 침투되는 1차 액침투 현상(A)이 발생하게 된다. 여기서, 플렉시블 영역(F)의 내부로 침투된 에칭액은 제1 금속층(20)에 유출이 차단되기 때문에, 제1 금속층(20)과 커버레이(16) 사이의 공간에 존재하다가 이후 회로층을 부식하는 등의 부정적인 영향을 발생시키게 된다. At this time, the first metal layer 20 of the flexible region F formed in the non-contact state with the coverlay 16 is torn by the etching solution used in the first window processing step, and the etching solution penetrates into the flexible region F. Primary liquid immersion phenomenon A occurs. Here, the etching solution penetrated into the flexible region F is blocked in the first metal layer 20, so that the etching solution is present in the space between the first metal layer 20 and the coverlay 16 and then corrodes the circuit layer. Negative effects such as

다음, 도 4에 도시한 바와 같이, 제1 윈도우(22)에 의해 노출된 제1 절연 층(18)을 CO2 레이저로 가공하여 제1 블라인드 비아홀(24)을 가공한다. 이때, 제1 블라인드 비아홀(24)의 내벽에는 비아홀 가공 공정에서 제1 절연층(18)이 녹아 발생하는 스미어(smear;S)가 존재하게 된다. Next, as shown in FIG. 4, the first insulating layer 18 exposed by the first window 22 is processed with a CO 2 laser to process the first blind via hole 24. In this case, smear (S) generated by melting the first insulating layer 18 in the via hole processing process is present on the inner wall of the first blind via hole 24.

다음, 도 5에 도시한 바와 같이, 제1 절연층(18) 및 폴리이미드층(12) 전체를 고관통하는 제1 관통 비아홀(26)을 CNC 드릴을 이용하여 가공한다. 이때, 제1 관통 비아홀(26)의 내벽에는 스미어(S)가 존재하게 된다. Next, as shown in FIG. 5, the 1st through via hole 26 which penetrates the whole 1st insulating layer 18 and the polyimide layer 12 is processed using a CNC drill. In this case, smear S is present on an inner wall of the first through via hole 26.

다음, 도 6에 도시한 바와 같이, 제1 블라인드 비아홀(24) 및 제1 관통 비아홀(26)의 내벽에 존재하는 스미어(S)를 제거하기 위한 1차 디스미어(Desmear) 공정을 수행한다. 이때, 디스미어 공정에 사용되는 황산, 크롬산, 과망간산과 같은 화학약품이 플렉시블 영역(F)에 침투되어 커버레이(16)를 부식시키거나 그 내부로 침투되어 내층 회로층(14)을 노출시키는 1차 디스미어 어택(desmear attack; B)이 발생하게 된다. Next, as shown in FIG. 6, a first desmear process is performed to remove the smear S present on inner walls of the first blind via hole 24 and the first through via hole 26. At this time, chemicals such as sulfuric acid, chromic acid, and permanganic acid used in the desmear process penetrate into the flexible region F to corrode or penetrate the coverlay 16 to expose the inner circuit layer 14. A secondary desmear attack (B) occurs.

다음, 도 7에 도시한 바와 같이, 제1 블라인드 비아홀(24) 및 제1 관통 비아홀(26)의 내벽을 포함하여, 제1 금속층(20) 상에 제1 도금층(28)을 형성한다. 이때, 제1 도금층(28) 형성 공정에 사용되는 액이 플렉시블 영역(F) 내부로 침투되는 2차 액침투 현상(A)이 발생하게 된다. Next, as shown in FIG. 7, the first plating layer 28 is formed on the first metal layer 20 including the inner walls of the first blind via hole 24 and the first through via hole 26. At this time, the secondary liquid immersion phenomenon A in which the liquid used in the first plating layer 28 forming process penetrates into the flexible region F is generated.

다음, 도 8에 도시한 바와 같이, 제1 금속층(20)과 제1 도금층(28)을 패터닝하여 제1 회로층(30)을 형성한다. 이때, 플렉시블 영역(F)에 형성된 제1 금속층(20)과 제1 도금층(28)은 제거된다. Next, as shown in FIG. 8, the first metal layer 20 and the first plating layer 28 are patterned to form the first circuit layer 30. At this time, the first metal layer 20 and the first plating layer 28 formed in the flexible region F are removed.

다음, 도 8에 도시한 바와 같이, 리지드 영역(R)에 제2 절연층(32)을 적층하고, 플렉시블 영역(F)을 포함하여 제2 절연층(32)에 제2 금속층(34)을 적층한다. 이때, 플렉시블 영역(F)에는 제2 절연층(32)이 적층되지 않기 때문에 도 9에 도시한 바와 같이, 제2 금속층(34)은 커버레이(16)와 접촉되지 않은 상태로 형성되게 된다.Next, as shown in FIG. 8, the second insulating layer 32 is laminated in the rigid region R, and the second metal layer 34 is disposed in the second insulating layer 32 including the flexible region F. Next, as shown in FIG. Laminated. At this time, since the second insulating layer 32 is not laminated in the flexible region F, as shown in FIG. 9, the second metal layer 34 is formed in a state of not being in contact with the coverlay 16.

다음, 도 10에 도시한 바와 같이, 제2 비아홀(36)을 가공한다. Next, as shown in FIG. 10, the second via hole 36 is processed.

이때, 제2 비아홀(36)은 제2 비아홀(36)이 가공될 영역의 제2 금속층(34)을 제거하는 제2 윈도우를 가공한 후, 제2 윈도우에 의해 노출된 제2 절연층을 CO2 레이저에 의해 가공하여 형성되는데, 제2 윈도우 가공시 사용되는 액에 의해 커버레이(16)와 비접촉 상태로 형성된 플렉시블 영역(F)의 제2 금속층(34)이 찍어져 액이 플렉시블 영역(F)의 내부로 침투되는 3차 액침투 현상(A)이 발생하게 된다.In this case, the second via hole 36 processes the second window that removes the second metal layer 34 in the region where the second via hole 36 is to be processed, and then processes the second insulating layer exposed by the second window. 2 is formed by processing with a laser, the second metal layer 34 of the flexible region (F) formed in a non-contact state with the coverlay 16 by the liquid used in the second window processing is taken out so that the liquid is a flexible region (F). The third liquid penetrating phenomenon (A) that penetrates into the inside of) occurs.

또한, 제2 비아홀(36) 가공 공정에서 제2 비아홀(36)의 내벽에는 제2 절연층(32)이 녹아 발생하는 스미어(S)가 존재하게 되므로 이를 제거하기 위한 2차 디 스미어 공정이 수행된다. 그러나, 디스미어 공정에 사용되는 황산, 크롬산, 과망간산과 같은 화학약품이 플렉시블 영역(F)에 침투되어 커버레이(16)를 부식시키거나 그 내부로 침투되어 내층 회로층(14)을 노출시키는 2차 디스미어 어택(desmear attack; B)이 발생하게 된다. In addition, since the smear S generated by melting the second insulating layer 32 is present on the inner wall of the second via hole 36 in the process of processing the second via hole 36, a second desmear process for removing the second via hole 36 is performed. do. However, chemicals such as sulfuric acid, chromic acid, and permanganic acid used in the desmear process penetrate into the flexible region F to corrode or penetrate the coverlay 16 to expose the inner circuit layer 14. A secondary desmear attack (B) occurs.

다음, 도 11에 도시한 바와 같이, 제2 비아홀(36) 내벽을 포함하여, 제2 금속층(34) 상에 제2 도금층(38)을 형성한다. 이때, 제2 도금층(38) 형성 공정에 사용되는 액이 플렉시블 영역(F) 내부로 침투되는 4차 액침투 현상(A)이 발생하게 된다. Next, as shown in FIG. 11, the second plating layer 38 is formed on the second metal layer 34 including the inner wall of the second via hole 36. At this time, the fourth liquid immersion phenomenon A in which the liquid used in the process of forming the second plating layer 38 penetrates into the flexible region F occurs.

다음, 도 12에 도시한 바와 같이, 제2 금속층(34)과 제2 도금층(38)을 패터닝하여 제2 회로층(40)을 형성한다. 이때, 플렉시블 영역(F)에 형성된 제2 금속층(34)과 제2 도금층(38)은 제거된다. Next, as shown in FIG. 12, the second metal layer 34 and the second plating layer 38 are patterned to form the second circuit layer 40. At this time, the second metal layer 34 and the second plating layer 38 formed in the flexible region F are removed.

마지막으로, 도 13에 도시한 바와 같이, 리지드 영역(R)에 제3 절연층(42)을 적층하고, 제3 회로층(48)을 형성한다. 즉, 본 단계는 제3 빌드업층을 형성하는 단계로서 제1 빌드업층 또는 제2 빌드업층을 형성하는 방법과 동일하므로 중복되는 설명은 생략하기로 한다. Finally, as shown in FIG. 13, the 3rd insulating layer 42 is laminated | stacked on the rigid area | region R, and the 3rd circuit layer 48 is formed. That is, since this step is the same as the method of forming the first buildup layer or the second buildup layer as the step of forming the third buildup layer, redundant description will be omitted.

즉, 본 단계에서는 제3 빌드업층을 형성하면서, 2번의 액침투 현상(5차 액침투 현상 및 6차 액침투 현상) 및 1번의 디스미어 어택(3차 디스미어 어택; B)이 발 생하게 된다. That is, in this step, while forming the third build-up layer, two immersion phenomena (5th immersion penetration phenomenon and 6th immersion penetration phenomenon) and 1 desmear attack (3rd desmear attack; B) occur. do.

상술한 바와 같이, 종래와 같이 리지드-플렉시블 기판을 제조하는 경우 하나의 빌드업 공정에서 2번의 액침투 현상 및 1번의 디스미어 어택이 발생하게 된다. 즉, 도 1 내지 도 13에 도시한 바와 같이, 세번의 빌드업 공정을 거치는 경우 총 6번의 액침투 현상 및 3번의 디스미어 어택이 발생하는 문제점이 있었다. As described above, when manufacturing a rigid-flexible substrate as in the related art, two immersion phenomena and one desmear attack occur in one build-up process. That is, as shown in FIGS. 1 to 13, when the three build-up processes are performed, a total of six immersion phenomena and three desmear attacks occur.

특히, 다층 구조의 리지드-플렉시블 기판을 종래와 같은 제조방법으로 제조하는 경우 액침투 현상 및 디스미어 어택이 누적되게 되는데, 이는 리지드-플렉시블 기판의 불량을 초래할 수 밖에 없어 이를 해결하기 위한 방안이 요구되었다. In particular, when a rigid-flexible substrate having a multilayer structure is manufactured by a conventional manufacturing method, immersion penetration and desmear accumulation accumulate, which inevitably leads to a defect of the rigid-flexible substrate, and thus a solution for solving the problem is required. It became.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은, 액침투 현상 및 디스미어 어택을 최소화할 수 있는 리지드-플렉시블 기판의 제조방법을 제공하기 위한 것이다. The present invention was created to solve the problems of the prior art as described above, and an object of the present invention is to provide a method for manufacturing a rigid-flexible substrate that can minimize immersion phenomenon and desmear attack.

본 발명의 바람직한 제1 실시예에 따른 리지드-플렉시블 기판의 제조방법은, (A) 리지드 영역과 플렉시블 영역으로 구획되며, 폴리이미드층에 내층 회로층이 형성된 플렉시블 기판을 제조하는 단계, (B) 상기 리지드 영역의 폴리이미드층에 제1 절연층 및 제1 금속층을 적층한 후 층간 연결을 위한 제1 비아홀을 가공하고, 1차 디스미어 공정을 수행하는 단계, (C) 상기 플렉시블 영역 및 상기 제1 비아홀을 포함하여 상기 리지드 영역의 상기 제1 금속층에 제1 도금층을 형성하고, 상기 제1 금속층 및 상기 제1 도금층을 패터닝하여 제1 회로층을 형성하는 단계, (D) 상기 제1 회로층이 형성된 제1 절연층에 제2 절연층 및 제2 금속층을 적층한 후, 층간 연결을 위한 제2 비아홀을 가공하고, 2차 디스미어 공정을 수행하는 단계, 및 (E) 상기 플렉시블 영역 및 상기 제2 비아홀을 포함하여 상기 리지드 영역의 상기 제2 금속층에 제2 도금층을 형성한 후, 제2 금속층 및 제2 도금층을 패터닝하여 제2 회로층을 형성하고, 상기 플렉시블 영역의 상기 제1 도금층 및 상기 제2 도금층을 제거하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a rigid-flexible substrate according to the first preferred embodiment of the present invention, (A) manufacturing a flexible substrate partitioned into a rigid region and a flexible region, the inner circuit layer is formed on a polyimide layer, (B) Stacking a first insulating layer and a first metal layer on the polyimide layer of the rigid region, processing a first via hole for interlayer connection, and performing a first desmear process, (C) the flexible region and the first layer Forming a first plating layer on the first metal layer of the rigid region including one via hole, and patterning the first metal layer and the first plating layer to form a first circuit layer, (D) the first circuit layer Stacking the second insulating layer and the second metal layer on the formed first insulating layer, processing a second via hole for interlayer connection, and performing a secondary desmear process, and (E) the flexible region and the 2nd After forming a second plating layer on the second metal layer of the rigid region including an ahole, a second circuit layer is formed by patterning the second metal layer and the second plating layer, and the first plating layer and the first plating layer of the flexible region. It characterized in that it comprises a step of removing the two plating layer.

이때, 상기 (A) 단계에서, 상기 플렉시블 영역의 내층 회로층에 커버레이가 형성되는 것을 특징으로 한다.In this case, in step (A), the coverlay is formed on the inner circuit layer of the flexible region.

또한, 상기 (B) 단계에서, 상기 제1 비아홀은 상기 제1 절연층에 형성되어 상기 내층 회로층을 노출시키는 제1 블라인드 비아홀, 및 상기 제1 절연층과 상기 폴리이미드층을 관통하도록 형성된 제1 관통 비아홀을 포함하는 것을 특징으로 한다.In addition, in the step (B), the first via hole is formed in the first insulating layer to expose the inner circuit layer, and the first via hole is formed to pass through the first insulating layer and the polyimide layer. It characterized in that it comprises a through via hole.

또한, 상기 제1 블라인드 비아홀은 제1 블라인드 비아홀 형성 영역의 제1 금속층을 제거하여 제1 윈도우를 형성한 후, 상기 제1 윈도우에 의해 노출된 상기 제1 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 한다.The first blind via hole may be formed by removing the first metal layer of the first blind via hole forming region to form a first window, and then processing the first insulating layer exposed by the first window by drilling means or a laser. It is characterized by being formed.

또한, 상기 (D) 단계에서, 상기 제2 비아홀은 제2 비아홀 형성 영역의 제2 금속층을 제거하여 제2 윈도우를 형성한 후, 상기 제2 윈도우에 의해 노출된 상기 제2 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 한다.Further, in the step (D), the second via hole is formed by removing the second metal layer of the second via hole forming region to form a second window, and then drilling the second insulating layer exposed by the second window. Or formed by processing with a laser.

또한, 상기 (E) 단계 이후에, (F) 상기 리지드 영역의 상기 제2 절연층에 상기 제2 회로층을 보호하는 솔더레지스트층을 형성하는 단계, 및 (G) 상기 솔더레지스트층에 외부접속단자와 연결되는 제2 회로층 부분을 노출시키는 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.Further, after step (E), (F) forming a solder resist layer protecting the second circuit layer on the second insulating layer of the rigid region, and (G) externally connecting the solder resist layer. And forming an open portion exposing the second circuit layer portion connected to the terminal.

본 발명의 바람직한 제2 실시예에 따른 리지드-플렉시블 기판의 제조방법은, (A) 폴리이미드층에 내층 회로층을 형성하고, 플렉시블 영역의 상기 내층 회로층에 커버레이를 부착하는 단계, (B) 리지드 영역의 상기 폴리이미드층에 제1 절연층 및 제1 금속층을 적층한 후 층간 연결을 위한 제1 비아홀을 가공하고, 1차 디스미어 공정을 수행하는 단계, (C) 상기 플렉시블 영역 및 상기 리지드 영역의 상기 제1 비아홀을 포함하여 상기 제1 금속층에 제1 도금층을 형성하고, 상기 리지드 영역의 제1 금속층 및 상기 제1 도금층을 패터닝하여 제1 회로층을 형성하는 단계, (D) 상기 제1 회로층이 형성된 상기 리지드 영역의 제1 절연층에 제2 절연층 및 제2 금속층을 적층한 후, 층간 연결을 위한 제2 비아홀을 가공하고, 2차 디스미어 공정을 수행하는 단계, 및 (E) 상기 플렉시블 영역 및 상기 리지드 영역의 상기 제2 비아홀을 포함하여 상기 제2 금속층에 제2 도금층을 형성한 후, 제2 금속층 및 제2 도금층을 패터닝하여 제2 회로층을 형성하는 단계, (F) 상기 제2 회로층이 형성된 상기 리지드 영역의 제2 절연층에 제3 절연층 및 제3 금속층을 적층한 후, 층간 연결을 위한 제3 비아홀을 가공하고, 3차 디스미어 공정을 수행하는 단계, 및 (G) 상기 플렉시블 영역 및 상기 리지드 영역의 상기 제3 비아홀을 포함하여 상기 제3 금속층에 제3 도금층을 형성한 후, 상기 제3 금속층 및 상기 제3 도금층을 패터닝하여 제3 회로층을 형성하고, 상기 플렉시블 영역에 남아있는 도금층을 모두 제거하는 단계를 더 포함하는 것을 특징으로 한다.In the method of manufacturing a rigid-flexible substrate according to the second preferred embodiment of the present invention, (A) forming an inner circuit layer on the polyimide layer, and attaching a coverlay to the inner circuit layer in the flexible region, (B ) Laminating a first insulating layer and a first metal layer on the polyimide layer in the rigid region, and processing a first via hole for interlayer connection, and performing a first desmear process, (C) the flexible region and the Forming a first plating layer on the first metal layer including the first via hole in the rigid region, and patterning the first metal layer and the first plating layer in the rigid region to form a first circuit layer, (D) the Stacking a second insulating layer and a second metal layer on the first insulating layer of the rigid region where the first circuit layer is formed, processing a second via hole for interlayer connection, and performing a secondary desmear process; and (E) above After forming a second plating layer on the second metal layer including the flexible region and the second via hole in the rigid region, patterning the second metal layer and the second plating layer to form a second circuit layer, (F) Stacking a third insulating layer and a third metal layer on the second insulating layer of the rigid region where the second circuit layer is formed, processing a third via hole for interlayer connection, and performing a third desmear process; And (G) forming a third plating layer on the third metal layer including the third via hole in the flexible region and the rigid region, and then patterning the third metal layer and the third plating layer to form a third circuit layer. And removing all of the plating layers remaining in the flexible region.

이때, 상기 (A) 단계에서, 상기 플렉시블 영역의 내층 회로층에 커버레이가 형성되는 것을 특징으로 한다.In this case, in step (A), the coverlay is formed on the inner circuit layer of the flexible region.

또한, 상기 (B) 단계에서, 상기 제1 비아홀은 상기 제1 절연층에 형성되어 상기 내층 회로층을 노출시키는 제1 블라인드 비아홀, 및 상기 제1 절연층과 상기 폴리이미드층을 관통하도록 형성된 제1 관통 비아홀을 포함하는 것을 특징으로 한다.In addition, in the step (B), the first via hole is formed in the first insulating layer to expose the inner circuit layer, and the first via hole is formed to pass through the first insulating layer and the polyimide layer. It characterized in that it comprises a through via hole.

또한, 상기 제1 블라인드 비아홀은 제1 블라인드 비아홀 형성 영역의 제1 금속층을 제거하여 제1 윈도우를 형성한 후, 상기 제1 윈도우에 의해 노출된 상기 제1 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 한다.The first blind via hole may be formed by removing the first metal layer of the first blind via hole forming region to form a first window, and then processing the first insulating layer exposed by the first window by drilling means or a laser. It is characterized by being formed.

또한, 상기 (D) 단계에서, 상기 제2 비아홀은 제2 비아홀 형성 영역의 제2 금속층을 제거하여 제2 윈도우를 형성한 후, 상기 제2 윈도우에 의해 노출된 상기 제2 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 한다.Further, in the step (D), the second via hole is formed by removing the second metal layer of the second via hole forming region to form a second window, and then drilling the second insulating layer exposed by the second window. Or formed by processing with a laser.

또한, 상기 (E) 단계에서, 상기 제2 회로층 형성시에 상기 플렉시블 영역의 상기 제1 도금층 및 제2 도금층의 일부가 제거되는 것을 특징으로 한다.Further, in the step (E), when forming the second circuit layer, a part of the first plating layer and the second plating layer of the flexible region is removed.

또한, 상기 (F) 단계에서, 상기 제3 비아홀은 제3 비아홀 형성 영역의 제3 금속층을 제거하여 제3 윈도우를 형성한 후, 상기 제3 윈도우에 의해 노출된 상기 제3 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 한다.Further, in the step (F), the third via hole is formed by removing the third metal layer of the third via hole forming region to form a third window, and then drilling the third insulating layer exposed by the third window. Or formed by processing with a laser.

또한, 상기 (G) 단계 이후에, (H) 상기 리지드 영역의 상기 제3 절연층에 상기 제3 회로층을 보호하는 솔더레지스트층을 형성하는 단계, 및 (I) 상기 솔더레지스트층에 외부접속단자와 연결되는 제3 회로층 부분을 노출시키는 오픈부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.Further, after step (G), (H) forming a solder resist layer protecting the third circuit layer on the third insulating layer in the rigid region, and (I) externally connecting the solder resist layer. And forming an open portion exposing the third circuit layer portion connected to the terminal.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in this specification and claims should not be construed in the usual and dictionary sense, and the inventors will be required to properly define the concepts of terms in order to best describe their invention. On the basis of the principle that it can be interpreted as meaning and concept corresponding to the technical idea of the present invention.

본 발명에 따르면, 종래 개시된 공정의 재설계를 통해 별도의 추가공정 없이 액침투 현상이 발생하지 않게 된다. According to the present invention, the immersion phenomenon does not occur without a separate additional process through the redesign of the conventionally disclosed process.

또한, 본 발명에 따르면, 플렉시블 영역에 형성되는 도금층을 디스미어 어택 방지층으로 사용하고, 최종적으로 제거함으로써 디스미어 어택의 발생을 최소화할 수 있게 된다. In addition, according to the present invention, by using the plating layer formed in the flexible region as the desmear attack prevention layer, and finally removing it, it is possible to minimize the occurrence of the desmear attack.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In this specification, the terms "first", "second", and the like are not used to indicate any quantity, order, or importance, but are used to distinguish the components from each other. However, it should be noted that the same components are provided with the same number as much as possible even though they are shown in different drawings. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.  Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 14 내지 도 25는 본 발명의 바람직한 제1 실시예에 따른 리지드-플렉시블 기판의 제조공정을 공정순서대로 도시한 공정단면도이다. 14 to 25 are process cross-sectional views showing the manufacturing process of the rigid-flexible substrate according to the first preferred embodiment of the present invention in the process order.

이하, 도 14 내지 도 25를 참조하여 본 발명의 바람직한 실시예에 따른 리지드-플렉시블 기판의 제조방법을 설명하면 다음과 같다. 본 실시예는 6층 구조를 갖는 리지드-플렉시블 기판의 제조방법에 관한 것이다. Hereinafter, a method of manufacturing a rigid-flexible substrate according to a preferred embodiment of the present invention will be described with reference to FIGS. 14 to 25. This embodiment relates to a method of manufacturing a rigid-flexible substrate having a six-layer structure.

먼저, 도 14에 도시한 바와 같이, 리지드 영역(R)과 플렉시블 영역(F)로 구획되며, 폴리이미드층(112)에 내층 회로층(114)이 형성된 플렉시블 기판을 제조한다. First, as shown in FIG. 14, the flexible substrate which is divided into the rigid region R and the flexible region F, and the inner circuit layer 114 is formed in the polyimide layer 112 is manufactured.

이때, 내층 회로층(114)은, 예를 들어 일면 또는 양면에 동박층이 적층된 플렉시블 동박적층판에 에칭 레지스트 패턴을 이용한 사진 식각 공정에 의해 형성된다. At this time, the inner circuit layer 114 is formed by, for example, a photolithography process using an etching resist pattern on a flexible copper clad laminate in which copper foil layers are laminated on one or both surfaces.

또한, 플렉시블 영역(F)의 내층 회로층을 외부 환경으로 보호하기 위해, 플렉시블 영역(F)에는 커버레이(116)가 부착되는 것이 바람직하다. 여기서, 커버레이(116)는 예를 들어, 접착제를 이용하여 내층 회로층(114)에 예비 부착된 상태에서 수작업에 의해 인두로 가접합시킨 후, 프레스로 가압함으로써 내층 회로층(114)에 부착될 수 있다. 커버레이(116)의 재료는 폴리이미드 필름이 사용될 수 있다. In addition, in order to protect the inner circuit layer of the flexible region F from the external environment, the coverlay 116 is preferably attached to the flexible region F. FIG. Here, the coverlay 116 is temporarily attached to the inner layer circuit layer 114 by pressing with a press after the pre-attached to the inner layer circuit layer 114 by hand, for example, using an adhesive, and then pressurized with a press. Can be. The material of the coverlay 116 may be a polyimide film.

다음, 도 15에 도시한 바와 같이, 리지드 영역(R)에 제1 절연층(118) 및 제1 금속층(120)을 적층한다. 이때, 플렉시블 영역(F)에는 제1 절연층(118) 및 제1 금속층(120)이 존재하지 않도록 형성하는 것이 바람직하다. Next, as shown in FIG. 15, the first insulating layer 118 and the first metal layer 120 are stacked in the rigid region R. Next, as shown in FIG. In this case, it is preferable to form the first insulating layer 118 and the first metal layer 120 so that the flexible region F does not exist.

한편, 본 단계에서는 플렉시블 영역(F)에 제1 금속층(120)이 존재하지 않는 점에서 종래와 구별된다. On the other hand, this step is distinguished from the conventional in that the first metal layer 120 does not exist in the flexible region (F).

다음, 도 16에 도시한 바와 같이, 리지드 영역(R)의 제1 블라인드 비아홀 형성 영역의 제1 금속층(120)을 제거하여 제1 윈도우(122)를 가공한다. 이때, 제1 윈도우(122)는 에칭공정에 의해 형성된다. Next, as shown in FIG. 16, the first window 122 is processed by removing the first metal layer 120 of the first blind via hole forming region of the rigid region R. Next, as shown in FIG. In this case, the first window 122 is formed by an etching process.

한편, 본 단계에서는 플렉시블 영역(F)에 제1 금속층(120)이 존재하지 않기 때문에, 종래와 달리 제1 금속층(120)이 찢어져 그 내부로 침투하여 제1 금속층(120)과 커버레이(116) 사이에 계속 존재하는 1차 액침투 현상은 발생하지 않게 된다. On the other hand, in this step, since the first metal layer 120 does not exist in the flexible region F, unlike the conventional method, the first metal layer 120 is torn and penetrated into the first metal layer 120 and the coverlay 116. There will be no first immersion phenomenon that continues to exist.

다음, 도 17에 도시한 바와 같이, 제1 윈도우(122)에 의해 노출된 제1 절연층(118)을 가공하여 제1 블라인드 비아홀(124)을 가공한다. 이때, 제1 블라인드 비아홀(124)은, 예를 들어 CO2 레이저로 가공되며, 내층 회로층(114)을 스토퍼(stopper)로 하여 내층 회로층(114)이 노출될 때까지 가공함으로써 형성된다. Next, as shown in FIG. 17, the first blind via hole 124 is processed by processing the first insulating layer 118 exposed by the first window 122. At this time, the first blind via hole 124 is processed by, for example, a CO 2 laser and is formed by processing the inner circuit layer 114 as a stopper until the inner circuit layer 114 is exposed.

여기서, 제1 블라인드 비아홀(124)의 내벽에는 제1 절연층(118)이 비아홀 가공 공정에서 녹아 발생하는 스미어(S)가 존재하게 된다. Here, smear S generated by melting the first insulating layer 118 in the via hole processing process is present on the inner wall of the first blind via hole 124.

다음, 도 18에 도시한 바와 같이, 제1 절연층(118) 및 폴리이미드층(112) 전체를 관통하도록 형성된 제1 관통 비아홀(126)을 가공한다. 이때, 제1 관통 비아홀(126)은, 예를 들어 CNC(Computer Numerical Control) 드릴을 이용하여 가공된다. Next, as shown in FIG. 18, the first through via hole 126 formed to penetrate the entire first insulating layer 118 and the polyimide layer 112 is processed. At this time, the first through via hole 126 is processed using, for example, a CNC (Computer Numerical Control) drill.

여기서, 제1 관통 비아홀(126)의 내벽에는 스미어(S)가 존재하게 된다. Here, smear S is present on an inner wall of the first through via hole 126.

한편, 이상에서는 제1 블라인드 비아홀(124) 및 제1 관통 비아홀(126)을 모두 포함하는 제1 비아홀(124, 126)이 형성되는 것으로 설명하였으나, 이는 설계기준에 따라 변경가능하다 할 것이다. 또한, 비아홀 가공 방법으로 CNC 드릴 또는 CO2 레이저를 사용하는 것으로 설명하였으나, 이 또한 예시적인 것이라 할 것이다. On the other hand, it has been described above that the first via holes 124 and 126 including both the first blind via hole 124 and the first through via hole 126 are formed, but this may be changed according to design criteria. In addition, although a CNC drill or a CO 2 laser has been described as a via hole processing method, this will also be exemplary.

다음, 도 19에 도시한 바와 같이, 제1 블리인드 비아홀(124) 및 제1 관통 비아홀(126)의 내벽에 존재하는 스미어(S)를 제거하기 위한 1차 디스미어 공정을 수행한다. Next, as shown in FIG. 19, a first desmear process is performed to remove the smear S present on the inner walls of the first blind via hole 124 and the first through via hole 126.

이때, 1차 디스미어 공정에 사용되는 황산, 크롬산, 과망간산과 같은 화학약품이 플렉시블 영역(F)에 침투되어 커버레이(116)를 부식시키거나 그 내부로 침투되어 내층 회로층(114)을 노출시키는 1차 디스미어 어택이 발생할 수 있다. At this time, chemicals such as sulfuric acid, chromic acid, and permanganic acid used in the primary desmear process penetrate into the flexible region F to corrode or penetrate the coverlay 116 to expose the inner circuit layer 114. A primary desmear attack may occur.

다음, 도 20에 도시한 바와 같이, 플렉시블 영역(F), 및 제1 비아홀(124, 126)을 포함하여 리지드 영역(R)의 제1 금속층(120)에 제1 도금층(128)을 형성한 다. Next, as shown in FIG. 20, the first plating layer 128 is formed on the first metal layer 120 of the rigid region R including the flexible region F and the first via holes 124 and 126. All.

여기서, 제1 도금층(128)은 플렉시블 영역(F)의 커버레이(116) 상에도 형성되게 된다.Here, the first plating layer 128 is also formed on the coverlay 116 of the flexible region (F).

한편, 본 단계에서는 플렉시블 영역(F)에 제1 금속층(120)이 존재하지 않기 때문에, 종래와 달리 제1 도금층(128) 형성공정에 사용되는 액이 플렉시블 영역(F) 내부로 침투하여 계속 존재하는 2차 액침투 현상은 발생하지 않게 된다. On the other hand, since the first metal layer 120 does not exist in the flexible region F in this step, the liquid used in the process of forming the first plating layer 128 penetrates into the flexible region F and continues to exist. The second liquid immersion phenomenon does not occur.

다음, 도 21에 도시한 바와 같이, 리지드 영역(R)의 제1 금속층(120)과 제1 도금층(128)을 패터닝하여 제1 회로층(130)을 형성한다. Next, as shown in FIG. 21, the first metal layer 120 and the first plating layer 128 of the rigid region R are patterned to form the first circuit layer 130.

이때, 본 단계에서는 종래기술과 달리 플렉시블 영역(F)의 제1 도금층(128)을 제거되지 않는 것을 특징으로 한다. 즉, 플렉시블 영역(F)에 존재하는 제1 도금층(128)이 이후의 빌드업 공정에서 디스미어 어택 방지층의 기능을 수행하게 된다. 즉, 본 발명에서는 제1 도금층(128)이 디스미어 어택 방지층의 기능을 수행하게 되므로 추가적인 디스미어 어택이 발생하지 않게 된다. At this time, unlike the prior art, the first plating layer 128 of the flexible region F is not removed. That is, the first plating layer 128 present in the flexible region F performs the function of the desmear attack prevention layer in a subsequent buildup process. That is, in the present invention, since the first plating layer 128 performs the function of the desmear attack prevention layer, no additional desmear attack occurs.

다음, 도 22에 도시한 바와 같이, 리지드 영역(R)에 제2 절연층(132) 및 제2 금속층(134)을 적층한다. Next, as shown in FIG. 22, the second insulating layer 132 and the second metal layer 134 are stacked in the rigid region R. Next, as shown in FIG.

이때, 플렉시블 영역(F)에는 제2 절연층(132) 및 제2 금속층(134)이 존재하지 않는 것이 바람직하다. 즉, 본 단계는 플렉시블 영역(F)에 제2 금속층(134)이 존재하지 않는 점에서 종래와 구별된다.In this case, it is preferable that the second insulating layer 132 and the second metal layer 134 do not exist in the flexible region F. That is, this step is distinguished from the prior art in that the second metal layer 134 does not exist in the flexible region F. FIG.

다음, 도 23에 도시한 바와 같이, 제2 비아홀(136)을 가공한다.Next, as shown in FIG. 23, the second via hole 136 is processed.

이때, 제2 비아홀(136)은 제2 비아홀 형성 영역의 제2 금속층(134)을 제거하여 제2 윈도우를 가공하고, 제2 윈도우에 의해 노출된 제2 절연층(132)을 제1 회로층(130)이 노출될 때까지 가공하여 형성된다. 여기서, 제2 비아홀(136)은, 예를 들어 CO2 레이저로 가공되며, 제1 회로층(130)을 스토퍼(stopper)로 사용하여 가공된다. In this case, the second via hole 136 removes the second metal layer 134 of the second via hole forming region to process the second window, and passes the second insulating layer 132 exposed by the second window to the first circuit layer. It is formed by processing until 130 is exposed. Here, the second via hole 136 is processed by, for example, a CO 2 laser, and is processed by using the first circuit layer 130 as a stopper.

한편, 본 단계에서는 플렉시블 영역(F)에 제2 금속층(134)이 존재하지 않기 때문에 제2 윈도우 가공시 사용되는 액에 의한 3차 액침투 현상을 발생하지 않게 된다. In the present step, since the second metal layer 134 does not exist in the flexible region F, the third liquid penetration does not occur due to the liquid used in the second window processing.

다음, 도 24에 도시한 바와 같이, 제2 비아홀(136) 내벽에 존재하는 스미어(S)를 제거하는 2차 디스미어 공정을 수행하고, 제2 비아홀(136) 내벽을 포함하여 제2 금속층(134)에 제2 도금층(138)을 형성한다. Next, as shown in FIG. 24, a second desmear process for removing the smear S present in the inner wall of the second via hole 136 is performed, and the second metal layer including the inner wall of the second via hole 136 is formed. The second plating layer 138 is formed on the 134.

이때, 플렉시블 영역(F)에 제2 금속층(134)이 존재하지 않기 때문에, 종래와 달리 제2 도금층(138) 형성공정에 사용되는 액이 플렉시블 영역(F) 내부로 침투하여 계속 존재하는 4차 액침투 현상은 발생하지 않게 된다. At this time, since the second metal layer 134 does not exist in the flexible region F, the liquid used in the process of forming the second plating layer 138 penetrates into the flexible region F and continues to exist. Immersion will not occur.

마지막으로, 도 25에 도시한 바와 같이, 제2 금속층(134) 및 제2 도금 층(138)을 패터닝하여 제2 회로층(140)을 형성하고, 플렉시블 영역(F)의 남아있는 제1 도금층(128) 및 제2 도금층(138)을 제거한다. Finally, as shown in FIG. 25, the second metal layer 134 and the second plating layer 138 are patterned to form the second circuit layer 140, and the remaining first plating layer of the flexible region F is formed. 128 and the second plating layer 138 are removed.

한편, 도시하지는 않았으나, 본 단계 이후에, 리지드 영역(R)의 제2 절연층(132)에 제2 회로층(140)을 보호하는 솔더레지스트층을 형성하고, 솔더레지스트층에 외부접속단자와 연결되는 제2 회로층(140) 부분을 노출시키는 오픈부를 형성하는 단계가 수행되는 것이 바람직하다. On the other hand, although not shown, after this step, a solder resist layer for protecting the second circuit layer 140 is formed in the second insulating layer 132 of the rigid region R, and the external connection terminal is formed on the solder resist layer. Forming an open portion exposing the portion of the second circuit layer 140 to be connected is preferably performed.

상술한 바와 같은 제조공정에 의해 6층 구조의 리지드-플렉시블 기판을 제조하는 경우, 제1 금속층(120) 및 제2 금속층(134)이 플렉시블 영역(F)에 형성되지 않기 때문에 액침투 현상이 발생하지 않게 되며, 제1 도금층(128)이 디스미어 어택 방지층의 기능을 수행하기 때문에 디스미어 어택 발생이 최소화되게 된다. In the case of manufacturing the rigid-flexible substrate having the six-layer structure by the manufacturing process as described above, the liquid immersion phenomenon occurs because the first metal layer 120 and the second metal layer 134 are not formed in the flexible region F. Since the first plating layer 128 performs the function of the desmear attack prevention layer, the occurrence of the desmear attack is minimized.

도 26 내지 도 32는 본 발명의 바람직한 제2 실시예에 따른 리지드-플렉시블 기판의 제조공정을 공정순서대로 도시한 공정단면도이다. 26 to 32 are cross-sectional views illustrating a process of manufacturing a rigid-flexible substrate according to a second preferred embodiment of the present invention in the order of process.

이하, 도 26 내지 도 32를 참조하여 본 발명의 바람직한 실시예에 따른 리지드-플렉시블 기판의 제조방법을 설명하면 다음과 같다. 본 실시예는 8층 구조를 갖는 리지드-플렉시블 기판의 제조방법에 관한 것이다. Hereinafter, a method of manufacturing a rigid-flexible substrate according to a preferred embodiment of the present invention will be described with reference to FIGS. 26 to 32. This embodiment relates to a method of manufacturing a rigid-flexible substrate having an eight-layer structure.

먼저, 도 26에 도시한 바와 같이, 도 14 내지 도 24의 공정에 의해 제조된 리지드 플렉시블 기판을 준비한다. 도 26은 도 24에 도시된 도면과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.First, as shown in FIG. 26, the rigid flexible substrate manufactured by the process of FIGS. 14-24 is prepared. FIG. 26 is the same as the diagram shown in FIG. 24, and thus a detailed description thereof will be omitted.

다음, 도 27에 도시한 바와 같이, 제2 금속층(134) 및 제2 도금층(138)을 패터닝하여 제2 회로층(140)을 형성한다. Next, as shown in FIG. 27, the second metal layer 134 and the second plating layer 138 are patterned to form the second circuit layer 140.

이때, 플렉시블 영역(F)의 남아있는 제1 도금층(128) 및 제2 도금층(138)을 제거되지 않는 것이 바람직하다. 이는 제1 도금층(128) 및 제2 도금층(138)이 추후 공정에서 디스미어 어택 방지층의 기능을 수행하기 위함이다. At this time, it is preferable that the remaining first plating layer 128 and the second plating layer 138 of the flexible region F are not removed. This is for the first plating layer 128 and the second plating layer 138 to perform the function of the desmear attack prevention layer in a later process.

한편, 도 28에 도시한 바와 같이, 제1 도금층(128) 및 제2 도금층(138)의 일부는 제2 회로층(140)을 형성하는 패터닝 과정에서 제거될 수 있다. 이는 제1 도금층(128) 및 제2 도금층(138)의 일부만 남김으로써 디스미어 어택 방지층의 기능을 수행할 수 있을 뿐만 아니라, 추후 제1 도금층(128) 및 제2 도금층(138)을 일괄 제거함에 따른 공정시간을 줄이기 위함이다. 도 28에는 도시의 편의를 위해 제2 도금층(138)이 일괄 제거되는 것으로 도시하였다. Meanwhile, as shown in FIG. 28, some of the first plating layer 128 and the second plating layer 138 may be removed in the patterning process of forming the second circuit layer 140. This may not only function as a desmear attack prevention layer by leaving a portion of the first plating layer 128 and the second plating layer 138, but also to collectively remove the first plating layer 128 and the second plating layer 138 later. This is to reduce the process time accordingly. In FIG. 28, the second plating layer 138 is collectively removed for convenience of illustration.

다음, 도 29에 도시한 바와 같이, 리지드 영역(R)에 제3 절연층(140) 및 제3 금속층(144)을 적층한다. Next, as shown in FIG. 29, the third insulating layer 140 and the third metal layer 144 are stacked in the rigid region R. Next, as shown in FIG.

이때, 플렉시블 영역(F)에는 제3 절연층(140) 및 제3 금속층(144)이 존재하지 않는 것이 바람직하다. 즉, 본 단계는 플렉시블 영역(F)에 제3 금속층(144)이 존재하지 않는 점에서 종래와 구별된다.In this case, it is preferable that the third insulating layer 140 and the third metal layer 144 do not exist in the flexible region F. That is, this step is distinguished from the prior art in that the third metal layer 144 does not exist in the flexible region F. FIG.

다음, 도 30에 도시한 바와 같이, 제3 비아홀(136)을 가공한다.Next, as shown in FIG. 30, the third via hole 136 is processed.

이때, 제3 비아홀(136)은 제3 비아홀 형성 영역의 제3 금속층(144)을 제거하여 제2 윈도우를 가공하고, 제2 윈도우에 의해 노출된 제3 절연층(140)을 제2 회로층(140)이 노출될 때까지 가공하여 형성된다. 여기서, 제3 비아홀(146)은, 예를 들어 CO2 레이저로 가공되며, 제2 회로층(140)을 스토퍼(stopper)로 사용하여 가공된다. In this case, the third via hole 136 removes the third metal layer 144 of the third via hole forming region to process the second window, and passes the third insulating layer 140 exposed by the second window to the second circuit layer. It is formed by processing until 140 is exposed. Here, the third via hole 146 is processed by, for example, a CO 2 laser, and is processed by using the second circuit layer 140 as a stopper.

한편, 본 단계에서는 플렉시블 영역(F)에 제3 금속층(144)이 존재하지 않기 때문에 제3 윈도우 가공시 사용되는 액에 의한 5차 액침투 현상을 발생하지 않게 된다. On the other hand, in this step, since the third metal layer 144 does not exist in the flexible region F, the fifth liquid immersion phenomenon by the liquid used in the third window processing does not occur.

다음, 도 31에 도시한 바와 같이, 제3 비아홀(146) 내벽에 존재하는 스미어(S)를 제거하는 3차 디스미어 공정을 수행하고, 제3 비아홀(146) 내벽을 포함하여 제3 금속층(144)에 제3 도금층(146)을 형성한다. Next, as shown in FIG. 31, a third desmear process is performed to remove the smear S present in the inner wall of the third via hole 146, and the third metal layer including the inner wall of the third via hole 146. The third plating layer 146 is formed on the 144.

이때, 플렉시블 영역(F)에 제3 금속층(144)이 존재하지 않기 때문에, 종래와 달리 제3 도금층(146) 형성공정에 사용되는 액이 플렉시블 영역(F) 내부로 침투하여 계속 존재하는 6차 액침투 현상은 발생하지 않게 된다. At this time, since the third metal layer 144 does not exist in the flexible region F, the sixth order in which the liquid used in the process of forming the third plating layer 146 penetrates into the flexible region F and continues to exist is present. Immersion will not occur.

마지막으로, 도 31에 도시한 바와 같이, 제3 금속층(144) 및 제3 도금층(146)을 패터닝하여 제3 회로층(148)을 형성하고, 플렉시블 영역(F)의 남아있는 제1 도금층(128), 제2 도금층(138), 및 제3 도금층(146)을 제거한다. Finally, as shown in FIG. 31, the third metal layer 144 and the third plating layer 146 are patterned to form the third circuit layer 148, and the remaining first plating layer of the flexible region F ( 128, the second plating layer 138, and the third plating layer 146 are removed.

또한, 도시하지는 않았으나, 본 단계 이후에, 리지드 영역(R)의 제3 절연층(140)에 제3 회로층(148)을 보호하는 솔더레지스트층을 형성하고, 솔더레지스트층에 외부접속단자와 연결되는 제3 회로층(148) 부분을 노출시키는 오픈부를 형성하는 단계가 수행되는 것이 바람직하다. Although not shown, after this step, a solder resist layer for protecting the third circuit layer 148 is formed in the third insulating layer 140 of the rigid region R, and an external connection terminal is formed on the solder resist layer. Forming an open portion exposing the portion of the third circuit layer 148 to be connected is preferably performed.

상술한 바와 같은 제조공정에 의해 리지드-플렉시블 기판을 제조하는 경우 3번의 빌드업 공정을 수행하더라도 1번의 디스미어 어택만 발생하게 되어 이로 인한 리지드-플렉시블 기판의 불량 발생을 감소시킬 수 있게 된다. In the case of manufacturing the rigid-flexible substrate by the above-described manufacturing process, only one desmear attack occurs even if three build-up processes are performed, thereby reducing the defect occurrence of the rigid-flexible substrate.

한편, 이상에서는 6층 및 8층 구조의 리지드-플렉시블 기판을 제조하는 경우를 예로 들어 설명하였으나, 이는 예시적인 것에 불과하다 할 것이며 이를 기초로 단층 또는 다층 구조의 리지드-플렉시블 기판에 적용하는 경우 동일한 효과를 달성할 수 있다 할 것이다. On the other hand, in the above described the case of manufacturing a rigid-flexible substrate having a six-layer and eight-layer structure as an example, but it will be described as an example only, and when applied to a rigid-flexible substrate of a single layer or a multi-layer structure based on the same You will be able to achieve the effect.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 리지드-플렉시블 기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail with reference to specific examples, it is intended to describe the present invention in detail, and the method of manufacturing the rigid-flexible substrate according to the present invention is not limited thereto. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 도 13은 종래의 8층 구조의 리지드-플렉시블 기판의 제조공정을 공정순서대로 도시한 공정단면도이다.1 to 13 are process cross-sectional views showing a conventional manufacturing process of a rigid-flexible substrate having an eight-layer structure, in the order of a process.

도 14 내지 도 25는 본 발명의 바람직한 제1 실시예에 따른 리지드-플렉시블 기판의 제조공정을 공정순서대로 도시한 공정단면도이다. 14 to 25 are process cross-sectional views showing the manufacturing process of the rigid-flexible substrate according to the first preferred embodiment of the present invention in the process order.

도 26 내지 도 32는 본 발명의 바람직한 제2 실시예에 따른 리지드-플렉시블 기판의 제조공정을 공정순서대로 도시한 공정단면도이다. 26 to 32 are cross-sectional views illustrating a process of manufacturing a rigid-flexible substrate according to a second preferred embodiment of the present invention in the order of process.

※ 도면의 주요 부분에 대한 부호의 설명 ※[Description of Reference Numerals]

112 : 폴리이미드층 114 : 내층 회로층112 polyimide layer 114 inner circuit layer

116 : 커버레이 118 : 제1 절연층116: coverlay 118: first insulating layer

120 : 제1 금속층 122 : 제1 윈도우120: first metal layer 122: first window

124 : 제1 블라인드 비아홀 126 : 제1 관통 비아홀124: first blind via hole 126: first through via hole

128 : 제1 도금층 130 : 제1 회로층128: first plating layer 130: first circuit layer

132 : 제2 절연층 134 : 제2 금속층132: second insulating layer 134: second metal layer

136 : 제2 비아홀 138 : 제2 도금층136: second via hole 138: second plating layer

140 : 제2 회로층 142 : 제3 절연층140: second circuit layer 142: third insulating layer

144 : 제3 금속층 146 : 제3 도금층144: third metal layer 146: third plating layer

148 : 제3 회로층 S : 스미어148: third circuit layer S: smear

Claims (14)

(A) 리지드 영역과 플렉시블 영역으로 구획되며, 폴리이미드층에 내층 회로층이 형성된 플렉시블 기판을 제조하는 단계;(A) manufacturing a flexible substrate partitioned into a rigid region and a flexible region, wherein an inner circuit layer is formed on the polyimide layer; (B) 상기 리지드 영역의 폴리이미드층에 제1 절연층 및 제1 금속층을 적층한 후 층간 연결을 위한 제1 비아홀을 가공하고, 1차 디스미어 공정을 수행하는 단계;(B) stacking a first insulating layer and a first metal layer on the polyimide layer of the rigid region, processing a first via hole for interlayer connection, and performing a first desmear process; (C) 상기 플렉시블 영역 및 상기 제1 비아홀을 포함하여 상기 리지드 영역의 상기 제1 금속층에 제1 도금층을 형성하고, 상기 제1 금속층 및 상기 제1 도금층을 패터닝하여 제1 회로층을 형성하는 단계;(C) forming a first plating layer on the first metal layer of the rigid region including the flexible region and the first via hole, and patterning the first metal layer and the first plating layer to form a first circuit layer. ; (D) 상기 제1 회로층이 형성된 제1 절연층에 제2 절연층 및 제2 금속층을 적층한 후, 층간 연결을 위한 제2 비아홀을 가공하고, 2차 디스미어 공정을 수행하는 단계; 및(D) stacking a second insulating layer and a second metal layer on the first insulating layer on which the first circuit layer is formed, processing a second via hole for interlayer connection, and performing a secondary desmear process; And (E) 상기 플렉시블 영역 및 상기 제2 비아홀을 포함하여 상기 리지드 영역의 상기 제2 금속층에 제2 도금층을 형성한 후, 제2 금속층 및 제2 도금층을 패터닝하여 제2 회로층을 형성하고, 상기 플렉시블 영역의 상기 제1 도금층 및 상기 제2 도금층을 제거하는 단계(E) forming a second plating layer on the second metal layer of the rigid region including the flexible region and the second via hole, and then patterning the second metal layer and the second plating layer to form a second circuit layer, and Removing the first plating layer and the second plating layer of the flexible region. 를 포함하는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. Method of manufacturing a rigid-flexible substrate comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 (A) 단계에서,In the step (A), 상기 플렉시블 영역의 내층 회로층에 커버레이가 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. A coverlay is formed on the inner circuit layer of the flexible region. 청구항 1에 있어서,The method according to claim 1, 상기 (B) 단계에서,In the step (B), 상기 제1 비아홀은 The first via hole is 상기 제1 절연층에 형성되어 상기 내층 회로층을 노출시키는 제1 블라인드 비아홀; 및 A first blind via hole formed in the first insulating layer to expose the inner circuit layer; And 상기 제1 절연층과 상기 폴리이미드층을 관통하도록 형성된 제1 관통 비아홀A first through via hole formed to penetrate the first insulating layer and the polyimide layer 을 포함하는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법.Method of manufacturing a rigid-flexible substrate comprising a. 청구항 3에 있어서,The method according to claim 3, 상기 제1 블라인드 비아홀은 제1 블라인드 비아홀 형성 영역의 제1 금속층을 제거하여 제1 윈도우를 형성한 후, 상기 제1 윈도우에 의해 노출된 상기 제1 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. The first blind via hole is formed by removing the first metal layer of the first blind via hole forming region to form a first window, and then processing the first insulating layer exposed by the first window by drilling means or a laser. Method for producing a rigid-flexible substrate, characterized in that. 청구항 1에 있어서,The method according to claim 1, 상기 (D) 단계에서,In the step (D), 상기 제2 비아홀은 제2 비아홀 형성 영역의 제2 금속층을 제거하여 제2 윈도 우를 형성한 후, 상기 제2 윈도우에 의해 노출된 상기 제2 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. The second via hole is formed by removing the second metal layer of the second via hole forming region to form a second window, and then processing the second insulating layer exposed by the second window by drilling means or laser. A method for producing a rigid-flexible substrate, characterized in that. 청구항 1에 있어서, The method according to claim 1, 상기 (E) 단계 이후에,After step (E), (F) 상기 리지드 영역의 상기 제2 절연층에 상기 제2 회로층을 보호하는 솔더레지스트층을 형성하는 단계; 및 (F) forming a solder resist layer on the second insulating layer in the rigid region to protect the second circuit layer; And (G) 상기 솔더레지스트층에 외부접속단자와 연결되는 제2 회로층 부분을 노출시키는 오픈부를 형성하는 단계(G) forming an open portion in the solder resist layer that exposes a second circuit layer portion connected to an external connection terminal; 를 더 포함하는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법.Method of manufacturing a rigid-flexible substrate further comprises. (A) 폴리이미드층에 내층 회로층을 형성하고, 플렉시블 영역의 상기 내층 회로층에 커버레이를 부착하는 단계;(A) forming an inner circuit layer on the polyimide layer and attaching a coverlay to the inner circuit layer in the flexible region; (B) 리지드 영역의 상기 폴리이미드층에 제1 절연층 및 제1 금속층을 적층한 후 층간 연결을 위한 제1 비아홀을 가공하고, 1차 디스미어 공정을 수행하는 단계;(B) stacking a first insulating layer and a first metal layer on the polyimide layer in the rigid region, processing a first via hole for interlayer connection, and performing a first desmear process; (C) 상기 플렉시블 영역 및 상기 리지드 영역의 상기 제1 비아홀을 포함하여 상기 제1 금속층에 제1 도금층을 형성하고, 상기 리지드 영역의 제1 금속층 및 상기 제1 도금층을 패터닝하여 제1 회로층을 형성하는 단계;(C) forming a first plating layer on the first metal layer including the flexible region and the first via hole of the rigid region, and patterning the first metal layer and the first plating layer of the rigid region to form a first circuit layer. Forming; (D) 상기 제1 회로층이 형성된 상기 리지드 영역의 제1 절연층에 제2 절연층 및 제2 금속층을 적층한 후, 층간 연결을 위한 제2 비아홀을 가공하고, 2차 디스미어 공정을 수행하는 단계; 및(D) stacking a second insulating layer and a second metal layer on the first insulating layer of the rigid region where the first circuit layer is formed, processing a second via hole for interlayer connection, and performing a second desmear process Doing; And (E) 상기 플렉시블 영역 및 상기 리지드 영역의 상기 제2 비아홀을 포함하여 상기 제2 금속층에 제2 도금층을 형성한 후, 제2 금속층 및 제2 도금층을 패터닝하여 제2 회로층을 형성하는 단계;(E) forming a second plating layer on the second metal layer including the second via hole in the flexible region and the rigid region, and then patterning the second metal layer and the second plating layer to form a second circuit layer; (F) 상기 제2 회로층이 형성된 상기 리지드 영역의 제2 절연층에 제3 절연층 및 제3 금속층을 적층한 후, 층간 연결을 위한 제3 비아홀을 가공하고, 3차 디스미어 공정을 수행하는 단계; 및(F) after stacking a third insulating layer and a third metal layer on the second insulating layer of the rigid region where the second circuit layer is formed, processing the third via hole for interlayer connection, and performing a third desmear process Doing; And (G) 상기 플렉시블 영역 및 상기 리지드 영역의 상기 제3 비아홀을 포함하여 상기 제3 금속층에 제3 도금층을 형성한 후, 상기 제3 금속층 및 상기 제3 도금층을 패터닝하여 제3 회로층을 형성하고, 상기 플렉시블 영역에 남아있는 도금층을 모두 제거하는 단계(G) a third plating layer is formed on the third metal layer including the third via hole of the flexible region and the rigid region, and then the third metal layer and the third plating layer are patterned to form a third circuit layer. Removing all the plating layers remaining in the flexible region 를 더 포함하는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. Method of manufacturing a rigid-flexible substrate further comprises. 청구항 7에 있어서,The method of claim 7, 상기 (A) 단계에서,In the step (A), 상기 플렉시블 영역의 내층 회로층에 커버레이가 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. A coverlay is formed on the inner circuit layer of the flexible region. 청구항 7에 있어서,The method of claim 7, 상기 (B) 단계에서,In the step (B), 상기 제1 비아홀은 The first via hole is 상기 제1 절연층에 형성되어 상기 내층 회로층을 노출시키는 제1 블라인드 비아홀; 및 A first blind via hole formed in the first insulating layer to expose the inner circuit layer; And 상기 제1 절연층과 상기 폴리이미드층을 관통하도록 형성된 제1 관통 비아홀A first through via hole formed to penetrate the first insulating layer and the polyimide layer 을 포함하는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법.Method of manufacturing a rigid-flexible substrate comprising a. 청구항 9에 있어서,The method according to claim 9, 상기 제1 블라인드 비아홀은 제1 블라인드 비아홀 형성 영역의 제1 금속층을 제거하여 제1 윈도우를 형성한 후, 상기 제1 윈도우에 의해 노출된 상기 제1 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. The first blind via hole is formed by removing the first metal layer of the first blind via hole forming region to form a first window, and then processing the first insulating layer exposed by the first window by drilling means or a laser. Method for producing a rigid-flexible substrate, characterized in that. 청구항 7에 있어서,The method of claim 7, 상기 (D) 단계에서,In the step (D), 상기 제2 비아홀은 제2 비아홀 형성 영역의 제2 금속층을 제거하여 제2 윈도우를 형성한 후, 상기 제2 윈도우에 의해 노출된 상기 제2 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. The second via hole is formed by removing the second metal layer of the second via hole forming region to form a second window, and then processing the second insulating layer exposed by the second window by drilling means or a laser. The manufacturing method of the rigid-flexible substrate made into. 청구항 7에 있어서, The method of claim 7, 상기 (E) 단계에서, In the step (E), 상기 제2 회로층 형성시에 상기 플렉시블 영역의 상기 제1 도금층 및 제2 도금층의 일부가 제거되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법.And a portion of the first plating layer and the second plating layer of the flexible region is removed at the time of forming the second circuit layer. 청구항 7에 있어서, The method of claim 7, 상기 (F) 단계에서,In the step (F), 상기 제3 비아홀은 제3 비아홀 형성 영역의 제3 금속층을 제거하여 제3 윈도우를 형성한 후, 상기 제3 윈도우에 의해 노출된 상기 제3 절연층을 드릴링 수단 또는 레이저로 가공하여 형성되는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법. The third via hole is formed by removing the third metal layer of the third via hole forming region to form a third window, and then processing the third insulating layer exposed by the third window by drilling means or a laser. The manufacturing method of the rigid-flexible substrate made into. 청구항 7에 있어서, The method of claim 7, 상기 (G) 단계 이후에,After the step (G), (H) 상기 리지드 영역의 상기 제3 절연층에 상기 제3 회로층을 보호하는 솔더레지스트층을 형성하는 단계; 및 (H) forming a solder resist layer on the third insulating layer in the rigid region to protect the third circuit layer; And (I) 상기 솔더레지스트층에 외부접속단자와 연결되는 제3 회로층 부분을 노출시키는 오픈부를 형성하는 단계(I) forming an open portion in the solder resist layer exposing a third circuit layer portion connected to an external connection terminal; 를 더 포함하는 것을 특징으로 하는 리지드-플렉시블 기판의 제조방법.Method of manufacturing a rigid-flexible substrate further comprises.
KR1020090000429A 2009-01-05 2009-01-05 Fabricating Method of Rigid-Flexible substrate KR101009072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090000429A KR101009072B1 (en) 2009-01-05 2009-01-05 Fabricating Method of Rigid-Flexible substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090000429A KR101009072B1 (en) 2009-01-05 2009-01-05 Fabricating Method of Rigid-Flexible substrate

Publications (2)

Publication Number Publication Date
KR20100081139A true KR20100081139A (en) 2010-07-14
KR101009072B1 KR101009072B1 (en) 2011-01-18

Family

ID=42641659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090000429A KR101009072B1 (en) 2009-01-05 2009-01-05 Fabricating Method of Rigid-Flexible substrate

Country Status (1)

Country Link
KR (1) KR101009072B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8882954B2 (en) 2012-02-24 2014-11-11 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing rigid-flexible printed circuit board
CN114375105A (en) * 2021-12-16 2022-04-19 黄石西普电子科技有限公司 Suspended reverse-release manufacturing method of multilayer soft-hard combined HDl board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387313B1 (en) 2012-02-21 2014-04-18 삼성전기주식회사 Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349441A (en) 1999-06-03 2000-12-15 Fujitsu Ltd Manufacture of multilayer printed wiring board
KR20030016515A (en) * 2001-08-21 2003-03-03 주식회사 코스모텍 method for producing build-up multi-layer printed circuit board using a via filling
KR100584962B1 (en) * 2004-07-26 2006-05-29 삼성전기주식회사 Rigid-flexible PCB having a coverlay made from Liquid Crystal Polymer and manufacturing method thereof
KR100942626B1 (en) * 2007-07-26 2010-02-17 이비덴 가부시키가이샤 Flex-rigid wiring board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8882954B2 (en) 2012-02-24 2014-11-11 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing rigid-flexible printed circuit board
CN114375105A (en) * 2021-12-16 2022-04-19 黄石西普电子科技有限公司 Suspended reverse-release manufacturing method of multilayer soft-hard combined HDl board
CN114375105B (en) * 2021-12-16 2023-10-24 黄石西普电子科技有限公司 Suspended reverse-release manufacturing method for multilayer soft and hard combined HDl plate

Also Published As

Publication number Publication date
KR101009072B1 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
KR101051491B1 (en) Manufacturing method of multilayer flexible printed circuit board and multilayer flexible printed circuit board
EP2460393B1 (en) A method of manufacturing substrates having asymmetric buildup layers and substrates having asymmetric buildup layers
KR101095130B1 (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing the same
KR101387313B1 (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
KR100722621B1 (en) Method for manufacturing Rigid-flexible Printed Circuit Board
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
US8450617B2 (en) Multilayer wiring substrate
KR20070047219A (en) Method for manufacturing multilayer wiring board having cable part
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
JP5259240B2 (en) Multilayer flexible printed wiring board and manufacturing method thereof
US9848492B2 (en) Printed circuit board and method of manufacturing the same
KR20110003496A (en) Flex-rigid wiring board and method for manufacturing the same
KR101009072B1 (en) Fabricating Method of Rigid-Flexible substrate
KR100789531B1 (en) Fabricating method of rigid flexible printed circuit board
JP5095117B2 (en) Multilayer circuit board having cable portion and method for manufacturing the same
KR20130055990A (en) Rigid-flexible printed circuit board and method for manufacturing the same
KR100972431B1 (en) Embedded printed circuit board and manufacturing method thereof
KR101077430B1 (en) Fabricating Method of Rigid-Flexible substrate
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
JP2013115110A (en) Printed wiring board of step structure
KR101085576B1 (en) Method for fabricating printed-circuit-board using metal and printed-circuit-board fabricated using thereof
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
KR100815322B1 (en) Printed circuit board and fabricating method of the same
JP2008288463A (en) Multilayered wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee