KR20100078510A - 모니터링 장치와 이를 위한 테스트 패턴 - Google Patents
모니터링 장치와 이를 위한 테스트 패턴 Download PDFInfo
- Publication number
- KR20100078510A KR20100078510A KR1020080136793A KR20080136793A KR20100078510A KR 20100078510 A KR20100078510 A KR 20100078510A KR 1020080136793 A KR1020080136793 A KR 1020080136793A KR 20080136793 A KR20080136793 A KR 20080136793A KR 20100078510 A KR20100078510 A KR 20100078510A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- test pattern
- photodiode
- main chip
- ions
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 60
- 238000012544 monitoring process Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims description 16
- 230000005355 Hall effect Effects 0.000 claims description 11
- 238000012806 monitoring device Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000012535 impurity Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 모니터링 장치와 이를 위한 테스트 패턴 및 그 제조 방법에 관한 것으로, 이미지 센서의 이미지 특성에 중요한 역할을 하는 포토 다이오드 이온 주입 공정을 모니터링하여 제품 특성 손실을 미리 검출할 수 있으므로 불량에 대한 조기 발견 및 품질관리 포인트를 설정할 수 있는 이점이 있다.
포토 다이오드, 모니터링, 홀 효과, 테스트 패턴
Description
본 발명은 모니터링 장치와 이를 위한 테스트 패턴에 관한 것으로, 더욱 상세하게는 이미지 센서의 포토 다이오드의 특성을 모니터링할 수 있는 모니터링 장치와 이를 위한 테스트 패턴에 관한 것이다.
주지하는 바와 같이, 이미지 센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 씨씨디(CCD: Charged Coupled Device) 이미지 센서와 씨모스(CMOS: Complementary Metal Oxide Semiconductor) 이미지 센서가 있다.
씨모스 이미지 센서라 함은 씨모스 제조 공정 상에서 얻을 수 있는 P-N 접합 포토 다이오드를 이용하여 광학적 이미지 즉, 입사 광량을 전기적 신호로 변환시키는 소자이다.
이러한 씨모스 이미지 센서는 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있으며, 씨모스 이미 지 센서의 기술에서 중요하게 여겨지는 사항 중 하나는 입사된 광량에 대해 가능한 높은 감도를 가지도록 하는 것이다.
CCD(Charge Coupled Device) 이미지 센서에 비하여 씨모스 이미지센서는 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고 전력 소모 또한 낮다는 장점을 지니고 있음은 주지의 사실이다.
일반적인 씨모스 이미지 센서는, 1개의 포토 다이오드와 4개의 MOS 트랜지스터로 구성된 단위 화소(unit pixel)를 갖게 되는데, 빛을 받아 광 전하를 생성하는 포토 다이오드와, 포토 다이오드에서 모아진 광 전하를 플로팅 확산영역(floating diffusion)으로 운송하기 위한 트랜스퍼 트랜지스터와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역을 리셋시키기 위한 리셋 트랜지스터와, 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하는 드라이브 트랜지스터와, 스위칭 역할로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트 트랜지스터로 구성된다. 그리고, 단위 화소 밖에는 출력신호(output signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.
도 1은 일반적인 이미지 센서의 포토 다이오드 제조 방법을 설명하기 위한 단면도이다.
p형 불순물이 고농도로 도핑된 p++ 기판에 저농도 p형 불순물을 도핑하여 에피택셜 성장시킨 p형 에피층(11)을 형성하고, p형 에피층(11)의 소정 영역에 소자 격리 영역(13)을 형성한다. 이러한 공정으로 소자 격리 영역(13)을 제외한 영역에 액티브 영역이 정의된다.
그리고, p형 에피층(11) 상에 폴리 실리콘을 증착한 후에 그 상부에 게이트 영역을 정의하는 제 1 감광막 패턴(17)을 형성하며, 제 1 감광막 패턴(17)을 마스크로 하여 그 하부의 폴리 실리콘을 p형 에피층(11)이 노출될 때까지 식각하여 액티브 영역 중 소정 부위에 복수의 게이트 전극(15)을 형성한다. 즉 단위 화소를 이루는 4개의 트랜지스터를 위한 게이트 전극을 형성하는 것이다. 여기서, 설명의 이해를 돕기 위하여 게이트 전극(17)은 트랜스퍼 트랜지스터의 게이트 전극이라 정의한다.
게이트 전극(15)을 위한 제 1 감광막 패턴(17)을 제거하지 않은 상태에서 포토레지스트 등의 감광액을 도포한 후에 패터닝하여 액티브 영역 중에서 포토 다이오드 설계 영역을 개방하는 제 2 감광막 패턴(19)을 형성한다. 여기서, 감광막 패턴의 형성을 위한 포토 공정의 마진 확보를 위해 두께가 낮은 감광막을 이용하여 후속의 이온 주입 공정을 수행할 수 있도록 이중 감광막 공정을 적용한 것이다. 이를 위해 제 2 감광막 패턴(19)의 형성 시에는 MUV(Middle Ultra Violet)광에 감광하는 MUV 포지티브(positive)형 포토레지스트를 이용하지 않고 대신에 DUV(Deep Ultra Violet)광에 감광하는 DUV 포지티브형 포토레지스트를 이용한다.
제 2 감광막 패턴(19)을 마스크로 이용하여 개방된 p형 에피층(11)에 n형 불순물 이온을 주입(21)하여 소정 깊이의 포토 다이오드 영역(23)을 형성한다. 이때, n형 불순물은 예컨대, 인(P) 또는 비소(As) 이온을 주입(21)한다. 그리고 RTP(Rapid Thermal Processing) 어닐 등의 열처리 공정을 통해 포토 다이오드 영역(23)의 전기적인 활성화를 꾀하며, 이온 주입에 이용된 제 2 감광막 패턴(19) 및 제 1 감광막 패턴(17)은 에싱 공정을 통해 제거한다.
위와 같이 n형 불순물이 이온 주입된 포토 다이오드 영역(23)의 형성을 통해 p형 에피층(11)과 n형 불순물 영역으로 이루어지는 PN 접합이 형성되고, 이 PN 접합은 포토 다이오드를 구성한다.
한편, 위와 같이 이미지 센서의 포토 다이오드를 제조할 때에는 인라인(in-line)에서 포토 다이오드의 특성을 점검할 필요가 있는데, 종래 기술에 의하면 면저항과 TW(Thermal Wave)의 측정을 통해 간접적으로 도핑(doping) 특성을 점검할 수 있었을 뿐이라서 그 점검 결과가 부정확하였다. 특히 씨모드 이미지 센서 제품의 이미지 특성에 중요한 작용을 하는 공정인 포토 다이오드의 이온 주입 공정의 특성을 모니터링하기에는 많은 어려움이 따르는 문제점이 있었다.
앞서 설명한 바와 같은 종래 기술에 의하면, 포토 다이오드의 제조 공정 중에 포토 다이오드의 특성을 정확히 모니터링할 수 없었으며, 특히 이온 주입 공정의 특성을 모니터링하기는 매우 어려운 문제점이 있었다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안한 것으로서, 이미지 센서의 이미지 특성에 중요한 역할을 하는 포토 다이오드 이온 주입 공정을 모니터링하여 제품 특성 손실을 미리 검출할 수 있도록 한다.
면저항과 TW의 측정을 통해 간접적으로 도핑 특성을 보는 것이 아닌 실제 도핑 농도와 이동도, 확산 계수 등에 대한 파라미터의 추출이 가능하게 한다.
본 발명의 일 관점으로서 테스트 패턴은, 반도체 기판의 액티브 영역을 정의하는 소자 격리 영역과, 메인 칩의 포토 다이오드와 대응하도록 상기 액티브 영역 내에 형성되어 메인 칩과 마찬가지로 PDN/PDP 이온을 주입 받는 포토 다이오드 영역과, 상기 메인 칩과 마찬가지로 동일하게 XN 이온을 주입 받으며 상기 포토 다이오드 영역에 바이어스를 인가하기 위한 전도 영역과, 상기 메인 칩의 비아 영역과 대응하게 상기 전도 영역에 연결한 콘택 영역을 포함한다.
여기서, 상기 전도 영역은, 상기 그 상면에 형성된 살리사이드를 상기 포토 다이오드 영역에 오버랩(overlap)한다.
상기 테스트 패턴은, 상기 액티브 영역을 정사각형으로 형성한다.
본 발명의 다른 관점으로서 모니터링 장치는, 포토 다이오드의 홀 효과를 측정할 수 있는 테스트 패턴, 상기 테스트 패턴의 콘택 영역에 금속배선으로 연결된 패드, 상기 테스트 패턴과 상기 패드와의 사이에 배치한 다른 테스트 패턴을 포함하는 PCM과, 상기 테스트 패턴에 의한 전류 방향의 수직 방향으로 자기장을 인가할 수 있는 PCM 테스트 장비를 포함한다.
여기서, 상기 홀 효과를 측정할 수 있는 테스트 패턴은, 반도체 기판의 액티 브 영역을 정의하는 소자 격리 영역과, 메인 칩의 포토 다이오드와 대응하도록 상기 액티브 영역 내에 형성되어 메인 칩과 마찬가지로 PDN/PDP 이온을 주입 받는 포토 다이오드 영역과, 상기 메인 칩과 마찬가지로 동일하게 XN 이온을 주입 받으며 상기 포토 다이오드 영역에 바이어스를 인가하기 위한 전도 영역과, 상기 메인 칩의 비아 영역과 대응하게 상기 전도 영역에 연결한 콘택 영역을 포함한다.
본 발명에 의하면, 이미지 센서의 이미지 특성에 중요한 역할을 하는 포토 다이오드 이온 주입 공정을 모니터링하여 제품 특성 손실을 미리 검출할 수 있으므로 불량에 대한 조기 발견 및 품질관리 포인트를 설정할 수 있다.
이하, 본 발명의 일부 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
이미지 센서 등과 같은 반도체 소자를 제조할 때에는 웨이퍼 상에 각각의 반도체 칩을 만들고, 각각의 반도체 칩 경계면 사이인 스크라이브 레인(scribe lane)에서 공정이 제대로 진행되었는지를 검사하게 된다. 이를 위해 트랜지스터 특성이나 저항값 등을 측정할 수 있는 테스트 패턴이 포함된 PCM(Process Control Module)을 삽입한 후에 PCM을 테스트하여 공정이 제대로 진행되었는지 검사하게 된다.
본 발명에 의하면 이미지 센서를 구성하는 포토 다이오드의 특성을 모니터링할 수 있는 테스트 패턴을 스크라이브 레인에 배치하며, 이러한 테스트 패턴이 포함된 PCM을 PCM 테스트 장비를 이용하여 테스트를 수행하게 된다.
도 2a 본 발명의 제 1 실시예에 따른 테스트 패턴의 평면도이며, 도 2b는 본 발명의 제 1 실시예에 따른 테스트 패턴의 단면도이다.
이에 나타낸 바와 같이 제 1 실시예에 따른 테스트 패턴(100)은, 반도체 기판(101)의 액티브 영역을 정의하는 소자 격리 영역(103)과, 메인 칩의 포토 다이오드와 대응하도록 액티브 영역 내에 형성되어 메인 칩과 마찬가지로 PDN/PDP 이온을 주입 받는 포토 다이오드 영역(105)과, 메인 칩과 마찬가지로 동일하게 XN 이온을 주입 받으며 포토 다이오드 영역(105)에 바이어스를 인가하기 위한 전도 영역(107)과, 메인 칩의 비아 영역과 대응하게 전도 영역(107)에 연결한 콘택 영역(109) 등을 포함하여 구성된다. PDN/PDP 이온 주입이라 함은 메인 칩에 포토 다이오드를 형성할 때에 N형불순물층(PDN)과 P형불순물층(PDP)의 형성을 위해 이온을 주입하는 것을 말하며, XN 이온 주입이라 함은 메인 칩에 소오스/드레인를 형성할 때에 N형불순물층(XN)의 형성을 위해 이온을 주입하는 것을 말한다.
여기서, 테스트 패턴(100)은 홀 효과(hall effect)가 정확히 측정될 수 있도록 액티브 영역을 정사각형으로 형성한다.
도 3은 도 2의 테스트 패턴을 포함하는 PCM의 구성도이다.
도 3에서 도면부호 201은 PCM이며, 203은 패드이며, 205는 금속배선이고, 207은 테스트 패턴(100)을 배치하는 위치를 나타낸 것이다. 여기서 도면의 이해를 돕기 위하여 테스트 패턴(100)을 과장되게 확대하여 PCM(201)의 외부에 도시하였으나 실제로는 도면부호 207의 위치에 배치하며, PCM(201)의 패드(203)와 테스트 패턴(100)의 콘택 영역(109)을 연결하여 주는 금속배선(205)은 실제로는 PCM(201)내에 형성한다. 여기서, 본 발명에 의한 홀 효과의 측정은 자기장을 이용하여야 하기에 정확한 측정을 위해 (도 3에 점으로 표현한 바와 같이) 테스트 패턴(100)과 패드(203)의 사이에 자기장의 영향을 받지 않는 다른 테스트 패턴을 배치한다.
도 4는 본 발명의 테스트 패턴을 이용하여 홀 효과를 측정하는 상태를 나타낸 것이다.
이에 나타낸 바와 같이 테스트 패턴(100)에 의한 전류 방향의 수직 방향으로 자기장(305)을 인가할 수 있도록 PCM 테스트 장비에 자석(301, 303)을 설치할 수 있다.
도 3의 테스트 패턴(100)을 포함하는 PCM(201)과 도 4의 PCM 테스트 장비를 이용하면, PCM(201)에 배치한 01번 ∼ 04번의 패드(203)를 전압 및 전류를 측정하여 홀 효과를 측정할 수 있다.
한편, 홀 효과의 측정 정확도를 높이기 위해, n영역 형성 이온주입, p영역 형성 이온주입, pnp 모두 맞는 영역 등과 같이 각 3개의 테스트 패턴(100)을 형성하여 각각의 홀 효과를 측정하면 정확도를 높일 수 있다.
도 5a 본 발명의 제 2 실시예에 따른 테스트 패턴의 평면도이며, 도 5b는 본 발명의 제 2 실시예에 따른 테스트 패턴의 단면도이다.
이에 나타낸 바와 같이 제 2 실시예에 따른 테스트 패턴(400)은, 반도체 기판(401)의 액티브 영역을 정의하는 소자 격리 영역(403)과, 메인 칩의 포토 다이오드와 대응하도록 액티브 영역 내에 형성되어 메인 칩과 마찬가지로 PDN/PDP 이온을 주입 받는 포토 다이오드 영역(405)과, 메인 칩과 마찬가지로 동일하게 XN 이온을 주입 받으며 살리사이드(salicide)가 상면에 형성된 상태에서 포토 다이오드 영역(405)에 바이어스를 인가하기 위한 전도 영역(407)과, 메인 칩의 비아 영역과 대응하게 전도 영역(407)에 연결한 콘택 영역(409) 등을 포함하여 구성된다.
도 2a 및 도 2b의 제 1 실시예에서는 포토 다이오드 영역에 오믹 콘택(ohmic contact)이 형성되지 않아 전기 바이어스(electrical bias)가 제대로 전달되지 않을 수 있으므로 제 2 실시예에서는 포토 다이오드 영역(405)에 전도 영역(407)에 의한 살리사이드를 오버랩(overlap)하여 접촉 저항을 줄여서 홀 효과의 측정값에 대한 신뢰성을 더 높일 수 있다.
도 6a 내지 도 6d는 본 발명의 실시예에 따른 테스트 패턴의 제조 방법을 설명하기 위한 공정도이다.
도 6a를 참조하면, 액티브 영역을 차단하는 제 1 레티클(503)을 이용하여 노출된 반도체 기판을 식각하여 소자 격리 영역을 형성한 후에 절연 물질로 매립하여 소자 격리 영역(501)을 형성한다.
도 6b를 참조하면, 포토 다이오드 형성 영역을 오픈한 제 2 레티클(505)을 이용하며, 제 2 레티클(505)에 의해 오픈된 영역에 불순물 이온을 주입하여 소정 깊이의 포토 다이오드 영역(507)을 형성한다.
도 6c를 참조하면, 전도 영역을 오픈한 제 3 레티클(509)을 이용하여 전도 영역(511)을 형성한다.
도 6d를 참조하면, 콘택 영역을 오픈한 제 4 레티클(513)을 이용하여 콘택 영역(409)을 형성한다.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
도 1은 일반적인 이미지 센서의 포토 다이오드 제조 방법을 설명하기 위한 단면도이다.
도 2a 본 발명의 제 1 실시예에 따른 테스트 패턴의 평면도이며, 도 2b는 본 발명의 제 1 실시예에 따른 테스트 패턴의 단면도이다.
도 3은 도 2의 테스트 패턴을 포함하는 PCM의 구성도이다.
도 4는 본 발명의 테스트 패턴을 이용하여 홀 효과를 측정하는 상태를 나타낸 것이다.
도 5a 본 발명의 제 2 실시예에 따른 테스트 패턴의 평면도이며, 도 5b는 본 발명의 제 2 실시예에 따른 테스트 패턴의 단면도이다.
도 6a 내지 도 6d는 본 발명의 실시예에 따른 테스트 패턴의 제조 방법을 설명하기 위한 공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 400 : 테스트 패턴 101, 401 : 반도체 기판
103, 403 : 소자 격리 영역 105, 405 : 포토 다이오드 영역
107, 407 : 전도 영역 109, 409 : 콘택 영역
Claims (5)
- 반도체 기판의 액티브 영역을 정의하는 소자 격리 영역과,메인 칩의 포토 다이오드와 대응하도록 상기 액티브 영역 내에 형성되어 메인 칩과 마찬가지로 PDN/PDP 이온을 주입 받는 포토 다이오드 영역과,상기 메인 칩과 마찬가지로 동일하게 XN 이온을 주입 받으며 상기 포토 다이오드 영역에 바이어스를 인가하기 위한 전도 영역과,상기 메인 칩의 비아 영역과 대응하게 상기 전도 영역에 연결한 콘택 영역를 포함하는 테스트 패턴.
- 제 1 항에 있어서,상기 전도 영역은, 상기 그 상면에 형성된 살리사이드를 상기 포토 다이오드 영역에 오버랩(overlap)하는테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 테스트 패턴은, 상기 액티브 영역을 정사각형으로 형성하는테스트 패턴.
- 포토 다이오드의 홀 효과를 측정할 수 있는 테스트 패턴, 상기 테스트 패턴의 콘택 영역에 금속배선으로 연결된 패드, 상기 테스트 패턴과 상기 패드와의 사이에 배치한 다른 테스트 패턴을 포함하는 PCM과,상기 테스트 패턴에 의한 전류 방향의 수직 방향으로 자기장을 인가할 수 있는 PCM 테스트 장비를 포함하는 모니터링 장치.
- 제 4 항에 있어서,상기 홀 효과를 측정할 수 있는 테스트 패턴은,반도체 기판의 액티브 영역을 정의하는 소자 격리 영역과,메인 칩의 포토 다이오드와 대응하도록 상기 액티브 영역 내에 형성되어 메인 칩과 마찬가지로 PDN/PDP 이온을 주입 받는 포토 다이오드 영역과,상기 메인 칩과 마찬가지로 동일하게 XN 이온을 주입 받으며 상기 포토 다이오드 영역에 바이어스를 인가하기 위한 전도 영역과,상기 메인 칩의 비아 영역과 대응하게 상기 전도 영역에 연결한 콘택 영역을 포함하는 모니터링 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080136793A KR20100078510A (ko) | 2008-12-30 | 2008-12-30 | 모니터링 장치와 이를 위한 테스트 패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080136793A KR20100078510A (ko) | 2008-12-30 | 2008-12-30 | 모니터링 장치와 이를 위한 테스트 패턴 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100078510A true KR20100078510A (ko) | 2010-07-08 |
Family
ID=42639719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080136793A KR20100078510A (ko) | 2008-12-30 | 2008-12-30 | 모니터링 장치와 이를 위한 테스트 패턴 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100078510A (ko) |
-
2008
- 2008-12-30 KR KR1020080136793A patent/KR20100078510A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720483B1 (ko) | 수직 칼라 필터 검출기단 및 그 제조방법 | |
| US6441396B1 (en) | In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer | |
| US20060151817A1 (en) | CMOS image sensor having test pattern therein and method for manufacturing the same | |
| KR100869743B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20160009819A (ko) | 수직형 홀 센서, 홀 센서 모듈 및 그 제조 방법 | |
| KR20070071039A (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| CN114335045B (zh) | 一种降低cmos图像传感器暗电流的方法 | |
| US20080157139A1 (en) | Image sensor and method of manufacturing the same | |
| KR20100078510A (ko) | 모니터링 장치와 이를 위한 테스트 패턴 | |
| US20200365634A1 (en) | Semiconductor Switching Device Separate by Device Isolation | |
| CN108878304A (zh) | 漏电测试结构和漏电测试方法 | |
| US20050285166A1 (en) | Monitoring patterns for an imaging device and method of monitoring a process using the monitoring patterns | |
| KR100803502B1 (ko) | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 | |
| KR20060077077A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| KR20060020399A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| US20150041945A1 (en) | Pickup device structure within a device isolation region | |
| US20230245977A1 (en) | Alignment Method for Image Sensor Fabrication and Associated Semiconductor Device | |
| CN215933605U (zh) | 图像传感器电荷信号干扰监测装置 | |
| KR20110070075A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20070025791A (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 테스트 패턴 | |
| KR100821474B1 (ko) | 포토 다이오드 저항 측정 방법 및 포토 다이오드 저항 측정장치의 제조 방법 | |
| KR20040092827A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
| CN115966576A (zh) | 图像传感器电荷信号干扰监测装置及监测方法 | |
| TW515096B (en) | Formation method of lateral P-I-N photo diode on the semiconductor substrate | |
| KR100682242B1 (ko) | Ｃｍｏｓ 이미지센서의 농도 측정 방법 및 이를 위한테스트 패턴 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |