KR20100078291A - 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법 - Google Patents

서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법 Download PDF

Info

Publication number
KR20100078291A
KR20100078291A KR1020080136512A KR20080136512A KR20100078291A KR 20100078291 A KR20100078291 A KR 20100078291A KR 1020080136512 A KR1020080136512 A KR 1020080136512A KR 20080136512 A KR20080136512 A KR 20080136512A KR 20100078291 A KR20100078291 A KR 20100078291A
Authority
KR
South Korea
Prior art keywords
data
control data
controllers
control
controller
Prior art date
Application number
KR1020080136512A
Other languages
English (en)
Other versions
KR101041469B1 (ko
Inventor
홍성진
최종민
최준혁
남정한
박태훈
이세경
장민영
Original Assignee
두산중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 두산중공업 주식회사 filed Critical 두산중공업 주식회사
Priority to KR1020080136512A priority Critical patent/KR101041469B1/ko
Publication of KR20100078291A publication Critical patent/KR20100078291A/ko
Application granted granted Critical
Publication of KR101041469B1 publication Critical patent/KR101041469B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32235—Sharing of data between process control and maintenance management computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 데이터 공유 장치 및 방법에 관한 것으로, 더욱 자세하게는, 발전 플랜트에 이용되는 다중화 제어시스템에서 빠른 데이터의 교환이 가능한 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및 방법에 관한 것이다.
본 발명의 바람직한 일 실시예에 따른 데이터 공유 장치는, 둘 이상의 제어기를 이용한 다중화 제어시스템에서의 데이터 공유 장치에 관한 것으로, 각 제어시스템은, 다중화 제어시스템의 제어대상을 제어하기 위한 제어데이터를 저장하는 로컬메모리; 타 제어기로부터 제어데이터를 송수신하기 위한 트랜시버; 상기 트랜시버를 통해 송신되는 제어데이터를 각각 직렬화하거나, 수신되는 제어데이터를 병렬화하는 서데스; 데이터의 동시 입출력이 가능하며, 상기 로컬메모리에 저장된 제어데이터 중 공유가 요구되는 데이터와 타 제어시스템들로부터 전송받은 제어데이터를 저장하는 듀얼포트메모리; 상기 제서데스를 통해 수신되는 제어데이터를 상기 듀얼포트메모리에 저장하거나, 상기 듀얼포트메모리에 저장된 제어데이터를 상기 서데스를 이용하여 타 제어기로 송신하는 제어부;를 포함하는 것을 특징으로 한다.
Figure P1020080136512
다중화 제어, 데이터 공유, 서데스, 듀얼포트메모리

Description

서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및 방법{Data sharing apparatus and method for multiplexing control system using SerDes}
본 발명은 데이터 공유 장치 및 방법에 관한 것으로, 더욱 자세하게는, 발전 플랜트에 이용되는 다중화 제어시스템에서 빠른 데이터의 교환이 가능한 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및 방법에 관한 것이다.
화력 발전 플랜트의 주기기인 보일러, 터빈 및 발전기의 제어시스템은 발전설비의 특성상 높은 신뢰성 및 안정성을 보장하기 위해 다중화 구조로 구성되며, 일반적으로 보일러 제어시스템은 이중화, 터빈 및 발전기시스템의 삼중화 시스템으로 구성된다.
삼중화 시스템의 경우에는 삼중화 구성 방식에 따라 마스터/슬레이브 구조로 구현되는 동적 다중화 방식과 삼중화 제어기가 보팅에 의해 제어 결과를 출력하는 정적 다중화 방식으로 나눌 수 있다.
동적 다중화 방식에서는 한 대의 제어기가 마스터로 설정되고 나머지 두 대의 제어기는 슬레이브로 설정되어 정상 동작 중에는 마스터 제어기가 모든 제어 임무를 담당하면서 제어 결과를 슬레이브 제어기들로 전송해 주는 반면, 슬레이브 제 어기는 마스터 제어기와 동일한 제어 로직을 실행하지만 제어 결과는 출력하지 않는 핫 스탠바이 상태로 동작하게 되는데, 만일 마스터 제어기에 문제가 발생하면 우선순위를 가진 슬레이브 제어기로 제어 권한이 절체되면서 마스터 제어기로부터 전달받은 제어 결과를 이용하여 제어를 수행함으로써 제어의 연속성을 유지하게 된다.
정적 다중화 방식에서는 세 대의 제어기가 입력 데이터를 각 제어기에 저장되어 있는 동일한 제어로직에 적용하여 각각의 제어결과를 계산한 후, 출력 보터를 통해 최종적으로 단일 제어 결과를 출력하게 되는데, 입력 데이터 및 제어 결과의 동기화를 위해 세 대의 제어기간에 주기적인 데이터 교환이 이루어져야 하며, 만일 하나의 제어기에 문제가 발생하면 출력 보터에서 해당 제어기의 결과를 배제하고 보팅을 수행하게 된다.
상기와 같은 삼중화 시스템에서는 삼중화 구성에 관계없이 세 대의 제어기 간에 주기적인 데이터 공유가 필수적으로 이루어져야 하며, 특히 터빈이나 발전기 제어시스템과 같이 짧은 제어주기로 작동하는 시스템에서는 더욱 빠른 데이터 공유 기술을 필요로 한다.
일반적인 랙(Rack) 단위의 삼중화 시스템의 구조가 도 1에 도시된다. 도 1에 도시된 것과 같이 종래의 삼중화 시스템(10)에서는 각각의 제어기(100, 200, 300)가 CPU(110, 210, 310), 로컬메모리(120, 220, 320) 및 송수신용 트랜시버(130, 140, 230, 240, 330, 340) 등을 갖추고 있으며, 삼중화 제어기들 간의 데이터 공유를 위해 각 제어기의 CPU(110, 210, 310)는 각기 연결된 로컬 메모리(120, 220, 320)에 저장된 데이터를 통신포트(111, 112, 211, 212, 311, 312)를 통해 교환하게 되는데, 이때 CPU(110, 210, 310)가 매번 데이터 교환에 관여함으로써 CPU의 부하가 증가하고, 빈번한 데이터의 교환으로 인해 CPU의 메인 태스크가 지연되는 단점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위한 것으로, 서데스를 이용하여 다중화 제어시스템 간의 고속 데이터 전송이 가능하도록 함은 물론이고, 로컬 메모리 독점사용에 따라 억세스가 적체되지 않는 다중화 제어시스템의 데이터 공유 장치 및 방법을 제공하는데 그 목적이 있다.
위와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따른 데이터 공유 장치는, 둘 이상의 제어기를 이용한 다중화 제어시스템에서의 데이터 공유 장치에 관한 것으로, 각 제어시스템은, 다중화 제어시스템의 제어대상을 제어하기 위한 제어데이터를 저장하는 로컬메모리; 타 제어기로부터 제어데이터를 송수신하기 위한 트랜시버; 상기 트랜시버를 통해 송신되는 제어데이터를 각각 직렬화하거나, 수신되는 제어데이터를 병렬화하는 서데스; 데이터의 동시 입출력이 가능하며, 상기 로컬메모리에 저장된 제어데이터 중 공유가 요구되는 데이터와 타 제어시스템들로부터 전송받은 제어데이터를 저장하는 듀얼포트메모리; 상기 서데스를 통해 수신되는 제어데이터를 상기 듀얼포트메모리에 저장하거나, 상기 듀얼포트메모리에 저장된 제어데이터를 상기 서데스를 이용하여 타 제어기로 송신하는 제어부;를 포함하는 것을 특징으로 한다.
또한, 본 발명의 바람직한 일 실시예에 따른 데이터 공유 방법은, 다중화 제어시스템의 데이터 공유 장치를 이용한 데이터 공유 방법으로서, 모든 제어기를 초 기화하는 초기화 단계; 둘 이상의 제어기 중 가장 먼저 초기화된 제어기가 마스터 권한을 획득하는 마스터 권한 획득단계; 마스터 권한을 획득한 제어기인 마스터 제어기가 타 제어기들로 공유되는 제어데이터가 입력되는 제한시간을 설정하는 제한시간 설정단계; 마스터 권한을 획득한 제어기가 자신의 제어데이터를 서데스를 통해 직렬화하여 타 제어기들로 전송하는 1차 데이터전송단계; 상기 타 제어기들이 상기 마스터 제어기로부터 전송된 제어데이터의 오류를 검사하고 오류가 있을 경우 상기 마스터 제어기로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시키는 1차 오류검사단계; 상기 1차 오류검사단계 후 상기 타 제어기들이 자신의 제어데이터를 서데스를 통해 직렬화하여 마스터 제어기로 전송하는 2차 데이터전송단계; 상기 마스터 제어기가 상기 타 제어기들로부터 전송된 제어데이터의 오류를 검사하고 오류가 있을 경우 상기 타 제어기들로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시키는 2차 오류검사단계; 및 상기 제한시간 설정단계에서 설정된 제한 시간 안에 상기 타 제어기들중 어느 하나로부터 제어데이터가 전송되지 않을 경우 제어데이터가 전송되지 않은 통신 채널에 오류 인터럽트를 발생시키는 3차 오류검사단계를 포함한다.
나아가, 본 발명의 바람직한 다른 실시예에 따른 데이터 공유 방법은, 다중화 제어시스템의 데이터 공유 장치를 이용한 데이터 공유 방법으로서, 모든 제어기를 초기화하는 초기화 단계; 각 제어기가 자신의 제어데이터를 서데스를 통해 직렬화하여 타 제어기들로 전송하는 데이터전송단계; 및 상기 데이터전송단계에서 상기 타 제어기들로부터 전송된 제어데이터의 오류를 검사하고 오류가 있을 경우 상 기 타 제어기들로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시키는 오류검사단계;를 포함한다.
본 발명에 따르면 서데스를 이용하여 다중화 제어시스템 간의 고속 데이터 전송이 가능하도록 함은 물론이고, 로컬 메모리 독점사용에 따라 억세스가 적체되지 않는 장점이 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하에서는 도 2를 참조하여 본 발명의 바람직한 일 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치를 설명하도록 한다. 도 2는 본 발명의 바람직한 일 실시예에 따른 다중화 제어시스템의 데이터 공유 장치의 구성도이다.
도 2에 도시된 바와 같이 본 발명의 공유장치는 둘 이상의 제어기(400, 500, 600)로 이루어진 다중 제어시스템에 적용되는 것으로, 각 제어기(400, 500, 600)에 CPU(410, 510, 610), 로컬메모리(420, 520, 620), 듀얼포트메모리(430, 530, 630), 제어부(440, 540, 640), 제1서데스(450, 550, 650) 제2서데스(460, 560, 660), 제1 트랜시버(470, 570, 670) 및 제2트랜시버(480, 580, 680)가 구비됨으로써 구성된다.
로컬메모리(420, 520, 620)는 다중화 제어시스템(20)의 제어대상(터빈 또는 발전기 등)을 제어하기 위한 제어데이터를 저장한다.
이때, 본 발명에서 이용되는 로컬메모리(420, 520, 620)는 데이터의 동시 입출력이 가능한 듀얼포트메모리(430, 530, 630)와 동일한 메모리버스를 통해 CPU와 연결되는 것이 바람직하다.
제1트랜시버(470, 570, 670) 및 제2트랜시버(480, 580, 680)는 타 제어기로부터 제어데이터를 송수신한다.
본 발명에서 이용되는 시리얼 통신의 통신매체로는 구리선이나, 광섬유 등이 적용될 수 있는데, 제1트랜시버(470, 570, 670) 및 제2트랜시버(480, 580, 680)는 이러한 통신매체의 종류에 따라 다르게 구현될 수 있다.
제1서데스(450, 550, 650) 및 제2서데스(460, 560,660)은 제1트랜시버(470, 570, 670) 및 제2트랜시버(480, 580, 680)를 통해 송신되는 제어데이터를 각각 직렬화(serialize)하거나, 수신되는 제어데이터를 병렬화(deserialize)한다.
이러한 서데스(SerDes)는 데이터의 고속 I/O를 가능도록 하는 것으로, 본 발 명에서는 각 제어기간에 공유 데이터를 전송함에 있어서, 이와 같이 서데스를 이용하여 직렬화하도록 하여 종래의 다중화 제어시스템보다 훨씬 빠른 데이터의 송수신이 가능하다.
듀얼포트메모리(430, 530, 630)는 싱글포트메모리와 반대되는 개념으로, 하나의 메모리로 읽기와 쓰기가 동시에 가능하다. 본 발명은 이러한 듀얼포트메모리(430, 530, 630)를 이용하여 로컬메모리(420, 520, 620)에 저장된 제어데이터 중 공유가 요구되는 데이터와 타 제어시스템들로부터 전송받은 제어데이터를 저장한다.
이러한 구성을 통해 본 발명은 실제 제어의 주체가 되는 CPU(410, 510, 610)와 데이터의 공유를 위한 제어부(440, 540, 640)가 동시에 듀얼포트메모리(430, 530, 630)를 억세스할 수 있게 된다.
따라서, 본 발명은 종래의 삼중화 제어시스템(10)과 같이 데이터의 공유에 CPU가 관여하지 않기 때문에 CPU의 부담이 줄어들 뿐만 아니라, 제어데이타의 입출력을 위해 적체되던 문제점을 해결할 수 있다.
도 3에는 바람직한 일 실시예에 따른 듀얼포트메모리(430, 530, 630)의 구성이 예시되어 있다.
도 3에 도시된 것과 같이 바람직한 일 실시예에 따르면, 삼중화 제어시스템에서 듀얼포트메모리(430)는 세 개의 영역으로 분할되는데, 제어기는 자신의 제어데이터가 저장되는 영역(431)이 최하위어드레스에 위치하고, 제1트랜시버(470)와 제2트랜시버(480)를 통해 전송받은 제어데이터가 저장되는 영역(432, 433)이 차례 로 그 위에 위치한다.
이때, 설명에 있어서, 제어기1(400)을 기준으로 설명하였으나, 다른 제어기에 있어서도 듀얼포트메모리의 구조는 동일할 수 있다.
제어부(440, 540, 640)는 제1 및 제2서데스(470, 480, 570, 580, 670, 680)를 통해 수신되는 제어데이터를 상기 듀얼포트메모리(430, 530, 630)에 저장하거나, 듀얼포트메모리(430, 530, 630)에 저장된 제어데이터를 제1 및 제2 서데스(470, 480, 570, 580, 670, 680)를 이용하여 타 제어기로 송신한다.
이때, 각 제어기의 제어부(440, 540, 640)는 듀얼포트메모리(430, 530, 630)에서 각 제어기 자신의 제어데이터가 저장된 영역의 어드레스 정보 및 해당 데이터를 읽어서, 시리얼 통신에 적합하도록 패킷화하여 타 제어기로 전송되도록 하거나, 타 제어기로부터 전송받은 데이터의 패킷을 어드레스와 데이터 영역을 분리하여 각 데이터가 입력된 트랜시버에 따라 각 데이터를 서로 다른 영역의 어드레스에 저장할 수 있다.
또한, 제어부(440, 540, 640)에서는 고속 시리얼 통신에 의해 데이터가 올바로 전송되었는지 알 수 있도록 CRC체크가 이루어지는 것이 바람직하다.
이하에서는 도 4를 참조하여 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치를 설명하도록 한다.
본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치(21)에 따르면, 각 제어기의 듀얼포트메모리(430)는 제어기 자신의 제어데이터를 저장하기 위한 제1듀얼포트메모리(430a) 및 제1듀얼포트메모리 와 별도의 데이터 버스를 갖는 독립된 제2듀얼포트메모리(430b, 430c)로 구성된다.
이와 같이 독립된 듀얼포메모리를 적용할 경우 CPU(410)와 듀얼포트메모리(430a, 430b, 430c)는 동일한 메모리버스를 이용하여 인터페이스하는 반면에ㅡ 제어부(440)와 듀얼포트메모리(430a, 430b, 430c)는 각각 분리된 데이터버스, 어드레스버스 및 제어신호로 인터페이스함으로써 제어부(440)에서 각 듀얼포트메모리(430a, 430b, 430c)에 동시 억세스가 가능하다.
이러한 구성을 통해 본 발명은 공유되는 제어데이터의 용량이 큰 경우에도 무리 없이 공유가 가능해질 뿐만 아니라, 더욱더 빠른 데이터 전송이 가능해진다.
이하에서는 도 5를 참조하여 본 발명의 바람직한 일 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법을 설명하도록 한다. 설명에 있어서 도 2와 동일한 참조부호는 동일한 기능을 수행하는 동일한 구성을 지칭한다.
본 발명의 바람직한 일 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법은 도 2에 도시된 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치를 이용한 데이터 공유 방법에 관한 것으로, 맨 처음, 모든 제어기를 초기화한다(S100).
여기서, 각 제어기(400, 500, 600)의 제어부(440, 540, 640)는 리셋신호를 감지하여 동작을 개시하게 되는데, 각 제어기는 동작상태에 대한 건전성을 서로 감시할 수 있는 것이 바람직하다.
또한, 모든 제어기가 초기화되지 않은 것으로 감지되면(S101), 초기화 될 때까지 대기하는 것이 더욱 바람직하다.
다음으로, 둘 이상의 제어기(400, 500, 600) 중 가장 먼저 초기화된 제어기(여기서는 400으로 설명함)가 마스터 권한을 획득한다(S102).
그리고, 'S102'단계에서 마스터 권한을 획득한 제어기인 마스터 제어기(400)가 타 제어기들(500, 600)로 공유되는 제어데이터가 입력되는 제한시간을 설정한다(S103).
그 후, 마스터 권한을 획득한 제어기(400)가 자신의 제어데이터를 서데스(450, 460)를 통해 직렬화하여 타 제어기들로 전송한다(S104).
그러면, 타 제어기들(500, 600)은 마스터 제어기(400)로부터 전송될 제어데이터를 대기하다가(S105), 마스터 제어기(400)로부터 제어데이터가 전송되면, 전송된 제어데이터의 오류를 검사하고(S106), 오류가 있을 경우 상기 마스터 제어기로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시켜 CPU(510, 610)에 오류가 발생하였음을 알린다(S107).
한편, 데이터의 교환순서는 임의로 이루어질 수 있는데, 여기서는 시계 방향으로 데이터의 교환이 이루어지는 것을 기준으로 설명하도록 한다.
시계 방향으로 데이터의 교환이 이루어질 경우 제2트랜시버(680)를 통해 제어데이터를 전송받은 제어기(600)는 자신의 제어데이터를 제1트랜시버(670)를 통해서 타 제어기(400, 500)의 제2트랜시버(480, 580)측으로 전송한다(S108).
이때, 마스터가 아닌 다른 제어기(500)가 연쇄적으로 제1트랜시버(570)를 이용하여 자신의 제어데이터를 마스터 제어기(400) 및 타 제어기(600)로 전송하는 것이 바람직하다.
한편, 마스터 제어기(400)는 'S104'단계 이후, 타 제어기들(500, 600)로부터의 제어데이터 전송을 대기하게 되는데(S109), 타 제어기들(500, 600)로부터 제어데이터가 전송되면 전송된 제어데이터의 오류를 검사하고(S110), 오류가 있을 경우 타 제어기들로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시켜 CPU(410)에 오류가 발생하였음을 알린다(S111).
마지막으로, 'S103'단계에서 설정된 제한 시간 안에 타 제어기들(500, 600) 중 어느 하나로부터 제어데이터가 전송되지 않을 경우 제어데이터가 전송되지 않은 통신 채널에 오류 인터럽트를 발생시켜 CPU(410)에 오류가 발생하였음을 알린다(S112).
이하에서는, 도 6을 참조하여 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법을 설명하도록 한다. 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법은 도 4에 도시된 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치를 이용한 것으로, 이 경우 제어부(440, 540, 640)는 세 개의 듀얼포트메모리에 대해 동시 억세스가 가능하기 때문에 세 개의 제어기 간에 비동기 적인 데이터 교환이 가능하므로 마스터 권한의 설정이 요구되지 않는다.
따라서, 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법은 다음과 같다.
먼저, 모든 제어기(401, 501, 601)를 초기화한다(S200). 여기서도, 또한, 모 든 제어기가 초기화되지 않은 것으로 감지되면(S201), 초기화 될 때까지 대기하는 것이 더욱 바람직하다.
다음으로, 각 제어기(401, 501, 601)가 자신의 제어데이터를 서데스(470, 480, 570, 580, 670, 680)를 통해 직렬화하여 타 제어기들로 전송한다(S202).
그 후, 'S202'단계에서 타 제어기들로부터 전송된 제어데이터의 오류를 검사하고(203), 오류가 있을 경우 상기 타 제어기들로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시켜 CPU(410, 510, 610)에 오류가 발생하였음을 알린다(S112).
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 종래 기술에 따른 다중화 제어시스템의 구성도,
도 2는 본 발명의 바람직한 일 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치의 구성도,
도 3은 본 발명의 바람직한 일 실시예에 따른 듀얼포트메모리의 예시도,
도 4는 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치의 구성도,
도 5는 본 발명의 바람직한 일 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법의 흐름도,
도 6은 본 발명의 바람직한 다른 실시예에 따른 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법의 흐름도이다.

Claims (5)

  1. 둘 이상의 제어기를 이용한 다중화 제어시스템에서의 데이터 공유 장치에 관한 것으로,
    각 제어시스템은,
    다중화 제어시스템의 제어대상을 제어하기 위한 제어데이터를 저장하는 로컬메모리;
    타 제어기로부터 제어데이터를 송수신하기 위한 트랜시버;
    상기 트랜시버를 통해 송신되는 제어데이터를 각각 직렬화하거나, 수신되는 제어데이터를 병렬화하는 서데스;
    데이터의 동시 입출력이 가능하며, 상기 로컬메모리에 저장된 제어데이터 중 공유가 요구되는 데이터와 타 제어시스템들로부터 전송받은 제어데이터를 저장하는 듀얼포트메모리;
    상기 서데스를 통해 수신되는 제어데이터를 상기 듀얼포트메모리에 저장하거나, 상기 듀얼포트메모리에 저장된 제어데이터를 상기 서데스를 이용하여 타 제어기로 송신하는 제어부;를 포함하는 것을 특징으로 하는 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치.
  2. 제 1항에 있어서, 상기 듀얼포트메모리는,
    제어기 자신의 제어데이터를 저장하기 위한 영역과,
    타 제어기로부터 수신된 제어데이터를 저장하기 위한 영역으로 분할된 것을 특징으로 하는 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치.
  3. 제 1항에 있어서, 상기 듀얼포트메모리는,
    제어기 자신의 제어데이터를 저장하기 위한 제1듀얼포트메모리와,
    제1듀얼포트메모리와 별도의 데이터 버스를 갖는 독립된 제2듀얼포트메모리로 구성된 것을 특징으로 하는 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치.
  4. 다중화 제어시스템의 데이터 공유 장치를 이용한 데이터 공유 방법에 있어서,
    모든 제어기를 초기화하는 초기화 단계;
    둘 이상의 제어기 중 가장 먼저 초기화된 제어기가 마스터 권한을 획득하는 마스터 권한 획득단계;
    마스터 권한을 획득한 제어기인 마스터 제어기가 타 제어기들로 공유되는 제어데이터가 입력되는 제한시간을 설정하는 제한시간 설정단계;
    마스터 권한을 획득한 제어기가 자신의 제어데이터를 서데스를 통해 직렬화하여 타 제어기들로 전송하는 1차 데이터전송단계;
    상기 타 제어기들이 상기 마스터 제어기로부터 전송된 제어데이터의 오류를 검사하고 오류가 있을 경우 상기 마스터 제어기로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시키는 1차 오류검사단계;
    상기 1차 오류검사단계 후 상기 타 제어기들이 자신의 제어데이터를 서데스를 통해 직렬화하여 마스터 제어기로 전송하는 2차 데이터전송단계;
    상기 마스터 제어기가 상기 타 제어기들로부터 전송된 제어데이터의 오류를 검사하고 오류가 있을 경우 상기 타 제어기들로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시키는 2차 오류검사단계; 및
    상기 제한시간 설정단계에서 설정된 제한 시간 안에 상기 타 제어기들중 어느 하나로부터 제어데이터가 전송되지 않을 경우 제어데이터가 전송되지 않은 통신 채널에 오류 인터럽트를 발생시키는 3차 오류검사단계를 포함하는 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법.
  5. 다중화 제어시스템의 데이터 공유 장치를 이용한 데이터 공유 방법에 있어서,
    모든 제어기를 초기화하는 초기화 단계;
    각 제어기가 자신의 제어데이터를 서데스를 통해 직렬화하여 타 제어기들로 전송하는 데이터전송단계; 및
    상기 데이터전송단계에서 상기 타 제어기들로부터 전송된 제어데이터의 오류를 검사하고 오류가 있을 경우 상기 타 제어기들로부터 제어데이터를 전송받은 통신 채널에 오류 인터럽트를 발생시키는 오류검사단계;
    를 포함하는 서데스를 이용한 다중화 제어시스템의 데이터 공유 방법.
KR1020080136512A 2008-12-30 2008-12-30 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법 KR101041469B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136512A KR101041469B1 (ko) 2008-12-30 2008-12-30 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136512A KR101041469B1 (ko) 2008-12-30 2008-12-30 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법

Publications (2)

Publication Number Publication Date
KR20100078291A true KR20100078291A (ko) 2010-07-08
KR101041469B1 KR101041469B1 (ko) 2011-06-16

Family

ID=42639531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136512A KR101041469B1 (ko) 2008-12-30 2008-12-30 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법

Country Status (1)

Country Link
KR (1) KR101041469B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180068004A (ko) * 2016-12-13 2018-06-21 중원대학교 산학협력단 컴퓨터 간 데이터 공유를 위한 내부 및 외부 인터페이스를 갖는 저장장치 및 이를 이용한 컴퓨터 시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507678B1 (ko) 2014-01-17 2015-03-31 두산중공업 주식회사 통신 주기 동기화를 이용한 다중화 입출력 보팅 방법 및 이를 적용한 다중화 제어 시스템

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053891A (ko) * 2001-12-24 2003-07-02 엘지전자 주식회사 듀얼포트램을 이용한 데이터 타이밍 및 포맷 변환 장치
KR20040024907A (ko) * 2002-09-17 2004-03-24 엘지전자 주식회사 메모리를 이용한 보드간 이중화 장치 및 방법
KR100473814B1 (ko) * 2003-07-16 2005-03-14 한국전자통신연구원 직병렬 버스정합을 이용한 이중화시스템 및 방법
KR20050069696A (ko) * 2003-12-31 2005-07-05 엘지전자 주식회사 메모리를 이용한 서데스 이중화 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180068004A (ko) * 2016-12-13 2018-06-21 중원대학교 산학협력단 컴퓨터 간 데이터 공유를 위한 내부 및 외부 인터페이스를 갖는 저장장치 및 이를 이용한 컴퓨터 시스템

Also Published As

Publication number Publication date
KR101041469B1 (ko) 2011-06-16

Similar Documents

Publication Publication Date Title
US7461286B2 (en) System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US7222213B2 (en) System and method for communicating the synchronization status of memory modules during initialization of the memory modules
JP5459807B2 (ja) マルチプロセッサデータ処理システムにおけるデバッグシグナリング
US10908583B2 (en) Safety control system and safety control unit
KR101041469B1 (ko) 서데스를 이용한 다중화 제어시스템의 데이터 공유 장치 및방법
CN117076344A (zh) 数据共享方法、装置、系统以及可读存储介质
JP6164352B1 (ja) 電力変換装置の制御装置
US7206889B2 (en) Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes
JP2008190975A (ja) 半導体試験装置
US9792230B2 (en) Data input circuit of semiconductor apparatus
IL149730A (en) VMEbus Virtual Screen Background Design is flawless
US20160042772A1 (en) Semiconductor devices
US9513680B2 (en) Relaying device, relaying method, and power control system
US10282317B2 (en) Semiconductor integrated circuit
JP2020087179A (ja) コントローラ、およびコントローラの制御方法
Zhang et al. Design of ZYNQ-Based Dynamic Configurable Optical Fiber Communication Test Equipment
CN117493259B (zh) 一种数据存储系统、方法及服务器
KR100924303B1 (ko) 메모리 어드레스의 모니터링 방법 및 장치
KR100428798B1 (ko) 슬레이브 초기화 장치
RU2665225C1 (ru) Блок обработки информации
CN106547719A (zh) 一种系统通信和控制处理同步方法
CN116185508A (zh) 基板管理控制器及服务器
JPH10187472A (ja) データ処理システム
JP3292308B2 (ja) ウェイト調停回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9