KR20100076604A - 유기전계발광 표시장치 - Google Patents

유기전계발광 표시장치 Download PDF

Info

Publication number
KR20100076604A
KR20100076604A KR1020080134712A KR20080134712A KR20100076604A KR 20100076604 A KR20100076604 A KR 20100076604A KR 1020080134712 A KR1020080134712 A KR 1020080134712A KR 20080134712 A KR20080134712 A KR 20080134712A KR 20100076604 A KR20100076604 A KR 20100076604A
Authority
KR
South Korea
Prior art keywords
subpixels
light emitting
subpixel
driving
thin film
Prior art date
Application number
KR1020080134712A
Other languages
English (en)
Inventor
서인교
이재혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080134712A priority Critical patent/KR20100076604A/ko
Publication of KR20100076604A publication Critical patent/KR20100076604A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11879—Data lines (buses)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 서로 마주보며 이격되며, 다수의 서브픽셀이 정의되는 제1 및 제2기판과; 상기 다수의 서브픽셀에 각각 형성되는 다수의 발광다이오드와; 상기 다수의 서브픽셀 중 인접한 2개를 합한 영역의 상반부 또는 하반부에 각각 형성되며, 상기 다수의 발광다이오드를 구동하기 위한 다수의 다이오드 구동소자를 포함하는 유기전계발광 표시장치를 제공한다.
유기전계발광, 상부발광, 발광다이오드, 다이오드 구동소자

Description

유기전계발광 표시장치 {Organic Electroluminescent Display Device}
본 발명은 유기전계발광 표시장치에 관한 것으로, 특히 상부발광방식(top emission type)의 유기전계발광 표시장치에 관한 것이다.
평판 디스플레이(Flat Panel Display: FPD)중 하나인 유기전계발광 표시장치는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한 스스로 빛을 내는 자체 발광형이기 때문에 대조비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5V 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.
이러한 특성을 갖는 유기전계발광 표시장치는, 크게 패시브 매트릭스 방식(passive matrix type)과 액티브 매트릭스 방식(active matrix type)으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)의 교차된 부분이 픽셀이 되고, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것만큼의 순간 휘도를 내야만 한다.
한편, 액티브 매트릭스 방식에서는, 데이터신호의 화소전극 인가를 결정하는 소자인 스위칭 박막트랜지스터(Thin Film Transistor: TFT)와, 데이터신호에 따라 전계발광 다이오드의 전류를 결정하는 소자인 구동 박막트랜지스터와, 구동 박막트랜지스터에 연결되어 빛을 방출하는 전계발광 다이오드가 서브픽셀(sub pixel) 별로 위치하여 영상을 표시한다.
이러한 액티브 매트릭스 방식에서는, 각 서브픽셀에 인가된 전압이 스토리지 커패시터(storage capacitor)에 충전되어 있어서, 그 다음 프레임(frame) 신호가 인가될 때까지 지속적인 데이터신호의 공급 없이도 전압이 유지되어 계속 빛을 방출한다. 따라서, 낮은 전압 및 전류에 의해서 구동이 가능하고, 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로, 최근에는 액티브 매트릭스 방식의 유기전계발광 표시장치가 널리 이용되고 있다.
이하, 이러한 액티브 매트릭스 유기전계발광 표시장치의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 종래의 액티브 매트릭스 유기전계발광 표시장치의 회로도이다.
도 1에 도시한 바와 같이, 액티브 매트릭스 유기전계발광 표시장치(1)는, 제1 및 제2게이트라인(GL1, GL2), 제1 내지 제3데이터라인(DL1, DL2, DL3), 제1 및 제2파워라인(PL1, PL2)을 포함한다. 제1 내지 제3데이터라인(DL1, DL2, DL3)과 제1 및 제2파워라인(PL1, PL2)은 제1 및 제2게이트라인(GL1, GL2)과 교차하여 적, 녹, 청 서브픽셀(SPr, SPg, SPb)을 정의하고, 적, 녹, 청 서브픽셀(SPr, SPg, SPb) 각각에는 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 및 전계발광 다이오드가 형성된다.
즉, 적 서브픽셀(SPr)에는 제1스위칭 박막트랜지스터(Ts1), 제1구동 박막트랜지스터(Td1), 제1스토리지 커패시터(Cs1) 및 제1발광다이오드(E1)가 형성되고, 녹 서브픽셀(SPg)에는 제2스위칭 박막트랜지스터(Ts2), 제2구동 박막트랜지스터(Td2), 제2스토리지 커패시터(Cs2) 및 제2발광 다이오드(E2)가 형성되고, 청 서브픽셀(SPb)에는 제3스위칭 박막트랜지스터(Ts3), 제3구동 박막트랜지스터(Td3), 제3스토리지 커패시터(Cs3) 및 제3발광 다이오드(E3)가 형성된다.
여기서, 서브픽셀 내에서의 소자들의 연결관계는 서브픽셀 별로 동일하므로, 적 서브픽셀(SPr)의 소자들의 연결관계를 예를 들어 설명한다.
제1스위칭 박막트랜지스터(Ts1)는 제1게이트라인 및 제1데이터라인(GL1, DL1)에 연결되고, 제1구동 박막트랜지스터(Td1) 및 제1스토리지 커패시터(Cs1)는 제1스위칭 박막트랜지스터(Ts1)에 연결된다. 그리고, 제1구동 트랜지스터(Td1)는 제1파워라인(PL1) 및 제1발광다이오드(E1) 사이에 연결된다.
게이트신호가 제1게이트라인(GL1)을 통하여 제1스위칭 박막트랜지스터(Ts1)의 게이트전극에 인가되면, 제1스위칭 박막트랜지스터(Ts1)가 턴온(turn on) 되고, 제1데이터라인(DL1)의 데이터신호가 제1스위칭 박막트랜지스터(Ts1)를 통하여 제1구동 박막트랜지스터(Td1)의 게이트전극에 인가된다. 그리고, 제1구동 박막트랜지스터(Td1)는 자신의 게이트전극에 인가된 데이터신호에 따라 제1파워라인(PL1)으로부 터 제1발광다이오드(E1)로 흐르는 전류의 양을 제어하고, 제1발광다이오드(E1)는 전류의 양에 따라 다른 발광양의 빛을 방출함으로써, 그레이 스케일(gray scale)을 구현한다.
제1스토리지 커패시터(Cs1)는 제1스위칭 박막트랜지스터(Ts1)가 턴 오프(turn off) 되었을 때, 제1구동 박막트랜지스터(Td1)의 게이트전극의 전압을 일정하게 유지시키는 역할을 하며, 그 결과 제1스위칭 박막트랜지스터(Ts1)가 턴 오프(turn off) 상태가 되더라도 다음 프레임(frame)까지 제1발광다이오드(E1)에 흐르는 전류의 양을 일정하게 유지할 수 있다.
이러한 액티브 매트릭스 유기전계발광 표시장치의 서브픽셀의 소자 구성을 도면을 참조하여 설명한다.
도 2는 종래의 액티브 매트릭스 유기전계발광 표시장치의 단면도이다.
도 2에 도시한 바와 같이, 액티브 매트릭스 유기전계발광 표시장치(1)는 마주보며 이격된 제1 및 제2기판(10, 70)을 포함하고, 제1 및 제2기판(10, 70)의 가장자리는 씰패턴(80)이 형성되어 제1 및 제2기판(10, 70)을 합착한다.
제1 및 제2기판(10, 70)은 적, 녹, 청 서브픽셀(SPr, SPg, SPb)를 포함하고, 각 서브픽셀에는 스위칭 박막트랜지스터(도 1의 Ts1, Ts2, Ts3), 구동 박막트랜지스터(Td1, Td2, Td3), 스토리지 커패시터(도 1의 Cs1, Cs2, Cs3), 발광다이오드(E1, E2, E3)가 형성된다.
각 서브픽셀은 동일한 구조를 가지므로, 적 서브픽셀(SPr)을 예로 들어 설명 한다.
제1기판(10) 상부의 적 서브픽셀(SPr)에는 순차적으로 적층 형성된 게이트 전극(13)과, 게이트 절연막(16)과, 순수 비정질 실리콘의 액티브층(20a) 및 불순물 비정질 실리콘의 오믹콘택층(20b)으로 구성된 반도체층(20)과, 서로 이격하는 소스 및 드레인 전극(33, 36)으로 이루어지는 제1구동 박막트랜지스터(Td1)가 형성되고, 소스 및 드레인 전극(33, 36)은 각각 제1파워라인(도 1의 PL1) 및 제1발광다이오드(E1)와 연결된다.
제1구동 박막트랜지스터(Td1) 상부에는 드레인콘택홀(43)을 포함하는 보호층(40)이 형성되고, 보호층(40) 상부에는 드레인콘택홀(43)을 통해 제1구동 박막트랜지스터(Td1)의 드레인 전극(36)과 접촉하는 제1발광다이오드(E1)가 형성된다.
제1발광다이오드(E1)는 서로 대향된 제1 및 제2전극(47, 58)과, 제1 및 제2전극(47, 58) 사이에 개재된 발광층(55)을 포함한다. 제1전극(47)은 적 서브픽셀(SPr)에 독립적으로 형성되어 제1구동 박막트랜지스터(Td1)의 드레인 전극(36)과 접촉하고, 제2전극(58)은 발광층(55) 상부의 제1기판(10) 전면에 형성된다.
발광층(55)은 적, 녹, 청 서브픽셀(SPr, SPg, SPb)에서 각각 적, 녹, 청색을 발광하도록 형성되며, 제1 및 제2전극(47, 58)은 각각 발광층(55)에 전자와 정공을 제공해주는 역할을 한다.
위의 구조에서 제2기판(70)은 제1기판(10) 상부에 형성되는 각 서브픽셀의 소자를 외기로부터 보호하기 위하여 형성되는 것으로 제1기판(10) 상부의 소자를 인캡슐레이션하는 역할을 한다.
이러한 유기전계발광 표시장치는, 게이트라인(GL1, GL2, GL3)에 평행한 가로 방향으로는 적, 녹, 청색이 순차적으로 반복 배열되고, 데이터라인(DL1, DL2, DL3)에 평행한 세로 방향으로는 동일한 색상이 배열되는 스트라이프 타입으로 적, 녹, 청 서브픽셀(SPr, SPg, SPb)을 형성할 수 있는데, 이 경우 도 1에서와 같이, 각 서브픽셀의 가로방향의 변의 제1길이(L1)가 세로방향의 변의 제2길이(L2)보다 작게 설계할 수 있다. (L1 <L2) 예를 들어, 제2길이(L2)가 제1길이(L1)의 3배가 되도록 (L2 = 3 X L1) 각 서브픽셀을 설계할 수 있으며, 제1 및 제2길이(L1, L2)는 각각 32μm 및 96 μm 일 수 있다.
한편, 유기전계발광 표시장치는, 발광다이오드로부터 출사된 빛의 투과방향에 따라 상부발광방식(top emission type)과 하부발광방식(bottom emission type)으로 나뉜다. 이때 하부발광방식은 개구율이 저하되는 문제가 발생하므로 최근에는 상부발광방식이 주로 이용되고 있다.
상부발광방식 유기전계발광 표시장치의 경우에는, 발광층의 빛이 제2기판(70)을 통하여 출사되므로, 개구율에 상관없이 제1기판(10) 상부에 스위칭 박막트랜지스터, 구동 박막트랜지스터 및 스토리지 커패시터와 같은 다이오드 구동소자들을 자유롭게 배치할 수 있다.
그러나, 표시장치가 고해상도로 갈수록 각 서브픽셀의 크기가 작아지므로, 각 서브픽셀에 형성되는 다이오드 구동소자들의 설계 자유도 및 집적 자유도가 제한 받게 된다. 또한, 문턱전압 등의 특성 개선을 위하여 각 서브픽셀에 다수의 다이오 드 구동소자를 형성하는 경우에 설계 자유도 및 집적 자유도는 더욱 제한 받게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 각 서브픽셀에 형성되는 다이오드 구동소자들의 설계 자유도 및 집적 자유도가 개선된 유기전계발광 표시장치를 제공하는 것을 목적으로 한다.
또한, 발광다이오드에 의해 정의되는 서브픽셀과 발광다이오드를 구동하기 위한 다이오드 구동소자들에 의해 정의되는 서브픽셀을 서로 상이하게 형성함으로써, 고해상도에 용이하게 적용할 수 있는 상부발광방식의 유기전계발광 표시장치제공다른 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여 본 발명은, 서로 마주보며 이격되며, 다수의 서브픽셀이 정의되는 제1 및 제2기판과; 상기 다수의 서브픽셀에 각각 형성되는 다수의 발광다이오드와; 상기 다수의 서브픽셀 중 인접한 2개를 합한 영역의 상반부 또는 하반부에 각각 형성되며, 상기 다수의 발광다이오드를 구동하기 위한 다수의 다이오드 구동소자를 포함하는 유기전계발광 표시장치를 제공한다.
상기 다수의 서브픽셀은 제1 내지 제4서브픽셀을 포함하고, 상기 다수의 발광 다이오드는 제1 내지 제4발광다이오드를 포함하고, 상기 다수의 다이오드 구동소자는 제1 내지 제4다이오드 구동소자를 포함하고, 상기 제1 및 제2다이오드 구동소자는 상기 제1 및 제2서브픽셀을 합한 영역의 상반부 및 하반부에 각각 형성되고, 상기 제3 및 제4 다이오드 구동소자는 상기 제3 및 제4서브픽셀을 합한 영역의 상반부 및 하반부에 각각 형성될 수 있다.
여기서, 유기전계발광 표시장치는, 상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1서브픽셀의 좌측 가장자리부, 상기 제2서브픽셀의 우측 가장자리부, 상기 제3서브픽셀의 좌측 가장자리부, 상기 제4서브픽셀의 우측 가장자리부에 각각 형성되는 제1 내지 제4데이터라인과, 상기 제1게이트라인과 교차하며 상기 제1 및 제2서브픽셀의 경계부, 제3 및 제4서브픽셀의 경계부에 각각 형성되는 제1 및 제2파워라인을 더욱 포함할 수 있다.
그리고, 유기전계발광 표시장치는, 상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1서브픽셀의 좌측 가장자리부, 상기 제2서브픽셀의 우측 가장자리부, 상기 제3서브픽셀의 좌측 가장자리부, 상기 제4서브픽셀의 우측 가장자리부에 각각 형성되는 제1 내지 제4데이터라인과, 상기 제1게이트라인과 평행하게 연장되며 상기 제1 내지 제4서브픽셀의 상측 경계부, 상기 제1 내지 제4서브픽셀의 하측 경계부에 각각 형성되는 제1 및 제2파워라인을 더욱 포함할 수 있다.
한편, 상기 다수의 서브픽셀은 제1 내지 제4서브픽셀을 포함하고, 상기 다수 의 발광다이오드는 제1 내지 제4발광다이오드를 포함하고, 상기 다수의 다이오드 구동소자는 제1 내지 제4다이오드 구동소자를 포함하고, 상기 제1다이오드 구동소자는 상기 제1 및 제2서브픽셀을 합한 영역의 상반부에 형성되고, 상기 제2다이오드 구동소자는 상기 제2 및 제3서브픽셀을 합한 영역의 하반부에 형성되고, 상기 제3다이오드 구동소자는 상기 제3 및 제4서브픽셀을 합한 영역의 상반부에 형성될 수 있다.
여기서, 유기전계발광 표시장치는, 상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1 내지 제4서브픽셀 각각의 좌측 가장자리부에 형성되는 제1 내지 제4데이터라인과, 상기 제1 내지 제4서브픽셀 각각의 우측 가장자리부에 형성되는 제1 내지 제4파워라인을 더욱 포함할 수 있다.
그리고, 유기전계발광 표시장치는, 상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1 내지 제4서브픽셀 각각의 좌측 가장자리부에 형성되는 제1 내지 제4데이터라인과, 상기 제1게이트라인과 평행하게 연장되며 상기 제1 내지 제4서브픽셀의 상측 경계부, 상기 제1 내지 제4서브픽셀의 하측 경계부에 각각 형성되는 제1 및 제2파워라인을 더욱 포함할 수 있다.
상기 다수의 다이오드 구동소자는 각각 다수의 박막트랜지스터와 다수의 커패시터를 포함하고, 상기 다수의 발광다이오드는 각각, 서로 마주보며 이격되는 제1 및 제2전극과, 상기 제1 및 제2전극 사이에 형성되는 발광층을 포함한다.
상기 다수의 다이오드 구동소자 및 상기 다수의 발광다이오드는 상기 제1기판 내면 상부에 형성되거나, 상기 다수의 다이오드 구동소자는 상기 제1기판 내면 상부에 형성되고 상기 다수의 발광다이오드는 상기 제2기판 내면 상부에 형성되며, 이때 상기 다수의 다이오드 구동소자는 상기 다수의 발광다이오드와 연결전극을 통해 전기적으로 연결된다.
위에 상술한 바와 같이, 본 발명에 따른 유기전계발광 표시장치는, 발광다이오드가 배치되는 서브픽셀 2개를 합한 영역의 상부 또는 하부를 다이오드 구동소자가 배치되는 구동서브픽셀로 정의함으로써, 발광다이오드 구동을 위한 다이오드 구동소자의 설계 자유도 및 집적 자유도가 개선되고, 그 결과 고해상도 표시장치에 용이하게 적용할 수 있는 장점을 갖는다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 개념도이다.
도 3에 도시한 바와 같이, 유기전계발광 표시장치(101)는 적, 녹, 청 서브픽셀(SPr, SPg, SPb)와 적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)를 포함한다.
적, 녹, 청 서브픽셀(SPr, SPg, SPb)은 각각 별개의 발광다이오드가 형성되어 적, 녹, 청색의 빛을 방사하는 영역으로 발광다이오드의 일 전극과 발광층이 독립 적으로 형성된다.
적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)은 각각 적, 녹, 청 다이오드 구동소자들이 형성되는 영역으로, 각각 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 등이 독립적으로 형성된다.
여기서, 적, 녹, 청 서브픽셀(SPr, SPg, SPb)은 가로방향인 제1방향으로 반복 배열되는 반면, 적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)은 세로방향인 제2방향으로 2개씩 배열되면서 제1방향으로 반복 배열된다. 즉, 적, 녹 서브픽셀(SPr, SPg)을 합한 영역을 대략 반으로 나누어 그 상하부가 각각 적, 녹 구동서브픽셀 (DSPr, DSPg)에 대응되고, 청, 적 서브픽셀(SPb, SPr)을 합한 영역을 대략 반으로 나누어 그 상하부가 각각 청, 적 구동서브픽셀 (DSPb, DSPr)에 대응되며, 유기전계발광 표시장치(101)의 나머지 부분도 이와 동일하게 구성된다.
이에 따라, 그에 따라, 제1방향의 변의 제1길이(L1)가 제2방향의 변의 제2길이(L2)보다 작게 설계된 적, 녹, 청 서브픽셀(SPr, SPg, SPb)의 경우에도 (L1 < L2), 제1방향의 변의 길이가 제1길이의 2배(2 X L1)로 증가한 적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)에 적, 녹, 청 다이오드 구동소자를 형성함으로써, 다이오드 구동소자의 제1방향의 설계 자유도 및 집적 자유도가 개선된다.
도 4는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 회로도이다. 도 4는 유기전계발광 표시장치(101)의 일부분을 도시한 것으로, 전체 유기전계발광 표시장치(101)에는 도 4의 일부분이 반복 배열된다.
도 4에 도시한 바와 같이, 유기전계발광 표시장치(101)는, 제1게이트라인(GL1)과, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과, 제1 및 제2파워라인(PL1, PL2)을 포함한다.
제1게이트라인(GL1)은 서로 평행하게 이격된 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 제1 및 제2파워라인(PL1, PL2)과 교차하는데, 제1파워라인(PL1)이 제1 및 제2데이터라인(DL1, DL2) 사이에 배치되고, 제2파워라인(PL2)이 제3 및 제4데이터라인(DL3, DL4) 사이에 배치된다. 여기서, 제1 및 제2데이터라인(DL1, DL2) 사이의 이격거리는 제2 및 제3데이터라인(DL2, DL3) 사이의 이격거리보다 크도록 배치되어 제2 및 제3데이터라인(DL2, DL3)은 그 사이에 소자가 형성되지 않는 인접한 라인쌍을 이룬다.
제1스위칭 박막트랜지스터(Ts1)는 제1게이트라인(GL1) 및 제1데이터라인(DL1)에 연결되고, 제1구동 박막트랜지스터(Td1) 및 제1스토리지 커패시터(Cs1)는 제1스위칭 박막트랜지스터(Ts1)에 연결되며, 제1구동 박막트랜지스터(Td1)는 제1파워라인(PL1) 및 제1발광다이오드(E1) 사이에 연결된다.
또한, 제2스위칭 박막트랜지스터(Ts2)는 제1게이트라인(GL1) 및 제2데이터라인(DL2)에 연결되고, 제2구동 박막트랜지스터(Td2) 및 제2스토리지 커패시터(Cs2)는 제2스위칭 박막트랜지스터(Ts2)에 연결되며, 제2구동 박막트랜지스터(Td2)는 제1파워라인(PL1) 및 제2발광다이오드(E2) 사이에 연결된다.
마찬가지로, 제3스위칭 박막트랜지스터(Ts3)는 제1게이트라인(GL1) 및 제3데이터라인(DL3)에 연결되고, 제3구동 박막트랜지스터(Td1) 및 제3스토리지 커패시 터(Cs3)는 제3스위칭 박막트랜지스터(Ts3)에 연결되며, 제3구동 박막트랜지스터(Td3)는 제2파워라인(PL2) 및 제3발광다이오드(E3) 사이에 연결된다.
그리고, 제4스위칭 박막트랜지스터(Ts4)는 제1게이트라인(GL1) 및 제4데이터라인(DL4)에 연결되고, 제4구동 박막트랜지스터(Td4) 및 제4스토리지 커패시터(Cs4)는 제4스위칭 박막트랜지스터(Ts4)에 연결되며, 제4구동 박막트랜지스터(Td4)는 제2파워라인(PL2) 및 제4발광다이오드(E4) 사이에 연결된다.
한편, 제1게이트라인(GL1)은 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4), 제1 및 제2파워라인(PL1, PL2)과 교차하여 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)과 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)을 정의한다.
즉, 제1데이터라인(DL1) 및 제1파워라인(PL1) 사이의 영역은 제1서브픽셀(SP1)로 정의되고, 제1파워라인(PL1) 및 제2데이터라인(DL2) 사이의 영역은 제2서브픽셀(SP2)로 정의되고, 제3데이터라인(DL3) 및 제2파워라인(PL2) 사이의 영역은 제3서브픽셀(SP3)로 정의되고, 제2파워라인(PL2) 및 제4데이터라인(DL4) 사이의 영역은 제4서브픽셀(SP4)로 정의된다.
여기서, 제1, 제2, 제3 및 제4서브픽셀(SP1, SP2, SP3, SP4)은 각각 적, 녹, 청, 적색의 빛을 출사하는 제1, 제2, 제3, 제4발광다이오드(E1, E2, E3, E4)가 형성되는 영역으로, 각 서브픽셀에는 발광다이오드의 일 전극과 발광층이 독립적으로 형성될 수 있다.
그리고, 제1게이트라인(GL1)은 제1, 제2, 제3 및 제4서브픽셀(SP1, SP2, SP3, SP4) 각각의 대략 중앙을 통과하도록 배치된다.
또한, 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역은 제1게이트라인(GL1)을 기준으로 상부 및 하부 영역으로 나뉘는데, 상부 및 하부 영역은 각각 제1 및 제2구동서브픽셀(DSP1, DSP2)로 정의되고, 제3 및 제4서브픽셀(SP3, SP4)을 합한 영역을 제1게이트라인(GL1)을 기준으로 나눈 상부 및 하부 영역은 각각 제3 및 제4구동서브픽셀(DSP3, DSP4)로 정의된다.
여기서, 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)은 각각 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)의 제1 내지 제4발광다이오드(E1, E2, E3, E4)를 구동하기 위한 제1 내지 제4다이오드 구동소자(각각 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 등을 포함)가 형성되는 영역이다.
즉, 제1구동서브픽셀(DSP1)에는 제1스위칭 박막트랜지스터(Ts1), 제1구동 박막트랜지스터(Td1), 제1스토리지 커패시터(Cs1) 등의 제1다이오드 구동소자가 형성되고, 제2구동서브픽셀(DSP2)에는 제2스위칭 박막트랜지스터(Ts2), 제2구동 박막트랜지스터(Td2), 제2스토리지 커패시터(Cs2) 등의 제2다이오드 구동소자가 형성되고, 제3구동서브픽셀(DSP3)에는 제3스위칭 박막트랜지스터(Ts3), 제3구동 박막트랜지스터(Td3), 제3스토리지 커패시터(Cs3) 등의 제3다이오드 구동소자가 형성되고, 제4구동서브픽셀(DSP4)에는 제4스위칭 박막트랜지스터(Ts4), 제4구동 박막트랜지스터(Td4), 제4스토리지 커패시터(Cs4) 등의 제4다이오드 구동소자가 형성된다.
여기서, 제1 및 제2구동박막트랜지스터(Td1, Td2)는 제1파워라인(PL1)을 공유하고, 제3 및 제4구동박막트랜지스터(Td3, Td4)는 제2파워라인(PL2)을 공유하는데, 다른 실시예에서는 파워라인을 인접한 라인쌍으로 형성하여 각 구동박막트랜지스터가 연결되도록 할 수도 있다.
이러한 유기전계발광 표시장치의 특징은, 다이오드 구동소자가 형성되는 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)과 발광다이오드가 형성되는 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)이 일치하게 배치되지 않고, 대신에 제1 및 제2구동서브픽셀(DSP1, DSP2)은 각각 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역의 상부 및 하부 절반에 대응되고 제3내지 제4구동서브픽셀(DSP3, DSP4)은 각각 제3 및 제4서브픽셀(SP3, SP4)을 합한 영역의 상부 및 하부 절반에 대응되도록 배치되는 것이다.
그에 따라, 게이트라인(GL1)과 평행한 제1방향의 변의 제1길이(L1)가 데이터라인(DL1, DL2, DL3, DL4)과 평행한 제2방향의 변의 제2길이(L2)보다 작게 설계된 서브픽셀(SP1, SP2, SP3, SP4)의 경우에도, 제1방향의 변의 길이가 제1길이의 2배(2 X L1)로 증가한 구동서브픽셀(DSP1, DSP2, DSP3, DSP4)에 다이오드 구동소자를 형성함으로써, 다이오드 구동소자의 제1방향의 설계 자유도 및 집적 자유도가 개선된다.
예를 들어, 각 서브픽셀(SP1, SP2, SP3, SP4)의 제2길이(L2)가 제1길이(L1)의 3배인 경우 (L2 = 3 X L1), 각 구동서브픽셀(DSP1, DSP2, DSP3, DSP4)의 제1방향의 변의 길이(2 X L1)는 제2방향의 변의 길이(3/2 X L1)보다 크고, 그 결과 면적제한 없이 다이오드 구동소자를 자유롭게 배치할 수 있다.
도 4는 다이오드 구동소자가 2개의 박막트랜지스터 및 1개의 커패시터인 경우를 도시하고 있으나, 다른 실시예에서는 다수의 박막트랜지스터 및 다수의 커패시터로 다이오드 구동소자를 구성할 수 있으며, 이런 경우에 본 발명의 구동서브픽셀 및 서브픽셀의 배치를 더욱 효과적으로 적용할 수 있다.
도 5는 도 4의 유기전계발광 표시장치의 평면도이고, 도 6은 도5의 절단선 VI-VI에 따른 단면도이다.
도 5에 도시한 바와 같이, 유기전계발광 표시장치(101)는 서로 마주보며 이격된 제1 및 제2기판(110, 170)을 포함한다.
제1기판(도 6의 110) 상부에는 제1게이트라인(GL1)과, 제1게이트라인(GL1)과 교차하는 제1, 제2, 제3 및 제4데이터라인(DL1, DL2, DL3, DL4)과 제1 및 제2파워라인(PL1, PL2)이 형성된다.
제1 및 제2데이터라인(DL1, DL2) 사이에는 제1 및 제2서브픽셀(SP1, SP2)이 정의되고, 제3 및 제4데이터라인(DL3, DL4) 사이에는 제 3 및 제4서브픽셀(SP3, SP4)이 정의되며, 제1게이트라인(GL1)을 기준으로 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역 중 상부 및 하부 영역이 각각 제1 및 제2구동서브픽셀(DSP1, DSP2)로 정의되고, 제3 및 제4데이터라인(DL3, DL4)을 합한 영역 중 상부 및 하부 영역이 각각 제3 및 제4구동서브픽셀(DSP3, DSP4)로 정의된다.
여기서, 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)에 형성되는 제1 내지 제4발광다이오드(도 4의 E1, E2, E3, E4)를 구동하기 위한 제1 내지 제4다이오드 구동 소자는 각각 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)에 형성된다.
예를 들어, 제1서브픽셀(SP1)에 형성되는 제1발광다이오드(E1)을 구동하기 위한 제1다이오드 구동소자인 제1스위칭 박막트랜지스터(Ts1), 제1구동 박막트랜지스터(Td1) 및 제1스토리지 커패시터(Cs1)는, 제1게이트라인(GL1)을 기준으로 제1 및 제2서브픽셀(SP1, SP2)의 상부 영역에 해당되는 제1구동서브픽셀(DSP1)에 형성된다.
도 5에 도시하지는 않았지만, 제1게이트라인(GL1), 제1스토리지 커패시터(Cs1)의 일전극은 제1스위칭 박막트랜지스터(Ts1) 및 제1구동 박막트랜지스터(Td1)의 게이트전극과 동일한 층으로 형성될 수 있고, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4), 제1 및 제2파워라인(PL1, PL2), 제1스토리지 커패시터(Cst1)의 타전극은 제1스위칭 박막트랜지스터(Ts1) 및 제1구동 박막트랜지스터(Td1)의 소스전극 및 드레인전극과 동일한 층으로 형성될 수 있으며, 이들 사이에는 게이트절연막이 형성될 수 있다.
즉, 도 6에 도시한 바와 같이, 제1기판(110) 상부의 제1구동서브픽셀(DSP1)에는 게이트전극(113)이 형성되고, 게이트전극(113) 상부에는 게이트절연막(116)이 형성된다.
게이트전극(113)에 대응되는 게이트절연막(116) 상부에는 순수 반도체층(120a) 및 불순물 반도체층(120b)을 포함하는 반도체층(120)이 형성되고, 반도체층(120) 상부에는 서로 이격되는 소스전극(133) 및 드레인전극(136)이 형성된다. 그리고, 게이트절연막(116) 상부의 제1구동서브픽셀(DSP1)의 중앙부에는 제1파워라 인(PL1)이 형성되고, 제1 및 제3구동서브픽셀(DSP1, DSP3)의 경계부에는 제2 및 제3데이터라인(DL2, DL3)이 형성된다. 게이트전극(113), 반도체층(120), 소스전극(133) 및 드레인전극(136)은 제1구동 박막트랜지스터(Td1)를 구성한다.
제1구동 박막트랜지스터(Td1), 제1파워라인(PL1), 제2 및 제3데이터라인(DL2, DL3) 상부에는 보호층(140)이 형성되는데, 보호층(140)에는 드레인전극(136)을 노출하는 드레인콘택홀(143)이 형성된다.
보호층(140) 상부의 제1 내지 제3서브픽셀(SP1, SP2, SP3)에는 각각 제1전극(147)이 독립적으로 형성된다. 제1전극(147) 상부의 각 서브픽셀 경계부에는 뱅크층(150)이 형성되고, 각 서브픽셀의 뱅크층(150) 내의 제1전극(147) 상부에는 발광층(155)이 형성된다. 그리고, 각 서브픽셀의 발광층(155) 상부에는 제2전극(158)이 일체형으로 형성된다. 제1서브픽셀(SP)에 대응되는 제1전극(147), 발광층(155), 제2전극(158)은 제1발광다이오드(E1)를 구성한다.
도 5 및 도 6에 도시된 유기전계발광 표시장치의 구성은 하나의 예이고 다이오드 구동소자의 개수 및 배치는 실시예에 따라 다양하게 변경될 수 있다.
또한, 발광다이오드를 제1기판에 형성하는 대신, 제1기판에는 다이오드 구동소자를 형성하고 제2기판에는 발광 다이오드를 형성한 후, 제1 및 제2기판을 합착하여 유기전계발광 표시장치를 완성할 수도 있다. 이 경우, 연결전극 등을 이용하여 제1기판의 구동 박막트랜지스터의 드레인전극과 발광 다이오드의 제1전극을 전기적으로 연결할 수 있다.
그리고, 제1 및 제2파워라인을 제1게이트라인과 평행하게 형성할 수도 있는데 이를 도면을 참조하여 설명한다.
도 7은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 변형예의 회로도이다. 도 7의 회로도는 도 4의 회로도와 유사하므로, 동일한 부분의 설명은 생략한다.
도 7에 도시한 바와 같이, 유기전계발광 표시장치(201)는, 제1게이트라인(GL1)과, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과, 제1 및 제2파워라인(PL1, PL2)을 포함한다.
제1게이트라인(GL1)과 제1 및 제2파워라인(PL1, PL2)은 서로 평행하게 이격되고, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 교차한다. 또한, 제1게이트라인(GL1)은 제1 및 제2파워라인(PL1, PL2) 사이의 대략 중앙에 배치된다.
도 4와는 달리, 제1 및 제2구동 박막트랜지스터(Td1, Td2)는 서로 상이한 파워라인에 연결되고, 제3 및 제4구동 박막트랜지스터(Td3, Td4) 역시 서로 상이한 파워라인에 연결된다. 즉, 제1 및 제3구동 박막트랜지스터(Td1, Td3), 제1 및 제3스토리지 커패시터(Cst1, Cst3)는 제1파워라인(PL1)에 연결되고, 제2 및 제4구동 박막트랜지스터(Td2, Td4), 제2 및 제4스토리지 커패시터(Cst1, Cst3)는 제2파워라인(PL2)에 연결된다.
한편, 제1게이트라인(GL1), 제1 및 제2파워라인(PL1, PL2)은 제1 내지 제4데 이터라인(DL1, DL2, DL3, DL4)과 교차하여 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)과 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)을 정의한다.
즉, 제1 및 제2데이터라인(DL1, DL2)과 제1 및 제2파워라인(PL1, PL2) 사이의 영역 중 좌측 및 우측 영역은 각각 제1 및 제2서브픽셀(SP1, SP2)로 정의되고, 제3 및 제4데이터라인(DL3, DL4)과 제1 및 제2파워라인(PL1, PL2) 사이의 영역 중 좌측 및 우측 영역은 각각 제3 및 제4서브픽셀(SP3, SP4)로 정의된다.
그리고, 제1게이트라인(GL1), 제1파워라인(PL1), 제1 및 제2데이터라인(DL1, DL2) 사이의 영역은 제1구동서브픽셀(DSP1)로 정의되고, 제1게이트라인(GL1), 제2파워라인(PL2), 제1 및 제2데이터라인(DL1, DL2) 사이의 영역은 제2구동서브픽셀(DSP2)로 정의되고, 제1게이트라인(GL1), 제1파워라인(PL1), 제3 및 제4데이터라인(DL3, DL4) 사이의 영역은 제3구동서브픽셀(DSP3)로 정의되고, 제1게이트라인(GL1), 제2파워라인(PL2), 제3 및 제4데이터라인(DL3, DL4) 사이의 영역은 제4구동서브픽셀(DSP2)로 정의된다.
제1 및 제2파워라인(PL1, PL2)이 제1게이트라인(GL1)에 평행하고 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 교차되므로, 제1 및 제2파워라인(PL1, PL2)은 제1게이트라인(GL1)과 동일층으로 형성할 수 있다.
도 7의 유기전계발광 표시장치(201)에서도, 다이오드 구동소자가 형성되는 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)과 발광다이오드가 형성되는 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)이 일치하게 배치되지 않고, 대신에 제1 및 제2구동서브픽셀(DSP1, DSP2)은 각각 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역의 상부 및 하부 절반에 대응되고 제3내지 제4구동서브픽셀(DSP3, DSP4)은 각각 제3 및 제4서브픽셀(SP3, SP4)을 합한 영역의 상부 및 하부 절반에 대응되도록 배치되어, 다이오드 구동소자의 제1방향의 설계 자유도 및 집적 자유도가 개선된다.
도 8은 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 개념도이다.
도 8에 도시한 바와 같이, 유기전계발광 표시장치(301)는 적, 녹, 청 서브픽셀(SPr, SPg, SPb)와 적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)를 포함한다.
적, 녹, 청 서브픽셀(SPr, SPg, SPb)은 각각 별개의 발광다이오드가 형성되어 적, 녹, 청색의 빛을 방사하는 영역으로 발광다이오드의 일 전극과 발광층이 독립적으로 형성된다.
적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)은 각각 적, 녹, 청 다이오드 구동소자들이 형성되는 영역으로, 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 등이 독립적으로 형성된다.
여기서, 적, 녹, 청 서브픽셀(SPr, SPg, SPb)은 가로방향인 제1방향으로 반복 배열되는 반면, 적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)은 세로방향인 제2방향으로 2개씩 엇갈리게 배열되면서 제1방향으로 반복 배열된다. 즉, 적, 녹 서브픽셀(SPr, SPg)을 합한 영역을 대략 반으로 나누어 그 상부가 적 구동서브픽셀 (DSPr)에 대응되고, 녹, 청 서브픽셀(SPg, SPb)을 합한 영역을 대략 반으로 나누어 그 하부가 녹 구동서브픽셀 (DSPg)에 대응되며, 청, 적 서브픽셀(SPb, SPr)을 합한 영역을 대략 반으로 나누어 그 상부가 청 구동서브픽셀(DSPb)에 대응되며, 유기전 계발광 표시장치(301)의 나머지 부분도 이와 동일하게 구성된다.
이에 따라, 그에 따라, 제1방향의 변의 제1길이(L1)가 제2방향의 변의 제2길이(L2)보다 작게 설계된 적, 녹, 청 서브픽셀(SPr, SPg, SPb)의 경우에도 (L1 < L2), 제1방향의 변의 길이가 제1길이의 2배(2 X L1)로 증가한 적, 녹, 청 구동서브픽셀(DSPr, DSPg, DSPb)에 다이오드 구동소자를 형성함으로써, 다이오드 구동소자의 제1방향의 설계 자유도 및 집적 자유도가 개선된다.
도 9는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 회로도이다. 도 9는 유기전계발광 표시장치(301)의 일부분을 도시한 것으로, 전체 유기전계발광 표시장치(101)에는 도 9의 일부분이 반복 배열된다.
도 9에 도시한 바와 같이, 유기전계발광 표시장치(301)는, 제1게이트라인(GL1)과, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과, 제1 내지 제4파워라인(PL1, PL2, PL3, PL4)을 포함한다.
제1게이트라인(GL1)은 서로 평행하게 이격된 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 제1 내지 제4파워라인(PL1, PL2, PL3, PL4)과 교차하는데, 제1파워라인(PL1)이 제2데이터라인(DL2)과 인접한 라인쌍으로 배치되고, 제2파워라인(PL2)이 제3데이터라인(DL3)과 인접한 라인쌍으로 배치되고, 제3파워라인(PL3)이 제4데이터라인(DL4)과 인접한 라인쌍으로 배치된다.
제1스위칭 박막트랜지스터(Ts1)는 제1게이트라인(GL1) 및 제1데이터라인(DL1)에 연결되고, 제1구동 박막트랜지스터(Td1) 및 제1스토리지 커패시터(Cs1)는 제1스 위칭 박막트랜지스터(Ts1)에 연결되며, 제1구동 박막트랜지스터(Td1)는 제1파워라인(PL1) 및 제1발광다이오드(E1) 사이에 연결된다.
또한, 제2스위칭 박막트랜지스터(Ts2)는 제1게이트라인(GL1) 및 제2데이터라인(DL2)에 연결되고, 제2구동 박막트랜지스터(Td2) 및 제2스토리지 커패시터(Cs2)는 제2스위칭 박막트랜지스터(Ts2)에 연결되며, 제2구동 박막트랜지스터(Td2)는 제2파워라인(PL2) 및 제2발광다이오드(E2) 사이에 연결된다.
마찬가지로, 제3스위칭 박막트랜지스터(Ts3)는 제1게이트라인(GL1) 및 제3데이터라인(DL3)에 연결되고, 제3구동 박막트랜지스터(Td1) 및 제3스토리지 커패시터(Cs3)는 제3스위칭 박막트랜지스터(Ts3)에 연결되며, 제3구동 박막트랜지스터(Td3)는 제3파워라인(PL3) 및 제3발광다이오드(E3) 사이에 연결된다.
그리고, 제4스위칭 박막트랜지스터(Ts4)는 제1게이트라인(GL1) 및 제4데이터라인(DL4)에 연결되고, 제4구동 박막트랜지스터(Td4) 및 제4스토리지 커패시터(Cs4)는 제4스위칭 박막트랜지스터(Ts4)에 연결되며, 제4구동 박막트랜지스터(Td4)는 제4파워라인(PL4) 및 제4발광다이오드(E4) 사이에 연결된다.
한편, 제1게이트라인(GL1)은 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4), 제1 및 제2파워라인(PL1, PL2)과 교차하여 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)과 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)을 정의한다.
즉, 제1데이터라인(DL1) 및 제1파워라인(PL1) 사이의 영역은 제1서브픽셀(SP1)로 정의되고, 제2데이터라인(DL2) 및 제2파워라인(PL2) 사이의 영역은 제2 서브픽셀(SP2)로 정의되고, 제3데이터라인(DL3) 및 제3파워라인(PL3) 사이의 영역은 제3서브픽셀(SP3)로 정의되고, 제4데이터라인(DL4) 및 제4파워라인(PL4) 사이의 영역은 제4서브픽셀(SP4)로 정의된다.
여기서, 제1, 제2, 제3 및 제4서브픽셀(SP1, SP2, SP3, SP4)은 각각 적, 녹, 청, 적색의 빛을 출사하는 제1, 제2, 제3, 제4발광다이오드(E1, E2, E3, E4)가 형성되는 영역으로, 각 서브픽셀에는 발광다이오드의 일 전극과 발광층이 독립적으로 형성될 수 있다.
그리고, 제1게이트라인(GL1)은 제1, 제2, 제3 및 제4서브픽셀(SP1, SP2, SP3, SP4) 각각의 대략 중앙을 통과하도록 배치된다.
또한, 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역은 제1게이트라인(GL1)을 기준으로 상부 및 하부 영역으로 나뉘는데, 상부 영역은 제1구동서브픽셀(DSP1)로 정의된다. 마찬가지로, 제2 및 제3서브픽셀(SP2, SP3)을 합한 영역을 제1게이트라인(GL1)을 기준으로 나눈 하부 영역은 제2구동서브픽셀(DSP2)로 정의되고, 제3 및 제4서브픽셀(SP3, SP4)을 합한 영역을 제1게이트라인(GL1)을 기준으로 나눈 상부 영역은 제3구동서브픽셀(DSP3)로 정의되고, 제4 및 제5서브픽셀(SP4, 미도시)을 합한 영역을 제1게이트라인(GL1)으로 기준으로 나눈 하부 영역은 제4구동서브픽셀(DSP4)로 정의된다.
여기서, 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)은 각각 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)의 제1 내지 제4발광다이오드(E1, E2, E3, E4)를 구동하기 위한 제1 내지 제4다이오드 구동소자(각각 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 등을 포함)가 형성되는 영역이다.
즉, 제1구동서브픽셀(DSP1)에는 제1스위칭 박막트랜지스터(Ts1), 제1구동 박막트랜지스터(Td1), 제1스토리지 커패시터(Cs1) 등의 제1다이오드 구동소자가 형성되고, 제2구동서브픽셀(DSP2)에는 제2스위칭 박막트랜지스터(Ts2), 제2구동 박막트랜지스터(Td2), 제2스토리지 커패시터(Cs2) 등의 제2다이오드 구동소자가 형성되고, 제3구동서브픽셀(DSP3)에는 제3스위칭 박막트랜지스터(Ts3), 제3구동 박막트랜지스터(Td3), 제3스토리지 커패시터(Cs3) 등의 제3다이오드 구동소자가 형성되고, 제4구동서브픽셀(DSP4)에는 제4스위칭 박막트랜지스터(Ts4), 제4구동 박막트랜지스터(Td4), 제4스토리지 커패시터(Cs4) 등의 제4다이오드 구동소자가 형성된다.
이러한 유기전계발광 표시장치의 특징은, 다이오드 구동소자가 형성되는 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)과 발광다이오드가 형성되는 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)이 일치되도록 배치되지 않고, 대신에 제1구동서브픽셀(DSP1)은 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역의 상부 절반에 대응되고, 제2구동서브픽셀(DSP2)은 제2 및 제3서브픽셀(SP2, SP3)을 합한 영역의 하부 절반에 대응되고, 제3구동서브픽셀(DSP3)은 제3 및 제4서브픽셀(SP3, SP4)을 합한 영역의 상부 절반에 대응되고, 제4구동서브픽셀(DSP4)은 제4 및 제5서브픽셀(SP4, 미도시)을 합한 영역의 하부 절반에 대응되도록 배치되는 것이다.
그에 따라, 게이트라인(GL1)과 평행한 제1방향의 변의 제1길이(L1)가 데이터라인(DL1, DL2, DL3, DL4)과 평행한 제2방향의 변의 제2길이(L2)보다 작게 설계된 서브픽셀(SP1, SP2, SP3, SP4)의 경우에도, 제1방향의 변의 길이가 제1길이의 2배(2 X L1)로 증가한 구동서브픽셀(DSP1, DSP2, DSP3, DSP4)에 다이오드 구동소자를 형성함으로써, 다이오드 구동소자의 제1방향의 설계 자유도 및 집적 자유도가 개선된다.
예를 들어, 각 서브픽셀(SP1, SP2, SP3, SP4)의 제2길이(L2)가 제1길이(L1)의 3배인 경우 (L2 = 3 X L1), 각 구동서브픽셀(DSP1, DSP2, DSP3, DSP4)의 제1방향의 변의 길이(2 X L1)는 제2방향의 변의 길이(3/2 X L1)보다 크고, 그 결과 면적제한 없이 다이오드 구동소자를 자유롭게 배치할 수 있다.
도 9는 다이오드 구동소자가 2개의 박막트랜지스터 및 1개의 커패시터인 경우를 도시하고 있으나, 다른 실시예에서는 다수의 박막트랜지스터 및 다수의 커패시터로 다이오드 구동소자를 구성할 수 있으며, 이런 경우에 본 발명의 구동서브픽셀 및 서브픽셀의 배치를 더욱 효과적으로 적용할 수 있다.
그리고, 제1 내지 제4파워라인을 제1게이트라인과 평행하게 형성할 수도 있는데 이를 도면을 참조하여 설명한다.
도 10은 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 변형예의 회로도이다. 도 10의 회로도는 도 9의 회로도와 유사하므로, 동일한 부분의 설명은 생략한다.
도 10에 도시한 바와 같이, 유기전계발광 표시장치(401)는, 제1게이트라인(GL1)과, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과, 제1 및 제2파워라 인(PL1, PL2)을 포함한다.
제1게이트라인(GL1)과 제1 및 제2파워라인(PL1, PL2)은 서로 평행하게 이격되고, 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 교차한다. 또한, 제1게이트라인(GL1)은 제1 및 제2파워라인(PL1, PL2) 사이의 대략 중앙에 배치된다.
도 9와는 달리, 제1 및 제3구동 박막트랜지스터(Td1, Td3)는 동일한 제1파워라인(PL1)에 연결되고, 제2 및 제4구동 박막트랜지스터(Td2, Td4) 역시 동일한 제2파워라인(PL2)에 연결된다. 즉, 제1 및 제3구동 박막트랜지스터(Td1, Td3), 제1 및 제3스토리지 커패시터(Cst1, Cst3)는 제1파워라인(PL1)에 연결되고, 제2 및 제4구동 박막트랜지스터(Td2, Td4), 제2 및 제4스토리지 커패시터(Cst1, Cst3)는 제2파워라인(PL2)에 연결된다.
한편, 제1게이트라인(GL1), 제1 및 제2파워라인(PL1, PL2)은 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 교차하여 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)과 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)을 정의한다.
즉, 제1 및 제2데이터라인(DL1, DL2)과 제1 및 제2파워라인(PL1, PL2) 사이의 영역은 제1서브픽셀(SP1)로 정의되고, 제2 및 제3데이터라인(DL2, DL3)과 제1 및 제2파워라인(PL1, PL2) 사이의 영역은 제2서브픽셀(SP2)로 정의되고, 제3 및 제4데이터라인(DL3, DL4)과 제1 및 제2파워라인(PL1, PL2) 사이의 영역은 제3서브픽셀(SP3)로 정의되고, 제4 및 제5데이터라인(DL4, 미도시)과 제1 및 제2파워라인(PL1, PL2) 사이의 영역은 제4서브픽셀(SP4)로 정의된다.
그리고, 제1게이트라인(GL1), 제1파워라인(PL1), 제1 및 제3데이터라인(DL1, DL3) 사이의 영역은 제1구동서브픽셀(DSP1)로 정의되고, 제1게이트라인(GL1), 제2파워라인(PL2), 제2 및 제4데이터라인(DL2, DL4) 사이의 영역은 제2구동서브픽셀(DSP2)로 정의되고, 제1게이트라인(GL1), 제1파워라인(PL1), 제3 및 제5데이터라인(DL3, 미도시) 사이의 영역은 제3구동서브픽셀(DSP3)로 정의되고, 제1게이트라인(GL1), 제2파워라인(PL2), 제4 및 제6데이터라인(DL4, 미도시) 사이의 영역은 제4구동서브픽셀(DSP2)로 정의된다.
제1 및 제2파워라인(PL1, PL2)이 제1게이트라인(GL1)에 평행하고 제1 내지 제4데이터라인(DL1, DL2, DL3, DL4)과 교차되므로, 제1 및 제2파워라인(PL1, PL2)은 제1게이트라인(GL1)과 동일층으로 형성할 수 있다.
도 10의 유기전계발광 표시장치(401)에서도, 다이오드 구동소자가 형성되는 제1 내지 제4구동서브픽셀(DSP1, DSP2, DSP3, DSP4)과 발광다이오드가 형성되는 제1 내지 제4서브픽셀(SP1, SP2, SP3, SP4)이 일치하게 배치되지 않고, 대신에 제1구동서브픽셀(DSP1)은 제1 및 제2서브픽셀(SP1, SP2)을 합한 영역의 상부 절반에 대응되고, 제2구동서브픽셀(DSP2)은 제2 및 제3서브픽셀(SP2, SP3)을 합한 영역의 하부 절반에 대응되고, 제3구동서브픽셀(DSP3)은 제3 및 제4서브픽셀(SP3, SP4)을 합한 영역의 상부 절반에 대응되고, 제4구동서브픽셀(DSP4)은 제4 및 제5서브픽셀(SP4, 미도시)을 합한 영역의 하부 절반에 대응되도록 배치되어, 다이오드 구동소자의 제1방향의 설계 자유도 및 집적 자유도가 개선된다.
이상과 같이, 본 발명에 따른 유기전계발광 표시장치에서는, 발광 다이오드가 형성되는 서브픽셀 2개를 합한 영역의 상부 또는 하부에 다이오드 구동소자를 형성함으로써, 스위칭 박막트랜지스터, 구동 박막트랜지스터, 스토리지 커패시터 등의 발광 다이오드 구동을 위한 다이오드 구동소자의 설계 자유도 및 집적 자유도를 개선하고, 고해상도 표시장치에의 적용성을 개선한다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 액티브 매트릭스 유기전계발광 표시장치의 회로도.
도 2는 종래의 액티브 매트릭스 유기전계발광 표시장치의 단면도.
도 3은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 개념도.
도 4는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 회로도.
도 5는 도 4의 유기전계발광 표시장치의 평면도.
도 6은 도5의 절단선 VI-VI에 따른 단면도.
도 7은 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 변형예의 회로도.
도 8은 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 개념도.
도 9는 본 발명의 제1실시예에 따른 유기전계발광 표시장치의 회로도.
도 10은 본 발명의 제2실시예에 따른 유기전계발광 표시장치의 변형예의 회로도.
<도면의 주요부분에 대한 간단한 설명>
GL1: 제1게이트라인
DL1, DL2, DL3, DL4: 제1 내지 제4데이터라인
PL1, PL2: 제1 및 제2파워라인
SP1, SP2, SP3, SP4: 제1 내지 제4서브픽셀
DSP1, DSP2, DSP3, DSP4: 제1 내지 제4구동서브픽셀
Ts1, Ts2, Ts3, Ts4: 제1 내지 제4스위칭 박막트랜지스터
Td1, Td2, Td3, Td4: 제1 내지 제4구동 박막트랜지스터
Cs1, Cs2, Cs3, Cs4: 제1 내지 제4스토리지 커패시터
E1, E2, E3, E4: 제1 내지 제4발광다이오드

Claims (10)

  1. 서로 마주보며 이격되며, 다수의 서브픽셀이 정의되는 제1 및 제2기판과;
    상기 다수의 서브픽셀에 각각 형성되는 다수의 발광다이오드와;
    상기 다수의 서브픽셀 중 인접한 2개를 합한 영역의 상반부 또는 하반부에 각각 형성되며, 상기 다수의 발광다이오드를 구동하기 위한 다수의 다이오드 구동소자
    를 포함하는 유기전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 서브픽셀은 제1 내지 제4서브픽셀을 포함하고, 상기 다수의 발광다이오드는 제1 내지 제4발광다이오드를 포함하고, 상기 다수의 다이오드 구동소자는 제1 내지 제4다이오드 구동소자를 포함하고, 상기 제1 및 제2다이오드 구동소자는 상기 제1 및 제2서브픽셀을 합한 영역의 상반부 및 하반부에 각각 형성되고, 상기 제3 및 제4 다이오드 구동소자는 상기 제3 및 제4서브픽셀을 합한 영역의 상반부 및 하반부에 각각 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  3. 제 2 항에 있어서,
    상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1서브픽셀의 좌측 가장자리부, 상기 제2서브픽셀의 우측 가장자리부, 상기 제3서브픽셀의 좌측 가장자리부, 상기 제4서브픽셀의 우측 가장자리부에 각각 형성되는 제1 내지 제4데이터라인과, 상기 제1게이트라인과 교차하며 상기 제1 및 제2서브픽셀의 경계부, 제3 및 제4서브픽셀의 경계부에 각각 형성되는 제1 및 제2파워라인을 더욱 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  4. 제 2 항에 있어서,
    상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1서브픽셀의 좌측 가장자리부, 상기 제2서브픽셀의 우측 가장자리부, 상기 제3서브픽셀의 좌측 가장자리부, 상기 제4서브픽셀의 우측 가장자리부에 각각 형성되는 제1 내지 제4데이터라인과, 상기 제1게이트라인과 평행하게 연장되며 상기 제1 내지 제4서브픽셀의 상측 경계부, 상기 제1 내지 제4서브픽셀의 하측 경계부에 각각 형성되는 제1 및 제2파워라인을 더욱 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  5. 제 1 항에 있어서,
    상기 다수의 서브픽셀은 제1 내지 제4서브픽셀을 포함하고, 상기 다수의 발광다이오드는 제1 내지 제4발광다이오드를 포함하고, 상기 다수의 다이오드 구동소자는 제1 내지 제4다이오드 구동소자를 포함하고, 상기 제1다이오드 구동소자는 상기 제1 및 제2서브픽셀을 합한 영역의 상반부에 형성되고, 상기 제2다이오드 구동소자는 상기 제2 및 제3서브픽셀을 합한 영역의 하반부에 형성되고, 상기 제3다이오드 구동소자는 상기 제3 및 제4서브픽셀을 합한 영역의 상반부에 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  6. 제 5 항에 있어서,
    상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1 내지 제4서브픽셀 각각의 좌측 가장자리부에 형성되는 제1 내지 제4데이터라인과, 상기 제1 내지 제4서브픽셀 각각의 우측 가장자리부에 형성되는 제1 내지 제4파워라인을 더욱 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  7. 제 5 항에 있어서,
    상기 제1 내지 제4서브픽셀의 중앙을 따라 연장되는 제1게이트라인과, 상기 제1게이트라인과 교차하며 상기 제1 내지 제4서브픽셀 각각의 좌측 가장자리부에 형성되는 제1 내지 제4데이터라인과, 상기 제1게이트라인과 평행하게 연장되며 상기 제1 내지 제4서브픽셀의 상측 경계부, 상기 제1 내지 제4서브픽셀의 하측 경계부에 각각 형성되는 제1 및 제2파워라인을 더욱 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  8. 제 1 항에 있어서,
    상기 다수의 다이오드 구동소자는 각각 다수의 박막트랜지스터와 다수의 커패시터를 포함하고, 상기 다수의 발광다이오드는 각각, 서로 마주보며 이격되는 제1 및 제2전극과, 상기 제1 및 제2전극 사이에 형성되는 발광층을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 제 1 항에 있어서,
    상기 다수의 다이오드 구동소자 및 상기 다수의 발광다이오드는 상기 제1기판 내면 상부에 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 1 항에 있어서,
    상기 다수의 다이오드 구동소자는 상기 제1기판 내면 상부에 형성되고, 상기 다수의 발광다이오드는 상기 제2기판 내면 상부에 형성되고, 상기 다수의 다이오드 구동소자는 상기 다수의 발광다이오드와 연결전극을 통해 전기적으로 연결되는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020080134712A 2008-12-26 2008-12-26 유기전계발광 표시장치 KR20100076604A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134712A KR20100076604A (ko) 2008-12-26 2008-12-26 유기전계발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134712A KR20100076604A (ko) 2008-12-26 2008-12-26 유기전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR20100076604A true KR20100076604A (ko) 2010-07-06

Family

ID=42638301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134712A KR20100076604A (ko) 2008-12-26 2008-12-26 유기전계발광 표시장치

Country Status (1)

Country Link
KR (1) KR20100076604A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083252A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 유연한 표시장치
KR20170079751A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 곡면 효과를 갖는 평판 표시 패널

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083252A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 유연한 표시장치
KR20170079751A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 곡면 효과를 갖는 평판 표시 패널

Similar Documents

Publication Publication Date Title
US10446614B2 (en) Organic light-emitting display device
CN109659334B (zh) 显示装置和电子设备
US10872945B2 (en) Display device including an emission layer
US9431469B2 (en) Organic light-emitting diode display
JP6920785B2 (ja) 表示装置
KR102047513B1 (ko) 표시 장치
US20150187851A1 (en) Organic light-emitting diode display and method of fabricating the same
KR102312557B1 (ko) 유기 발광 표시 장치
CN109599417B (zh) 电致发光显示装置
US9275575B2 (en) Display device
TWI761972B (zh) 顯示裝置
US10950680B2 (en) Light-emitting display device and method of manufacturing the same
JP2014222592A (ja) 表示装置
KR102262772B1 (ko) 유기전계발광표시장치
KR101972306B1 (ko) 유기 발광 표시 장치
KR20140047332A (ko) 유기 발광 소자 및 유기 발광 표시 장치
US10693108B2 (en) Electroluminescent display device
US20210233971A1 (en) Display substrate and display apparatus
US10658623B2 (en) Electroluminescent display device having a plurality of low-refractive members
JP6506973B2 (ja) 表示装置
KR101319319B1 (ko) 유기 전계발광소자
KR101663743B1 (ko) 유기전계발광 표시장치
KR102612371B1 (ko) 표시장치
KR20100076604A (ko) 유기전계발광 표시장치
KR20150038826A (ko) 유기발광다이오드 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application