KR20100076312A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20100076312A
KR20100076312A KR1020080134323A KR20080134323A KR20100076312A KR 20100076312 A KR20100076312 A KR 20100076312A KR 1020080134323 A KR1020080134323 A KR 1020080134323A KR 20080134323 A KR20080134323 A KR 20080134323A KR 20100076312 A KR20100076312 A KR 20100076312A
Authority
KR
South Korea
Prior art keywords
ion implantation
semiconductor substrate
implantation process
region
heat treatment
Prior art date
Application number
KR1020080134323A
Other languages
English (en)
Inventor
손현수
장민식
김희수
장정윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080134323A priority Critical patent/KR20100076312A/ko
Publication of KR20100076312A publication Critical patent/KR20100076312A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판 상에 게이트 패턴들을 형성하는 단계와, 이온 주입 공정을 실시하여 상기 게이트 패턴들 사이의 상기 반도체 기판 내에 이온 주입 영역을 형성하되, 상기 이온 주입 공정은 상기 반도체 기판과 경사를 갖도록 실시하는 단계, 및 상기 이온 주입 영역 내의 이온들을 활성화시키기 위하여 열처리 공정을 실시하는 단계를 포함하는 반도체 소자의 제조 방법을 개시한다.
GIDL, 이온 주입, TED, 주입 각도, 레이저

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 GIDL 특성을 개선하여 소자의 디스터브 현상을 감소시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 셀 트랜지스터의 채널 길이 및 접합영역 면적은 감소하고, 한편, 채널 및 접합영역으로의 도핑 농도는 증가하고 있는 추세이다. 이에 따라, 문턱전압(Vt)이 급격하게 줄어드는 단채널효과(Short Channel Effect)가 유발되고, 전계(Electric field) 증가에 따른 접합 누설전류 증가 현상이 유발되어, 소자 특성의 저하가 야기된다.
특히, 상기 접합 누설전류는 채널과 접합영역이 접하는 지점에서 매우 크게 발생하게 되는데, 이것은 상기 채널과 접합영역이 접하는 지점에서 큰 전계가 걸리기 때문이다. 이러한 채널과 접합영역의 오버랩(overlap) 지점에서 유발되는 전류 누설 현상의 대표적인 예로 GIDL(Gate Induced Drain Leakage) 커런트를 들수 있 다.
상기 GIDL을 비롯한 접합 누설전류는 소자의 리프레쉬 시간을 감소시키는 주요 요인으로서, 소자의 고집적화와 신뢰성 향상을 위해서는 반드시 해결해야 하는 과제이다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 소스 드레인 이온 주입 공정시 주입 경사를 90도 이하로 설정하여 실시함으로써, 게이트 하부 가장자리 영역에도 이온 주입 영역을 형성하고, 후속 열처리 공정을 레이저 열처리 방식을 이용하여 이온 주입 영역의 변화 없이 주입된 이온들을 활성화시킴으로써, GIDL을 증가로 인한 소자의 디스터브 현상을 방지하고 소자의 사이클링 특성을 개선할 수 있는 반도체 소자의 제조 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 게이트 패턴들을 형성하는 단계와, 이온 주입 공정을 실시하여 상기 게이트 패턴들 사이의 상기 반도체 기판 내에 이온 주입 영역을 형성하되, 상기 이온 주입 공정은 상기 반도체 기판과 경사를 갖도록 실시하는 단계, 및 상기 이온 주입 영역 내의 이온들을 활성화시키기 위하여 열처리 공정을 실시하는 단계를 포함한다.
상기 이온 주입 공정은 상기 반도체 기판과 수직 방향으로 이온들을 주입하는 제1 이온 주입 공정, 및 상기 반도체 기판과 상기 경사를 갖도록 이온들을 주입하는 제2 이온 주입 공정단계를 포함한다.
상기 이온 주입 공정은 상기 반도체 기판과 30 내지 89°의 주입 각도를 갖도록 설정하여 실시한다. 상기 이온 주입 공정은 워드라인 방향으로 주입 각도를 점차 감소시켜 실시한다.
상기 열처리 공정은 레이저를 이용한 열처리 방식을 이용하여 실시한다.
본 발명의 일실시 예에 따르면, 반도체 소자의 소스 드레인 이온 주입 공정시 주입 경사를 90도 이하로 설정하여 실시함으로써, 게이트 하부 가장자리 영역에도 이온 주입 영역을 형성하고, 후속 열처리 공정을 레이저 열처리 방식을 이용하여 이온 주입 영역의 변화 없이 주입된 이온들을 활성화시킴으로써, GIDL을 증가로 인한 소자의 디스터브 현상을 방지하고 소자의 사이클링 특성을 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 1 내지 도 4는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 터널 절연막(101), 플로팅 게이트용 도전막(102), 유전체막(103), 콘트롤 게이트용 도전막(104), 게이트 전극막(105), 및 하드 마스크막(106)을 순차적으로 적층하여 형성한다.
유전체막(103)은 제1 산화막(103a), 질화막(103b), 및 제2 산화막(103c)이 적층된 ONO 구조로 형성할 수 있다. 터널 절연막(101)은 게이트 절연막으로 대체될 수 있으며, 일반적은 트랜지스터 형성 공정시 유전체막(103)은 제거될 수 있다.
플로팅 게이트용 도전막(102) 및 콘트롤 게이트용 도전막(104)은 폴리 실리콘막으로 형성할 수 있다.
도 2를 참조하면, 하드 마스크막(106) 상에 포토 레지스트 패턴을 형성한 후, 이를 이용한 식각 공정을 실시하여 하드 마스크막(106)을 패터닝한다. 이 후, 패터닝한 하드 마스크막(106)을 식각 마스크로 이용하여 게이트 전극막(105), 콘트롤 게이트용 도전막(104), 유전체막(103), 플로팅 게이트용 도전막(102), 및 터널 절연막(101)을 식각하여 게이트 패턴(107)을 형성한다.
도 3을 참조하면, 이온 주입 공정을 실시하여 이온 주입 영역(108)을 형성한다. 이온 주입 영역(108)은 반도체 소자의 소스 또는 드레인 영역으로 활용될 수 있다.
이온 주입 공정은 도면과 같이 반도체 기판(100)과 경사를 갖도록 예를 들어 89°내지 30°의 이온 주입 각도를 갖도록 설정하여 이온 주입 영역(108) 형성한다. 이온 주입 공정은 As 또는 P 이온을 주입하여 실시할 수 있다.
이온 주입 공정을 반도체 기판(100)과 수직 방향이 아닌 경사를 갖도록 실시 하게 되면, 이온 주입 공정의 Rp(Projected Range)가 감소시키는 동시에 이온 주입 영역(108)을 게이트 패턴(107)의 가장 자리 하부에도 형성할 수 있다. 이로 인하여 이온 주입 영역(108)이 채널 형성 영역과 오버레이 되어 전계가 강화되어 소자의 사이클링 특성이 개선된다. 이온 주입 공정을 반도체 기판(100)과 수직 방향이 아닌 경사를 갖도록 실시할 경우 게이트 패턴(107)에 의해 부분적으로 이온이 주입되지 않는 것을 방지하기 위하여 워드라인 방향으로 이온 주입각을 점차 감소시켜 진행할 수 있다.
이때 이온 주입 공정은 1차로 반도체 기판(100)과 수직 방향으로 진행하고, 2차로 수직 방향이 아닌 경사를 갖도록 실시하는 멀티 방식을 사용할 수 있다.
도 4를 참조하면, 레이저를 이용한 열처리 공정을 실시하여 이온 주입 영역(108)에 도핑된 이온들을 활성화시킨다. 이때 열처리 공정을 레이저를 이용하여 이온 주입 영역(108)에만 국부적으로 열처리 진행할 수 있어, 이온 주입 영역(108)이 확산되는 것을 방지하고 채널 영역에 주입된 이온(보론 이온)의 TED(Transient Enhanced Diffusion)를 억제할 수 있다. 레이저를 이용한 열처리 공정은 열 버젯(Thermal Budget)이 일반적인 열처리 공정보다 적게 발생한다. 이로 인하여 이온 주입 영역(108)의 변화에 의한 GIDL(Gate Induced Drain Leakage)의 발생을 억제하여 소자의 디스터브 현상을 감소시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지 하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1 내지 도 4는 본 발명의 일실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 터널 절연막
102 : 플로팅 게이트용 도전막 103 : 유전체막
104 : 콘트롤 게이트용 도전막 105 : 게이트 전극막
106 : 하드 마스크막 107 : 게이트 패턴
108 : 이온 주입 영역

Claims (5)

  1. 반도체 기판 상에 게이트 패턴들을 형성하는 단계;
    이온 주입 공정을 실시하여 상기 게이트 패턴들 사이의 상기 반도체 기판 내에 이온 주입 영역을 형성하되, 상기 이온 주입 공정은 상기 반도체 기판과 경사를 갖도록 실시하는 단계; 및
    상기 이온 주입 영역 내의 이온들을 활성화시키기 위하여 열처리 공정을 실시하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 이온 주입 공정은 상기 반도체 기판과 수직 방향으로 이온들을 주입하는 제1 이온 주입 공정; 및
    상기 반도체 기판과 상기 경사를 갖도록 이온들을 주입하는 제2 이온 주입 공정단계를 포함하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 이온 주입 공정은 상기 반도체 기판과 30 내지 89°의 주입 각도를 갖도록 설정하여 실시하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 이온 주입 공정은 워드라인 방향으로 주입 각도를 점차 감소시켜 실시하는 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 열처리 공정은 레이저를 이용한 열처리 방식을 이용하여 실시하는 반도체 소자의 제조 방법.
KR1020080134323A 2008-12-26 2008-12-26 반도체 소자의 제조 방법 KR20100076312A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134323A KR20100076312A (ko) 2008-12-26 2008-12-26 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134323A KR20100076312A (ko) 2008-12-26 2008-12-26 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100076312A true KR20100076312A (ko) 2010-07-06

Family

ID=42638043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134323A KR20100076312A (ko) 2008-12-26 2008-12-26 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20100076312A (ko)

Similar Documents

Publication Publication Date Title
KR100801729B1 (ko) 함몰된 게이트구조를 갖는 트랜지스터 및 그 제조방법
US20030209758A1 (en) Transistor of semiconductor device, and method for forming the same
KR100650900B1 (ko) 반도체 소자 제조 방법
KR20100076312A (ko) 반도체 소자의 제조 방법
KR100598172B1 (ko) 리세스 게이트를 갖는 트랜지스터의 제조 방법
KR20070002515A (ko) 돌기형 트랜지스터 제조방법
US20070275531A1 (en) Method of manufacturing flash memory device
KR100691009B1 (ko) 반도체 소자의 제조방법
KR100695496B1 (ko) 반도체 소자 및 그의 제조 방법
KR100520216B1 (ko) 반도체소자제조방법
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR101079880B1 (ko) 트랜지스터의 제조 방법
KR100739945B1 (ko) 반도체 소자의 고전압 소자를 위한 접합 영역 형성 방법
KR20030001912A (ko) 플래쉬 메모리 셀의 제조 방법
KR100618705B1 (ko) 반도체 소자의 게이트 형성방법
KR100973091B1 (ko) Ｍｏｓ 트랜지스터 제조 방법
KR100608384B1 (ko) 반도체 소자의 제조방법
KR100930387B1 (ko) ｐ형 게이트폴리를 갖는 모스 트랜지스터의 제조방법
KR20080008533A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100304283B1 (ko) 반도체소자의 제조방법
KR20010005300A (ko) 반도체소자의 비대칭 트랜지스터 형성방법
KR20070002883A (ko) 반도체 소자의 제조방법
KR20060058469A (ko) 반도체 소자의 제조방법
KR20080002009A (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination