KR20100075411A - 최적화 방법 및 리소그래피 셀 - Google Patents

최적화 방법 및 리소그래피 셀 Download PDF

Info

Publication number
KR20100075411A
KR20100075411A KR1020090130229A KR20090130229A KR20100075411A KR 20100075411 A KR20100075411 A KR 20100075411A KR 1020090130229 A KR1020090130229 A KR 1020090130229A KR 20090130229 A KR20090130229 A KR 20090130229A KR 20100075411 A KR20100075411 A KR 20100075411A
Authority
KR
South Korea
Prior art keywords
variable
features
manufacturing
characteristic
feature
Prior art date
Application number
KR1020090130229A
Other languages
English (en)
Other versions
KR101169009B1 (ko
Inventor
에베르하르두스 코르넬리스 모스
요제프 마리아 핀더스
스콧 앤더슨 미들브룩스
동지 왕리
크리스티아누스 게라르두스 마리아 데 몰
머시 두사
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20100075411A publication Critical patent/KR20100075411A/ko
Application granted granted Critical
Publication of KR101169009B1 publication Critical patent/KR101169009B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B27/00—Photographic printing apparatus
    • G03B27/32—Projection printing apparatus, e.g. enlarger, copying camera
    • G03B27/42—Projection printing apparatus, e.g. enlarger, copying camera for automatic sequential copying of the same original
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

더블 패터닝 리소그래피 공정의 각각의 단계들에서 변수들이 기록되고, 더블 패터닝 공정에서 중간 피처들의 특성들이 측정된다. 그 후, 최종 피처가 모델링되며, 변수들의 값들이 최적화된다.

Description

최적화 방법 및 리소그래피 셀{AN OPTIMIZATION METHOD AND A LITHOGRAPHIC CELL}
본 발명은 최적화 방법 및 리소그래피 셀에 관한 것이다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로(IC)의 제조시에 사용될 수 있다. 그 경우, 대안적으로 마스크 또는 레티클이라 칭하는 패터닝 디바이스가 IC의 개별층 상에 형성될 회로 패턴을 생성하는데 사용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예를 들어, 1 개 또는 수 개의 다이의 부분을 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 패턴의 전사는 통상적으로 기판 상에 제공된 방사선-감응재(레지스트)층 상으로의 이미징(imaging)을 통해 수행된다. 일반적으로, 단일 기판은 연속하여 패터닝되는 인접한 타겟부들의 네트워크를 포함할 것이다. 알려진 리소그래피 장치는, 한번에 타겟부 상으로 전체 패턴을 노광함으로써 각각의 타겟부가 조사(irradiate)되는 소위 스테퍼, 및 방사선 빔을 통해 주어진 방향("스캐닝"-방향)으로 패턴을 스캐닝하는 한편, 이 방향과 평행한 방향(같은 방향으로 평행한 방향) 또는 역-평행한 방향(반대 방향으 로 평행한 방향)으로 기판을 동기적으로 스캐닝함으로써 각각의 타겟부가 조사되는 소위 스캐너를 포함한다. 또한, 기판 상에 패턴을 임프린트(imprint)함으로써, 패터닝 디바이스에서 기판으로 패턴을 전사할 수도 있다.
IC 칩의 제조는 다수의 층들의 제작을 수반한다. 더 세부적인 패턴을 생성하기 위하여, 복수의 리소그래피 또는 에칭 처리 단계들이 각 층의 제조 시에 사용될 수 있다: 이는 더블 패터닝(double patterning)으로 알려져 있다. 이 중 제 1은 리소그래피-에칭-리소그래피-에칭(lithography-etch-lithography-etch)으로서 알려져 있으며, 이렇게 제 1 패턴이 노광되고 에칭된다. 그 후, 제 1 패턴의 피처들 사이의 공간들에 배치된 피처들을 갖는 제 2 패턴이 노광되고 에칭된다. 따라서, 더 높은 주파수의 패턴이 생성될 수 있다. 또 다른 유사한 더블 패터닝 기술은 리소그래피-프리징-리소그래피-에칭(lithography-freeze-lithography-etch)으로서 알려져 있다. 레지스트에 패턴이 노광된 후, 프리징된다. 그 후, 제 2 패턴이 레지스트 내로 에칭될 수 있으며, 그 후 두 패턴들은 기판 내로 에칭된다. 또 다른 더블 패터닝 방법은 스페이서 방법(spacer method)으로 알려져 있다. 스페이서 방법에서, 레지스트가 기판 상에 놓이며(put down), 그 후 스페이서들이 기판의 최상부 상에 배치된다. 결과적인 패턴은 기판 내로 에칭된다.
노광 도즈(exposure dose)와 같은 상이한 변수들은 노광 단계에서 결과적인 피처에 영향을 준다. 하지만, 더블 패터닝과 같은 다-단계 공정에서, 각각의 공정으로부터의 변수들은 후속 단계들에서 피처들의 특성에도 영향을 준다. 따라서, 각각의 공정 단계들을 제어하는 변수들은 서로 영향을 주며, 최종 피처의 특성에 영향을 준다.
더블 패터닝 방법을 최적화하는 방법을 제공하는 것이 바람직하다.
본 발명의 제 1 실시예에 따르면, 적어도 1 이상의 제 1 변수를 갖는 제 1 제조 단계를 수행하는 단계 - 상기 제 1 제조 단계는 제 1 중간 피처를 유도함 - , 상기 제 1 중간 피처의 제 1 특성을 측정하는 단계, 적어도 1 이상의 제 2 변수를 갖는 제 2 제조 단계를 수행하는 단계 - 상기 제 2 제조 단계는 제 2 중간 피처를 유도함 - , 상기 제 2 중간 피처의 제 2 특성을 측정하는 단계, 상기 제 1 및 제 2 특성들 중 적어도 1 이상, 및 상기 제 1 및 제 2 변수들에 기초하여 최종 피처의 최종 특성을 모델링하는 단계, 상기 최종 특성을 측정하는 단계, 상기 모델링된 최종 특성 및 상기 측정된 최종 특성을 비교하고 상기 모델을 업데이트하는 단계, 상기 최종 특성을 최적화하기 위해 상기 제 1 변수 및 상기 제 2 변수 중 적어도 1 이상을 수정하는 단계, 상기 수정된 제 1 및 제 2 변수들 중 적어도 1 이상을 이용하여 상기 제 1 및 제 2 제조 단계들을 수행하는 단계를 포함하는 리소그래피 공정을 최적화하는 방법이 제공된다.
본 발명의 또 다른 실시예에 따르면, 제 1 특성 또는 제 2 특성 중 어느 하나에 기초하여 피처의 최종 특성을 모델링하고, 측정된 최종 특성 및 모델링된 최종 특성을 비교하며, 상기 모델을 업데이트하고, 상기 업데이트된 모델에 기초하여 제 1 및 제 2 제조 단계들 중 적어도 1 이상에 대해 최적 변수를 결정하도록 구성 된 프로세서가 제공된다. 대안적으로, 제 1 및 제 2 특성 둘 모두가 최적 변수를 결정하는데 사용될 수 있다.
본 발명의 일 실시형태에 따르면, 방사선 빔을 컨디셔닝하도록 구성된 조명 시스템, 패터닝된 방사선 빔을 형성하기 위해 방사선 빔의 단면에 패턴을 부여할 수 있는 패터닝 디바이스를 지지하도록 구성된 지지체, 기판을 유지하도록 구성된 기판 테이블, 상기 기판의 타겟부 상으로 상기 패터닝된 방사선 빔을 투영하도록 구성된 투영 시스템, 및 제 1 특성 또는 제 2 특성 중 어느 하나에 기초하여 피처의 최종 특성을 모델링하고, 측정된 최종 특성 및 모델링된 최종 특성을 비교하며, 상기 모델을 업데이트하고, 상기 업데이트된 모델에 기초하여 제 1 및 제 2 제조 단계들 중 적어도 1 이상에 대해 최적 변수를 결정하도록 구성된 프로세서를 포함하는 리소그래피 장치가 제공된다. 또한, 제 1 및 제 2 특성 둘 모두가 최적 변수를 결정하는데 사용될 수 있을 것이다.
본 발명의 일 실시형태에 따르면, 패터닝 디바이스로부터 기판 상으로 패턴을 투영하도록 구성된 리소그래피 장치; 제 1 제조 단계 후에 측정된 상기 기판의 제 1 특성, 제 2 제조 단계 후에 측정된 상기 기판의 제 2 특성, 및 상기 기판의 최종 특성을 측정하도록 구성된 측정 시스템; 및 상기 제 1 특성 및 상기 제 2 특성 중 적어도 1 이상에 기초하여 피처의 최종 특성을 모델링하고, 상기 측정된 최종 특성 및 모델링된 최종 특성을 비교하며, 상기 모델을 업데이트하고, 상기 업데이트된 모델에 기초하여 제 1 및 제 2 제조 단계들 중 적어도 1 이상에 대해 최적 변수를 결정하도록 구성된 제어기를 포함하는 리소그래피 셀이 제공된다.
본 발명의 또 다른 특징들 및 장점들뿐만 아니라, 본 발명의 다양한 실시예들의 구조 및 작동원리가 첨부된 도면들을 참조하여 더 자세히 설명된다. 본 발명은 본 명세서에 설명된 특정 실시예들로 제한되지 않음을 유의한다. 이러한 실시예들은 단지 예시의 목적으로만 본 명세서에 제시되었을 뿐이다. 관련 기술(들)의 당업자라면, 본 명세서에 포함된 기술내용에 기초하여 추가 실시예들이 가능하다는 것을 알 수 있을 것이다.
본 명세서에 통합되며 명세서의 일부분을 형성하는 첨부된 도면들은 본 발명을 예시하며, 또한 설명과 함께 본 발명의 원리들을 설명하고 관련 기술(들)의 당업자가 본 발명을 수행하며 또한 이용할 수 있게 하는 역할을 한다.
동일한 참조 기호들이 대응하는 요소들을 전부 식별하는 도면들에 관련하여 아래에서 설명되는 상세한 설명으로부터 본 발명의 특징들 및 장점들을 더 이해하게 될 것이다. 상기 도면들에서, 동일한 참조 번호들은 일반적으로 동일하거나 기능적으로 유사한, 및/또는 구조적으로 유사한 요소들을 나타낼 수 있다. 소정 요소가 처음 나타난 도면은 대응하는 참조 번호의 맨 앞자리 수(들)에 의해 나타내어진다.
본 명세서는 본 발명의 특징들을 통합한 1 이상의 실시예들을 개시한다. 개시된 실시예(들)는 단지 본 발명을 예시할 뿐이다. 본 발명의 범위는 개시된 실시예(들)로 제한되지 않는다. 본 발명은 본 명세서에 첨부된 청구항들에 의해 정의된다.
설명된 실시예(들), 및 본 명세서에서 "하나의 실시예", "일 실시예", "예시적인 실시예" 등의 언급은, 설명된 실시예(들)가 특정한 모양, 구조 또는 특성을 포함할 수 있지만, 모든 실시예가 특정한 모양, 구조 또는 특성을 반드시 포함하는 것은 아닐 수 있음을 나타낸다. 또한, 이러한 어구들이 반드시 동일한 실시예를 칭하는 것은 아니다. 나아가, 특정한 모양, 구조 또는 특성이 일 실시예와 관련하여 설명될 때, 이는 명확히 설명되는지 여부에 관계없이 다른 실시예들과 관련하여 이러한 모양, 구조 또는 특성을 달성하기 위해 당업자의 지식 내에 있음을 이해한다.
본 발명의 실시예들은 하드웨어, 펌웨어(firmware), 소프트웨어, 또는 그 여하한의 조합으로 실행될 수 있다. 또한, 본 발명의 실시예들은 1 이상의 프로세서들에 의해 판독 및 실행될 수 있는 기계-판독가능한 매체 상에 저장된 명령어들로서 실행될 수 있다. 기계-판독가능한 매체는 기계(예를 들어, 컴퓨팅 디바이스)에 의해 판독가능한 형태로 정보를 저장하거나 전송하는 여하한의 메커니즘을 포함할 수 있다. 예를 들어, 기계-판독가능한 매체는 ROM(read only memory); RAM(random access memory); 자기 디스크 저장 매체; 광학 저장 매체; 플래시 메모리 디바이스; 전기적, 광학적, 음향적 또는 다른 형태의 전파 신호[예를 들어, 반송파(carrier wave), 적외 신호, 디지털 신호 등] 등등을 포함할 수 있다. 더욱이, 펌웨어, 소프트웨어, 루틴, 명령어들은 본 명세서에서 소정 작업을 수행하는 것으로서 설명될 수 있다. 하지만, 이러한 설명들은 단지 편의를 위한 것이며, 이러한 작업들은 실제로 컴퓨팅 디바이스; 프로세서; 제어기; 또는 펌웨어, 소프트웨어, 루틴, 명령어 등을 실행하는 다른 디바이스들에 기인한다는 것을 이해하여야 한다.
하지만, 이러한 실시예들을 더 자세히 설명하기 이전에, 본 발명의 실시예들이 구현될 수 있는 예시적인 환경을 제시하는 것이 유익하다.
도 1은 본 발명의 일 실시예의 리소그래피 장치를 개략적으로 도시한다. 상기 장치는 방사선 빔(B)(예를 들어, UV 방사선 또는 EUV 방사선)을 컨디셔닝하도록 구성된 조명 시스템(일루미네이터)(IL), 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결된 지지 구조체(예를 들어, 마스크 테이블)(MT), 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결된 기판 테이블(예를 들어, 웨이퍼 테이블)(WT), 및 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성된 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템)(PS)을 포함한다.
조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 타입의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 타입들의 광학 구성요소들을 포함할 수 있다.
지지 구조체는 패터닝 디바이스를 지지한다, 즉 그 무게를 견딘다. 이는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패 터닝 디바이스를 유지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는, 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스크"라는 용어의 어떠한 사용도 "패터닝 디바이스"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는, 기판의 타겟부에 패턴을 생성하기 위해서, 방사선 빔의 단면에 패턴을 부여하는데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴과 정확히 일치하지 않을 수도 있다는 것을 유의하여야 한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 타겟부에 생성될 디바이스 내의 특정 기능 층에 해당할 것이다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이 및 프로그램가능한 LCD 패널들을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형과 같은 마스크 타입뿐만 아니라, 다양한 하이브리드(hybrid) 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향으로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 굴절, 반사, 카타디옵트릭(catadioptric), 자기, 전자기 및 정전기 광학 시스템, 또는 여하한의 그 조합을 포함하는 여하한 타입의 투영 시스템을 포괄하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"이라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에 도시된 바와 같이, 상기 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성된다. 대안적으로, 상기 장치는 (예를 들어, 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이를 채택하거나, 반사 마스크를 채택하는) 반사형으로 구성될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 기판 테이블(및/또는 2 이상의 마스크 테이블)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 기계에서는 추가 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다.
또한, 리소그래피 장치는 투영 시스템과 기판 사이의 공간을 채우기 위해서, 기판의 전체 또는 일부분이 비교적 높은 굴절률을 갖는 액체, 예컨대 물로 덮일 수 있는 형태로도 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 마스크와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수(numerical aperture)를 증가시키는데 사용될 수 있다. 본 명세서에서 사용되는 "침지"라는 용어는 기판과 같은 구조체가 액체 내에 담그어져야 함을 의미하는 것이라기보다는, 노광시 액체가 예를 들어 투영 시스템과 기판 사이에 놓이기만 하면 된다는 것을 의미한다.
도 1을 참조하면, 일루미네이터(IL)는 방사선 소스(SO)로부터 방사선 빔을 수용한다. 예를 들어, 상기 소스가 엑시머 레이저인 경우, 상기 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 상기 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 상기 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로, 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 상기 소스가 수은 램프인 경우, 상기 소스는 리소그래피 장치의 통합부일 수 있다. 상기 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템(BD)과 함께 방사선 시스템이라고 칭해질 수 있다.
상기 일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하도록 구성된 조정기(AD)를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 인티그레이터(IN) 및 콘덴서(CO)와 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방 사선 빔의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는데 사용될 수 있다.
방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스(MA)에 의해 패터닝된다. 마스크(MA)를 가로질렀으면, 상기 방사선 빔(B)은 투영 시스템(PS)을 통과하여 기판(W)의 타겟부(C) 상에 상기 빔을 포커스한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스, 리니어 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(도 1에 명확히 도시되지 않음)는, 예를 들어 마스크 라이브러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 마스크(MA)를 정확히 위치시키는데 사용될 수 있다. 일반적으로, 마스크 테이블(MT)의 이동은 장-행정 모듈(개략 위치설정) 및 단-행정 모듈(미세 위치설정)의 도움으로 실현될 수 있으며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 달리) 스테퍼의 경우, 마스크 테이블(MT)은 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬 마크들(M1, M2) 및 기판 정렬 마크들(P1, P2)을 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마크들은 지정된(dedicated) 타겟부들을 차지하고 있지만, 그것들은 타겟부들 사이의 공간들 내에 위치될 수도 있다[이들은 스크라이브-레인 정렬 마크(scribe-lane alignment mark)들로 알려져 있다]. 이와 유사하게, 마스크(MA) 상에 1 이상의 다이가 제공되는 상황들에서, 마스크 정렬 마크들은 다이들 사이에 위치될 수 있다.
도시된 장치는 다음 모드들 중 적어도 1 이상에서 사용될 수 있다:
1. 스텝 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한번에 타겟부(C) 상에 투영된다[즉, 단일 정적 노광(single static exposure)]. 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 크기는 단일 정적 노광시에 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 마스크 테이블(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안에 동기적으로 스캐닝된다[즉, 단일 동적 노광(single dynamic exposure)]. 마스크 테이블(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광시 타겟부의 (스캐닝 되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 마스크 테이블(MT)은 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟 부(C) 상에 투영되는 동안 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)이 각각 이동한 후, 또는 스캔 중에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 사용 모드들의 조합 및/또는 변형, 또는 완전히 다른 사용 모드들이 채택될 수도 있다.
도 2는 리소그래피-에칭-리소그래피-에칭 공정, 및 이에 수반된 제어 변수들 중 몇몇, 예를 들어 도즈 및 포커스를 도시한다. 도 3은 각각의 공정 단계에서 측정될 수 있는 특성, 예를 들어 임계 치수 또는 측벽 각도를 도시한다. 본 발명은 측정된 특성을 이용하여 (도 2에 도시된) 제어 변수들을 최적화하는 방법을 제공한다.
본 발명의 제 1 실시예는 이후 최종 특성, 예를 들어 패턴의 최종 임계 치수를 시뮬레이션할 모델에서 측정된 특성을 이용하는 것이다. 모델은 실험적으로 도출될 수 있으며, 이것의 예로는 포커스 도즈에 기초한 피처의 특성을 결정하는 포커스 노광 매트릭스이다. 대안적으로, 모델들은 시뮬레이션들로부터 도출될 수 있다.
모델을 이용하면, 제어 변수들이 입력되고, 최종 특성이 연산된다. 이는 동 일한 제어 변수들을 이용한 실제 측정된 특성과 비교된다. 최종 특성의 측정된 값과 모델링된 값 간의 차이는 상기 모델을 업데이트하는데 사용된다. 이는 상이한 구성 부분들 간의 상호작용을 변화시키도록 상기 모델에 변화에 의한 것일 것이다. 대안적으로, 측정된 값과 모델링된 값 간의 외란(disturbance)들이 추산(estimate)될 수 있고, 기판에 걸쳐 맵핑(map)될 수 있다. 각각의 공정 단계에 대한 외란들이 맵핑될 수 있으며, 이는 도 4에 도시되어 있다. 이 도면에서, L1은 제 1 리소그래피 단계 후에 기판에 걸친 외란을 도시하고, E1은 제 1 에칭 단계 후에 기판에 걸친 외란을 도시한다. 이 도면에서, L2은 제 2 리소그래피 단계 후에 기판에 걸친 외란을 도시하고, E2은 제 2 에칭 단계 후에 기판에 걸친 외란을 도시한다. 칼만 필터(Kalman filter)와 같은 상이한 필터들이 상기 외란의 추산에 사용될 수 있다.
본 발명의 또 다른 실시예는 최종 피처의 특성을 제어하는 제어 도즈 및 임계 치수와 같은 제어 변수들의 변동이다. 각각의 변수는 변경될 수 있으며, 최종 특성에 관한 영향이 평가(assess)된다. 이러한 변수들 중 1 이상은 통상적으로 일정한 값으로 유지되지만, 나머지는 변동된다.
예를 들어, 더블 패터닝의 스페이서 방법이 사용될 수 있다. 더블 패터닝의 스페이서 방법에서, 제어될 수 있는 변수들은 기판에 걸친 노광 도즈, 기판에 걸친 평균 도즈, 제 1 에칭에 대한 임계 치수 및 타겟에 대한 임계 치수를 포함한다.
도 5a는 전체 기판에 걸쳐 측정된 트렌치들 및 라인들의 결과적인 임계 치수들을 도시한다. 도면에서 알 수 있는 바와 같이, 이들은 기판에 걸쳐 동일하지도 또한 일관적이지도 않다. 이 예시에서는, 기판에 걸친 평균 도즈가 제약(constrain)되었고, 제 1 에칭의 임계 치수 및 기판에 걸친 도즈의 변동과 같은 다른 변수들이 변동되었다. 일단, 이들이 변동되었고 최적화되었으며, 그 결과들은 도 5b에서 알 수 있다. 도면에서 알 수 있는 바와 같이, 트렌치들 및 라인들은 전체적으로 기판에 걸쳐 더 동일하고 일관적이다.
상기의 예시들에서는, 리소그래피 및 에칭 단계들이 제어된다. 하지만, 증착 공정 및 노광 후 베이크(post exposure bake)와 같은 다른 단계들이 본 발명의 방법을 이용하여 제어 및 조절될 수 있다. 실제로는, 더블 패터닝 기술의 일부분인 여하한의 공정 단계가 본 발명의 실시예들의 방법을 이용하여 제어될 수 있다.
본 발명의 또 다른 실시예에 따르면, 라인들과 공간들 모두에 영향을 주는 변수가 최적화된다. 특히, 파라메트릭 모델(parametric model)을 이용하여 피처들의 핑거프린트(fingerprint)들이 설명된다. 상이한 공정 잡음(noise)들은 상이한 공간들 및 라인들의 상이한 변동을 유발할 수 있다. 예를 들어, 제 1 공간에 영향을 주는 잡음은 제 2 공간에 영향을 주는 잡음과 상이할 수 있다. 최적의 패턴을 달성하기 위해서는, 복수의 특성들에 걸친 잡음이 최소화되어야 한다. 더블 패터닝에서 각각의 공간들(S1 및 S2)의 임계 치수는 S1-S2를 최소화함으로써, 예를 들어
Figure 112009079915981-PAT00001
를 최소화함으로써 최적화될 수 있으며, 여기서 a는 가중 인자(weighting factor)이다. 따라서, 최적의 파라메트릭 핑거프린트는 임계 치수 균일성의 목적 함수(objective function)에 기초한다. 본 발명에 따르면, a는 계통적 변동(systematic variation) 및 기판에 걸친 무작위 잡음으로부터 도출된다. 따라서, 최적의 파라메트릭 핑거프린트는 임계 치수 균일성의 목적 함수와 조합된 확률 균형 인자(stochastic balancing factor)에 기초한다. 예를 들어,
Figure 112009079915981-PAT00002
, 여기서
Figure 112009079915981-PAT00003
은 공간(S1)에 대한 추산된 공정 잡음이고,
Figure 112009079915981-PAT00004
은 공간(S2)에 대한 추산된 공정 잡음이며,
Figure 112009079915981-PAT00005
는 피처들(L1 및 L2)의 임계 치수의 변동이다. 이는 제조 공정에서 변수를 최적화하는데 사용된다. 예를 들어, 최적화된 파라메트릭 핑거프린트는 기판에 걸친 노광 도즈 또는 증착량을 제어하는데 사용될 수 있다.
여기에 주어진 예시는 특성들(S1 및 S2)을 이용하지만, L1 및 L2와 같은 다른 모델 특성들이 사용될 수도 있다. 예를 들어,
Figure 112009079915981-PAT00006
는 최소화될 수도 있을 것이며, 유사한 분산 가중 인자(variance weighting factor)가 사용될 수도 있을 것이다. 가중 인자는 히스토릭 데이터(historic data)에 기초할 수 있으며, 적절히 조정될 수 있다. S1 및 S2는 상이한 피처 폭들에 대해 모델링될 수 있다. 이상, 분산을 이용하여 계통적 잡음이 설명되었지만, 이는 완전히 정확하지 않으며, 계통적 잡음을 반영한 다른 함수들이 사용될 수도 있다. 특히, 임계 치수 범위 절반을 포함하는 인자들이 사용될 수도 있다.
특정한 형태의 더블 패터닝 기술들을 이용한 예시들이 주어졌지만, 본 발명은 사용된 더블 패터닝 기술들로 제한되지 않는다. 더 나아가, 본 명세서는 단일 최종 특성의 측정을 설명하였지만, 복수의 최종 특성들이 사용될 수도 있다는 것을 이해할 것이다.
당업자라면 알 수 있겠지만, 본 발명은 더블 패터닝에 대한 확률 모델 내의 변수들의 최소화(minimisation)(또는 최적화)에 관한 것이다. 이와 같이, 본 발명은 여하한의 더블 패터닝 기술에 대한 확률 모델에서 여하한의 변수들에 적용될 수 있다.
본 명세서에서는, IC 제조에 있어서 리소그래피 장치의 특정 사용예에 대하여 언급되지만, 본 명세서에 서술된 리소그래피 장치는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 평판 디스플레이(flat-panel display), 액정 디스플레이(LCD), 박막 자기 헤드 등의 제조와 같이 다른 적용예들을 가질 수도 있음을 이해하여야 한다. 이러한 대안적인 적용예와 관련하여, 본 명세서의 "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "기판" 또는 "타겟부"라는 좀 더 일반적인 용어와 동의어로 간주될 수도 있음을 이해하여야 한다. 본 명세서에서 언급되는 기판은 노광 전후에, 예를 들어 트랙(전형적으로, 기판에 레지스트 층을 도포하고 노광된 레지스트를 현상하는 툴), 메트롤로지 툴 및/또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 다른 기판 처리 툴에 본 명세서의 기재 내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한번 이상 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러번 처리된 층들을 포함한 기판을 칭할 수도 있다.
이상, 광학 리소그래피와 관련하여 본 발명의 실시예들의 특정 사용예를 언급하였지만, 본 발명은 다른 적용예들, 예를 들어 임프린트 리소그래피에 사용될 수 있으며, 본 명세서가 허용한다면 광학 리소그래피로 제한되지 않는다는 것을 이 해할 것이다. 임프린트 리소그래피에서, 패터닝 디바이스 내의 토포그래피(topography)는 기판 상에 생성된 패턴을 정의한다. 패터닝 디바이스의 토포그래피는 전자기 방사선, 열, 압력 또는 그 조합을 인가함으로써 레지스트가 경화되는 기판에 공급된 레지스트 층으로 가압될 수 있다. 패터닝 디바이스는 레지스트가 경화된 후에 그 안에 패턴을 남기는 레지스트로부터 이동된다.
본 명세서에서 사용된 "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 355, 248, 193, 157 또는 126 nm, 또는 그 정도의 파장을 갖는) 자외(UV) 방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외(EUV) 방사선뿐만 아니라, 이온 빔 또는 전자 빔과 같은 입자 빔을 포함하는 모든 형태의 전자기 방사선을 포괄한다.
본 명세서가 허용하는 "렌즈"라는 용어는, 굴절, 반사, 자기, 전자기 및 정전기 광학 구성요소들을 포함하는 다양한 형태의 광학 구성요소들 중 어느 하나 또는 그 조합으로 언급될 수 있다.
이상, 본 발명의 특정 실시예가 설명되었지만 본 발명은 설명된 것과 다르게 실시될 수 있다는 것을 이해할 것이다. 예를 들어, 본 발명은 앞서 개시된 바와 같은 방법을 구현하는 기계-판독가능한 명령어의 1 이상의 시퀀스를 포함하는 컴퓨터 프로그램, 또는 이러한 컴퓨터 프로그램이 저장되어 있는 데이터 저장 매체(예를 들어, 반도체 메모리, 자기 또는 광학 디스크)의 형태를 취할 수 있다.
결론
본 명세서의 요약 및 초록 부분(Summary and Abstract sectons)이 아닌, 발 명의 상세한 설명 부분(Detailed Description section)이 청구항을 해석하는데 사용되도록 의도된다는 것을 이해하여야 한다. 요약 및 초록 부분은 1 이상을 설명할 수 있지만, 발명자(들)에 의해 의도(contemplate)된 본 발명의 모든 예시적인 실시예들을 설명하지는 않으므로, 어떠한 방식으로도 본 발명 및 첨부된 청구항을 제한하지는 않는다.
이상, 본 발명은 특정화된 기능과 그 관계의 구현을 예시하는 기능적인 빌딩 블록(building block)의 도움으로 설명되었다. 이러한 빌딩 블록의 경계는 설명의 편의를 위해 본 명세서에서 임의로 한정되었다. 특정화된 기능과 그 관계가 적절히 수행된다면, 대안적인 경계가 한정될 수 있다.
특정 실시예들의 이전의 설명은 본 발명의 일반적인 성질을 완전히 밝힐 것이므로, 나머지는 해당 기술의 스킬(skill) 내에서 지식을 적용함으로써, 본 발명의 일반적인 개념을 벗어나지 않고 불필요한 실험 없이, 이러한 실시예들을 용이하게 수정하고 및/또는 다양한 적용예들로 변형시킬 수 있다. 그러므로, 이러한 변형들 및 수정들은 본 명세서에 제시된 가르침과 안내에 기초하여, 개시된 실시예들의 균등론의 의미 및 범위 내에 있는 것으로 의도된다. 본 명세서의 어구 또는 용어는 설명을 위한 것이지 제한하려는 것이 아니며, 본 명세서의 용어 또는 어구는 본 발명의 가르침과 안내에 기초하여 당업자에 의해 해석되어야 한다.
본 발명의 범위는 앞서 설명된 예시적인 실시예들 중 어느 것에 의해 제한되지 않으며, 다음의 청구항들과 그 균등론에 따라서만 한정되어야 한다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 도시하는 도면;
도 2는 다-단계 리소그래피 공정에 수반된 단계들 및 변수들을 도시하는 도면;
도 3은 다-단계 리소그래피 공정에서 측정가능한 특성들을 도시하는 도면;
도 4는 상이한 공정 스테이지에서 기판에 걸친 외란의 변동을 도시하는 도면; 및
도 5a 및 도 5b는 디바이스의 최종 피처들의 임계 치수의 변동을 도시하는 도면이다.

Claims (23)

  1. 리소그래피 공정을 최적화하는 방법에 있어서,
    적어도 1 이상의 제 1 변수를 갖는 제 1 제조 단계를 수행하는 단계 - 상기 제 1 제조 단계는 제 1 중간 피처를 유도함 - ;
    상기 제 1 중간 피처의 제 1 특성을 측정하는 단계;
    적어도 1 이상의 제 2 변수를 갖는 제 2 제조 단계를 수행하는 단계 - 상기 제 2 제조 단계는 제 2 중간 피처를 유도함 - ;
    상기 제 2 중간 피처의 제 2 특성을 측정하는 단계;
    상기 제 1 및 제 2 특성들 중 적어도 1 이상, 및 상기 제 1 및 제 2 변수들에 기초하여 최종 피처의 최종 특성을 모델링하는 단계;
    상기 최종 특성을 측정하는 단계;
    상기 모델링된 최종 특성 및 상기 측정된 최종 특성을 비교하고 상기 모델을 업데이트하는 단계;
    상기 최종 특성을 최적화하기 위해 상기 제 1 변수 및 상기 제 2 변수 중 적어도 1 이상을 수정하는 단계; 및
    상기 수정된 제 1 및 제 2 변수들 중 적어도 1 이상을 이용하여 상기 제 1 및 제 2 제조 단계들을 수행하는 단계를 포함하는 리소그래피 공정을 최적화하는 방법.
  2. 제 1 항에 있어서,
    상기 비교하고 업데이트하는 단계는, 상기 제 1 및 제 2 제조 단계들의 모델에 기초하여 상기 제 1 및 제 2 제조 단계에 대해 상기 기판에 걸친 외란(disturbance)들을 추산(estimate)하는 단계를 포함하는 리소그래피 공정을 최적화하는 방법.
  3. 제 2 항에 있어서,
    상기 추산하는 단계는 칼만 필터(Kalman filter)를 이용하여 상기 외란들을 추산하는 단계를 포함하는 리소그래피 공정을 최적화하는 방법.
  4. 제 1 항에 있어서,
    상기 수정하는 단계는 상기 1 이상의 제 1 변수 및 상기 1 이상의 제 2 변수 중 적어도 1 이상을 제약(constrain)하는 단계를 포함하는 리소그래피 공정을 최적화하는 방법.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 제조 단계들의 각각은 리소그래피 단계 및 에칭 단계 둘 모두를 포함하는 리소그래피 공정을 최적화하는 방법.
  6. 제 1 항에 있어서,
    상기 제 1 제조 단계는 리소그래피 단계 및 프리징 단계(freezing step)를 포함하고, 상기 제 2 제조 단계는 리소그래피 단계 및 에칭 단계를 포함하는 리소그래피 공정을 최적화하는 방법.
  7. 제 1 항에 있어서,
    상기 제 1 제조 단계는 리소그래피 단계 및 에칭 단계를 포함하고, 상기 제 2 제조 단계는 에칭 단계를 포함하는 리소그래피 공정을 최적화하는 방법.
  8. 리소그래피 셀에 있어서,
    패터닝 디바이스로부터 기판 상으로 패턴을 투영하도록 구성된 리소그래피 장치;
    제 1 제조 단계 후에 측정된 상기 기판의 제 1 특성, 제 2 제조 단계 후에 측정된 상기 기판의 제 2 특성, 및 상기 기판의 최종 특성을 측정하도록 구성된 측정 시스템; 및
    상기 제 1 특성 및 상기 제 2 특성 중 적어도 1 이상에 기초하여 피처의 최종 특성을 모델링하고, 상기 측정된 최종 특성 및 모델링된 최종 특성을 비교하며, 상기 모델을 업데이트하고, 상기 업데이트된 모델에 기초하여 제 1 및 제 2 제조 단계들 중 적어도 1 이상에 대해 최적 변수를 결정하도록 구성된 제어기를 포함하는 리소그래피 셀.
  9. 리소그래피 공정을 최적화하는 방법에 있어서,
    복수의 제 1 피처들 및 제 2 피처들을 제조하는 단계 - 상기 제 1 및 제 2 피처들은 교번(alternate)하며, 각각의 상기 제 2 피처는 제 1 공간에 의해 제 1 피처로부터 이격되고, 각각의 상기 제 1 피처는 제 2 공간에 의해 제 2 피처로부터 이격되며, 상기 제 1 피처들은 임계 치수(L1)를 갖고, 상기 제 2 피처들은 임계 치수(L2)를 가지며, 상기 제 1 공간은 임계 치수(S1)를 갖고, 상기 제 2 공간은 임계 치수(S2)를 가지며, 여기서 L1, L2, S1 및 S2는 특성들이고, 제조 공정은 상기 피처들 및 상기 공간들의 특성에 영향을 주는 변수를 가짐 - ;
    적어도 2 이상의 특성들(V1, V2)을 측정하는 단계;
    가중 인자(weighting factor) a를 곱한 2 개의 특성들 간의 관계를 최소화함으로써 상기 변수를 최적화하는 단계; 및
    최적화된 변수를 이용하여 복수의 제 1 및 제 2 피처들을 제조하는 단계를 포함하고,
    상기 가중 인자는 V1 및 V2의 분산(variance)에 의해 결정되는 리소그래피 공정을 최적화하는 방법.
  10. 제 9 항에 있어서,
    상기 변수는
    Figure 112009079915981-PAT00007
    및
    Figure 112009079915981-PAT00008
    을 최소화함으로써 최적화되며, 여기서
    Figure 112009079915981-PAT00009
    은 S1의 표준 편차이고,
    Figure 112009079915981-PAT00010
    는 S2의 표준 편차이 며,
    Figure 112009079915981-PAT00011
    은 상기 피처들(L1 및 L2)의 임계 치수의 표준 편차인 리소그래피 공정을 최적화하는 방법.
  11. 제 9 항에 있어서,
    a는 히스토릭 데이터(historic data)를 이용하여 결정되는 리소그래피 공정을 최적화하는 방법.
  12. 제 9 항에 있어서,
    a ≠ 0.5인 리소그래피 공정을 최적화하는 방법.
  13. 적어도 1 이상의 제 1 변수를 갖는 제 1 제조 단계를 수행하는 단계 - 상기 제 1 제조 단계는 제 1 중간 피처를 유도함 - ;
    상기 제 1 중간 피처의 제 1 특성을 측정하는 단계;
    적어도 1 이상의 제 2 변수를 갖는 제 2 제조 단계를 수행하는 단계 - 상기 제 2 제조 단계는 제 2 중간 피처를 유도함 - ;
    상기 제 2 중간 피처의 제 2 특성을 측정하는 단계;
    상기 제 1 및 제 2 특성들 중 적어도 1 이상, 및 상기 제 1 및 제 2 변수들에 기초하여 최종 피처의 최종 특성을 모델링하는 단계;
    상기 최종 특성을 측정하는 단계;
    상기 모델링된 최종 특성 및 상기 측정된 최종 특성을 비교하고 상기 모델을 업데이트하는 단계;
    상기 최종 특성을 최적화하기 위해 상기 제 1 변수 및 상기 제 2 변수 중 적어도 1 이상을 수정하는 단계; 및
    상기 수정된 제 1 및 제 2 변수들 중 적어도 1 이상을 이용하여 상기 제 1 및 제 2 제조 단계들을 수행하는 단계를 포함하는 방법.
  14. 제 13 항에 있어서,
    상기 비교하고 업데이트하는 단계는, 상기 제 1 및 제 2 제조 단계들의 모델에 기초하여 상기 제 1 및 제 2 제조 단계에 대해 상기 기판에 걸친 외란들을 추산하는 단계를 포함하는 방법.
  15. 제 14 항에 있어서,
    상기 추산하는 단계는 칼만 필터를 이용하여 상기 외란들을 추산하는 단계를 포함하는 방법.
  16. 제 13 항에 있어서,
    상기 수정하는 단계는 상기 1 이상의 제 1 변수 및 상기 1 이상의 제 2 변수 중 적어도 1 이상을 제약하는 단계를 포함하는 방법.
  17. 제 13 항에 있어서,
    상기 제 1 및 제 2 제조 단계들의 각각은 리소그래피 단계 및 에칭 단계 둘 모두를 포함하는 방법.
  18. 제 13 항에 있어서,
    상기 제 1 제조 단계는 리소그래피 단계 및 프리징 단계를 포함하고, 상기 제 2 제조 단계는 리소그래피 단계 및 에칭 단계를 포함하는 방법.
  19. 제 13 항에 있어서,
    상기 제 1 제조 단계는 리소그래피 단계 및 에칭 단계를 포함하고, 상기 제 2 제조 단계는 에칭 단계를 포함하는 방법.
  20. 복수의 제 1 피처들 및 제 2 피처들을 제조하는 단계 - 상기 제 1 및 제 2 피처들은 교번하며, 각각의 상기 제 2 피처는 제 1 공간에 의해 제 1 피처로부터 이격되고, 각각의 상기 제 1 피처는 제 2 공간에 의해 제 2 피처로부터 이격되며, 상기 제 1 피처들은 임계 치수(L1)를 갖고, 상기 제 2 피처들은 임계 치수(L2)를 가지며, 상기 제 1 공간은 임계 치수(S1)를 갖고, 상기 제 2 공간은 임계 치수(S2)를 가지며, 여기서 L1, L2, S1 및 S2는 특성들이고, 제조 공정은 상기 피처들 및 상기 공간들의 특성에 영향을 주는 변수를 가짐 - ;
    적어도 2 이상의 특성들(V1, V2)을 측정하는 단계;
    가중 인자 a를 곱한 2 개의 특성들 간의 관계를 최소화함으로써 상기 변수를 최적화하는 단계; 및
    최적화된 변수를 이용하여 복수의 제 1 및 제 2 피처들을 제조하는 단계를 포함하고,
    상기 가중 인자는 V1 및 V2의 분산에 의해 결정되는 방법.
  21. 제 20 항에 있어서,
    상기 변수는
    Figure 112009079915981-PAT00012
    및
    Figure 112009079915981-PAT00013
    을 최소화함으로써 최적화되며, 여기서
    Figure 112009079915981-PAT00014
    은 S1의 표준 편차이고,
    Figure 112009079915981-PAT00015
    는 S2의 표준 편차이며,
    Figure 112009079915981-PAT00016
    은 상기 피처들(L1 및 L2)의 임계 치수의 표준 편차인 방법.
  22. 제 20 항에 있어서,
    a는 히스토릭 데이터를 이용하여 결정되는 방법.
  23. 제 20 항에 있어서,
    a ≠ 0.5인 방법.
KR1020090130229A 2008-12-24 2009-12-23 최적화 방법 및 리소그래피 셀 KR101169009B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US19381308P 2008-12-24 2008-12-24
US61/193,813 2008-12-24
US25281109P 2009-10-19 2009-10-19
US61/252,811 2009-10-19

Publications (2)

Publication Number Publication Date
KR20100075411A true KR20100075411A (ko) 2010-07-02
KR101169009B1 KR101169009B1 (ko) 2012-07-27

Family

ID=42267244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130229A KR101169009B1 (ko) 2008-12-24 2009-12-23 최적화 방법 및 리소그래피 셀

Country Status (6)

Country Link
US (1) US8612045B2 (ko)
JP (2) JP5016662B2 (ko)
KR (1) KR101169009B1 (ko)
CN (1) CN101762988B (ko)
NL (1) NL2003919A (ko)
TW (1) TWI480923B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2009982A (en) 2012-01-10 2013-07-15 Asml Netherlands Bv Source mask optimization to reduce stochastic effects.
US9811002B2 (en) 2013-07-19 2017-11-07 Asml Netherlands B.V. Determination and application of non-monotonic dose sensitivity
NL2013751A (en) * 2013-12-18 2015-06-22 Asml Netherlands Bv Inspection method and apparatus, and lithographic apparatus.
KR102330321B1 (ko) 2014-12-12 2021-11-23 에이에스엠엘 네델란즈 비.브이. 기판 모델 파라미터를 계산하고 리소그래피 처리를 제어하기 위한 방법 및 장치
WO2016207891A1 (en) * 2015-06-22 2016-12-29 Nova Measuring Instruments Ltd. Method for use in process control of manufacture of patterned samples
US10386829B2 (en) 2015-09-18 2019-08-20 Kla-Tencor Corporation Systems and methods for controlling an etch process
KR20180115299A (ko) * 2016-02-22 2018-10-22 에이에스엠엘 네델란즈 비.브이. 계측 데이터에 대한 기여도들의 분리
EP3290911A1 (en) 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
EP3415988A1 (en) * 2017-06-14 2018-12-19 ASML Netherlands B.V. Device manufacturing methods
CN112189255B (zh) * 2018-03-20 2024-05-28 东京毅力科创株式会社 自对准多重图案化的方法和半导体加工方法
TWI729334B (zh) * 2018-06-07 2021-06-01 荷蘭商Ａｓｍｌ荷蘭公司 用於判定器件之控制方案的方法、電腦程式和系統及用於判定多個器件處理之基板的方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918627A (en) * 1986-08-04 1990-04-17 Fmc Corporation Computer integrated gaging system
US5033014A (en) * 1987-04-14 1991-07-16 Northrop Corporation Integrated manufacturing system
US5023800A (en) * 1988-04-14 1991-06-11 Northrop Corporation Assembly data model system
JPH11150053A (ja) 1997-11-18 1999-06-02 Nikon Corp 露光方法及び装置
US20030016339A1 (en) * 1997-11-18 2003-01-23 Tetsuo Taniguchi Exposure method and apparatus
US6178360B1 (en) * 1998-02-05 2001-01-23 Micron Technology, Inc. Methods and apparatus for determining optimum exposure threshold for a given photolithographic model
US7203634B2 (en) * 2000-10-30 2007-04-10 Translation Technologies, Inc. Computational geometry system, interrupt interface, and method
US6900892B2 (en) * 2000-12-19 2005-05-31 Kla-Tencor Technologies Corporation Parametric profiling using optical spectroscopic systems
TWI285299B (en) * 2001-04-04 2007-08-11 Asml Netherlands Bv Lithographic manufacturing process, lithographic projection apparatus, and device manufactured thereby
US6738682B1 (en) * 2001-09-13 2004-05-18 Advances Micro Devices, Inc. Method and apparatus for scheduling based on state estimation uncertainties
US6757579B1 (en) * 2001-09-13 2004-06-29 Advanced Micro Devices, Inc. Kalman filter state estimation for a manufacturing system
EP1444556A4 (en) * 2001-10-23 2006-06-07 Brooks Pri Automation Inc SEMICONDUCTOR RUN TO RUN CONTROL SYSTEM WITH CONDITION AND MODEL PARAMETER ESTIMATE
AU2002360738A1 (en) * 2001-12-19 2003-07-09 Kla-Tencor Technologies Corporation Parametric profiling using optical spectroscopic systems
CN1243284C (zh) * 2002-01-11 2006-02-22 南亚科技股份有限公司 自动回馈修正的曝光方法与系统
US6772035B2 (en) * 2002-05-17 2004-08-03 Micron Technology, Inc. Synthesizing semiconductor process flow models
US6828542B2 (en) * 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control
US7092110B2 (en) * 2002-07-25 2006-08-15 Timbre Technologies, Inc. Optimized model and parameter selection for optical metrology
US7330279B2 (en) * 2002-07-25 2008-02-12 Timbre Technologies, Inc. Model and parameter selection for optical metrology
JP2004103674A (ja) 2002-09-06 2004-04-02 Renesas Technology Corp 半導体集積回路装置の製造方法
AU2003303356A1 (en) * 2002-12-30 2004-07-22 Koninklijke Philips Electronics N.V. Determining lithographic parameters to optimise a process window
US7085676B2 (en) * 2003-06-27 2006-08-01 Tokyo Electron Limited Feed forward critical dimension control
JP4758358B2 (ja) 2004-01-29 2011-08-24 ケーエルエー−テンカー コーポレイション レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
US7042551B2 (en) * 2004-02-03 2006-05-09 International Business Machines Corporation Method of patterning process metrology based on the intrinsic focus offset
US20080281438A1 (en) * 2004-04-23 2008-11-13 Model Predictive Systems, Inc. Critical dimension estimation
US7366583B2 (en) * 2005-09-01 2008-04-29 General Electric Company Methods and systems for fabricating components
US7547495B2 (en) * 2005-12-21 2009-06-16 Asml Netherlands B.V Device manufacturing method and computer program product
US7925486B2 (en) * 2006-03-14 2011-04-12 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
US7502709B2 (en) * 2006-03-28 2009-03-10 Tokyo Electron, Ltd. Dynamic metrology sampling for a dual damascene process
US7693608B2 (en) * 2006-04-12 2010-04-06 Edsa Micro Corporation Systems and methods for alarm filtering and management within a real-time data acquisition and monitoring environment
JP4947269B2 (ja) 2006-04-27 2012-06-06 株式会社ニコン 測定検査方法、測定検査装置、露光装置及びデバイス製造処理装置
JP4861893B2 (ja) * 2006-07-28 2012-01-25 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
US7352439B2 (en) * 2006-08-02 2008-04-01 Asml Netherlands B.V. Lithography system, control system and device manufacturing method
US7642020B2 (en) * 2006-08-17 2010-01-05 International Business Machines Corporation Method for separating optical and resist effects in process models
JP4922112B2 (ja) * 2006-09-13 2012-04-25 エーエスエムエル マスクツールズ ビー．ブイ． パターン分解フィーチャのためのモデルベースｏｐｃを行うための方法および装置
US7763404B2 (en) * 2006-09-26 2010-07-27 Tokyo Electron Limited Methods and apparatus for changing the optical properties of resists
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
US8019458B2 (en) * 2008-08-06 2011-09-13 Tokyo Electron Limited Creating multi-layer/multi-input/multi-output (MLMIMO) models for metal-gate structures

Also Published As

Publication number Publication date
JP5486026B2 (ja) 2014-05-07
KR101169009B1 (ko) 2012-07-27
JP2012084928A (ja) 2012-04-26
NL2003919A (en) 2010-06-28
TWI480923B (zh) 2015-04-11
JP5016662B2 (ja) 2012-09-05
JP2010166034A (ja) 2010-07-29
CN101762988B (zh) 2012-11-14
US8612045B2 (en) 2013-12-17
US20100161099A1 (en) 2010-06-24
CN101762988A (zh) 2010-06-30
TW201117259A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
KR101169009B1 (ko) 최적화 방법 및 리소그래피 셀
US11379648B2 (en) Process window identifier
JP6571233B2 (ja) リソグラフィ方法および装置
US8263296B2 (en) Lithographic apparatus and device manufacturing method
KR100832078B1 (ko) 디바이스 제조방법 및 컴퓨터 프로그램 제품
JP5405615B2 (ja) リソグラフィ方法及びアセンブリ
US8796684B2 (en) Lithographic method and arrangement
JP2010087484A (ja) デバイス製造方法、制御システム、コンピュータプログラムおよびコンピュータ可読媒体
US8279407B2 (en) Stage system and lithographic apparatus comprising such stage system
US7148954B2 (en) Lithographic apparatus and method for its use
US20210096474A1 (en) Method of determining a focus of a projection system, device manufacturing method, and apparatus for determining a focus of a projection system
NL2003531A (en) Lithographic method, apparatus and controller.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 6