KR20100068142A - 물리 계층에서의 타임스탬핑 장치 및 그 방법 - Google Patents

물리 계층에서의 타임스탬핑 장치 및 그 방법 Download PDF

Info

Publication number
KR20100068142A
KR20100068142A KR1020090008728A KR20090008728A KR20100068142A KR 20100068142 A KR20100068142 A KR 20100068142A KR 1020090008728 A KR1020090008728 A KR 1020090008728A KR 20090008728 A KR20090008728 A KR 20090008728A KR 20100068142 A KR20100068142 A KR 20100068142A
Authority
KR
South Korea
Prior art keywords
packet
marker
time
time synchronization
layer
Prior art date
Application number
KR1020090008728A
Other languages
English (en)
Other versions
KR101102089B1 (ko
Inventor
김승환
고제수
이준구
이규상
이찬균
말라 크세라위
Original Assignee
한국전자통신연구원
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 한국과학기술원 filed Critical 한국전자통신연구원
Publication of KR20100068142A publication Critical patent/KR20100068142A/ko
Application granted granted Critical
Publication of KR101102089B1 publication Critical patent/KR101102089B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

물리 계층에서의 타임스탬핑 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 타임스탬핑 장치는 물리 계층을 통해 시간 동기화 패킷을 식별하게 하는 마커를 삽입하거나 수신한 패킷의 마커를 제거하고 타임스탬프를 생성한다. 이에 의해 정확하고 정밀한 타임스탬핑이 가능하다.
시간 동기화, 타임스탬프, IEEE 1588, 물리 계층

Description

물리 계층에서의 타임스탬핑 장치 및 그 방법 {Apparatus and method for time stamping in physical layer}
본 발명의 일 양상은 네트워크 기술에 관한 것으로, 보다 상세하게는 시간 동기화 기술에 관한 것이다.
본 연구는 지식경제부 및 정보통신연구진흥원의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제관리번호 : 2008-F-017-01, 과제명 : 100Gbps급 이더넷 및 광전송기술개발]
네트워크를 통해 상호 연결된 단말 간의 시간정보를 동일화시키기 위해 시간 동기화 과정이 필요하다. 시간 동기화 과정에는 IEEE 1588 프로토콜 또는 네트워크 타임 프로토콜(NTP: Network Time Protocol)과 같이 타임스탬프(timestamps)를 이용하여 타이밍(timing)을 전달하기 위한 다양한 스킴(schemes)이 존재한다.
예를 들면, IEEE 1588 기술은 네트워크 단말 간 정확한 동기화를 가능하게 하는 표준시간 전송 프로토콜이다. IEEE 1588은 두 단말 간의 기준시간 차이와 두 단말 간의 패킷 전송시 발생하는 전송지연시간을 이용하여 시간 동기화를 수행한다. 이때 IEEE 1588 프로토콜은 네트워크 상에서 서로 통신하는 단말들의 실시간 클락(Clock)의 동기화를 실행하는데, 마이크로 초(Micro second) 이상의 정확도와 시스템의 자유로운 작동 관리가 가능하다.
일 양상에 따라, 정확하고 정밀한 타임스탬핑이 가능한 타임스탬핑 장치 및 그 방법을 제안한다.
일 양상에 따른 타임스탬핑 장치는, 네트워크에 연결된 단말과 시간을 동기화하는 시간 동기화 패킷의 시퀀스 식별자를 기초로 하여 물리 계층에서 시간 동기화 패킷에 시간 동기화 패킷을 식별할 수 있는 마커를 삽입하고 타임스탬프를 생성하는 제1 타임스탬핑부 및 네트워크에 연결된 단말로부터 패킷을 수신하여 물리 계층에서 수신한 패킷의 마커를 통해 동기화 패킷임을 확인하고 타임스탬프를 생성하는 제2 타임스탬핑부를 포함한다.
한편 다른 양상에 따른 타임스탬핑 방법은, 네트워크에 연결된 단말과 시간을 동기화하는 시간 동기화 패킷의 시퀀스 식별자를 기초로 하여 물리 계층에서 시간 동기화 패킷에 시간 동기화 패킷을 식별할 수 있는 마커를 삽입하고 타임스탬프를 생성하는 단계 및 마커가 삽입된 시간 동기화 패킷을 단말로 전송하는 단계를 포함한다.
한편 또 다른 양상에 따른 타임스탬핑 방법은, 네트워크에 연결된 단말로부터 패킷을 수신하는 단계 및 물리 계층을 통해 시간을 동기화하는 시간 동기화 패킷의 마커를 이용하여 수신 패킷이 시간 동기화 패킷임을 확인하고 마커를 제거하는 단계를 포함한다.
전술한 바와 같이 본 발명의 일 실시예에 따르면, 물리 계층 상위에서 타임스탬핑이 수행되는 경우 발생하는 딜레이(delay)와 지터(jitter) 및 불확실성(uncertainties)을 줄이고, 정확성을 높일 수 있다. 나아가, 네트워크 구성을 크게 수정하지 않고 단순한 알고리즘을 통해 높은 정확성을 갖는 타임스탬핑을 제공할 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 시간 동기화 시스템의 구성도이다. 도 1을 참조하면, 타임스탬핑 시스템은 네트워크에 연결된 제1 단말(1a)과 제2 단말(1b)을 포함한다. 이때 제1 단말(1a)과 제2 단말(1b)은 상호 간에 시간을 동기화한다. 일 실시예에 따라 단말 간 시간 동기화는 이더넷, 보다 상세하게는 40G나 100G 이더넷과 같은 고속 이더넷 망에서 구현될 수 있으나 이에 한정되지 않는다.
본 발명의 일 실시예에 따라 단말 간 시간 동기화를 위해 IEEE 1588을 이용 할 수 있다. IEEE 1588은 네트워크 측정과 제어 시스템을 위한 정밀 시간 동기화 프로토콜에 대한 표준(Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems)으로써, 네트워크를 통해 상호 연결된 단말 간의 시간정보를 동일화시키기 위한 프로토콜이다. IEEE 1588은 두 단말 간의 기준시간 간의 차이와 두 단말 간의 패킷 전송시 발생하는 전송지연시간을 이용하여 정확한 시간 동기화를 이룬다.
네트워크 내에는 기준 클럭을 제공하는 마스터 단말 및 마스터 단말에 맞춰 자신의 시간정보를 일치시켜 동기를 수행하는 슬레이브 단말이 존재한다. 예를 들면, 도 1의 제1 단말(1a)이 마스터 단말이며, 제2 단말(1b)이 슬레이브 단말일 수 있다. 슬레이브 단말은 복수 개일 수 있다. 이때 마스터 단말과 슬레이브 단말은 동기화 메시지(Sync message), 폴로업 메시지(FollowUp message), 지연 요청 메시지(Delay Request message), 지연 응답 메시지(Delay Response message), 전파 지연 요청 메시지(Propagation Delay Request message) 또는 전파 지연 응답 메시지(Propagation Delay Response message) 등을 이용하여 상호 단말 간에 시간을 동기화할 수 있다.
도 2는 본 발명의 일 실시예에 따른 타임스탬핑 장치(1)의 구성도이다. 도 2를 참조하면, 일 실시예에 따른 타임스탬핑 장치(1)는 제1 타임스탬핑부(10) 및 제2 타임스탬핑부(20)를 포함한다. 여기서 타임스탬핑 장치(1)는 도 1에서 전술한 제1 단말(1a) 또는 제2 단말(1b)일 수 있다.
일 실시예에 따르면, 타임스탬핑 장치(1)는 정확한 타임스탬핑을 제공하기 위해 물리 계층(Physical layer)을 이용하여 타임스탬프를 생성한다. 즉, 매체접속제어 계층(Media Access Control layer), 네트워크 계층(Network layer) 또는 응용 계층(Application layer)이 아닌 물리 계층(Physical layer)을 이용하여 마커(Marker)를 삽입하거나 수신한 패킷의 마커를 제거하고 타임스탬핑한다. 여기서 마커는 송신 패킷 또는 수신 패킷이 시간 동기화 패킷임을 나타내는 식별 가능한 블록이다. 시간 동기화 패킷은 도 1에서 전술한 시간 동기화 프로토콜, 예를 들면 IEEE 1588을 이용하여 네트워크에 연결된 단말 간 시간을 동기화하기 위해 상호 단말 간에 전송되는 메시지 형태이다.
구체적으로, 타임스탬핑 장치(1)의 제1 타임스탬핑부(10)는 네트워크에 연결된 단말과 시간을 동기화하는 시간 동기화 패킷의 시퀀스 식별자를 기초로 하여, 물리 계층에서 시간 동기화 패킷에 시간 동기화 패킷을 나타내는 마커를 삽입하고 타임스탬프를 생성한다. 제1 타임스탬핑부(10)에 대한 상세한 설명은 도 4, 도 5, 도 6a 및 도 6b에서 후술한다. 한편, 제2 타임스탬핑부(20)는 단말로부터 패킷을 수신하여 물리 계층에서 수신한 패킷의 마커를 통해 수신 패킷이 시간 동기화 패킷임을 확인하고 타임스탬프를 생성한다. 제2 타임스탬핑부(20)에 대한 상세한 설명은 도 7에서 후술한다.
일 실시예에 따른 타임스탬핑은 물리 계층에서 수행됨에 따라 타임스탬핑의 정밀도가 높아진다. 예를 들면, 매체접속제어(MAC) 계층의 상위 계층에서 타임스탬핑이 수행될 경우, 소프트웨어상의 지터, CPU 엑세스 시간(Access Time) 등으로 인하여 타임스탬핑의 정밀한 결과값을 얻을 수 없다. 또 다른 예로 매체접속제 어(MAC) 계층 내부에서 타임스탬핑이 수행될 경우 재전송, 매체접속(Mac Access) 또는 정지 제어(Pause control)로 인한 딜레이 또는 지터 때문에 타임스탬핑의 정밀한 결과값을 얻을 수 없다. 그러나, 본 발명의 일 실시예에 따른 타임스탬핑이 최하위 계층인 물리 계층에서 이루어짐에 따라 전술한 다른 계층에서 타임스탬핑이 이루어졌을 때의 문제점을 해결할 수 있으며, 그 정확도를 향상시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 타임스탬핑 장치의 계층적 구조도이다. 도 3을 참조하면, 일 실시예에 따른 타임스탬핑 장치의 계층적 구조는 네트워크 계층(Network layer), 매체접속제어 계층(Media Access Control layer) 및 물리 계층(Physical layer)을 포함하는데, 물리 계층은 물리코딩 부계층(Physical Coding Sublayer, PCS) 및 물리매체접속 부계층(Physical Medium Attachment Sublayer, PMA)을 포함한다.
일 실시예에 따른 물리코딩 부계층은 송신 물리코딩 부계층 및 수신 물리코딩 부계층을 포함한다. 송신 물리코딩 부계층은 상위 계층인 매체접속제어 계층으로부터 네트워크 인터페이스를 통해 패킷을 수신하여 하위 계층에 전달하고, 수신 패킷 중 시간 동기화 패킷에 마커를 삽입한다. 마커는 송신 패킷 또는 수신 패킷이 시간 동기화 패킷임을 나타내는 식별 가능한 블록이다.
한편, 물리매체접속 부계층은 송신 물리코딩 부계층으로부터 마커가 삽입된 패킷을 수신하여 단말로 전송하거나 단말로부터 마커가 삽입된 패킷을 수신한다. 수신 물리코딩 부계층은 물리매체접속 부계층으로부터 마커가 삽입된 패킷을 전달받고 마커를 제거한다. 이하 후술되는 도면들에서는 도 3에 도시된 계층적 구조를 참조로 일 실시예에 따른 타임스탬핑 장치 및 그 방법에 대해 상세히 후술한다.
도 4는 본 발명의 일 실시예에 따른 타임스탬핑 장치의 제1 타임스탬핑부(10)의 구성도이다. 도 4를 참조하면, 일 실시예에 따른 제1 타임스탬핑부(10)는 송신 필터부(100), 송신 제어부(110) 및 패킷 송신부(120)를 포함한다.
송신 필터부(100)는 상위 계층에서 하위 계층으로 송신되는 패킷에서 시간 동기화 패킷을 검출한다. 여기서, 송신 필터부(100)는 상위 계층에서 하위 계층으로 패킷이 송신될 때 하위 계층으로 전달되는 패킷과 동일한 패킷을 전달받아 시간 동기화 패킷을 검출할 수 있다. 나아가, 송신 필터부(100)는 상위 계층에서 하위 계층으로 송신되는 패킷과 동일한 패킷을 전달 받는 동시에 시간 동기화 패킷, 예를 들면 IEEE 1588 패킷들을 검출할 수 있도록 단순하고 빠르며 저렴한 주문형 반도체(Application Specific Integrated Circuit)로 제작될 수 있다.
한편, 송신 제어부(110)는 송신 필터부(100)를 통해 검출된 시간 동기화 패킷의 시퀀스 식별자를 송신 필터부(100)로부터 수신한다. 그리고, 시간 동기화 패킷의 시퀀스 식별자 및 물리 계층이 상위 계층(매체접속제어 계층)으로부터 수신한 패킷을 비교한다. 이때 시퀀스 식별자와 동일한 블록이 검색되면 물리 계층에서 시간 동기화 패킷에 마커를 삽입한다. 마커는 송신 패킷이 시간 동기화 패킷임을 나타내는 블록이다.
구체적으로, 송신 제어부(110)는 송신 필터부(100)로부터 수신한 시퀀스 식별자를 레지스터에 저장한다. 그리고, 시퀀스 식별자를 물리코딩 부계층 내에서 수신한 패킷 블록들과 비교하여 동일성 여부를 판별한다. 이때 시퀀스 식별자와 동일한 블록을 찾은 경우 시간 동기화 패킷을 수신하는 단말에서 수신된 블록들 중에 시간 동기화 패킷 블록을 인지할 수 있도록 타임스탬핑 마커 블록을 추가한다. 이때 타임스탬핑 마커 블록 추가는 블록분산(Block Distribution)을 통해 수행될 수 있다.
여기서, 시퀀스 식별자는 수신 패킷 내의 시퀀스 ID 형태일 수 있으나, 이 외의 식별 가능한 다양한 형태일 수 있다. 즉, 이더넷 형식, 예를 들면 1000BASE-T, 1000BASE-X 또는 802.3ba에 따라 물리코딩 부계층(PCS layer)이 다를 수 있는데, 송신 제어부(110)에서 수신 패킷과의 빠르고 정확한 비교를 위해 시퀀스 식별자가 수신 패킷과 동일한 형태(예를 들면, 시퀀스 ID는 2bytes지만 시퀀스 ID를 포함한 8bytes)일 수 있다.
한편, 송신 제어부(110)는 송신 필터부(100)에서 시간 동기화 패킷, 예를 들면 IEEE 1588 패킷을 검출하였을 경우에만 패킷 간 비교를 수행하며, 시퀀스 식별자와 동일한 블록을 검출하고 나면 다시 송신 필터부(100)에서 시간 동기화 패킷을 검출하기 전까지 패킷 간 비교를 수행하지 않을 수 있다. 나아가, 송신 제어부(110)는 송신 필터부(100)에서 송신 제어부(110)까지 패킷이 통과되는 최소한의 시간을 아는 경우, 송신 필터부(100)에서 시간 동기화 패킷이 검출되면 미리 설정된 최소한의 시간 이후에 시퀀스 식별자가 검출되기 전까지만 비교를 수행하여 그 효과를 높일 수 있다.
그리고, 송신 제어부(110)는 타임스탬프 레지스터에 현재의 타임스탬프 값을 레지스터에 저장한다. 이후 폴로업(Follow-Up) 메시지를 생성하거나 생성된 폴로 업 메시지를 전송할 때, 폴로업 메시지에 레지스터에 저장되어 있는 타임스탬프 값이 추가될 수 있다. 여기서 폴로업 메시지는 폴로업 시퀀스 식별자와 레지스터 값을 비교하여, 동일한 경우 해당하는 타임스탬프 레지스터 값을 읽는다. 한편, 폴로업 메시지가 사용되지 않는 경우, 송신 제어부(110)는 타임스탬프 값을 다른 메시지에 추가하기 위해 스크램블러나 인코더 상위에서 시퀀스 식별자를 비교하고 타임스탬프를 추가할 수 있다. 또는 메시지 송신 전에 스크램블되거나 인코딩된 타임스탬프 값을 추가할 수도 있다.
한편, 패킷 송신부(120)는 마커가 삽입된 패킷을 시간 동기화가 수행되는 슬레이브 역할을 하는 단말로 전송한다.
도 5는 본 발명의 일 실시예에 따른 도 4의 송신 필터부(100)의 필터링 과정을 설명하기 위한 참조도이다.
도 5를 참조하면, 일 실시예에 따른 송신 필터부(100)는 상위 계층인 네트워크 계층에서 하위 계층인 매체접속제어 계층으로 패킷이 송신될 때 매체접속제어 계층으로 송신되는 패킷과 동일한 패킷을 전달받아 시간 동기화 패킷을 검출할 수 있다.
이때 송신 필터부(100)는 상위 계층으로부터 패킷을 수신하고 수신된 패킷을 다시 하위 계층으로 전달하는 구조가 아니다. 만약 송신 필터부(100)가 상위 계층으로부터 패킷을 수신하여 하위 계층으로 전달하는 구조라면, 프로세싱 시간(processing time)이 증가되게 된다. 그러나, 본 발명의 일 실시예에 따른 송신 필터부(100)는 도 5에 전술한 바와 같이 종래의 계층 구조의 수정 없이 단순한 알 고리즘을 구현함에 따라 시간 동기화의 효율성을 높일 수 있다.
한편, 송신 필터부(100)의 위치는 도 5에 전술한 네트워크 계층과 매체접속제어 계층 사이만으로 한정되지 않는다. 예를 들면, 송신 필터부(100)는 매체접속제어 계층과 물리계층 사이 또는 응용 계층과 네트워크 계층 사이에 위치할 수 있다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 도 4의 송신 제어부(110)의 구성도이다. 도 6a는 물리 계층의 물리코딩 부계층에 스크램블러와 블록분산이 포함된 경우에 해당되는 송신 제어부(110a)의 구성도이며, 도 6b는 물리 계층의 물리코딩 부계층에 인코더와 스크램블러가 포함된 경우에 해당되는 송신 제어부(110b)의 도시한 구성도이다.
도 6a를 참조하면, 일 실시예에 따른 송신 제어부(110a)는 스크램블 패킷 비교부(112a), 스크램블 마커 삽입부(114a) 및 타임스탬프 생성부(116a)를 포함한다.
스크램블 패킷 비교부(112a)는 송신 필터부(도 4의 100)로부터 검출된 시간 동기화 패킷의 시퀀스 식별자를 수신하여 수신된 시퀀스 식별자를 스크램블하고, 스크램블된 식별자와 물리 계층을 통해 스크램블된 패킷을 비교한다. 즉, 스크램블 패킷 비교부(112a)는 송신 필터부(도 4의 100)로부터 전달받은 시퀀스 식별자를 스크램블러에 통과시킨 후, 물리코딩 부계층 내의 스크램블러를 통과한 블록들과 비교한다. 스크램블러는 동기화를 위해 ‘01’ 혹은 ‘10’으로 이루어진 동기화 헤더(Sync header)를 삽입할 수 있다.
한편, 스크램블 마커 삽입부(114a)는 전술한 패킷 비교시, 스크램블된 시퀀 스 식별자와 동일한 스크램블된 블록이 검색되면 스크램블된 마커를 생성하여 물리 계층의 블록분산을 통해 시간 동기화 패킷에 스크램블된 마커를 삽입한다. 이때 블록분산은 동기화 헤더가 삽입된 송신 블록(transmit block)들을 레인(lane)에 분배하는 기능을 수행한다. 또한 블록분산은 송신 제어부(도 4의 110)로부터 타임스탬핑 마커 블록 추가(Insertion) 관리 메시지를 수신하면 해당하는 타임스탬핑 마커 블록을 추가한다.
타임스탬프 생성부(116a)는 스크램블 마커 생성에 따라 타임스탬프를 생성하여 저장한다. 이때 시퀀스 식별자 값과 매칭되는 타임스탬프 레지스터에 현재의 타임스탬프 값을 저장한다.
도 6b를 참조하면, 일 실시예에 따른 제1 타임스탬핑부의 송신 제어부(110b)는 인코딩 패킷 비교부(112b), 마커 삽입부(114b) 및 타임스탬프 생성부(116b)를 포함한다.
인코딩 패킷 비교부(112b)는 송신 필터부(도 4의 100)로부터 검출된 시간 동기화 패킷의 시퀀스 식별자를 수신하여 수신된 시퀀스 식별자와 물리 계층을 통해 인코딩된 패킷을 비교한다. 이 경우 시퀀스 식별자는 스크램블러를 통과하지 않는다. 예를 들면, 네트워크 구조가 1000Base-X 이더넷 형태인 경우에, 타임스탬핑 위치를 인코더 계층으로 올리는 대신 송신 제어부(110b) 내에 스크램블러를 생략할 수 있다.
한편, 마커 삽입부(114b)는 수신 패킷과 시퀀스 식별자를 비교시 시퀀스 식별자와 동일한 블록이 검색되면 마커를 생성하여 물리 계층을 통해 시간 동기화 패 킷에 마커를 삽입한다. 여기서 마커 삽입은 블록분산을 통해 수행될 수 있는데, 블록분산은 동기화 헤더가 삽입된 송신 블록(transmit block)들을 레인(lane)에 분배하는 기능을 수행한다. 또한 블록분산은 송신 제어부(도 4의 110)로부터 타임스탬핑 마커 블록 추가(Insertion) 관리 메시지를 수신하면 해당하는 타임스탬핑 마커 블록을 추가한다. 그리고, 타임스탬프 생성부(116b)는 마커 생성에 따라 현재의 타임스탬프를 생성하여 저장한다.
한편, 도 6a 및 도 6b에 도시된 송신 제어부(110a,110b)의 구성은 본 발명의 일 실시예일 뿐, 네트워크 구조에 따라 이 외의 다양한 실시예가 가능하다. 예를 들면, 스크램블러와 인코더가 네트워크 구조, 예를 들면 이더넷 구조에 따라 존재하지 않을 수 있다. 또는 스크램블러 또는 인코더가 물리 계층이 아닌 다른 계층에 존재할 수 있다. 나아가 시퀀스 식별자 블록은 네트워크 구조, 예를 들면 이더넷 구조의 그 형태에 적합한 블록구조로 인코딩 또는 스크램블될 수 있다.
도 7은 본 발명의 일 실시예에 따른 타임스탬핑 장치의 타임스탬핑 과정을 설명하기 위한 참조도이다. 여기서, 64/66b를 사용하는 IEEE 802.3a 구조를 예를 들어 타임스탬핑 과정을 설명한다.
도 7을 참조하면, 일 실시예에 따른 타임스탬핑 장치는 상위 계층으로부터 수신한 블록을 물리 계층에서 인코더를 통해 인코딩하여 인코딩 블록(610)을 생성한다. 이어서, 타임스탬핑 장치는 인코딩 블록(610)을 스크램블러를 통해 스크램블하여 스크램블 블록(620)을 생성한다. 이때 스크램블 블록(620)은 송신 제어부(도 4의 110)에서 스크램블된 시퀀스 식별자 블록과 비교되며, 비교 결과 동일할 경우 스크램블 블록(620)에 동기화 헤더(Sync heaer)(632)가 삽입된 송신 블록(transmit block)(630)이 생성된다.
한편, 물리 계층의 블록분산은 송신 블록(630)을 레인(lane)에 분배하는데, 송신 제어부(도 4의 110)으로부터 타임스탬핑 마커 블록 추가(Insertion) 관리 메시지를 수신하여 해당하는 타임스탬핑 마커 블록(640)을 추가한다. 도 7을 참조하면, 타임스탬핑 마커 블록(640)은 66비트일 수 있으나 이에 한정되지 않는다. 이때 타임스탬핑 마커 블록(640)이 추가된 시간 동기화 패킷은 시간 동기화 대상인 단말로 송신된다.
한편, 시간 동기화 패킷을 송신하는 타임스탬핑 장치에서의 타임스탬핑 역과정이 시간 동기화 패킷을 수신하는 타임스탬핑 장치에서 수행된다. 그러나 도 7에 전술한 타임스탬핑 과정은 본 발명의 이해를 돕기 위한 일 실시예일 뿐 이 외의 다양한 실시예가 가능함은 당업자에 있어서 자명하다.
도 8은 본 발명의 일 실시예에 따른 타임스탬핑 장치의 제2 타임스탬핑부(20)의 구성도이다. 도 8을 참조하면, 일 실시예에 따른 제2 타임스탬핑부(20)는 패킷 수신부(200), 수신 제어부(210) 및 수신 필터부(220)를 포함한다.
패킷 수신부(200)는 네트워크에 연결된 단말로부터 패킷을 수신한다. 수신 제어부(210)는 수신 패킷에서 시간 동기화 패킷을 나타내는 마커를 물리 계층을 통해 인식하여 수신 패킷이 시간 동기화 패킷임을 확인한다. 그리고, 시간 동기화 패킷의 마커를 제거하고 타임스탬프를 생성한다. 이때 제2 타임스탬핑부(20)의 블록분산은 수신되는 블록들 중 타임스탬핑 마커 블록을 인식하는 동시에 수신 제어 부(210)에 타임스탬핑 하라는 관리(control) 메시지와 타임스탬핑 마커 블록 뒤에 따라오는 시간 동기화 패킷, 예를 들면 IEEE 1588 블록의 시퀀스 식별자를 수신 제어부(210)에 전달한다. 한편, 수신 필터부(220)는 하위 계층으로부터 패킷을 수신하고 수신 제어부(210)로부터 시간 동기화 패킷의 시퀀스 식별자를 수신한다.
도 9는 본 발명의 일 실시예에 따른 타임스탬핑 장치의 타임스탬핑 방법을 도시한 흐름도이다.
도 9를 참조하면, 일 실시예에 따른 타임스태핑 장치는 네트워크 계층으로부터 수신한 패킷을 하위 계층으로 전달하고 네트워크 계층으로부터 수신한 패킷에서 시간 동기화 패킷을 검출한다(S800). 이어서 타임스탬핑 장치는 검출된 시간 동기화 패킷의 시퀀스 식별자 및 물리 계층이 상위 계층으로부터 수신한 패킷을 비교한다(S810). 비교 결과, 시퀀스 식별자와 동일한 블록이 검색(S820)되면 물리 계층에서 시간 동기화 패킷에 마커를 삽입한다(S830). 이어서 마커 생성에 따라 타임스탬프를 생성하여 저장(S840)하고, 마커가 삽입된 시간 동기화 패킷을 단말로 전송한다(S850)
이때, 물리 계층은 상위 계층인 매체접속제어 계층으로부터 네트워크 인터페이스를 통해 패킷을 수신하여 하위 계층에 전달하고 패킷 중 검출된 시간 동기화 패킷에 마커를 삽입하는 송신 물리코딩 부계층 및 송신 물리코딩 부계층으로부터 마커가 삽입된 패킷을 수신하여 단말로 전송하는 물리매체접속 부계층을 포함한다.
도 10은 본 발명의 다른 실시예에 따른 타임스탬핑 장치의 타임스탬핑 방법을 도시한 흐름도이다.
도 10을 참조하면, 일 실시예에 따른 타임스탬핑 장치는 네트워크에 연결된 단말로부터 패킷을 수신한다(S900). 이어서, 물리 계층을 통해 수신한 패킷에서 시간을 동기화하는 시간 동기화 패킷의 마커 유무를 확인(S910)하고, 확인 결과 수신 패킷에 마커가 존재(S920)하면 수신 패킷이 시간 동기화 패킷임을 확인(S930)한다. 이어서, 마커를 제거하고 타임스탬프를 생성한다(S940).
이때 물리 계층은, 단말로부터 마커가 삽입된 패킷을 수신하는 물리매체접속 부계층 및 물리매체접속 부계층으로부터 마커가 삽입된 패킷을 전달받고 마커를 제거하는 수신 물리코딩 부계층을 포함한다.
일 실시예에 따른 타임스탬핑이 물리 계층에서 수행됨에 따라 타임스탬핑의 정밀도가 높아진다. 즉, 일 실시예에 따른 타임스탬핑 장치는 물리 계층을 통해 시간 동기화 패킷을 식별하게 하는 마커를 삽입하거나 수신한 패킷의 마커를 제거하고 타임스탬프를 생성하여 정확하고 정밀한 타임스탬핑이 가능하다. 나아가, 네트워크 구성을 크게 수정하지 않고 단순한 알고리즘을 통해 높은 정확성을 갖는 타임스탬핑을 제공할 수 있다.
이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 시간 동기화 시스템의 구성도,
도 2는 본 발명의 일 실시예에 따른 타임스탬핑 장치의 구성도,
도 3은 본 발명의 일 실시예에 따른 타임스탬핑 장치의 계층적 구조도,
도 4는 본 발명의 일 실시예에 따른 타임스탬핑 장치의 제1 타임스탬핑부의 구성도,
도 5는 본 발명의 일 실시예에 따른 도 4의 송신 필터부의 필터링 과정을 설명하기 위한 참조도,
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 도 4의 송신 제어부의 구성도,
도 7은 본 발명의 일 실시예에 따른 타임스탬핑 장치의 타임스탬핑 과정을 설명하기 위한 참조도,
도 8은 본 발명의 일 실시예에 따른 타임스탬핑 장치의 제2 타임스탬핑부의 구성도,
도 9는 본 발명의 일 실시예에 따른 타임스탬핑 장치의 타임스탬핑 방법을 도시한 흐름도,
도 10은 본 발명의 다른 실시예에 따른 타임스탬핑 장치의 타임스탬핑 방법을 도시한 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 타임스탬핑 장치 10 : 제1 타임스탬핑부
20 : 제2 타임스탬핑부 100 : 송신 필터부
110, 110a, 110b : 송신 제어부 112a : 스크램블 패킷 비교부
112b : 인코딩 패킷 비교부 114a : 스크램블 마커 삽입부
114b : 마커 삽입부 116a, 116b : 타임 스탬프 생성부
120 : 패킷 송신부 200 : 패킷 수신부
210 : 수신 제어부 220 : 수신 필터부

Claims (13)

  1. 네트워크에 연결된 단말과 시간을 동기화하는 시간 동기화 패킷의 시퀀스 식별자를 기초로 하여, 물리 계층에서 상기 시간 동기화 패킷에 시간 동기화 패킷을 식별하게 하는 마커를 삽입하고 타임스탬프를 생성하는 제1 타임스탬핑부; 및
    네트워크에 연결된 단말로부터 패킷을 수신하여 상기 물리 계층에서 상기 수신한 패킷의 마커를 통해 시간 동기화 패킷임을 확인하고 타임스탬프를 생성하는 제2 타임스탬핑부를 포함하는 것을 특징으로 하는 타임스탬핑 장치.
  2. 제 1 항에 있어서, 상기 제1 타임스탬핑부는,
    상위 계층에서 하위 계층으로 송신되는 패킷에서 시간 동기화 패킷을 검출하는 송신 필터부;
    상기 검출된 시간 동기화 패킷의 시퀀스 식별자 및 상기 물리 계층이 상위 계층으로부터 수신한 패킷을 비교하여, 상기 시퀀스 식별자와 동일한 블록이 검색되면 상기 물리 계층에서 상기 시간 동기화 패킷에 상기 마커를 삽입하는 송신 제어부; 및
    상기 마커가 삽입된 패킷을 상기 단말로 전송하는 패킷 송신부를 포함하는 것을 특징으로 하는 타임스탬핑 장치.
  3. 제 1 항에 있어서, 상기 물리 계층은,
    상위 계층인 매체접속제어 계층으로부터 네트워크 인터페이스를 통해 패킷을 수신하여 하위 계층에 전달하고 상기 수신 패킷 중 검출된 시간 동기화 패킷에 상기 마커를 삽입하는 송신 물리코딩 부계층;
    상기 송신 물리코딩 부계층으로부터 상기 마커가 삽입된 패킷을 수신하여 상기 단말로 전송하거나 상기 단말로부터 마커가 삽입된 패킷을 수신하는 물리매체접속 부계층; 및
    상기 물리매체접속 부계층으로부터 상기 마커가 삽입된 패킷을 전달받고 상기 마커를 제거하는 수신 물리코딩 부계층을 포함하는 것을 특징으로 하는 타임스탬핑 장치.
  4. 제 2 항에 있어서, 상기 송신 필터부는,
    네트워크 계층에서 매체접속제어 계층으로 패킷이 송신될 때 상기 매체접속제어 계층으로 송신되는 패킷과 동일한 패킷을 전달받아 상기 시간 동기화 패킷을 검출하는 것을 특징으로 하는 타임스탬핑 장치.
  5. 제 2 항에 있어서, 상기 송신 제어부는,
    상기 송신 필터부로부터 검출된 시간 동기화 패킷의 시퀀스 식별자를 수신하여 상기 수신된 시퀀스 식별자를 스크램블하고, 상기 스크램블된 식별자와 상기 물리 계층을 통해 스크램블된 패킷을 비교하는 스크램블 패킷 비교부;
    상기 패킷 비교시 상기 스크램블된 시퀀스 식별자와 동일한 스크램블된 패킷 이 검색되면 스크램블된 마커를 생성하여 상기 물리 계층을 통해 상기 시간 동기화 패킷에 상기 스크램블된 마커를 삽입하는 스크램블 마커 삽입부; 및
    상기 스크램블 마커 생성에 따라 타임스탬프를 생성하여 저장하는 타임스탬프 생성부를 포함하는 것을 특징으로 하는 타임스탬핑 장치.
  6. 제 2 항에 있어서, 상기 송신 제어부는,
    상기 송신 필터부로부터 검출된 시간 동기화 패킷의 시퀀스 식별자를 수신하여 상기 수신된 시퀀스 식별자와 상기 물리 계층을 통해 인코딩된 패킷을 비교하는 인코딩 패킷 비교부;
    상기 패킷 비교시 상기 시퀀스 식별자와 동일한 블록이 검색되면 마커를 생성하여 상기 물리 계층을 통해 상기 시간 동기화 패킷에 상기 마커를 삽입하는 마커 삽입부; 및
    상기 마커 생성에 따라 타임스탬프를 생성하여 저장하는 타임스탬프 생성부를 포함하는 것을 특징으로 하는 타임 스탬핑 장치.
  7. 제 2 항에 있어서, 상기 송신 제어부는,
    상기 시퀀스 식별자 및 상기 물리 계층의 수신 패킷을 비교한 결과, 상기 시퀀스 식별자와 동일한 블록이 검색되면 상기 송신 필터부가 새로운 시간 동기화 패킷을 검출하기 이전까지 상기 패킷 비교를 중단하는 것을 특징으로 하는 타임 스탬핑 장치.
  8. 제 1 항에 있어서, 상기 제2 타임스탬핑부는,
    네트워크에 연결된 단말로부터 패킷을 수신하는 패킷 수신부;
    상기 수신한 패킷에서 시간 동기화 패킷을 식별하게 하는 마커를 상기 물리 계층을 통해 인식하여 상기 수신 패킷이 시간 동기화 패킷임을 확인하고, 상기 시간 동기화 패킷의 상기 마커를 제거하여 타임스탬프를 생성하는 수신 제어부; 및
    하위 계층으로부터 상기 패킷을 수신하고 상기 수신 제어부로부터 상기 시간 동기화 패킷의 시퀀스 식별자를 수신하는 수신 필터부를 포함하는 것을 특징으로 하는 타임스탬핑 장치.
  9. 네트워크에 연결된 단말과 시간을 동기화하는 시간 동기화 패킷의 시퀀스 식별자를 기초로 하여 물리 계층에서 상기 시간 동기화 패킷에 시간 동기화 패킷을 식별하게 하는 마커를 삽입하고 타임스탬프를 생성하는 단계; 및
    상기 마커가 삽입된 시간 동기화 패킷을 상기 단말로 전송하는 단계를 포함하는 것을 특징으로 하는 타임스탬핑 방법.
  10. 제 9 항에 있어서, 상기 마커를 삽입하고 상기 타임스탬프를 생성하는 단계는,
    상위 계층에서 하위 계층으로 송신되는 패킷에서 시간 동기화 패킷을 검출하는 단계; 및
    상기 검출된 시간 동기화 패킷의 시퀀스 식별자 및 상기 물리 계층이 상위 계층으로부터 수신한 패킷을 비교하여, 상기 시퀀스 식별자와 동일한 블록이 검색되면 상기 물리 계층에서 상기 시간 동기화 패킷에 상기 마커를 삽입하는 단계를 포함하는 것을 특징으로 하는 타임스탬핑 방법.
  11. 제 9 항에 있어서, 상기 물리 계층은,
    상위 계층인 매체접속제어 계층으로부터 네트워크 인터페이스를 통해 패킷을 수신하여 하위 계층에 전달하고 상기 수신 패킷 중 검출된 시간 동기화 패킷에 상기 마커를 삽입하는 송신 물리코딩 부계층; 및
    상기 송신 물리코딩 부계층으로부터 상기 마커가 삽입된 패킷을 수신하여 상기 단말로 전송하는 물리매체접속 부계층을 포함하는 것을 특징으로 하는 타임스탬핑 방법.
  12. 네트워크에 연결된 단말로부터 패킷을 수신하는 단계; 및
    물리 계층을 통해 시간을 동기화하는 시간 동기화 패킷의 마커를 이용하여 상기 수신 패킷이 시간 동기화 패킷임을 확인하고 상기 마커를 제거하는 단계를 포함하는 것을 특징으로 하는 타임스탬핑 방법.
  13. 제 12 항에 있어서, 상기 물리 계층은,
    상기 단말로부터 마커가 삽입된 패킷을 수신하는 물리매체접속 부계층; 및
    상기 물리매체접속 부계층으로부터 상기 마커가 삽입된 패킷을 전달받고 상기 마커를 제거하는 수신 물리코딩 부계층을 포함하는 것을 특징으로 하는 타임스탬핑 방법.
KR1020090008728A 2008-12-12 2009-02-04 물리 계층에서의 타임스탬핑 장치 및 그 방법 KR101102089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080126807 2008-12-12
KR20080126807 2008-12-12

Publications (2)

Publication Number Publication Date
KR20100068142A true KR20100068142A (ko) 2010-06-22
KR101102089B1 KR101102089B1 (ko) 2012-01-04

Family

ID=42366636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008728A KR101102089B1 (ko) 2008-12-12 2009-02-04 물리 계층에서의 타임스탬핑 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101102089B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8635371B2 (en) 2009-02-27 2014-01-21 Electronics And Telecommunications Research Institute Method and apparatus for processing timestamp using signature information on physical layer
WO2025005985A1 (en) * 2023-06-29 2025-01-02 Intel Corporation Methods and apparatus to generate an egress timestamp

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223151B2 (ja) * 1999-07-30 2009-02-12 エルジー エレクトロニクス インコーポレイティド 音声追加記録方法及び光ディスク記録再生装置
WO2003003630A1 (en) * 2001-06-29 2003-01-09 Thomson Licensing S.A. Multi-media jitter removal in an asynchronous digital home network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8635371B2 (en) 2009-02-27 2014-01-21 Electronics And Telecommunications Research Institute Method and apparatus for processing timestamp using signature information on physical layer
WO2025005985A1 (en) * 2023-06-29 2025-01-02 Intel Corporation Methods and apparatus to generate an egress timestamp

Also Published As

Publication number Publication date
KR101102089B1 (ko) 2012-01-04

Similar Documents

Publication Publication Date Title
EP2941006B1 (en) Method and system for clock reference streams
US8971352B2 (en) High accuracy 1588 timestamping over high speed multi lane distribution physical code sublayers
US8325616B2 (en) Method and system for determination and exchange of network timing information
KR20070070299A (ko) 레지덴셜 이더넷 시스템에서의 시간 동기화 방법
CN104115432B (zh) 用于在时间认知设备之间传达时间信息的方法和装置
US20190089615A1 (en) Indirect packet classification timestamping system and method
CN102144363B (zh) 用于使通信网络中的时钟同步的方法
KR101133256B1 (ko) 시그니처 정보를 이용한 물리계층에서의 타임스탬프 처리장치 및 그 방법
CN110224775A (zh) 一种时间信息确定的方法、装置及设备
CN101827098A (zh) 时间同步的处理方法及装置
WO2009071029A1 (fr) Système et procédé de synchronisation d&#39;informations de temps et équipement associé
TW201530155A (zh) 用於分散式電力系統測量之通訊系統與方法
EP2235869A2 (en) Supporting efficient and accurate sync/followup timestamps
CN102938676A (zh) 时间同步处理方法、装置及系统
CN108599888A (zh) 一种分布式网络时钟同步系统
KR101102089B1 (ko) 물리 계층에서의 타임스탬핑 장치 및 그 방법
JP2011009984A (ja) Ｇｅｐｏｎシステム、局側装置及び端末側装置
Gaderer et al. Security aspects for IEEE 1588 based clock synchronization protocols
CN110198197B (zh) 以太网无源光网络的时间同步方法及以太网无源光网络
US9442511B2 (en) Method and a device for maintaining a synchronized local timer using a periodic signal
JP5041815B2 (ja) 通信装置および基地局システム
JP2011040870A (ja) 光伝送システム及び時刻基準パルスを用いた同期方法
KR20100048124A (ko) 근거리 통신망에서의 시간 동기화 방법
US20120314717A1 (en) Frame transmitting apparatus, frame receiving apparatus, and frame transmission/reception system and method
CN109429553B (zh) 时间同步方法及设备

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090204

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20090714

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110324

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141128

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151127

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161121

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181007